KR100549582B1 - 반도체소자의 층간절연막 형성방법 - Google Patents

반도체소자의 층간절연막 형성방법 Download PDF

Info

Publication number
KR100549582B1
KR100549582B1 KR1019990014382A KR19990014382A KR100549582B1 KR 100549582 B1 KR100549582 B1 KR 100549582B1 KR 1019990014382 A KR1019990014382 A KR 1019990014382A KR 19990014382 A KR19990014382 A KR 19990014382A KR 100549582 B1 KR100549582 B1 KR 100549582B1
Authority
KR
South Korea
Prior art keywords
insulating film
teos
hdp
usg
forming
Prior art date
Application number
KR1019990014382A
Other languages
English (en)
Other versions
KR20000066943A (ko
Inventor
김중헌
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1019990014382A priority Critical patent/KR100549582B1/ko
Publication of KR20000066943A publication Critical patent/KR20000066943A/ko
Application granted granted Critical
Publication of KR100549582B1 publication Critical patent/KR100549582B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자에서 금속배선 사이에 절연을 위하여 적층되는 층간절연막을 형성하여 웨이퍼가 휘어지는 것을 방지하도록 하는 방법에 관한 것으로서, 금속배선 사이를 절연시켜 주는 층간절연막을 HDP-USG 절연막, O3-TEOS절연막 및 PE-TEOS절연막을 적절한 순서로 적층하여 금속배선과 절연막의 다층배선공정에 의하여 가하여지는 압축응력에 의하여 웨이퍼가 휘어지는 것을 방지하므로 금속배선과 층간절연막에 균열이 발생되는 것을 차단하여 반도체소자의 전기적인 특성을 향상시키도록 하는 발명에 관한 것이다.
반도체기판 금속배선 HDP-USG절연막 O3-TEOS절연막 PE-TEOS절연막

Description

반도체소자의 층간절연막 형성방법 { Method For Forming The Inter Metal Dielectric Layer Of Semiconductor Device }
도 1(a) 내지 도 1(d)는 종래의 층간절연막을 형성하는 방법을 순차적으로 보인 도면이고,
도 2는 종래의 공정을 진행할 때 각 공정마다 웨이퍼가 휘어지는 정도를 나타낸 도표이며,
도 3(a) 내지 도 3(d)는 본 발명의 일실시예에 따른 층간절연막을 형성하는 상태를 순차적으로 보인 도면이고,
도 4(a) 내지 도 4(d)는 본 발명의 다른 실시예에 따른 층간절연막을 형성하는 상태를 순차적으로 보인 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10,110 : 반도체기판 20,120 : 금속배선
30,130 : 제1절연막 40,140 : 제2절연막
50,150 : 제3절연막
본 발명은 반도체소자의 층간절연막을 형성하는 방법에 관한 것으로서, 특히, 금속배선 사이를 절연시켜주는 층간절연막을 HDP-USG 절연막, O3-TEOS절연막 및 PE-TEOS절연막을 적절한 순서로 적층하여 금속배선과 절연막의 다층배선공정에 의하여 가하여지는 압축응력에 의하여 웨이퍼가 휘어지는 것을 방지하도록 하는 반도체소자의 층간절연막 형성방법에 관한 것이다.
일반적으로, 배선 간격이 0.35㎛ 이하의 금속배선 구조에서 금속배선 층간절연막의 특성으로 갭필링(Gap Filling)능력 및 평탄화 공정이 요구되어진다. 종래의 금속배선 층간절연막(Inter-Metal-Dielectric ; IMD)은 갭필링 능력이 우수한 고밀도 플라즈마를 이용한 HDP-USG 층간절연막과, 플라즈마를 이용한 TEOS 계열 (Tetra-Ethyl-Ortho-Silicate)의 층간절연막을 갖는 구조를 이용하고 있다.
도 1(a) 내지 도 1(d)는 종래의 층간절연막을 형성하는 방법을 순차적으로 보인 도면이다.
종래의 공정을 살펴 보면, 도 1(a)에 도시된 바와 같이, 반도체기판(1) 상에 금속배선(2)을 통상적인 공정을 거쳐 형성시킨 후에 HDP-USG막으로 된 제1절연막 (3)을 형성한 상태를 도시하고 있다.
그리고, 도 1(b)에 도시된 바와 같이, 상기 제1절연막(3) 상에 PE-TEOS막으 으로 된 제2절연막(5)을 적층한 상태를 도시하고 있다.
도 1(c)는 상기 졀과물에서 PE-TEOS막으로 된 제2절연막(5)을 화학기계적연마공정(Chemical Mechanical Polishing Process)을 거쳐서 상부면을 평탄화시킨 상태를 도시하고 있다.
도 1(d)는 상기 공정을 다수 거치면서 금속배선(2)을 다층으로 적층하여 형성시킨 상태를 도시하고 있다.
그러나, 상기한 공정을 거치면서 다층으로 된 금속배선구조를 형성할 때, 층간절연물질이 모두 압축응력을 가지는 물질이므로 공정이 진행됨에 따라 웨이퍼가 도 2에 도시된 바와같이, 지속적으로 휘어지는 결과를 가져 온다. 도표의 X축은 금속배선을 적층함에 따라 진행되는 공정을 표시한 것이고, Y축은 공정을 진행함에 따라 점차적으로 웨이퍼가 휘어지는 상태를 도시한 것이다.
즉, 상기 층간절연막(IMD1,2,3로 표시됨)을 적층함에 따라 지속적으로 휘어지는 것을 금속배선층(M2,3,4로 표시됨)이 적층되면서 휘어짐을 어느 정도 보완하기는 하지만 금속배선층이 점차적으로 많이 적층됨에 따라 결국에는 웨이퍼가 휘어진다는 것을 알 수 있다.
이것은 큰 인장응력을 가지는 금속배선이 적층된 후에 식각되고 배선이 형성되면 실제적으로 금속배선이 차지하는 면적이 웨이퍼의 전체의 일부에 지나지 않아서 층간절연막에 의한 압축응력이 그대로 웨이퍼에 가하여지게 된다. 이와 같이 웨이퍼가 휘어짐에 따라 포토 작업, 에칭 작업 그리고 화학 기계적 연마공정등 여러공정에서 웨이퍼의 중심부분과 가장자리 부분의 두께가 달라지게 되고, 결국 웨이 퍼의 휘어짐으로 인한 금속배선 및 절연막에 크랙(Crack)을 발생하여 소자의 전기적인 특성을 저하시키는 문제점이 있었다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 금속배선 사이를 절연시켜주는 층간절연막을 HDP-USG 절연막, O3-TEOS절연막 및 PE-TEOS절연막을 적절한 순서로 적층하여 금속배선과 절연막의 다층배선공정에 의하여 가하여지는 압축응력에 의하여 웨이퍼가 휘어지는 것을 방지하도록 하는 것이 목적이다.
본 발명의 목적은 반도체기판의 금속배선을 형성한 후 상부면에 HDP-USG절연막을 적층하는 단계와; 상기 HDP-USG절연막 상에 O3 와 TEOS를 상압 혹은 준 상압 상태에서 열반응에 의하여 증착하여 O3-TEOS절연막을 형성하는 단계와; 상기 O3-TEOS절연막 상에 빠른 증착속도로 PE-TEOS절연막을 증착하는 단계와; 상기 PE-TEOS절연막의 상부면을 화학기계적연마로 광역 평탄화를 수행하는 단계를 포함한 일실시예에 따른 반도체소자의 층간절연막 형성방법을 제공함으로써 달성된다.
그리고, 상기 HDP-USG절연막의 두께는 갭필링(Gapfilling)할 금속배선 두께의 40 ∼ 60 % 정도의 두께로 증착하도록 하고, 상기 O3-TEOS절연막은 1E08 ∼ 3E09 dyne/㎠의 인장응력을 가지며, 증착두께는 3000 ∼ 5000Å의 두께로 형성하도록 한 다.
그리고, 반도체기판의 금속배선을 형성한 후 상부면에 HDP-USG절연막을 적층하는 단계와; 상기 HDP-USG절연막 상에 PE-TEOS절연막을 증착하는 단계와; 상기 PE-TEOS절연막의 상부면을 화학기계적연마로 광역 평탄화를 수행하는 단계와; 상기 PE-TEOS절연막 상에 O3 와 TEOS를 상압 혹은 준 상압 상태에서 열반응에 의하여 증착하여 O3-TEOS절연막을 형성하는 단계를 포함한 다른 실시예에 따른 반도체소자의 층간절연막 형성방법을 제공함으로써 달성된다.
또한, 상기 HDP-USG절연막의 두께는 갭필링할 금속배선 두께의 60 ∼ 100 % 정도의 두께로 증착하고, 상기 O3-TEOS절연막은 1E08 ∼ 3E09 dyne/㎠의 인장응력을 가지며, 증착두께는 2000 ∼ 4000Å의 두께로 형성하는 것이 바람직하다.
이하, 본 발명에 따른 층간절연막 형성방법을 일실시예에 의거하여 상세하게 살펴 보도록 한다.
도 3(a) 내지 도 3(d)는 본 발명의 일실시예에 따른 층간절연막을 형성하는 상태를 순차적으로 보인 도면이다.
도 3(a)는 반도체기판(10)의 금속배선(20)을 형성한 후 상부면에 HDP-USG절연막(30)을 적층하는 상태를 도시하고 있다.
이때, 상기 HDP-USG절연막(30)의 두께는 갭필링할 금속배선(20) 두께의 40 ∼ 60 % 정도의 두께로 증착하는 것이 바람직하다.
그리고, 도 3(b)는 상기 HDP-USG절연막(30) 상에 O3 와 TEOS를 상압 혹은 준 상압 상태에서 열반응에 의하여 증착하여 O3-TEOS절연막(40)을 형성하는 상태를 도시하고 있다.
상기 O3-TEOS절연막(40)은 1E08 ∼ 3E09 dyne/㎠의 인장응력을 가지며, 증착두께는 3000 ∼ 5000Å의 두께로 형성하도록 한다.
그리고, 도 3(c)는 상기 O3-TEOS절연막(40) 상에 빠른 증착속도로 PE-TEOS절연막(50)을 증착하는 상태를 도시하고 있다.
도 3(d)는 상기 PE-TEOS절연막(50)의 상부면을 화학기계적연마(Chemical Mechanical Polishing)로 광역 평탄화를 수행하는 상태를 도시하고 있다.
한편, 상기한 공정을 거치면서 금속배선과 층간절연막을 적층하여 웨이퍼가 휘어지는 것을 방지하도록 한다.
도 4(a) 내지 도 4(d)는 본 발명의 다른 실시예에 따른 층간절연막을 형성하는 상태를 순차적으로 보인 도면이다.
도 4(a)는 반도체기판(110)의 금속배선(120)을 형성한 후 상부면에 HDP-USG절연막(130)을 적층하는 상태를 도시하고 있다.
이때, 상기 HDP-USG절연막(130)의 두께는 갭필링할 금속배선(120) 두께의 60 ∼ 100 % 정도의 두께로 증착하도록 한다.
도 4(b)는 상기 HDP-USG절연막(130) 상에 PE-TEOS절연막(140)을 증착하는 상태를 도시하고 있다.
도 4(c)는 상기 PE-TEOS절연막(140)의 상부면을 화학기계적연마로 광역 평탄 화를 수행하는 상태를 도시하고 있다.
도 4(d)는 상기 PE-TEOS절연막(140) 상에 O3 와 TEOS를 상압 혹은 준 상압 상태에서 열반응에 의하여 증착하여 O3-TEOS절연막(150)을 형성하는 상태를 도시하고 있다.
한편, 상기 본 발명의 두 실시예는 종래의 층간절연막 적층구조와 복합적으로 운영하는 것이 가능하다.
따라서, 상기한 바와 같이, 본 발명에 따른 층간절연막 형성방법을 이용하게 되면, 금속배선 사이를 절연 시켜주는 층간절연막을 HDP-USG 절연막, O3-TEOS절연막 및 PE-TEOS절연막을 적절한 순서로 적층하여 금속배선과 절연막의 다층배선공정에 의하여 가하여지는 압축응력에 의하여 웨이퍼가 휘어지는 것을 방지하므로 금속배선과 층간절연막에 균열이 발생되는 것을 차단하여 반도체소자의 전기적인 특성을 향상시키도록 하는 하는 매우 유용하고 효과적인 발명이다.

Claims (6)

  1. 반도체기판의 금속배선을 형성한 후 상부면에 HDP-USG절연막을 적층하는 단계와;
    상기 HDP-USG절연막 상에 O3 와 TEOS를 상압 혹은 준 상압 상태에서 열반응에 의하여 증착하여 O3-TEOS절연막을 형성하는 단계와;
    상기 O3-TEOS절연막 상에 빠른 증착속도로 PE-TEOS절연막을 증착하는 단계와;
    상기 PE-TEOS절연막의 상부면을 화학기계적연마로 광역 평탄화를 수행하는 단계를 포함한 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  2. 제 1 항에 있어서, 상기 HDP-USG절연막의 두께는 갭필링할 금속배선 두께의 40 ∼ 60 % 정도의 두께로 증착하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  3. 제 1 항에 있어서, 상기 O3-TEOS절연막은 1E08 ∼ 3E09 dyne/㎠의 인장응력을 가지며, 증착두께는 3000 ∼ 5000Å으로 형성하는 것을 특징으로 하는 반도체소 자의 층간절연막 형성방법.
  4. 반도체기판의 금속배선을 형성한 후 상부면에 HDP-USG절연막을 적층하는 단계와;
    상기 HDP-USG절연막 상에 PE-TEOS절연막을 증착하는 단계와;
    상기 PE-TEOS절연막의 상부면을 화학기계적연마로 광역 평탄화를 수행하는 단계와;
    상기 PE-TEOS절연막 상에 O3 와 TEOS를 상압 혹은 준 상압 상태에서 열반응에 의하여 증착하여 O3-TEOS절연막을 형성하는 단계를 포함한 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  5. 제 4 항에 있어서, 상기 HDP-USG절연막의 두께는 갭필링할 금속배선 두께의 60 ∼ 100 % 정도의 두께로 증착하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
  6. 제 4 항에 있어서, 상기 O3-TEOS절연막은 1E08 ∼ 3E09 dyne/㎠의 인장응력을 가지며, 증착두께는 2000 ∼ 4000Å으로 형성하는 것을 특징으로 하는 반도체소자의 층간절연막 형성방법.
KR1019990014382A 1999-04-22 1999-04-22 반도체소자의 층간절연막 형성방법 KR100549582B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990014382A KR100549582B1 (ko) 1999-04-22 1999-04-22 반도체소자의 층간절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990014382A KR100549582B1 (ko) 1999-04-22 1999-04-22 반도체소자의 층간절연막 형성방법

Publications (2)

Publication Number Publication Date
KR20000066943A KR20000066943A (ko) 2000-11-15
KR100549582B1 true KR100549582B1 (ko) 2006-02-08

Family

ID=19581571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990014382A KR100549582B1 (ko) 1999-04-22 1999-04-22 반도체소자의 층간절연막 형성방법

Country Status (1)

Country Link
KR (1) KR100549582B1 (ko)

Also Published As

Publication number Publication date
KR20000066943A (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
CN102165576B (zh) 半导体装置以及半导体装置的制造方法
JP2003152077A5 (ko)
KR100549582B1 (ko) 반도체소자의 층간절연막 형성방법
KR20080062006A (ko) 반도체 소자의 다층 금속배선 형성방법
US20060148236A1 (en) Semiconductor device with a metal line and method of forming the same
KR100278010B1 (ko) 절연층에서의균열발생이방지된반도체소자및균열방지방법
KR19990054912A (ko) 반도체 장치의 층간 절연막 형성방법
KR100876532B1 (ko) 반도체 소자의 제조 방법
JP2003203970A (ja) 半導体装置およびその製造方法
CN100424868C (zh) 半导体装置及其制造方法
US20090072402A1 (en) Semiconductor device and method of fabricating the same
KR100443148B1 (ko) 반도체소자의 제조방법
KR100718794B1 (ko) 반도체 소자 및 그 제조방법
KR100304696B1 (ko) 크랙이없는안정된다층금속배선구조를갖는반도체장치
JPH0974095A (ja) 半導体装置の製造方法
KR100497206B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
US7572720B2 (en) Semiconductor device and method for fabricating the same
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
KR100588636B1 (ko) 반도체 소자의 층간 절연막 제조 방법
US7811912B2 (en) Method for manufacturing semiconductor device
KR100521445B1 (ko) 반도체 소자의 제조 방법
KR20010063866A (ko) 반도체 소자의 평탄화 방법
KR100416696B1 (ko) 반도체소자의평탄화방법
JPH05129446A (ja) 半導体装置およびその製造方法
KR100277867B1 (ko) 반도체소자의배선형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee