KR880008419A - 집적회로 제조방법 - Google Patents

집적회로 제조방법 Download PDF

Info

Publication number
KR880008419A
KR880008419A KR870014794A KR870014794A KR880008419A KR 880008419 A KR880008419 A KR 880008419A KR 870014794 A KR870014794 A KR 870014794A KR 870014794 A KR870014794 A KR 870014794A KR 880008419 A KR880008419 A KR 880008419A
Authority
KR
South Korea
Prior art keywords
layer
separation
etching
metallization
level
Prior art date
Application number
KR870014794A
Other languages
English (en)
Inventor
라방죵 패트릭
Original Assignee
이반 밀러 레르너
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR880008419A publication Critical patent/KR880008419A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

집적회로 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따르는 방법에 따라 집적된 회로의 두 금속화 레벨 사이의 교차와 상호 연결 형성의 기술적 시퀸스 개략도.
제4도는 두 금속화 레벨 사이 교차와 상호 연결에 대한 본 발명의 방법에 따르고 종래 기술에 따른 집적용량의 금속화 패턴 비교상의 도시도.

Claims (8)

  1. em1두께를 갖고 있는 제1금속화 레벨이 일반적으로 사용되는 에칭 또는 “리프트-오프”기술에 의해 초기의 공정동안 기판위에 형성된 집적회로의 금속화 레벨 사이에 상호 연결 및 교차점을 형성하는 방법에 있어서, a. 상기 제1금속화 레벨이 얻어지는 결과가 되는 상기 초기 고정후에 상호 연결이 레벨에서 양각세공의 전화(inversion)가 이등방성 증착, 희생층에 의한 평면화, 및 다음의 부가적인 단계에 따라 상기 희생층에 관한 이등방성 선택 에칭에 의해 얻어지며, b. 상기 금속화 레벨과 그것 바로 위의 금속화 레벨 사이에 분리를 구성하는 em1두께를 갖는 제1분리층의 증착단계, c. 금속화 교차점의 레벨에서 상기 제1층에 의해 분리를 공고히 하게 하는 팬텀 마스크를 구성하는 ei2의 두께를 갖는 제2분리층의 증착단계, d. 제1층에 관하여 선택적으로 상기 제2분리층의 분리 패턴을 에칭하는 단계, e. 종래의 기술에 따라 희생층을 사용해 얻어진 구조를 평면화 하는 단계, f. 제2분리층의 레벨 아래의 상기 희생층을 에칭하는 단계, g. 상기 제1, 제2 및 희생층 각각의 각 에칭비율 R1,R2및 Rs가 금속화의 제1레벨에서 합체되는 것을 허락하는 반편, ei2를 갖고 있는 상기 제2 분리층은 동일한 시간에 제2구조의 표면에서 부분적 또는 전체적으로 에치되어, 상기 제1금속 레벨의 양각 세공과 상호 연결의 면적에서의 양각세공의 전화는 희생층에 관하여 제1분리층의 선택적인 에칭에 의해 형성되어 임의의 특정한 사진석판 단계를 필요로 하지 않고도 제1금속화 레벨에서 상기 제1분리층 에칭의 자체-배열을 공고히 하도록 얻어진 구조의 에칭 단계, h. 종래의 기술로 제2분리층 바로 위레 놓여 있는 상기 금속화층을 형성하는 단계를 포함하는 것을 특징으로 하는 집적회로 제조방법.
  2. 제1항에 있어서, 상기 제1금속화 레벨이 예로, 제2금속 레벨에서 동시에 상호 연결되는 em1및 em′m1(e′m1＜em1)의 다른 두께를 갖고 있는 소자를 포함하며, 제2공정은 h단계가 변하지 않고 g 단계후에 계속되는 다음과 같은 보충 단계 즉, g′.단계 g의 마지막에 얻어지는 양각세공 구조위의 제3절연층의 증착단계(그 때문에 금속화 레벨은 em1의 두께가 됨), g″. 제1층에 관하여 선택적으로 상기 제3층의 분리 패턴을 에칭하는 단계, g′″. 상기 제1 및 제3분리층의 각각의 에칭 비율 R1및 R3가 작은 두계 e′m1의 금속화 소자에서 합체되는 것을 허용하며, 반면에 동일한 시간에 제3절연층의 두께가 전체적으로 상기 구조의 편평한 표면에서 에치되고 부분적으로 큰 두께 em1의 금속 소자위의 구멍의 벽에서 상단으로부터 바닥까지 증가하는 두께로 에치되도록(소위 스페이서를 사용한 기술이라 함) 얻어진 구조를 에칭하는 단계를 포함하는 것을 특징으로 하는 집적회로 집적회 제조방법.
  3. 제1또는 2항중 어느 한 항에 있어서, 상기 제1절연층이 단일층(예를 들어, 무수규산의)또는 이중층(예를 들어 실리콘 질화물/실리카)인 것을 특징으로 하는 집적회로 제조방법.
  4. 제1또는 2항중 어느 한 항에 있어서, 상기 절연층의 침전물이 등방성이며, 예를 들어 기상(CVD 또는 PECVD)으로부터의 화학적 재반응에 의해 얻어지는 것을 특징으로 하는 집적회로 제조방법.
  5. 제1또는 2항중 어느 한 항에 있어서, 또다른 층에 대한 절연층의 선택적 에칭이 예를 들어 이온 에칭(RIE 플루오르-산소)에 의해 얻어지는 것을 특징으로 하는 집적회로 제조방법.
  6. 제1또는 2항중 어느 한 항에 있어서, 상기 희생층이 예를 들어 수지 또는 폴리마이드로 구성되는 것을 특징으로 하는 집적회로 제조방법.
  7. 제1또는 2항중 어느 한 항에 있어서, 에칭 상태가 한편으로는 다양한 물질과 절연 두께간의 관계로, 한편으로는 다양한 유전성 절연물질의 대응 에칭비로 주어지는 것을 특징으로 하는 집적회로 제조방법.
  8. 제1또는 2항중 어느 한 항에 있어서, ei2의 충분한 두께의 선택은 절연 유전성 물질의 이중층을 유지시켜, 집적회로의 확실성과 효율을 개선시키는 것을 특징으로 하는 집적회로 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR870014794A 1986-12-23 1987-12-23 집적회로 제조방법 KR880008419A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8618048 1986-12-23
FR8618048A FR2608839B1 (fr) 1986-12-23 1986-12-23 Procede de realisation d'interconnexions et de croisements entre niveaux de metallisation d'un circuit integre

Publications (1)

Publication Number Publication Date
KR880008419A true KR880008419A (ko) 1988-08-31

Family

ID=9342210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR870014794A KR880008419A (ko) 1986-12-23 1987-12-23 집적회로 제조방법

Country Status (6)

Country Link
US (1) US4803177A (ko)
EP (1) EP0275595B1 (ko)
JP (1) JP2730724B2 (ko)
KR (1) KR880008419A (ko)
DE (1) DE3784902T2 (ko)
FR (1) FR2608839B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303488B1 (en) 1997-02-12 2001-10-16 Micron Technology, Inc. Semiconductor processing methods of forming openings to devices and substrates, exposing material from which photoresist cannot be substantially selectively removed
US6060393A (en) * 1997-12-18 2000-05-09 Advanced Micro Devices, Inc. Deposition control of stop layer and dielectric layer for use in the formation of local interconnects
US5946592A (en) * 1998-03-19 1999-08-31 Winbond Electronics, Corp. Combined in-situ high density plasma enhanced chemical vapor deposition (HDPCVD) and chemical mechanical polishing (CMP) process to form an intermetal dielectric layer with a stopper layer embedded therein
US6495468B2 (en) 1998-12-22 2002-12-17 Micron Technology, Inc. Laser ablative removal of photoresist
US10879108B2 (en) * 2016-11-15 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Topographic planarization method for lithography process

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0057738B1 (de) * 1981-02-07 1986-10-15 Ibm Deutschland Gmbh Verfahren zum Herstellen und Füllen von Löchern in einer auf einem Substrat aufliegenden Schicht
JPS57170551A (en) * 1981-04-14 1982-10-20 Fujitsu Ltd Manufacture of semiconductor device
JPS58142546A (ja) * 1982-02-19 1983-08-24 Hitachi Denshi Ltd 多層配線の形成方法
FR2525389A1 (fr) * 1982-04-14 1983-10-21 Commissariat Energie Atomique Procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
FR2537779B1 (fr) * 1982-12-10 1986-03-14 Commissariat Energie Atomique Procede de positionnement d'un trou de contact electrique entre deux lignes d'interconnexion d'un circuit integre
JPS59181017A (ja) * 1983-03-30 1984-10-15 Fujitsu Ltd 半導体装置の製造方法
US4515652A (en) * 1984-03-20 1985-05-07 Harris Corporation Plasma sculpturing with a non-planar sacrificial layer
US4541893A (en) * 1984-05-15 1985-09-17 Advanced Micro Devices, Inc. Process for fabricating pedestal interconnections between conductive layers in an integrated circuit
US4545852A (en) * 1984-06-20 1985-10-08 Hewlett-Packard Company Planarization of dielectric films on integrated circuits
US4568410A (en) * 1984-12-20 1986-02-04 Motorola, Inc. Selective plasma etching of silicon nitride in the presence of silicon oxide
JPS61164242A (ja) * 1985-01-17 1986-07-24 Seiko Epson Corp 半導体装置の製造方法
JPS61237450A (ja) * 1985-04-12 1986-10-22 Sharp Corp 半導体装置の製造方法
US4689113A (en) * 1986-03-21 1987-08-25 International Business Machines Corporation Process for forming planar chip-level wiring

Also Published As

Publication number Publication date
DE3784902D1 (de) 1993-04-22
DE3784902T2 (de) 1993-09-09
FR2608839B1 (fr) 1989-04-21
FR2608839A1 (fr) 1988-06-24
JP2730724B2 (ja) 1998-03-25
US4803177A (en) 1989-02-07
EP0275595B1 (fr) 1993-03-17
EP0275595A1 (fr) 1988-07-27
JPS63168035A (ja) 1988-07-12

Similar Documents

Publication Publication Date Title
US4634496A (en) Method for planarizing the surface of an interlayer insulating film in a semiconductor device
US6323118B1 (en) Borderless dual damascene contact
EP0397462A3 (en) Contact structure for semiconductor integrated circuits
KR100257431B1 (ko) 미공 구조체, 그의 용도 및 그의 제조방법
KR880008419A (ko) 집적회로 제조방법
JPH11162982A (ja) 半導体装置の製造方法
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
GB2325083A (en) A dual damascene process
KR970051844A (ko) 반도체 장치의 얼라인 키 패턴 형성방법
US5783484A (en) Insulating layer planarizing method for semiconductor device using mutually engaged insulating layers to improve strength and thermal deformation
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
JPS61187251A (ja) 半導体装置の製造方法
JP2732838B2 (ja) 配線形成方法
KR100475729B1 (ko) 질화티타늄및텅스텐실리사이드막질식각용에천트와그제조방법및이를이용한반도체소자제조방법
KR920020694A (ko) 반도체장치의 다층배선 형성방법
JP2694813B2 (ja) 半導体装置の製造方法
KR960005957A (ko) 다층배선 형성방법
KR960026159A (ko) 반도체 소자의 제조방법
JPS6358373B2 (ko)
KR910003761A (ko) 반도체 소자의 다층금속배선 공정방법
KR970052386A (ko) 반도체 장치의 금속 배선 형성 방법
KR970052188A (ko) 반도체 소자의 금속 배선 형성 방법
JPH01215044A (ja) 層間膜への透孔の形成方法
KR970003851A (ko) 반도체 소자의 금속배선 형성방법
KR970018049A (ko) 보조 패턴 방법을 이용한 미세 패턴 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid