KR100257431B1 - 미공 구조체, 그의 용도 및 그의 제조방법 - Google Patents
미공 구조체, 그의 용도 및 그의 제조방법 Download PDFInfo
- Publication number
- KR100257431B1 KR100257431B1 KR1019970045108A KR19970045108A KR100257431B1 KR 100257431 B1 KR100257431 B1 KR 100257431B1 KR 1019970045108 A KR1019970045108 A KR 1019970045108A KR 19970045108 A KR19970045108 A KR 19970045108A KR 100257431 B1 KR100257431 B1 KR 100257431B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming material
- pore forming
- depositing
- annealing
- voids
- Prior art date
Links
- 239000000463 material Substances 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000011148 porous material Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000005368 silicate glass Substances 0.000 claims abstract description 3
- 238000005498 polishing Methods 0.000 claims abstract 4
- 239000000126 substance Substances 0.000 claims abstract 2
- 238000000137 annealing Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 239000011800 void material Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- YZYDPPZYDIRSJT-UHFFFAOYSA-K boron phosphate Chemical compound [B+3].[O-]P([O-])([O-])=O YZYDPPZYDIRSJT-UHFFFAOYSA-K 0.000 claims description 2
- 229910000149 boron phosphate Inorganic materials 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 238000012876 topography Methods 0.000 abstract description 3
- 238000001020 plasma etching Methods 0.000 abstract 2
- 230000008569 process Effects 0.000 description 10
- 238000010992 reflux Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004587 chromatography analysis Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
미공(microcavity) 구조체(structure) 및 미공 구조체를 포함하는 집적회로 장치의 형성 방법이 개시되어 있다. 본 발명은 한 쌍의 상승된 구조물(feature)과 같은 지형을 갖는 층 또는 기판을 포함한다. 기판내에 공극이 형성되도록 붕소-인 규산염 유리(Boro-Phosphorous Silicate Glass, BPSG)와 같은 공극 형성 물질을 기판 위에 증착시킨다. 공극 형성 물질보다 비교적 큰 밀도를 갖는 고정 물질을 공극 형성 물질 위에 증착시킨다. 그 다음, 고속 열 어닐링(Rapid Thermal Anneal, RTA)과 같은 방법에 의해 물질들을 어닐링(annealing)한다. 그 다음, 예를 들어 화학 기계적 연마(Chemical Mechanical Polishing, CMP)에 의해 물질들을 연마하여 공극의 상부를 노출시킨다. 그 다음, 반응성 이온 식각(Reactive Ion Etch, RIE)과 같은 이방성 식각법을 사용하여 공극을 식각하여, 공극 형성 물질을 제거한다. 이 방법은 자기정렬된 접촉 비아(self-aligned contact via)를 제공하는데 사용할 수도 있다.
Description
본 발명은 집적회로 장치 및 그를 제조하는 방법에 관한 것이고, 특히 본 발명은 미공(microcavity) 구조체를 선택된 구역에 고정시키기 위하여 고정(pinning) 층을 사용하는 미공 구조체, 그의 용도 및 그의 제조방법에 관한 것이다.
집적회로 장치가 소형화됨에 따라, 전자 부품과 전도체 사이의 간격이 훨씬 더 중요해지고 있다. 이러한 부품 및/또는 전도체는 전형적으로 절연재에 의해 분리되고 격리된다. 진공은 가장 우수한 상대 절연상수(1.0)를 갖는다. 공기의 절연상수는 진공의 절연상수보다 약간 높다.
도핑(dopping) 유리는 보통 유리 또는 다른 절연재의 융점보다 상당히 낮은 융점을 갖도록 만들어질 수 있기 때문에 집적회로 절연재로서 통상 사용된다. 붕소-인 규산염 유리(BPSG)는 도핑 유리의 한 유형이다. 예를 들어, 비교적 거친 BPSG 절연층은 다규소 전도체의 패턴 위에 증착된 후, 통상적으로 약 900℃에서 고온의 환류 공정에 적용시킬 수 있고, 이 때 환류 공정은 BPSG를 환류시키고, 후속 공정 단계가 용이하도록 그의 표면을 평활시킨다.
그러나, 전형적인 BPSG 물질은 상당히 더 높은 상대 절연상수(예컨대, 약 3.6 내지 3.9)를 갖는다. BPSG의 상대 절연상수를 감소시키는데 사용해온 한 기법은 물질내의 적당한 위치에 공동을 형성시키는 것이다. 공동은 화학증착(Chemical Vapor Deposition, CVD) 공정중 상승된 구조물(feature)(예: 전도체 또는 반도체 지대) 사이의 공간에 형성될 수 있다. 이들 공동은 본질적으로 공기 또는 진공 충전되며, 구조체들 사이에서 낮은 절연상수의 영역을 구성한다. 이러한 식으로, 예를 들어 인접한 전도체들 사이의 용량결합이 감소되어 장치 신호 속도가 향상될 수 있다.
BPSG 필름중의 공극이 제공할 수 있는 속도 개선에도 불구하고, 공극의 적당한 크기 및 형태 형성은 현재 제어하기가 곤란하다. 예를 들어, BPSG 층이 다규소 전도체 패턴의 상부에 증착될 때 인접한 전도체들 사이에 공극이 형성된다. 그러나, 환류 공정동안 다규소 전도체들 사이의 공극이 충분히 크거나, 증착된 필름이 충분히 얇다면, 공극은 사라질 수도 있다. 약 1.0마이크론에 의해 분리된 전도체의 회로 지형 위에 약 7000옹스트롱의 BPSG 층이 증착될 때 형성된 공극은 전형적으로 환류도중 제거된다. 불행하게도, 평활성과 상기 구조가 후속 공정에 제공할 수 있는 관련 이점을 손실시키지 않고 환류 공정을 뒤로 미루는 것은 가능하지 않다.
따라서, 상기 논의한 예에서와 같이, 반도체 및 미소기계 분야(예: 감압, 크로마토그래피, 용량성 부품의 제작, 부품 및 전도체의 선택 격리 등)에 있어서 공동을 제어 제작하기 위한 개선 방법이 필요하다.
도 1은 그 안의 공극을 도시하는 집적회로(IC) 장치 구조의 일부를 개략적으로 나타낸 도면이다.
도 2는 공극 영역을 식각한 후의 집적회로(IC) 장치의 일부를 개략적으로 나타낸 도면이다.
도 3은 자기정렬된 접촉 비아(self-aligned contact via)의 상면도이다.
도 4는 제어 공극 형성을 나타내는 SEM이다.
미공 구조체 또는 공극은 자기정렬된 접촉 비아와 같은 구조를 제조하기 위하여, 고정 층을 사용하여 선택된 구역에 미공을 고정시킨 다음 선택적으로 제거함으로써 제어할 수 있다. 접촉 비아와 같은 구조는 ① 한 쌍의 상승된 구조물을 갖는 층을 제공하는 단계, ② 이 층 위에 공극 형성 물질을 증착시키는 단계, ③ 이 공극 형성 물질 위에 고정 물질을 증착시키는 단계-이 때, 고정 물질은 공극 형성 물질내에 공극을 고정시키는 작용을 한다-, ④ 이 물질들을 어닐링(annealing)하는 단계를 포함하는 방법으로 형성한다.
본 발명의 다른 방법은, ① 지형을 갖는 기판을 제공하는 단계, ② 이 기판 위에 공극 형성 물질을 증착시켜 공극을 형성하는 단계, ③ 이 공극 형성 물질 위에 고정 물질을 증착시키는 단계-이 때, 고정 물질은 공극 형성 물질을 고정시킨다-, ④ 이 고정 물질을 패턴화하여 공극 형성이 불필요한 구역으로부터 고정 물질을 제거하는 단계, ⑤ 고정 물질이 잔류하는 구역내의 공극을 어닐링하여, 제 2 물질을 선택적으로 제거한 구역내의 공극 형성 물질을 밀봉하는 단계를 포함한다.
접촉 비아 및 그를 제조하는 방법은 기존의 방법에 비하여 시간 및 비용이 절약된다. 예를 들어, 미공에 가압하여 미공 구조가 쭈그러지지 않도록 하는 것이 필요하지 않다. 다른 이점은 공극의 크기, 형태, 공극 형성 위치를 더 정확하게 제어할 수 있다는 것이다. 본 발명의 여러 기타 이점 및 특징은 하기 바람직한 실시태양에 대한 상세한 설명, 첨부된 도면, 특허청구범위를 보면 용이하게 알 수 있을 것이다.
이하 본 발명의 바람직한 실시태양을 첨부된 도면-여기에서, 유사한 도면부호는 유사한 요소를 나타낸다-과 관련지어 기술한다.
본 발명의 전술한 목적 및 기타 목적, 특징, 이점은 하기 본 발명의 바람직한 실시태양에 대한 더 구체적인 설명을 보면 분명해질 것이다.
각종 유형의 미공 형성방법은 인터내셔널 비지네스 머신즈 코포레이션(International Business Machines Corp.)에 양도된 미국 특허 제 5,508,234 호에 상세하게 기술되어 있고, 이 특허는 본원에 참조로 인용되어 있다.
도 1을 참조로 하면, 층(12)가 제공된다. 층(12)는 전도체 또는 소스/드레인(source/drain) 영역(S/D)(24)을 포함시키는 반도체 가공 단계에 의해 제조하였다. 그 다음, 2보다 큰 종횡비를 갖는, 전도체(예컨대, 다중선) 또는 반도체 지대와 같은, 다수의 상승된 구조물(20,22)이 층(12) 위에 형성된다. 상승된 구조물(20,22)의 크기와 형태는 생성된 공극(18)의 특정 용도, 목적하는 크기와 형태에 따라 달라질 수도 있다. 상승된 구조물(20,22)은 그 위에 배치된 층이 이들 사이의 공간을 완전히 충전시키지 않도록 형성된다-즉, 공극이 형성될 수 있다-. 종횡비/쌍 간격은 공극이 형성될 곳을 결정하는데 중요하다.
유리 또는 더 구체적으로는 BPSG와 같은 물질의 층 또는 필름(14)을, 바람직하게는 감압 화학증착(Sub-atmospheric Chemical Vapor Deposition, SACVD)과 같은 증착 공정에 의해 층(12) 및 상승된 구조물(20,22) 위에 증착시킨다. 플라즈마 강화 화학증착(Plasma Enhanced Chemical Vapor Deposition, PECVD), 액상 화학증착(Liquid Phase Chemical Vapor Deposition, LPCVD) 또는 목적하는 물질을 증착시키는데 사용되는 임의의 다른 방법과 같은 다른 증착 공정을 사용할 수도 있다. 물질 층(14)은 비교적 낮은 밀도의 필름이다. 상승된 구조물(20,22) 사이에 목적하는 수, 형태 또는 지형(예: 미소터널)으로 공극(18)이 형성된다. 바람직하게는, 물질 층(14)은 상승된 구조물 쌍 사이의 공간에 0.5보다 큰 두께로 증착된다.
어닐링 단계동안 비교적 낮은 밀도의 물질(14)이 수축하지 않도록 주의하여야 한다. 어닐링하는 동안 물질(14)은 수축하여-예를 들어, 비교적 낮은 밀도의 BPSG는 약 3% 수축하는 경향이 있다-, 한 번에 한 간극(vacancy)씩-문자 그대로 한 번에 한 원자씩- 층(14)의 표면 상부를 향하여 이동하는 공극이 생성되는 경향이 있다. 이로 인해 공극(18) 제거의 바람직하지 않은 결과가 일어날 수도 있다. 따라서, 목적하는 공극 형태 및 지형(18)을 결정하기 위하여, 어닐링하기 전에 고정 물질 층(16)을 층(14) 위에 증착시킨다. 고정층(16)은 공극의 형태를 변화시킨다. 바람직한 어닐링 공정은 RTA 공정이다. 층(16)은 이산화규소(SiO2)와 같은 비교적 높은 밀도의 물질, 또는 어닐링동안 층(14)보다 적게 수축할 수 있는 임의의 물질로부터 형성되고, 층(14)에 잘 부착되고, 어닐링하는 동안 층(14)에 대하여 팽창 또는 수축하지 않을 정도로 매우 단단하다. 이러한 물질로는 스퍼터링된(sputtered) 규소, 질화규소, CVD 또는 스퍼터링된 금속이 있다. 층(16)은 PECVD과 같은 증착 공정에 의해 증착된다.
도 2를 참조로 하면, 상승된 구조물(20,22) 사이에 자기정렬된 접촉 비아(30)가 도시되어 있다.
도 3 및 도 4를 참조로 하면, 자기정렬된 접촉 비아의 상면도가 도시되어 있다. 자기정렬된 접촉 비아의 경우, 상승된 구조물은 다규소와 같은 물질로 형성된 문자 선 또는 게이트(gate)(41,42 및 43,44)이고, 이들은 (70)에서 벌어져 반원과 같은 형태를 형성하고 (71)에서 모아져 평행선으로서 재개되는 평행선을 형성한다. 종횡비가 충분히 크다면(2), BPSG 증착(99) 동안 공극이 형성된다. 어닐링하는 동안, 고정층이 BPSG 위에 형성된다면, 공극(50,51)은 접촉 영역(80,81)에 유착하도록 형성된다. 다른 기법도 예상되지만, 고정층(16)은 접촉 영역(80,81)의 상부에만 존재한다. 고정층(16)은 접촉 영역(81,81) 위에 리소그래피적으로(lithographically) 패턴화된다. 물질은 상부의 두 층(16,14)을 지나 아래로 식각되어 공극(50,51)을 노출시킨 다음, 아래로 식각되어 소스/드레인 영역(24)을 노출시킨다.
당분야의 숙련자라면 상기 논의내용으로부터 첨부된 특허청구범위에 의해 정해지는 본 발명의 범주내에서 다양한 응용 방법을 여러 가지로 수행할 수 있음을 이해할 것이다.
지금까지 본 발명을 특정한 바람직한 실시태양에 따라 상세하게 기술하였지만, 당분야의 숙련자라면 많은 변형 및 변화를 수행할 수도 있다. 따라서, 첨부된 특허청구범위에 모든 이러한 변형 및 변화를 본 발명의 진정한 요지에 포함되는 것으로 생각한다.
본 발명에 의하면, 집적회로 장치에 미공 구조를 제공함으로써 인접한 전도체들 사이에 용량결합을 감소시켜 장치 신호 속도를 향상시킬 수 있다.
Claims (13)
- 집적회로 장치를 형성하는 방법에 있어서,① 한 쌍의 상승된 구조물(feature)을 갖는 층을 제공하는 단계,② 상기 층 위에 공극 형성 물질을 증착시키는 단계,③ 상기 공극 형성 물질 위에 고정(pinning) 물질을 증착시키는 단계-이 때, 고정 물질은 상기 공극 형성 물질내에 공극을 고정시키는 작용을 한다-,④ 상기 물질들을 어닐링(annealing)하는 단계를 포함하는 방법.
- 제 1 항에 있어서,한 쌍의 상승된 구조물을 제공하는 단계가, 한 쌍의 다중선을 제공하는 단계를 추가로 포함하는 방법.
- 제 1 항에 있어서,공극 형성 물질을 증착시키는 단계가, 감압 화학증착(SACVD)에 의해 붕소-인 규산염 유리(BPSG)를 증착시키는 단계를 추가로 포함하는 방법.
- 제 1 항에 있어서,고정 물질을 증착시키는 단계가, ① 어닐링 단계동안 공극 형성 물질보다 덜 수축하고, ② 공극 형성 물질에 부착하고, ③ 어닐링 단계동안 팽창 또는 수축하지 않을 정도로 단단한 고정 물질을 증착시키는 단계를 추가로 포함하는 방법.
- 제 4 항에 있어서,고정 물질을 증착시키는 단계가, 플라즈마 강화 화학증착(PECVD)에 의해 이산화규소를 증착시키는 단계를 추가로 포함하는 방법.
- 제 1 항에 있어서,물질들을 어닐링하는 단계가, 고속 열 어닐링(RTA)을 사용하여 어닐링하는 단계를 추가로 포함하는 방법.
- 제 1 항에 있어서,⑤ 물질들을 연마하여 공극의 상부를 노출시키는 단계,⑥ 식각법을 사용하여 식각함으로써 상승된 구조물 사이의 구역으로부터 공극 형성 물질을 제거하는 단계를 추가로 포함하는 방법.
- 제 7 항에 있어서,물질들을 연마하는 단계가 화학 기계적 연마를 추가로 포함하는 방법.
- 제 7 항에 있어서,식각 단계가, 전도체 위의 공극 형성 물질을 식각하여 자기정렬된 비아(self-aligned via)를 형성하는 단계를 추가로 포함하는 방법.
- 제 1 항에 따른 방법에 의해 제조된 집적회로 장치.
- 제 1 항에 있어서,물질들을, 자기정렬된 접촉 구역만이 노출되도록 리소그래피적으로(lithographically) 패턴화하는 방법.
- 선택된 구역에 확대된 공동을 형성하는 방법에 있어서,① 지형을 갖는 기판을 제공하는 단계,② 상기 기판에 공극 형성 물질을 증착시켜 공극을 형성하는 단계,③ 상기 공극 형성 물질 위에 고정 물질을 증착시키는 단계-이 때, 고정 물질은 공극 형성 물질을 고정시킨다-,④ 상기 고정 물질을 패턴화하여 공극 형성이 불필요한 구역으로부터 고정 물질을 제거하는 단계,⑤ 고정 물질이 잔류하는 구역에서 공극을 어닐링하여, 제 2 물질을 선택적으로 제거한 구역내에 공극 형성 물질을 밀봉시키는 단계를 포함하는 방법.
- 제 12 항에 따른 방법에 의해 제조된 집적회로 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/744,473 US5773361A (en) | 1996-11-06 | 1996-11-06 | Process of making a microcavity structure and applications thereof |
| US8/744,473 | 1996-11-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980041869A KR19980041869A (ko) | 1998-08-17 |
| KR100257431B1 true KR100257431B1 (ko) | 2000-05-15 |
Family
ID=24992832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970045108A KR100257431B1 (ko) | 1996-11-06 | 1997-08-30 | 미공 구조체, 그의 용도 및 그의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5773361A (ko) |
| KR (1) | KR100257431B1 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5677241A (en) * | 1995-12-27 | 1997-10-14 | Micron Technology, Inc. | Integrated circuitry having a pair of adjacent conductive lines and method of forming |
| JP2853661B2 (ja) * | 1996-06-27 | 1999-02-03 | 日本電気株式会社 | 半導体集積回路装置の製造方法 |
| US5880018A (en) * | 1996-10-07 | 1999-03-09 | Motorola Inc. | Method for manufacturing a low dielectric constant inter-level integrated circuit structure |
| US5953635A (en) | 1996-12-19 | 1999-09-14 | Intel Corporation | Interlayer dielectric with a composite dielectric stack |
| US6060398A (en) * | 1998-03-09 | 2000-05-09 | Siemens Aktiengesellschaft | Guard cell for etching |
| US6384466B1 (en) * | 1998-08-27 | 2002-05-07 | Micron Technology, Inc. | Multi-layer dielectric and method of forming same |
| US6127089A (en) * | 1998-08-28 | 2000-10-03 | Advanced Micro Devices, Inc. | Interconnect structure with low k dielectric materials and method of making the same with single and dual damascene techniques |
| US6187672B1 (en) * | 1998-09-22 | 2001-02-13 | Conexant Systems, Inc. | Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing |
| US6734564B1 (en) | 1999-01-04 | 2004-05-11 | International Business Machines Corporation | Specially shaped contact via and integrated circuit therewith |
| US6174808B1 (en) | 1999-08-04 | 2001-01-16 | Taiwan Semiconductor Manufacturing Company | Intermetal dielectric using HDP-CVD oxide and SACVD O3-TEOS |
| US20040250589A1 (en) * | 2003-06-12 | 2004-12-16 | Daniel Hogan | Method and apparatus for forming discrete microcavities in a filament wire |
| US7648921B2 (en) * | 2006-09-22 | 2010-01-19 | Macronix International Co., Ltd. | Method of forming dielectric layer |
| US7670947B2 (en) * | 2007-01-11 | 2010-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal interconnect structure and process for forming same |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4474831A (en) * | 1982-08-27 | 1984-10-02 | Varian Associates, Inc. | Method for reflow of phosphosilicate glass |
| JPS60198847A (ja) * | 1984-03-23 | 1985-10-08 | Nec Corp | 半導体装置およびその製造方法 |
| JPS62144342A (ja) * | 1985-12-19 | 1987-06-27 | Oki Electric Ind Co Ltd | 多層配線のコンタクトホ−ル形成方法 |
| JPS632330A (ja) * | 1986-06-23 | 1988-01-07 | Fujitsu Ltd | 化学気相成長方法 |
| US4962063A (en) * | 1988-11-10 | 1990-10-09 | Applied Materials, Inc. | Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing |
| US5204288A (en) * | 1988-11-10 | 1993-04-20 | Applied Materials, Inc. | Method for planarizing an integrated circuit structure using low melting inorganic material |
| US5244841A (en) * | 1988-11-10 | 1993-09-14 | Applied Materials, Inc. | Method for planarizing an integrated circuit structure using low melting inorganic material and flowing while depositing |
| JPH0793354B2 (ja) * | 1988-11-28 | 1995-10-09 | 株式会社東芝 | 半導体装置の製造方法 |
| US5188987A (en) * | 1989-04-10 | 1993-02-23 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device using a polishing step prior to a selective vapor growth step |
| US5192715A (en) * | 1989-07-25 | 1993-03-09 | Advanced Micro Devices, Inc. | Process for avoiding spin-on-glass cracking in high aspect ratio cavities |
| US5119164A (en) * | 1989-07-25 | 1992-06-02 | Advanced Micro Devices, Inc. | Avoiding spin-on-glass cracking in high aspect ratio cavities |
| US5094984A (en) * | 1990-10-12 | 1992-03-10 | Hewlett-Packard Company | Suppression of water vapor absorption in glass encapsulation |
| US5268333A (en) * | 1990-12-19 | 1993-12-07 | Samsung Electronics Co., Ltd. | Method of reflowing a semiconductor device |
| KR960002073B1 (ko) * | 1992-06-10 | 1996-02-10 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
| US5250472A (en) * | 1992-09-03 | 1993-10-05 | Industrial Technology Research Institute | Spin-on-glass integration planarization having siloxane partial etchback and silicate processes |
| JP2809018B2 (ja) * | 1992-11-26 | 1998-10-08 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5278103A (en) * | 1993-02-26 | 1994-01-11 | Lsi Logic Corporation | Method for the controlled formation of voids in doped glass dielectric films |
| US5310700A (en) * | 1993-03-26 | 1994-05-10 | Integrated Device Technology, Inc. | Conductor capacitance reduction in integrated circuits |
| US5508234A (en) * | 1994-10-31 | 1996-04-16 | International Business Machines Corporation | Microcavity structures, fabrication processes, and applications thereof |
| US5641712A (en) * | 1995-08-07 | 1997-06-24 | Motorola, Inc. | Method and structure for reducing capacitance between interconnect lines |
-
1996
- 1996-11-06 US US08/744,473 patent/US5773361A/en not_active Expired - Fee Related
-
1997
- 1997-08-30 KR KR1019970045108A patent/KR100257431B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5773361A (en) | 1998-06-30 |
| KR19980041869A (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5236863A (en) | Isolation process for VLSI | |
| KR0138913B1 (ko) | 집적회로의 상호 접속배치 제조방법 | |
| KR100361875B1 (ko) | 벌크 실리콘 웨이퍼 및 ｓｏｉ 웨이퍼 위에서 ｖｌｓｉ의커패시터 사이즈를 증가시키는 방법 및 그 방법에 의해형성되는 구조 | |
| US5313094A (en) | Thermal dissipation of integrated circuits using diamond paths | |
| US4997790A (en) | Process for forming a self-aligned contact structure | |
| CA2125465C (en) | Method of making integrated circuits | |
| KR100307490B1 (ko) | 반도체 장치의 기생 용량 감소 방법 | |
| US5298463A (en) | Method of processing a semiconductor wafer using a contact etch stop | |
| KR100257431B1 (ko) | 미공 구조체, 그의 용도 및 그의 제조방법 | |
| US6251734B1 (en) | Method for fabricating trench isolation and trench substrate contact | |
| US6613644B2 (en) | Method for forming a dielectric zone in a semiconductor substrate | |
| JPH0779133B2 (ja) | 半導体装置の製造方法 | |
| JP4417439B2 (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| KR100315841B1 (ko) | 큰 종횡비를 갖는 홀을 제조하는 공정 | |
| US6849521B2 (en) | Method for manufacturing a semiconductor device | |
| KR950004533A (ko) | 캐패시터 제조방법 | |
| US6734564B1 (en) | Specially shaped contact via and integrated circuit therewith | |
| US5658821A (en) | Method of improving uniformity of metal-to-poly capacitors composed by polysilicon oxide and avoiding device damage | |
| GB2333644A (en) | A method of forming void free trench isolation | |
| KR970018364A (ko) | 반도체 장치의 소자분리 방법 | |
| KR0147487B1 (ko) | 소자분리막 형성방법 | |
| KR100214536B1 (ko) | 반도체소자의 소자격리구조 형성방법 | |
| KR0176151B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| KR19980048091A (ko) | 반도체소자의 소자격리구조 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |