KR100214536B1 - 반도체소자의 소자격리구조 형성방법 - Google Patents

반도체소자의 소자격리구조 형성방법 Download PDF

Info

Publication number
KR100214536B1
KR100214536B1 KR1019960067886A KR19960067886A KR100214536B1 KR 100214536 B1 KR100214536 B1 KR 100214536B1 KR 1019960067886 A KR1019960067886 A KR 1019960067886A KR 19960067886 A KR19960067886 A KR 19960067886A KR 100214536 B1 KR100214536 B1 KR 100214536B1
Authority
KR
South Korea
Prior art keywords
insulating film
etching
trench
forming
film
Prior art date
Application number
KR1019960067886A
Other languages
English (en)
Other versions
KR19980049213A (ko
Inventor
김준용
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960067886A priority Critical patent/KR100214536B1/ko
Publication of KR19980049213A publication Critical patent/KR19980049213A/ko
Application granted granted Critical
Publication of KR100214536B1 publication Critical patent/KR100214536B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 고집적 반도체소자에 적당하도록 한 반도체소자의 소자격리구조(Isolation)형성방법에 관한 것으로, 실리콘기판 위에 제1절연막(SiO2)과 제2절연막(SiN)을 형성한 후, 그 제2절연막과 제1절연막을 포토리소그레피 및 식각공정으로 패터닝하여 식각영역을 정의하는 단계와; 상기 식각영역에 따라 실리콘기판을 식각하여 트렌치를 형성하는 단계와; 고밀도 플라즈마 CVD법으로 제3절연막(SiO2)을 증착하여 상기 트렌치를 채우는 단계와; 그 제3절연막을 에치백(Etch-back)한 후, 상기 제2절연막과 제 1절연막을 석택적으로 식각하여 평탄화시키는 단계로 이루어지는 소자격리구조 형성공정에 있어서, 상기 제3절연막을 증착하는 단계가 그 제3절연막을 2회에 걸쳐 증착하는 공정으로 이루어지는 것을 특징으로 한다. 이와 같은 본 발명은, 상기 트렌치를 형성하기 위한 제2절연막 등이 스퍼터 식각되지 않음으로써 최종적인 STI 구조가 정확하게 형성됨에 따라, 이후의 이온주입공정에서 새도우잉 효과와 같은 부작용이 일어나지 않게 되는 효과와, 플라즈마에 의한 실리콘기판의 손상이 방지되는 효과가 발생한다.

Description

반도체소자의 소자격리구조 형성방법
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 고집적 반도체소자에 적당하도록 한 반도체소자의 소자격리구조(Isolation) 형성방법에 관한 것이다. 얕은 트렌치 소자격리구조(Shallow Trench Isolation;이하 'STI'라 한다)는 반도체소자가 고집적화됨에 따라 제안된 것으로, 그러한 STI 형성방법에 대해서 첨부한 도면을 참조하여 설명하면 다음과 같다.
도1a 도1e는 종래 기술에 따른 STI 형성방법을 도시한 공정 단면도로서, 이에 도시된 바와 같이 실리콘기판(110) 위에 제1실리콘산화물(SiO2)(120)과 실리콘질화물(SiN)(130)을 순차적으로 증착한 후, 포토리소그래피 및 식각공정으로 상기 실리콘질화막(130)과 제1실리콘산화막(120)을 패터닝하여 식각영역을 정의하는 단계(도 1a)와; 상기 식각영역에 따라 실리콘기판(110)을 식각하여 트렌치를 형성하는 단계(도 1b)와; 고밀도 플라즈마(High Density Plasma) CVD법으로 상기 결과물의 전면에 제2실리콘산화물(140)을 증착하는 단계(도 1c)와; 그 제2실리콘산화막(140)을 에치백(Etch-back)하는 단계(도 1d)와; 상기 실리콘질화막(130)과 제1실리콘산화막(120)을 선택적으로 식각하는 단계(도 1e);를 통해 STI(141)를 형성함을 보여주고 있다.
그러나, 상기와 같은 종래 기술은, 고밀도 플라즈마 CVD법으로 제2실리콘산화물(140)을 증착할때, 그 제2실리콘산화막(140)이 증착되는 본래적인 현상과 함께 증착면에 있는 물질(실리콘질화막)(140)이 스퍼터 식각(Sputter Etch)되는 부차적인 현상도 발생하게 됨으로써, 제2실리콘산화막(141)이 스퍼터 식각된 실리콘질화막(130)위에서 점점 확장되는 프로파일(Profile)을 형성하게 되는 문제점이 있었다. 즉, 상기와 같이 바깥쪽으로 점점 확대되는 프로파일을 갖는 상기 제2실리콘산화막을 에치백 하여 STI(141)를 형성하게 되면, 추후에 수행되는 소정의 이온주입공정에서 상기 STI의 구조에 따른 새도우잉(Shadoeing) 효과가 발생하게 됨으로써, 이온이 실리콘기판에 균일하게 주입되지 못하는 문제점이 있었다. 그 뿐만 아니라 상기 고밀도 플라즈마 CVD법으로 제2실리콘산화물(140)을 증착하는 공정에서, 플라즈마에 의하여 실리콘기판이 손상(Damage)을 입게되는 문제점이 있었다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위하여 창안한 것으로, 소정의 절연물질을 트렌치에 채우기 위한 증착공정에서 실리콘기판이 손상되지 않도록 함과 아울러 이온주입공정에서의 새도우잉 효과가 일어나지 않도록 하는데 적당하도록 한 반도체소자의 소자격리구조 형성방법을 제공함에 있다.
제1a도-제1e도는 종래 기술에 따른 소자격리구조 형성방법을 나타낸 공정 단면도.
제2a도-제2f도는 본 발명에 따른 소자격리구조 형성방법을 나타낸 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
210,211: 실리콘기판 220,221: 제1실리콘산화막
230: 실리콘질화막 241-243: 제2실리콘산화막
상기 목적을 달성하기 위한 본 발명은, 실리콘기판 위에 제1절연막과 제2절연막을 형성한 후, 그 제2절연막과 제1절연막을 포토리소그레피 및 식각공정으로 패터닝하여 식각영역을 정의하는 단계와; 상기 식각영역에 따라 실리콘기판을 식각하여 트렌치를 형성하는 단계와; 고밀도 플라즈마 CVD법으로 제3절연막을 증착하여 상기 트렌치를 채우는 단계와 그 제3절연막을 에치백(Etch-back)한후, 상기 제2절연막과 제1절연막을 석택적으로 식각하여 평탄화시키는 단계로 이루어지는 소자격리구조 형성공정에 있어서, 상기 제3절연막을 증착하는 단계가 그 제3절연막을 2회에 걸쳐 증착하는 공정으로 이루어지는 것을 특징으로 한다. 이하, 첨부된 도면 제2a도-제2f도를 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다. 우선, 제2a도에 도시된 바와 같이 실리콘기판(210) 위에 제1실리콘산화물(220)과 제1실리콘질화물(230)을 순차적으로 증착한 후, 그 제1실리콘질화막(230)과 제1실리콘산화막(220)을 포토리소그레피 및 식각공정으로 패터닝하여 식각영역을 정의하고, 제2b도에 도시된 바와 같이 상기 식각영역에 따라 실리콘기판(210)을 식각하여 트렌치를 형성한다. 이후, 제2c도에 도시된 바와 같이 제1고밀도 플라즈마 CVD 공정으로 제2실리콘산화물을 적절한 시간 동안 증착하여, 상기 결과물의 전면에 얇고 균일성있는 제2-1실리콘산화막(241)을 형성한 후, 도 2d에 도시된 바와 같이 제2고밀도 플라즈마 CVD공정으로 상기 결과물 위에 제2실리콘산화물을 또 증착하여, 상기 제2-1실리콘산화막(241)과 함께 트렌치를 가득 채우는 제2-2실리콘산화막(표시하지않음)을 형성한다. 도면에 표시된 부호(242)는 제2-1실리콘산화막(241)과 제2-2실리콘산화막으로 구성된 제2실리콘산화막을 나타낸다.
이어서, 제2e도에 도시된바와 같이 상기 제2실리콘산화막을(242)을 에치백(Etch-back)하여 그 제2실리콘산화막(243)이 트렌치 영역에만 남도록 한 후, 도 2f와 같이 상기 실리콘질화막(230)과 제1실리콘산화막(220)을 선택적으로 식각하여 제거함으로써, 트렌치 영역에만 남아 있게 된 상기 제2실리콘산화막(243)이 그 제2실리콘 산화막을 증착하기 직전의 트렌치 구조 및 제1실리콘산화막패턴(220)과 실리콘질화막패턴(230)에 따라 형성된 STI를 완성한다.
상술한 바와 같이 트렌치에 제2실리콘 산화막을 채우기 위한 공정이 2회에 걸친 제 1,2 고밀도 플라즈마 CVD공정으로 이루어지는 본 발명은, 상기 트렌치를 형성하기 위한 실리콘질화막 등이 스퍼터 식각되지 않음으로서 최종적인 STI 구조가 정확하게 형성됨에 따라, 이후의 이온주입공정에서 새도우잉 효과와 같은 부작용이 일어나지 않게 되는 효과와, 플라즈마에 의한 실리콘기판의 손상이 방지되는 효과가 발생한다.

Claims (3)

  1. 실리콘기판 위에 제1절연막과 제2절연막을 형성한 후, 그 제2절연막과 제1절연막을 포토리소그레피 및 식각공정으로 패터닝하여 식각영역을 정의하는 단계와; 상기 식각영역에 따라 실리콘기판을 식각하여 트렌치를 형성하는 단계와; 고밀도 플라즈마 CVD법으로 제3절연막을 증착하여 상기 트렌치를 채우는 단계와; 그 제3절연막을 에치백(Etch-back)한 후, 상기 제2절연막과 제1절연막을 석택적으로 식각하여 평탄화시키는 단계로 이루어지는 소자격리구조 형성공정에 있어서, 상기 제3절연막을 증착하는 단계가 그 제3절연막을 2회에 걸쳐 증착하는 공정으로 이루어지는 것을 특징으로 하는 반도체소자의 소자격리구조 형성방법.
  2. 제1항에 있어서, 상기 제1절연막이 실리콘산화막으로 형성되고 제2절연막이 실리콘질화막으로 형성되는 경우에, 제3절연막이 실리콘산화막으로 형성되는 것을 특징으로 하는 반도체소자의 소자격리구조 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 제3절연막을 2회에 걸쳐 증착하는 공정은, 제1고밀도 플라즈마 CVD 공정으로 트렌치가 형성된 소자의 전면에 얇고 균일성있는 제3-1실리콘산화막을 형성하는 단계와 제2고밀도 플라즈마 CVD 공정으로 상기 제3-1절연막과 함께 트렌치를 가득 채우는 제3-2절연막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체소자의 소자격리구조 형성방법.
KR1019960067886A 1996-12-19 1996-12-19 반도체소자의 소자격리구조 형성방법 KR100214536B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960067886A KR100214536B1 (ko) 1996-12-19 1996-12-19 반도체소자의 소자격리구조 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960067886A KR100214536B1 (ko) 1996-12-19 1996-12-19 반도체소자의 소자격리구조 형성방법

Publications (2)

Publication Number Publication Date
KR19980049213A KR19980049213A (ko) 1998-09-15
KR100214536B1 true KR100214536B1 (ko) 1999-08-02

Family

ID=19489182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960067886A KR100214536B1 (ko) 1996-12-19 1996-12-19 반도체소자의 소자격리구조 형성방법

Country Status (1)

Country Link
KR (1) KR100214536B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10305411B4 (de) * 2003-02-06 2011-09-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikroelektromechanische Vorrichtung und Verfahren zu deren Herstellung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468692B1 (ko) * 1997-09-22 2005-03-16 삼성전자주식회사 반도체장치의트랜치형소자분리막형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10305411B4 (de) * 2003-02-06 2011-09-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikroelektromechanische Vorrichtung und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
KR19980049213A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
US5413953A (en) Method for planarizing an insulator on a semiconductor substrate using ion implantation
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
JPH0799237A (ja) 集積回路の製造方法
US5554560A (en) Method for forming a planar field oxide (fox) on substrates for integrated circuit
US20030224580A1 (en) Novel deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to less than or equal to 0.10 microns
US5371036A (en) Locos technology with narrow silicon trench
US6057214A (en) Silicon-on-insulation trench isolation structure and method for forming
EP0954022B1 (en) Method for providing shallow trench isolation of transistors
JPH10144782A (ja) 隔離領域の形成方法
KR100214536B1 (ko) 반도체소자의 소자격리구조 형성방법
KR100515383B1 (ko) 서로 다른 두께의 게이트 산화막을 포함하는 트랜지스터형성 방법
JPH0310231B2 (ko)
KR20020043908A (ko) 반도체소자의 소자 분리막 형성 방법
KR19980048091A (ko) 반도체소자의 소자격리구조 형성방법
JPH0478013B2 (ko)
KR20010082901A (ko) 반도체소자의 격리막 형성방법
KR100273244B1 (ko) 반도체소자의분리영역제조방법
KR100208446B1 (ko) 반도체 소자의 제조방법
KR0176151B1 (ko) 반도체 장치의 소자 분리 방법
US6268271B1 (en) Method for forming buried layer inside a semiconductor device
KR100674901B1 (ko) 반도체 소자의 게이트 형성방법
KR19990034473A (ko) 반도체소자 제조방법
KR0172298B1 (ko) 반도체 소자의 평탄화 방법
KR100578239B1 (ko) 반도체장치의 소자분리막 형성방법
KR0166817B1 (ko) 반도체장치의 소자격리방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee