KR19990034473A - 반도체소자 제조방법 - Google Patents

Abstract

본 발명은 트랜치 아이솔레이션 기술에서 CMP공정을 위한 잔류 실리콘질화막의 두께를 식각공정에서 조절하여 CMP공정의 마진을 확보하는데 적당한 반도체소자 제조방법에 관한 것으로서, 반도체기판상에 실리콘질화막을 증착하는 공정과, 상기 실리콘질화막을 선택적으로 제거하여 패터닝하는 공정과, 상기 실리콘질화막의 잔류허용치보다 두껍게 남도록 상기 반도체기판을 소정깊이로 제거하여 트랜치를 형성하는 공정과, 상기 실리콘질화막의 상부와 양측면에 폴리머 형성 및 상기 트랜치 하부을 라운딩시키기 위한 식각을 행하는 공정과, 상기 트랜치에 절연물을 채우고 전면을 CMP하는 공정을 포함하여 이루어지는 것을 특징으로 한다.

Description

반도체소자 제조방법

본 발명은 반도체소자에 관한 것으로서 특히, STI(Shallow Tranch Isolation)구조를 위한 CMP(Chemical Mechanical Polishing)공정에서 식각종료점을 측정하기 위해 실리콘질화막을 이용함에 있어서, CMP공정의 마진을 확보하는데 적당한 반도체소자 제조방법에 관한 것이다.

일반적으로 반도체소자간의 전기적 격리방법으로 가장 널리사용되고 있는 방법중의 하나는 선택산화공정(LOCOS)이다.

하지만 이러한 LOCOS공정은 설계기준 0.2㎛이하의 공정에서는 거의 사용하지 못하고 있는 실정이다.

통상, 소자격리방법에는 컨벤셔널 LOCOS방법, NSL(Nitride Sidewall LOCOS)방법, 그리고 샐로우 트랜치 아이솔레이션(Trench Isolation)방법등이 있다.

이하, 종래 반도체소자 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.

도 1a 내지 도 1d는 종래기술에 따른 반도체소자 제조방법을 설명하기 위한 공정단면도이다.

먼저, 도 1a에 도시한 바와같이 반도체기판(11)상에 열산화막(12)을 성장시키고, 상기 열산화막(12)상에 실리콘질화막(13)을 증착한다.

이어, 도 1b에 도시한 바와같이 상기 실리콘질화막(13)상에 포토레지스트(14)를 도포한 후 패터닝한다.

패터닝된 포토레지스트(14)를 마스크로 이용한 식각공정으로 상기 실리콘질화막(13)을 선택적으로 제거한다.

이어, 도 1c에 도시한 바와같이 상기 실리콘질화막(13)을 마스크로 이용한 식각공정으로 상기 반도체기판(11)을 소정깊이로 식각하여 트랜치(15)를 형성한다.

이때, 상기 반도체기판(11)을 식각함에 있어서, 상기 실리콘질화막(13)이 동시에 식각되어지는데 상기 반도체기판(11)의 식각에 따른 실리콘질화막(13)의 잔류두께는 후에 진행될 CMP공정에서 필요한 두께 이상이 되어야 한다.

이와같이 상기 CMP공정시 필요한 실리콘질화막(13)의 두께를 얻기 위해서는 상기 반도체기판(11)식각시 동시에 식각되는 실리콘질화막(13)의 식각되는 양을 계산하여 최초에 실리콘질화막(13)의 증착두께를 조절하여야 한다.

이어, 도 1d에 도시한 바와같이 상기 트랜치(15)내에 절연물(16)을 채우고 평탄화를 위한 CMP공정을 실시하면 종래기술에 따른 반도체소자 제조공정이 완료된다.

그러나 상기와 같은 종래 반도체소자 제조방법은 다음과 같은 문제점이 있었다.

CMP공정에 필요한 실리콘질화막의 두께를 얻기 위해서 실리콘질화막의 증착시 두께를 변화시키면, 증착후에 이어지는 포토공정에서 실리콘질화막의 두께 변화에 따른 새로운 조건(예를들어, 포토레지스트의 도포두께 및 노광시간 등)을 설정하여야 한다.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 폴리머를 이용한 식각공정으로 실리콘질화막의 잔류량을 조절하여 포토공정을 간단화하는데 적당한 반도체소자 제조방법을 제공하는데 그 목적이 있다.

도 1a 내지 1d는 종래 반도체소자 제조방법을 설명하기 위한 공정단면도

도 2a 내지 2d는 본 발명의 반도체소자 제조방법을 설명하기 위한 공정단면도

도면의 주요부분에 대한 부호의 설명

11,21 : 반도체기판 12,22 : 열산화막

13,23 : 실리콘질화막 14,24 : 포토레지스트

15,25 : 트랜치 16,27 : 절연물

26 : 폴리머

상기의 목적을 달성하기 위한 본 발명의 반도체소자 제조방법은 반도체기판상에 실리콘질화막을 증착하는 공정과, 상기 실리콘질화막을 선택적으로 제거하여 패터닝하는 공정과, 상기 실리콘질화막의 잔류허용치보다 두껍게 남도록 상기 반도체기판을 소정깊이로 제거하여 트랜치를 형성하는 공정과, 상기 실리콘질화막의 상부와 양측면에 폴리머 형성 및 상기 트랜치 하부을 라운딩시키기 위한 식각을 행하는 공정과, 상기 트랜치에 절연물을 채우고 전면을 CMP하는 공정을 포함하여 이루어지는 것을 특징으로 한다.

이하, 본 발명의 반도체소자 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.

도 2a 내지 2d는 본 발명의 반도체소자 제조방법을 설명하기 위한 공정단면도이다.

도 2a에 도시한 바와같이 반도체기판(21)상에 열산화막(22)을 성장시킨 후 상기 열산화막(22)상에 실리콘질화막(23)을 증착한다.

이어, 도 2b에 도시한 바와같이 상기 실리콘질화막(23)상에 포토레지스트(24)를 도포한 후 패터닝한다.

그리고 패터닝된 포토레지스트(24)를 마스크로 이용한 식각공정으로 상기 반도체기판(21)의 표면이 노출되도록 상기 실리콘질화막(23)을 선택적으로 제거한다.

이어, 도 1c에 도시한 바와같이 상기 포토레지스트(24)를 제거한 후 패터닝된 실리콘질화막(23)을 마스크로 이용한 식각공정으로 상기 반도체기판(21)을 소정깊이로 제거하여 트랜치(25)를 형성한다.

이때 상기 트랜치(25)를 형성하기 위해 반도체기판(21)을 식각함에 있어서, 원하는 만큼의 실리콘질화막(23)을 남기기 위해서는 2-스텝(step)식각공정을 이용한다.

즉, 제 1 스텝은 트랜치(25)를 얻기위한 단순한 식각공정이고 제 2 스텝은 폴리머를 발생시키기 위한 식각공정이다.

다시말해서, 제 1 스텝에서 식각시간은 상기 원하는 실리콘질화막(23)의 잔류두께를 얻을 수 있는 시간보다 다소 짧게하여 원하는 실리콘질화막(23)의 잔류두께보다 다소 두껍게 실리콘질화막(23)을 잔류시킨다.

이어 제 2 스텝에서는 전술한 바와같이 폴리머를 발생시키기 위한 것으로서, 상기 잔류된 실리콘질화막(23)의 상부와 양측면에 폴리머(26)를 형성시킨다.

여기서, 상기 폴리머(26)를 형성시키기 위한 조건을 다음과 같다.

MERIE(Magnetically Enhanced Reactive Ion Ehching) 또는 Helicon source plasma장비에서 폴리머 발생을 위해 He-O₂, O₂, N₂가스를 첨가시킨다.

상기 MERIE장비를 사용할 경우, 압력은 80-240mT이고, 파워는 200-1200W이다,

가스로서는 Cl₂가 0-40sccm, HBr이 0-200sccm, He-O₂또는 O₂가 0-30sccm이고, N₂는 0-60sccm이다.

한편, 헬리콘 소오스 플라즈마 장비를 이용할 경우, 압력은 2-115mT이고, 소오스파워는 300-3000W, 바이어스파워는 0-500W이다,

가스로서는 상기 MERIE장비를 이용하였을 때와 동일하게 Cl₂가 0-40sccm, HBr이 0-200sccm, He-O₂또는 O₂가 0-30sccm이고, N₂는 0-60sccm로 한다.

상기와 같은 조건에서 폴리머를 발생시키며 상기 폴리머(26)는 He-O₂, N₂를 변화시켜 그 양을 조절한다.

이러한 폴리머(26)는 실리콘질화막(23)과 양측면에 형성되기 때문에 더 이상 실리콘질화막(23)이 식각되지 않는다, 하지만 상기 반도체기판(21)의 식각은 계속된다.

즉, 트랜치(25)를 형성하기 위해 반도체기판(21)은 지속적으로 식각되지만 상기 실리콘질화막(23)의 어느정도 식각된 후 폴리머(26)에 의해 식각이 저지되므로 충분한 실리콘질화막(23)의 잔류두께를 얻을 수 있다.

상기 폴리머(26)가 실리콘질화막(23)의 상부 및 양측면에 형성되므로 반도체기판(21)을 식각하여 트랜치(25)를 형성하게 되면 상기 트랜치(25)의 하부면이 라운딩(Rounding)되므로 후에 절연물을 채움에 있어서, 갭(Gap)이 발생하지 않는다.

이어, 도 2d에 도시한 바와같이 상기 하면이 라운딩된 트랜치(25)를 절연물(27)로 채우고 평탄화를 위한 CMP공정을 수행하면 본 발명에 따른 반도체소자 제조공정이 완료된다.

이상 상술한 바와같이 본 발명의 반도체소자 제조방법은 다음과 같은 효과가 있다.

첫째, 잔류 실리콘질화막의 두께를 식각공정에서 조절함으로써 포토공정의 조건을 재설정할 필요가 없다.

둘째, 2스텝의 식각공정을 이용하므로 트랜치 형성시 하부면이 라운딩되어 절연물을 채움에 있어서 보이드(void) 및 갭(gap)이 발생하지 않아 격리특성을 개선시킨다.

Claims (5)

1. 반도체기판상에 실리콘질화막을 증착하는 공정과,

   상기 실리콘질화막을 선택적으로 제거하여 패터닝하는 공정과,

   상기 실리콘질화막의 잔류허용치보다 두껍게 남도록 상기 반도체기판을 소정깊이로 제거하여 트랜치를 형성하는 공정과,

   상기 실리콘질화막의 상부와 양측면에 폴리머 형성 및 상기 트랜치 하부을 라운딩시키기 위한 식각을 행하는 공정,

   상기 트랜치내에 절연물을 매립한 후 전면을 CMP하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
2. 제 1 항에 있어서,

   상기 폴리머형성은 MERIE장비 또는 헬리콘 소오스 플라즈마장비를 이용하는 것을 특징으로 하는 반도체소자 제조방법.
3. 제 2 항에 있어서,

   상기 MERIE장비를 이용할 때 공정조건은

   압력은 80-240mT, 파워는 200-1200W, Cl₂가 0-40sccm, HBr이 0-200sccm, He-O₂또는 O₂가 0-30sccm, N₂는 0-60sccm으로 유지하는 것을 특징으로 하는 반도체소자 제조방법.
4. 제 2 항에 있어서,

   상기 헬리콘 소오스 플라즈마장비를 이용할 경우 공정조건은

   압력은 2-115mT, 소오스파워는 300-3000W, 바이어스파워는 0-500W, Cl₂가 0-40sccm, HBr이 0-200sccm, He-O₂또는 O₂가 0-30sccm, N₂는 0-60sccm으로 유지하는 것을 특징으로 하는 반도체소자 제조방법.
5. 제 1 항에 있어서,

   상기 실리콘질화막 양측면에 형성된 폴리머는 상기 트랜치하부를 라운딩시키는 기울기를 결정하는 것을 특징으로 하는 반도체소자 제조방법.