KR920007356B1 - 트렌치(trench)를 이용한 소자간 격리방법 - Google Patents

트렌치(trench)를 이용한 소자간 격리방법 Download PDF

Info

Publication number
KR920007356B1
KR920007356B1 KR1019900003823A KR900003823A KR920007356B1 KR 920007356 B1 KR920007356 B1 KR 920007356B1 KR 1019900003823 A KR1019900003823 A KR 1019900003823A KR 900003823 A KR900003823 A KR 900003823A KR 920007356 B1 KR920007356 B1 KR 920007356B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
trench
etching
layer
Prior art date
Application number
KR1019900003823A
Other languages
English (en)
Other versions
KR910017618A (ko
Inventor
이춘수
전영진
Original Assignee
재단법인 한국전자통신연구소
경상현
한국전기 통신공사
이해욱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 경상현, 한국전기 통신공사, 이해욱 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019900003823A priority Critical patent/KR920007356B1/ko
Publication of KR910017618A publication Critical patent/KR910017618A/ko
Application granted granted Critical
Publication of KR920007356B1 publication Critical patent/KR920007356B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

내용 없음.

Description

트렌치(trench)를 이용한 소자간 격리방법
제1도는 종래의 일반적인 트렌치를 이용한 소자간 격리 제조방법을 나타낸 단면도.
제2도는 본 발명에 의한 트렌치를 이용한 소자간 격리 제조방법을 나타낸 단면도.
제3도는 본 발명에 의한 필드영역에 트렌치를 배치하는 상태를 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
4, 11 : 결화막 5, 10 : 산화막
6 : 채널정지용 이온주입영역 7 : 트렌치
7 : 트렌치 산화막 9 : 감광막
본 발명은 반도체 소자의 제조공정에 관한 것으로, 특히 소자간 격리에 트렌치를 이용하여 반도체 소자의 집적도와 동작속도가 향상되도록 한 트렌치를 이용한 소자간 격리방법에 관한 것이다.
일반적으로 매몰층위에 에피택셜(epitaxial)층을 키운 웨이퍼상에 트렌치를 이용하여 소자간 격리되도록한 반도체 소자의 제조방법은 선택적 일산화막에 의하여 소자를 격리시키도록 한 기술에 비하여 매몰층을 형성하기 위한 마스크층이 생략되므로 마스크 공정에 따른 공정 수를 줄일 수 있으며, 소자간 격리에 소요되는 면적이 극히 적기 때문에 집적도를 크게 높일 수 있는 것으로서 이는 제1도에 도시된 바와 같이 좁은폭의 트렌치와 넓은 폭의 트렌치에 트렌치의 깊이에 해당하는 정도의 두께로 산화막을 증착하여 채운 다음에 산화막을 평탄화한 것이다.
제1a도는 반도체 층(101)에 좁은 폭의 트렌치(102)와 넓은 폭의 트렌치(103)를 건식식각으로 형성하고, 산화막을 식각 깊이 정도의 두께로 증착하여 두 트렌치(102), (103)를 산화막(104)으로 채운 다음 마스크를 사용하는 공정에 의하여 넓은 폭의 트렌치(103)의 위쪽에 감광막(105)을 형성한 상태를 나타낸 것이다.
제1b도는 감광막(105)이 증착된 산화막(104)의 상면에 다시 감광막을 도포하고 산화막(104)과 같은 속도로 건식식각하여 제2감광막(106)을 평탄하게 형성한 상태를 나타낸 것이다.
제1c도는 건식식각동의 방법으로 제2감광막(106)과 감광막(105) 및 두 트렌치(102), (103)의 위쪽에 증착된 산화막(104)을 제거하여 소자간에 트렌치(102), (103)에 의해 격리되도록 한 상태를 도시한 것이다.
그러나 상기와 같은 종래의 방법에 의하여서는 넓은 폭의 트렌치(103)를 채우기 위하여 트렌치의 깊이 정도로 두껍게 산화막(104)을 증착해야만 하고, 이 부분에 감광막(105)을 채우기 위하여 마스크를 사용하는 공정이 한번 추가 되어야 하며, 평탄화를 위한 건식식각으로 인하여 소자영역(active area)에 플라즈마 이온에 의한 손상(demage)의 우려가 있었다.
이에 따라 본 발명은 반도체소자의 집적도와 동작속도가 힝상되도록 한 트렌치를 이용한 소자간 격리방법을 제공하는 것을 그 목적으로 한다.
이를 위하여 본 발명은 소자격리에 필요한 최소 폭을 갖는 트렌치 영역치의 필드 영역은 필요한 만큼의 절연막 두께 정도의 깊이만 건식식각하고 산화막을 식각깊이 정도로 채운 다음에, 감광막을 도포하여 요철부분의 상단부와 하단부에서 감광막의 두께 차이가 발생하는 것을 이용하여 상단부만 열리게 감광막을 건식식각한 후, 습식식각에 의해 산화막을 식각하면서 평탄화함으로써 공정을 간소화하고, 건식식각에 의한 소자영역의 손상이 없도록 한 것이다.
본 발명을 첨부 도면에 의거 상세히 기술하여 보면 다음과 같다.
제2도는 본 발명에 의한 소자격리 공정을 순차적으로 나타낸 것으로, 제2a도는 매몰층(1)에 에피택셜층(2)을 키운 웨이퍼를 로(furnace)에서 열산화막(3)을 500Å 정도의 두께로 키운 다음, LPCVD(Low Pressure Chemical Vapor Deposition)방법으로 질화막(4)을 1000Å 정도의 두께로 증착하고, 산화막(5)을 5000Å 정도의 두께로 증착하여 트렌치(trench)를 식각할때 식각에 대한 마스크층으로 사용하도록 한 상태를 도시한 것이다.
제2b도는 포토 마스크 공정을 이용하여 토렌치의 패턴을 형성한 다음에 산화막(5), 질화막(4) 및 열산화막(3)을 CHF3/C2F6가스를 사용하여 건식식각하고 포토 마스크용 감광막(도면에 도시않됨)을 제거하여 트렌치 식각을 위한 마스크패턴을 형성한 상태를 도시한 것이다.
제2c도는 마스크 패턴을 형성한 상태에서 BC13/C12가스를 사용하여 에피택셜층(2)과 매몰층(1)은 물론 그 아래의 실리콘층을 건식식각하여 트랜치(7)를 형성한 다음에 채널 정지용 이온을 주입하고 로(Furnace)에서 확산시켜 채널 정지용 이온주입영역(6)을 형성한 후에 산화막(5)을 습식식각으로 제거한 상태를 도시한 것이다.
제2d도는 트렌치(7)가 형성된 상태에서 LPCVD 방법으로 TEOS(Tetra-ethly-ortho-silicate)가스를 사용하여 700℃의 분위기에서 산화막을 트렌치(7) 부분이 충분히 채워지도록 증착하여 트렌치 산화막(8)과 산화막층(8a)이 형성된 상태를 도시한 것이다.
제2e도는 증착한 산화막측(8a)을 CHF3/C2F6가스를 사용하는 건식식각 방법이나, BHF(NH4F, HF=6 : 1)용액을 사용하는 습식식각방법으로 질화막(4)이 노출되도록 식각한 상태를 도시한 것이다.
제2f도는 포토 마스크 공정을 이용하여 필드 영역 패턴을 제외한 부분에만 감광막(9)을 형성한 상태를 도시한 것이다. 제2g도는 감광막(9)을 이용하여 필드 영역 패턴에 위치하는 질화막(4)과 일산화막(3)을 CF4가스를 사용하여 건식식각으로 제거하면서 에피택셜층(2)을 Cl2/He 가스를 사용하여 건식식각으로 제거하여 필드 영역패턴이 형성되도록 한 다음에 감광막(9)을 제거하고 LPCVD 방법으로 산화막(10)을 식각한 깊이 만큼 착하며 그 위에 질화막(11)을 500Å 정도의 두께로 증착한 후 상면에 감광막(12)을 도포한 상태를 도시한 것이다.
여기서, 감광막(12)은 점도가 낮은 물질을 사용함으로써 요철 부분중 상단부에 도포되는 감광막(12)의 두께(A)가 하단부에 도포되는 감광막(12)의 두께(B)보다 얇게 도포되도록 한 것이다.
제2h도는 SF6/O2가스를 사용한 건식식각 방법으로 감광막(12)을 식각하여 질화막(12)의 상면이 노출되도록 하고 다시 CF4가스를 이용한 건식식각 방법으로 질화막(11)을 식각하여 산화막(10)의 상면이 노출되도록 한 상태를 도시한 것이다.
제2i도는 감광막(12)을 전식식각의 방법으로 제거하고 그 아래의 질화막(11)을 마스크로 하여 산화막(10)을 BHF(NH4F : HF=6 : 1)용액에서 질화막(4)이 노출될때까지 습식식각을 행한 다음에 질화막(4), (11)과 열산화막(3)을 습식식각으로 제거하여 에피택셜층(2)이 노출되도록 평단화 함으로써 에피택셜층(2)과 트렌치 산화막(8) 및 산화막(10)이 상면에 평탄하게 노출되도록 한 소자간 격리 공정이 완료되는 것이다.
그리고 제3도는 본 발명의 다른 실시예를 나타낸 것으로, 제2e도에서 필드 영역에서의 두 트렌치(7) 사이의 간격이 너무 넓을 경우에는 제3a도에 도시한 바와 같이 두 트렌치(7) 사이의 간격(C)이 너무 넓으면 새로운 트렌치(17)를 형성하여 트렌치 사이 간격(D)을 원하는 상태로 조절할 수 있으며 트렌치(17)에 산화막을 증착하여 산화막 트렌치(18)를 형성한 후 질화막(4)이 노출되도록 한다.
제3b도는 필드 영역을 정의하는 마스크 공정을 사용하여 필드영역 이외의 부분에 감광막(9)을 형성한 상태를 도시한 것이다.
제3c도는 제2g도에서와 같은 방법으로 필드영역을 처리하되, 이때에는 산화막의 단차(E)에 대한 폭(F)을 트렌치 산화막(18)에 의해 조절할 수 있도록 함으로써 감광막(12)의 상단의 두께(A)와 하단의 두께(B)를 조절할 수 있도록 한다. 그리고 이후의 공정은 제2h도, 제2i도와 동일한 방법으로 수행하면 된다.
따라서 본 발명에 의한 트렌치를 이용한 소자간 격리 방법은 공정이 간단해지도록 하면서 건식식각에 의한 소자영역(ACTIVE AREA)의 손상이 없도록 함은 물론, 반도체 소자의 집적도 및 동작속도가 향상되는 효과가 있는 것임을 알 수 있다.

Claims (3)

  1. 소자간 격리 공정에 있어서 실리콘층 위의 매몰층(1)에 에피택셜층(2)을 키우고 그 위에 열산화막(3)과 질화막(4) 및 산화막(5)을 각각 500Å, 1000Å, 5000Å의 두께로 증착하는 단계와, 포토마스크 공정을 이용하여 트렌치 패턴을 형성하면서 산화막(5), 질화막(4), 열산화막(3), 에피택셜층(2), 매몰층(1) 및 실리콘층을 건식식각하여 트렌치(7)를 형성하고, 채널정지용 이온 주입영역(6)을 형성하는 단계의, 맨 위의 산화막(5)을 제거한 후 트렌치 산화막(8)과 산화막층(8a)을 형성하는 단계와 질화막(4)이 노출되도록 산화막층(8a)을 식각하고 포토마스크 공정을 이용하여 필드 영역을 제외한 부분에 감광막(9)을 형셩하는 단계와, 필드 영역의 질화막(4)와 열산화막(3) 및 에피택셜층(2)을 식각으로 제거하고 상면에 산화막(10), 질화막(11) 및 감광막(12)을 차례로 증착하는 단계와, 감광막(12), 질화막(11), (4), 산화막(10) 및 열산화막(3)을 식각하여 에피택셜층(2)과 트렌치 산화막(8) 및 산화막(10)의 상면이 평탄하게 노출되도록 하는 단계들에 의하여 공정이 진행됨을 특징으로 하는 트렌치를 이용한 소자간 격리방법.
  2. 제1항에 있어서 질화막(11)의 상면에 도포되는 감광막(12)은 점도가 낮은 물질을 사용하여 상단부에 도포되는 감광막(12)의 두께(A)가 하단부에 도포되는 감광막(12)의 두께(B)보다 낮아지도록 하고 결화막(11)과 산화막(10)을 식각함으로써 상면이 평탄해지도록 한 트렌치를 이용한 소자간 격리방법.
  3. 제1항에 있어서, 두 트렌치(7)의 사이인 필드영역의 폭이 넓은 경우에는 그 사이에 트렌치(17)를 추가로 형성하여 감광막(12)을 도포할때 산화막(8a, 18a)의 단차(E)에 대한 폭(F)을 조절하면서 식각시 상면이 평탄해지도록 한 트렌치를 이용한 소자간 격리방법.
KR1019900003823A 1990-03-21 1990-03-21 트렌치(trench)를 이용한 소자간 격리방법 KR920007356B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900003823A KR920007356B1 (ko) 1990-03-21 1990-03-21 트렌치(trench)를 이용한 소자간 격리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900003823A KR920007356B1 (ko) 1990-03-21 1990-03-21 트렌치(trench)를 이용한 소자간 격리방법

Publications (2)

Publication Number Publication Date
KR910017618A KR910017618A (ko) 1991-11-05
KR920007356B1 true KR920007356B1 (ko) 1992-08-31

Family

ID=19297221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900003823A KR920007356B1 (ko) 1990-03-21 1990-03-21 트렌치(trench)를 이용한 소자간 격리방법

Country Status (1)

Country Link
KR (1) KR920007356B1 (ko)

Also Published As

Publication number Publication date
KR910017618A (ko) 1991-11-05

Similar Documents

Publication Publication Date Title
US4836885A (en) Planarization process for wide trench isolation
US4791073A (en) Trench isolation method for semiconductor devices
EP0046501B1 (en) Process of forming recessed dielectric regions in a silicon substrate
US4104086A (en) Method for forming isolated regions of silicon utilizing reactive ion etching
EP0098687B1 (en) Method of manufacturing a semiconductor device including burying an insulating film
US4755477A (en) Overhang isolation technology
US5371036A (en) Locos technology with narrow silicon trench
KR20020042251A (ko) 반도체 소자의 분리구조 제조방법
JPH03152954A (ja) 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法
KR920007356B1 (ko) 트렌치(trench)를 이용한 소자간 격리방법
KR0151267B1 (ko) 반도체장치의 제조방법
KR100289660B1 (ko) 반도체 소자의 트렌치 형성방법
KR20010107707A (ko) Ｓｔｉ 구조를 갖는 반도체 장치를 제조하기 위한 방법
KR100325608B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR0183718B1 (ko) 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법
KR100286901B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100338091B1 (ko) 반도체소자제조방법
KR20010073304A (ko) 반도체 소자의 미세 패턴 형성 방법
KR19990034473A (ko) 반도체소자 제조방법
KR100743619B1 (ko) 반도체장치의 트렌치 형성방법
JPH0467648A (ja) 半導体装置の製造方法
KR20000051689A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR0179290B1 (ko) 반도체 소자 격리 산화막 제조방법
KR0141965B1 (ko) 금속층 경사에칭방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19900321

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19900321

Comment text: Request for Examination of Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19920731

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19921121

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19921201

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19921201

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19950719

Start annual number: 4

End annual number: 6

FPAY Annual fee payment

Payment date: 19980725

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 19980725

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee