KR880008150A - 느슨하게 결합된 파이프라인 프로세서 - Google Patents

느슨하게 결합된 파이프라인 프로세서 Download PDF

Info

Publication number
KR880008150A
KR880008150A KR1019870015245A KR870015245A KR880008150A KR 880008150 A KR880008150 A KR 880008150A KR 1019870015245 A KR1019870015245 A KR 1019870015245A KR 870015245 A KR870015245 A KR 870015245A KR 880008150 A KR880008150 A KR 880008150A
Authority
KR
South Korea
Prior art keywords
operand
control information
priority reading
reading device
command decoding
Prior art date
Application number
KR1019870015245A
Other languages
English (en)
Other versions
KR910006144B1 (ko
Inventor
도꾸조오 기요하라
마사시 데구찌
Original Assignee
다니이 아끼오
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니이 아끼오, 마쯔시다덴기산교 가부시기가이샤 filed Critical 다니이 아끼오
Publication of KR880008150A publication Critical patent/KR880008150A/ko
Application granted granted Critical
Publication of KR910006144B1 publication Critical patent/KR910006144B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
    • G06F9/3889—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3824—Operand accessing
    • G06F9/383—Operand prefetching

Abstract

내용 없음.

Description

느슨하게 결합된 파이프라인 프로세서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 있어서의 제1의 실시예의 느슨하게 결합된 파이프라인 프로세서 전체의 구성을 도시한 블록도,
제2도는 동실시예의 상세한 구성을 도시한 블록도.

Claims (3)

  1. 오퍼랜드의 어드레스 계산과 우선판독을 행하는 오퍼랜드 우선판독장치와, 상기 오퍼랜드 우선판독장치에 접속되어 연산을 실행하는 연산창치와, 상기 오퍼랜드 우선판독장치에 접속되어 명령코우드를 해독하여 상기 오퍼랜드 우선판독장치와 상기 연산장치를 제어하기 위한 제어정보를 생성하는 명령해독장치와, 상기 명령해독장치와 상기 연산장치에 접속되어 상기 명령해독장치에 의해서 생성된 상기 연산장치를 제어하기 위한 제어정보를 대기시키고 대기시킨 제어정보를 상기 연산장치에 발행하는 제어정보버퍼를 갖춘 것을 특징으로 하는 느슨하게 결합된 파이프라인 프로세서.
  2. 오퍼랜드의 어드레스 계산과 우선판독을 행하는 오퍼랜드 우선판독 장치와, 상기 오퍼랜드 우선판독장치에 접속되어 연산을 실행하는 연산장치와, 상기 오퍼랜드 우선판독장치에 접속도어 명령코우드를 해독하여 상기 오퍼랜드 우선판독장치와 상기 연산장치를 제어하기 위한 제어정보를 생성하는 명령해독장치와, 상기 명령해독장치와 상기 연산장치에 접속되어 상기 명령해독장치에 의해서 생성된 상기 연산장치를 제어하기 위한 제어정보를 대기시키고 오퍼랜드가 필요한 경우는 상기 오퍼랜드 우선판독장치에서의 오퍼랜드준비가 완료한 것을 확인한후 대기시킨 제어정보를 상기 연산장치에 발행하는 제어정보버퍼를 갖춘것을 특징으로 하는 느슨하게 결합된 파이프라인 프로세서.
  3. 오퍼랜드의 어드레스 계산과 우선판독을 행하는 오퍼랜드우선판독 장치와, 상기 오퍼랜드 우선판독장치에 접속되어 오퍼랜드가 필요한 경우는 상기 오퍼랜드우선판독장치에서의 오퍼랜드 준비가 완료한 것을 확인한 후 연산을 실행하는 연산장치와, 상기 오퍼랜드 우선판독 장치에 접속되어 명령코우드를 해독하여 상기 오퍼랜드 우선판독장치와 상기 연산장치를 제어하기 위한 제어정보를 생성하는 명령해독장치와, 상기 명령해독장치와 상기 연산장치에 접속되어 상기 명령 해독장치에 의해서 생성된 상기 연산장치를 제어하기 위한 제어정보를 대기시키고 대기 시킨 제어정보를 상기 연산장치에 발행하는 제어정보버퍼를 갖춘 것을 특징으로 하는 느슨하게 결합된 파이프라인 프로세서.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870015245A 1986-12-29 1987-12-29 느슨하게 결합된 파이프라인 프로세서 KR910006144B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61-311023 1986-12-29
JP61-31102 1986-12-29
JP61311023A JP2695157B2 (ja) 1986-12-29 1986-12-29 可変パイプラインプロセッサ

Publications (2)

Publication Number Publication Date
KR880008150A true KR880008150A (ko) 1988-08-30
KR910006144B1 KR910006144B1 (ko) 1991-08-16

Family

ID=18012186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870015245A KR910006144B1 (ko) 1986-12-29 1987-12-29 느슨하게 결합된 파이프라인 프로세서

Country Status (5)

Country Link
US (1) US4967338A (ko)
EP (1) EP0272705B1 (ko)
JP (1) JP2695157B2 (ko)
KR (1) KR910006144B1 (ko)
DE (1) DE3750028T2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6336180B1 (en) 1997-04-30 2002-01-01 Canon Kabushiki Kaisha Method, apparatus and system for managing virtual memory with virtual-physical mapping
IL92605A0 (en) * 1988-12-19 1990-08-31 Bull Hn Information Syst Production line method and apparatus for high performance instruction execution
US5109495A (en) * 1989-02-03 1992-04-28 Digital Equipment Corp. Method and apparatus using a source operand list and a source operand pointer queue between the execution unit and the instruction decoding and operand processing units of a pipelined data processor
JP2538053B2 (ja) * 1989-05-08 1996-09-25 松下電器産業株式会社 制御装置
US5150468A (en) * 1989-06-30 1992-09-22 Bull Hn Information Systems Inc. State controlled instruction logic management apparatus included in a pipelined processing unit
JPH04260929A (ja) * 1991-01-21 1992-09-16 Mitsubishi Electric Corp データ処理装置
JPH04340145A (ja) * 1991-05-17 1992-11-26 Nec Corp キャッシュメモリ装置
US5546593A (en) * 1992-05-18 1996-08-13 Matsushita Electric Industrial Co., Ltd. Multistream instruction processor able to reduce interlocks by having a wait state for an instruction stream
US6240508B1 (en) * 1992-07-06 2001-05-29 Compaq Computer Corporation Decode and execution synchronized pipeline processing using decode generated memory read queue with stop entry to allow execution generated memory read
US5706459A (en) * 1994-01-06 1998-01-06 Fujitsu Limited Processor having a variable number of stages in a pipeline
AUPO648397A0 (en) * 1997-04-30 1997-05-22 Canon Information Systems Research Australia Pty Ltd Improvements in multiprocessor architecture operation
JP2944563B2 (ja) * 1997-04-03 1999-09-06 甲府日本電気株式会社 パイプライン型情報処理装置
US5978871A (en) * 1997-04-14 1999-11-02 International Business Machines Corporation Method of layering cache and architectural specific functions for operation splitting
US6061755A (en) * 1997-04-14 2000-05-09 International Business Machines Corporation Method of layering cache and architectural specific functions to promote operation symmetry
US6272257B1 (en) 1997-04-30 2001-08-07 Canon Kabushiki Kaisha Decoder of variable length codes
US6707463B1 (en) 1997-04-30 2004-03-16 Canon Kabushiki Kaisha Data normalization technique
US6061749A (en) 1997-04-30 2000-05-09 Canon Kabushiki Kaisha Transformation of a first dataword received from a FIFO into an input register and subsequent dataword from the FIFO into a normalized output dataword
AUPO647997A0 (en) 1997-04-30 1997-05-22 Canon Information Systems Research Australia Pty Ltd Memory controller architecture
US6414687B1 (en) 1997-04-30 2002-07-02 Canon Kabushiki Kaisha Register setting-micro programming system
US6272616B1 (en) * 1998-06-17 2001-08-07 Agere Systems Guardian Corp. Method and apparatus for executing multiple instruction streams in a digital processor with multiple data paths
US20050240806A1 (en) * 2004-03-30 2005-10-27 Hewlett-Packard Development Company, L.P. Diagnostic memory dump method in a redundant processor
CN102681796B (zh) * 2012-05-18 2015-04-08 重庆大学 数据多级流水算法模块中的ram分布结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4342078A (en) * 1979-05-21 1982-07-27 Motorola, Inc. Instruction register sequence decoder for microprogrammed data processor and method
JPS57155666A (en) * 1981-03-20 1982-09-25 Fujitsu Ltd Instruction controlling system of vector processor
US4541045A (en) * 1981-09-21 1985-09-10 Racal-Milgo, Inc. Microprocessor architecture employing efficient operand and instruction addressing
JPS5890247A (ja) * 1981-11-25 1983-05-28 Nippon Telegr & Teleph Corp <Ntt> 情報処理装置のパイプライン制御方式
US4597041A (en) * 1982-11-15 1986-06-24 Data General Corp. Method and apparatus for enhancing the operation of a data processing system
EP0150177A1 (en) * 1983-07-11 1985-08-07 Prime Computer, Inc. Data processing system
JPS60129837A (ja) * 1983-12-19 1985-07-11 Matsushita Electric Ind Co Ltd 信号処理演算プロセツサ
JPS60186936A (ja) * 1984-03-05 1985-09-24 Hitachi Ltd プログラマブルコントロ−ラ
US4739472A (en) * 1984-12-07 1988-04-19 Nec Corporation Information processing device capable of rapidly processing instructions of different groups
IT1275935B1 (it) * 1995-03-17 1997-10-24 Chiesi Farma Spa Derivato di aminotetralina per la terapia di malattie cardiovascolari

Also Published As

Publication number Publication date
EP0272705A2 (en) 1988-06-29
DE3750028T2 (de) 1994-10-06
JP2695157B2 (ja) 1997-12-24
KR910006144B1 (ko) 1991-08-16
JPS63167935A (ja) 1988-07-12
EP0272705B1 (en) 1994-06-08
EP0272705A3 (en) 1990-12-19
US4967338A (en) 1990-10-30
DE3750028D1 (de) 1994-07-14

Similar Documents

Publication Publication Date Title
KR880008150A (ko) 느슨하게 결합된 파이프라인 프로세서
WO1999026132A3 (en) Processor configured to generate lookahead results from collapsed moves, compares and simple arithmetic instructions
KR850001573A (ko) 데이터처리장치
KR960032172A (ko) 컴퓨터 시스템
KR930014097A (ko) 중앙 처리 유니트(cpu) 코어 및 병렬.독립적으로 동작하는 디지탈신호 처리 모듈을 구비한 종합 자료 처리 시스템
KR960700475A (ko) 명령어 실행 제어를 위해 명령어에 태그를 할당하는 시스템 및 방법
KR930018378A (ko) 캐쉬 메모리 시스템의 성능최적화 방법 및 장치
KR910005156A (ko) 파이프라인 처리 방법으로 동작하는 프리디코더 유니트 와 주 디코더 유니트를 갖는 마이크로프로세서
KR910700497A (ko) 마이크로 프로세서
KR920001323A (ko) 브랜치를 제거하여 컴퓨터 성능을 개선하는 프로세서 동작방법
KR880013062A (ko) 코프로세서 및 그 제어방법
KR100237987B1 (ko) 전용 레지스터의 내용 상에서 동작하는 명령을 제공함으로써 에뮬레이션 성능을 향상시키기 위한 방법 및 시스템
KR900000769A (ko) 테스트 용이화회로
KR900003743A (ko) 명령파이프라인방식의 마이크로프로세서
KR900016865A (ko) 파이프라인방식의 분기명령제어장치
KR900015014A (ko) 데이타 프로세서
JP2511151B2 (ja) デ―タ処理装置
KR950027573A (ko) 처리 시스템 및 그이 동작 방법
KR880003243A (ko) 마이크로 프로세서
KR930006555A (ko) 가상모드에서 동작하는 인터럽트 관계 명령어를 구비한 컴퓨터 시스템
KR890015124A (ko) 정보처리장치
KR900015007A (ko) 마이크로 프로세서 시스템 및 마이크로 프로세서 시스템에서의 전송제어 방법
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR930702726A (ko) 분리된 구조적 의존도를 가진 알 아이 에스 씨(risc) 마이크로프로세서 구조
JPS5532155A (en) Data processor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050809

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee