KR930702726A - 분리된 구조적 의존도를 가진 알 아이 에스 씨(risc) 마이크로프로세서 구조 - Google Patents

분리된 구조적 의존도를 가진 알 아이 에스 씨(risc) 마이크로프로세서 구조

Info

Publication number
KR930702726A
KR930702726A KR1019930700690A KR930700690A KR930702726A KR 930702726 A KR930702726 A KR 930702726A KR 1019930700690 A KR1019930700690 A KR 1019930700690A KR 930700690 A KR930700690 A KR 930700690A KR 930702726 A KR930702726 A KR 930702726A
Authority
KR
South Korea
Prior art keywords
port
memory
information
request
instruction
Prior art date
Application number
KR1019930700690A
Other languages
English (en)
Inventor
트롱 엥구엔 레
제이. 렌쯔 데렉
요시유끼 미야야마
가르그 산지브
야스아끼 하기와라
왕 요하네스
에이취.트랑 쿠앙
라우 테이-라이
Original Assignee
아이자와 스스무
세이꼬 엡슨 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이자와 스스무, 세이꼬 엡슨 가부시끼가이샤 filed Critical 아이자와 스스무
Publication of KR930702726A publication Critical patent/KR930702726A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30029—Logical and Boolean instructions, e.g. XOR, NOT
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G06F9/30112—Register structure comprising data of variable length
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G06F9/30116—Shadow registers, e.g. coupled registers, not forming part of the register space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/327—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for interrupts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3802—Instruction prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3814—Implementation provisions of instruction buffers, e.g. prefetch buffer; banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Advance Control (AREA)

Abstract

마이크로 프로세서 구조의 주요 기능 모듈이 전단부와 후단부로 분할되도록 하는 마이크로프로세서 설계 기술로서, 전단부와 메모리 사이를 인터페이스하는 후단부는 2개 또는 그 이상의 마이크로 프로세서 설계에 공통적이고, 모든 명령어 해석 및 실행 기능을 포함하는 전단부는 상이한 마이크로 프로세서에 있어서 서로 다르게 되어 있다.

Description

분리된 구조적 의존도를 가진 알 아이 에스 씨(RISC) 마이크로프로세서 구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 구현하는 양호한 마이크로 프로세서 구조의 간략한 블럭도; 제2도는 본 발명에 따라 구성된 명령어 펫치 유니트의 상세 블럭도, 제3도는 본 발명에 따라 구성된 프로그램 카운터 로직 유니트의 블럭도; 제4도는 프로그램 카운터 데이타 및 제어 경로 로직의 상세 블럭도; 제5도는 본 발명의 명령어 실행 유니트의 간략한 블럭도.

Claims (11)

  1. 메모리와 함께 사용하기 위한 제1모듈러 마이크로 프로세서 구조에 있어서, 단일 칩상에 : 제1포트를 통해 수신되는 명령어 펫치 요청에 응답하여 상기 메모리로 부터 정보를 펫치하고, 상기 제1포트를 통해 상기 펫치된 정보를 복귀시키기 위한 제1포트 및 제1수단을 포함하는 메모리 인터페이스부와; 상기 제1포트를 통해 명령어 펫치 요청을 제공하기 위한 제1수단과, 제1명령어 셋트의 명령어로서 상기 제1포트를 통해 복귀되는 정보를 처리하기 위한 제1수단을 포함하는, 상기 제1 포트에 결합된 제1명령어 프로세서부를 구비하고 있으며, 상기 제1포트는, 제2마이크로 프로세서가, 실질적으로 상기 동일한 메모리 인터페이스부와 제2명령어 셋트로서 상기 제1포트를 통해 복귀되는 정보를 처리하기 위한 제2수단을 포함하는 제2명령어 프로세서부를 이용하여 설계될 수 있도록 명확하게 정의된 제어 및 데이타 신호와 명확하게 정의된 프로토콜을 갖고 있는 것을 특징으로 하는 제1모듈러 마이크로프로세서 구조.
  2. 제1항에 있어서, 상기 메모리 인터페이스부는 그것이 명령어 펫치 요청을 수신 하는 순서와 다른 순서로 상기 제1포트를 통해 펫치된 명령어를 복귀시킬 수 있으며, 상기 명령어 펫치 요청을 제공하기 위한 상기 제1수단은 제1명령어 펫치 어드레스 및 대응하는 제1요청 ID를 제공하기 위한 제1수단을 포함하고, 상기 펫치 및 복귀를 위한 제1수단은 펫치된 정보가 응답하는 제1요청 ID에 따라 펫치된 정보를 복귀시키는 것을 특징으로 하는 제1모듈러 마이크로프로세서 구조.
  3. 제1항에 있어서, 상기 메모리 인터페이스부는 제2포트와, 상기 제2포트를 통해 수신되는 데이타 펫치 요청에 응답하여 상기 메모리로 부터 정보를 펫치하고, 상기 제2포트를 통해 상기 펫치된 정보를 복귀시키고, 상기 제2포트를 통해 수신되는 데이타 기록 요청에 응답하여 상기 제2포트로 부터의 정보를 상기 메모리에 기록하기 위한 제2수단을 포함하며, 상기 제1명령어 프로세서부는 또한 상기 제2포트에도 결합되고, 상기 제1포트를 통해 복귀되는 상기 명령어에 응답하여 상기 제2포트를 통해 데이타 판독 및 기록 요청을 제공하기 위한 제2수단을 더 포함하고 있으며, 상기 제2포트는 또한 명확하게 정의된 제어 및 데이타 신호와 명확하게 정의된 프로토콜을 갖고 있는 것을 특징으로 하는 제1모듈러 마이크로 프로세서 구조.
  4. 제2항에 있어서, 상기 메모리 인터페이스부는 그것이 데이타 펫치 요청을 수신 하는 순서와 다른 순서로 상기 제2포트를 통해 펫치된 정보를 복귀시킬 수 있으며, 상기 데이타 판독 및 기록 요청을 제공하기 위한 제2 수단은 제2데이타 펫치 어드레스 및 대응하는 제2요청 ID를 제공하기 위한 제2수단을 포함하고, 상기 펫치 및 복귀를 위한 제2수단은 펫치된 정보가 응답하는 제2요청 ID에 따라 펫치된 정보를 복귀시키는 것을 특징으로 하는 제1모듈러 마이크로프로세서 구조.
  5. 제1항에 있어서, 상기 메모리 인터페이스부는 그것이 명령어 펫치 요청을 수신하는 순서와 다른 순서로 상기 제1포트를 통해 펫치된 정보를 복귀시킬 수 있으며, 상기 명령어 펫치 요청을 제공하기 위한 제1수단은 제1명령어 펫치 어드레스 및 대응하는 제1요청 ID를 제공하기 위한 제1수단을 포함하고, 상기 펫치 및 복귀를 위한 제1수단은 펫치된 정보가 응답하는 제1요청 ID에 따라 펫치된 정보를 복귀시킨 것을 특징으로 하는 제1모듈러 마이크로프로세서 구조.
  6. 제1항에 있어서, 상기 메모리 인터페이스부는 상기 제1포트에 결합된 캐쉬 제어 유니트와, 상기 캐쉬 제어 유니트와 상기 메모리 사이에 결합된 메모리 및 I/O 제어 유니트를 포함하고 있는 것을 특징으로 하는 제1모듈러 마이크로프로세서 구조.
  7. 제1항에 있어서, 상기 마이크로 프로세서 구조는, 상기 제1명령어 프로세서부에 결합된 제3 포트와 상기 제3 포트를 통해 수신되는 번역 요청에 응답하여 가상-물리적 메모리 어드레스 번역을 수행하기 위한 수단을 가진 가상 메모리 어드레스 번역을 수행하기 위한 수단을 가진 가상 메모리 유니트를 더 구비하고 있으며, 상기 제1명령어 프로세서부는 상기 제3포트를 통해 가상-물리적 어드레스 번역 요청을 제공하기 위한 제3수단과 상기 명령에 응답하여 상기 가장 어드레스를 발생하기 위한 제1수단을 더 포함하고, 상기 제3포트는 상기 제1 마이크로 프로세서와 실질적으로 동일한 가상 메모리 유니트를 이용하고, 상기 명령어에 응답하여 상기 가상 어드레스를 발생하기 위한 제1 수단과는 다른 상기 가상 어드레스를 발생하기 위한 제3수단을 포함하는 제3 명령어 프로세서부를 이용하여, 제3마이크로 프로세서가 설계될 수 있도록, 명확하게 정의된 제어 및 데이타 신호와 명확하게 정의된 프로토콜을 갖고 있는 것을 특징으로 하는 제1모듈러 마이크로 프로세서 구조.
  8. 제7항에 있어서, 상기 가상 메모리 유니트는 상기 제3포트를 통해 상기 번역된 물리적 어드레스를 복귀시키기 위한 제3수단을 더 포함하는 것을 특징으로 하는 제1모듈러 마이크로프로세서 구조.
  9. 제7항에 있어서, 상기 가상 메모리 유니트는 상기 메모리 인터페이스부에 결합되며 명확하게 정의된 제어 및 데이타 신호와 명확하게 정의된 프로토콜을 갖고 있는 제4포트와, 상기 제4프트를 통해 상기 번역된 물리적 어드레스를 제공하기 위한 제4수단을 더 포함하는 것을 특징으로 하는 제1모듈러 마이크로프로세서 구조.
  10. 각각 단일칩상에 형성되고 각각 메모리와 함께 사용하기 위한 제1및 제2마이크로 프로세서의 조합체에 있어서, 상기 제1마이크로프로세서는 : 제1포트와 제1포트를 통해 수신되는 명령어 펫치 요청에 응답하여 상기 메모리로 부터 제1정보를 펫치하고 상기 펫치된 제1정보를 상기 제1포트를 통해 복귀시키기 위한 제1수단을 포함하는 메모리 인터페이스부와; 상기 제1포트에 결합되어 있고, 상기 제1포트를 통해 명령어 펫치 요청을 제공하기 위한 제1수단과, 제1명령어 셋트의 명령어로서 상기 제1포트를 통해 복귀되는 정보를 처리하기 위한 제1수단을 포함하고 있는 제1명령어 프로세서부를 구비하고, 상기 제2마이크로세서는 : 제2포트와, 상기 제2포트를 통해 수신되는 명령어 펫치 요청에 응답하여 상기 메모리로 부터 제2정보를 펫치하고, 상기 펫치된 정보를 상기 제2포트를 통해 복귀시키기 위한 제2수단을 포함하는 메모리 인터페이스부와; 상기 제2포트에 결합되어 있고, 상기 제2포트를 통해 명령어 펫치 요청을 제공하기 위한 제2수단과, 제2명령어 셋트의 명령어로서 상기 제2포트를 통해 복귀되는 정보를 처리하기 위한 제2수단을 포함하고 있는 제2명령어 프로세서부를 구비하고, 상기 제1명령어 프로세서부는 상기 제2명령어 프로세서부와 실질적으로 다르고, 상기 제1메모리 인터페이스부는 상기 제2메모리 인터페이스부와 실질적으로 동일한 것을 특징으로 하는 제1 및 제2 마이크로프로세서의 조합체.
  11. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930700690A 1991-07-08 1992-07-07 분리된 구조적 의존도를 가진 알 아이 에스 씨(risc) 마이크로프로세서 구조 KR930702726A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US72674491A 1991-07-08 1991-07-08
US7/726,744 1991-07-08
PCT/JP1992/000870 WO1993001563A1 (en) 1991-07-08 1992-07-07 Risc microprocessor architecture with isolated architectural dependencies

Publications (1)

Publication Number Publication Date
KR930702726A true KR930702726A (ko) 1993-09-09

Family

ID=24919832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930700690A KR930702726A (ko) 1991-07-08 1992-07-07 분리된 구조적 의존도를 가진 알 아이 에스 씨(risc) 마이크로프로세서 구조

Country Status (4)

Country Link
EP (1) EP0547248A1 (ko)
JP (1) JP3876443B2 (ko)
KR (1) KR930702726A (ko)
WO (1) WO1993001563A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0547247B1 (en) 1991-07-08 2001-04-04 Seiko Epson Corporation Extensible risc microprocessor architecture
US5692170A (en) * 1995-04-28 1997-11-25 Metaflow Technologies, Inc. Apparatus for detecting and executing traps in a superscalar processor
CN1204809A (zh) * 1997-07-09 1999-01-13 王迪兴 运算、交换、控制、多用平台
US5901309A (en) * 1997-10-07 1999-05-04 Telefonaktiebolaget Lm Ericsson (Publ) Method for improved interrupt handling within a microprocessor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL193475C (nl) * 1984-12-27 1999-11-02 Sony Corp Microprocessorinrichting.
EP0419105B1 (en) * 1989-09-21 1997-08-13 Texas Instruments Incorporated Integrated circuit formed on a surface of a semiconductor substrate and method for constructing such an integrated circuit

Also Published As

Publication number Publication date
EP0547248A1 (en) 1993-06-23
JPH06502034A (ja) 1994-03-03
JP3876443B2 (ja) 2007-01-31
WO1993001563A1 (en) 1993-01-21

Similar Documents

Publication Publication Date Title
US4513368A (en) Digital data processing system having object-based logical memory addressing and self-structuring modular memory
SE9101325D0 (sv) Foerfarande foer att oeka databehandlingshastigheten i datasystem
KR970012203A (ko) 트레이스 함수와 그에 따른 방법을 실행하기 위한 데이타 처리 시스템
ATE244417T1 (de) Echtzeitprogramm-sprachbeschleuniger
KR920004962A (ko) 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법
JPH01502939A (ja) 読込みバッファーマネッジメント機構を含むデジタルデータ処理システム用汎用プロセッサユニット
JPH01156845A (ja) メモリ・システム
JPH01503011A (ja) キャッシュマネッジメントシステムを含むデジタルデータ処理システム用汎用プロセッサユニット
KR900015003A (ko) 데이타 프로세서
KR930702726A (ko) 분리된 구조적 의존도를 가진 알 아이 에스 씨(risc) 마이크로프로세서 구조
US4675810A (en) Digital data processing system having a uniquely organized memory system using object-based addressing and in which operand data is identified by names accessed by name tables
US4764866A (en) Data processing system with pre-decoding of op codes
KR900015014A (ko) 데이타 프로세서
JP2771374B2 (ja) プロセッサのページ越処理方式
KR920010457A (ko) 모뎀 제어 기능을 구비한 컴퓨터 시스템
JP2760228B2 (ja) キャッシュメモリを内蔵したマイクロプロセッサとそのトレースアナライザ
JPH0552539B2 (ko)
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
JP3328867B2 (ja) マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ
US4517642A (en) Digital computer system having unique means of referring to operands and ability to execute a plurality of internal languages
KR910017292A (ko) 마아크로 프로세서(micro processor)
KR930002336B1 (ko) Tas 명령어 제어회로
KR960032182A (ko) 데이타 프로세서
KR910001566A (ko) 공통 메모리 억쎄스방식
JPS5696336A (en) Processing system for multilayer level microprogram

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid