KR880006699A - 격리 기층을 가진 반도체 기억장치 및 그 제조방법 - Google Patents

격리 기층을 가진 반도체 기억장치 및 그 제조방법 Download PDF

Info

Publication number
KR880006699A
KR880006699A KR1019870011454A KR870011454A KR880006699A KR 880006699 A KR880006699 A KR 880006699A KR 1019870011454 A KR1019870011454 A KR 1019870011454A KR 870011454 A KR870011454 A KR 870011454A KR 880006699 A KR880006699 A KR 880006699A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
memory device
semiconductor
semiconductor memory
Prior art date
Application number
KR1019870011454A
Other languages
English (en)
Other versions
KR900007607B1 (ko
Inventor
다다시 니시무라
Original Assignee
시기모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기모리야
Publication of KR880006699A publication Critical patent/KR880006699A/ko
Application granted granted Critical
Publication of KR900007607B1 publication Critical patent/KR900007607B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical

Landscapes

  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

격리 기층을 가진 반도체 기억장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 및 제2도는 종래의 모스 다이나믹 램의 구조를 도시하는 블록도.
제3도 및 제4도는 종래의 반도체 기억장치의 평면도 및 단면도.
제5(a)도 내지 제5(e)도는 종래의 반도체 장치의 제조과정을 도시하는 단면도.
제6도는 본 발명에 의한 반도체 기억장치의 실시예를 도시하는 단면도.
제7(a)도 내지 제7(l)도는 제 6도의 반도체 기억장치의 제조과정을 도시하는 단면도.
제8도는 두개의 메모리 셀(그중 하나는 제6도에 도시되어 있음)이 인접 배열되어 있는 것을 도시하는 단면도.
제9도 및 제10도는 홈의 벽면이 채널 역할을 하는 반도체 메모리 셀의 구조를 도시하는 본 발명의 또 다른 하나의 실시예에 대한 단면도.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘기층 23 : 제1단일결정 실리콘층
26 : 커패시터의 절연막 29 : 게이트 산화물막
41 : 하층 산화물막 47 : 마스크

Claims (13)

  1. 하나의 공통 기층(21)내에 수직 집적 트랜지스터의 배열을 형성하는 형의 다이나믹 반도체 기억장치에 있어서, 상기 각 수직 집적 트랜지스터는 소오스 및 드레인 부위를 형성하고 수직으로 방향 지워진 반도체 층을 구비하며, 채널부위(33)를 형성하기 위해 상기 소오스 및 드레인 부위에서 상기 기층(21)내로 연장하는 개구(45)를 구비하며, 상기 기층(45)상의 상기 수직 집적 트랜지스터의 상기 층들 중 최하단에 있는것은 다결정 반도체로 구성되어서 소오스 부위 및 드레인 부위 중 하나를 형성하며, 개선점으로는 상기 다결정 반도체 층(43) 아래에 위치하고, 상기 개구(45)를 둘러싸서 상기 수직 집적 트랜지스터를 상기 기층(21)로 부터 격리시키며, 환경에서 오는 알파 입자가 상기 기층(21)을 침투하는 결과로 인하여 상기 기층(21)에 생기는 한쌍의 전자 구멍에 의한 트랜지스터의 소프트 에러를 감소시키는 필연층을 구비하는 것을 특징으로 하는 격리 기층을 가진 반도체 기억장치.
  2. 제1항에 있어서, 상기 절연층상에 형성되어 상기 다결정 반도체층(43)을 인접 셀의 다결정 반도체층(43)으로 부터 격리시키는 격리 절연막이 구비되는 것을 특징으로 하는 격리 기층을 가진 반도체 기억장치.
  3. 제1항에 있어서, 상기 다결정 반도체층(43)상에 그리고 상기 개구(45)의 둘레에는 제2절연막이 형성되어 있는 것을 특징으로 하는 격리 기층을 가진 반도체 기억장치.
  4. 제1항에 있어서, 상기 채널 부위(33)과 접촉하게끔 전극이 구비되며, 상기 전극은 워드 라인에 연결되는 것을 특징으로 하는 격리 기층을 가진 반도체 기억장치.
  5. 제1항에 있어서, 상기 반도체층은 확산층(24)을 구비하는 것을 특징으로 하는 격리 기층을 가진 반도체 기억장치.
  6. 제3항에 있어서, 상기 제2절연막상에는 상기 채널부위(33)과 접촉하여 저저항부위가 형성되어 있으며, 상기 저저항부위는 비트 라인을 구비하는 것을 특징으로 하는 격리 기층을 가진 반도체 기억장치.
  7. 하나의 구멍 부위를 구비하는 실리콘 단일 결정 기층의 주표면상에 형성된 제1절연층을 구비하며; 상기 구멍부위의 내부에는 상기 제1절연층의 깊이에까지 제1전도형 물질이 채워져 있으며; 상기 제1절연층 상에 형성된 제1단일 결정 실리콘층(23)을 구비하며; 상기 제1단일 결정 실리콘층에 고집적도의 제1불순물을 확산시킴에 의하여 상기 제1전도형 물질 및 상기 제1절연층상에 형성시켜, 소오스 및 드레인부위 역할을 하기 위하여 상기 제1단일 결정 실리콘층(23)내에 있는 확산 부위를 구비하며; 상기 제1단일 결정 실리콘층(23)상에 형성된 제2절연층을 구비하며; 상기 제2절연층상에 형성된 소오스 및 드레인구실을 하는 저저항부위를 구비하며; 상기 제2절연층의 벽표면 및 상기 저저항부위의 벽표면을 따라 형성된 제2단일 결정 실리콘층(28)을 구비하며; 상기 제2단일 결정 실리콘층(28)을 구비하며; 상기 제 2 단일 결정 실리콘층(28)의 벽표면을 따라 그리고 상기 저저항부위상에 형성되어, 상기 제 1 도전형 물질상에 구멍부위를 가지는 게이트 절연층을 구비하며; 상기 게이트 절연막의 구멍 부위에 제1전도형 물질을 채워서 형성시킨 게이트 전극을 구비하며; 상기 저저항부위는 비트 라인에 연결되고, 상기 게이트 전극은 워드라인에 연결된 것을 특징으로 하는 격리 기층을 가진 반도체 기억장치.
  8. 제7항에 있어서, 상기 제1및 제2절연층 물질은 SiO2인것을 특징으로 하는 격리 기층을 가진 반도체 기억장치.
  9. 반도체 기억장치를 형성하는 구조체의 배열내에 수직 집적 트랜지스터 구조를 제조하여 넣는 방법으로서, 반도체 기층(21)의 주표면상에 제1절연층을 형성시키는 단계, 상기 절연층과 상기 기층(21)을 통하는 구멍을 형성시키는 단계, 상기 제1절연층상에 제1단일 결정 반도체층(23)을 형성시키는 단계, 상기 제1단일 결정 반도체층(23)내에 소오스와 드레인 중 하나의 구실을 하는 확산층(24)를 형성시키는 단계, 상기 제1단일 결정 반도체층(23)상에 제2절연층을 형성시키는 단계, 상기 제2절연층 상에 소오스와 드레인중 나머지 하나의 구실을 하는 저저항부위를 형성시키는 단계, 상기 저저항부위 및 상기 제2절연층의 벽표면을 따라 제2단일 결정층(28)을 형성시키는 단계, 및 상기 저저항부위상에 그리고 상기 확산층(24) 및 상기 제2단일 결정층(28)의 벽표면을 따라 게이트 절연층을 형성시키는 단계 등으로 구성되는 수직 집적 트랜지스터의 제조방법.
  10. 제9항에 있어서, 상기 반도체 기층(21)의 재료는 실리콘이며, 상기 단일층의 재료도 실리콘인 것을 특징으로 하는 제조방법.
  11. 제9항에 있어서, 상기 구멍에는 제1형 불순물을 많이 확산시킨 제1전도형 물질을 충전시키는 것을 특징으로 하는 제조방법.
  12. 제9항에 있어서, 상기 제1 및 제2절연층은 2산화 규소로 구성된 것을 특징으로 하는 제조방법.
  13. 제9항에 있어서, 상기 게이트 절연층에 구멍부위를 형성시키는 단계를 수반하는 것을 특징으로 하는 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870011454A 1986-11-19 1987-10-15 격리 기층을 가진 반도체 기억장치 및 그 제조방법 KR900007607B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61-277032 1986-11-19
JP61277032A JPH0797625B2 (ja) 1986-11-19 1986-11-19 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR880006699A true KR880006699A (ko) 1988-07-23
KR900007607B1 KR900007607B1 (ko) 1990-10-17

Family

ID=17577822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870011454A KR900007607B1 (ko) 1986-11-19 1987-10-15 격리 기층을 가진 반도체 기억장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US4914628A (ko)
JP (1) JPH0797625B2 (ko)
KR (1) KR900007607B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4958318A (en) * 1988-07-08 1990-09-18 Eliyahou Harari Sidewall capacitor DRAM cell
US5136533A (en) * 1988-07-08 1992-08-04 Eliyahou Harari Sidewall capacitor DRAM cell
JPH0235771A (ja) * 1988-07-26 1990-02-06 Nec Corp 半導体記憶装置
US5027172A (en) * 1989-05-19 1991-06-25 Samsung Electronics Co., Ltd. Dynamic random access memory cell and method of making thereof
JPH088341B2 (ja) * 1989-10-06 1996-01-29 三菱電機株式会社 半導体記憶装置
US5218218A (en) * 1990-02-01 1993-06-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JPH0414868A (ja) * 1990-05-09 1992-01-20 Hitachi Ltd 半導体記憶装置とその製造方法
US5170372A (en) * 1990-08-16 1992-12-08 Texas Instruments Incorporated Memory device having bit lines over a field oxide
JP3322936B2 (ja) * 1992-03-19 2002-09-09 株式会社東芝 半導体記憶装置
JP2796012B2 (ja) * 1992-05-06 1998-09-10 株式会社東芝 半導体装置及びその製造方法
US5308997A (en) * 1992-06-22 1994-05-03 Motorola, Inc. Self-aligned thin film transistor
EP0683921B1 (en) * 1993-02-04 2004-06-16 Cornell Research Foundation, Inc. Microstructures and single mask, single-crystal process for fabrication thereof
US5627092A (en) * 1994-09-26 1997-05-06 Siemens Aktiengesellschaft Deep trench dram process on SOI for low leakage DRAM cell
US5491104A (en) * 1994-09-30 1996-02-13 Industrial Technology Research Institute Method for fabricating DRAM cells having fin-type stacked storage capacitors
US5795810A (en) * 1995-03-29 1998-08-18 Texas Instruments Incorporated Deep mesa isolation in SOI
US6177299B1 (en) 1998-01-15 2001-01-23 International Business Machines Corporation Transistor having substantially isolated body and method of making the same
US6069390A (en) 1998-01-15 2000-05-30 International Business Machines Corporation Semiconductor integrated circuits with mesas
US6037620A (en) * 1998-06-08 2000-03-14 International Business Machines Corporation DRAM cell with transfer device extending along perimeter of trench storage capacitor
US6144054A (en) 1998-12-04 2000-11-07 International Business Machines Corporation DRAM cell having an annular signal transfer region
US6376873B1 (en) 1999-04-07 2002-04-23 International Business Machines Corporation Vertical DRAM cell with robust gate-to-storage node isolation
DE10011889A1 (de) * 2000-03-07 2001-09-20 Infineon Technologies Ag Speicherzelle mit Graben und Verfahren zu ihrer Herstellung
DE10143936A1 (de) * 2001-09-07 2003-01-09 Infineon Technologies Ag Verfahren zur Bildung eines SOI-Substrats, vertikaler Transistor und Speicherzelle mit vertikalem Transistor
US6635924B1 (en) * 2002-06-06 2003-10-21 Agere Systems Inc. Ultra thin body vertical replacement gate MOSFET
DE102012201940A1 (de) 2012-02-09 2013-08-14 Robert Bosch Gmbh Ventil zum Zumessen eines strömenden Mediums

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58154256A (ja) * 1982-03-10 1983-09-13 Hitachi Ltd 半導体装置
US4717942A (en) * 1983-07-29 1988-01-05 Nec Corporation Dynamic ram with capacitor groove surrounding switching transistor
JPS60152058A (ja) * 1984-01-20 1985-08-10 Toshiba Corp 半導体記憶装置
DE3565339D1 (en) * 1984-04-19 1988-11-03 Nippon Telegraph & Telephone Semiconductor memory device and method of manufacturing the same
US4721987A (en) * 1984-07-03 1988-01-26 Texas Instruments Incorporated Trench capacitor process for high density dynamic RAM
US4658283A (en) * 1984-07-25 1987-04-14 Hitachi, Ltd. Semiconductor integrated circuit device having a carrier trapping trench arrangement
JPS61198772A (ja) * 1984-12-07 1986-09-03 テキサス　インスツルメンツ　インコ−ポレイテツド メモリセル・アレイ
US4673962A (en) * 1985-03-21 1987-06-16 Texas Instruments Incorporated Vertical DRAM cell and method
JPH0620118B2 (ja) * 1985-04-11 1994-03-16 日本電気株式会社 半導体記憶装置およびその製造方法
JPS62120070A (ja) * 1985-11-20 1987-06-01 Toshiba Corp 半導体記憶装置
US4761385A (en) * 1987-02-10 1988-08-02 Motorola, Inc. Forming a trench capacitor

Also Published As

Publication number Publication date
US4914628A (en) 1990-04-03
JPH0797625B2 (ja) 1995-10-18
KR900007607B1 (ko) 1990-10-17
JPS63128744A (ja) 1988-06-01

Similar Documents

Publication Publication Date Title
KR880006699A (ko) 격리 기층을 가진 반도체 기억장치 및 그 제조방법
US5316962A (en) Method of producing a semiconductor device having trench capacitors and vertical switching transistors
US4845539A (en) Semiconductor memory device
KR910009786B1 (ko) 반도체 메모리장치 및 제법
US4918503A (en) Dynamic random access memory device having a plurality of one transistor type memory cells
KR860001469A (ko) 반도체 기억장치와 그 제조방법
US5330927A (en) Method of constructing a reduced size highly integrated static random access memory with double vertical channel structure
KR900000910A (ko) 고성능 복합 필러 dRAM 셀 및 이의 형성방법
KR960043227A (ko) 디램(dram) 셀 및 그 제조 방법
US5181089A (en) Semiconductor memory device and a method for producing the same
KR960043226A (ko) 디램 셀(dram) 및 그 제조 방법
KR860008609A (ko) 반도체 기억장치와 제조방법
US4679300A (en) Method of making a trench capacitor and dram memory cell
KR890003032A (ko) 반도체기억장치 및 그 제조방법
JPS61140168A (ja) 半導体記憶装置
US5055904A (en) Semiconductor device
KR930024165A (ko) 반도체 장치 및 그 제조 방법
KR880014644A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR960009184A (ko) 반도체 기억장치 및 그 제조방법
US4860071A (en) Semiconductor memory using trench capacitor
JP2658107B2 (ja) 半導体記憶装置の製造方法
KR100486191B1 (ko) 집적 ｃｍｏｓ-회로 및 상기 회로의 제조 방법
EP0194682A2 (en) Semiconductor memory device
JPH01149453A (ja) 半導体記憶装置
JPS62113467A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19981001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee