KR880002022A - 논리신호 평가회로 - Google Patents
논리신호 평가회로 Download PDFInfo
- Publication number
- KR880002022A KR880002022A KR1019870008069A KR870008069A KR880002022A KR 880002022 A KR880002022 A KR 880002022A KR 1019870008069 A KR1019870008069 A KR 1019870008069A KR 870008069 A KR870008069 A KR 870008069A KR 880002022 A KR880002022 A KR 880002022A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- circuit
- transistor
- terminal
- logic signal
- Prior art date
Links
- 238000011156 evaluation Methods 0.000 title claims 3
- 239000003990 capacitor Substances 0.000 claims 13
- 230000008878 coupling Effects 0.000 claims 11
- 238000010168 coupling process Methods 0.000 claims 11
- 238000005859 coupling reaction Methods 0.000 claims 11
- 238000002955 isolation Methods 0.000 claims 6
- 238000000926 separation method Methods 0.000 claims 3
- 230000005540 biological transmission Effects 0.000 claims 1
- 230000000295 complement effect Effects 0.000 claims 1
- 230000002708 enhancing effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도 내지 3도는 발명의 3가지 실시예에 대한 간략화된 회로도.
Claims (13)
- 트리거회로에서 양쪽 모두 입력 또는 상보적인 출력으로서 작용하는 제1 및 제2의 회로절점을 가지며, 상기 회로 절점에 신호증진회로와 각각의 스위칭 트랜지스터를 통해 1쌍의 신호라인으로 연결되어지는 트리거회로를 포함하고, 동작시에 1쌍의 신호라인이 휴지상태에서 동일한 전위를 가지고, 이에 의해 2개 신호라인 중 어느 하나에 발생되는 신호가 그 신호편차와 함께 적당한 신호라인에 연결된 회로절점이 최초로 연결되며, 이후에 적당한 스위칭 트랜지스터를 차단시킴에 의해 상기 회로 절점으로부터 신호가 차단되고 이에 따른 전위의 변화로서 신호증진회로가 상기 회로 절점에서 주어진 양만큼 전위의 증가를 가져오고, 동시에 상기 2개 회로 절점의 나머지 하나에서 그 양만큼 전위가 감소되는 한편 신호 그 자체가 부위 신호편차를 가질 때 상기 회로 절점이 전위의 감소를 나타내고 2개 회로 절접중 다른 하나에서 전위가 증가되게한 것을 특징으로 하는 논리신호 평가회로.
- 제 1 항에 있어서, 상기 신호증진회로는 적어도 2개의 결합 캐패시터를 가지며, 그 2개의 캐패시터 중 어느 하나의 제1 전극이 상기 제1의 회로절점에 연결되고 그 2개의 캐패시터 중 다른 하나의 제1전극이 상기 제2의 회로절점에 연결되며, 상기 신호증진회로가 전달 트랜지스터를 가지고, 그 게이트 단자는 전달신호 소오스에 연결된 제어단자로서 작용하는 반면 그 제어된 전류통로단자가 각각 상기 결합 캐패시터 각각의 제2의 전극에 연결되며 여기서 그 결합 캐패시터의 제1전극이 분리 신호원에 연결되어 있는 게이트 단자를 가진 분리 트랜지스터의 제어전류 통로단자로 연결되고, 상기 2개 분리 트랜지스터의 어느 하나의 제어된 통로의 다른 단자가 결합 캐패시터의 다른 하나의 제2전극에 연결되고, 상기 2개의 분리 트랜지스터의 다른 하나의 제어된 전류통로 단자의 다른 하나가 상기 제1의 결합 캐패시터의 제2의 전극에 연결되어 있는 것을 특징으로 하는 논리신호 평가회로.
- 제 2 항에 있어서, 상기 스위칭 트랜지스터는 신호증진회로를 개재하여 각각 적당한 신호라인과 트리거 회로 절점 각각 사이에 배치된 전류통로를 가지는 것을 특징으로 하는 논리신호 평가회로.
- 제 2 항에 있어서, 신호증진회로는 적어도 하나의 또다른 전달 트랜지스터를 포함하며, 이 전달 트랜지스터의 제어 게이트는 상기 전달 신호원에 연결되고, 각 전달 트랜지스터의 제1의 제어된 단자가 상기 결합 캐패시터의 어느 하나의 제2전극으로 연결되고, 제1의 전달 트랜지스터의 다른 하나의 제어된 단자가 상기 2개의 분리 트랜지스터 중 어느 하나의 다른 하나의 제어된 단자와 또 제1의 부감적인 분리트랜지스터의 전류통로를 통해 다른 하나의 결합 캐패시터의 제2의 전극에 연결되는 한편, 또 다른 전달 트랜지스터의 다른 하나의 제어된 단자가 상기 2개의 분리 트랜지스터의 다른 하나의 나머지 제어된 단자와 또 제2의 전류통로를 통해 제1의 결합 캐패시터의 제 2 전극에 연결된 부가적인 분리 트랜지스터와 연결되어 있는 것을 특징으로 하는 논리신호 평가회로.
- 제 2 항 또는 4 항에 있어서, 상기 스위칭 트랜지스터는 분리 트랜지스터로서 작용하는 것을 특징으로 하는 논리신호 평가회로.
- 전기항중 어느 한항에 있어서, 상기 결합 캐패시터는 서로 동일한 용량값을 갖는 것을 특징으로 하는 논리신호 평가회로.
- 전기항중 어느 한항에 있어서, 상기 결합 캐패시터는 상기 트리거회로의 자기용량과 거의 동일한 용량값을 갖는 것을 특징으로 하는 논리신호 평가회로.
- 제 7 항에 있어서, 결합 캐패시터의 용량값은 20 내지 40fF사이에 있는 것을 특징으로 하는 논리신호 평가회로.
- 전기항중 어느 한항에 있어서, 상기 전달 트랜지스터는 상기 분리 트랜지스터가 차단된 후에 도통상태로 전환되는 것을 특징으로 하는 논리신호 평가회로.
- 전기항중 어느 한항에 있어서, 활성상태로 만드는데 유효한 전달신호의 측면 모서리가 대응한 반대편 모서리보다 작은 경사각을 갖게 한 것을 특징으로 하는 논리신호 평가회로.
- 전기항중 어느 한항에 있어서, 활성상태로 만드는데 유효한 상기 분리신호의 모서리가 대응하는 반대편 모서리보다 작은 경사각을 갖는 것을 특징으로 하는 논리신호 평가회로.
- 전기항중 어느 한항에 있어서, 집적회로모듈 또는 그 부품으로 만들어지는 것을 특징으로 하는 논리신호 평가회로.
- 제 1도, 2도 또는 제 3도를 참고로 설명한 바와 같은 논리신호 평가회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DEP3625020.1 | 1986-07-24 | ||
| DE3625020 | 1986-07-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880002022A true KR880002022A (ko) | 1988-04-28 |
| KR960003990B1 KR960003990B1 (en) | 1996-03-25 |
Family
ID=6305872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR87008069A KR960003990B1 (en) | 1986-07-24 | 1987-07-24 | Integrated sense amplifier circuit |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4841180A (ko) |
| EP (1) | EP0254980B1 (ko) |
| JP (1) | JP2666184B2 (ko) |
| KR (1) | KR960003990B1 (ko) |
| AT (1) | ATE67891T1 (ko) |
| DE (1) | DE3773286D1 (ko) |
| HK (1) | HK103893A (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2679291B2 (ja) * | 1989-08-24 | 1997-11-19 | 日本電気株式会社 | センスアンプ回路 |
| USRE40552E1 (en) | 1990-04-06 | 2008-10-28 | Mosaid Technologies, Inc. | Dynamic random access memory using imperfect isolating transistors |
| GB9007789D0 (en) * | 1990-04-06 | 1990-06-06 | Foss Richard C | Method for dram sensing current control |
| US5914627A (en) * | 1997-10-09 | 1999-06-22 | Exar Corporation | Isolation circuit for I/O terminal |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2623219B2 (de) * | 1976-05-24 | 1978-10-12 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Betreiben einer Leseverstärkerschaltung für einen dynamischen MOS-Speicher und Anordnung zur Durchführung dieses Verfahrens |
| DE2734137A1 (de) * | 1977-07-28 | 1979-02-08 | Siemens Ag | Leseschaltung fuer digitale speicherelemente |
| JPS58133024A (ja) * | 1982-02-03 | 1983-08-08 | Nec Corp | バツフア回路 |
-
1987
- 1987-07-16 AT AT87110306T patent/ATE67891T1/de not_active IP Right Cessation
- 1987-07-16 DE DE8787110306T patent/DE3773286D1/de not_active Expired - Lifetime
- 1987-07-16 EP EP87110306A patent/EP0254980B1/de not_active Expired - Lifetime
- 1987-07-17 US US07/074,764 patent/US4841180A/en not_active Expired - Lifetime
- 1987-07-21 JP JP62182114A patent/JP2666184B2/ja not_active Expired - Fee Related
- 1987-07-24 KR KR87008069A patent/KR960003990B1/ko not_active IP Right Cessation
-
1993
- 1993-09-30 HK HK1038/93A patent/HK103893A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2666184B2 (ja) | 1997-10-22 |
| KR960003990B1 (en) | 1996-03-25 |
| JPS6346693A (ja) | 1988-02-27 |
| ATE67891T1 (de) | 1991-10-15 |
| DE3773286D1 (de) | 1991-10-31 |
| EP0254980A1 (de) | 1988-02-03 |
| HK103893A (en) | 1993-10-08 |
| US4841180A (en) | 1989-06-20 |
| EP0254980B1 (de) | 1991-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4508983A (en) | MOS Analog switch driven by complementary, minimally skewed clock signals | |
| KR970076808A (ko) | 레벨 변이 및 전압 보호용 출력 구동 회로 | |
| KR920010900A (ko) | 반도체지연회로 | |
| KR840008097A (ko) | 기판 바이어스 전압제어회로 및 방법 | |
| KR950015989A (ko) | 캐패시터와 트랜지스터를 사용하는 지연 회로 | |
| KR910008953A (ko) | 캐패시턴스 디바이스 구동용 cmos 집적 회로 | |
| KR860007783A (ko) | 개선된 출력특성을 갖는 비교기 회로 | |
| US4406957A (en) | Input buffer circuit | |
| US3946245A (en) | Fast-acting feedforward kicker circuit for use with two serially connected inverters | |
| KR920019078A (ko) | 신호지연회로 | |
| KR960038997A (ko) | 반도체 메모리장치의 전류센스앰프회로 | |
| KR940023060A (ko) | 입력회로 | |
| US4489246A (en) | Field effect transistor logic circuit having high operating speed and low power consumption | |
| KR880002325A (ko) | Cmost 입력 버퍼 | |
| KR880002022A (ko) | 논리신호 평가회로 | |
| KR880011805A (ko) | 반도체 집적회로 | |
| KR850007179A (ko) | 집적 논리회로 | |
| KR960027317A (ko) | 반도체 메모리장치의 데이타 출력 버퍼회로 | |
| KR910017735A (ko) | 증폭기 장치 | |
| KR970031312A (ko) | 3-상태회로의 출력 안정화회로 | |
| KR100333240B1 (ko) | 급경사의에지를갖는입력신호에대해서한측면으로전류가차단되는입력증폭기 | |
| KR940012802A (ko) | 모스(mos) 기법 증폭기 회로 | |
| JPH11154856A (ja) | レベル切換回路 | |
| KR950022128A (ko) | 트랜지스터 회로 | |
| KR920010349B1 (ko) | 잡음제거회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080828 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |