KR920019078A - 신호지연회로 - Google Patents

신호지연회로 Download PDF

Info

Publication number
KR920019078A
KR920019078A KR1019910004505A KR910004505A KR920019078A KR 920019078 A KR920019078 A KR 920019078A KR 1019910004505 A KR1019910004505 A KR 1019910004505A KR 910004505 A KR910004505 A KR 910004505A KR 920019078 A KR920019078 A KR 920019078A
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
electrode
pull
threshold
Prior art date
Application number
KR1019910004505A
Other languages
English (en)
Other versions
KR940005004B1 (ko
Inventor
신윤승
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910004505A priority Critical patent/KR940005004B1/ko
Priority to US07/715,624 priority patent/US5180938A/en
Priority to JP3164521A priority patent/JPH07107972B2/ja
Publication of KR920019078A publication Critical patent/KR920019078A/ko
Application granted granted Critical
Publication of KR940005004B1 publication Critical patent/KR940005004B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/0028—Layout of the delay element using varicaps, e.g. gate capacity of a FET with specially defined threshold, as delaying capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

신호지연회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도는 본 발명의 NMOS 및 PMOS 캐패시터들을 가지는 CMOS 신호지연 회로의 부하용량수단의 회로도이다,
제3B도는 제3A도의 C-V특성 그래프 선도이다,
제7A도는 본 발명의 NMOS 캐패시터들을 가지는 신호지연회로의 부하용량수단의 회로도이다,
제7B도는 제7A도의 C-V특성 그래프 선도이다,
제11A도는 제7A도에서 제10A도까지의 C-V특성의 변화를 나타낸 그래프 선도이다,
제11B도는 제11A도에 대한 공급전압(VCC)에 대한 유효부하 캐패시턴스 (Ceff)의 변화를 비교한 그래프 선도이다.

Claims (16)

  1. 공급전압과 접지전압사이에 연결되고, 적어도 하나 이상의 입력신호를 접수하여 소정 스레쉬홀드전압을 각각 가지는 풀업수단과 풀다운수단과 그리고, 상기 풀업수단과 상기 풀다운 수단의 공통 드레인 노드를 가지는 구동회로수단과, 상기 풀업수단과, 풀다운수단의 공통 드레인 노드에 상기 구동회로수단의 풀업수단과 풀다운수단의 스레쉬홀드값의 절대값 보다 큰 스레쉬홀드값을 가지는 부하용량수단을 구비하여 상기 부하용량수단의 용량 특성이 제1전압에 도달할때까지 제1용량값을 유지하다가 제2용량값으로 증가하고 제2전압에 도달할때까지 제2용량값을 유지하다가 제3용량값으로 감소하여 계속 제3용량값을 유지하는 것을 특징으로 하는 신호지연회로.
  2. 제1항에 있어서, 상기 용량수단은 상기 공통 드레인 노드에 게이트전극이 연결되고 N+소오스전극(또는 N+드레인전극)이 접지전압에 연결되는 NMOS 캐패시터와, 상기 공통 드레인 노드에 게이트전극이 연결되고 p+소오스전극(또는 p+드레인전극)이 공급전압에 연결되는 PMOS캐패시터를 구비한 것을 특징으로 하는 신호지연회로.
  3. 제2항에 있어서, 상기 제1전압은 상기 NMOS캐패시터의 스레쉬 홀드 전압이고, 상기 제2전압은 상기 공급전압 +상기 PMOS 캐패시터의 스레쉬홀드전압인 것을 특징으로 하는 신호지연회로.
  4. 제1항에 있어서, 상기 부하용량수단은 상기 공통 드레인 노드에 게이트적극이 연결되고 N+소오스전극(또는 N+드레인전극)이 접지전압에 연결되는 제1NMOS 캐패시터와 상기 공통드레인 노드에 N+소오스 전극(또는 N+드레인 전극)이 연결되고 게이트적극이 공급전압에 연결되는 제2NMOS캐패시터 구비한 것을 특징으로한 신호 지연회로.
  5. 제4항에 있어서, 상기 제1전압은 상기 11NMOS 캐패시터의 스레쉬홀드 전압이고 상기 제2전압은 상기 공급 전압-상기 제2M 캐패시터의 스레쉬홀드전압인 것을 특징으로 하는 신호지연회로.
  6. 제1항에 있어서, 상기 부하용량수단은 상기 공통 드레인 노드에 게이트전극이 연결되고 P+소오스전극(또는 p+드레인 전극)이 공급 전압에 연결되는 제1PMOS 캐패시터와 상기 공통 드레인 노드에 P+소오스전극(또는 p+드레인전극)이 연결되고 게이트전극이 접지전압에 연결되는 제2PMOS캐패시터를 구비한 것을 특징으로 하는 신호지연회로.
  7. 제6항에 있어서, 상기 제1전압은 상기 2PMOS캐패시터의 스레쉬홀드전압의 절대값이고, 상기 제2전압은 상기 공급전압 +상기 제1PMPOS 캐패시터의 스레쉬홀더전압인 것을 특징으로 하는 신호지연회로.
  8. 공급전압과 접지전압시에 연결되고, 적어도 하나 이상의 입력신호를 접수하여 소정스레쉬홀드 전압을 각각 가지는 풀업수단과, 풀다운 수단과 그리고, 상기 풀업수단과, 상기 풀다운 수단의 공통 드레인 노드를 가지는 구동회로수단과, 상기 풀업수단과 풀다운수단의 공통드레인 노드에 상기 구동회로수단의 풀업수단과, 풀다운수단의 스레쉬 홀드값의 절대값 보다 큰 스레쉬홀드값을 가지는 부하용량수단을 구비하여 상기 부하용량 수단의 용량특성이 제1전압에 도달할때 까지 제1용량값을 유지하다가 제2용량값으로 감소하고 제2전압에 도달할때까지 제2용량값을 유지하다가 제3용량값으로 증가하여 계속 제3용량값을 유지하는 것을 특징으로 하는 신호지연회로.
  9. 제8항에 있어서, 상기 부하용량수단은 상기 공통 드레인 노드에 게이트전극이 연결되고 N+소오스전극(또는 N+드레인전극)이 상기 접지전압에 연결되는 제1NMOS 캐패시터와, 상기 공통 드레인 노드에 N+소오스전극(또는 N+드레인전극)이 연결되고 게이트전극이 상기 공급전압에 연결되는 제2NMOS캐패시터를 구비한 것을 특징으로 하는 신호지연회로.
  10. 제9항에 있어서, 상기 제1전압은 상기 공급전압- 상기 제2NMOS캐패시터의 스레쉬홀드전압이고, 상기 제2전압은 제1NMOS 캐패시터의 스레쉬홀드전압인 것을 특징으로 하는 신호지연회로.
  11. 제8항에 있어서, 상기 부하용량수단은 상기 공통 드레인 노드에 게이트전극이 연결되고 N+소오스전극(또는 N+드레인전극)이 상기 접지전압에 연결되는 NMOS 캐패시터와, 상기 공통 드레인 노드에 게이트전극이 연결되고 p+소오스전극(또는 p+드레인전극)이 상기 공급전압에 연결되는 PMOS캐패시터를 구비한 것을 특징으로 하는 신호지연회로.
  12. 제11항에 있어서, 상기 제1전압은 상기 공급전압+상기 PMOS캐패시터의 스레쉬홀드전압이고 상기 제2전압은 상기 NMOS캐패시터의 스레쉬홀드전압인 것을 특징으로 하는 신호지연회로.
  13. 제8항에 있어서, 상기 부하용량수단은 상기 공통 드레인 노드에 게이트전극이 연결되고 p+소오스전극(또는 p+드레인전극)이 공급전압에 연결되는 제1PMOS 캐패시터와, 상기 공통 드레인 노드에 p+소오스전극(또는 p+드레인전극)이 연결되고 게이트전극이 접지전압에 연결되는 제2PMOS 캐패시터를 구비한 것을 특징으로 하는 신호지연회로.
  14. 제13항에 있어서, 상기 제1전압은 상기 공급전압+상기 제1PMOS캐패시터의 스레쉬홀드전압이고 상기 제2전압은 상기 제2PMOS 캐패시터의 스레쉬홀드전압의 절대값인 것을 특징으로 하는 신호지연회로.
  15. 제8항에 있어서, 상기 부하용량수단은 상기 공통 드레인 노드에 p+소오스전극(또는 p+드레인전극)이 연결되고 게이트전극이 상기 공급전압에 연결되는 PMOS 캐패시터와, 상기 공통 드레인 노드에 게이트전극이 연결되고 N+소오스전극(또는 N+드레인전극)에 접지전압에 연결되는 NMOS캐패시터를 구비한 것을 특징으로 하는 신호지연회로.
  16. 제15항에 있어서, 상기 제1전압은 상기 공급전압 + 상기 PMOS 캐패시터의 스레쉬홀드전압이고, 상기 제2전압은 상기 NMOS 캐패시터의 스레쉬홀드전압인 것을 특징으로 하는 신호지연회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910004505A 1991-03-21 1991-03-21 신호지연회로 KR940005004B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910004505A KR940005004B1 (ko) 1991-03-21 1991-03-21 신호지연회로
US07/715,624 US5180938A (en) 1991-03-21 1991-06-14 Signal delay circuit having specified transistor threshold levels
JP3164521A JPH07107972B2 (ja) 1991-03-21 1991-07-04 信号遅延回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910004505A KR940005004B1 (ko) 1991-03-21 1991-03-21 신호지연회로

Publications (2)

Publication Number Publication Date
KR920019078A true KR920019078A (ko) 1992-10-22
KR940005004B1 KR940005004B1 (ko) 1994-06-09

Family

ID=19312353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004505A KR940005004B1 (ko) 1991-03-21 1991-03-21 신호지연회로

Country Status (3)

Country Link
US (1) US5180938A (ko)
JP (1) JPH07107972B2 (ko)
KR (1) KR940005004B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5486774A (en) * 1991-11-26 1996-01-23 Nippon Telegraph And Telephone Corporation CMOS logic circuits having low and high-threshold voltage transistors
US5325031A (en) * 1992-06-15 1994-06-28 Tilden Mark W Adaptive robotic nervous systems and control circuits therefor
FR2699023B1 (fr) * 1992-12-09 1995-02-24 Texas Instruments France Circuit à retard commandé.
JPH07154221A (ja) * 1993-11-25 1995-06-16 Nec Corp 遅延回路
JPH1049561A (ja) * 1996-08-07 1998-02-20 Mitsubishi Electric Corp 信号遅延計算方法
DE19638163C1 (de) * 1996-09-18 1998-02-05 Siemens Ag Verzögerungsstufe mit steilen Flanken
CA2224767A1 (en) * 1996-12-31 1998-06-30 Huang Chaogang Variable cmos vernier delay
JP3338758B2 (ja) * 1997-02-06 2002-10-28 日本電気株式会社 遅延回路
FR2813461B1 (fr) * 2000-08-22 2003-01-31 St Microelectronics Sa Dispositif de protection d'un transistor integre contre des decharges electrostatiques
US20030231038A1 (en) * 2002-06-13 2003-12-18 Kenneth Koch Pulse shaping circuit and method
US6753708B2 (en) * 2002-06-13 2004-06-22 Hewlett-Packard Development Company, L.P. Driver circuit connected to pulse shaping circuitry and method of operating same
KR100541548B1 (ko) * 2003-09-08 2006-01-11 삼성전자주식회사 대역 확산 클럭 발생회로 및 방법
TW200807872A (en) * 2006-07-25 2008-02-01 Princeton Technology Corp Delay circuit
TWI330946B (en) * 2007-03-12 2010-09-21 Via Tech Inc Phase-locked loop and compound mos capacitor thereof
US9077259B2 (en) * 2012-09-05 2015-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Gate driver circuit and method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693613B2 (ja) * 1987-01-16 1994-11-16 三菱電機株式会社 Ｍｉｓトランジスタ回路
US4994695A (en) * 1989-11-13 1991-02-19 Intel Corporation Synchronous delay line with quadrature clock phases
US5051630A (en) * 1990-03-12 1991-09-24 Tektronix, Inc. Accurate delay generator having a compensation feature for power supply voltage and semiconductor process variations

Also Published As

Publication number Publication date
US5180938A (en) 1993-01-19
JPH07107972B2 (ja) 1995-11-15
KR940005004B1 (ko) 1994-06-09
JPH04326812A (ja) 1992-11-16

Similar Documents

Publication Publication Date Title
KR920003649A (ko) 신호지연회로
KR920019078A (ko) 신호지연회로
JP2922028B2 (ja) 半導体集積回路の出力回路
US5537067A (en) Signal driver circuit operable to control signal rise and fall times
US4918341A (en) High speed static single-ended sense amplifier
US4307333A (en) Two way regulating circuit
KR19990037988A (ko) 지연회로
US5300822A (en) Power-on-reset circuit
US4910471A (en) CMOS ring oscillator having frequency independent of supply voltage
JPH03135218A (ja) Ｃｍｏｓ駆動回路
US5408191A (en) Input buffer having a compensation circuit for stabilizing the output thereof
KR920015378A (ko) 기판 바이어스 회로
US6104234A (en) Substrate voltage generation circuit
US4609836A (en) CMOS transmission circuit
US3987315A (en) Amplifier circuit
KR890011216A (ko) Mos형 집적회로의 전원 재공급회로
US4468576A (en) Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics
US5982247A (en) CR oscillating circuit
EP0483513A2 (en) Undershoot reduction circuit
KR930011274A (ko) 입력회로
KR920010907A (ko) 자유 전하 회로
JP2680592B2 (ja) パワーオンリセット回路
US4736153A (en) Voltage sustainer for above VCC level signals
EP0013117B1 (en) A mos dynamic logic circuit
JP2803448B2 (ja) 出力回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E902 Notification of reason for refusal
G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090514

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee