JPH1049561A - 信号遅延計算方法 - Google Patents

信号遅延計算方法

Info

Publication number
JPH1049561A
JPH1049561A JP8208417A JP20841796A JPH1049561A JP H1049561 A JPH1049561 A JP H1049561A JP 8208417 A JP8208417 A JP 8208417A JP 20841796 A JP20841796 A JP 20841796A JP H1049561 A JPH1049561 A JP H1049561A
Authority
JP
Japan
Prior art keywords
value
delay value
transition delay
wiring
transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8208417A
Other languages
English (en)
Inventor
Toshihiro Yorozui
敏寛 万井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8208417A priority Critical patent/JPH1049561A/ja
Priority to US08/769,448 priority patent/US5819205A/en
Publication of JPH1049561A publication Critical patent/JPH1049561A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 信号遅延値の精度を効率的に向上する信号遅
延計算方法を提供する。 【解決手段】 まず、負荷容量値C1、負荷抵抗値R1
および遷移遅延値D0を含む空間SPiを選択する。次
に、空間SPiの8つの頂点u1〜u8を抽出する。頂
点uk(k=1〜8)は、(C1uk,R1uk,D0uk
D1uk)のような座標で表されている。1つの頂点に関
するこれらの値の組み合わせは、回路シミュレーション
によって既知となっている。次に、これらの座標の値を
遅延計算式へと代入することを整数k=1〜8全てに対
して順に行う。これによって、8つの連立方程式が得ら
れる。連立方程式を解くことによって、遅延計算式中の
係数W0i〜W7iの値を決定する。値の決定された係数W
0i〜W7iと、負荷容量値C1と負荷抵抗値R1と遷移遅
延値D0とを遅延計算式に代入することによって、目的
の遷移遅延値D1が決定される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路の
配線における信号の遅延値を計算する信号遅延計算方法
に関する。
【0002】
【従来の技術】まず、従来技術に従う、信号の遷移遅延
値計算方法について説明を行う。図37は、従来技術に
従う遷移遅延値計算方法において用いられるテーブルル
ックアップモデルを示す模式図である。同図中に示され
ている遷移遅延値D0と負荷容量値C1とはそれぞれ、
マクロセルの入力端子に接続された入力側の配線におけ
る信号の遅延値と、マクロセルの出力端子に接続された
出力側の配線における負荷容量値とである。また、遷移
遅延値D1とは、出力側の配線における信号の遅延値で
ある。
【0003】すなわち、このテーブルルックアップモデ
ルにおいては、遷移遅延値D0および負荷容量値C1と
遷移遅延値D1との関係が表されている。遷移遅延値D
1は同図中においては実線が構成する曲面で表されてお
り、これを近似する関数(以下“遅延計算式”として参
照する)は一点鎖線が構成する曲面にて表されている。
【0004】従来技術に従う遷移遅延値計算方法につい
て、以下に説明を行う。図38は、従来の遷移遅延値計
算方法の手順を示すフローチャートである。まず図39
に示されるように、遷移遅延値D0と負荷容量値C1と
に対応する、テーブルルックアップモデル上の領域Ti
を選択する。次に、領域Tiに対応する4つの頂点p1
〜p4を抽出する。頂点p1〜p4のそれぞれの座標の
値はそれぞれ、図40に示されているように、負荷容量
値C1p1〜C1p4と、入力側の配線における遷移遅延値
D0p1〜D0p4と、これらに応じて既に求められてい
る、出力側の遷移遅延値D1p1〜D1p4とである。
【0005】次に頂点p1〜p4の座標の値を用いて計
算を行うことによって、自身に含まれる係数が決定され
た、遷移遅延値D1に関する遅延計算式を得る。この遅
延計算式へと遷移遅延値D0と負荷容量値C1とを代入
し、これらに対応する遷移遅延値D1が得られる。
【0006】
【発明が解決しようとする課題】従来の遷移遅延値計算
方法においては、入力端子側から伝搬する信号の遷移遅
延値D0と出力端子の負荷容量値C1とをパラメータと
して、マクロセルの出力側の遷移遅延値D1を計算す
る。しかし、この遷移遅延値計算方法においては、パラ
メータとして出力端子側の配線の負荷抵抗値が考慮され
ていない。これによって、遷移遅延値D1の精度が低く
なるという問題点がある。
【0007】一方、一般に行われている回路シミュレー
ションによって、出力端子側の配線の負荷抵抗値を用い
つつ遷移遅延値D1、セル遅延値およびパス遅延値を求
めることも行われている。この場合には精度は向上され
るが、これに要する時間が多くなりすぎ、大規模な半導
体集積回路の計算を行えないという問題点がある。
【0008】本発明は、以上の点に鑑み、第1の配線の
信号遅延値と第2の配線の負荷容量値のみならず、第2
の配線の負荷抵抗値をも考慮して第2の配線における信
号遅延値を決定することによって、信号遅延値の精度を
効率的に向上する信号遅延計算方法を提供することを目
的とする。
【0009】
【課題を解決するための手段】請求項1に記載の信号遅
延計算方法は、第1の配線における信号遅延値の離散的
な特定の値の集合である第1の群と、前記第1の配線に
入力側が接続された回路素子の出力側に接続された第2
の配線の負荷抵抗値および負荷容量値それぞれの離散的
な特定の値の集合である第2および第3の群とに対す
る、前記第2の配線における信号遅延値の関係が求めら
れており、前記関係に基づいて、前記第1の配線におけ
る前記信号遅延値と、前記負荷抵抗値および前記負荷容
量値とに対する、前記第2の配線における信号遅延値の
決定を行う。
【0010】請求項2に記載の信号遅延計算方法は、請
求項1に記載の信号遅延計算方法であって、上記決定
は、上記第1の配線における上記信号遅延値と、上記負
荷抵抗値および上記負荷容量値とのうちから少なくとも
2つが補間のためのパラメータとして選ばれ、前記パラ
メータ毎に、上記第1乃至第3の群のうち前記パラメー
タに対応するものに含まれる上記離散的な特定の値のう
ちから、該パラメータに最も近いものから2個を抽出値
として選択し、前記抽出値を用いて前記補間が行われ
る。
【0011】請求項3に記載の信号遅延計算方法は、請
求項2に記載の信号遅延計算方法であって、上記パラメ
ータとして、上記第1の配線における上記信号遅延値
と、上記負荷抵抗値および上記負荷容量値とが選ばれ
る。
【0012】請求項4に記載の信号遅延計算方法は、請
求項2または請求項3に記載の信号遅延計算方法であっ
て、上記補間において得られる近似式の、上記パラメー
タに対する係数が、上記第1乃至第3の群の上記離散的
な特定の値の組み合わせに対して既知であり、上記第1
の配線における上記信号遅延値と、上記負荷抵抗値およ
び上記負荷容量値とに応じて上記近似式が得られる。
【0013】
【発明の実施の形態】
実施の形態1.本実施の形態においては、従来技術と同
一の構成、構造には同一の参照符号を付す。本実施の形
態においては、遷移遅延値D0、負荷抵抗値R1および
負荷容量値C1のうち1つをテーブルルックアップモデ
ルを選択するために用い、残る2つを遅延計算式に用い
て遷移遅延値D1を決定する方法について開示を行う。
【0014】まず、遷移遅延値の定義について説明を行
う。図1は、遷移遅延値Dの定義の一例を示す波形図で
ある。同図においては、信号がLowからHighに変
わる場合が例示されている。遷移遅延値Dは、電圧Vが
0から電圧V0にまで変化する場合に、V0の0.1か
ら0.9倍(10%から90%)にまで電圧Vが変化す
るために要する時間として定義されている。しかし、他
の数値によって遷移遅延値Dを定義することも、もちろ
ん可能である。
【0015】図2は、遷移遅延値計算方法の対象となる
回路の構成を例示する模式図である。マクロセル1の入
力端子および出力端子にはそれぞれ、配線L0,L1が
接続されている。信号は、同図に示される矢印の向きに
マクロセル1へと配線L0を介して入力され、配線L1
を介してマクロセル1から出力される。配線L1におい
ては、これの負荷抵抗R1と負荷容量C1とが模式的に
図示されている。“R1”および“C1”という参照符
号はそれぞれ、負荷抵抗およびこれの値と負荷容量およ
びこれの値とを示すために共通して用いられる。配線L
0,L1における信号の遷移遅延値Dはそれぞれ、遷移
遅延値D0,D1である。
【0016】図3は、本実施の形態に従う遷移遅延値計
算方法の手順を例示するフローチャートである。同図に
示される手順に則って、遷移遅延値D1が計算される。
同図に示されている遷移遅延値計算方法においては、負
荷抵抗値R1がレンジ選択の基準とされ、これに基づい
てテーブルルックアップモデルMRnが選択される。
【0017】遷移遅延値計算方法に用いられるテーブル
ルックアップモデルについて、以下に説明を行う。図4
は、テーブルルックアップモデルMRを例示する模式図
である。同図に示されるように、テーブルルックアップ
モデルMRは、遷移遅延値D0および負荷容量値C1
と、これらに対応する遷移遅延値D1とを成分(パラメ
ータ)としているモデルである。また、テーブルルック
アップモデルMRは、ある特定の抵抗レンジに対応して
いる。抵抗レンジについては後に説明が行われる。
【0018】図4において、遷移遅延値D1を表す面
は、複数の実線によって構成されている。遷移遅延値D
1を近似する遅延計算式を表す面は、一点鎖線にて表さ
れている。遅延計算式は、
【0019】
【数1】
【0020】のように表される。テーブルルックアップ
モデルMRに存在する遅延計算式を用いることによっ
て、遷移遅延値D1が近似的に求められる。
【0021】図5は、負荷抵抗値R1とテーブルルック
アップモデルMRとの対応を示す模式図である。負荷抵
抗値R1は、分割点r0, r1, ・・・, rj によってj
個の抵抗レンジに分割されている。互いに隣接する分割
点rn-1とrnとによって挟まれている抵抗レンジに対し
て1対1に、テーブルルックアップモデルMRnが対応
している。ここで、1≦n≦jである。テーブルルック
アップモデルMRは、テーブルルックアップモデルMR
1〜MRjを総称するために用いられている。
【0022】図6(a)〜(c)は、テーブルルックア
ップモデルMR1,MR2,MRnをそれぞれ例示する
模式図である。これらの図に示されるように、抵抗レン
ジ毎にテーブルルックアップモデルMRは異なる。ま
た、テーブルルックアップモデルMRにおいては、遷移
遅延値D0および負荷容量値C1を表す軸はそれぞれ、
破線にて図示されるように分割されている。すなわち、
遷移遅延値D0および負荷容量値C1のそれぞれの軸
は、複数の遅延レンジおよび容量レンジにわけられてい
る。これらのレンジの組み合わせに対応して、遷移遅延
値D0−負荷容量値C1平面上が複数の領域に区画され
ている。
【0023】本実施の形態の遷移遅延値計算方法の手順
について、以下に詳細に説明を行う。遷移遅延値計算方
法を行う計算装置はまず、図5に示される抵抗レンジの
中から、配線L1の負荷抵抗値R1が含まれるものを検
索する(図3に示されるステップS1)。次に、この抵
抗レンジに対応するテーブルルックアップモデルMRn
を選択する(ステップS2)。
【0024】次に、図7に示される領域(遷移遅延値D
0−負荷容量値C1平面上において、破線によって分割
されている複数の領域)の中から、負荷容量値C1及び
遷移遅延値D0を含むものを検索する。領域の検索は、
以下のように行われる。
【0025】遷移遅延値D0に関して、遷移遅延値D0
の軸と、これに直交する破線との交点におけるそれぞれ
の遷移遅延値の値のうち、評価の対象である遷移遅延値
D0に最も近いものを2つ(図7においては
“da-1”,“da”に相当する)が選び出される。負荷
容量値C1に関しては、同様にして、負荷容量値C1の
軸と、これに直交する破線との交点におけるそれぞれの
負荷容量値の値のうち、評価の対象である負荷容量値C
1に最も近いものを2つ(図7においては“cb-1”,
“cb”に相当する)が選び出される。これらのデータ
は、ファイルの中に記憶されている。座標da-1,da
うちのいずれかおよび座標cb-1,cbのうちのいずれか
からなる組み合わせを座標とする4つの点によって囲ま
れた領域が、検索された領域となる。
【0026】次に、検索された領域に対応する領域TR
iを、テーブルルックアップモデルMRnにおいて選択
する(ステップS3)。領域TRiは、遷移遅延値D1
の遅延計算式を表す面上の、分割されて複数存在する領
域の中の1つである。“TRi”の中の“i”は、複数
の領域“TR”(図6(a)において図示)の番号を示
す。
【0027】次に、領域TRiの4つの頂点p1〜p4
を抽出する(ステップS4)。計算装置の中のファイル
には、領域TR毎に頂点p1〜p4が記憶されている。
領域TRiに応じてファイルの中の頂点p1〜p4が呼
び出されることによって、抽出は行われる。
【0028】図8は、頂点p1〜p4のそれぞれの座標
を示す模式図である。同図に示されるように、頂点pk
は(C1pk,D0pk,D1pk)という座標で表されてい
る。ここで、kは1〜4のうちの任意の整数を表す。
【0029】図8に示されているように、頂点pkは、
負荷容量値C1および遷移遅延値D0それぞれの1つの
値である座標C1pk,D0pkと、これらからなる組み合
わせに対して既知である、遷移遅延値D1の1つの値で
ある座標D1pkとを座標の成分としている。
【0030】次に、頂点pkの3つの座標C1pk,D0
pk,D1pkを数1の中のC1,D0,D1の中へとそれ
ぞれ代入することを、k=1〜4に対して順に繰り返
す。これによって、
【0031】
【数2】
【0032】
【数3】
【0033】
【数4】
【0034】
【数5】
【0035】が得られる。図8において2点鎖線にて囲
まれている座標は、領域TRiを決定するために必要と
されるものである。座標C1p1,C1p4は、図7に示さ
れる座標cb-1に相当する。同様に、座標C1p2,C1
p3は、座標cbに相当する。座標D1p1,D2p2は座標
a-1に相当し、座標D1p3,D2p4は座標daに相当す
る。また、実線にて囲まれている座標は、遅延計算式に
含まれる係数X0i〜X3iを決定するために必要とされる
ものである。
【0036】数2〜数5という4つの式を連立して解く
ことによって、遅延計算式の係数X0i〜X3iの値を決定
する(ステップS5)。次に、値の決定された係数X0i
〜X3iと、負荷容量値C1と遷移遅延値D0とを数1に
代入する(ステップS6)。これによって、目的の遷移
遅延値D1が決定される(ステップS7)。
【0037】図9は、入力ピン側から出力ピン側へと順
にマクロセル1a〜1zが接続された半導体集積回路I
Cの構成を示す模式図である。遷移遅延値計算方法を行
う計算装置は、半導体集積回路ICの入力ピン側から出
力ピン側へと順に遷移遅延値Dを計算する。詳しくは、
この計算装置は入力ピン側の配線から順に、その配線に
おける遷移遅延値Dを求め、これを用いることによって
次の配線における遷移遅延値Dを求める。図10は、計
算装置の構成を例示する模式図である。計算装置には、
半導体集積回路図が記述されたファイルと、領域TRi
毎の頂点p1〜p4が各マクロセル毎に記述されたファ
イルとが備えられている。
【0038】ユーザは予め、入力ピンに接続された配線
L0における遷移遅延値Dを設定できる。ユーザがこの
遷移遅延値Dを設定しないときには、計算装置はこの遷
移遅延値Dとしてゼロを用い、半導体集積回路IC内の
配線の遷移遅延値Dを順に計算していく。
【0039】マクロセルの入力側の配線における遷移遅
延値、またはマクロセルの入力側および出力側のそれぞ
れの配線における2つの遷移遅延値を用いて、計算装置
はそのマクロセルのセル遅延値を計算する。セル遅延値
とは、マクロセルの入力端子から出力端子までにおける
信号の遅延値である。また、セル遅延値をもとにして、
半導体集積回路ICにおけるパス遅延値も計算される。
【0040】本実施の形態においては、遷移遅延値は、
前段の配線の遷移遅延値が用いられて計算される。これ
によって、1つの配線において遷移遅延値の精度が向上
されることは結果的に、全ての遷移遅延値の精度の向上
へと反映される。また、セル遅延値の計算には遷移遅延
値が用いられるので、遷移遅延値の精度の向上はセル遅
延値の精度の向上にも反映される。従って、負荷抵抗値
R1をも加味して遷移遅延値の決定を行うことは、半導
体集積回路における信号の遅延を求めることに対して非
常に有効である。
【0041】また、本発明では、回路シミュレーション
という方法を用いず、遅延計算式を用いて遷移遅延値を
計算するという方法を採用している。従って、計算に要
する時間が回路シミュレーションを用いる場合よりも少
ない。これによって、大規模な半導体集積回路における
信号の遅延の様子を求める際にも、本実施の形態の方法
は非常に有用かつ効率的であるといえる。
【0042】ここで、テーブルルックアップモデルMR
を作成する方法について説明を行う。図11は、テーブ
ルルックアップモデルMRを作成するための回路シミュ
レーションに用いられる回路モデルの構成を例示する模
式図である。同図においては、入力端子tin、入力側
の配線、マクロセル1、抵抗、出力側の配線および出力
端子toutが順に直列に接続されている。また、出力
側の配線と出力端子toutとの間に容量が備えられて
いる。
【0043】抵抗および容量は図2に示される負荷抵抗
R1および負荷容量C1を実現するために用いられるの
で、それぞれの値は、負荷抵抗値R1および負荷容量値
C1のシミュレーションを行なうために、離散的な「特
定の値」に設定される。抵抗を例として、「特定の値」
について以下に説明を行う。抵抗は上述のように、テー
ブルルックアップモデルMRの中からテーブルルックア
ップモデルMRnを選択するために、抵抗レンジを単位
として認識される。従って、図5に示されるそれぞれの
抵抗レンジに対して、それぞれの中のある1つの代表的
な値(以下、“代表的な負荷抵抗値r”として参照す
る)が抵抗の「特定の値」として採用される。代表的な
負荷抵抗値rとして例えば、図5に示されている互いに
隣接する分割点rn-1と分割点rnとの中点の座標であ
る、(rn-1+rn)/2を採用することができる。以下
に、テーブルルックアップモデルMRの作成方法につい
て順に説明を行う。
【0044】(1)1つの抵抗レンジの中に含まれる1
つの代表的な負荷抵抗値rを設定する。
【0045】(2)遷移遅延値D0に関して、離散的な
特定の値(代表的な遷移遅延値)d0を設定する。同様
に、離散的な特定の値(代表的な負荷容量値)cを負荷
容量値C1に関して設定する。これらは、テーブルルッ
クアップモデルMRにおける、遅延計算式を表す面上の
領域を定めるために行われる。すなわち、代表的な遷移
遅延値d0および代表的な負荷容量値cからなる組み合
わせは、図7に示される遷移遅延値D0−負荷容量値C
1平面上の黒点に相当する。
【0046】(3)代表的な負荷抵抗値rおよび代表的
な負荷容量値cによって特徴づけられる回路モデルを作
成する。図12は入力端子tinに入力される信号の波
形を例示する波形図である。この信号は、代表的な遷移
遅延値d0によって特徴づけられ、回路モデルの入力端
子tinから入力される。回路シミュレーションは、回
路モデルに図12に示される信号を入力することによっ
て行われる。回路シミュレーションによって得られた結
果が、代表的な遷移遅延値d0、代表的な負荷抵抗値r
および代表的な負荷容量値cに対応する、遷移遅延値D
1の1つの値となる。これらによって得られた結果が、
図7に示されるような領域TRiの頂点p1〜p4の座
標の値として用いられる。
【0047】(4)(2),(3)の処置を、代表的な
遷移遅延値d0と代表的な負荷容量値cとからなる全て
の組み合わせに対して行う。
【0048】(5)(1)〜(4)の処置を、代表的な
負荷抵抗値r全てに対して行う。
【0049】以上に述べられた手順によって、テーブル
ルックアップモデルMRは、図5に示されるように、抵
抗レンジ毎に作成される。以上がテーブルルックアップ
モデルの作成方法である。
【0050】また、静的タイミング解析および動的タイ
ミング解析に、本実施の形態の遷移遅延値計算方法を用
いることができる。すなわち、静的タイミング解析また
は動的タイミング解析を行う際に、遷移遅延値D1の計
算が本実施の形態の遷移遅延値計算方法に基づいて行わ
れる。これによって、上述の効果と同様に、セル遅延値
およびパス遅延値の精度が向上される。
【0051】図13は、静的タイミング解析機能を持つ
解析装置およびこれに関する入出力ファイルの構成を例
示する模式図である。ネットリスト、負荷容量値C1、
負荷抵抗値R1、配線長テーブルおよび頂点pkそれぞ
れのデータが記憶されたファイルと、静的タイミング解
析機能を持つ解析装置とを用いることによって、タイミ
ング解析の結果が得られる。動的タイミング解析におい
ても、これと同様である。
【0052】上述の説明においては、負荷抵抗値R1に
応じてテーブルルックアップモデルMRを選択し、この
テーブルルックアップモデルMRにおいて遷移遅延値D
0および負荷容量値C1を成分として、これらに応ずる
遷移遅延値D1を得る(これを第1の場合として以下に
参照を行う)。しかし、第1の場合にのみ本発明は限ら
れるものではない。
【0053】負荷容量値C1に応じてテーブルルックア
ップモデルを選択し、遷移遅延値D0および負荷抵抗値
R1に応ずる遷移遅延値D1を求める場合も可能であ
る。これを第2の場合として参照する。また、遷移遅延
値D0に応じてテーブルルックアップモデルを選択し、
負荷容量値C1および負荷抵抗値R1に応じる遷移遅延
値D1を求める場合も可能である。これを第3の場合と
して参照する。これらの場合においても、上述の手順と
同様にして遷移遅延値D1が求められる。まず、第1の
場合と第2の場合との相違点に基づきつつ説明を以下に
行う。
【0054】図14〜図19はそれぞれ、図3〜図8に
対応する図である。第2の場合においては、第1の場合
における負荷抵抗値R1と負荷容量値C1との働きが入
れ替わっていることが特徴となっている。その他の構成
は、両者とも本質的には同じである。図14に示される
ように、第2の場合の遷移遅延値計算方法は行われる。
以下に概略を記す。
【0055】ステップS8.負荷容量値C1の含まれる
容量レンジを検索し(図16)、 ステップS9.容量レンジに対応したテーブルルックア
ップモデルMCnを選択し(図17)、 ステップS10.遷移遅延値D0および負荷抵抗値R1
に対応する、テーブルルックアップモデルMCn上の領
域TCiを選択し(図18)、 ステップS11.領域TCiの頂点q1〜q4を抽出し
(図18)、 ステップS12.頂点q1〜q4のそれぞれの座標の値
(図19)を用いることによって、
【0056】
【数6】
【0057】
【数7】
【0058】
【数8】
【0059】
【数9】
【0060】から係数Y0i〜Y3iをそれぞれ決定し、 ステップS13.係数Y0i〜Y3i、遷移遅延値D0およ
び負荷抵抗値R1を
【0061】
【数10】
【0062】に代入することによって、 ステップS14.遷移遅延値D1を決定する。数6〜数
10はそれぞれ、数2〜数5,数1に対応している。
【0063】次に、第3の場合について、第1の場合と
第3の場合との相違点に基づきつつ説明を以下に行う。
【0064】図20〜図25はそれぞれ、図3〜図8に
対応する図である。第3の場合においては、第1の場合
における負荷抵抗値R1と遷移遅延値D0との働きが入
れ替わっていることが特徴となっている。その他の構成
は、両者とも本質的には同じである。図20に示される
ように、第3の場合の遷移遅延値計算方法は行われる。
以下に概略的な説明を示す。
【0065】ステップS15.遷移遅延値D0の含まれ
る遅延レンジを検索し(図22)、 ステップS16.遅延レンジに対応したテーブルルック
アップモデルMDnを選択し(図23)、 ステップS17.負荷容量値C1および負荷抵抗値R1
に対応する、テーブルルックアップモデルMDn上の領
域TDiを選択し(図24)、 ステップS18.領域TDiの頂点s1〜s4を抽出し
(図24)、 ステップS19.頂点s1〜s4のそれぞれの座標の値
(図25)を用いることによって、
【0066】
【数11】
【0067】
【数12】
【0068】
【数13】
【0069】
【数14】
【0070】から係数Z0i〜Z3iをそれぞれ決定し、 ステップS20.係数Z0i〜Z3i、負荷容量値C1およ
び負荷抵抗値R1を
【0071】
【数15】
【0072】に代入することによって、 ステップS21.遷移遅延値D1を決定する。数11〜
数15はそれぞれ、数2〜数5,数1に対応している。
【0073】上述の説明から明らかなように、第1〜第
3の場合において、遷移遅延値D0、負荷抵抗値R1お
よび負荷容量値C1のうちテーブルルックアップモデル
を選択するために用いられるものは、遷移遅延値D1を
決定する数式(それぞれ数1、数10および数15)の
中には直接代入されることがない。
【0074】テーブルルックアップモデルにおいては、
テーブルルックアップモデルを選択するために用いられ
たものは、レンジを単位として遷移遅延値D1の値に反
映されるのみである。すなわち、選択するために用いら
れたものは離散的にしか遷移遅延値D1に反映されな
い。一方、残る2つは遷移遅延値D1を決定する数式の
中に代入されるので、遷移遅延値D1に連続的に反映さ
れる。
【0075】従って、遷移遅延値D0、負荷抵抗値R1
および負荷容量値C1のうち、ユーザが最も重要視しな
いものを、テーブルルックアップモデルの選択のために
用いることが好ましい。
【0076】実施の形態2.以下、既に説明の行われた
ものと同一の構成、構造には同一の参照符号を付し、説
明は省略する。
【0077】図26は、本実施の形態に従う遷移遅延値
計算方法の手順を例示するフローチャートである。実施
の形態1の遷移遅延値計算方法においては、 ・テーブルルックアップモデルは複数あり、この中から
1つが遷移遅延値D0、負荷抵抗値R1および負荷容量
値C1のうちのいずれか1つに基づいて選択され、 ・遷移遅延値D0、負荷抵抗値R1および負荷容量値C
1のうちの残る2つがテーブルルックアップモデルの成
分であることが特徴となっている。
【0078】一方、本実施の形態の遷移遅延値計算方法
は、 ・テーブルルックアップモデルは1つであり、 ・遷移遅延値D0、負荷抵抗値R1および負荷容量値C
1全てが、テーブルルックアップモデルにおける成分で
あることが実施の形態1の遷移遅延値計算方法と異なっ
ている。以下に、実施の形態1と本実施の形態とのそれ
ぞれの遷移遅延値計算方法の違いを踏まえながら、本実
施の形態の遷移遅延値計算方法の手順について説明を行
う。
【0079】図27は、空間SPiを例示する模式図で
ある。空間SPiは、テーブルルックアップモデル上に
存在する、負荷容量値C1−負荷抵抗値R1−遷移遅延
値D0−遷移遅延値D1空間中の分割された領域であ
る。テーブルルックアップモデルは、同図に示されるよ
うな空間の集まりである。空間SPiは、空間SPのう
ちのi番目のものである。遷移遅延値計算方法を行う計
算装置は、このような空間の集まりの中から、図2に示
される負荷容量値C1、負荷抵抗値R1および遷移遅延
値D0を含むものを空間SPiとして選択する(図26
のステップS22)。
【0080】次に、図27に示される、空間SPiの8
つの頂点u1〜u8を抽出する(ステップS23)。空
間SP毎に計算装置の中のファイルの中に記憶された頂
点u1〜u8は、選択された空間SPiに応じて呼び出
される。これによって、頂点u1〜u8の抽出が行われ
る。
【0081】図28は、頂点u1〜u8のそれぞれの座
標を示す模式図である。同図に示されるように、頂点u
kは(C1uk,R1uk,D0uk,D1uk)という座標で
表されている。座標C1uk,R1uk,D0ukはそれぞ
れ、負荷容量値C1、負荷抵抗値R1および遷移遅延値
のそれぞれの離散的な「特定の値」のうちの1つであ
る。本実施の形態においては、kは1〜8のうちの任意
の整数を表す。同図において2点鎖線にて囲まれている
座標は、空間SPiを決定するために必要とされるもの
である。また、実線にて囲まれている座標は、本実施の
形態にて用いられる遅延計算式、
【0082】
【数16】
【0083】に含まれる係数W0i〜W7iを決定するため
に必要とされるものである。
【0084】図28に示されているように、頂点uk
は、負荷容量値C1、負荷抵抗値R1および遷移遅延値
D0それぞれの1つの値である座標C1uk,R1uk,D
ukと、これらからなる組み合わせに対して既知であ
る、遷移遅延値D1の1つの値である座標D1ukとを座
標の成分としている。
【0085】次に、頂点ukの4つの座標C1uk,R1
uk,D0uk,D1ukを数16の中のC1,R1,D0,
D1の中へとそれぞれ代入することを、k=1〜8に対
して順に繰り返す。これによって、以下に記される数1
7〜数24が得られる。
【0086】
【数17】
【0087】
【数18】
【0088】
【数19】
【0089】
【数20】
【0090】
【数21】
【0091】
【数22】
【0092】
【数23】
【0093】
【数24】
【0094】この8つの式を連立させることによって、
遅延計算式の係数W0i〜W7iの値を決定する(ステップ
S24)。値の決定された係数W0i〜W7iと、負荷容量
値C1と負荷抵抗値R1と遷移遅延値D0とを数16に
代入する(ステップS25)ことによって、目的の遷移
遅延値D1が決定される(ステップS26)。
【0095】本実施の形態においては、遅延計算式であ
る数16に係数W0i〜W7i、負荷容量値C1、負荷抵抗
値R1および遷移遅延値D0が代入される。例えば実施
の形態1の第1の場合に用いられる数1には、係数X0i
〜X3i、負荷容量値C1および遷移遅延値D0が代入さ
れるのみで、負荷抵抗値R1は代入されなかった。換言
すると、実施の形態1の第1の場合には負荷抵抗値R1
は、抵抗レンジを単位として離散的に遷移遅延値D1に
反映されるのみであり、自身の値が遷移遅延値D1に連
続的に反映されることはない。しかし、本実施の形態に
おいては、負荷抵抗値R1の値は、遷移遅延値D1の値
を決定する式の中に代入されるので、連続的に反映され
る。同様の論理が、第2の場合における負荷容量値C1
および第3の場合における遷移遅延値D1にも当てはま
る。
【0096】従って、本実施の形態の遷移遅延値計算方
法においては、実施の形態1と同じ効果が得られるうえ
に、負荷容量値C1、負荷抵抗値R1および遷移遅延値
D0が連続的に遷移遅延値D1に反映されるので、実施
の形態1よりも精度良く遷移遅延値D1を決定すること
が可能である。
【0097】次に、本実施の形態のテーブルルックアッ
プモデルの作成法について説明を行う。実施の形態1に
おいて用いられる、図11に示される回路モデルおよび
図12に示される信号が本実施の形態においても用いら
れる。
【0098】図27に示される空間SPiの8つの頂点
u1〜u8によって代表されるような、テーブルルック
アップモデルの空間SPの頂点に関して、回路シミュレ
ーションを行う。詳しくは以下のようになる。頂点u1
〜u8のうちのある1つの頂点の座標の成分のうち、負
荷容量値C1と負荷抵抗値R1と遷移遅延値D0とに関
するもの(図28において2点鎖線にて囲まれている)
によって特徴づけられる回路モデルおよび信号を用意す
る。この回路モデルと信号とを用いて、実施の形態1と
同様に回路シミュレーションを行う。この回路シミュレ
ーションによって、頂点の4番目の成分である、遷移遅
延値D1に関する値が得られる。これによって、その頂
点の全ての成分が既知となる。
【0099】以上の回路シミュレーションをテーブルル
ックアップモデルの全ての頂点に対して行うことによっ
て、テーブルルックアップモデルが作成される。
【0100】実施の形態3.本実施の形態においては、
実施の形態1および実施の形態2に従う遷移遅延値計算
方法が改良されることによってさらに計算速度が向上さ
れることを示す。
【0101】図29は、本実施の形態に従う遷移遅延値
計算方法の手順を例示するフローチャートである。同図
においては、実施の形態1の第1の場合の遷移遅延値計
算方法が改良された例が示されている。図3に示される
実施の形態1の第1の場合の遷移遅延値計算方法と図2
9に示される本実施の形態の遷移遅延値計算方法との違
いとは、領域TRiが選択されるステップS3と遅延計
算式に値が代入されるステップS6との間において、 ・図3にそれぞれ示される、頂点p1〜p4の選択を行
うステップ(ステップS4)と、係数X0i〜X3iの決定
を行うステップ(ステップS5)とが削除され、 ・係数X0i〜X3iの抽出を行うステップ(ステップS2
7)が図29において付加されていることである。その
他の構成は同じである。
【0102】実施の形態1の第1の場合においては、係
数X0i〜X3iの決定を行うステップS5において、数2
〜数5を用いて計算を行っている。しかし、選択された
ある1つの領域TRiにおいてはこれに応ずる頂点p1
〜p4は固有であり、またこの頂点p1〜p4に固有な
係数X0i〜X3iが得られることとなっていることが理解
できる。すなわち、領域TRiに対して係数X0i〜X3i
は固有であり、一意である。そこで、領域TRiに対し
て固有な係数X0i〜X3iを全ての領域TRに関して予め
求め、ファイルに記憶させておく。ステップS3におい
て領域TRiが選択された後に、これに対応する係数X
0i〜X3iをファイルから呼び出すことによって直ちに抽
出し、数2〜数5を用いて係数X0i〜X3iの計算を行う
ことを削除することが可能である。これによって、遷移
遅延値計算方法に要する時間が大いに短縮される。
【0103】図30は、本実施の形態の遷移遅延値計算
方法において用いられる座標を例示する模式図である。
本実施の形態においては、図8に示されている頂点p1
〜p4の座標のうち、負荷容量値C1と遷移遅延値D0
とに関する値(2点鎖線にて囲まれている)が必要とさ
れており、ファイルの中に保存されている。これは、領
域TRiを選択するために、負荷容量値C1と遷移遅延
値D0とに関する座標が必要とされるためである。そし
て、これらの座標の値から直ちに、1点鎖線にて囲まれ
ている係数X0i〜X3iが抽出される。以上の構成を実現
するために、係数X0i〜X3iは、実施の形態1の第1の
場合において抽出される頂点p1〜p4の代わりに、計
算装置のファイルの中に記憶されている。以上の構成に
よって、本実施の形態の遷移遅延計算方法が実現され
る。
【0104】上述の構成は、実施の形態1の第2および
第3の場合ならびに実施の形態2の場合にも、もちろん
適用することが可能である。図31および図32は実施
の形態1の第2の場合、図33および図34は実施の形
態1の第3の場合、図35および図36は実施の形態2
の場合に関する図であり、それぞれ実施の形態1の第1
の場合の図29および図30に相当する。実施の形態1
の第2の場合には係数Y0i〜Y3iが、第3の場合には係
数Z0i〜Z3iが、実施の形態2の場合には係数W0i〜W
7iがそれぞれファイルの中に記憶されている。
【0105】実施の形態1の第2の場合には、図14に
おいて示されるステップS11およびステップS12が
削除され、ステップS28が新たに付け加えられてい
る。そして、ステップS10において選択された領域T
Ciに応じて、係数Y0i〜Y3iがステップS28におい
て抽出される。
【0106】実施の形態1の第3の場合には、図20に
おいて示されるステップS18およびステップS19が
削除され、ステップS29が新たに付け加えられてい
る。そして、ステップS17において選択された領域T
Diに応じて、係数Z0i〜Z3iがステップS29におい
て抽出される。
【0107】実施の形態2の場合には、図26において
示されるステップS23およびステップS24が削除さ
れ、ステップS30が新たに付け加えられている。そし
て、ステップS22において選択された空間SPiに応
じて、係数W0i〜W7iがステップS30において抽出さ
れる。
【0108】
【発明の効果】請求項1に記載の構成によれば、負荷抵
抗値が加味されて第2の配線における信号遅延値が決定
される。これによって、第2の配線における信号遅延値
の精度が向上する。また、パス遅延値の計算に用いるセ
ル遅延値を求める際にこの第2の配線における信号遅延
値を用いることによって、パス遅延値の精度が向上す
る。大規模回路における動作検証を精度よく行うことが
できる。
【0109】請求項2に記載の構成によれば、補間法と
いう既知の方法を用いて容易に請求項1に記載の構成を
実現することが可能となる。
【0110】請求項3に記載の構成によれば、第1の配
線における信号遅延値と、第2の配線の負荷抵抗値およ
び負荷容量値とがすべて補間法におけるパラメータとし
て利用されることによって、これらが第2の配線におけ
る信号遅延値にそのまま反映される。これによって、請
求項2に記載の構成による効果に加え、第2の配線にお
ける信号遅延値の精度がさらに向上する。
【0111】請求項4に記載の構成によれば、直ちに近
似式が得られるので、第2の配線における信号遅延値を
計算する速度が高まる。これによって、多数の回路素子
からなる大規模な回路における信号の遅延を計算するこ
とが可能となる。
【図面の簡単な説明】
【図1】 遷移遅延値Dの定義の一例を示す波形図であ
る。
【図2】 実施の形態1の遷移遅延値計算方法の対象と
なる回路の構成の一例を示す回路図である。
【図3】 実施の形態1の遷移遅延値計算方法の手順の
第1の例を示すフローチャートである。
【図4】 実施の形態1のテーブルルックアップモデル
MRの構成の一例を示す模式図である。
【図5】 実施の形態1の遷移遅延値計算方法の構成の
第1の例を示す模式図である。
【図6】 実施の形態1のテーブルルックアップモデル
MR1,MR2,MRnの構成の一例を示す模式図であ
る。
【図7】 実施の形態1の遷移遅延値計算方法の構成の
第1の例を示す模式図である。
【図8】 図7に示される領域Triの頂点p1〜p4
の座標を例示する模式図である。
【図9】 回路の構成の一例を示す模式図である。
【図10】 の構成の一例を示す模式図である。
【図11】 実施の形態1のテーブルルックアップモデ
ルの作成方法における回路モデルの構成の一例を示す模
式図である。
【図12】 図11に示される回路モデルに入力される
信号の一例を示す波形図である。
【図13】 静的タイミング解析の構成の一例を示す模
式図である。
【図14】 実施の形態1の遷移遅延値計算方法の手順
の第2の例を示すフローチャートである。
【図15】 実施の形態1のテーブルルックアップモデ
ルMCの構成の一例を示す模式図である。
【図16】 実施の形態1の遷移遅延値計算方法の構成
の第2の例を示す模式図である。
【図17】 実施の形態1のテーブルルックアップモデ
ルMC1,MR2,MCnの構成の一例を示す模式図で
ある。
【図18】 実施の形態1の遷移遅延値計算方法の構成
の第2の例を示す模式図である。
【図19】 図18に示される領域TCiの頂点q1〜
q4の座標を例示する模式図である。
【図20】 実施の形態1の遷移遅延値計算方法の手順
の第3の例を示すフローチャートである。
【図21】 実施の形態1のテーブルルックアップモデ
ルMDの構成の一例を示す模式図である。
【図22】 実施の形態1の遷移遅延値計算方法の構成
の第3の例を示す模式図である。
【図23】 実施の形態1のテーブルルックアップモデ
ルMD1,MD2,MDnの構成の一例を示す模式図で
ある。
【図24】 実施の形態1の遷移遅延値計算方法の構成
の第3の例を示す模式図である。
【図25】 図24に示される領域TDiの頂点s1〜
s4の座標を例示する模式図である。
【図26】 実施の形態2の遷移遅延値計算方法の手順
を例示するフローチャートである。
【図27】 実施の形態2の空間SPiを例示する模式
図である。
【図28】 図27に示される空間SPiの頂点u1〜
u8の座標を例示する模式図である。
【図29】 実施の形態3の遷移遅延値計算方法の手順
の第1の例を示すフローチャートである。
【図30】 図29に示される第1の例において必要と
される値を例示する模式図である。
【図31】 実施の形態3の遷移遅延値計算方法の手順
の第2の例を示すフローチャートである。
【図32】 図31に示される第2の例において必要と
される値を例示する模式図である。
【図33】 実施の形態3の遷移遅延値計算方法の手順
の第3の例を示すフローチャートである。
【図34】 図33に示される第3の例において必要と
される値を例示する模式図である。
【図35】 実施の形態3の遷移遅延値計算方法の手順
の第4の例を示すフローチャートである。
【図36】 図35に示される第4の例において必要と
される値を例示する模式図である。
【図37】 従来のテーブルルックアップモデルを示す
模式図である。
【図38】 従来の信号遅延計算方法の手順を示す模式
図である。
【図39】 従来の信号遅延計算方法における領域を示
す模式図である。
【図40】 図39に示される領域の頂点の座標を示す
模式図である。
【符号の説明】
1,1a〜1c,1z マクロセル、C1 負荷容量,
負荷容量値、c0〜cj,d0〜dj,r0〜rj 分割点、
D,D0,D1 遷移遅延値、L0〜L3 配線、M
C,MC1,MC2,MCj,MCn,MD,MD1,
MD2,MDj,MDn,MR,MR1,MR2,MR
j,MRn テーブルルックアップモデル、p1〜p
4,q1〜q4,s1〜s4,u1〜u8 頂点、R1
付加抵抗,負荷抵抗値、SPi 空間、TCi,TD
i,TRi,TR 領域、W0i〜W7i,X0i〜X3i,Y
0i〜Y3i,Z0i〜Z3i 係数。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 第1の配線における信号遅延値の離散的
    な特定の値の集合である第1の群と、 前記第1の配線に入力側が接続された回路素子の出力側
    に接続された第2の配線の負荷抵抗値および負荷容量値
    それぞれの離散的な特定の値の集合である第2および第
    3の群とに対する、前記第2の配線における信号遅延値
    の関係が求められており、 前記関係に基づいて、前記第1の配線における前記信号
    遅延値と、前記負荷抵抗値および前記負荷容量値とに対
    する、前記第2の配線における信号遅延値の決定を行
    う、信号遅延計算方法。
  2. 【請求項2】 請求項1に記載の信号遅延計算方法であ
    って、上記決定は、 上記第1の配線における上記信号遅延値と、上記負荷抵
    抗値および上記負荷容量値とのうちから少なくとも2つ
    が補間のためのパラメータとして選ばれ、 前記パラメータ毎に、上記第1乃至第3の群のうち前記
    パラメータに対応するものに含まれる上記離散的な特定
    の値のうちから、該パラメータに最も近いものから2個
    を抽出値として選択し、 前記抽出値を用いて前記補間が行われる、信号遅延計算
    方法。
  3. 【請求項3】 請求項2に記載の信号遅延計算方法であ
    って、上記パラメータとして、上記第1の配線における
    上記信号遅延値と、上記負荷抵抗値および上記負荷容量
    値とが選ばれる、信号遅延計算方法。
  4. 【請求項4】 請求項2または請求項3に記載の信号遅
    延計算方法であって、 上記補間において得られる近似式の、上記パラメータに
    対する係数が、上記第1乃至第3の群の上記離散的な特
    定の値の組み合わせに対して既知であり、 上記第1の配線における上記信号遅延値と、上記負荷抵
    抗値および上記負荷容量値とに応じて上記近似式が得ら
    れる、信号遅延計算方法。
JP8208417A 1996-08-07 1996-08-07 信号遅延計算方法 Pending JPH1049561A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8208417A JPH1049561A (ja) 1996-08-07 1996-08-07 信号遅延計算方法
US08/769,448 US5819205A (en) 1996-08-07 1996-12-19 Signal delay computing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8208417A JPH1049561A (ja) 1996-08-07 1996-08-07 信号遅延計算方法

Publications (1)

Publication Number Publication Date
JPH1049561A true JPH1049561A (ja) 1998-02-20

Family

ID=16555895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8208417A Pending JPH1049561A (ja) 1996-08-07 1996-08-07 信号遅延計算方法

Country Status (2)

Country Link
US (1) US5819205A (ja)
JP (1) JPH1049561A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10105581A (ja) * 1996-09-27 1998-04-24 Dainippon Printing Co Ltd 集積回路の論理シミュレーション方法
KR20140020971A (ko) * 2011-06-09 2014-02-19 테라다인 인코퍼레이티드 테스트 장비 교정

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3925980B2 (ja) * 1997-03-04 2007-06-06 株式会社ルネサステクノロジ ゲート遅延計算装置およびゲート遅延計算方法
JPH113366A (ja) * 1997-06-13 1999-01-06 Fujitsu Ltd 遅延時間算出方法、遅延時間算出装置、テーブル作成方法及び記憶媒体
US6272664B1 (en) * 1998-06-03 2001-08-07 Synopsys, Inc. System and method for using scalable polynomials to translate a look-up table delay model into a memory efficient model
US6880142B2 (en) * 2002-10-16 2005-04-12 Lsi Logic Corporation Method of delay calculation for variation in interconnect metal process
DE102005024655A1 (de) * 2005-05-30 2006-12-07 Infineon Technologies Ag Verfahren und Vorrichtung zur Analyse einer durch Charakterisierungsdaten beschriebenen elektronischen Schaltung
US7350171B2 (en) * 2005-11-17 2008-03-25 Lizheng Zhang Efficient statistical timing analysis of circuits
US7681157B2 (en) * 2007-02-27 2010-03-16 International Business Machines Corporation Variable threshold system and method for multi-corner static timing analysis

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4894791A (en) * 1986-02-10 1990-01-16 Dallas Semiconductor Corporation Delay circuit for a monolithic integrated circuit and method for adjusting delay of same
JPS63238713A (ja) * 1987-03-26 1988-10-04 Oki Electric Ind Co Ltd 遅延回路
US5365463A (en) * 1990-12-21 1994-11-15 International Business Machines Corporation Method for evaluating the timing of digital machines with statistical variability in their delays
KR940005004B1 (ko) * 1991-03-21 1994-06-09 삼성전자 주식회사 신호지연회로
JP2854733B2 (ja) * 1991-08-23 1999-02-03 三菱電機株式会社 遅延時間計算装置及び遅延時間計算方法
FR2696061B1 (fr) * 1992-09-22 1994-12-02 Rainard Jean Luc Procédé pour retarder temporellement un signal et circuit à retard correspondant.
JP2708338B2 (ja) * 1992-10-12 1998-02-04 三菱電機株式会社 論理シミュレーション装置及び回路シミュレーション装置
JP3153403B2 (ja) * 1993-12-28 2001-04-09 富士通株式会社 半導体集積回路の遅延時間計算装置
US5452225A (en) * 1994-01-24 1995-09-19 Hewlett-Packard Company Method for defining and using a timing model for an electronic circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10105581A (ja) * 1996-09-27 1998-04-24 Dainippon Printing Co Ltd 集積回路の論理シミュレーション方法
KR20140020971A (ko) * 2011-06-09 2014-02-19 테라다인 인코퍼레이티드 테스트 장비 교정
JP2014516167A (ja) * 2011-06-09 2014-07-07 テラダイン・インコーポレーテッド 試験装置の較正

Also Published As

Publication number Publication date
US5819205A (en) 1998-10-06

Similar Documents

Publication Publication Date Title
Chang et al. Circuit optimization by rewiring
US5886908A (en) Method of efficient gradient computation
JPH1049561A (ja) 信号遅延計算方法
JP2784104B2 (ja) タイミングシミュレーションシステム
Tao et al. Fast and stable time-domain simulation based on modified numerical inversion of the Laplace transform
CN112836454B (zh) 一种集成电路仿真方法及系统
US7277804B2 (en) Method and system for performing effective resistance calculation for a network of resistors
US7283942B1 (en) High speed techniques for simulating circuits
JPH086980A (ja) 消費電力の推定方法,消費電力の推定装置,配置配線の決定方法及び配置配線設計装置
JPH07287051A (ja) 論理シミュレータ用入力データ作成装置
US6493660B2 (en) Delay time calculating method for use in hierarchical design
JP3964483B2 (ja) 集積回路の論理シミュレーション方法
JPH0682136B2 (ja) 消費電流見積り方法
JP3930622B2 (ja) スタティックタイミング検証用遅延値導出方法
JP3388987B2 (ja) 定常解析装置
JPH0512325A (ja) 回路解析シミユレーシヨン方式
JP2003288379A (ja) 半導体集積回路のバッファ挿入方法及び装置
JP2000259686A (ja) ゲート遅延計算方法、ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体
JP2961970B2 (ja) 論理シミュレータ
JPH11272725A (ja) ライブラリ生成方法およびシミュレーション方法
JPH09223167A (ja) 半導体回路特性解析方法
Das et al. NostraXtalk: a predictive framework for accurate static timing analysis in udsm vlsi circuits
McCormick Automated circuit extraction from mask descriptions of MOS networks
Layer Mapping error of simplified dynamic models in electrical metrology
JPH06348780A (ja) レイアウトエディタ装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070410