JPH10105581A - 集積回路の論理シミュレーション方法 - Google Patents

Abstract

(57)【要約】 【課題】 従来のシミュレータ装置を利用して、遅延時
間をより高精度に求める。 【解決手段】 セルマスクパターンａに基づいて、セル
自身によって生じる固有遅延値ｔ０を定義し、第１のセ
ルライブラリｂ１を作成する。出力負荷容量を示すパラ
メータＰのとるべき範囲を複数ｎ個の領域に分割し、ｉ
番目（１≦ｉ≦ｎ）の領域についての遅延時間Ｔｉが、
Ｔｉ＝ｔ０ｉ＋ｋｉ・Ｐなる演算に基づいて定まるよう
に、個々のセルごとに、それぞれｎ組の固有遅延値ｔ０
ｉおよび依存係数ｋｉを定義し、これらｎ組の固有遅延
値ｔ０ｉおよび依存係数ｋｉを収容した第２のセルライ
ブラリｂ２を作成する。第２のセルライブラリｂ２に基
づいて、配線遅延時間を算出し、配線遅延情報ｃ^＊を作
成する。シミュレータ装置に、第１のセルライブラリｂ
１と配線遅延情報ｃ^＊とを与え、各セルごとの固有遅延
値および配線遅延値を求め、全遅延時間を決定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は集積回路の論理シミ
ュレーション方法に関し、特に、複数のセルを相互に接
続してなる半導体集積回路について、個々のセルごと
に、そのセル自身によって生じる固有遅延値と、所定の
遅延因子に基づいて発生する状態依存遅延値とを考慮し
て論理シミュレーションを行う方法に関する。

【０００２】

【従来の技術】半導体集積回路を設計する場合、設計段
階の集積回路に対して論理シミュレーションを実行し、
その結果に基づいて必要な設計変更を施し、変更後の集
積回路について再び論理シミュレーションを実行する、
という過程を繰り返すことにより、回路の最適化が図ら
れる。こうして最適化された回路図が得られたら、この
回路図に基づいて、集積回路マスクパターンが設計され
る。そして、このマスクパターンに含まれる個々の図形
から、配線に付随する抵抗値Ｒや容量値Ｃなどを求め、
これらの値に基づいて実遅延時間を演算により求め、再
び論理シミュレーションを行って動作検証を行うことに
なる。

【０００３】通常、半導体集積回路は、複数のセルによ
って構成されており、論理シミュレーションにおける遅
延時間の算出は、個々のセルごとに行われる。各セルに
ついての種々の情報は、セルライブラリとして用意され
ており、遅延時間に関する情報もこのセルライブラリに
収容されている。シミュレータ装置は、セルライブラリ
内に用意された遅延時間に関する情報を参照して、個々
のセルについての遅延時間を決定し、論理シミュレーシ
ョンを実行することになる。

【０００４】ところで、個々のセルについて実際に生じ
る遅延時間Ｔは、そのセル自身によって生じる遅延値
（以下、固有遅延値ｔ０と呼ぶ）と、所定の遅延因子に
よって生じる遅延値（以下、状態依存遅延値ｔｅと呼
ぶ）との和として取り扱われている。ここで、セルの固
有遅延値ｔ０は、そのセルの出力負荷容量（そのセルの
後段に接続される配線の容量）や、そのセルに与えられ
る入力信号波形の歪み（いわゆる波形なまり）といった
要素を一切考慮しないセル自身の固有の遅延値である。
したがって、１つのセルを単独で取り出した場合には、
この固有遅延値ｔ０は、適切な遅延時間を示すことにな
る。ところが、複数のセルを相互に接続してなる集積回
路では、固有遅延値ｔ０の他に状態依存遅延値ｔｅを考
慮しなければ、適切な遅延時間を求めることができず、
個々のセルについての遅延時間Ｔは、固有遅延値ｔ０と
状態依存遅延値ｔｅとの和として求められることにな
る。ここで、固有遅延値ｔ０は、個々のセルに固有の一
定値になるが、状態依存遅延値ｔｅは、遅延因子を示す
パラメータ値Ｐの関数となる。通常、所定の依存係数ｋ
を用いたｔｅ＝ｋ・Ｐなる線形関数が定義される。した
がって、個々のセルについての遅延時間Ｔは、Ｔ＝ｔ０
＋ｋ・Ｐなる式で表わされることになる。たとえば、遅
延因子を示すパラメータ値Ｐとして、出力負荷容量Ｃ_Ｌ
を用いた場合、個々のセルについての遅延時間Ｔは、Ｔ
＝ｔ０＋ｋ・Ｃ_Ｌなる式で表わされる。

【０００５】このように、実際の集積回路内の個々のセ
ルについての遅延時間Ｔを求めるためには、そのセルに
ついての固有遅延値ｔ０と状態依存遅延値ｔｅとが必要
になる。ここで、固有遅延値ｔ０は、セルライブラリ内
の遅延情報として予め用意しておくことができるが、状
態依存遅延値ｔｅは、出力負荷容量や入力波形の歪みと
いった遅延因子によって変動するために、セルライブラ
リ内に予め用意しておくことはできない。このため、実
際の集積回路の回路図が確定した段階で、その集積回路
を構成する個々のセルごとに遅延因子を示すパラメータ
値Ｐを定め、状態依存遅延値ｔｅを演算によって求める
作業が必要になる。通常、この演算はディレイカリキュ
レータ装置を用いて行われる。たとえば、遅延因子を示
すパラメータとして、出力負荷容量を用いた場合は、セ
ル後段の配線についての寄生容量Ｃ_Ｌに基づいて、状態
依存遅延値ｔｅが演算されることになる。なお、この寄
生容量Ｃ_Ｌの値は、マスクパターンが既に設計されてい
る段階では、そのマスクパターンを構成する配線図形か
ら求めることができるが、マスクパターンの設計前の段
階では、標準的な容量値が用いられる。

【０００６】結局、シミュレータ装置は、セルライブラ
リから得られる固有遅延値ｔ０と、ディレイカリキュレ
ータ装置から与えられる状態依存遅延値ｔｅとに基づい
て、個々のセルごとの遅延時間Ｔを求めることができる
ので、個々のセル内部の動作をシミュレートする必要が
なくなり、演算負担が軽減されることになる。

【０００７】

【発明が解決しようとする課題】集積回路の微細化、大
規模化の需要は益々高まってきており、より高精度な論
理シミュレーションが要求されるようになってきてい
る。特に、個々のセルの出力負荷容量や入力波形歪みと
いった遅延因子に基づく状態依存遅延値ｔｅを正確に考
慮した論理シミュレーションが望まれるようになってき
ている。ところが、従来の論理シミュレーションでは、
上述したように、各セルの状態依存遅延値ｔｅは、遅延
因子を示すパラメータ値Ｐのとるべき全範囲について、
所定の依存係数ｋを用いたｔｅ＝ｋ・Ｐなる単一の線形
関数で定義されているため、精度の高い遅延時間を求め
ることができないという問題がある。すなわち、実際に
は、状態依存遅延値ｔｅを求めるための依存係数ｋは、
パラメータ値Ｐのとるべき全範囲について一定ではな
く、個々の領域ごとに異なるのにもかかわらず、従来
は、全範囲についてほぼ平均的な依存係数ｋを適用する
近似的な手法を採っていたため、高精度な論理シミュレ
ーションを行うことができなかったのである。

【０００８】そこで本発明は、個々のセルについての遅
延時間をより高精度に求めることができる集積回路の論
理シミュレーション方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】

(1) 本発明の第１の態様は、複数のセルを相互に接続
してなる半導体集積回路について、個々のセルごとに、
そのセル自身によって生じる固有遅延値ｔ０と、所定の
遅延因子を示すパラメータＰを引数とする関数ｆ（Ｐ）
とを定義し、個々のセルごとの遅延時間Ｔを、固有遅延
値ｔ０と関数ｆ（Ｐ）との和として求め、この遅延時間
Ｔを用いて論理シミュレーションを行う方法において、
個々のセルについて、一定の固有遅延値ｔ０を定義し、
この固有遅延値ｔ０を収容した第１のセルライブラリを
作成する第１の段階と、パラメータＰのとるべき範囲を
複数ｎ個の領域に分割し、ｉ番目（１≦ｉ≦ｎ）の領域
についてのセルの遅延時間Ｔｉが、Ｔｉ＝ｔ０ｉ＋ｆｉ
（Ｐ）なる演算に基づいて定まるように、個々のセルご
とに、それぞれｎ組の固有遅延値ｔ０ｉおよび関数ｆｉ
（Ｐ）を定義し、これらｎ組の固有遅延値ｔ０ｉおよび
関数ｆｉ（Ｐ）を収容した第２のセルライブラリを作成
する第２の段階と、半導体集積回路を構成する個々のセ
ルについて、それぞれ適用すべきパラメータＰを決定
し、決定したパラメータＰに基づいて、第２のセルライ
ブラリから特定の固有遅延値ｔ０ｉおよび関数ｆｉ
（Ｐ）を選択し、第１のセルライブラリ内の固有遅延値
ｔ０を用いて、ｔｅ＝ｆｉ（Ｐ）＋（ｔ０ｉ−ｔ０）な
る演算によって状態依存遅延値ｔｅを求める第３の段階
と、前段階で求めた状態依存遅延値ｔｅと第１のセルラ
イブラリ内の固有遅延値ｔ０との和をセルの遅延時間Ｔ
として用いて論理シミュレーションを実行する第４の段
階と、を行うようにしたものである。

【００１０】(2) 本発明の第２の態様は、上述の第１
の態様に係る論理シミュレーション方法において、パラ
メータＰを、複数ｍ個の遅延因子に関するｍ組の値ｐ
１，ｐ２，…，ｐｍによって構成し、このｍ組の各値を
それぞれ座標軸にとったｍ次元空間を定義し、このｍ次
元空間を複数ｎ個の領域に分割し、ｉ番目（１≦ｉ≦
ｎ）の領域についての関数として、ｍ組の値ｐ１，ｐ
２，…，ｐｍを引数とした関数ｆｉ（ｐ１，ｐ２，…，
ｐｍ）を定義するようにしたものである。

【００１１】(3) 本発明の第３の態様は、複数のセル
を相互に接続してなる半導体集積回路について、個々の
セルごとに、そのセル自身によって生じる固有遅延値ｔ
０と、所定の遅延因子を示すパラメータ値Ｐおよびこの
パラメータ値Ｐに対する依存係数ｋとを定義し、個々の
セルごとの遅延時間Ｔを、固有遅延値ｔ０と、パラメー
タ値Ｐおよび依存係数ｋとの積ｋ・Ｐからなる状態依存
遅延値ｔｅと、の和として求め、この遅延時間Ｔを用い
て論理シミュレーションを行う集積回路の論理シミュレ
ーション方法において、個々のセルについて、所定の固
有遅延値ｔ０を定義し、この固有遅延値ｔ０を収容した
第１のセルライブラリを作成する第１の段階と、パラメ
ータ値Ｐのとるべき範囲を複数ｎ個の領域に分割し、パ
ラメータ値Ｐがｉ番目（１≦ｉ≦ｎ）の領域に属する場
合の遅延時間Ｔｉが、Ｔｉ＝ｔ０ｉ＋ｋｉ・Ｐなる演算
に基づいて定まるように、個々のセルごとに、それぞれ
ｎ組の固有遅延値ｔ０ｉおよび依存係数ｋｉを定義し、
これらｎ組の固有遅延値ｔ０ｉおよび依存係数ｋｉを収
容した第２のセルライブラリを作成する第２の段階と、
半導体集積回路を構成する個々のセルについて、それぞ
れ適用すべきパラメータ値Ｐを決定し、決定したパラメ
ータ値Ｐに基づいて、第２のセルライブラリから特定の
固有遅延値ｔ０ｉおよび依存係数ｋｉを選択し、第１の
セルライブラリ内の固有遅延値ｔ０を用いて、ｔｅ＝ｋ
ｉ・Ｐ＋（ｔ０ｉ−ｔ０）なる演算によって状態依存遅
延値ｔｅを求める第３の段階と、前段階で求めた状態依
存遅延値ｔｅと第１のセルライブラリ内の固有遅延値ｔ
０との和をそのセルについての遅延時間Ｔとして論理シ
ミュレーションを実行する第４の段階と、を行うように
したものである。

【００１２】(4) 本発明の第４の態様は、上述の第１
〜第３の態様に係る集積回路の論理シミュレーション方
法において、第１のセルライブラリ内の固有遅延値ｔ０
を、第２のセルライブラリ内にも収容するようにし、第
３の段階における状態依存遅延値ｔｅの演算を、第２の
セルライブラリのみを用いて行うようにしたものであ
る。

【００１３】(5) 本発明の第５の態様は、上述の第１
〜第４の態様に係る集積回路の論理シミュレーション方
法において、所定の遅延因子を示すパラメータ値Ｐとし
て、個々のセルの出力負荷容量Ｃ_Ｌを用いるようにし、
セル間の配線に基づく遅延値を状態依存遅延値ｔｅとし
て定義するようにしたものである。

【００１４】(6) 本発明の第６の態様は、上述の第１
〜第４の態様に係る集積回路の論理シミュレーション方
法において、所定の遅延因子を示すパラメータ値Ｐとし
て、個々のセルへの入力波形の歪みを示す値を用いるよ
うにし、この入力波形の歪みに基づく遅延値を状態依存
遅延値ｔｅとして定義するようにしたものである。

【００１５】

【発明の実施の形態】以下、本発明を図示する実施形態
に基づいて説明する。

【００１６】§１． 従来の回路設計および論理シミュ
レーション方法 はじめに、説明の便宜上、従来の一般的な集積回路の設
計および論理シミュレーションの基本手順を図１の流れ
図に基づいて述べる。まず、ステップＳ１において、半
導体集積回路の構成部品となる個々のセルについてのセ
ルマスクパターンａが準備される。続くステップＳ２で
は、このセルマスクパターンａに基づいて、このセルの
動作特性を示す情報をもったセルライブラリｂが作成さ
れる。具体的には、セルライブラリｂを作成するため
に、次のような処理が行われる。まず、セルマスクパタ
ーンａに基づいて、そのセル内の回路素子を認識し、そ
れらの図形寸法から素子サイズ、抵抗値あるいは容量値
などの素子パラメータを算出する。更に、これら各回路
素子の相互接続関係を記述したネットリストを抽出し、
このネットリストを用いて回路シミュレーションを実行
してセル内の動作特性を求める。

【００１７】ここでは、図２に示すような単純なセルを
例にとって、より具体的な説明を行うことにする。この
セルは、「ＩＮＶ」なる名称をもったセルであり、単一
のインバータ素子のみから構成され、１つの入力端子Ｉ
および１つの出力端子Ｏを有するセルである（図では、
各端子をＸ印で示してある）。もちろん、通常の一般的
なセルは、より多数の回路素子から構成されているが、
ここでは説明の便宜上、このような単純なセル「ＩＮ
Ｖ」について以下の説明を行うことにする。ステップＳ
１で準備されるセルマスクパターンａは、たとえば、こ
のセル「ＩＮＶ」の場合、インバータを構成するトラン
ジスタなどの回路素子の図形パターンになる。ステップ
Ｓ２では、この図形パターンに基づいて、個々のトラン
ジスタ素子のサイズ、抵抗値あるいは容量値などが算出
され、個々のトランジスタ素子の相互接続関係を示すネ
ットリストが抽出される。そして、このネットリストを
利用して回路シミュレーションが実行され、このセルの
動作特性、すなわち遅延時間Ｔが求められる。

【００１８】既に述べたように、あるセルについての遅
延時間Ｔは、そのセル自身によって生じる遅延値（固有
遅延値ｔ０）と、所定の遅延因子によって生じる遅延値
（状態依存遅延値ｔｅ）との和として取り扱われる。遅
延因子として機能する要素としては、そのセルの出力負
荷容量（そのセルの後段に接続される配線の容量）や、
そのセルに与えられる入力信号波形の歪み（いわゆる波
形なまり）などがあげられる。なお、以下の説明では、
便宜上、出力負荷容量を代表的な遅延因子として取り上
げ、遅延因子を示すパラメータ値Ｐとして出力負荷容量
の容量値Ｃ_Ｌを例にとることにするが、本発明における
遅延因子は、出力負荷容量に限定されるものではない。

【００１９】図３は、図２に示すセル「ＩＮＶ」の後段
に、出力負荷容量Ｃ_Ｌを接続した状態を示す回路図であ
る。この出力負荷容量Ｃ_Ｌは、セル「ＩＮＶ」と次段の
セルとを相互接続する配線に付随する寄生容量に相当す
るものであり、この出力負荷容量Ｃ_Ｌの容量値Ｃ_Ｌ（こ
こでは、容量素子自身も、その容量値も、同じ記号Ｃ_Ｌ
で表わすことにする）の大きさによって、セル「ＩＮ
Ｖ」についての遅延時間Ｔは変化することになる。図４
は、出力負荷容量Ｃ_Ｌとセル「ＩＮＶ」についての遅延
時間Ｔとの関係を示すグラフである。このグラフに示さ
れているように、セル「ＩＮＶ」についての遅延時間Ｔ
は、Ｔ＝ｔ０＋ｋ・Ｃ_Ｌなる線形関数で近似できる。こ
こでは、右辺第１項を、固有遅延値ｔ０と呼び、右辺第
２項を、状態依存遅延値ｔｅと呼ぶことにする。固有遅
延値ｔ０は、セル「ＩＮＶ」自身によって生じる遅延値
であり、図４のグラフにおけるＴ軸（縦軸）についての
切片値を示すものである。一方、状態依存遅延値ｔｅ
は、所定の依存係数ｋと出力負荷容量Ｃ_Ｌとの積ｋ・Ｃ
_Ｌで定義され、依存係数ｋは図４のグラフの傾きを示す
ものである。

【００２０】ステップＳ２で実施される回路シミュレー
ションでは、図４に示すようなグラフが求められ、その
結果、図５に示すような遅延情報がセル「ＩＮＶ」のセ
ルライブラリｂ内に用意される。図５に示す例では、セ
ル名「ＩＮＶ」に続いて、このセルの固有遅延値ｔ０＝
１．０（ｎｓ）と、出力負荷容量依存係数ｋ＝１．０
（ｎｓ／ｐＦ）という具体的な数値が示されている。実
際には、多数のセルのそれぞれについて、この図５に示
すような遅延情報が求められ、セルライブラリｂが作成
されることになる。

【００２１】続いて、ステップＳ３において、集積回路
の回路図を作成する作業が行われる。すなわち、回路の
設計者は、セルライブラリｂ内に用意された多数のセル
を組み合わせることにより所望の集積回路を構築する。
別言すれば、この回路図を作成する作業は、多数のセル
間の相互接続関係を規定する作業ということになる。通
常、このセル間の相互接続関係は、階層構造をもったネ
ットリストという形式で表現される。そこで、続くステ
ップＳ４では、この回路図についての階層展開処理が行
われ、階層構造をもたない回路図（個々のセルを相互接
続してなる回路図）が得られることになる。ここでは、
図２に示すセル「ＩＮＶ」を２組直列接続することによ
って、図６に示すようなＴＯＰなる最上位階層で示され
る集積回路が構成されたものとして、以下の説明を続け
ることにする。この図６に示すＴＯＰなる階層で示され
る集積回路は、インスタンス名「Ｘ１」および「Ｘ２」
が付与された２組のセル「ＩＮＶ」のみから構成された
単純な回路であるが、実際の集積回路は、多重階層で表
現された多数のセルの相互接続によって構成されること
になる。

【００２２】こうして個々のセルレベルにまで展開され
た回路図が得られると、ステップＳ５において、セル間
配線についての配線遅延時間が算出される。この配線遅
延時間は、前述した状態依存遅延値ｔｅに相当するもの
であり、ディレイカリキュレータ装置によって求められ
る。図７は、図６に示す回路図において、各セルの後段
の配線部分の寄生容量（出力負荷容量）を示す容量素子
を付記したものである。この例では、インスタンス名
「Ｘ１」なるセルの後段には、出力負荷容量Ｃ_Ｌ１が接
続されており、インスタンス名「Ｘ２」なるセルの後段
には、出力負荷容量Ｃ_Ｌ２が接続されている。これらの
各出力負荷容量の値は、セル間配線のマスクパターンが
作成されている段階であれば、そのマスクパターンの図
形寸法に基づいて演算することができるが、セル間配線
のマスクパターンがまだ作成されていない段階であれ
ば、各セルの後段に接続する標準的なセル間配線の容量
値として設定することができる。ここでは、図７に示す
出力負荷容量Ｃ_Ｌ１については、標準的なセル間配線層
の容量値として０．５ｐＦなる容量値が設定され、出力
負荷容量Ｃ_Ｌ２については、集積回路の出力端子ＯＵＴ
への標準的な配線層の容量値として２ｐＦなる容量値が
設定されたものとする。

【００２３】ディレイカリキュレータ装置は、このよう
に、個々の配線層についての具体的な容量値を設定した
上で、図５に示すようなセルライブラリ内の遅延情報に
基づいて、各経路ごとの配線遅延値（状態依存遅延値ｔ
ｅ）を求める演算を行う。すなわち、セルＸ１の出力端
子ＯからセルＸ２の入力端子Ｉに至るまでの経路（出力
負荷容量Ｃ_Ｌ１に対応する経路）については、配線遅延
値ｔｅ＝ｋ・Ｃ_Ｌ１＝１．０＊０．５＝０．５（ｎｓ）
が求まり、セルＸ２の出力端子Ｏから集積回路の出力端
子ＯＵＴに至るまでの経路（出力負荷容量Ｃ_Ｌ２に対応
する経路）については、配線遅延値ｔｅ＝ｋ・Ｃ_Ｌ２＝
１．０＊２．０＝２．０（ｎｓ）が求まる。図８は、こ
のようにして求められた各経路ごとの配線遅延値を示す
図表である。こうしてディレイカリキュレータ装置によ
って求まった配線遅延値は、図１に示すように、配線遅
延情報ｃとして出力される。

【００２４】最後に、ステップＳ６において、論理シミ
ュレーションが行われる。すなわち、シミュレータ装置
に対して、ステップＳ２で作成されたセルライブラリｂ
と、ステップＳ５で作成した配線遅延情報ｃとを与える
と、集積回路全体についてのトータルの遅延時間を求め
るシミュレーションが実行される。もっとも、この論理
シミュレーションでは、個々のセルを構成する各回路素
子内の電気信号の流れが実際にシミュレートされるわけ
ではなく、個々のセルの固有の遅延時間については、セ
ルライブラリｂによって与えられる固有遅延値ｔ０を用
い、セル間配線層に起因した遅延時間については、配線
遅延情報ｃによって与えられる配線遅延値（状態依存遅
延値ｔｅ）を用い、模擬的なシミュレートが行われるだ
けである。図７に示す集積回路の場合、セルＸ１および
セルＸ２についての固有遅延値ｔ０は、セルライブラリ
ｂ内に定義されているとおり、いずれも１．０（ｎｓ）
であり（図５参照）、セルＸ１の出力端子ＯからセルＸ
２の入力端子Ｉに至るまでの経路についての配線遅延値
ｔｅは０．５（ｎｓ）であり、セルＸ２の出力端子Ｏか
ら集積回路の出力端子ＯＵＴに至るまでの経路について
の配線遅延値ｔｅは２．０（ｎｓ）であるから（図８参
照）、結局、集積回路全体の遅延時間は、１．０＋０．
５＋１．０＋２．０＝４．５（ｎｓ）となる。

【００２５】§２． 従来方法の問題点とその改善方法 上述の例では、図４のグラフに示すように、各セルにつ
いての遅延時間Ｔを、Ｔ＝ｔ０（固有遅延値）＋ｋ・Ｃ
_Ｌ（状態依存遅延値）なる線形関数に近似させて取り扱
っているが、より精度の高い結果を得るためには、この
ような単一の線形関数による近似では不十分である。本
願発明者は、出力負荷容量や入力波形の歪みといった一
般的な遅延因子に関しては、この遅延因子を示すパラメ
ータ値Ｐのとるべき範囲を複数ｎ個の領域に分割し、各
領域ごとに異なる依存係数ｋを設定すると、より精度の
高い結果を得ることができることを見出だした。実用上
は、ｎ＝２に設定し、パラメータ値Ｐについての座標軸
を、所定の閾値を境にして、閾値未満の領域と閾値以上
の領域とに分割し、各領域ごとにそれぞれ異なる依存係
数ｋを設定するようにすれば十分である。

【００２６】図９は、出力負荷容量Ｃ_Ｌをパラメータ値
Ｐとして用いたときの、出力負荷容量Ｃ_Ｌと遅延時間Ｔ
との関係を示すグラフである。図に一点鎖線で示すグラ
フは、図４に示した従来のグラフであり、横軸の全領域
にわたって共通の依存係数ｋを用い、 Ｔ＝ｔ０＋ｋ・Ｃ_Ｌ (1) なる線形関数で遅延時間Ｔを一義的に定義したものであ
る。これに対して、図に実線で示すグラフは、出力負荷
容量値Ｃ_ＬＸを閾値として、横軸を２つの領域に分割
し、各領域ごとに異なる依存係数を用いて遅延時間Ｔを
定義したものであり、遅延時間Ｔは、 Ｔ＝ｔ０１＋ｋ１・Ｃ_Ｌ （Ｃ_Ｌ＜Ｃ_ＬＸ） (2) Ｔ＝ｔ０２＋ｋ２・Ｃ_Ｌ （Ｃ_Ｌ≧Ｃ_ＬＸ） (3) なる関数で定義されることになる。出力負荷容量や入力
波形の歪みといった一般的な遅延因子に関しては、図９
に実線で示す関数を用いた方がより正確な遅延時間Ｔを
表現することが可能になる。従来は、出力負荷容量Ｃ_Ｌ
の全領域にわたって共通の依存係数ｋ（全領域にわたる
平均的な係数値）を用いていたため、図９に一点鎖線で
示すように、本来の遅延時間Ｔに対してかなりの誤差が
生じていたことになる。

【００２７】このように、本発明の基本的な手法は、パ
ラメータ値Ｐの領域ごとにそれぞれ異なる依存係数ｋを
設定するという点にある。しかしながら、この手法を従
来の論理シミュレーションプロセスにそのまま取り入れ
ることはできない。たとえば、図１の流れ図に示す従来
の手順において、ステップＳ５における配線遅延時間の
算出処理では、上述した式(1) の右辺第２項「ｋ・
Ｃ_Ｌ」によって配線遅延値（状態依存遅延値ｔｅ）を算
出していた。この算出処理に、本発明の基本的な手法を
そのまま取り入れるのであれば、式(1) の代わりに、式
(2) もしくは式(3)を用いて「ｋ１・Ｃ_Ｌ」もしくは
「ｋ２・Ｃ_Ｌ」によって配線遅延値（状態依存遅延値ｔ
ｅ）を算出することになる。ところが、配線遅延値の算
出に式(2) もしくは式(3) を用いてしまうと、ステップ
Ｓ６の論理シミュレーションにおいても、式(2) 内の固
有遅延値ｔ０１もしくは式(3) 内の固有遅延値ｔ０２を
用いる必要がある。たとえば、ある特定のセルについ
て、ステップＳ５における配線遅延時間を、式(2) を用
いた「ｋ１・Ｃ_Ｌ」なる演算で求めた場合、ステップＳ
６の論理シミュレーションでは、この特定のセルについ
ての固有遅延値として式(2)内の固有遅延値ｔ０２を用
いる必要がある。

【００２８】図９に示されているように、各式における
固有遅延値ｔ０，ｔ０１，ｔ０２は、各グラフの遅延時
間軸Ｔの切片値に相当するものであり、いずれの式を適
用するかによって用いるべき固有遅延値の値はそれぞれ
異なることになる。このため、ステップＳ５において、
出力負荷容量Ｃ_Ｌの値に応じて異なる式を適用して配線
遅延値を算出した場合には、ステップＳ６においても、
それぞれ異なる固有遅延値を用いた演算を行う必要があ
る。ところが、ステップＳ６の論理シミュレーションを
実行するシミュレータ装置は、セルライブラリｂ内の固
有遅延値（各セルごとに一義的に定義されている）を用
いて演算を行うように設計されているため、複数とおり
の固有遅延値を用いた演算を行うことはできない。この
ような問題を解決するために、シミュレータ装置のプロ
グラムを書き替えて、複数とおりの固有遅延値を用いた
演算を実行する機能を付加することも可能である。しか
しながら、本発明では、より単純な方法でこのような問
題を解決し、従来のシミュレータ装置に何ら改変を施す
ことなく、上述した本発明の基本的な手法を取り込むこ
とができるようにしている。以下、この方法を具体例に
即して説明する。

【００２９】§３． 本発明に係る論理シミュレーショ
ン方法 図１０は、本発明に係る集積回路の設計および論理シミ
ュレーションの基本手順を示す流れ図である。まず、ス
テップＳ１１において、半導体集積回路の構成部品とな
る個々のセルについてのセルマスクパターンａが準備さ
れる（このステップＳ１１は、図１の流れ図のステップ
Ｓ１と同様である）。続くステップＳ１２では、このセ
ルマスクパターンａに基づいて、このセルの動作特性を
示す情報をもったセルライブラリが作成される。ただ
し、図１のステップＳ２とは異なり、このステップＳ１
２では、第１のセルライブラリｂ１と第２のセルライブ
ラリｂ２との２つのライブラリが作成される。

【００３０】第１のセルライブラリｂ１は、図１の流れ
図のステップＳ２で作成されるセルライブラリｂと同一
のものであり、たとえば、図２に示すセル「ＩＮＶ」に
ついては、図５に示すような遅延情報をもった第１のセ
ルライブラリｂ１が作成されることになる（もっとも、
本発明では、第１のセルライブラリｂ１内の出力負荷容
量依存係数ｋの値は不要である）。ここで、この第１の
セルライブラリｂ１内の固有遅延値ｔ０は、出力負荷容
量Ｃ_Ｌのとるべき全範囲にわたって共通の値となり、こ
の値は、最終的にシミュレータ装置においてそのまま利
用されることになる。

【００３１】一方、第２のセルライブラリｂ２は、出力
負荷容量Ｃ_Ｌのとるべき範囲を複数ｎ個の領域に分割
し、Ｃ_Ｌがｉ番目（１≦ｉ≦ｎ）の領域に属する場合の
遅延時間Ｔｉが、Ｔｉ＝ｔ０ｉ＋ｋｉ・Ｃ_Ｌなる演算に
基づいて定まるように、個々のセルごとに、それぞれｎ
組の固有遅延値ｔ０ｉおよび依存係数ｋｉを定義し、こ
れらｎ組の固有遅延値ｔ０ｉおよび依存係数ｋｉを収容
したものである。ここに示す例では、前述したように、
出力負荷容量Ｃ_Ｌのとるべき範囲を２個の領域に分割し
（ｎ＝２）、 Ｔ＝ｔ０１＋ｋ１・Ｃ_Ｌ （Ｃ_Ｌ＜Ｃ_ＬＸ） (2) Ｔ＝ｔ０２＋ｋ２・Ｃ_Ｌ （Ｃ_Ｌ≧Ｃ_ＬＸ） (3) なる演算式によって遅延時間Ｔを求めるようにしてい
る。したがって、第２のセルライブラリｂ２内には、上
記式(2) および式(3) に基づいて、固有遅延値ｔ０１，
ｔ０２と、依存係数ｋ１，ｋ２とが収容されることにな
る。

【００３２】これを、より具体的な数値を用いた例で示
そう。たとえば、出力負荷容量Ｃ_Ｌと遅延時間Ｔとの関
係が図１１の実線で表わされるようなセルを考える。こ
の例では、Ｃ_Ｌ＝１．０（ｐＦ）を閾値として２つの領
域が定義されており、各領域ごとに異なった固有遅延値
および依存係数が定義されている。すなわち、Ｃ_Ｌ＜
１．０の領域では、 Ｔ＝ｔ０１＋ｋ１・Ｃ_Ｌ＝１．２＋０．５＊Ｃ_Ｌ (4) なる式が定義され、Ｃ_Ｌ≧１．０の領域では、 Ｔ＝ｔ０２＋ｋ２・Ｃ_Ｌ＝０．２＋１．５＊Ｃ_Ｌ (5) なる式が定義されている。

【００３３】この図１１の実線で表わされるような動作
特性をもったセルについて、従来は、図１１に一点鎖線
で示すように、出力負荷容量Ｃ_Ｌの全範囲にわたっての
近似直線を当てはめ、 Ｔ＝ｔ０＋ｋ・Ｃ_Ｌ＝１．０＋１．０＊Ｃ_Ｌ (6) なる単一の線形近似式を定義していた。したがって、第
１のセルライブラリｂ１内のセル「ＩＮＶ」の遅延情報
としては、この式(6) に対応した固有遅延値ｔ０＝１．
０（ｎｓ）と、出力負荷容量依存係数ｋ＝１．０（ｎｓ
／ｐＦ）とが収容されることになる。図１２(a) は、こ
の第１のセルライブラリｂ１内に収容された遅延情報の
フォーマットの一例を示す図である。これに対して、第
２のセルライブラリｂ２内のセル「ＩＮＶ」の遅延情報
としては、前述の式(4) ，(5) に対応した固有遅延値ｔ
０１＝１．２（ｎｓ），ｔ０２＝０．２（ｎｓ）と、出
力負荷容量依存係数ｋ１＝０．５（ｎｓ／ｐＦ），ｋ２
＝１．５（ｎｓ／ｐＦ）とが収容されることになる。図
１２(b) は、この第２のセルライブラリｂ２内に収容さ
れた遅延情報のフォーマットの一例を示す図である。こ
こに示す例では、第２のセルライブラリｂ２内に、各固
有遅延値ｔ０１，ｔ０２および各係数ｋ１，ｋ２が、そ
れぞれ出力負荷容量の条件（「１ｐＦ未満」または「１
ｐＦ以上」）とともに収容されており、また、第１のセ
ルライブラリｂ１内の固有遅延値ｔ０の値（この例で
は、１．０（ｎｓ））も併せて収容されている。

【００３４】こうして、ステップＳ１２において、第１
のセルライブラリｂ１および第２のセルライブラリｂ２
が作成されると、続くステップＳ１３において、集積回
路の回路図を作成する作業が行われ、ステップＳ１４に
おいて、回路図の階層展開が行われる。これらの各処理
は、図１に示すステップＳ３およびステップＳ４の処理
と同一であり、ここでは説明を省略する。

【００３５】階層展開により、個々のセルレベルにまで
展開された回路図が得られると、ステップＳ１５におい
て、セル間配線についての配線遅延時間が、ディレイカ
リキュレータ装置によって求められる。このステップＳ
１５の処理は、図１のステップＳ５の処理とほぼ同じで
あるが、第１のセルライブラリｂ１の代わりに、第２の
セルライブラリｂ２内の遅延情報を用いた演算が行われ
る点が異なる。すなわち、図７に示す例において、セル
Ｘ１の出力端子ＯからセルＸ２の入力端子Ｉに至るまで
の経路（出力負荷容量Ｃ_Ｌ１に対応する経路：以下、第
１の経路と呼ぶ）については、出力負荷容量Ｃ_Ｌ１＝
０．５ｐＦであるから、図１２(b) に示す第２のセルラ
イブラリ内の遅延情報を参照すると、出力負荷容量が１
ｐＦ未満という条件が適用され、依存係数ｋ１＝０．５
（ｎｓ／ｐＦ）を用いた演算により、配線遅延値ｔｅ＝
ｋ１・Ｃ_Ｌ１＝０．５＊０．５＝０．２５（ｎｓ）なる
値が得られることになる。同様に、セルＸ２の出力端子
Ｏから集積回路の出力端子ＯＵＴに至るまでの経路（出
力負荷容量Ｃ_Ｌ２に対応する経路：以下、第２の経路と
呼ぶ）については、出力負荷容量Ｃ_Ｌ２＝２．０ｐＦで
あるから、図１２(b)に示す第２のセルライブラリ内の
遅延情報を参照すると、出力負荷容量が１ｐＦ以上とい
う条件が適用され、依存係数ｋ２＝１．５（ｎｓ／ｐ
Ｆ）を用いた演算により、配線遅延値ｔｅ＝ｋ２・Ｃ
_Ｌ２＝１．５＊２．０＝３．０（ｎｓ）なる値が得られ
ることになる。

【００３６】図１３は、こうして得られた各経路につい
ての配線遅延値を示す図表である。図８に示す図表と比
較すると、各値にかなりの差があることがわかる。この
ように、図８に示す配線遅延値に比べ、図１３に示す配
線遅延値はより精度の高い値になっている。しかしなが
ら、この図１３に示す配線遅延値をそのまま配線遅延情
報として出力し、これを論理シミュレーションに用いる
ことは好ましくない。§２においても述べたように、出
力負荷容量Ｃ_Ｌの領域により異なる依存係数ｋを設定す
ると、グラフのＴ軸切片値も異なることになるので、論
理シミュレーションを行う上で、各領域ごとに異なる固
有遅延値を採用しなければならなくなるためである。

【００３７】たとえば、図１３に示す例では、第１の経
路についての配線遅延値として０．２５（ｎｓ）、第２
の経路についての配線遅延値として３．０（ｎｓ）なる
値がそれぞれ得られているが、これらの値は、それぞれ
異なる固有遅延値を採用することを前提として得られた
値である。したがって、第１の経路について０．２５
（ｎｓ）なる配線遅延値を採るのであれば、第１のセル
Ｘ１の固有遅延値としては、ｔ０１＝１．２（ｎｓ）な
る値（図１１の実線上のＴ軸切片値）を採り、第２の経
路について３．０（ｎｓ）なる配線遅延値を採るのであ
れば、第２のセルＸ２の固有遅延値としては、ｔ０２＝
０．２（ｎｓ）なる値（図１１の破線上のＴ軸切片値）
を採る必要がある。しかしながら、従来から利用されて
いる一般的なシミュレータ装置は、１つのセルについて
１つの固有遅延値が定義されていることを前提とした処
理を行うため、同一の「ＩＮＶ」なるセルについて、ｔ
０１＝１．２（ｎｓ）なる第１の固有遅延値と、ｔ０２
＝０．２（ｎｓ）なる第２の固有遅延値とを、集積回路
内の遅延因子を考慮して使い分けるという処理を行うこ
とはできず、第１のセルライブラリｂ１内に設定された
共通の固有遅延値ｔ０＝１．０（ｎｓ）を用いた処理を
行わざるを得ない。

【００３８】そこで本発明では、ステップＳ１５におい
て配線遅延時間を算出する段階で、固有遅延値ｔ０との
差を補正する処理を行うようにしている。すなわち、第
１の経路については、出力負荷容量が１ｐＦ未満という
条件が適用されているので、本来は、ｔ０１＝１．２
（ｎｓ）なる第１の固有遅延値を用いる必要があるの
で、この第１の固有遅延値ｔ０１と、第１のセルライブ
ラリｂ１内に設定された共通の固有遅延値ｔ０との差
（ｔ０１−ｔ０）＝１．２−１．０＝０．２（ｎｓ）を
求め、この差を補正値として、図１３に示す配線遅延値
０．２５（ｎｓ）に加えることにより、補正後の配線遅
延値０．４５（ｎｓ）を求める。同様に、第２の経路に
ついては、出力負荷容量が１ｐＦ以上という条件が適用
されているので、本来は、ｔ０２＝０．２（ｎｓ）なる
第２の固有遅延値を用いる必要があるので、この第２の
固有遅延値ｔ０２と、第１のセルライブラリｂ１内に設
定された共通の固有遅延値ｔ０との差（ｔ０２−ｔ０）
＝０．２−１．０＝−０．８（ｎｓ）を求め、この差を
補正値として、図１３に示す配線遅延値３．０（ｎｓ）
に加えることにより、補正後の配線遅延値２．２（ｎ
ｓ）を求める。図１４は、こうして得られた補正後の配
線遅延値を示す図表である。

【００３９】結局、ステップＳ１５では、ディレイカリ
キュレータ装置を用いて、個々の経路について、次のよ
うな演算が行われることになる。まず、その経路の出力
負荷容量Ｃ_Ｌが１ｐＦ未満か、１ｐＦ以上かを判断す
る。そして、１ｐＦ未満の場合には、 ｔｅ＝ｋ１・Ｃ_Ｌ＋（ｔ０１−ｔ０） (7) なる式に基づいて、配線遅延値ｔｅを求める。逆に、１
ｐＦ以上の場合には、 ｔｅ＝ｋ２・Ｃ_Ｌ＋（ｔ０２−ｔ０） (8) なる式に基づいて、配線遅延値ｔｅを求める。上述の具
体例の場合、第１の経路については、出力負荷容量Ｃ
_Ｌ１＝０．５ｐＦ（１ｐＦ未満）なので、式(7) を適用
して、 ｔｅ＝０．５＊０．５＋（１．２−１．０）＝０．４５ なる演算が行われ、第２の経路については、出力負荷容
量Ｃ_Ｌ２＝２．０ｐＦ（１ｐＦ以上）なので、式(8) を
適用して、 ｔｅ＝１．５＊２．０＋（０．２−１．０）＝２．２ なる演算が行われ、最終的に、図１４に示すような補正
後の配線遅延値が得られることになる。ステップＳ１５
で作成される配線遅延情報ｃ^＊は、各配線について、こ
のような補正後の配線遅延値を収容したものである。な
お、ここに示す例では、図１２(b) に示すように、第２
のセルライブラリｂ２内に、第１のセルライブラリｂ１
内の固有遅延値ｔ０の値も収容するようにしているの
で、ディレイカリキュレータ装置を用いてステップＳ１
５の演算処理を行う上では、第２のセルライブラリｂ２
のみを用いるだけで十分である。もちろん、このステッ
プＳ１５の処理において、第１のセルライブラリｂ１を
参照して固有遅延値ｔ０の値を得るようにするのであれ
ば、第２のセルライブラリｂ２内に固有遅延値ｔ０の値
を収容しておく必要はない。

【００４０】最後に、ステップＳ１６において、論理シ
ミュレーションが行われる。すなわち、シミュレータ装
置に対して、ステップＳ１２で作成された第１のセルラ
イブラリｂ１と、ステップＳ１５で作成した配線遅延情
報ｃ^＊とを与えると、集積回路全体についてのトータル
の遅延時間を求めるシミュレーションが実行される。こ
のシミュレーションは、図１の手順におけるステップＳ
６のシミュレーションと同一である。すなわち、図７に
示す集積回路の場合、セルＸ１およびセルＸ２について
の固有遅延値としては、第１のセルライブラリｂ１内に
定義されている共通の固有遅延値ｔ０が用いられる。図
５に示すように、この共通の固有遅延値ｔ０＝１．０
（ｎｓ）である。また、図１４に示すとおり、第１の経
路についての補正後の配線遅延値ｔｅは０．４５（ｎ
ｓ）であり、第２の経路についての補正後の配線遅延値
ｔｅは２．２（ｎｓ）であるから、結局、集積回路全体
の遅延時間は、 １．０＋０．４５＋１．０＋２．２＝４．６５（ｎｓ） (9) となる。

【００４１】上述の演算式(9) の左辺を構成する各項
は、必ずしも理論的には正しい意味合いをもった数値で
はない。式(9) に対応した正しい意味合いをもった演算
式を記述すると、次に示す式(10)のようになる。

【００４２】 １．２＋０．２５＋０．２＋３．０＝４．６５（ｎｓ） (10) この式(10)における左辺第１項は、図１２(a) に示すよ
うに、出力負荷容量が１ｐＦ未満という条件における固
有遅延値ｔ０１の値であり、左辺第２項は、同条件にお
ける依存係数ｋ１と出力負荷容量Ｃ_Ｌ１との積（０．５
＊０．５）であり、これら２項は、セルＸ１についての
固有遅延値および状態依存遅延値を示すものである。同
様に、左辺第３項は、図１２(a) に示すように、出力負
荷容量が１ｐＦ以上という条件における固有遅延値ｔ０
２の値であり、左辺第４項は、同条件における依存係数
ｋ２と出力負荷容量Ｃ_Ｌ２との積（２．０＊１．５）で
あり、これら２項は、セルＸ２についての固有遅延値お
よび状態依存遅延値を示すものである。これに対し、式
(9) の左辺各項は、必ずしも理論的な正しい意味合いを
もつ数値にはなっていない。しかしながら、式(9) を用
いた演算を行えば、同一のセルについては、第１のセル
ライブラリｂ１内に収容されている共通の固有遅延値ｔ
０（左辺第１項および第３項）を用いることができるの
で、従来のシミュレータ装置をそのまま利用することが
可能になる。しかも、式(9) を用いた演算結果は、式(1
0)を用いた演算結果と同じになり、正しい演算結果が得
られることになる。

【００４３】§４． 複数のパラメータ値を用いる場合
への拡張 以上、本発明を図示する実施形態に基づいて説明した
が、本発明はこの実施形態に限定されるものではなく、
この他にも種々の形態で実施可能である。特に、上述の
実施形態では、遅延因子を示すパラメータ値Ｐとして出
力負荷容量、すなわち、セル後段に接続される配線につ
いての寄生容量値を用いているが、パラメータ値Ｐとし
ては、この他にも、たとえば、各セルの入力信号波形の
歪みを示す値などを用いることも可能である。

【００４４】また、本発明は、遅延因子を示す複数のパ
ラメータ値を用いる場合にも適用可能である。たとえ
ば、第１の遅延因子を示すパラメータ値ｐ１として、セ
ル後段に接続される出力負荷容量値を用い、第２の遅延
因子を示すパラメータ値ｐ２として、セルの入力信号波
形の歪みを示す値を用いた場合を考える。この場合、遅
延因子を示すパラメータＰは、２つのパラメータ値ｐ
１，ｐ２から構成されることになり、これら２つのパラ
メータ値を引数とする関数ｆ（ｐ１，ｐ２）を定義する
ことにより、１つのセルについての遅延時間Ｔは、固有
遅延値ｔ０とこの関数ｆ（ｐ１，ｐ２）との和として定
義されることになる。ここで、パラメータ値ｐ１をＸ軸
上にとり、パラメータ値ｐ２をＹ軸上にとり、遅延時間
ＴをＺ軸上にとれば、Ｔ＝ｔ０＋ｆ（ｐ１，ｐ２）なる
式で定義される遅延時間Ｔは、このＸＹＺ三次元空間に
おいて面で表される関数になる。

【００４５】このように、２つのパラメータ値ｐ１，ｐ
２を用いたシミュレーションに本発明を適用する場合に
は、次のような手法をとればよい。まず、ＸＹ平面（ｐ
１・ｐ２平面）を複数ｎ個の領域に分割し、各領域ごと
にそれぞれ別個の関数を用いて各セルの遅延時間Ｔを定
義する。すなわち、ｉ番目（１≦ｉ≦ｎ）の領域につい
てのセルの遅延時間Ｔｉが、Ｔｉ＝ｔ０ｉ＋ｆｉ（ｐ
１，ｐ２）なる演算に基づいて定まるように、合計ｎ組
の固有遅延値ｔ０１，ｔ０２，…，ｔ０ｉ，…，ｔ０ｎ
と、合計ｎ組の関数ｆ１（ｐ１，ｐ２），ｆ２（ｐ１，
ｐ２），…，ｆｉ（ｐ１，ｐ２），…，ｆｎ（ｐ１，ｐ
２）とを、個々のセルごとに定義し、これらｎ組の固有
遅延値ｔ０ｉおよび関数ｆｉ（ｐ１，ｐ２）を収容した
第２のセルライブラリを作成する。なお、第１のセルラ
イブラリには、従来どおり、１つのセルについて１つの
固有遅延値ｔ０のみが定義されている。

【００４６】続いて、半導体集積回路を構成する個々の
セルについて、それぞれ適用すべき一対のパラメータ値
ｐ１，ｐ２を決定し、決定した一対のパラメータ値の組
み合わせが、ＸＹ平面（ｐ１・ｐ２平面）上のどの領域
に所属するかを特定する。たとえば、ｉ番目の領域に所
属する場合には、第２のセルライブラリから、このｉ番
目の領域について定義された固有遅延値ｔ０ｉおよび関
数ｆｉ（ｐ１，ｐ２）を選択し、第１のセルライブラリ
内の固有遅延値ｔ０を用いて、ｔｅ＝ｆｉ（ｐ１，ｐ
２）＋（ｔ０ｉ−ｔ０）なる演算によって状態依存遅延
値ｔｅを求める。そして、こうして求めた状態依存遅延
値ｔｅと第１のセルライブラリ内の固有遅延値ｔ０との
和をそのセルの遅延時間Ｔとして、論理シミュレーショ
ンを実行すればよい。もちろん、第１のセルライブラリ
内の固有遅延値ｔ０を、第２のセルライブラリ内にも収
容するようにしておけば、状態依存遅延値ｔｅの演算
を、第２のセルライブラリのみを用いて行うようにする
ことも可能である。

【００４７】以上、パラメータＰとして、２つのパラメ
ータ値ｐ１，ｐ２を用いる例を述べたが、本発明は、パ
ラメータＰを、複数ｍ個の遅延因子に関するｍ個のパラ
メータ値ｐ１，ｐ２，…，ｐｍによって構成する一般的
な場合にも拡張して適用可能である。この場合には、こ
のｍ個の各パラメータ値をそれぞれ座標軸にとったｍ次
元空間を定義し、このｍ次元空間を複数ｎ個の領域に分
割し、ｉ番目（１≦ｉ≦ｎ）の領域についての関数とし
て、ｍ組の値ｐ１，ｐ２，…，ｐｍを引数とした関数ｆ
ｉ（ｐ１，ｐ２，…，ｐｍ）を定義するようにすればよ
い。

【００４８】結局、本発明の第１の要点は、パラメータ
Ｐ（単一のパラメータ値によって表されるパラメータで
もよいし、複数のパラメータ値の組み合わせによって表
されるパラメータでもよい）のとるべき範囲を複数ｎ個
の領域に分割し、各領域ごとに、それぞれ異なる関数を
適用して遅延時間の算出を行い、より精度の高い論理シ
ミュレーションを行うことにある。そこで、ｎ個の分割
領域のうちのｉ番目の分割領域についての遅延時間Ｔｉ
を、Ｔｉ＝ｔ０ｉ＋ｆｉ（Ｐ）なる式で定義できるよう
に、それぞれｎ組の固有遅延値ｔ０ｉおよび関数ｆｉ
（Ｐ）を定義し（１≦ｉ≦ｎ）、これら固有遅延値ｔ０
ｉおよび関数ｆｉ（Ｐ）によって第２のセルライブラリ
を作成する。原理的には、この第２のセルライブラリを
用いて、各セルの実際の遅延時間を求めることが可能で
ある。たとえば、実際の半導体集積回路を構成する具体
的なセルＣについての実際のパラメータＰがｉ番目の領
域に属していた場合には、第２のセルライブラリから得
られるｉ番目の固有遅延値ｔ０ｉを、このセルＣ自身に
よって生じる固有遅延値とし、同じく第２のセルライブ
ラリから得られるｉ番目の関数ｆｉ（Ｐ）の値を、この
セルＣについての状態依存遅延値とし、このセルＣにつ
いての全遅延時間Ｔｉを、Ｔｉ＝ｔ０ｉ＋ｆｉ（Ｐ）な
る和として求めることができる。

【００４９】しかしながら、従来から利用されているシ
ミュレータ装置をそのまま利用したシミュレーションを
実行できるようにするためには、セル自身によって生じ
る固有遅延値としては、第１のライブラリ内に用意され
た単一の値ｔ０（パラメータＰのとるべき範囲にかかわ
らず共通の値）を用いる必要がある。そこで、（ｔ０ｉ
−ｔ０）なる差分を加味した状態依存遅延値ｔｅを、ｔ
ｅ＝ｆｉ（Ｐ）＋（ｔ０ｉ−ｔ０）なる式で定義し、差
分を補正するようにしている。これが本発明の第２の要
点である。したがって、本発明によれば、シミュレータ
装置による演算では、従来と同様に、第１のセルライブ
ラリ内の固有遅延値ｔ０が用いられるが、ディレイカリ
キュレータ装置による演算では、上述した補正後の状態
依存遅延値ｔｅ＝ｆｉ（Ｐ）＋（ｔ０ｉ−ｔ０）が用い
られることになり、最終的に、このセルについてのトー
タルな遅延時間Ｔｉとしては、Ｔｉ＝ｔ０＋ｔｅ＝ｔ０
ｉ＋ｆｉ（Ｐ）なる値が得られることになり、前述の第
１の要点で述べた所期の遅延値を得ることが可能にな
る。

【００５０】結局、上述した第１の要点と第２の要点と
を組み合わせることにより、従来から利用されているシ
ミュレータ装置をそのまま利用しつつ、各セルについて
得られる遅延時間の精度を高めることが可能になる。

【００５１】

【発明の効果】以上のとおり本発明に係る集積回路の論
理シミュレーション方法によれば、従来から利用されて
いるシミュレータ装置をそのまま利用して、個々のセル
についての遅延時間をより高精度に求めることができる
ようになる。

【図面の簡単な説明】

【図１】従来の一般的な集積回路の設計および論理シミ
ュレーションの基本手順を示す流れ図である。

【図２】図１に示す手順で利用されるセル「ＩＮＶ」の
一例を示す回路図である。

【図３】図２に示すセル「ＩＮＶ」の後段に、出力負荷
容量Ｃ_Ｌを接続した状態を示す回路図である。

【図４】図３に示す回路において、出力負荷容量Ｃ_Ｌと
遅延時間Ｔとの関係を示すグラフである。

【図５】図４に示すグラフに基づいてセルライブラリ内
に用意される遅延情報を示す図表である。

【図６】図２に示すセルを組み合わせて構成された集積
回路の一例を示す回路図である。

【図７】図６に示す回路において、各セルの後段の配線
部分の寄生容量（出力負荷容量）を示す容量素子を付記
した回路図である。

【図８】図１に示す手順のステップＳ５において得られ
た各経路についての配線遅延値を示す図表である。

【図９】出力負荷容量Ｃ_Ｌをパラメータ値Ｐとして用い
たときの、出力負荷容量Ｃ_Ｌと遅延時間Ｔとの関係を示
すグラフである。

【図１０】本発明に係る集積回路の設計および論理シミ
ュレーションの基本手順を示す流れ図である。

【図１１】出力負荷容量Ｃ_Ｌをパラメータ値Ｐとして用
いたときの、出力負荷容量Ｃ_Ｌと遅延時間Ｔとの関係を
具体的な数値で示すグラフである。

【図１２】図１０のステップＳ１２で作成される第１の
セルライブラリｂ１および第２のセルライブラリｂ２に
収容された遅延情報のフォーマット例を示す図である。

【図１３】図１０に示す手順のステップＳ１５において
得られた各経路についての補正前の配線遅延値を示す図
表である。

【図１４】図１０に示す手順のステップＳ１５において
得られた各経路についての補正後の配線遅延値を示す図
表である。

【符号の説明】

ａ…セルマスクパターン ｂ…セルライブラリ ｂ１…第１のセルライブラリ ｂ２…第２のセルライブラリ ｃ，ｃ^＊…配線遅延情報 ｔ０，ｔ０１，ｔ０２…セルの固定遅延値 ｋ，ｋ１，ｋ２…出力負荷容量依存係数 Ｃ_Ｌ，Ｃ_Ｌ１，Ｃ_Ｌ２…出力負荷容量 Ｃ_ＬＸ…出力負荷容量の閾値 ＩＮＶ…インバータ素子，セル名 Ｔ…１つのセルについての遅延時間 ＴＯＰ…半導体集積回路の最上位階層 Ｘ１，Ｘ２…セルのインスタンス名

フロントページの続き (72)発明者 登山 伸人 東京都新宿区市谷加賀町一丁目１番１号 大日本印刷株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数のセルを相互に接続してなる半導体
   集積回路について、個々のセルごとに、そのセル自身に
   よって生じる固有遅延値ｔ０と、所定の遅延因子を示す
   パラメータＰを引数とする関数ｆ（Ｐ）とを定義し、個
   々のセルごとの遅延時間Ｔを、前記固有遅延値ｔ０と前
   記関数ｆ（Ｐ）との和として求め、この遅延時間Ｔを用
   いて論理シミュレーションを行う方法において、 個々のセルについて、一定の固有遅延値ｔ０を定義し、
   この固有遅延値ｔ０を収容した第１のセルライブラリを
   作成する第１の段階と、 前記パラメータＰのとるべき範囲を複数ｎ個の領域に分
   割し、ｉ番目（１≦ｉ≦ｎ）の領域についてのセルの遅
   延時間Ｔｉが、Ｔｉ＝ｔ０ｉ＋ｆｉ（Ｐ）なる演算に基
   づいて定まるように、個々のセルごとに、それぞれｎ組
   の固有遅延値ｔ０ｉおよび関数ｆｉ（Ｐ）を定義し、こ
   れらｎ組の固有遅延値ｔ０ｉおよび関数ｆｉ（Ｐ）を収
   容した第２のセルライブラリを作成する第２の段階と、 半導体集積回路を構成する個々のセルについて、それぞ
   れ適用すべきパラメータＰを決定し、決定したパラメー
   タＰに基づいて、前記第２のセルライブラリから特定の
   固有遅延値ｔ０ｉおよび関数ｆｉ（Ｐ）を選択し、前記
   第１のセルライブラリ内の固有遅延値ｔ０を用いて、ｔ
   ｅ＝ｆｉ（Ｐ）＋（ｔ０ｉ−ｔ０）なる演算によって状
   態依存遅延値ｔｅを求める第３の段階と、 前段階で求めた状態依存遅延値ｔｅと前記第１のセルラ
   イブラリ内の固有遅延値ｔ０との和をセルの遅延時間Ｔ
   として用いて論理シミュレーションを実行する第４の段
   階と、 を有することを特徴とする集積回路の論理シミュレーシ
   ョン方法。
2. 【請求項２】 請求項１に記載の論理シミュレーション
   方法において、 パラメータＰを、複数ｍ個の遅延因子に関するｍ組の値
   ｐ１，ｐ２，…，ｐｍによって構成し、このｍ組の各値
   をそれぞれ座標軸にとったｍ次元空間を定義し、このｍ
   次元空間を複数ｎ個の領域に分割し、ｉ番目（１≦ｉ≦
   ｎ）の領域についての関数として、ｍ組の値ｐ１，ｐ
   ２，…，ｐｍを引数とした関数ｆｉ（ｐ１，ｐ２，…，
   ｐｍ）を定義するようにしたことを特徴とする集積回路
   の論理シミュレーション方法。
3. 【請求項３】 複数のセルを相互に接続してなる半導体
   集積回路について、個々のセルごとに、そのセル自身に
   よって生じる固有遅延値ｔ０と、所定の遅延因子を示す
   パラメータ値Ｐおよびこのパラメータ値Ｐに対する依存
   係数ｋとを定義し、個々のセルごとの遅延時間Ｔを、前
   記固有遅延値ｔ０と、前記パラメータ値Ｐおよび依存係
   数ｋとの積ｋ・Ｐからなる状態依存遅延値ｔｅと、の和
   として求め、この遅延時間Ｔを用いて論理シミュレーシ
   ョンを行う方法において、 個々のセルについて、所定の固有遅延値ｔ０を定義し、
   この固有遅延値ｔ０を収容した第１のセルライブラリを
   作成する第１の段階と、 前記パラメータ値Ｐのとるべき範囲を複数ｎ個の領域に
   分割し、パラメータ値Ｐがｉ番目（１≦ｉ≦ｎ）の領域
   に属する場合の遅延時間Ｔｉが、Ｔｉ＝ｔ０ｉ＋ｋｉ・
   Ｐなる演算に基づいて定まるように、個々のセルごと
   に、それぞれｎ組の固有遅延値ｔ０ｉおよび依存係数ｋ
   ｉを定義し、これらｎ組の固有遅延値ｔ０ｉおよび依存
   係数ｋｉを収容した第２のセルライブラリを作成する第
   ２の段階と、 半導体集積回路を構成する個々のセルについて、それぞ
   れ適用すべきパラメータ値Ｐを決定し、決定したパラメ
   ータ値Ｐに基づいて、前記第２のセルライブラリから特
   定の固有遅延値ｔ０ｉおよび依存係数ｋｉを選択し、前
   記第１のセルライブラリ内の固有遅延値ｔ０を用いて、
   ｔｅ＝ｋｉ・Ｐ＋（ｔ０ｉ−ｔ０）なる演算によって状
   態依存遅延値ｔｅを求める第３の段階と、 前段階で求めた状態依存遅延値ｔｅと前記第１のセルラ
   イブラリ内の固有遅延値ｔ０との和をそのセルについて
   の遅延時間Ｔとして論理シミュレーションを実行する第
   ４の段階と、 を有することを特徴とする集積回路の論理シミュレーシ
   ョン方法。
4. 【請求項４】 請求項１〜３のいずれかに記載の論理シ
   ミュレーション方法において、 第１のセルライブラリ内の固有遅延値ｔ０を、第２のセ
   ルライブラリ内にも収容するようにし、第３の段階にお
   ける状態依存遅延値ｔｅの演算を、第２のセルライブラ
   リのみを用いて行うようにしたことを特徴とする集積回
   路の論理シミュレーション方法。
5. 【請求項５】 請求項１〜４のいずれかに記載の論理シ
   ミュレーション方法において、 所定の遅延因子を示すパラメータ値Ｐとして、個々のセ
   ルの出力負荷容量Ｃ_Ｌを用いるようにし、セル間の配線
   に基づく遅延値を状態依存遅延値ｔｅとして定義するこ
   とを特徴とする集積回路の論理シミュレーション方法。
6. 【請求項６】 請求項１〜４のいずれかに記載の論理シ
   ミュレーション方法において、 所定の遅延因子を示すパラメータ値Ｐとして、個々のセ
   ルへの入力波形の歪みを示す値を用いるようにし、この
   入力波形の歪みに基づく遅延値を状態依存遅延値ｔｅと
   して定義することを特徴とする集積回路の論理シミュレ
   ーション方法。