JPH086980A - 消費電力の推定方法，消費電力の推定装置，配置配線の決定方法及び配置配線設計装置 - Google Patents

消費電力の推定方法，消費電力の推定装置，配置配線の決定方法及び配置配線設計装置

Info

Publication number
JPH086980A
JPH086980A JP7087840A JP8784095A JPH086980A JP H086980 A JPH086980 A JP H086980A JP 7087840 A JP7087840 A JP 7087840A JP 8784095 A JP8784095 A JP 8784095A JP H086980 A JPH086980 A JP H086980A
Authority
JP
Japan
Prior art keywords
signal
probability
power consumption
change
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7087840A
Other languages
English (en)
Other versions
JP2752597B2 (ja
Inventor
Masahiro Fukui
正博 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26421078&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH086980(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7087840A priority Critical patent/JP2752597B2/ja
Publication of JPH086980A publication Critical patent/JPH086980A/ja
Application granted granted Critical
Publication of JP2752597B2 publication Critical patent/JP2752597B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 ＣＭＯＳ等の電気回路のＬＳＩ設計におい
て、電気回路の正確な消費電力を迅速に推定する方法を
提供する。 【構成】 要素とこれに入出力信号を伝達するための信
号線とを備えた電気回路の消費電力を推定する方法であ
る。各要素について入力信号に対する出力信号が変化す
る確率を求め、これを利用して出力信号の変化確率を入
力信号の変化確率の関数として表す式を求めるステップ
と、入力信号の変化確率を与えるステップと、この式を
使用して、所定の変化確率を有する入力信号に対する各
信号線における信号の変化確率を求めるステップと、各
信号線の変化確率と各信号線の負荷との積を総和して電
気回路の消費電力を推定するステップとからなる。これ
により、テストパターンを使用して論理シミュレーショ
ンを行わなくても、各信号線の変化確率から回路の消費
電力を簡易かつ迅速に推定することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＣＭＯＳ・ＬＳＩ等の
電気回路に配置される各要素の配置配線を設計するのに
利用される消費電力の推定方法，消費電力の推定装置，
配置配線の決定方法及び配置配線の設計装置に係り、特
に消費電力の推定の簡易，迅速化対策に関する。
【０００２】
【従来の技術】近年、半導体集積回路等の高密度化に伴
い、回路内に配置される要素数は飛躍的に増大してお
り、各要素をどのように配置しどのように配線するか
は、重要な課題となっている。すなわち、同じ数の要素
数を同じ数の信号線で接続しても、配置配線の相違によ
って消費電力に差が生じ、消費電力の高い場合には、電
力の無駄を生じたり、発熱をどのように外部に放出する
か等の問題が生じる。
【０００３】そこで、ある回路の消費電力を予め正確に
推定することができれば、この推定結果を基に最適な配
置配線の設計を行うことが容易となる。かかる消費電力
の推定方法として、例えば刊行物「ＶＬＳＩの設計Ｉ：
岩波講座マイクロエレクトロニクスシリーズ（岩波書
店）」に開示されるように、回路の多点間を接続する信
号線の近似的な仮想配線長を求め、この仮想配線長に基
づき評価関数を設定し、繰り返し改善法によって、目的
関数を最小化する方法が知られている。すなわち、配線
の断面積をほぼ一定とすれば配線の負荷は配線の長さに
比例するので、仮想配線長によって消費電力や信号の遅
延等を総合的に評価し得るからである。
【０００４】また、例えば特開平２−１７１８６１号公
報に開示されるごとく、回路に所定のテストパターンを
与え、論理シミュレータ等を用いて各信号線のスイッチ
回数を求め、上記信号線の配線容量とスイッチ回数との
積の総和を求めることで回路の消費電力を推定しようと
するものが知られている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記刊
行物に記載の消費電力の推定方法のように、単に近似的
な配線長だけを考慮しても、消費電力の正確な値を見積
もることは困難である。すなわち、同じ総配線長を有す
る回路であっても、ある使用期間内に、各信号線のうち
長い信号線のスイッチング回数が多い回路では、長い信
号線のスイッチング回数が少ない回路よりも消費電力が
大きくなる。したがって、単に配線長を考慮して消費電
力を推定しただけでは、消費電力の推定結果に相当の誤
差が生じることになる。
【０００６】一方、上記公報の方法は、信号が切換わる
ときに特に大きな電流が流れることを利用する方法であ
り、このようにスイッチ回数を考慮することで消費電力
の推定精度を高めることができる。しかるに、論理シミ
ュレーションを行うにはその回路に適したテストパター
ンをも用いる必要があり、このテストパターンを作成す
るために多大の労力が費やされている。また、論理シミ
ュレーションの実行に際しても膨大な時間を要するとい
う問題がある。
【０００７】本発明は斯かる点に鑑みてなされたもので
あり、以下の目的を有する。
【０００８】第１の目的は、テストパターンを用いた論
理シミュレーションによることなく、簡易かつ迅速に、
かつ比較的高精度で電気回路の消費電力を推定しうる方
法を提供することにある。
【０００９】第２の目的は、上記第２の目的に加えて、
電気回路の消費電力を最小にするように電気回路の配置
配線を決定する方法を提供することにある。
【００１０】第３の目的は、テストパターンを用いた論
理シミュレーションにを行うことなく、迅速かつ比較的
高精度で電気回路の消費電力を推定しうる装置を低コス
トで提供することにある。
【００１１】第４の目的は、上記第３の目的に加えて、
電気回路の消費電力を最小にするように電気回路の配置
配線を決定しうる装置を提供することにある。
【００１２】
【課題を解決するための手段】上記第１の目的を達成す
るため、本発明では、請求項１〜９に記載される手段を
講じている。すなわち、出力信号の変化確率を入力信号
の変化確率の関数として表す式を求め、この式を利用し
て各信号線における信号の変化確率を求めることによ
り、電気回路の消費電力を正確かつ迅速に推定するもの
である。
【００１３】具体的に請求項１が講じた手段は、少なく
とも１つの要素と、上記要素に接続され少なくとも１つ
の入力信号及び少なくとも１つの出力信号をそれぞれ伝
達するための少なくとも２つの信号線とを備えた電気回
路の消費電力を推定する方法として、上記少なくとも１
つの要素への上記入力信号の変化に応じて出力信号が変
化する確率と上記入力信号の変化確率との積に基づき、
上記出力信号の変化確率を入力信号の変化確率の関数と
して表す式を求める第１のステップと、上記入力信号の
変化確率を与える第２のステップと、上記式を使用し
て、所定の変化確率を有する入力信号が上記電気回路に
入力されるときの各信号線における信号の変化確率を求
める第３のステップと、上記各信号線の変化確率と各信
号線の負荷との積を総和して、電気回路の消費電力を推
定する第４のステップとを備えた方法である。
【００１４】請求項２明が講じた手段は、請求項１にお
いて、上記要素を互いに直列に接続される少なくとも２
つの要素からなるものとし、上記第３のステップでは、
電気回路の入力側に配置された要素に接続される各信号
線の入力信号の変化確率と出力信号の変化確率とから順
次算出していく方法である。
【００１５】請求項３が講じた手段は、請求項１又は２
において、上記第１のステップでは、上記各要素の入力
信号と出力信号との真理値表を用いて上記式を求める方
法である。
【００１６】請求項４が講じた手段は、請求項１又は２
において、上記第１のステップでは、ＢＤＤ（Ｂinary
Ｄecision Ｄiagram）を用いて上記式を求める方法であ
る。
【００１７】請求項５が講じた手段は、請求項１又は２
において、上記第２のステップでは、上記入力信号が複
数ビットのデータからなる信号である場合に、上記入力
信号の分布状態と１クロック信号毎の入力信号のデータ
変化量の上限とを指定して、１クロック信号入力後の各
ビット値の変化確率を求める方法である。
【００１８】請求項６が講じた手段は、請求項１又は２
において、上記第２のステップでは、上記入力信号のデ
ータ変化量の上限が大きい場合に、上記各ビット値の変
化する確率Ｐvrを下記式 Ｐvr＝２×Ｐ（１）×Ｐ（０） （ただし、Ｐ（１），Ｐ（０）は、各ビット値が
“１”，“０”である確率）により求める方法である。
【００１９】請求項７が講じた手段は、請求項１又は２
において、上記第２のステップでは、上記入力信号のデ
ータ変化量の上限が小さい場合に、入力信号の分布領域
を変数の所定幅毎にｎ個の領域に区画し、各領域ｉ（ｉ
＝１〜ｎ）ごとに、各ビット値が“１”から１クロック
信号入力後に“０”に変化する確率Ｐ１ｉ（０）とビッ
ト値が“０”から１クロック信号入力後に“１”に変化
する確率Ｐ０ｉ（１）とを求め、各ビット値の変化する
確率Ｐvrを下記式 Ｐvr＝Σ｛Ｐ１ｉ（０）＋Ｐ０ｉ（１）｝ により求める方法である。
【００２０】請求項８が講じた手段は、請求項１におい
て、上記第２のステップでは、入力信号がランダムな論
理値を有するデータからなる信号である場合には、ビッ
ト値が変化する確率を１／２とする方法である。
【００２１】請求項９が講じた手段は、請求項１，２，
３，４，５，６，７又は８において、上記電気回路に
は、複数の素子及び信号線からなるＡＮＤ回路，ＯＲ回
路，ＮＯＲ回路，ＮＡＮＤ回路，ＥＸＯＲ回路等の基本
論理回路が配置されているものとし、上記各論理回路を
ユニット化し、これを１つの要素として、その入出力信
号の変化確率を予め求めておく方法である。
【００２２】上記第２の目的を達成するために、本発明
では、請求項１０に記載される配置配線の決定方法を講
じている。
【００２３】具体的に請求項１０が講じた手段は、複数
の要素と、上記各要素に接続される複数の信号線とを備
えた電気回路の消費電力を推定し、この消費電力に基づ
き最適な配置配線を決定する方法として、上記各要素へ
の入力信号の変化に応じて当該要素からの出力信号が変
化する確率と上記入力信号の変化確率との積に基づき、
上記出力信号の変化確率を入力信号の変化確率の関数と
して表す式を求める第１のステップと、上記電気回路へ
の入力信号の変化確率を与える第２のステップと、上記
式を使用して、所定の変化確率を有する入力信号が上記
電気回路に入力されたときの各信号線における信号の変
化確率を順次求める第３のステップと、上記各信号線の
変化確率と各信号線の負荷との積を総和して、電気回路
の消費電力を推定する第４のステップと、変化確率の高
い信号線の負荷を下げることで上記第４のステップで推
定される消費電力を抑制するように配置配線を決定する
第５のステップとを備えた方法である。
【００２４】上記第３の目的を達成するために、本発明
では、請求項１１に記載される手段を講じている。
【００２５】請求項１１が講じた手段は、複数の要素
と、上記各要素に接続される複数の信号線とを備えた電
気回路の消費電力を推定する消費電力の推定装置を対象
とする。そして、上記各要素への入力信号の変化に応じ
て当該要素からの出力信号が変化する確率と上記入力信
号の変化確率との積に基づき、上記出力信号の変化確率
を入力信号の変化確率の関数として表す式を予め記憶す
る記憶手段と、上記入力信号の変化確率を設定する変化
確率設定手段と、上記記憶手段に記憶される式を使用し
て、上記変化確率設定手段で設定される入力信号の変化
確率に対する各信号線の変化確率を求め、上記各信号線
の変化確率と各信号線の負荷との積を総和して、電気回
路の消費電力を推定演算する推定演算手段とを設ける構
成としたものである。
【００２６】上記第４の目的を達成するために、本発明
では、請求項１２に記載される手段を講じている。
【００２７】具体的に請求項１２が講じた手段は、複数
の要素と、上記要素に接続され少なくとも１つの入力信
号及び少なくとも１つの出力信号をそれぞれ伝達するた
めの少なくとも２つの信号線とを備えた電気回路の消費
電力を推定し、この消費電力に基づき最適な配置配線を
決定する配置配線の設計装置を対象とする。そして、上
記各要素への入力信号の変化に応じて当該要素からの出
力信号が変化する確率と上記入力信号の変化確率との積
に基づき、上記出力信号の変化確率を入力信号の変化確
率の関数として表す式を予め記憶する記憶手段と、上記
入力信号の変化確率を設定する変化確率設定手段と、上
記記憶手段に記憶される式を使用して、上記変化確率設
定手段で設定される入力信号の変化確率に対する各信号
線の変化確率を求め、上記各信号線の変化確率と各信号
線の負荷との積を総和して、電気回路の消費電力を推定
演算する推定演算手段と、該推定演算手段の演算結果を
用いて、上記変化確率の高い信号線の負荷を下げること
で消費電力を抑制するように配置配線を決定する配置配
線決定手段とを設ける構成としたものである。
【００２８】
【作用】請求項１では、入力信号の変化確率と出力信号
の変化確率との間の式を利用して、ある要素への入力信
号の変化確率が与えられると、当該要素からの出力信号
を伝達する各信号線における信号の変化確率が求められ
る。一般的に、トランジスタを配置した電気回路では、
各信号線が容量をもっており、信号のオン・オフの切換
わりによって消費される電力が最も大きい。したがっ
て、信号が変化する頻度を考慮した正確な消費電力の推
定が行われる。すなわち、テストパターンを用いた論理
シミュレーションを実行しなくても、迅速，簡易かつ比
較的高精度で消費電力の推定が行われる。
【００２９】請求項２では、第３のステップで、入力側
に配置された第１の要素に対する入力信号の変化確率を
変数として当該第１の要素の出力信号の変化確率が求め
られる。次に、上記第１の要素から出力された信号を入
力信号とする第２の要素について、上記第１の要素から
の出力信号を第２の要素への入力信号とし、すでに求め
られているこの入力信号の変化確率に基づき第２の要素
の出力信号の変化確率が求められる。そして、順次全て
の要素に接続される信号線における信号の変化確率が求
められることになる。
【００３０】請求項３では、各要素の真理値表から各信
号線における信号の変化確率が容易かつ確実に求められ
る。
【００３１】請求項４では、ＢＤＤを利用して各信号線
における信号の変化確率が短時間で求められることにな
る。
【００３２】請求項５では、複数ビットのデータ信号が
入力信号である場合、当該ビット数で表される数値以上
の信号変化は生じないので、データの変化量の上限が指
定されると、分布状態に基づきＭＳＢからＬＳＢに至る
各ビットの１クロックに対する変化確率が容易に求めら
れる。
【００３３】請求項６では、入力データ値の変化量の上
限が大きい場合には、入力信号の変化後の値が変化前の
値の影響を受けないので、論理値“１”，“０”になる
確率を乗じて２倍することで、迅速に各ビットの変化確
率が求められる。
【００３４】請求項７では、入力信号のデータ値の変化
量の上限が小さい場合には、データ値の変化後の値が変
化前の値の影響を受けるが、かかる条件下でも、各領域
ごとにビットが“１”，“０”からそれぞれ“１”，
“０”に変化する確率が各変化幅毎に求められると、各
領域についての総和から各ビットの変化確率が容易に求
まることになる。
【００３５】請求項８では、ランダムな論理値からなる
入力データに対しても、容易に変化確率が求められる。
【００３６】請求項９では、ＡＮＤ回路，ＯＲ回路等の
基本論理回路は入出力信号間の真理値表が一義的に定ま
るので、これらをユニット化して１要素とすることで、
消費電力の推定処理がより迅速に行われることになる。
【００３７】請求項１０では、上記請求項１における第
１〜第４のステップによって、消費電力の推定が行われ
ると、次に第５のステップで、変化確率の高い信号線の
負荷例えば長さを下げるように配置配線が行われる。従
って、消費電力の少ない電気回路を迅速に構成すること
が可能となる。
【００３８】請求項１１では、変化確率設定手段により
ある要素への入力信号の変化確率が与えられると、推定
演算手段により、入力信号の変化確率と出力信号の変化
確率との間の式を利用して、当該要素からの出力信号を
伝達する各信号線における信号の変化確率が求められ
る。従って、テストパターンやテストパターンを用いた
論理シミュレーションを行うための装置を備えていなく
ても、比較的高精度で消費電力の推定が行われ、消費電
力の推定装置のコストの低減が可能となる。
【００３９】請求項１２では、請求項１１の構成に加
え、配置配線決定手段を設けることだけで、電気回路の
信号線の負荷を最小にしうる配置配線が行われる。従っ
て、配置配線の設計装置のコストの低減が可能となる。
【００４０】
【実施例】以下、本発明の実施例について、図面に基づ
き説明する。
【００４１】（第１実施例）図１は第１実施例に係るＬ
ＳＩ設計装置の一部の構成を示すブロック図である。図
１に示すように、ＬＳＩ設計装置は、セルライブラリ１
１，ネットリスト部１２，ネット信号統計情報部１３等
を内蔵する記憶手段としての記憶装置１と、該記憶装置
１の記憶情報に基づいて回路の消費電力を推定演算する
消費電力推定演算手段としての消費電力解析システム２
と、該消費電力解析システム２で推定された回路の消費
電力に基づき最適な配置配線を決定する配置配線決定手
段としての計算機３と、解析，演算結果を表示する表示
装置４とを備えている。上記記憶装置１及び消費電力解
析システム２により本発明にいう消費電力推定装置が構
成されている。
【００４２】ここで、上記セルライブラリ１１には、ピ
ン情報，各要素の入出力信号間の真理値表，各信号線に
おける信号の変化確率，ピンのデータ，コントロールの
区別等が記憶されている。図３は、セルライブラリ１１
に登録されているある要素の入出力信号の真理値表及び
各ピン間における信号の変化確率の例を示し、図４はネ
ット信号統計情報部１３の記憶内容の例を示す。ただ
し、これらは、図５に示すように、要素４１に、各々入
力信号ＩＰ1 ，ＩＰ2 が入力される２つの入力端子４２
ａ，４２ｂと、制御信号ＱＰ1 が入力される１つの制御
入力端子４３と、各々出力信号ＯＰ1 ，ＯＰ2 が出力さ
れる２つの出力端子４４ａ，４４ｂとが設けられている
電気回路についての例である。
【００４３】また、図２は上記ＬＳＩ設計装置による最
適配置配線の決定手順を示すフロ―チャ―トである。ま
ず、ステップＳＴ１で、セルライブラリ１１，ネット情
報部１２等の記憶内容に基づいて、入力信号の変化確率
を変数とし出力信号の変化確率を入力信号の変化確率の
関数とする式を算出し、ステップＳＴ２で電気回路への
入力信号の変化確率を与え、ステップＳＴ３で各信号線
における信号の変化確率を算出し、ステップＳＴ４で、
消費電力の推定演算を行った後、ステップＳＴ５で消費
電力をも考慮して最適な配置配線を決定する。
【００４４】次に、上記フロ―チャ―トの各ステップに
おける具体的な処理について、詳細に説明する。ここ
で、処理対象となる電気回路として、上記図３に示すよ
うな電気回路をさらに一般化して、入力信号ＩＰi と出
力信号ＯＰj とを有する電気回路を想定する。
【００４５】まず、ステップＳＴ１の式を計算するステ
ップにおける処理について説明する。各要素に対して、
電気回路の入力信号の変化確率と出力信号の変化確率と
の間の式を計算するが、この式は、以下の方法で求め
る。例えば要素のある入力信号ＩＰi とある出力信号Ｏ
Ｐj との組み合わせ（つまり起こりうる事象）は下記表
１に示す入力信号−出力信号間の論理の真理値表によっ
て記述され、各事象が生じる確率Ｐ１〜Ｐ４とする。
【００４６】
【表１】 上記入力信号−出力信号間の論理の真理値表に基づき、
入力信号が“１”である時に出力信号が“１”となる確
率Ｐ１、同様に、入力信号が“０”で出力信号が“１”
となる確率Ｐ２、入力信号が“１”で出力信号が“０”
となる確率Ｐ３、入力信号が“０”で出力信号が“０”
となる確率Ｐ４をそれぞれ求める。
【００４７】この時、入力信号が“１”から“０”に変
化した時に出力信号が変化する確率は、下記式(1) ＰvO1-0 ＝Ｐ１×Ｐ４＋Ｐ２×Ｐ３ (1) で表される。同様に、入力信号が“０”から“１”に変
化した時に出力信号が変化する確率は、下記式(2) ＰvO0-1 ＝Ｐ４×Ｐ１＋Ｐ３×Ｐ２ (2) で表される。すなわち、入力信号ＩＰi が変化した時に
出力信号が変化する確率ＰvOi-j は、下記式(3) ＰvOi-j ＝２×（Ｐ４×Ｐ１＋Ｐ３×Ｐ２） (3) で与えられる。
【００４８】上記(3) 式を一般化すると、各入力信号Ｉ
Ｐi が変化する確率ＰvIi が与えられているとすれば、
一般に、出力信号が変化する確率ＰvOj は、下記式(4) ＰvOj ＝ΣＰvOi-j ×ＰvIi (4) で与えられる。ただし、上記式(4) 中の文字Σは、当該
要素への入力信号の数ｎに対して、ｉ＝１〜ｎについて
加算を行なうことを意味する。上記式(4) は、各入力信
号ＩＰi の変化に応じて各出力信号ＯＰj が変化する確
率ＰvOi-j を真理値表から求め、この変化確率ＰvOi-j
と各入力信号ＩＰi の変化確率ＰＩi との積を各入力信
号線について加算したものである。すなわち、出力信号
の変化確率を入力信号の変化確率の関数として表す式で
ある。
【００４９】なお、現実に消費電力を推定する際には、
信号の変化確率から信号の変化回数に換算しておくほう
が計算上都合がよい。上記式(4) から容易に換算し得る
ように、各入力信号ＩＰi が変化する回数ＣvIi が与え
られているとすれば、一般に、出力信号ＯＰj が変化す
る回数ＣvOj は、下記式(5) ＣvOj ＝ΣＰvOi-j ×ＣvIi (5) で与えられる。したがって、実際の計算では、入力信号
の変化回数ＣvIi を変数とし出力変化回数ＣvOj をその
関数とする式(5) を使用するのが好ましい。
【００５０】ここで、上記表１に示す真理値表を有する
電気回路（図５参照）に対する計算例を説明する。ま
ず、入力信号ＩＰ1 の変化に応じて出力信号ＯＰ1 が変
化する確率ＰvO1-1 を計算する。図３からわかるよう
に、入力信号ＩＰ1 が“１”で出力信号ＯＰ1 が“１”
である確率Ｐ１は「１／４」であり、入力信号ＩＰ1 が
“０”で出力信号ＯＰ1 が“１”である確率Ｐ２は「１
／８」であり、入力信号ＩＰ1 が“１”で出力信号ＯＰ
1 が“０”である確率Ｐ３は「１／４」であり、入力信
号ＩＰ1 が“０”で出力信号ＯＰ1 が“０”である確率
Ｐ４は「３／８」である。したがって、入力信号ＩＰ1
が変化したときに出力信号ＯＰ1 が変化する確率ＰvO
1-1 は、上記式(3) を利用して下記のように算出され
る。ただし、入力信号の各状態の発生確率は、セルライ
ブラリ１１内への設定時には決定することができないの
で、すべて均等である（１／８）としている。
【００５１】ＰvO1-1 ＝２×（Ｐ４×Ｐ１＋Ｐ３×Ｐ
２）＝２×｛（３／８）×（１／４）＋（１／４）×
（１／８）｝＝１／４＝０．２５ 以下、上述の手順と同様に計算することで、上記図３の
下段に示すような入力信号ＩＰi の変化に応じて出力信
号ＯＰ1 ，ＯＰ2 が変化する確率ＰvOi-1 ，ＰvOi-2 が
算出される。そして、各入力信号ＩＰ1 ，ＩＰ2 が変化
する確率ＰvI1，ＰvI2 が分かれば、上記式(4) を利用
して、各入力端子ＩＰ1 ，ＩＰ2 からの入力信号の変化
に応じて出力信号ＯＰ1 が変化する確率ＰvO1 と、各入
力信号ＩＰ1 ，ＩＰ2 の変化に応じて出力信号ＯＰ2 が
変化する確率ＰvO2 とが求められることになる。
【００５２】次に、入力信号の変化確率を与えるステッ
プＳＴ２における処理内容について説明する。入力信号
の変化確率は、入力データの種類等に応じて、次の
（Ｉ）、（II）のいずれかの方法により求める。
【００５３】（Ｉ）入力信号が複数ビットで表現された
数値データである場合 入力信号の分布状態つまり正規分布であるか均一分布で
あるか等と、１クロック当たりの入力信号の変化量の上
限とを指定することにより、１クロック分の時間が経過
した時の入力信号値の変化確率を統計的に求める。例え
ば、入力信号の分布状態によって、下記のように、ＭＳ
ＢからＬＳＢに至る各ビットの値を示す信号の論理値
（以下、単に「ビット値」という）が変化する確率が求
まる。
【００５４】 信号値の変化量の上限が十分大きく、
変化後の信号値が変化前の信号値の影響を受けない場合 この場合には、変化後の信号値は変化前の信号値に依存
しない。つまり変化前の信号値の束縛を受けることなく
変化しうる。従って、信号値が“１”となる確率は、変
化前に“１”で変化後に“０”となる確率と、変化前に
“０”で変化後に“１”となる確率とを加算することに
より求まる。従って、ビット値が“１”である確率をＰ
k （１）、ビット値が“０”である確率をＰk （０）と
すると、ビット値が変化する確率Ｐvrk は、下記式(6) Ｐvrk ＝２×Ｐk （１）×Ｐk （０） (6) で表される。
【００５５】 入力データ値の変化幅が小さい場合つ
まり変化後の値が変化前の値の影響を受ける場合 例えば図８に示すような入力信号の分布状態を示すグラ
フを、変数の分布方向に対して、均等な変化幅で区切
り、各領域Ｒei毎に、上記ビット値が“１”で１クロッ
ク信号が入力された後に上記ビット値が“０”に変化す
る確率Ｐvrk （０）と、上記ビット値が“０”で１クロ
ック信号が入力された後に上記ビット値が“１”である
確率Ｐvrk （１）とをそれぞれの変化幅ごとに求める。
上記ビット値が変化する確率Ｐvrk は、下記式（7) Ｐvrk ＝Σ｛Ｐvrk （０）＋Ｐvrk （１）｝ (7) で表される。
【００５６】（II）入力データ（１ビット）がランダム
な論理値である場合上記各ビット値が“１”である確率
Ｐk （１）と“０”である確率Ｐk （０）はともに１／
２である。故に、上記ビット値が変化する確率Ｐvrk
は、下記式(8) Ｐvrk ＝２×Ｐk （１）×Ｐk （０）＝１／２ (8) で表される。これは、例えば自動制御を行う電気回路に
おいてしばしば生じる現象である。
【００５７】そして、入力信号の変化回数は、上述の方
法により、入力信号の変化確率が求められると、その変
化確率に均一な数値（全変化回数）をかけることにより
求められる。
【００５８】以下、上述の基本的方法に従い入力信号の
変化確率を求める手順を具体的に説明する。
【００５９】例えば、図６に示すような電気回路を想定
する。つまり、各々“１”又は“０”からなる４つのビ
ット値ＳA0〜ＳA3で表されるデータＤA からなる入力信
号と、各々論理値“１”又は“０”からなる４つのビッ
ト値ＳB0〜ＳB3で表されるデータＤB からなる入力信号
とが入力され、各要素４５〜４７で信号の変換を受けた
後、各々論理値“１”又は“０”からなる４つのビット
値ＳO0〜ＳO3で表されるデータＤO からなる出力信号が
得られる電気回路である。ただし、ビット値ＳAO，ＳB
0，ＳO0がＬＳＢであり、ビット値ＳA3，ＳB3，ＳO3が
ＭＳＢである。そして、上記データＤA については、図
７に示すように、発生確率ＰA が均一値１／１６となる
分布状態を示し、データＤB については、図８に示すよ
うに、データＤB が大きくなるほど発生確率ＰB が小さ
くなるような分布状態を示しているものとする。
【００６０】ここで、値の変化量が大きい場合における
各ビット値ＳA0〜ＳA3，ＳB0〜ＳB3が論理値“１”とな
る確率Ｐk （１）（k ＝A0〜A3，B0〜B3）と、各ビット
値ＳA0〜ＳA3，ＳB0〜ＳB3が論理値“１”のときに入力
データ値ＤA ，ＤB が取りうる値（場合の数）とを下記
表２に示す。
【００６１】
【表２】 また、データＤB の各値に対し、同データをとり得る確
率ＰB を下記表３に示す。
【００６２】
【表３】 上記表３のうちデータＤB の値がそれぞれ「８」〜「１
５」となる確率の総和が、入力信号のＭＳＢであるビッ
ト値ＳB3が論理値“１”となる確率に相当し、この場
合、表２に示すように、ビット値ＳB3が“１”となる確
率は「０．２４」となる。
【００６３】上述のように、各ビット値ＳA0〜ＳA3，Ｓ
B0〜ＳB3が論理値“１”となる確率が求まると、これに
基づき入力信号の変化確率が求められる。また、各ビッ
ト値ＳA0〜ＳA3，ＳB0〜ＳB3が論理値“０”となる確率
Ｐk （０）は、各ビット値ＳA0〜ＳA3，ＳB0〜ＳB3が論
理値“１”となる事象の余事象の確率であるから、下記
式(9) Ｐk （０）＝１−Ｐk （１） (9) で表される。したがって、上記式(6) から、各ビット値
ＳA0〜ＳA3が変化する確率ＰvrA0〜ＰvrA3及びビット値
ＳB0〜ＳB3が変化する確率ＰvrB0〜ＰvrB3は、それぞ
れ、以下のように計算される。
【００６４】ＰvrA0＝２×ＰA0（１）×ＰA0（０） ＝２×０．５×０．５＝０．５ ＰvrA1＝２×ＰA1（１）×ＰA1（０） ＝２×０．５×０．５＝０．５ ＰvrA2＝２×ＰA2（１）×ＰA2（０） ＝２×０．５×０．５＝０．５ ＰvrA2＝２×ＰA3（１）×ＰA3（０） ＝２×０．５×０．５＝０．５ ＰvrB0＝２×ＰB0（１）×ＰB0（０） ＝２×０．５×０．５＝０．５ ＰvrB1＝２×ＰB1（１）×ＰB1（０） ＝２×０．５×０．５＝０．５ ＰvrB2＝２×ＰB2（１）×ＰB2（０） ＝２×０．４×０．６＝０．４８ ＰvrB3＝２×ＰB3（１）×ＰB3（０） ＝２×０．２４×０．７６＝０．３６ すなわち、図６に示す要素４５，４６への各入力信号線
における入力信号の変化確率が求まることになる。
【００６５】次に、信号値の変化量が小さい場合におけ
る入力信号の変化確率の具体的な算出手順について説明
する。この場合も、上記図６〜図８に示す信号状態を前
提として考える。また、信号値の変化は１クロック当り
「４」以下であるとつまり信号値の変化の上限が「４」
であると仮定し、ビット値ＳA3についての算出手順を説
明する。図９に示すように、入力データＤA の値「０」
〜「１５」間での領域を変化幅「４」で、４つの領域Ｒ
e1〜Ｒe4に区画する。すると、各領域Ｒe1〜Ｒe4におけ
るビット値ＳA3が論理値“１”である確率ＰA3（１）
と、１クロック信号が入力された後に“０”である確率
Ｐ１A3（０）とは、下記表４に示される値となる。
【００６６】
【表４】 ただし、上記表４において、１クロック信号が入力され
た後に“０”である確率Ｐ１A3（０）は、下記のように
算出される。すなわち、ビット値ＳA3が“０”のときと
はデータ値ＤA が「０」〜「７」のときであるから、領
域Ｒe1では、データ値の変化量が「４」であっても
「７」であることから、Ｐ１A3（０）は「１」になる。
領域Ｒe2では、Ｐ１A3（０）は、現在データＤA が
「４」，「５」，「６」，「７」である確率（いずれも
均一値１／１６）と、この各データ値から最大「４」し
か移動しないとして１クロック信号が入力された後に
“０”となる確率８／９，７／９，６／９，５／９とを
乗じた後、各積を総和したものになる。領域Ｒe3では、
Ｐ１A3（０）は、現在データＤA が「８」，「９」，
「１０」，「１１」である確率（いずれも１／１６）
と、この各データ値から最大「４」しか移動しないとし
て１クロック信号が入力された後に“０”となる確率４
／９，３／９，２／９，１／９とを乗じた後、各積を加
算したものになる。また、領域Ｒe4では、現在のデータ
値が最小値「１２」のときでも、１クロック信号が入力
された後に「８」よりも小さくなることはないので、Ｐ
１A3（０）は「０」になる。
【００６７】従って、上記表４を用いて、各領域Ｒe1〜
Ｒe4においてビット値ＳA3が論理値“１”から“０”に
変化する確率ＰvrRi（０）（i ＝１〜４）は、下記のよ
うに算出される。
【００６８】ＰvrR1（０）＝０×１＝０ ＰvrR2（０）＝０×（２６）／（１６×９）＝０ ＰvrR3（０）＝１０／（１６×９）＝５／７２ ＰvrR4（０）＝１×０＝０ したがって、ビット値ＳA3が“１”から１クロック信号
が入力された後に“０”に変化する確率ＰvrA3（０）
は、下記のように算出される。
【００６９】ＰvrA3（０）＝ΣＰvrRi（０）＝５／７２ 同様に、ビット値ＳA3が“０”から１クロック信号が入
力された後に“１”に変化する確率ＰvrA3（１）は、下
記のように算出される。
【００７０】ＰvrA3（１）＝ΣＰvrRi（１）＝５／７２ よって、ビット値ＳA3が変化する確率ＰvrA3は、式(7)
を用いて下記のように算出される。
【００７１】ＰvrA3＝ΣＰvrRi（０）＋ΣＰvrRi（１） ＝５／７２＋５／７２＝０．１４ 次に、図２のフロ―チャ―トの消費電力を推定するステ
ップＳＴ４における処理内容について説明する。
【００７２】各信号線の消費電流Ｉn は、上記信号線の
信号の変化回数Ｓn 上記信号線の配線容量Ｃn （Ｃn は
配線に接続するゲート容量も含む）の積で与えられる。
したがって、電気回路全体の消費電流Ｉ、消費電力Ｗは
それぞれ下記式(10)，(11) Ｉ＝Σ（Ｓn ×Ｃn ×Ｖ） (10) Ｗ＝Ｖ×Σ（Ｓn ×Ｃn ） (11) で表される（ただし、電圧Ｖは一定であると仮定）。こ
こで、上記式(5) を用いることで、信号の変化確率を信
号の変化回数に容易に換算し得る。
【００７３】そして、上記図２のフロ―チャ―トのステ
ップＳＴ５における処理で、消費電力Ｗを考慮して、最
適な配置配線が決定されることになる。
【００７４】図１０は、上記図２のステップＳＴ５の詳
細を示すサブフローを示す。この配置配線の最適化処理
では、まず目的関数を設定し、繰り返し改善法によっ
て、目的関数を最小化する。繰り返し改善方法とは、セ
ルの移動あるいは交換等の１回の変化をランダムあるい
はある評価規準のもとで選択し、上記の変化を起こした
場合の目的関数の変化を観測し、ある条件のもとで、そ
の変化を受理するというプロセスを繰り返し、目的関数
の最適化を図ろうとするものである。図１０は、繰り返
し改善法の１種であるシミュレーティッド・アニーリン
グ法による配置配線の最適化処理を示している（［21］
Ｓ．Ｋirkpatrick, Ｃ．Ｄ．Ｇelatt andＭ．Ｐ．Ｖecc
hi,“Ｏptimization by Ｓimulated Ａnnealing”，
Ｓcience，Ｖol.220, Ｎ.4598,pp.671-680, Ｍay 1983.
参照）。本実施例では、上述の繰り返し改善法によって
用いられる配置配線の評価関数を以下のように設定する
ことによって実現する。
【００７５】まず、上記配置配線の評価関数Ｆとして、
下記式(12) Ｆ＝Ａ１×ΣＬn ＋Ａ２×Ｗ (12) を設定する。ここで、式(12)において、Ａ１、Ａ２はパ
ラメータ、ΣＬn は配線長、Ｗは上記のステップＳＴ１
〜ＳＴ４で求めた消費電力である。本実施例では、２項
目の最適化を優先するために、Ａ１＝１、Ａ２＝１００
を用いる（ただし、この評価式において、信号線からク
ロック配線は除外する）。
【００７６】図１０のフロー中、Ｔ、α、Ｋはシミュレ
ーティッドアニーリング法の最適効果に影響を与えるパ
ラメータであり、本発明の本実施例においては、Ｔ０＝
１、α＝0.9 、Ｋ＝３０００を用いた。
【００７７】まず、ステップＳＴ５１でＴ＝Ｔ０と設定
し、ステップＳＴ５２で電気回路内の要素をランダムに
配置して配置配線の評価関数Ｆを求める。次に、ステッ
プＳＴ５３でＩ＝０と設定してから、ステップＳＴ５４
で要素又は要素のペアをランダムに交換し、移動又は交
換を行ったと仮定した場合の増分ΔＦを計算する。
【００７８】そして、ステップＳＴ５５でΔＦ≧０か否
かを判別し、ΔＦ≧０であれば、要素の移動又は交換に
よって改善効果が生じると判断し、ステップＳＴ５６に
進んで上記ステップＳＴ５４で仮定した要素の移動又は
交換を実行した後、ステップＳＴ５７でＩ＝Ｉ＋１と更
新をする。一方、上記ステップＳＴ５５の判別で、ΔＦ
≧０でない場合には、要素の移動又は交換による改善効
果が疑わしいと判断してステップＳＴ５７に移行する。
そして、ステップＳＴ５８で乱数Ｒ（０＜Ｒ＜１）を発
生し、ステップＳＴ５９で、Ｒ＜ｅｘｐ（−ΔＦ／Ｔ）
か否かを判別する。そして、Ｒ＜ｅｘｐ（−ΔＦ／Ｔ）
でなければステップＳＴ５６に進んで要素の移動又は交
換を行ってから上記ステップＳＴ５７でＩの更新を行
い、Ｒ＜ｅｘｐ（−ΔＦ／Ｔ）であれば要素の移動又は
交換を行うことなくステップＳＴ５７に進んでＩの更新
を行う。つまり、このステップＳＴ５８，ＳＴ５９の処
理を行うことで、局所最適解に陥るのを回避している。
【００７９】次に、ステップＳＴ６０に進み、Ｉ≧Ｋか
否かを判別し、Ｉ≧ＫでなければステップＳＴ５４に戻
って、上記ステップＳＴ５４〜５７の処理を繰り返し、
Ｉ≧Ｋになると、ステップＳＴ６１で、ステップＳＴ５
３の初期値の設定以降、要素の移動又は交換が起こった
か否かを判別し、要素の移動又は交換が起こっていれば
ステップＳＴ６２に進んで、まだ改善し得る可能性があ
ると判断して、Ｔ＝αＴとパラメータＴを所定割合だけ
小さくするよう再設定してから、上記ステップＳＴ５２
に戻る。
【００８０】そして、上記ステップＳＴ６１の判別で、
ステップＳＴ５３の処理以降、要素の移動又は交換が起
こっていなければ、配置配線の改善の余地はないと判断
し、最適化のための処理を終了する。
【００８１】次に、本実施例で行った具体的な配置配線
の最適化の例について、図１１に示す論理回路を用いて
説明する。図１１に示すように、論理回路には、２つの
入力端子Ｐｘ，Ｐｙと各々信号線６１，６２を介して接
続され２つの入力信号がいずれも“１”のときにのみ論
理信号“０”を出力する第１ＮＡＮＤ回路５１と、該第
１ＮＡＮＤ回路５１の出力側と出力端子Ｐｚとに各々信
号線６３，６４を介して接続され２つの入力信号がいず
れも“１”のときにのみ論理信号“０”を出力する第２
ＮＡＮＤ回路５２と、該第２ＮＡＮＤ回路５２と信号線
６５を介して接続され入力信号を一時的に保持した後出
力するフリップフロップ５３とが配置されている。図１
１の（）内の数字は、上述の解析で求められた所定時間
内における信号の変化回数である。
【００８２】図１２は、本実施例の配置配線の最適化処
理方法を用いて、配置配線を最適化した論理集積回路の
レイアウトの例を示す図である。図中の（）内の数値は
各信号線の配線容量を示している。
【００８３】上記評価関数の適用範囲は極めて広く、ア
レー状の配置配線のみならず、データパスレイアウト等
に用いられる線形配置や、形状の異なるゼネラルブロッ
クの配置配線等の、あらゆる配置配線問題に用いること
ができる。
【００８４】したがって、上記実施例では、電気回路の
消費電力を推定するに際し、信号線の総延長となる配線
長だけでなく、各信号線における信号の変化回数を考慮
することで、消費電力の推定精度が高くなる。特に、Ｃ
ＭＯＳ型半導体集積回路の場合、消費電力はほとんどが
信号線の充放電に要する電力で占められるので、前述し
た配線容量と、各信号線の信号が変化する回数に基づい
て消費電力を算出することで、推定精度が極めて高くな
る。
【００８５】その場合、上記従来の消費電力の推定方法
のごとく、テストパターンを用いる方法では、テストパ
ターンの準備とシミュレーションの実行とに膨大な時間
を要したが、上記実施例のごとく、高速かつ精度の高い
消費電力の推定を行うことができ、もって、電気回路の
最適な配置配線を行うことができる。
【００８６】（第２実施例）次に、第２実施例について
説明する。本実施例においても、上記第１実施例の図１
に示す装置の全体構成や、図２に示すフローチャートに
示す基本的な処理手順は、そのまま適用される。
【００８７】ここで、本実施例では、出力信号の変化確
率を入力信号の変化確率の関数として求めるステップ
（図２のステップＳＴ１）において、論理の真理値表で
はなく、ＢＤＤ（Ｂinary Ｄecision Ｄiagram）を利用
する。図１３（ａ），（ｂ）は、上記図５に示す電気回
路でかつ図３に示す真理値表に示すと同じ入力信号−出
力信号の対応関係を有する場合について、入力信号の変
化に応じて出力信号ＯＰ1 ，ＯＰ2 が変化する確率を求
めるためのＢＤＤをそれぞれ示す。図中の円で示される
各頂点ＣＲ１〜ＣＲ８は、１個のバイナリー関数を表現
しており、そこから出るパス７０Ａ〜７０Ｈ，７１Ａ〜
７１Ｈは、その入力変数の値が“０”の場合，“１”の
場合の関数をそれぞれ表現する頂点に向かって延びてい
る。また、図中矩形で示される頂点ＳＱ１，ＳＱ２は出
力信号ＯＰ1 の値がそれぞれ“１”，“０”の場合を示
し、頂点ＳＱ３，ＳＱ４は出力信号ＯＰ2 の値がそれぞ
れ“１”，“０”の場合を示す。
【００８８】例えば図１３（ａ）の場合、ＩＰ1 ＝０an
d ＩＰ2 ＝０and ＱＰ1 ＝１のときと、ＩＰ1 ＝１and
ＩＰ2 ＝０のとき（つまりＱＰ1 の値に拘らず）に出力
信号ＯＰ1 が“１”になることを示している。
【００８９】また、図１３（ｂ）の場合、ＩＰ1 ＝０an
d ＩＰ2 ＝１のとき（ＱＰ1 の値に拘らず）と、ＩＰ1
＝１and ＩＰ2 ＝０and ＱＰ1 ＝１のときに出力信号Ｏ
Ｐ2 が“１”になることを示している。
【００９０】つまり、上記第１実施例における図３に示
す真理値表と同じ内容を表現している。
【００９１】次に、このＢＤＤを利用して、入力信号Ｉ
Ｐ1 ，ＩＰ2 ，ＱＰ1 の変化に応じて出力信号ＯＰ1 ，
ＯＰ2 が変化する確率ＰvOi-j を求める手順を説明す
る。
【００９２】（Ａ） 入力信号ＩＰ1 が“１”で出力信
号ＯＰ1 が“１”となる確率 各入力信号ＩＰ1 ，ＩＰ2 が“１”である確率も“０”
である確率も等しいので、ＩＰ1 ＝１の確率つまり７０
Ｆを通過する確率は１／２である。次に、頂点ＣＲ３か
ら頂点ＳＱ１に延びるパス全てについて確率を求めれ
ば、入力信号ＩＰ1 が“１”で出力信号ＯＰ1 が“１”
となる確率が求まる筈である。結局、頂点ＣＲ３から頂
点ＳＱ１に到達するパスは７０Ｇのみなので、出力信号
ＯＰ1 が“１”となる確率は、 （１／２）×（１／２）＝１／４ となる。
【００９３】（Ｂ） 入力信号ＩＰ2 が“１”で出力信
号ＯＰ1 が“０”となる確率 パス７０Ａ及びパス７０Ｆを通って頂点ＳＱ2 に到達す
る場合と、パス７０Ｄ及びパス７０Ｅを通って頂点ＳＱ
2 に到達する場合との２通りである。従って、出力信号
ＯＰ1 が“０”となる確率は、 （１／２）×（１／２）＋（１／２）×（１／２）＝１
／２ となる。
【００９４】（Ｃ） 入力制御信号ＱＰ1 が“１”で出
力信号ＯＰ1 が“０”となる確率 頂点ＣＲ４から頂点ＳＱ2 に至る場合はないので、頂点
ＣＲ４を通らずに頂点ＳＱ2 に到達する場合のみであ
る。したがって、この場合の確率は、 （１／２）×（１／２）＋（１／２）×（１／２）＝１
／２ となる。
【００９５】（Ｄ） その他 以上の例と同様に計算することにより、各入力信号ＩＰ
1 ，ＩＰ2 の値“１”，“０”に対して出力信号Ｏ
Ｐ1 ，ＯＰ2 の値“１”，“０”が対応する確率を求め
ることができる。その値を以下にまとめて示す。
【００９６】１．入力信号ＩＰ1 と出力信号ＯＰ1 との
間 入力信号ＩＰ1 が“１”で出力信号ＯＰ1 が“１”とな
る確率 １／４ 入力信号ＩＰ1 が“０”で出力信号ＯＰ1 が“１”とな
る確率 １／８ 入力信号ＩＰ1 が“１”で出力信号ＯＰ1 が“０”とな
る確率 １／４ 入力信号ＩＰ1 が“０”で出力信号ＯＰ1 が“０”とな
る確率 ３／８ ２．入力信号ＩＰ1 と出力信号ＯＰ2 との間 入力信号ＩＰ1 が“１”で出力信号ＯＰ2 が“１”とな
る確率 １／８ 入力信号ＩＰ1 が“０”で出力信号ＯＰ2 が“１”とな
る確率 １／４ 入力信号ＩＰ1 が“０”で出力信号ＯＰ2 が“１”とな
る確率 ３／８ 入力信号ＩＰ1 が“０”で出力信号ＯＰ2 が“０”とな
る確率 １／４ ３．入力信号ＩＰ2 と出力信号ＯＰ1 との間 入力信号ＩＰ2 が“１”で出力信号ＯＰ1 が“１”とな
る確率 ０ 入力信号ＩＰ2 が“０”で出力信号ＯＰ1 が“１”とな
る確率 ３／８ 入力信号ＩＰ2 が“１”で出力信号ＯＰ1 が“０”とな
る確率 １／２ 入力信号ＩＰ2 が“１”で出力信号ＯＰ1 が“１”とな
る確率 １／８ ４．入力信号ＩＰ2 と出力信号ＯＰ2 との間 入力信号ＩＰ2 が“１”で出力信号ＯＰ2 が“１”とな
る確率 １／４ 入力信号ＩＰ2 が“０”で出力信号ＯＰ2 が“１”とな
る確率 １／８ 入力信号ＩＰ2 が“１”で出力信号ＯＰ2 が“０”とな
る確率 １／４ 入力信号ＩＰ2 が“０”で出力信号ＯＰ2 が“０”とな
る確率 ３／８ そして、最終的に、上記第１実施例と同様に、上記図３
の下段に示すごとく入力信号ＩＰi の変化に応じて出力
信号ＯＰ1 ，ＯＰ2 が変化する確率ＰvOi-1 ，ＰvOi-2
が算出される。そして、各入力信号ＩＰ1 ，ＩＰ2 が変
化する確率ＰvI1 ，ＰvI2 が分かれば、上記式(4) を利
用して、各入力信号ＩＰ1 ，ＩＰ2 の変化に応じて出力
信号ＯＰ1 が変化する確率ＰvO1 と、各入力信号Ｉ
Ｐ1 ，ＩＰ2の変化に応じて出力信号ＯＰ2 が変化する
確率ＰvO2 とが求められることになる。
【００９７】なお、説明は省略するが、入力信号の変化
確率を求める手順，方法や消費電力を最小にするための
配置配線の最適化処理については、上記第１実施例で述
べた方法が適用される。
【００９８】本実施例では、上記第２実施例と比較し
て、各信号線の変化確率の計算時間を短縮できるという
利点がある。すなわち、第１実施例のごとく真理値表を
利用すると、入力信号線がｎ個で出力信号線がｎ個の場
合には２n 個の真理値表を作成する必要があるが、本実
施例のごとくＢＤＤを利用する場合には、多くの場合に
おいてｎ×Ｋ（Ｋは定数）個の頂点を有するＤiagramに
圧縮できるので、要素数が多くなればなるほど計算時間
が大幅に短縮できるのである。
【００９９】
【発明の効果】以上説明したように、請求項１によれ
ば、電気回路の消費電力の推定方法として、入力信号の
変化確率と出力信号の変化確率との間の関数関係を表す
式に基づき、入力信号の変化確率を与え、入力信号に対
する各信号線における信号の変化確率を求め、各信号線
の変化確率と各信号線の負荷との積を総和して電気回路
の消費電力を推定するようにしたので、テストパターン
を使用してシミュレーションを行う方法のような膨大な
手間と時間とを要することなく精度の高い消費電力の推
定を行うことができ、よって、推定処理の簡易化と迅速
化とを図ることができる。
【０１００】請求項２によれば、複数の直列に配置され
る要素を有する回路の場合には、入力側に配置された要
素の入出力信号の変化確率から順次各要素の入出力信号
の変化確率を求めるようにしたので、全ての要素に接続
される信号線における信号の変化確率を迅速に求めるこ
とができる。
【０１０１】請求項３によれば、各要素の真理値表を用
いて各信号線における信号の変化確率を求めるようにし
たので、演算の容易化と確実化とを図ることができる。
【０１０２】請求項４によれば、ＢＤＤを利用して各信
号線における信号の変化確率を求めるようにしたので、
演算速度の向上を図ることができる。
【０１０３】請求項５，６又は７によれば、入力信号が
複数ビットのデータ信号である場合、データ変化量の上
限を指定して１クロック信号入力後の各ビット値の変化
確率を求めるようにしたので、各ビットの１クロックに
対する変化確率をより正確に算出することができる。
【０１０４】請求項８によれば、ランダムな論理値から
なる入力データに対しては、入力信号のビット値が変化
する確率を１／２としたので、変化確率を容易に算出す
ることができる。
【０１０５】請求項９によれば、ＡＮＤ回路，ＯＲ回路
等の基本論理回路は予めユニット化して入出力信号の変
化確率を求めておくようにしたので、消費電力の推定処
理の迅速化を図ることができる。
【０１０６】請求項１０によれば、電気回路の配置廃線
の決定方法として、上述の消費電力の推定結果を利用し
て消費電力を最小にするようにしたので、消費電力の小
さい最適な配置配線構造を有する電気回路を提供するこ
とができる。
【０１０７】請求項１１によれば、消費電力の推定装置
として、入出力信号の変化確率間の関数関係を示す式を
予め記憶する記憶手段と、入力信号の変化確率を設定す
る変化確率設定手段と、式を使用して、入力信号の変化
確率に対する各信号線の変化確率を求め各信号線の変化
確率と各信号線の負荷との積を総和して電気回路の消費
電力を推定演算する推定演算手段とを設ける構成とした
ので、テストパターンを備えることなく迅速かつ比較的
高精度で消費電力の推定を行うことができる消費電力の
推定を行うことができ、よって、消費電力推定装置の性
能の向上とコストの低減とを図ることができる。
【０１０８】請求項１２によれば、配置配線の設計装置
として、上記請求項１１の手段に加え、信号の変化確率
の高い信号線の負荷を下げるように配置配線を決定する
手段を設けたので、迅速かつ比較的高精度な処理により
消費電力の小さい電気回路を構成することができ、よっ
て配置配線の設計装置の性能の向上と製造コストの低減
とを図ることができる。
【図面の簡単な説明】
【図１】第１及び第２実施例に係るＬＳＩ設計装置の一
部の構成を示すブロック図である。
【図２】第１及び第２実施例に係る配置配線の決定方法
の手順を示すフロ―チャ―ト図である。
【図３】第１実施例に係るＬＳＩ設計装置のセルライブ
ラリの登録内容を示す図である。
【図４】第１及び第２実施例に係るＬＳＩ設計装置のネ
ット信号統計情報部の登録内容を示す図である。
【図５】第１及び第２実施例で入力信号の変化に応じて
出力信号が変化する確率を求めるために例として用いた
基本的な要素の構成を概略的に示す模式図である。
【図６】第１実施例に係る４ビットの入力信号が入力さ
れる論理回路の例を示すブロック図である。
【図７】第１実施例に係る均一な分布状態を有する入力
データの特性図である。
【図８】第１実施例に係る数値が大きくなるほど発生確
率が小さくなる入力データの特性図である。
【図９】第１実施例において４ビットの信号からなるデ
ータを複数の領域に区画する方法を説明するための図で
ある。
【図１０】シミュレーテッド・アニーリング法による配
置配線最適化処理の手順を示すフロ―チャ―ト図であ
る。
【図１１】第１実施例に係る配置配線の最適化処理に使
用した論理回路の例を示す電気回路図である。
【図１２】第１実施例に係る最適化処理を行った論理集
積回路のレイアウトを示す図である。
【図１３】第２実施例に係るＢＤＤを示す模式図であ
る。
【符号の説明】
１ 記憶装置（記憶手段） ２ 消費電力解析システム（推定演算手段） ３ 計算機（配置配線決定手段） ４ 表示装置 １１ セルライブラリ １２ ネットリスト部 １３ ネット信号統計情報部

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つの要素と、上記要素に接
    続され少なくとも１つの入力信号及び少なくとも１つの
    出力信号をそれぞれ伝達するための少なくとも２つの信
    号線とを備えた電気回路の消費電力を推定する方法であ
    って、 上記少なくとも１つの要素への上記入力信号の変化に応
    じて出力信号が変化する確率と上記入力信号の変化確率
    との積に基づき、上記出力信号の変化確率を入力信号の
    変化確率の関数として表す式を求める第１のステップ
    と、 上記入力信号の変化確率を与える第２のステップと、 上記式を使用して、所定の変化確率を有する入力信号が
    上記電気回路に入力されるときの各信号線における信号
    の変化確率を求める第３のステップと、 上記各信号線の変化確率と各信号線の負荷との積を総和
    して、電気回路の消費電力を推定する第４のステップと
    を備えたことを特徴とする消費電力の推定方法。
  2. 【請求項２】 請求項１記載の消費電力の推定方法にお
    いて、 上記要素は、互いに直列に接続される少なくとも２つの
    要素からなり、 上記第３のステップでは、電気回路の入力側に配置され
    た要素に接続される各信号線の入力信号の変化確率と出
    力信号の変化確率とから順次算出していくことを特徴と
    する消費電力の推定方法。
  3. 【請求項３】 請求項１又は２記載の消費電力の推定方
    法において、 上記第１のステップでは、上記各要素の入力信号と出力
    信号との真理値表を用いて上記式を求めることを特徴と
    する消費電力の推定方法。
  4. 【請求項４】 請求項１又は２記載の消費電力の推定方
    法において、 上記第１のステップでは、ＢＤＤ（Ｂinary Ｄecision
    Ｄiagram）を用いて上記式を求めることを特徴とする消
    費電力の推定方法。
  5. 【請求項５】 請求項１又は２記載の消費電力の推定方
    法において、 上記第２のステップでは、上記入力信号が複数ビットの
    データからなる信号である場合に、上記入力信号の分布
    状態と１クロック信号毎の入力信号のデータ変化量の上
    限とを指定して、１クロック信号入力後の各ビット値の
    変化確率を求めることを特徴とする消費電力の推定方
    法。
  6. 【請求項６】 請求項１又は２記載の消費電力の推定方
    法において、 上記第２のステップでは、上記入力信号のデータ変化量
    の上限が大きい場合に、上記各ビット値の変化する確率
    Ｐvrを下記式 Ｐvr＝２×Ｐ（１）×Ｐ（０） （ただし、Ｐ（１），Ｐ（０）は、各ビット値が
    “１”，“０”である確率）により求めることを特徴と
    する消費電力の推定方法。
  7. 【請求項７】 請求項１又は２記載の消費電力の推定方
    法において、 上記第２のステップでは、上記入力信号のデータ変化量
    の上限が小さい場合に、入力信号の分布領域を変数の所
    定幅毎にｎ個の領域に区画し、各領域ｉ（ｉ＝１〜ｎ）
    ごとに、各ビット値が“１”から１クロック信号入力後
    に“０”に変化する確率Ｐ１ｉ（０）とビット値が
    “０”から１クロック信号入力後に“１”に変化する確
    率Ｐ０ｉ（１）とを求め、各ビット値の変化する確率Ｐ
    vrを下記式 Ｐvr＝Σ｛Ｐ１ｉ（０）＋Ｐ０ｉ（１）｝ により求めることを特徴とする消費電力の推定方法。
  8. 【請求項８】 請求項１記載の消費電力の推定方法にお
    いて、 上記第２のステップでは、入力信号がランダムな論理値
    を有するデータからなる信号である場合には、ビット値
    が変化する確率を１／２とすることを特徴とする消費電
    力の推定方法。
  9. 【請求項９】 請求項１，２，３，４，５，６，７又は
    ８記載の消費電力の推定方法において、 上記電気回路には、複数の素子及び信号線からなるＡＮ
    Ｄ回路，ＯＲ回路，ＮＯＲ回路，ＮＡＮＤ回路，ＥＸＯ
    Ｒ回路等の基本論理回路が配置されており、 上記各基本論理回路をユニット化し、これを１つの要素
    として、その入出力信号の変化確率を予め求めておくこ
    とを特徴とする消費電力の推定方法。
  10. 【請求項１０】 複数の要素と、上記各要素に接続され
    る複数の信号線とを備えた電気回路の消費電力を推定
    し、この消費電力に基づき最適な配置配線を決定する方
    法であって、 上記各要素への入力信号の変化に応じて当該要素からの
    出力信号が変化する確率と上記入力信号の変化確率との
    積に基づき、上記出力信号の変化確率を入力信号の変化
    確率の関数として表す式を求める第１のステップと、 上記電気回路への入力信号の変化確率を与える第２のス
    テップと、 上記式を使用して、所定の変化確率を有する入力信号が
    上記電気回路に入力されたときの各信号線における信号
    の変化確率を順次求める第３のステップと、 上記各信号線の変化確率と各信号線の負荷との積を総和
    して、電気回路の消費電力を推定する第４のステップ
    と、 変化確率の高い信号線の負荷を下げることで上記第４の
    ステップで推定される消費電力を抑制するように配置配
    線を決定する第５のステップとを備えたことを特徴とす
    る配置配線の決定方法。
  11. 【請求項１１】 複数の要素と、上記各要素に接続され
    る複数の信号線とを備えた電気回路の消費電力を推定す
    る消費電力の推定装置であって、 上記各要素への入力信号の変化に応じて当該要素からの
    出力信号が変化する確率と上記入力信号の変化確率との
    積に基づき、上記出力信号の変化確率を入力信号の変化
    確率の関数として表す式を予め記憶する記憶手段と、 上記入力信号の変化確率を設定する変化確率設定手段
    と、 上記記憶手段に記憶される式を使用して、上記変化確率
    設定手段で設定される入力信号の変化確率に対する各信
    号線の変化確率を求め、上記各信号線の変化確率と各信
    号線の負荷との積を総和して、電気回路の消費電力を推
    定演算する推定演算手段とを備えたことを特徴とする消
    費電力の推定装置。
  12. 【請求項１２】 複数の要素と、上記要素に接続され少
    なくとも１つの入力信号及び少なくとも１つの出力信号
    をそれぞれ伝達するための少なくとも２つの信号線とを
    備えた電気回路の消費電力を推定し、この消費電力に基
    づき最適な配置配線を決定する配置配線の設計装置であ
    って、 上記各要素への入力信号の変化に応じて当該要素からの
    出力信号が変化する確率と上記入力信号の変化確率との
    積に基づき、上記出力信号の変化確率を入力信号の変化
    確率の関数として表す式を予め記憶する記憶手段と、 上記入力信号の変化確率を設定する変化確率設定手段
    と、 上記記憶手段に記憶される式を使用して、上記変化確率
    設定手段で設定される入力信号の変化確率に対する各信
    号線の変化確率を求め、上記各信号線の変化確率と各信
    号線の負荷との積を総和して、電気回路の消費電力を推
    定演算する推定演算手段と、 該推定演算手段の演算結果を用いて、上記変化確率の高
    い信号線の負荷を下げることで消費電力を抑制するよう
    に配置配線を決定する配置配線決定手段とを備えたこと
    を特徴とする配置配線の設計装置。
JP7087840A 1994-04-19 1995-04-13 消費電力の推定方法，消費電力の推定装置，配置配線の決定方法及び配置配線設計装置 Expired - Fee Related JP2752597B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7087840A JP2752597B2 (ja) 1994-04-19 1995-04-13 消費電力の推定方法，消費電力の推定装置，配置配線の決定方法及び配置配線設計装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8004494 1994-04-19
JP6-80044 1994-04-19
JP7087840A JP2752597B2 (ja) 1994-04-19 1995-04-13 消費電力の推定方法，消費電力の推定装置，配置配線の決定方法及び配置配線設計装置

Publications (2)

Publication Number Publication Date
JPH086980A true JPH086980A (ja) 1996-01-12
JP2752597B2 JP2752597B2 (ja) 1998-05-18

Family

ID=26421078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7087840A Expired - Fee Related JP2752597B2 (ja) 1994-04-19 1995-04-13 消費電力の推定方法，消費電力の推定装置，配置配線の決定方法及び配置配線設計装置

Country Status (1)

Country Link
JP (1) JP2752597B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1102770C (zh) * 1996-02-08 2003-03-05 东芝株式会社 微处理器的功率估算方法
JP2006293823A (ja) * 2005-04-13 2006-10-26 Nec Electronics Corp 半導体装置の動作率推定方法、装置、およびプログラム
JP2008234187A (ja) * 2007-03-19 2008-10-02 Fujitsu Ltd 消費電力解析支援プログラム、該プログラムを記録した記録媒体、および消費電力解析支援装置
JP2009205270A (ja) * 2008-02-26 2009-09-10 Fujitsu Ltd 消費電力見積もり方法、消費電力見積もり装置、および消費電力見積もりプログラム
US8209651B2 (en) 2008-10-11 2012-06-26 Renesas Electronics Corporation Wiring layout decision method of integrated circuit
JP2012164363A (ja) * 2012-05-25 2012-08-30 Fujitsu Ltd 半導体回路設計支援プログラム
US8539785B2 (en) 2009-02-18 2013-09-24 Emerson Climate Technologies, Inc. Condensing unit having fluid injection
US9021289B2 (en) 2010-10-15 2015-04-28 Fujitsu Limited Method and system for power estimation based on a number of signal changes
WO2020188397A1 (ja) * 2019-03-20 2020-09-24 株式会社半導体エネルギー研究所 配線レイアウト設計方法、プログラム、および記録媒体

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1102770C (zh) * 1996-02-08 2003-03-05 东芝株式会社 微处理器的功率估算方法
JP2006293823A (ja) * 2005-04-13 2006-10-26 Nec Electronics Corp 半導体装置の動作率推定方法、装置、およびプログラム
JP2008234187A (ja) * 2007-03-19 2008-10-02 Fujitsu Ltd 消費電力解析支援プログラム、該プログラムを記録した記録媒体、および消費電力解析支援装置
JP2009205270A (ja) * 2008-02-26 2009-09-10 Fujitsu Ltd 消費電力見積もり方法、消費電力見積もり装置、および消費電力見積もりプログラム
US8209651B2 (en) 2008-10-11 2012-06-26 Renesas Electronics Corporation Wiring layout decision method of integrated circuit
US8539785B2 (en) 2009-02-18 2013-09-24 Emerson Climate Technologies, Inc. Condensing unit having fluid injection
US9494356B2 (en) 2009-02-18 2016-11-15 Emerson Climate Technologies, Inc. Condensing unit having fluid injection
US9021289B2 (en) 2010-10-15 2015-04-28 Fujitsu Limited Method and system for power estimation based on a number of signal changes
JP2012164363A (ja) * 2012-05-25 2012-08-30 Fujitsu Ltd 半導体回路設計支援プログラム
WO2020188397A1 (ja) * 2019-03-20 2020-09-24 株式会社半導体エネルギー研究所 配線レイアウト設計方法、プログラム、および記録媒体
JPWO2020188397A1 (ja) * 2019-03-20 2020-09-24
US12118286B2 (en) 2019-03-20 2024-10-15 Semiconductor Energy Laboratory Co., Ltd. Wiring layout design method, program, and recording medium

Also Published As

Publication number Publication date
JP2752597B2 (ja) 1998-05-18

Similar Documents

Publication Publication Date Title
Chen et al. Low-power high-level synthesis for FPGA architectures
US5602753A (en) Method and apparatus for estimating power dissipation and method and apparatus of determining layout/routing
Krstić et al. Vector generation for maximum instantaneous current through supply lines for CMOS circuits
JPH10254945A (ja) アーキテクチャ電力推定方法および装置
KR19980064044A (ko) 핫캐리어 열화 추정방법
JPH086980A (ja) 消費電力の推定方法，消費電力の推定装置，配置配線の決定方法及び配置配線設計装置
US20020199160A1 (en) Power supply network analyzing method, computer program for executing the method, storage medium and power supply network analyzing apparatus
Schneider et al. Fast power estimation of large circuits
US6405349B1 (en) Electronic device parameter estimator and method therefor
JP2009543240A (ja) デジタル回路のスイッチング活動状態をモデル化する方法
CN116819343A (zh) 基于变窗口自适应无迹卡尔曼滤波的锂离子电池soc预测方法
US6611945B1 (en) Method for propagating switching activity information in digital combinatorial networks
US6074429A (en) Optimizing combinational circuit layout through iterative restructuring
US20030088395A1 (en) Method and system for quantifying dynamic on-chip power disribution
JPH1049561A (ja) 信号遅延計算方法
US6195787B1 (en) Layout designing method for semiconductor integrated circuits
Venkataraman et al. Determination of yield bounds prior to routing
JP3243434B2 (ja) Ｌｓｉのタイミング劣化シミュレーション装置およびシミュレーション方法
Giri et al. Scan flip-flop ordering with delay and power minimization during testing
Drechsler et al. Evolutionary algorithms in computer-aided design of integrated circuits
Stroobandt et al. Estimating logic cell to I/O pad lengths in computer systems
JP2002289620A (ja) 半導体回路の配線電気特性評価方法
JPH0981621A (ja) 遅延解析システム
US5504694A (en) Method of cell characterization for energy dissipation
JP2940467B2 (ja) 出力負荷容量計算方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees