KR100221072B1 - 지연회로 - Google Patents

Abstract

본 발명은 반도체 메모리 장치의 지연회로에 관한 것으로, 본 발명의 목적은 인버어터를 통해 지연되는 시간이 주변환경에 의해 변화되는 것을 방지할 수 있는 지연회로를 제공함에 있다. 이러한 목적을 달성하기 위한 기술적 사상에 따르면, 주변환경의 변화에 무관하게 일정한 지연시간을 가지는 지연회로는 입력단와 출력단사이에 직렬로 연결되는 하나 이상의 인버어터들과; 상기 인버어터들의 각 출력단자에 접속되며, 기준전압의 변화에 대응하여 변화되는 가변커패시터들을 구비함을 특징으로 한다.

Description

지연회로{DELAY CIRCUIT}

본 발명은 반도체 메모리 장치의 지연회로에 관한 것으로, 특히 주변환경의 변화에 무관하게 일정한 지연시간을 가질수 있는 지연회로에 관한 것이다.

통상적으로, 반도체 메모리 장치에서 일정한 지연시간을 얻기 위해 여러가지의 회로를 사용하고 있으며, 이들 회로중에서도 비교적 일정한 지연시간을 얻을 수 있고, 지연시간을 모오스 트랜지스터의 폭(Width) 및 길이(Length)로 쉽게 조정할 수 있는 인버어터 지연 체인을 사용하고 있으며, 특히 전원전압 및 온도변화에 따라 모오스 트랜지스터의 전류구동 특성이 변화하게 되어 지연시간이 변하는 것을 방지하고자 도 1a에서와 같이 인버어터의 구성소자인 엔모오스 트랜지스터 T3의 게이트는 기준전압 REF에 연결되며 드레인은 인버어터의 출력에 연결된 또 하나의 엔모오스 트랜지스터를 사용하게 되었다.

도 1a는 종래기술의 제1실시예에 따라 구현되는 지연회로의 구체적인 회로도를 나타낸 도면이다.

도 1a에 도시된 지연회로를 참조하면, 입력신호 φA를 입력으로 하는 입력단자와 출력단자 OUT사이에 직렬로 연결되는 인버어터들 I1∼I5과, 이 인버어터들 I1∼I4의 각 출력단자에 접속된 피모오스 커패시터들 C1∼C4로 구성된다. 여기서, 상기 인버어터들 I1∼I5은 각기 전원전압과 접지전압 사이에 채널이 직렬로 접속된 피모오스 트랜지스터들 T1, T2과, 엔모오스 트랜지스터들 T3, T4로 구성된다. 상기 트랜지스터들 T1,T2,T4의 게이트는 입력단자와 접속되며, 상기 트랜지스터들 T3의 게이트는 기준전압 REF이 입력되는 단자와 접속된다. 이와 유사한 기술에 의해 구현되는 도 1b는 도 1a에 데한 다른 실시예로써, 인버어터들 I1'∼I5'의 구성은 도 1a에서와 동일하며, 다른점은 상기 인버어터들 I1'∼I5'내의 피모오스 트랜지스터 T2의 게이트가 상기 기준전압 REF과 연결되고, 나머지 트랜지스터들 T1, T3, T4의 게이트는 입력단자와 접속된다. 또한, 상기 인버어터들 I1'∼I4'의 각 출력단자에는 엔모오스 커패시터들 C1'∼C4'이 접속된다.

전술한 도 1에서 사용되는 기준전압 REF은 상기 전원전압 및 온도변화에 대해 거의 일정한 전압을 유지한다고 하지만, 이러한 기준전압 REF는 공정변화에 의해 미세하게 변화게 되므로 인버어터 지연단의 지연시간도 미세하게 변화게 된다.

본 발명의 목적은 인버어터를 통해 지연되는 시간이 주변환경에 의해 변화되는 것을 방지할 수 있는 지연회로를 제공함에 있다.

본 발명의 다른 목적은 기준전압에 의해 지연시간을 일정하게 유지할 수 있는 지연회로를 제공함에 있다.

본 발명의 또 다른 목적은 가변커패시터를 이용하여 전압변동에 대해 일정한 지연시간을 유지할 수 있는 지연회로를 제공함에 있다.

도 1a와 도 1b는 종래기술의 실시예에 따라 구현되는 지연회로의 구체회로도.

도 2는 본 발명의 제1실시예에 따라 구현되는 지연회로의 구체회로도.

도 3은 본 발명의 제2실시예에 따라 구현되는 지연회로의 구체회로도.

도 4a와 도 4b는 종래기술과 본 발명의 출력파형의 비교도.

이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명할 것이다. 또한, 도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.

도 2는 본 발명의 제1실시예에 따라 구현되는 지연회로의 구체적인 회로를 나타낸 도면이다.

도 2에 도시된 지연회로는 도 1a에서 설명되었던 인버어터들 I1∼I5과 동일한 인버어터를 사용할 수도 있고, 그와는 다른 인버어터의 구성을 이용하여 본 발명을 구현할 수 있다. 본 명세서에서는 전술한 인버어터들 I1∼I5를 예로 들어 설명할 것이다. 본 발명에 의해 구성되는 인버어터들 I1∼I4의 각 출력단자에는 피모오스 커패시터들 C5∼C8이 접속되며, 이 커패시터들 C5∼C8은 기준전압 REF에 의해 제어를 받는다. 즉 이러한 커패시터들 C5∼C8은 기준전압 REF의 변화에 따라 대응적으로 변화된 커패시턴스값을 가지게 된다.

도 2를 참조하여 동작을 살펴보면, 인버어터 I1의 구성소자인 엔모오스 트랜지스터 T3의 게이트에 연결되는 기준전압이 증가하면, 이 트랜지스터 T3의 소오스와 게이트간의 전압차 Vgs가 증가하게 되고, 이로 인해 이 트랜지스터 T3의 전류구동능력이 향상되므로, 상기 입력신호 φA가 상기 인버어터 I1을 통과하는 시간이 짧아지게 된다. 상기 기준전압 REF에 의해 동작하는 상기 커패시터 C5의 커패시턴스는 상기 기준전압 REF의 증가에 따라 동시에 증가하게 되어 상기 인버어터 I1의 출력 부하 커패시턴스(Load capacitance)는 증가하게 되어 결과적으로 기준전압 REF 증가로 인한 상기 엔모오스 트랜지스터 T3의 전류구동능력의 향상을 출력 부하 커패시턴스의 증가로 상쇄시킴으로서 인버어터 I1을 통과하는 시간은 일정하게 된다. 이렇게 기준전압 REF과 커패시턴스값과의 부궤환관계로 인하여 기준전압 REF이 감소하여도 동일한 부궤환관계로 인해 일정한 지연시간을 갖게 되며, 이러한 동작은 나머지 인버어터들 I2∼I5에서도 동일하게 일어나게 되므로 안정된 지연시간을 갖게 된다.

도 3은 본 발명의 제2실시예에 따라 구현되는 지연회로의 구체적인 회로를 나타낸 도면이다.

도 3을 참조하면, 도 1b에서 설명되었던 구조에서 각 인버어터들 I1'∼I4'의 각 출력단자에 엔모오스 커패시터들 C9∼C12를 접속시킨 것이다. 이 커패시터들 C9∼C12는 기준전압 REF에 의해 제어를 받게 된다. 이러한 구조는 동작에 있어서 약간의 차이가 있는데, 그것은 상기 기준전압 REF이 감소함에 따라 피모오스 트랜지스터 T2의 전류구동능력이 향상되고, 커패시턴스값이 증가하게 되는 차이점이 있다.

도 4a와 도 4b는 기준전압 REF의 변화(1.5V와 2V간의 미소한 전압의 변동)에 대한 출력특성을 나타낸 것이다. 본 발명에 의한 지연회로의 특성은 NEW이고, 종래기술에 따른 지연회로의 특성은 OLD이다. 즉 도면에서 알 수 있듯이 기준전압의 변동에 대한 출력전압의 변동폭이 본 발명에서 향상된 특성을 보인다. 또한, 도 4a와 도 4b는 입력전압 φA가 하이레벨에서 로우레벨로, 로우레벨에서 하이레벨로 천이하는 것에 대한 다른 실시예이다.

상술한 바와 같이, 본 발명은 인버어터를 통해 지연되는 시간이 주변환경에 의해 변화되는 것을 방지할 수 있는 이점을 가진다. 또한, 본 발명은 기준전압에 의해 지연시간을 일정하게 유지할 수 있는 이점을 가진다. 또한, 본 발명은 가변커패시터를 이용하여 전압변동에 대해 일정한 지연시간을 유지할 수 있는 이점을 가진다.

Claims (6)

1. 주변환경의 변화에 무관하게 일정한 지연시간을 가지는 지연회로에 있어서:

   입력단와 출력단사이에 직렬로 연결되는 하나 이상의 인버어터들과;

   상기 인버어터들의 각 출력단자에 접속되며, 기준전압의 변화에 대응하여 변화되는 엔모오스 또는 피모오스 커패시터들을 구비함을 특징으로 하는 지연회로.
2. 제1항에 있어서, 상기 인버어터들 각각은 전원전압과 상기 출력단자사이에 채널이 직렬로 접속된 제1,2피모오스 트랜지스터와, 상기 출력단자와 접지전압사이에 채널이 직렬로 접속된 제1,2엔모오스 트랜지스터로 이루어짐을 특징으로 하는 지연회로.
3. 제2항에 있어서, 상기 제2피모오스 트랜지스터들의 게이트는 상기 기준전압에 접속됨을 특징으로 하는 지연회로.
4. 제3항에 있어서, 상기 기준전압이 증가하면, 상기 제2피모오스 트랜지스터의 전류구동능력이 감소하고 이 제2피모오스 트랜지스터의 출력단자에 접속된 상기 엔모오스 커패시터의 커패시턴스값이 감소하게 되어 상기 제2피모오스 트랜지스터의 전류구동능력특성을 상기 커패시턴스값의 변화 특성이 상쇄시켜 일정한 지연시간을 가지는 것을 특징으로 하는 지연회로.
5. 제2항에 있어서, 상기 제1엔모오스 트랜지스터들의 게이트는 상기 기준전압에 접속됨을 특징으로 하는 지연회로.
6. 제5항에 있어서, 상기 기준전압이 증가하면, 상기 제1엔모오스 트랜지스터의 전류구동능력이 증가하고 이 제1엔모오스 트랜지스터의 출력단자에 접속된 상기 피모오스 커패시터의 커패시턴스값이 증가하게 되어 상기 제1엔모오스 트랜지스터의 전류구동능력특성을 상기 커패시턴스값의 변화 특성이 상쇄시켜 일정한 지연시간을 가지는 것을 특징으로 하는 지연회로.