KR880000598B1 - 파형변환회로(波形變換面路) - Google Patents

파형변환회로(波形變換面路) Download PDF

Info

Publication number
KR880000598B1
KR880000598B1 KR1019810003522A KR810003522A KR880000598B1 KR 880000598 B1 KR880000598 B1 KR 880000598B1 KR 1019810003522 A KR1019810003522 A KR 1019810003522A KR 810003522 A KR810003522 A KR 810003522A KR 880000598 B1 KR880000598 B1 KR 880000598B1
Authority
KR
South Korea
Prior art keywords
signal
limiter
conversion circuit
circuit
output
Prior art date
Application number
KR1019810003522A
Other languages
English (en)
Other versions
KR830008558A (ko
Inventor
히로시 오가와
Original Assignee
쏘니 가부시기가이샤
이와마 가즈오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쏘니 가부시기가이샤, 이와마 가즈오 filed Critical 쏘니 가부시기가이샤
Publication of KR830008558A publication Critical patent/KR830008558A/ko
Application granted granted Critical
Publication of KR880000598B1 publication Critical patent/KR880000598B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Digital Magnetic Recording (AREA)

Abstract

내용 없음.

Description

파형변환회로(波形變換面路)
제1도는 종래의 파형변환회로의 일례의 블록도.
제2도 및 제3도는 그 설명을 위한 파형도.
제4도는 본원 발명의 일실시예의 블록도.
제5도는 그 동작 설명을 위한 파형도.
제6도는 본원 발명의 다른 실시예의 블록도.
* 도면의 주요부분에 대한 부호의 설명
1 : 입력단자 7 : 감산회로
2 : 리미터 8 : 전압발생회로
3 : 출력단자
본원 발명은 디지탈오디오디스크 등의 재생계에 사용해서 매우 적합한 파형변환회로에 관한 것이다.
디지탈오디오디스크의 하나로서, 광학식의 신호 검출방식의 것이 알려져 있다. 기록신호에 의해서 광변조된 레이저를 사용하여, 기록신호의 "1" 또는 "0"과 대응하는 비트(움푹 패인 곳)가 형성된 원반을 작성하는 마스터링과 이 원반으로부터 통상적인 아날로그디스크와 똑같은 방법으로 복제하는 프레스를 거쳐 광학식의 디스크가 제조된다. 이 마스터링의 조건 등에 의해서 비트의 크기가 한결같이 소정량만큼 어긋나, 그 결과, 기록신호의 온오프비(比)가 50%일지라도, 재생신호의 온오프비가 50%가 되지 않는 현상(아신메트리라고 칭한다)이 생긴다. 즉, 파형변환회로에 있어서 재생신호를 펄스신호로 변화했을 때에 펄스폭이 기록신호와 다른 것으로 되어, 그 결과, 재생데이터의 복조(예를 들어 3PM방식의 복조) 등의 처리가 바르게 되지않는 문제점이 생긴다. 종래에는 디스크에서 읽어낸 신호를 파형변환회로로서의 리미터에 공급할 경우, 리미터의 기준 레벨(리미트레벨)을 수동으로 조정함으로써 상술한 문제점을 극복하고 있었다. 따라서, 조정조작이 번잡했었다.
또, AM변조, FM변조 등의 캐리어 변조방식에 의하지 않는 베이스밴드로 기록할 경우, 런렝스리미티드 코오드(run length limited code)의 변조방법이 사용된다. 이 변조방법은 "0" 또는 "1"의 데이터에 관해서 2개의 데이터의 천이(遷移)(트랜지션)간의 최소반전간격(最小反轉間隔)Tmin을 길게 하여 기록효율을 높이는 동시에, 최대반전간격 Tmax를 짧은 것으로 하여 재생측에 있어서의 셀프클록의 용이화를 도모하려고 하는 것이며, 예를 들어(Tmin=1.5T)(Tmax=6T)로 하는 3PM방식이 알려져 있다. 또한 디지탈신호의 변조시에 변조디지탈신호의 직류성분이 0일 것이 바람직하다.
제1도는 종래의 파형변환회로를 나타내는 것으로서 (1)로 나타낸 입력단자에서 리미터(2)의 한쪽의 입력으로서 재생신호가 공급되며, 리미터(2)의 출력이 출력단자(3)에 취출되는 동시에 직류레벨 검출회로(4)에 공급된다. 직류레벨검출회로(4)는 저역필터, 적분회로 등에 의해서 구성되며, 그 검출출력이 리미터(2)의 기준 레벨로서 피이드백된다. 이 기준레벌 Vr는 리미터(2)의 출력이 직류성분을 0으로 하는 값이다.
제2a도에 나타낸 바와 같이, 온오프비가 50%인 기록신호 Sr가 기록되고, 아신메트리가 생기지 않았다고 하면, 제2b도에 나타낸 바와 같은 재생신호 Sp가 취출된다. 재생신호 Sp는 전송계(傳送系)의 주파수특성, 독취(讀取) 비임의 경 등의 영향으로 이상적인 펄스파형으로 되지 않는다. 그리고, 직류레벨검출회로(4)로부터 기준레벨 Vr은 제2c도에 나타낸 출력신호 So의 직류레벨을 0으로 하는 것으로 되며, 온오프비가 50%인 출력신호 So를 얻을 수 있다. 또 기록신호의 온오프비가 50%일지라도 아신메트리가 생기면, 제3a도에 나타낸 바와 같이, 펄스폭이 예를 들어 확대된 파형으로 기록된 것과 동가(等價)로 되어, 입력단자(1)에 공급되는 재생신호 Sp는 제3b도에 나타낸 것으로 된다. 이 경우일지라도 리미터(2)의 기준레벨 Vr은 출력신호의 직류성분이 0으로 되는 값으로 되므로, 제3c도에 나타낸 바와 같이 온오프비가 50%인 출력신호 So를 얻을 수 있다.
이와 같이, 제1도에 나타낸 바와 같은 구성의 종래의 파형변환회로는 자동적으로 아신메트리에 의해 생기는 문제점을 극복할 수 있다. 그러나, 이러한 파형변환회로는 기록신호의 직류성분의 레벨이 데이터에 의해서 변동하지 않는 일이 올바른 동작을 하는데 전제조건으로 되어 있다. 물론, 수동으로 기준 레벨을 조정할 경우, 똑같은 것을 전제로 하고 있다. 그런 뜻에서 변조 디지탈신호의 직류성분이 0인 쪽이 바람직한 것이다.
그런데, 최소반전간격 Tmin이 길고, 더구나 직류성분(저주파성분)이 0인 것 같은 변조방법은 거의 알려져 있지 않으며 가령 그와 같은 것이 있더라도 변조회로 및 복조회로의 구성이 복잡해지지 않을 수 없다.
본원 발명의 하나의 목적은 다지탈오디오디스크에 있어서의 아신메트리에 의한 문제점을 자동적으로 제거할 수 있는 파형변환회로를 실현하는 것이다. 또 디스크 재생에 한정하지 않고 런렝스리미티드 코오드의 변조방법을 사용하는 자기 기록재생에 대해서도 본원 발명은 적용할 수 있다. 본원 발명은 변조디지탈신호가 직류성분을 포함하는 경우에도 기록신호와 동일한 재생신호를 얻을 수 있는 파형변환회로를 제안코자 하는 것이다.
다음에 본원 발명의 일실시예에 대해서 제4도 및 제5도에 의거하여 설명한다. 이 일실시예에 있어서는 런렝스리미티드코오드의 변조방법으로서(Tmin=1.5T)(Tmax=4.5T)와 같은 최소반전 간격 및 최대반전간격이 규정되는 것을 사용한다. 그 개략에 대해서 설명할것 같으면 입력데이터가 "0"에서 "1"로 변화할 경우는 입력데이터의 비트셀의 중앙에서 반전시키며, 또 "1"이 연속되는 패터인의 경우는 이 연속되는 "1"을 2비트 또는 3비트마다 비트셀의 경계에서 구획하고, 이 구획의 뒷쪽의 경계에서 반전을 생기게 하며, 또한 "0"이 연속되는 패터언의 경우에는 앞의 반전에서 3.5T(단, T는 입력데이터의 비트셀의 기간)이상이며 또한 뒤의 최초에 나타나는 "1"의 비트셀의 중앙에서 1.5T이상 떨어져 있는 것을 만족시키는 경계에서 반전을 생기게 한다.
이러한 변조 방식은 런렝스리미티드코오드의 다른 방식 예를 들어 3PM방식과 비교하여 Tmax를 작게할 수 있다. 또 Tamx(=4.5T)가 연속되는 변조출력은 통상의 변조에 의해서는 결코 나타나지 않는 것을 이용하여 4.5T의 반전간격이 2회 연속하는 동시에, 앞에 1.5T의 반전간격을 갖는 비트패터언을 프레임 동기 신호로 하고 있다. 본원 발명에서는 기록신호에 포함되는 최대 또는 최소의 반전간격을 검출, 유지하도록 하고 있으며, 이 일실시예에서는 최대반전간격(4.5T)를 아날로그적으로 검출, 유지하고 있다.
제4도에 나타난 바와 같은 리미터(2)는 서로 역상의 출력신호 So1, So2를 발생시키도록 되어 있다. 한쪽의 출력신호 So1는 입력단자(1)로부터의 재생신호 Sp가 동상이며, 출력단자(3)에 취출된다. 신호 So1, So2의 각각이 서로 동일한 시정수를 갖는 톱니파발생회로(5a)(5b)에 공급된다. 이들 통비파발생회로(5a)(5b)의 각각에서 얻어지는 톱니파 ST1, ST2가 피이크호울드회로(6a)(6b)에 공급된다. 이 피이크호울드회로(6a)(6b)의 각 출력전압 Vd/, Vd2가 감산회로(7)에 공급되며, 감산출력(오차신호)가 전압발생회로(8)에 공급되고, 전압발생회로(8)의 출력이 기준레벨 Vr로서 리미터(2)에 귀환한다. 전압발생회로(8)는 단지 앰프의 구성이라도 좋다.
톱니파발생회로(5a)(5b)는 리미터(2)의 각 출력신호 So1, So2가 0의 구간에서, 서로 동일한 경사로 서서히 증가하는 톱니파ST1, ST2를 발생한다. 일례로서 재생신호 Sp로서 상술한 바와 같은 프레임동기신호가 입력단자(1)에 공급되었을 때에 대해서 설명하면 리미터(2)에서는 제5a도에 나타낸 출력신호So1과 이것과는 역극성의 출력신호 So2(제5b도)가 얻어진다. 이들 출력신호 So1및 So2의 각각의 "0"의 구간에 있어서, 소정의 경사로 서서히 레벨이 증대하는 톱니파 ST1(제5c도) 및 ST2(제5d도)가 톱니파 발생회로(5a)(5b)에서 나타난다. 아신메트리가 없을 때에는 기준레벨 Vr를 소정레벨로 하면, 제5a도 및 동도 b에 있어서 실선 도시와 같이, 리미터(2)의 출력신호 So1의 4.5T의 "0"의 구간과 4.5T의 "1"의 구간과는 같은 길이로 된다. 출력신호 So1과 역극성의 출력신호 So2에 있어서도 4.5T의 "1"의 구간과 4.5T의 "0"의 구간과는 같은 길이로 된다. 따라서 톱티파 ST1의 피이크치 Vd1및 톱니파 ST2의 피이크치 Vd2가 서로 같은 것으로 되어, 감산회로(7)의 출력에 나타나는 오차신호가 0으로 된다. 이때 전압발생회로(8)에 의해 형성되는 기준전압 Vr은 소정레벨의 것으로 된다.
또 아신메트리가 존재하기 때문에, 제5a도 및 동도 b에 있어서 파선으로 나타낸 것처럼 출력신호 So1의 "1"의 구간의 펄스폭이 넓어지며, 그 "0"의 구간의 펄스폭이 좁아져서 출력신호 So2가 반대의 펄스폭의 변화를 나타내면, 제5c도 및 동도 d에 있어서 파선으로 나타낸 바와 같이 톱니파 ST1의 피이크치가 Vd1'처럼 내려가고, 톱니파 ST2의 피치크치가 Vd2'처럼 상승하며, (Vd1'-Vd2'=-△V)라는 오차신호가 감산회로(7)에서 발생한다. 이 오차신호에 의해서 전압발생회로(8)에서 발생하는 기준전압 Vr의 레벨이 상승되어(△V=0)으로 되도록 제어되며, 아신메트리에 의한 펄스폭의 변동을 제거할 수 있다. 또 아신메트리에 의한 펄스폭의 빗나간 방향이 제5도와 반대이며, 오차신호의 극성이 정(正)으로 되어 기준전압 Vr의 레벨이 하강하도록 제어된다.
그리고, 프레임동기신호로서 그 변조방식의 최대반전간격 Tmax(상술한 예에서 4.5T)를 넘는 반전간격의 패터언을 사용하여 데이터와 구별하고 있을 경우에는, 이 동기신호가 갖는 반전간격을 검출하고 유지하면 된다. 요컨데, 재생신호중에 포함되는 반전간격중에서, 최대 또는 최소의 것을 검출하고, 유지하도록 이루어진다.
제6도는 본원 발명의 다른 실시예를 나타내며, 상술한 일실시예와는 달리, 디지탈적으로 반전간격의 최대의 것을 검출하고, 유지하도록 한 것이다. 상술한 일실시예와 마찬가지로 전압발생회로(8)로부터의 기준전압 Vr이 얻어지는 동시에, 입력단자(1)에서 재생신호 Sp가 공급되는 리미터(2)가 설치되어 있다. 이 리미터(2)의 역극성의 출력신호 So1및 So2의 각각이 카운터(9a)(9b)의 이네블단자에 공급되며, 각 신호 So1, So2의 "0"의 구간에 있어서 클록발진기(12)로 부터의 클록펄스(데이터와 비교하여 충분히 높은 주파수이다)를 가운터(9a)(9b)가 계수하도록 이루어진다. 각 신호 So1, So2가 "0"에서 "1"로 되면, 카운터(9a)(9b)가 계수하도록 이루어진다. 각 신호 So1, So2가 "0"에서 "1"로 되면, 카운터(9a)(9b)의 출력이 레지스터(10a)(10b)가 끌어들어지는 동시에, 이 "1"의 구간에서는 카운터(9a)(9b)가 클리어상태로 된다. 래지스터(10a)(10b)에 대해서 레지스터(11a)(11b)가 접속되며, 레지스터(10a)(10b)에 각기 유지되어 있는 값 A+, A-와 레지스터(11a)(11b)에 각기 유지되어 있는 값 B+, B-와의 대소관계에 있어서 레지스터(10a)(10b)의 내용이 레지스터(11a)(11b)에 전송되도록 되어 있다. 즉(A+>B+), (A->B-)이라면, A+, A-가 각각 레지스터(11a)(11b)에 취입
Figure kpo00001
되며, (A-
Figure kpo00002
B-), (A-
Figure kpo00003
B-)이라면 레지스터(11a)(11b)의 내용이 변하지 않도록 이루어진다. 이와 같이 해서, 레지스터(11a)(11b)의 각각에는 정극성 및 부극성의 각각에 관한 반전간격의 최대치와 대응하는 데이터가 저장되며, 양 레지스터(11a)(11b)의 내용이 감산회로(7)에 공급되게 된다. 따라서 상술한 일실시예와 마찬가지로 감산회로(7)에서 오차신호가 나타나며, 이 오차신호를 0으로 하는 기준전압 Vr이 전압발생회로(8)에 의해서 형성되게 된다.
그리고, 레지스터(11a)(11b)의 내용 B+, B-는 피이크호울드의 방전시정수에 해당하는 어느 시간단위로 서서히 감소되도록 되어 있다. 구체적으로는 레지스터(11a)(11b)를 카운터의 구성으로 하고, 이것에 감산 입력을 가하면 되면, 감산입력을 공급하는 시간단위는 최대의 반전간격이 나타나는 간격(상술한 예에서는 프레임 주기)을 고려해서 정해진다.
상술한 일실시예에 다른 실시예의 설명에서 이해되듯이 본원 발명에 의하면, 디지탈오디오디스크에 있어서의 아신메트리에 의한 문제점을 자동적으로 제거할 수 있다. 또 기록신호의 내용에 의해서 직류성분의 레벨이 변동하는 경우에도 기록신호를 충실히 재현할 수 있으며, 신뢰도가 높은 파형변환회로를 실현시킬 수 있다. 또한, 본원 발명은 디스크의 회전속도가 기준치에서 벗어나 있을 경우에도 아신메트리를 자동적으로 제거할 수 있는 이점이 있다.

Claims (1)

  1. 런렝스리미티드코오드(run lengh limited code)를 변조방식으로서 사용하는 디지탈신호전송계의 재생측에 설치되는 파형변환회로에 있어서, 재생신호를 리미터에 공급하고, 이 리미터의 출력신호에 포함되는 반전간격(反轉間隔)중에서, 최대 또는 최소의 것을 검출해서 유지하며, 상기 리미터의 출력신호의 정극성 및 부극성 부분의 각각의 상기 유지되어 있는 값이 동일해지도록 리미터의 기준레벨을 변화시키도록 한 파형변환회로.
KR1019810003522A 1980-09-24 1981-09-21 파형변환회로(波形變換面路) KR880000598B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP132522 1980-09-24
JP55132522A JPS5757025A (en) 1980-09-24 1980-09-24 Waveform converting circuit
JP80-132522 1980-09-24

Publications (2)

Publication Number Publication Date
KR830008558A KR830008558A (ko) 1983-12-10
KR880000598B1 true KR880000598B1 (ko) 1988-04-16

Family

ID=15083270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019810003522A KR880000598B1 (ko) 1980-09-24 1981-09-21 파형변환회로(波形變換面路)

Country Status (18)

Country Link
US (1) US4418406A (ko)
JP (1) JPS5757025A (ko)
KR (1) KR880000598B1 (ko)
AT (1) AT373417B (ko)
AU (1) AU549989B2 (ko)
BE (1) BE890470A (ko)
BR (1) BR8106096A (ko)
CA (1) CA1176320A (ko)
CH (1) CH657486A5 (ko)
DD (1) DD212603A5 (ko)
DE (1) DE3137906A1 (ko)
DK (1) DK163758C (ko)
ES (1) ES505766A0 (ko)
FR (1) FR2490897B1 (ko)
GB (1) GB2085685B (ko)
IT (1) IT1138618B (ko)
NL (1) NL8104379A (ko)
SE (1) SE451926B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57162110A (en) * 1981-03-26 1982-10-05 Sony Corp Disk reproducing device
JPS57211612A (en) * 1981-06-23 1982-12-25 Sony Corp Phase servo circuit
NL8105095A (nl) * 1981-11-11 1983-06-01 Philips Nv Schakeling voor het omzetten van een informatiesignaal in een rechthoekvormig signaal.
JPS58161447A (ja) * 1982-03-17 1983-09-26 Sharp Corp Ｐｃｍ信号の再生装置
JPS58175115A (ja) * 1982-04-07 1983-10-14 Nippon Columbia Co Ltd 信号検出回路
JPS58175116A (ja) * 1982-04-07 1983-10-14 Nippon Columbia Co Ltd 信号検出回路
JPS58218047A (ja) * 1982-05-28 1983-12-19 Nec Home Electronics Ltd デイジタル・オ−デイオ・デイスク・プレ−ヤ用信号検出回路
JPS59257A (ja) * 1982-06-25 1984-01-05 Pioneer Electronic Corp デイジタル変調信号読取装置
JPS5952417A (ja) * 1982-09-16 1984-03-27 Toshiba Corp デ−タ抜取回路
JPS5972692A (ja) * 1982-10-20 1984-04-24 Canon Inc 画像信号再生装置の制御装置
JPS59112783A (ja) * 1982-12-20 1984-06-29 Sony Corp デジタルデ−タ受信機
FR2548814B1 (fr) * 1983-07-04 1986-05-02 Thomson Csf Procede et dispositif de remise en forme d'un signal de lecture de donnees enregistrees sur disque optique
JPH0683269B2 (ja) * 1983-09-24 1994-10-19 株式会社東芝 信号識別装置
US4638255A (en) * 1983-09-30 1987-01-20 Tektronix, Inc. Rectangular wave pulse generators
US4899327A (en) * 1985-02-04 1990-02-06 International Business Machines Corporation Focus servo loop correction
US4924447A (en) * 1986-02-07 1990-05-08 Sharp Kabushiki Kaisha Optical memory device for recording, reproducing or erasing information onto a recording medium, including a recorded region detecting circuit.
US4885475A (en) * 1988-09-09 1989-12-05 United Technologies Corporation Precision 50 percent duty cycle controller
US5101395A (en) * 1990-06-11 1992-03-31 International Business Machines Corporation Data detection employing high-speed baseline tracking compensation
JPH04117834A (ja) * 1990-09-07 1992-04-17 Mitsubishi Electric Corp デジタル伝送回路
US5204848A (en) * 1991-06-17 1993-04-20 International Business Machines Corporation Adjusting amplitude detection threshold by feeding back timing-data phase errors
US5351222A (en) * 1991-10-08 1994-09-27 Fujitsu Limited Disk storage apparatus including a single power supply hysteresis comparator having a symmetrical characteristic
US5227671A (en) * 1992-04-14 1993-07-13 Quantum Corporation Circuit providing equalized duty cycle output
US5491698A (en) * 1993-12-16 1996-02-13 International Business Machines Corporation Setting optimal boundary thresholds in a decoder for coded signal processing channels
FR2728409B1 (fr) * 1994-12-16 1997-03-14 Sgs Thomson Microelectronics Circuit de restitution de bits transmis de maniere asynchrone
FR2729019B1 (fr) * 1994-12-30 1997-03-21 Sgs Thomson Microelectronics Circuit de restitution de bits transmis par un signal serie
JP3570791B2 (ja) * 1995-03-28 2004-09-29 パイオニア株式会社 デジタルデータ記録異種媒体情報再生装置
US6205255B1 (en) * 1998-01-06 2001-03-20 Intel Corporation Method and apparatus for run-length encoding of multi-colored images
DE19927320A1 (de) * 1999-06-15 2000-12-21 Mannesmann Vdo Ag Verfahren zur drahtlosen elektromagnetischen Übertragung von Daten
US20030218947A1 (en) * 2002-05-21 2003-11-27 Oak Technology, Inc. Transducer for converting digital AV content to optical compatible signals and associated operating method
US6897698B1 (en) * 2003-05-30 2005-05-24 O2Micro International Limited Phase shifting and PWM driving circuits and methods
TWI395511B (zh) * 2008-08-07 2013-05-01 Orise Technology Co Ltd 顯示模組、發光二極體驅動器及電源控制電路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3626209A (en) * 1970-04-06 1971-12-07 Electro Optical Ind Inc Square wave generating circuit
US3721835A (en) * 1972-01-05 1973-03-20 Us Navy Hardlimiter, automatic symmetry circuit
US3805167A (en) * 1972-06-27 1974-04-16 Telex Corp Digital pulse generator with automatic duty cycle control
JPS508454A (ko) * 1973-05-21 1975-01-28
FR2280168A1 (fr) * 1974-07-23 1976-02-20 Thomson Brandt Procede de detection d'alteration de signaux de lecture d'information enregistree sur un support et appareil mettant en oeuvre un tel procede
FR2330206A1 (fr) * 1975-10-27 1977-05-27 Trt Telecom Radio Electr Detecteur de transitions d'un signal
JPS6011849B2 (ja) * 1976-02-10 1985-03-28 日本電気株式会社 オフセツト補償回路
US4263555A (en) * 1979-06-15 1981-04-21 Rca Corporation Signal detection system
ZA805412B (en) * 1979-09-14 1981-08-26 Plessey Overseas Zero-crossing comparators with threshold validation

Also Published As

Publication number Publication date
US4418406A (en) 1983-11-29
FR2490897B1 (fr) 1986-01-24
DE3137906A1 (de) 1982-06-16
CH657486A5 (de) 1986-08-29
IT8124134A0 (it) 1981-09-24
GB2085685B (en) 1984-04-18
FR2490897A1 (fr) 1982-03-26
GB2085685A (en) 1982-04-28
DK163758C (da) 1992-09-07
ES8206935A1 (es) 1982-08-16
JPH0120568B2 (ko) 1989-04-17
KR830008558A (ko) 1983-12-10
BR8106096A (pt) 1982-06-08
AT373417B (de) 1984-01-25
ES505766A0 (es) 1982-08-16
CA1176320A (en) 1984-10-16
NL8104379A (nl) 1982-04-16
DK420581A (da) 1982-03-25
SE451926B (sv) 1987-11-02
AU549989B2 (en) 1986-02-27
AU7550081A (en) 1982-04-01
JPS5757025A (en) 1982-04-06
DK163758B (da) 1992-03-30
ATA410081A (de) 1983-05-15
DE3137906C2 (ko) 1992-04-30
SE8105637L (sv) 1982-03-25
IT1138618B (it) 1986-09-17
BE890470A (fr) 1982-01-18
DD212603A5 (de) 1984-08-15

Similar Documents

Publication Publication Date Title
KR880000598B1 (ko) 파형변환회로(波形變換面路)
KR880000901B1 (ko) 디스크 재생장치
KR850001946B1 (ko) 디지탈 파형 정형회로
JPH0648587B2 (ja) 部分応答コード化２進データで使用される刻時方法及び装置
KR880000482B1 (ko) 디스크 재생장치
JPS5891514A (ja) 信号変換回路
US4617526A (en) Sync responsive clock generator for digital demodulators
EP0753850B1 (en) Signal binary coding and digital signal processing
US4628282A (en) Clock generator for digital demodulators
EP0343670B1 (en) Data demodulation apparatus
KR860001258B1 (ko) 클럭 재생회로
JPS6285513A (ja) スライスレベル自動設定回路
JPH0249573B2 (ko)
JPS59124012A (ja) 同期信号再生回路
JPH0687286B2 (ja) デジタルデ−タ生成装置
KR0183662B1 (ko) 디지탈 기록재생장치에 있어서 재생신호검출회로
JPS6258067B2 (ko)
JPS59113529A (ja) 記憶装置の読出し回路
JPH01182973A (ja) スライス回路
JPH0281324A (ja) 再生信号補正方法
JPS5894241A (ja) クロックパルス発生回路
JPS60195783A (ja) デジタル復調装置
JPS581815A (ja) デイジタル情報再生回路
JPS6258066B2 (ko)
JPS63197063A (ja) 光情報記録再生装置の読取り信号検出回路