FR2490897A1 - Circuit de commande de signal - Google Patents

Circuit de commande de signal Download PDF

Info

Publication number
FR2490897A1
FR2490897A1 FR8117959A FR8117959A FR2490897A1 FR 2490897 A1 FR2490897 A1 FR 2490897A1 FR 8117959 A FR8117959 A FR 8117959A FR 8117959 A FR8117959 A FR 8117959A FR 2490897 A1 FR2490897 A1 FR 2490897A1
Authority
FR
France
Prior art keywords
signal
output
interval
input
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8117959A
Other languages
English (en)
Other versions
FR2490897B1 (fr
Inventor
Hiroshi Ogawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of FR2490897A1 publication Critical patent/FR2490897A1/fr
Application granted granted Critical
Publication of FR2490897B1 publication Critical patent/FR2490897B1/fr
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/02Shaping pulses by amplifying
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/086Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00Record carriers by type
    • G11B2220/20Disc-shaped record carriers

Abstract

A.CIRCUIT DE COMMANDE DE FORME DE SIGNAL. B.CARACTERISE EN CE QU'IL COMPORTE UN COMPARATEUR 2 AYANT UNE BORNE D'ENTREE RECEVANT UN SIGNAL D'ENTREE 1, S ET UNE BORNE D'ENTREE RECEVANT UN SIGNAL DE NIVEAU DE REFERENCE V, ET UNE BORNE DE SORTIE DONNANT UN SIGNAL DE SORTIE AYANT UNE PARTIE POSITIVE S ET UNE PARTIE NEGATIVE S CORRESPONDANT AU SIGNAL D'ENTREE S ET UN CIRCUIT DE COMMANDE 7, 8 DONNANT LE SIGNAL DE REFERENCE DE FACON QUE L'INTERVALLE DE LA PARTIE POSITIVE DU SIGNAL DE SORTIE ET L'INTERVALLE DE LA PARTIE NEGATIVE DE CE SIGNAL DE SOIT SOIENT EGAUX ENTRE EUX. C.L'INVENTION S'APPLIQUE A LA REPRODUCTION DE DISQUES AUDIO.

Description

249089T
La présente invention concerne un circuit de com-
mande de signal et notamment un circuit de commande applicable à un système de reproduction de disque audio enregistré sous
forme numérique et autre.
Actuellement, on a développé des disques audio en enregistrement numérique dans lesquels un signal audio PCM
(à modulation par impulsions codées) est enregistré sur un dis-
que analogue à un disque vidéo que l'on peut reproduire. Comme système de reproduction, on utilise un système de détection de signal mécanique, optique, électrostatique à effet capacitif
ou analogue pour le disque vidéo. En particulier dans un sys-
tème de détection de signal de type optique, lors de l'enregis-
trement d'un signal sur le disque, on utilise un faisceau laser modulé par un signal d'enregistrement pour former un modèle servant à réaliser le disque ma tre ou disque original, qui comporte des bits (cavités) correspondant aux états "1" ou "0"
du signal d'enregistrement. Puis, on reproduit un certain nom-
bre de disques optiques à partir de ce disque ma tre en utili-
sant un procédé de pressage similaire au procédé utilisé pour la fabrication de disques habituels de type analogique. Suivant les conditions de réalisation du modèle, on peut avoir des phénomènes tels que l'asymétrie entra nant un décalage uniforme de la dimension des cavités d'une valeur prédéterminée m9me si le rapport état passant/état bloqué du signal d'enregistrement est égal à 50 %, celui du signal reproduit ne sera plus de %. En d'autres termes lorsqu'un signal est converti en un
signal impulsionnel par un convertisseur, la largeur de l'im-
pulsion du signal impulsionnel est différente de celle du
signal enregistré si bien que l'on ne peut démoduler correcte-
ment la donnée reproduite (par exemple la démodulation du sys-
tème 3 PM).
Selon l'art antérieur, on résout la difficulté ci-dessus en réglant manuellement un niveau de référence (niveau limite) d'un limiteur qui reçoit le signal lu du disque et constitue le convertisseur de signal. De ce fait, le circuit
connu demande un réglage complexe.
En outre lorsqu'un signal est enregistré avec une bande de base sans avoir d modulation de porteuse, il faut utiliser une modulation d'amplitude, une modulation de fréquence ou analogue, un système à modulation codée, à longueur de défilement limitée. Ce système de modulation a pour but de choisir un intervalle d'inversion minimum T min entre les transitions de deux données concernant les états "" et "1",
suffisamment long pour augmenter le rendement de l'enregistre-
ment tout en choisissant un intervalle d'inversion maximum T max relativement court pour avoir facilement une horloge propre à la reproduction. A titre d'exemple, on connaît le
système 3 PM dans lequel T min est égal à 1,5 T (T étant l'in-
tervalle des cellules de bit d'une donnée d'entrée) et T max est égal à 6 T. De plus lorsqu'un signal numérique est modulé, il est très souhaitable que la composante continue du signal
numérique modulé soit nulle.
La figure 1 montre un circuit de commande de conversion de signal selon l'art antérieur. Dans ce circuit connu, le signal reproduit S est appliqué par la borne d'entré' p
1 à une borne du limiteur 2 dont le signal de sortie S0 appa-
ratt sur la borne de sortie 3; ce signal est également appli-
qué au détecteur de niveau continu 4. Ce détecteur deniveau continu 4 peut Ptre un filtre passe-bas, un intégrateur ou analogue et le signal de sortie de détection de ce circuit 4 est appliqué en retour à l'autre entrée du limiteur 2 pour en constituer le niveau de référence V r Ce niveau de référence Vr a une valeur telle que la composante continue du signal de
sortie S0 du limiteur 2 s'annule.
On enregistre un signal S r dont le rapport état haut/état bas est égal à 50 % comme représenté à la figure 2A. Dans ces conditions, s'il n'y a pas d'asymétrie, le signal
reproduit Sp donne le signal de la figure 2B. Ce signal repro-
duit Sp ne présente pas de forme de courbe impulsionnelle idéale étant donné l'influence des caractéristiques defréquence sur le chemin de transmission, le diamètre du faisceau utilisé pour la lecture etc. Le niveau de référence V du détecteur de r niveau continu 4 correspond au niveau continu du signal de sortie S du limiteur 2 qui, comme indiqué à la figure 2C, est nul. Ainsi, le signal de sortie S0 peut avoir un rapport état haut/état bas égal à 50 %. Toutefois même si ce rapport du signal enregistré est égal à 50 %, s'il y a des phénomènes d'asymétrie, l'enregistrement devient équivalent à celui d'un signal enregistré avec une largeur d'impulsion par exemple
développée comme représenté à la figure 3A en traits pleins.
Le signal reproduit S appliqué à la borne d'en-
trée 1-correspond alors à la courbe de la figure 3B. Méme dans ce cas, comme le niveau de référence Vr appliqué au limiteur 2 a une valeur annulant la composante continue du signal de sortie S0 du limiteur 2, le signal de sortie Si donne la forme de la
figure 3C ayant un rapport état haut/état bas égal à 50 %.
Comme décrit ci-dessus, le convertisseur de signal selon l'art antérieur, représenté à la figure 1, permet de remédier automatiquement à la difficulté entra née par les
phénomènes d'asymétrie. Toutefois, on suppose que dans le con-
vertisseur de signaux de la figure 1, le niveau de la compo-
sante continue du signal enregistré ne fluctue pas en fonction des données pour permettre un fonctionnement correct. Mgme si l'on règle manuellement le niveau de référence, cela suppose la condition ci-dessus. Ainsi méme pour les moyens ci-dessus,
il est souhaitable que la composante continue du signal numéri-
que modulé soit nulle.
En fait, jusqu'à présent, on ne conna t prati-
quement aucun procédé de modulation dans lequel l'intervalle d'inversion minimum T min est long et la composante continue (composante basse fréquence) est nulle. Même si un tel procédé de modulation existait, le circuit de modulation et celui de
démodulation seraient d'une réalisation complexe.
La présente invention a pour but de remédier aux inconvénients ci-dessus et se propose de créer un circuit de commande de forme de signal remédiant aux inconvénients des solutions connues, permettant de résoudre automatiquement les
difficultés dues aux phénomènes d'asymétrie du disque d'enre-
gistrement tel qu'un disque audio, numérique etc. L'invention a également pour but de créer un
circuit qui s'applique non seulement à la reproduction de dis-
ques d'enregistrement mais également à l'enregistrement et à la reproduction magnétiques utilisant un procédé de modulation
de code limité en longueur de défilement.
Enfin selon l'invention, le circuit de commande doit donner un signal reproduit égal au signal enregistré m9me si le signal numérique modulé contient des composantes continues. A cet effet, l'invention concerne un circuit de commande de la forme d'un signal, ce circuit étant caractérisé en ce qu'il comporte un comparateur dont une entrée reçoit un signal d'entrée et dont une autre entrée reçoit un signal de niveau de référence, la sortie donnant un signal de sortie
ayant des parties positives et des parties négatives corres-
pondant au signal d'entrée, un détecteur pour détecter l'inter- valle de transition maximum ou minimum contenu dans le signal de sortie et donnant un signal détecté, un circuit de maintien pour maintenir le signal détecté et un circuit de commande pour donner un signal de référence de façon que l'intervalle de la partie positive et l'intervalle de la partie négative
du signal de sortie soient égaux.
La présente invention sera décrite plus en détail à l'aide des dessins annexés, dans lesquels: - La figure 1 est un schéma-bloc d'un circuit de
commande de forme de signal selon l'art antérieur.
- les figures 2A, 2B, 2C et les figures 3A, 3B, 3C sont des chronogrammes servant à expliquer le fonctionnement
du circuit de la figure 1.
- la figure 4 est un schéma-bloc d'un exemple de
circuit de commande de forme de signal selon la présente inven-
tion. - les figures SA, 5B, 5C, 5D sont des diagrammes
servant à expliquer le fonctionnement du circuit de la figure 4.
- la figure 6 est un schéma-bloc d'un autre
exemple de réalisation de l'invention.
DESCRIPTION DE DIFFERENTS MODES DE REALISATION PREFERENTIELS
Selon l'invention, représentée en particulier aux figures 4, 5, on a un système de modulation du code à
longueur de passage limitée. Dans un tel système, les inter-
valles d'inversion minimum et maximum sont limités à T min=1,5T et T max = 4,5 T. Ce système de modulation sera décrit de façon générale ci-après. Lorsque les données d'entrée passent de l'état "O" à l'état "1"-, l'inversion se fait au milieu de la cellule de bit de la donnée d'entrée. De même dans le cas d'un modèle formé d'états "1" successifs, les états "1" sont choisis à la frontière de la cellule de bit correspondant à chaque
groupe de deux ou trois bits et l'inversion se fait à la fron-
tière après cette section. De plus dans le cas d'un modèle formé d'états "O" successifs, l'inversion est générée à la frontière satisfaisant à la condition d'être éloignée de plus de 3,5 T de la précédente inversion ainsi que de plus de 1,5 T du centre de la cellule de bit pour laquelle est apparu le
dernier état "1".
Ce système de modulation permet de réduire T max plus que dans les autres systèmes à code à longueur de passage limitée tel que le système 3 PM. De plus on utilise le fait
que des sorties modulées dans lesquelles T max (= 4,5 T) se suc-
ce-ent2- n 'apparaissent jamais dans des systèmes de modulation habituels, ce qui permet d'utiliser un schéma de bits dans lequel l'intervalle d'inversion de 4,5 T se succède deux fois et l'intervalle d'inversion de 1,5 T existe précédemment comme
signal de synchronisation de trame.
Selon l'invention, l'intervalle d'inversion maximum ou minimum contenu dans le signal enregistré est détecté et est maintenu; dans l'exemple suivant de linvention, l'intervalle d'inversion maximum (= 4,5 T) est détecté de
façon analogique, puis est maintenu.
L'exemple mentionné ci-dessus de l'invention sera décrit ci-après à l'aide des figures 4 et 5. Dans l'exemple de la figure 4, un signal reproduit Sp est appliqué par la borne d'entrée 1 au limiteur 2 dont l'autre entrée reçoit une tension de référence (niveau limite) Vr. Ainsi, le limiteur 2 donne des signaux de sortie S l et S02 en opposition de phase. Le signal de sortie S est dans ce cas en phase avec le signal reproduit Sp appliqué à la borne d'entrée 1 et qui est fourni à la borne de sortie 3. Les signaux de sortie SOl, S02 sont fournis respectivement à des générateurs de courbes en dents de scie 5a, 5b ayant chacun la m9me constante de temps. Les courbes en dents de scie ST1, ST2 données par les générateurs de dents de scie 5a, 5b sont appliquées respectivement à des circuits de maintien de maximum 6a, 6b. Les tensions de sortie Vd1, Vd2 des circuits de maintien de maximum 6a, 6b sont toutes deux appliquées à un soustracteur 7 dont le signal de sortie ou signal d'erreur est appliqué à un générateur de tension 8 dont la sortie alimente le limiteur 2 (en réaction) comme
tension de référence Vr comme cela a été indiqué précédemment.
Dans ce cas, le générateur de tension 8 peut être essentielle-
ment un amplificateur.
Les générateurs de dents de scie Sa, 5b génèrent
des courbes en dents de scie ST1, ST2 dont les niveaux augmen-
tent progressivement avec la même pente pendant la période dans laquelle les signaux de sortie respectifs SOl, S02 du limiteur 2 sont à l'état zéro t'O"). A titre d'exemple, on expliquera le cas dans lequel le signal de synchronisation de trame, mentionné ci-dessus, est appliqué à la borne d'entrée 1 comme signal reproduit S p. A ce moment, le limiteur 2 dérive un signal de sortie S l (figure 5A) et le signal de sortie
S02 en opposition de phase par rapport au précédent (figure 5B).
Puis, les générateurs de dents de scie 5a, 5b donnent deux courbes en dents de scie ST1, ST2 dont les niveaux augmentent progressivement suivant une pente prédéterminée pendant la
période lorsque les signaux de sortie S O, S02 sont respective-
ment à l'état zéro ("0") comme cela est représenté aux figures C, 5D. Lorsqu'il n'y a pas d'asymétrie, si le niveau de réfé- rence Vr est pris comme niveau prédéterminé, l'intervalle de 4,5 T pour lequel le signal de sortie S du limiteur 2 est à l'état "O" est égal à la période de 4,5 T pour laquelle le signal de sortie S est égal à "1" comme cela est indiqué en traits pleins à la figure SA. De même dans le signal de sortie S02 du limiteur 2 en opposition de phase au signal de sortie
Soi, la période de 4,5 T pour laquelle le signal So2 du limi-
teur 2 est à l'état "1", est égale à la période de 4,5 T pour laquelle le signal S02 est à l'état "0" (courbe en taits pleins) (figure 5B). La valeur maximale Vd de la courbe en dents de scie ST1 est alors égale à Vd2 de la courbe en dents de scie
ST2 et ainsi le signal de sortie ou signal d'erreur du sous-
tracteur devient nul. A ce moment, la tension de référence Vr
dérivée du générateur de tension 8 correspond au niveau prédé-
terminé. De plus lorsqu'il y a une asymétrie, la largeur de l'impulsion du signal de sortie S01 du limiteur 2 pour l'état "1" s'élargit alors que la période pour laquelle le signal S0l est à l'état "0" se rétrécit (ligne en pointillés, figure 5A); le signal de sortie So2 en opposition de phase au signal S0l change alors comme représenté en pointillés à la figure 5B. La valeur maximale de la courbe en dents de scie ST1 diminue au niveau Vd1' (ligne en pointillés, figure 5C) alors que la valeur maximale de la courbe en dents de scie
ST2 augmente jusqu'à Vd2', (courbe en pointillés, figure 5D).
Le soustracteur 7 génère ainsi un signal d'erreur égal à Vd1' - Vd2' = AV. Le niveau de la tension de référence Vr dérivéedu générateur de tension 8 est alors augmenté du signal d'erreur ci-dessus et le circuit est commandé de façon que le
signal d'erreur à V s'annule (j" V=O), ce qui permet de sup-
primer la fluctuation de la largeur d'impulsion résultant de l'asymétrie. Si la direction du décalage de la largeur des
impulsions du fait de l'asymétrie est opposée a celle repré-
sentée aux figures 5A, 5B, la polarité du signal d'erreur devient positive. Dans ces conditions, on commande le circuit pour que le niveau de la tension de référence Vr devienne faible. De plus dans le cas d'un schéma dont l'intervalle d'inversion dépasse l'intervalle d'inversion maximum T max (dans le cas ci-dessus 4,5 T) du système de modulation comme signal de synchronisation de trame qu'il faut distinguer d'une donnée, il suffit que l'intervalle d'inversion du signal de synchronisation soit détecté et maintenu. En résumé, on détecte et on maintient l'intervalle d'inversion maximum ou minimum
de l'intervalle d'inversion contenu dans le signal reproduit.
La figure 6 est un schéma-bloc d'un autre exem-
ple de l'invention. Dans cet exemple, on détecte l'intervalle d'inversion maximum de façon numérique et on conserve cet intervalle détecté, contrairement au précédent exemple de l'invention. Dans cet présent exemple représenté à la figure 6, comme dans le premier exemple de l'invention, on a un limiteur
2 qui reçoit la tension de référence Vr du générateur de ten-
sion 8 et le signal reproduit Sp de la borne d'entrée 1. Les signaux de sortie S et S02 fournis par le limiteur 2 et qui sont en opposition de phase, sont appliqués respectivement aux bornes d'autorisation EN des compteurs 9a, 9b qui comptent ainsi l'impulsion de cadence (cette impulsion a une fréquence suffisamment supérieure à celle des données) fournie d'un oscillateur de cadence 12 pendant la période lorsque les
signaux Sol, S02 sont à l'état "0".
Lorsque les signaux respectifs SOl, S02 passent de l'état "0" à l'état "1", les signaux de sortie des compteurs 9a, 9b sont fournis respectivement aux registres lOa, lob pour être pris en compte; puis, on efface les compteurs 9a, 9b pendant la période dans laquelle les signaux SOl' S02 sont à l'état "1". Les registres lla, llb sont respectivement reliés aux registes 10a, lOb et le contenu des registres iQa, lOb est transféré respectivement aux registres lia, llb en fonction de l'amplitude des grandeurs A+ et A- respectivement enregistrées
dans les registres 10a, lOb ainsi que des grandeurs B+, B-
enregistrées dans les registres lia, llb. En d'autres termes, si les deux conditions A+> B+ et A- % B- sont toutes deux satisfaites, les registres lia, llb prennent respectivement les grandeurs A+ et A- alors que si les conditions A+ C B+ et
A- < B- sont toutes deux satisfaites, les contenus des regis-
tres lia, llb restent tous deux inchangés.
Comme indiqué, les données correspondant aux grandeurs maximum des intervalles d'inversion concernant les polarités positives et négatives sont enregistrées dans les registres respectifs lia, llb dont les contenus sont fournis tous deux au soustracteur 7. Ainsi comme au premier exemple de l'invention, dans celui de la figure 6, le soustracteur 7 fournit un signal d'erreur et le générateur de tension 8 donne
une tension de référence Vr qui annule le signal d'erreur.
Dans cet exemple, les registres lia, llb sont
respectivement réalisés de façon que leurs contenus B+, B-
soient progressivement réduits à une certaine unité de temps correspondant à la constante de temps de décharge et de maintien de maximum. En pratique les registres lia, llb sont formés
chacun d'un compteur qui reçoit un signal d'entrée de soustrac-
tion (décomptage). Le temps unitaire lorsque le signal d'entrée de soustraction est appliqué, se détermine en tenant compte de la période ou de l'intervalle pour lequel l'intervalle d'inversion maximum apparait (dans l'exemple ci-dessus, il
s'agit de la période de trame).
La description faite ci-dessus à l'aide de divers
exemples montre que l'invention permet de résoudre automatique-
ment les problèmes engendrés par l'asymétrie de disques d'enre-
gistrement audio, sous forme numérique.
De plus lorsque le niveau de la composante con-
tinue fluctue en fonction du contenu du signal enregistré, selon l'invention on peut reproduire le signal enregistré avec une grande fidélité si bien que le circuit de commande de la
forme du signal selon l'invention a une très grande fiabilité.
En outre selon l'invention, m9me si la vitesse de rotation du disque diffère de la valeur de référence, on peut
supprimer automatiquement les conséquences de l'asymétrie.
g

Claims (1)

  1. R E V E N D I C A T I O N
    Circuit de commande de forme de signal caracté-
    risé en ce qu'il comporte un comparateur (2) ayant une borne d'entrée recevant un signal d'entrée (1, S) et une borne p d'entrée recevant un signal de niveau de référence (Vr), et une borne de sortie donnant un signal de sortie ayant une
    partie positive (S01) et une partie négative (S02) correspon-
    dant au signal d'entrée (Sp), un détecteur détectant le maximum ou le minimum de l'intervalle de transition contenu dans le signal de sortie et donnant un signal détecté, un circuit de
    maintien (6a, 6b) pour conserver le signal détecté et un cir-
    cuit de commande (7, 8) donnant le signal de référence de façon que l'intervalle de la partie positive du signal de sortie et l'intervalle de la partie négative de ce signal de
    sortie soient égaux entre eux.
FR8117959A 1980-09-24 1981-09-23 Circuit de commande de signal Expired FR2490897B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55132522A JPS5757025A (en) 1980-09-24 1980-09-24 Waveform converting circuit

Publications (2)

Publication Number Publication Date
FR2490897A1 true FR2490897A1 (fr) 1982-03-26
FR2490897B1 FR2490897B1 (fr) 1986-01-24

Family

ID=15083270

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8117959A Expired FR2490897B1 (fr) 1980-09-24 1981-09-23 Circuit de commande de signal

Country Status (18)

Country Link
US (1) US4418406A (fr)
JP (1) JPS5757025A (fr)
KR (1) KR880000598B1 (fr)
AT (1) AT373417B (fr)
AU (1) AU549989B2 (fr)
BE (1) BE890470A (fr)
BR (1) BR8106096A (fr)
CA (1) CA1176320A (fr)
CH (1) CH657486A5 (fr)
DD (1) DD212603A5 (fr)
DE (1) DE3137906A1 (fr)
DK (1) DK163758C (fr)
ES (1) ES505766A0 (fr)
FR (1) FR2490897B1 (fr)
GB (1) GB2085685B (fr)
IT (1) IT1138618B (fr)
NL (1) NL8104379A (fr)
SE (1) SE451926B (fr)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57162110A (en) * 1981-03-26 1982-10-05 Sony Corp Disk reproducing device
JPS57211612A (en) * 1981-06-23 1982-12-25 Sony Corp Phase servo circuit
NL8105095A (nl) * 1981-11-11 1983-06-01 Philips Nv Schakeling voor het omzetten van een informatiesignaal in een rechthoekvormig signaal.
JPS58161447A (ja) * 1982-03-17 1983-09-26 Sharp Corp Pcm信号の再生装置
JPS58175116A (ja) * 1982-04-07 1983-10-14 Nippon Columbia Co Ltd 信号検出回路
JPS58175115A (ja) * 1982-04-07 1983-10-14 Nippon Columbia Co Ltd 信号検出回路
JPS58218047A (ja) * 1982-05-28 1983-12-19 Nec Home Electronics Ltd デイジタル・オ−デイオ・デイスク・プレ−ヤ用信号検出回路
JPS59257A (ja) * 1982-06-25 1984-01-05 Pioneer Electronic Corp デイジタル変調信号読取装置
JPS5952417A (ja) * 1982-09-16 1984-03-27 Toshiba Corp デ−タ抜取回路
JPS5972692A (ja) * 1982-10-20 1984-04-24 Canon Inc 画像信号再生装置の制御装置
JPS59112783A (ja) * 1982-12-20 1984-06-29 Sony Corp デジタルデ−タ受信機
FR2548814B1 (fr) * 1983-07-04 1986-05-02 Thomson Csf Procede et dispositif de remise en forme d'un signal de lecture de donnees enregistrees sur disque optique
JPH0683269B2 (ja) * 1983-09-24 1994-10-19 株式会社東芝 信号識別装置
US4638255A (en) * 1983-09-30 1987-01-20 Tektronix, Inc. Rectangular wave pulse generators
US4899327A (en) * 1985-02-04 1990-02-06 International Business Machines Corporation Focus servo loop correction
EP0232867B1 (fr) * 1986-02-07 1991-05-29 Sharp Kabushiki Kaisha Appareil de mémorisation optique
US4885475A (en) * 1988-09-09 1989-12-05 United Technologies Corporation Precision 50 percent duty cycle controller
US5101395A (en) * 1990-06-11 1992-03-31 International Business Machines Corporation Data detection employing high-speed baseline tracking compensation
JPH04117834A (ja) * 1990-09-07 1992-04-17 Mitsubishi Electric Corp デジタル伝送回路
US5204848A (en) * 1991-06-17 1993-04-20 International Business Machines Corporation Adjusting amplitude detection threshold by feeding back timing-data phase errors
US5351222A (en) * 1991-10-08 1994-09-27 Fujitsu Limited Disk storage apparatus including a single power supply hysteresis comparator having a symmetrical characteristic
US5227671A (en) * 1992-04-14 1993-07-13 Quantum Corporation Circuit providing equalized duty cycle output
US5491698A (en) * 1993-12-16 1996-02-13 International Business Machines Corporation Setting optimal boundary thresholds in a decoder for coded signal processing channels
FR2728409B1 (fr) * 1994-12-16 1997-03-14 Sgs Thomson Microelectronics Circuit de restitution de bits transmis de maniere asynchrone
FR2729019B1 (fr) * 1994-12-30 1997-03-21 Sgs Thomson Microelectronics Circuit de restitution de bits transmis par un signal serie
JP3570791B2 (ja) * 1995-03-28 2004-09-29 パイオニア株式会社 デジタルデータ記録異種媒体情報再生装置
US6205255B1 (en) * 1998-01-06 2001-03-20 Intel Corporation Method and apparatus for run-length encoding of multi-colored images
DE19927320A1 (de) * 1999-06-15 2000-12-21 Mannesmann Vdo Ag Verfahren zur drahtlosen elektromagnetischen Übertragung von Daten
US20030218947A1 (en) * 2002-05-21 2003-11-27 Oak Technology, Inc. Transducer for converting digital AV content to optical compatible signals and associated operating method
US6897698B1 (en) * 2003-05-30 2005-05-24 O2Micro International Limited Phase shifting and PWM driving circuits and methods
TWI395511B (zh) * 2008-08-07 2013-05-01 Orise Technology Co Ltd 顯示模組、發光二極體驅動器及電源控制電路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3626209A (en) * 1970-04-06 1971-12-07 Electro Optical Ind Inc Square wave generating circuit
US3721835A (en) * 1972-01-05 1973-03-20 Us Navy Hardlimiter, automatic symmetry circuit
US3805167A (en) * 1972-06-27 1974-04-16 Telex Corp Digital pulse generator with automatic duty cycle control

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS508454A (fr) * 1973-05-21 1975-01-28
FR2280168A1 (fr) * 1974-07-23 1976-02-20 Thomson Brandt Procede de detection d'alteration de signaux de lecture d'information enregistree sur un support et appareil mettant en oeuvre un tel procede
FR2330206A1 (fr) * 1975-10-27 1977-05-27 Trt Telecom Radio Electr Detecteur de transitions d'un signal
JPS6011849B2 (ja) * 1976-02-10 1985-03-28 日本電気株式会社 オフセツト補償回路
US4263555A (en) * 1979-06-15 1981-04-21 Rca Corporation Signal detection system
ZA805412B (en) * 1979-09-14 1981-08-26 Plessey Overseas Zero-crossing comparators with threshold validation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3626209A (en) * 1970-04-06 1971-12-07 Electro Optical Ind Inc Square wave generating circuit
US3721835A (en) * 1972-01-05 1973-03-20 Us Navy Hardlimiter, automatic symmetry circuit
US3805167A (en) * 1972-06-27 1974-04-16 Telex Corp Digital pulse generator with automatic duty cycle control

Also Published As

Publication number Publication date
FR2490897B1 (fr) 1986-01-24
JPH0120568B2 (fr) 1989-04-17
CA1176320A (fr) 1984-10-16
IT8124134A0 (it) 1981-09-24
DK163758C (da) 1992-09-07
GB2085685A (en) 1982-04-28
BE890470A (fr) 1982-01-18
AU7550081A (en) 1982-04-01
AT373417B (de) 1984-01-25
SE8105637L (sv) 1982-03-25
DK420581A (da) 1982-03-25
ATA410081A (de) 1983-05-15
DK163758B (da) 1992-03-30
DD212603A5 (de) 1984-08-15
NL8104379A (nl) 1982-04-16
ES8206935A1 (es) 1982-08-16
BR8106096A (pt) 1982-06-08
CH657486A5 (de) 1986-08-29
US4418406A (en) 1983-11-29
DE3137906C2 (fr) 1992-04-30
JPS5757025A (en) 1982-04-06
SE451926B (sv) 1987-11-02
KR880000598B1 (ko) 1988-04-16
AU549989B2 (en) 1986-02-27
IT1138618B (it) 1986-09-17
ES505766A0 (es) 1982-08-16
KR830008558A (ko) 1983-12-10
GB2085685B (en) 1984-04-18
DE3137906A1 (de) 1982-06-16

Similar Documents

Publication Publication Date Title
FR2490897A1 (fr) Circuit de commande de signal
FR2491247A1 (fr) Appareil pour reproduire un disque a enregistrement numerique
EP1345221A2 (fr) Appareil de traitement du signal et méthode de traitement du signal
US5808979A (en) Tracking error signal detector
FR2471107A1 (fr) Appareil de reproduction d&#39;un disque d&#39;enregistrement d&#39;un signal a modulation d&#39;impulsions codees
FR2520145A1 (fr) Dispositif de lecture d&#39;un support d&#39;information en forme de disque
KR880000482B1 (ko) 디스크 재생장치
FR2508219A1 (fr) Systeme d&#39;asservissement pour la commande d&#39;un moteur
FR2491274A1 (fr) Circuit de production d&#39;impulsions periodiques
EP0753850B1 (fr) Codage binaire de signaux et traitement de signaux numériques
FR2514541A1 (fr) Appareil pour reproduire un disque tel qu&#39;un disque audio a signaux numeriques pcm
FR2635623A1 (fr) Dispositif de synchronisation sur des paquets de donnees numeriques et lecteur le comprenant
EP0549412A1 (fr) Circuit d&#39;horloge pour système de lecture d&#39;informations séquentielles
JPH04163724A (ja) 光学的情報記録媒体円盤の再生装置
JP2548989B2 (ja) デジタル記録再生装置
KR100271829B1 (ko) 광 기록매체의 기록신호 재생장치 및 재생방법
McLaughlin Shedding light on the future of SP for optical recording
JP2776406B2 (ja) 再生デジタルデータのad変換装置
WO1986005914A1 (fr) Dispositif detecteur d&#39;erreurs de suivi de piste pour disques optiques
JP2539570B2 (ja) 光学的情報再生装置
JPS6258067B2 (fr)
KR100234240B1 (ko) 광 자기 디스크 기록 재생장치에 있어서 재생 등화회로
JPS58114317A (ja) デイジタル変調信号読取装置
JPS59153320A (ja) 位相比較器
WO2003083844A2 (fr) Procede d&#39;asservissement radial pour un dispositif de reproduction d&#39;informations d&#39;un disque optique et dispositif de reproduction mettant en oeuvre ce procede

Legal Events

Date Code Title Description
ST Notification of lapse