JPS58175116A - 信号検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデジタルディスク等のデータ信号検出、・９路
に関する。

ディスクやチープレコータに記録する信号をパルスコー
ド化して記録再生するデジタルディスクやパルスコード
変調ＣＰＣＭ）デープレツーＩｒ等の再生に於いて、デ
ィスクや記録媒体の周波数の影響で再生される信号は高
域成分が失なわれた正弦波状の波形と成るが、この様な
波形をデータとして２値数の状態で読み取るためにはデ
ジタルパルス状？！に波形整形する必要があり、この様
な目的達成のためにコンパレータを用い基準のレベルニ
テデータをスライスし、パルス状に整形する、しかしこ
の時データの直流レベルが移動するとデータの基準の中
心でスライスできず、データ誤りなどが発生する欠点が
ある、このためデータに直流成分がない変調方法や直流
を再生するクランプ回路などをコンパレータの前段にお
く必要があり、この場合でもディスクの状態すなわち、
光学式のものなどではディスクのビ・ソト（穴）の大き
さと再生ヘッドの光スポットの径などとの相対的な差に
よって再生レベルが変るばかりか”＃’Ｏ＃のデユーデ
ィが変化するなどの欠点がある。特にディスクの＝４− 場合カッチ：￥２゛、プレス等多数の工程をへておりバ
ラツキが多い、このため再生レベルが異なったり１０の
デユーティが異なる等の欠点があり、ディスク毎でデー
タ誤率の変化が大きかった。

本発明は上述の欠点ＫＩｌみ成されＴこもので再生入力
信号の波形に非対称成分を含んでいても常に、正しいデ
ータが得られる様な信号検出回路を提供することを目的
とするものである。そして上記目的は本発明に工れば高
域成分の失なわれた再生信号を基準電圧と比較するコン
パレータ手段と、該コンパレータ手段の出方の立ち上り
豆ち下り間と所定のパルス巾出方のずれを検出てる第１
の検出手段と、該コンパレータ手段出力の立ち下り、豆
ち上り間と所定のパルス巾出力のずれを検出する第２の
検出手段と、上記第１及び第２の検出手段の差信号に工
って上記コンパレータ手段の基準電圧レベルを制御する
ことを％黴とする信号検出回路によって達成される。

以下本発明の一実施例を第１図及び第２図につめて詳記
する。

［１図は本発明の系統図、第２図は第１図の波形説明図
であり、第１図に於いて入力端子Ｔｔ　Ｋは入力信号が
加えられる。該入力信号はディスク又はデープレコータ
等からの再生信号である。入力端子’Ｔ　Ｉは第１のコ
ンパレータ１のプラス端子に接続され、マイナス入力端
子には基準電圧源Ｅ１と抵抗碁石の１列回路がＮ硬され
ている。更に第２のコノパレータ７の出力は抵抗器Ｒ３
と一端が接地されたコンデンサＣ１を通して第１のコノ
パレータ１のマイナス入力端子に接続されている。上記
抵抗器に！及びコンデンサＣ１ｔｔｓドロツプアウト等
の影響を受けずに緩かに制御するための時定数素子であ
る。第１のコノパレータ１の出力端はレジスタ９０入力
端に接続されると共に微分回路２に接続される。該微分
回路２の出力は入カバルスの立ち上り部及び立ち下り部
で発生する二つの出力パルスが暇り出され、該微分回路
２の二つの出力端子の一万は第１のカウンタ回路４に接
続され他方はｗｌ、１のラッチ回路５のクロックと成さ
れ、カウンタ回路４のカウンタ値なラッチする。該微分
回路２の二つの出力端子の他方は第２０カウンタ回路４
′に接続され、−万は第２のラッチ回路５′のクロック
と成され、カウンタ回路４′のカラ７り値をラッチする
。３はｗｃｌ及び１！２０力ウノタ回路用の基準発娠回
路を示し、カウンタ回路４．４′に夫々接続され、更に
第１及び第２０カウ／り回路ビロードされたデータは第
１及び第２カウンタ回路出力に等しい位相パルスと成る
ｌ１ｉＫ設定されたデータＤを選択し、ここではｍｌ及
び第２のカウンタ回路の周期の中心データに成る様にし
て第１及びＷ、２のカウンタ回路に与えられる。該第１
及び第２０カウンタ回路４．４′の出力は第１及び第２
のラッチ回路５．５′を通じて第１及び第２のデジタル
変換回路６（以下恥と記す）に与えられ、第１又は第２
のカウンタ回路の出力はレジスタ９にも与えられている
。

上記第１及び第２のＤ／Ａ変換回路６ダの出力はそれぞ
れ第２のコノパレータ７のプラス及ヒマイナス入力端子
に接続され、誤差増巾出力は基準電圧源ＥＩＫ加えられ
る。　Ｄ／Ａ変換回路６．６′の出力端子は差動増巾回
路８に加えて出力端子より速度ずれに対応した信号を取
り出しディスクの回転制御等のジッター打ち消し信号と
することが可能である。　Ｔｉはデータ出力端子である
。

上記回路構成の動作をエリ詳細に説明するに、第２図印
罠示す再生信号は第１のコンパレータ１のマイナス端子
の基準電圧がＥ１＝　□ｖで第２のコノバレータフより
の帰還電圧が零Ｖであるとする。

ここで第２図（イ）′はデユーティの異った再生信号波
形を示す、この様な再生信号を第１のコンパレータ１で
基準電圧源Ｅ１エリの電圧と第２のコンパレータ７より
の帰還信号を重畳した信号でスライスするが上記した様
に基準電圧及び帰還信号が零であるので第２図に）の口
、ゴの如き波形と成り、微分回路２出力は第２図ｅつに
）の−イ、２の如き第１のコノパレータ１の波形の立ち
上り及び立ち下りで得られるパルスと成る。

上記ハ又はノイのパルスでカウンタ回路４又は４′をカ
ウンタ回路４の中心値りにロードさせ、他方の逆極性の
エツジパルスでカラ／り回路４．４′を与に第１及び第
２のラッチ回路５．５′によってラッチする。ここでカ
ウンタ回路４．４′は基準発条回路３をカウ／トシ、分
周している。該第１及び第２０カウンタ回路の出力周期
はデータのクロック周期に合せる様に選足される。填２
図（ホ）（へ）はカウンタ回路４，４′の出力をアナロ
グ化して表したものでロードデータＤはカウンタ回路４
．４′の中心値に設定されているのでラッチパルスが正
しい位相できた場合にはラッチの値は丁度データＤと等
しくなりパルス巾が大きくなると値は大きくラッチされ
る。この様なラッチ回路５．５′のラッチデータをい変
換すると第２図（ト）−の様な直流信号が得うレる。第
１のコノパレータ１の出力が対称な値であれば第２図（
ト）−の実線ト、チで示す様な等しい電圧となるのでデ
ータに対応し１こ正しい電圧と成る。１１！２図（イ）
の鎖線で示す様な再生信号イ′に対してをユ＠２図（ト
）（イ）の鎖線で示すト′、ヂの電圧と成り、イ″に対
しては第２図（ト）−の鎖線で示すト“、チ“の電圧と
なる。この様な電圧な差動増巾回路成の第２のコノパレ
ータ７に入れれば第２図（喝に示す様に第２図（ト）切
に示す直流電圧の差に対応した電圧がをり出せる。この
様な信号を抵抗器Ｒ書とコンデノサＣ１より成る低斌通
過ν波回′路を通すことでドロップアウト成分等が入っ
た再生信号でも変化しない様にして基準電圧源ＥＩＫ帰
還させる。かくすれば第１のコンパレータ１の基準電圧
が変化し、再生信号の非対称性に基づく変化を打ち消す
ことが可能と成り第２図（ＩＩ）の帰遷信号はジッタ等
の成分を含まない信号と成葱、又、第２図（ト）（ホ）
に示す信号を差動増巾回路８に加えて基準電圧Ｅ！との
差を取り出すと上記した様に速度ずれに対応した第２図
図の如き出力が得られる。

上記構成ではＤＡ変換回路６．りな二つ設けた場合を説
明したがラッチ回路５．５′の出力をデジタル的に加算
又は減算した後に一つのＤ／Ａ変換回路に入れる様にし
てもよい。

又上記実施例では位相の検出手段としてデジタルのカウ
ンタ回路を用いたがアナログ的な鋸声状−・−′、”、 波とサンプルホールド回路等によって位相の＊”ａ手段
としてもよい、又第１の実施例では非対称波形等による
第２図（ト）に示す誤差信号を基準電圧源ＥｘｉｌＫ帰
還させたが逆極性にして第１のコ７バータの信号側に帰
還させてもよいことは明らかである。

本発明は上述した様に構成し動ｆ’ｌｌニーｆる１こめ
に入力の再生信号のレベルに非対称成分があっても常に
最適のパルス整形を行い得ると共にディジタルディスク
の工うにカッティングの状態で再生入力が変化してもデ
ータの誤りが大きくなることを改善でき誤りの発生がな
い信号の再生が可能である。

【図面の簡単な説明】

第１図は本発明の信号検出回路の系統図、第２図は第１
図の波形説明図である。 図中１は第１のコンパレータ、２ｔＸ微分回路、３は基
準発振回路、４．４′はカウンタ回路、５．５′はラッ
チ回路、６．ダはＤ／Ａ　Ｋ換回路、７は第２のコンパ
レータである。

Claims (2)

【特許請求の範囲】
1. （１）高域成分の失なわれた再生信号を基準電圧と比較
   するコアパレータ手段と、該コンパレータ手段出力の立
   ち上り立ち下がり間と所定のパルス巾出力のずれを検出
   する第１の検出手段と、該コンパレータ手段出力の豆ち
   下がり、立ち上がり間と所定のパルス巾出力のずれを検
   出する第２の検出手段と、上記第１及び第２の検出手段
   の差信号によって上記コアパレータ手段の基準電圧レベ
   ルを制御することを％黴とする信号検出回路。
2. （２）第１及び第２の検出手段の加算信号を速度信号と
   して成ることを特徴とする特許請求の範囲第１項記載の
   信号検出回路。