KR840003161A - 디지탈 이득 제어 시스템 - Google Patents

디지탈 이득 제어 시스템 Download PDF

Info

Publication number
KR840003161A
KR840003161A KR1019820005866A KR820005866A KR840003161A KR 840003161 A KR840003161 A KR 840003161A KR 1019820005866 A KR1019820005866 A KR 1019820005866A KR 820005866 A KR820005866 A KR 820005866A KR 840003161 A KR840003161 A KR 840003161A
Authority
KR
South Korea
Prior art keywords
digital
address
data
input
signal
Prior art date
Application number
KR1019820005866A
Other languages
English (en)
Inventor
스티븐 챨티어 마이클
Original Assignee
글렌 에이취. 브르스틀
알 씨 에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글렌 에이취. 브르스틀, 알 씨 에이 코포레이션 filed Critical 글렌 에이취. 브르스틀
Publication of KR840003161A publication Critical patent/KR840003161A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3089—Control of digital or coded signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H03G11/008—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general of digital or coded signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/002—Control of digital or coded signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Complex Calculations (AREA)
  • Television Receiver Circuits (AREA)
  • Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)
  • Control Of Eletrric Generators (AREA)

Abstract

내용 없음

Description

디지탈 이득 제어 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 원리에 따라 구성된 RAM베이스 디지탈 이득 제어시스템의 블록선도.
제2도는 입력신호가 예상 동적범위를 넘어선 경우, 정해진 과범위 출력신호를 제공하도록 본 발명의 원리에 따라 구성된 RAM 베이스 디지탈 이득 제어시스템의 블록선도.
제3도는 입력신호가 감쇄될 때 제1 및 2도 구성의 동작을 설명하는 도표.
제4도는 입력신호가 증폭될때 제1도 구성의 동작을 설명하는 도표.

Claims (14)

  1. 디지탈 입력신호를 처리하기 위한 디지탈 이득 제어시스템에 있어서, 랜덤 액서스 디지탈 메모리(20)과, 상기 디지탈 메모리용 디지탈 어드레스 값의 순서를 제1 비율로 발생시키기 위한 수단(12,16,22)과, 소정의 이득인수의 함수로서 상기 제1 비율에 관계되는 제2 비율로 상기 디지탈 메모리용 디지탈 데이타값의 순서를 발생하기 위한 수단(14,18)과, 상기 어드레스 값들중 다른것에 응답하여 상기 디지탈 데이타값을 상기 디지탈 메모리내로 싣기위한 수단(40,42)를 구비한 것을 특징으로 하는 디지탈 이득제어 시스템.
  2. 제1항에 있어서, 상기 어드레스 발생수단(12,16,22)이 제1클럭신호원(12)와, 라이트 모드동안 디지탈 어드레스 워드를 발생하기 위해 상기 제1클럭신호에 응답하는 어드레스 카운터수단(16)을 구비하며, 상기 데이타 발생수단(14,18)이 제2클럭신호원(14)와, 상기 라이트 모드동안 디지탈 입력데이타 워드를 발생하기 위해 상기 제2클럭 신호에 응답하는 데이타 카운터 수단(18)을 구비하며, 제어수단(10)이 상기 제1 및 제2 클럭신호의 상대비를 제어하며, 상기 디지탈 메모리(20)가 어드레스 입력에 대한 상기 디지탈 어드레스 워드의 인가에 응답하여 어드레스될 수 있는 복수의 메모리 위치와, 상기 라이트모는동안 어드레스된 메모리 위치에 유입되도록 상기 디지탈 입력 데이타 워드를 수신하기 위한 데이타 입력수단과, 리드모드동안 처리될 디지탈 신호의 인가에 응답하여 어드레스 된 메모리 위치에 기억된 데이타 워드를 상기 어드레스 입력에 공급하기 위한 데이타 출력 수단을 포함하는 것을 특징으로 하는 디지탈 이득 제어시스템.
  3. 제2항에 있어서, 상기 제1 클럭신호원(12)이 데이타 입력과 상기 어드레스 카운터에 결합된 출력을 가지는 카운터(12)로 이루어지고, 상기 제2클럭신호원이 데이타 입력과 상기 데이타 카운터에 결합된 출력을 가지는 M 카운터(14)로 이루어지며, 상기 제어수단(18)이 상기 N 및 M 카운터의 상기 데이타 입력에 결합된 N 및 M 제어워드의 공급원으로 이루어진 것을 특징으로 하는 디지탈 이득 제어시스템.
  4. 제2 또는 3항에 있어서, 상기 디지탈 메모리(20)가 상기 디지탈 입력 데이타 워드를 상기 라이트 모드동안 상기 디지탈 어드레스 워드에 의해 어드레스된 메모리 위치로 유입시키기 위해 상기 제1클럭신호에 응답하는 수단을 포함하는 것을 특징으로 하는 디지탈 이득 제어시스템.
  5. 제4항에 있어서, 상기 제1 클럭신호원(12)이 상기 N 제어워드를 상기 N 카운터내로 유입하기 위해 상기 제1 클럭신호에 응답하는 N 부하수단을 포함하며, 상기 제2 클럭신호원(14)가 상기 M 제어워드를 상기 M 카운터내로 유입하기 위해, 상기 제2클럭신호에 응답하는 M 부하수단을 포함하는 것을 특징으로 하는 다지탈 이득 제어시스템.
  6. 제1항에 있어서, 상기 라이트 모드동안 상기 어드레스 워드에 의해 어드레스된 메모리 위치에서 상기 디지탈 입력데이타 워드를 상기 디지탈 메모리(20)내로 유입하기 위해, 상기 어드레스 카운터 수단(16)에 의해 새로운 어드레스 워드의 발생에 응답하는 것을 특징으로 하는 디지탈 이득 제어 시스템.
  7. 제1항에 있어서, 상기 디지탈 메모리(20)가 어드레스입력, 데이타입력, 출력을 가지고 리드 및 라이트 모드에서 동작할 수 있으며, 상기 어드레스 발생수단이 N 제어신호원(10)과, 상기 N 제어신호의 값에 대한 정해진 제한치로 계수하기 위해 상기 N 제어신호에 응답하며 상기 정해진 제한치에 도달할 경우 어드레스 생성하기 위한 출력을 가지는 N 카운터(12)와 기억된 어드레스 값을 증가시키기 위하여 상기 어드레스 증가신호에 응답하는 입력과, 상기 랜덤 액서스 메모리의 상기 어드레스 입력에 결합된 출력을 가지는 어드레스 카운터(16)로 이루어지며, 상기 데이타 발생수단이 M 제어신호원(10)과, 상기 M 제어신호값에 대한 정해진 제한치로 계수하기 위해 상기 M 제어신호에 응답하고 상기 정해진 제한치에 도달할 경우 데이타 증가신호를 생성하기 위한 출력을 가지는 M 카운터(14)와, 기억된 데이타 값을 증가시키기 위해 상기 데이타 증가신호에 응답하는 입력과 상기 디진탈 메모리의 상기 데이타 입력에 결합된 출력을 가지는 데이타 카운터(18)로 이루어지며, 상기 부하수단(40,42)이 상기 디지탈 메모리가 상기 라이트 모드에 있을때 상기 어드레스 카운터 값에 의해 어드레스 된 메모리 위치에서 상기 데이타 카운터의 값을 상기 디지탈 메모리내로 유입하기 위해 상기 어드레스의 증가에 응답하는 것을 특징으로하는 디지탈 이득 제어시스템.
  8. 제7항에 있어서, 상기 N 카운터(12)가 또한 상기 N 제어신호를 상기 N 카운터내로 싣기위해 상기 어드레스 증가신호에 응답하는 부하신호 입력을 포함하며, 상기 M 카운터(14)가 또한 상기 M 제어신호를 상기 M 카운터내로 싣기위해 상기 데이타 증가신호에 응답하는 부하신호 입력을 포함하는 것을 특징으로 하는 디지탈 이득 제어시스템.
  9. 제8항에 있어서, 상기 클럭신호원(CLOCK)내의 상기 M 및 카운터가 상기 랜덤엑서스 메모리(20)가 상기 라이트 모드에 있을때 상기 클럭신호에 의해 증가되는 것을 특징으로 하는 디지탈 이득 제어시스템.
  10. 제9항에 있어서, 수단(32)가 상기 어드레스 카운터에 결합되어, 상기 어드레스 카운터가 정해진 값에 도달할때 상기 어드레스 및 데이타 카운터를 리셋팅하기 위해 상기 어드레스 카운터값에 응답하는 것을 특징으로 하는 디지탈 이득 제어시스템.
  11. 제10항에 있어서, 처리될 디지탈 입력신호원(VIDEO IN)과, 상기 메모리가 상기 리드모드에 있을때 상기 디지탈 입력신호를 상기 디지탈 메모리의 상기 어드레스 입력에 인가하기 위한 수단(22)를 구비하여 상기 디지탈 메모리의 출력에 발생될 신호가 상기 M 및 N 이득신호 값의 함수인 이득인수에 의해 상기 디지탈 신호에 관계된느 것을 특징으로 하는 디지탈 이득 제어 시스템.
  12. 제1항에 있어서, 상기 부하수단(40,42,46)이 그것의 예상 동적범위에 걸쳐 디지탈 입력신호 값에 대응하는 어드레스를 갖는 제1복수의 메모리 위치에 이득인수로 곱해진 각 어드레스값과 동일한 데이타 값을 실으며, 아울러 시스템이 상기 디지탈 입력신호가 그것의 예상 동적범위를 초과할때 생성되길 바라는 과범위 값에 해당하는 값을 상기 랜덤 액서스 메모리의 메모리 위치중 나머지 것에 싣기 위한 수단(60,62,64,80)을 구비한 것을 특징으로 하는 디지탈 이득 제어시스템.
  13. 제12항에 있어서, 상기 과범위 부하수단(60,62,64,80)이 디지탈 신호 레벨의 상기 예상범위를 넘어선 입력디지탈 신호에 대한 시스템 이득을 표시하는 과범위 제어신호원(80)으로 이루어지며, 수단(60,62,64)가 상기 예상범위를 넘어선 전달된 입력디지탈 신호에 대응하는 디지탈 데이타워드를 상기 메모리 위치중 상기 나머지 위치내로 유입하기 위해 상기 과범위 제어신호에 응답하는 것을 특징으로 하는 디지탈 이득제어 시스템.
  14. 제13항에 있어서, 상기 과범위 제어신호원(80)이 텔레비전 자동 이득제어 시스템으로 이루어진 것을 특징으로 하는 디지탈 이득 제어 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019820005866A 1981-12-31 1982-12-29 디지탈 이득 제어 시스템 KR840003161A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US336,170 1981-12-31
US06/336,170 US4464723A (en) 1981-12-31 1981-12-31 Digital gain control system

Publications (1)

Publication Number Publication Date
KR840003161A true KR840003161A (ko) 1984-08-13

Family

ID=23314879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019820005866A KR840003161A (ko) 1981-12-31 1982-12-29 디지탈 이득 제어 시스템

Country Status (20)

Country Link
US (1) US4464723A (ko)
JP (1) JPS58130680A (ko)
KR (1) KR840003161A (ko)
AU (1) AU559733B2 (ko)
BE (1) BE895503A (ko)
CA (1) CA1197575A (ko)
DD (1) DD203802A5 (ko)
DE (1) DE3247778A1 (ko)
DK (1) DK580082A (ko)
ES (1) ES518563A0 (ko)
FI (1) FI824445L (ko)
FR (1) FR2519500B1 (ko)
GB (1) GB2113029B (ko)
IT (1) IT1153945B (ko)
NL (1) NL8205051A (ko)
NZ (1) NZ202885A (ko)
PL (1) PL239877A1 (ko)
PT (1) PT76029B (ko)
SE (1) SE450185B (ko)
ZA (1) ZA829581B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4581725A (en) * 1982-07-21 1986-04-08 Mobil Oil Corporation Method and system for gain selection
US4517586A (en) * 1982-11-23 1985-05-14 Rca Corporation Digital television receiver with analog-to-digital converter having time multiplexed gain
US4495652A (en) * 1983-02-28 1985-01-22 General Electric Company Control arrangement for radio apparatus
GB8322440D0 (en) * 1983-08-19 1983-09-21 Gen Electric Co Plc Frequency division multiplex transmission equipment
JPS6146681A (ja) * 1984-08-11 1986-03-06 Matsushita Electric Ind Co Ltd 映像信号の記録再生方法
FR2576472B1 (fr) * 1985-01-22 1988-02-12 Alcatel Thomson Faisceaux Procede et dispositif de commande automatique de gain d'un recepteur en acces multiple a repartition temporelle
US4747065A (en) * 1985-10-11 1988-05-24 International Business Machines Corporation Automatic gain control in a digital signal processor
US4785418A (en) * 1986-08-29 1988-11-15 International Business Machines Corporation Proportional automatic gain control
JPH0691481B2 (ja) * 1987-08-18 1994-11-14 日本電気株式会社 Ａｇｃ回路
US5077602A (en) * 1990-02-15 1991-12-31 Eastman Kodak Company Color difference compressor
US5029162A (en) * 1990-03-06 1991-07-02 Confertech International Automatic gain control using root-mean-square circuitry in a digital domain conference bridge for a telephone network
US5125008A (en) * 1990-03-09 1992-06-23 Scientific-Atlanta, Inc. Method and apparatus for autoranging, quadrature signal generation, digital phase reference, and calibration in a high speed rf measurement receiver
GB9120004D0 (en) * 1991-09-19 1991-11-06 Ampy Automation Digilog Improvements relating to the calibration of power meters
US5259001A (en) * 1991-12-17 1993-11-02 Motorola, Inc. ADPCM decoder with an integral digital receive gain and method therefor
DE19805547C1 (de) * 1998-02-11 1999-09-09 Siemens Ag Digitaler Empfänger mit automatischer Verstärkungsregelung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3970954A (en) * 1975-04-03 1976-07-20 Bell Telephone Laboratories, Incorporated Digital frequency multiplier
JPS6048955B2 (ja) * 1977-02-28 1985-10-30 ソニー株式会社 ホワイトバランス調整装置
US4213097A (en) * 1978-10-19 1980-07-15 Racal-Milgo, Inc. Hybrid automatic gain control circuit
US4270177A (en) * 1979-06-20 1981-05-26 Tokyo Shibaura Denki Kabushiki Kaisha Digital amplitude control for digital audio signal
GB2059203B (en) * 1979-09-18 1984-02-29 Victor Company Of Japan Digital gain control
US4356731A (en) * 1980-11-03 1982-11-02 General Electric Company Method and means for generating time gain compensation control signal for use in ultrasonic scanner and the like
US4412182A (en) * 1981-03-09 1983-10-25 Harris Corporation Apparatus for controlling an operational characteristic of a controlled device in accordance with the position of a movable member
US4396938A (en) * 1981-07-23 1983-08-02 Rca Corporation Controlled ram signal processor

Also Published As

Publication number Publication date
DE3247778A1 (de) 1983-07-07
PT76029B (en) 1986-05-21
IT8225039A0 (it) 1982-12-29
GB2113029A (en) 1983-07-27
IT8225039A1 (it) 1984-06-29
ES8402485A1 (es) 1984-01-16
US4464723A (en) 1984-08-07
BE895503A (fr) 1983-04-15
GB2113029B (en) 1985-12-24
PT76029A (en) 1983-01-01
AU559733B2 (en) 1987-03-19
CA1197575A (en) 1985-12-03
SE450185B (sv) 1987-06-09
FR2519500A1 (fr) 1983-07-08
AU9185782A (en) 1983-07-07
NL8205051A (nl) 1983-07-18
SE8207380D0 (sv) 1982-12-23
FR2519500B1 (fr) 1986-04-11
NZ202885A (en) 1986-05-09
ZA829581B (en) 1984-02-29
PL239877A1 (en) 1983-07-18
FI824445L (fi) 1983-07-01
IT1153945B (it) 1987-01-21
DD203802A5 (de) 1983-11-02
SE8207380L (sv) 1983-07-01
FI824445A0 (fi) 1982-12-23
DK580082A (da) 1983-07-01
JPS58130680A (ja) 1983-08-04
ES518563A0 (es) 1984-01-16

Similar Documents

Publication Publication Date Title
KR840003161A (ko) 디지탈 이득 제어 시스템
KR850000125A (ko) Mos 기억장치
EP0404474A3 (en) Audio signal data processing system
JPS5345120A (en) Video special effect device
JPS559260A (en) Information processing system
GB1482688A (en) Storage configuration comprising a main store and a buffer store
KR880013070A (ko) 디지탈 신호처리장치
KR860004349A (ko) 시이퀀스 제어기의 프로세스 입출력장치
KR840004651A (ko) 디지탈 텔레비젼 수상기용 자동색도 제어시스템
EP1001378A3 (en) Storage device and image data processing apparatus
KR0166853B1 (ko) 디지탈 영상신호 처리용 메모리 시스템
KR900010778A (ko) 반도체 메모리장치
KR850007713A (ko) 반도체 기억장치
KR970012755A (ko) 반도체 메모리 장치
JPS5791075A (en) Signal processing circuit
KR910008448B1 (ko) 그레이 레벨 빈도 자동 저장회로
SU1608633A1 (ru) Устройство дл сопр жени ЭВМ с дискретными датчиками
KR970076878A (ko) 동적 메모리 장치의 테스트 회로
JPS57133577A (en) Method for display of erroneous input of random access on reproducing device with information recording carrier
SU1201832A1 (ru) Устройство дл ввода информации с перфоносител
JPH02144741A (ja) 半導体記憶装置
KR920007359A (ko) 아나로그-디지털 변환 시스템 및 아나로그 신호를 디지탈 신호로 변환시키는 방법
JPS56122281A (en) Picture processing device
TW326529B (en) Memory device and its control method
JPS5547547A (en) Control device