KR910008448B1 - 그레이 레벨 빈도 자동 저장회로 - Google Patents

그레이 레벨 빈도 자동 저장회로 Download PDF

Info

Publication number
KR910008448B1
KR910008448B1 KR1019860003592A KR860003592A KR910008448B1 KR 910008448 B1 KR910008448 B1 KR 910008448B1 KR 1019860003592 A KR1019860003592 A KR 1019860003592A KR 860003592 A KR860003592 A KR 860003592A KR 910008448 B1 KR910008448 B1 KR 910008448B1
Authority
KR
South Korea
Prior art keywords
gray
memory
signal
output
address
Prior art date
Application number
KR1019860003592A
Other languages
English (en)
Other versions
KR870011528A (ko
Inventor
박동춘
Original Assignee
주식회사 금성사
구자학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 구자학 filed Critical 주식회사 금성사
Priority to KR1019860003592A priority Critical patent/KR910008448B1/ko
Publication of KR870011528A publication Critical patent/KR870011528A/ko
Application granted granted Critical
Publication of KR910008448B1 publication Critical patent/KR910008448B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Picture Signal Circuits (AREA)
  • Digital Computer Display Output (AREA)

Abstract

내용 없음.

Description

그레이 레벨 빈도 자동 저장회로
제1도는 종래의 저장회로도.
제2도는 본 발명의 저장회로도.
제3도는 본 발명의 저장회로의 신호흐름도.
*도면의 주요 부분에 대한 부호의 설명
1 : 프레임메모리 2 : 램
3 : 이미지프로세서 4 : 화상
5 : 신호독취부 6 : 아날로그/디지탈 콘버터
7 : 프레임메모리제어부 8:그레이메모리제어부
9 : 그레이메모리번지발생부 10 : 그레이메모리
11 : 가산부
본 발명은 회상 처리를 위한 히스토그램(Histogram)의 작성 및 문자인식 등에 있으서, 문자 이미지의 이진화에 필요한 임계값(threshold)결정을 위하여 그레이 레벨(gray level)의 빈도(count)를 자동으로 저장하는 그레이 레벨 빈도 자동 저장회로에 관한 것이다.
종래의 그레이 레벨 빈도 저장회로는 제1도에 도시한 바와 같이 화상에서 인출한 신호를 저장하는 프레임 메모리(1)와, 그레이 레벨의 빈도를 저장하는 램(2)과, 상기 프레임 메모리(1)에 저장된 화상의 신호에 따라 램(2)에 저장된 그레이 레벨의 빈도를 출력시킨 후 중앙처리장치의 인크리먼트(increment)명령을 수행하여 다시 램(2)에 저장하는 이미지 프로세서(3)로 구성하였다.
그러나, 이와 같은 종래의 저장회로는 소프트웨어에만 의존하여 동작을 수행하므로 많은 동작시간이 소요됨은 물론 소프트웨어의 제작이 매우 어려운 결함이 있었다.
본 발명은 이와 같은 종래의 결함을 감안하여, 입력된 화상의 신호에 따라 그레이 레벨의 빈도를 저장하는 간단한 구성의 하아드웨어를 창안한 것으로, 이를 첨부된 제2도 및 제3도의 도면에 의하여 상세히 설명하면 다음과 같다.
제2도는 본 발명의 저장회로도로서, 이에 도시한 바와 같이 화상(4)에서 아날로그 신호를 독취하는 신호 독취부(5)와, 상기 신호독취부(5)의 출력아날로그 신호를 아날로그/디지탈 콘버터(6)와, 이미지 프로세서(3)의 출력 제어신호에 따라 상기 프레임 메모리(1)에 저장된 신호를 출력시키는 카운터(CO) 및 프레임 제어신호 발생부 (FMC)로된 프레임 메모리 제어부(7)와, 상기 이미지 프로세서(3)의 출력 제어신호로 그레이 메모리(10)에 저장된 신호를 처리하는 그레이 제어신호 발생부(GMC) 및 출력제어부(OTC)로된 그레이 메모리 제어부(8)와, 상기 프레임 메모리(1)의 출력신호 및 상기 그레이 메모리 제어부(8)의 출력제어신호로 그레이 메모리(10)의 번지를 지정하는 버퍼(BF1,BF2)로된 그레이 메모리 번지 발생부(9)와, 상기 그레이 메모리(10)의 출력신호에 상기 그레이 메모리 제어부(8)의 출력가산신호를 가산하여 다시 그레이 메모리(10)에 저장하는 버퍼(BF,BF) 멀티플렉서(MUX)로 된 가산부(11)로 구성한 것이다.
이와 같이 구성된 본 발명의 작용효과를 상세히 설명하면 다음과 같다.
신호독취부(5)가 화상에서 아날로그 신호를 독취하여 출력시키면, 그 출력된 아날로그 신호는 아날로그/디지탈 콘버터(6)에서 디지탈 신호로 변환된 후 프레임 메모리(1)의 번지내에 차례로 저장된다.
이와 같이 화상에서 독취된 신호가 프레임 메모리(1)에 저장되면, 이미지 프로세서(3)는 그의 제어신호 출력단자(CTC1)로 제어신호를 출력하여 프레임 메모리 제어부(7)의 카운터(CO1)의 리세트단자(RE) 및 프레임 제어신호 발생부(FMC)의 제어단자(CS1)에 인가되므로 카운터(CO1)는 리세트되어 프레임 메모리(1)의 0번지를 지정하게 되고, 프레임 제어신호 발생부(FMC)는 카운터(CO1)의 클럭단자(CK)에 클럭신호를 인가함과 아울러 프레임 메모리(1)의 리이드단자(RD)에 리이드 신호를 인가하게 되어 카운터(CO1)는 프레임 메모리(1)의 0번지 부터 차례로 지정하게 되고, 지정된 번지내에 저장된 화상(1)의 독취신호가 출력된다.
이와 같이 프레임 메모리(1)에 저장된 신호가 출력되면, 이미지 프로세서(3)는 그의 제어신호 출력단자(CTC2)로 제어신호를 출력하여 그레이 메모리 제어부(8)의 그레이 제어신호 발생부(GMC)의 제어단자(CS2)에 인가하게 되므로 그레이 제어신호 발생부(GMC)는 출력단자(O2)로 리이드 신호를 출력하여 그레이 메모리(10)의 리이드 단자(RD2)에 인가함과 아울러 출력단자(O1)로 번지 신호를 출력하여 그레이 메모리번지 발생부(9)의 버퍼(BF2)를 통해 그레이 메모리(10)의 번지단자(A0)에 인가하고, 그레이 메모리(10)의 번지(Al-An)에는 상기 프레임 메모리(1)에서 출력된 신호가 버퍼 (BF1)를 통해 인가되므로 그레이 메모리(10)는 그레이 제어신호 발생부(GMC) 출력 번지 신호 및 프레임 메모리(1)의 출력신호에 따라 번지가 지정되어 그 번지내에 저장된 신호가 출력 즉, 먼저 그레이 제어신호 발생부(GMC)의 출력단자(O1)에서 출력된 wj전위와 프레임 메모리(1)의 0번지에서 출력된 신호에 따라 그레이 메모리(10)의 번지가 지정되어 그 번지내에 저장된 신호가 출력된 후 가산부(11)의 버퍼(BF4)에 저장되고, 다음에 출력단자(O1)에서 출력된 고전위와 프레임 메모리(1)의 0번지에서 출력된 신호에 따라 그레이 메모리(10)의 번지가 지정되어 그 번지내에 저장된 신호가 출력된 후 가산부(11)의 버퍼(BF3)에 저장된다.
이와 같이 출력단자(O1)의 저전위 및 고전위와 프레임 메모리(1)의 0번지에서 출력된 신호에 따라 그레이 메모리(10)내에 저장된 신호가 출력하여 버퍼(BF4) (BF3)에 저장되면 그레이 제어신호 발생부(8)는 그의 출력단자(O3)로 가산신호를 출력하여 버퍼(BF4)에 인가하게 되므로 버퍼(BF4)에서 발생되는 캐리(carry)신호는 버퍼(BF3)에 입력되어 가산되며, 이와 같이 1이 가산되면 출력제어부(OTC)는 출력단자(C1)로 제어신호를 출력시킴과 아울러 제어신호 발생부(GMC)의 출력단자(O4)에서 제어신호가 출력되어 멀티플렉서(MUX)의 제어단자(X)에 인가되므로 버퍼(BF4)(BF3)에 저장된 신호는 순차적으로 멀티플렉서(MUX)를 통해 그레이 메모리(10)에 입력되어 저장된다.
이와 같이 프레임 메모리(1)의 0번지에 저장된 신호와 그레이 제어신호 발생부(GMC)의 제어에 따라 그레이 메모리(10)에 저장된 신호를 출력시킨 후 1을 가산하고, 다시 그레이 메모리(10)에 저장되면, 프레임 메모리(1)는 상기와 같이 카운터(CO1)의 출력신호에 따라 다음 번지의 신호를 출력하고, 그레이 메모리 제어부 (8)는 상기의 동작을 반복하여 그레이 메모리(10)에 저장된 신호를 출력시키고, 1을 가산한 후 다시 그레이 메모리(10)에 저장하는 것을 반복하여 프레임 메모리(1)의 마지막 번지에 저장된 신호까지 처리하게 된다.
그리고, 상기의 동작을 신호흐름도로 나타내면 제3도에 도시한 바와 같다.
이상에서 설명한 바와 같이 본 발명은 간단한 구성의 하아드웨어로 입력된 화상의 신호에 따라 그레이 레벨의 빈도를 자동으로 저장하는 것으로, 그 처리 속도가 매우 빠르고, 소프트웨어의 제작이 간편해지는 효과가 있다.

Claims (1)

  1. 이미지 프로세서(3)의 제어에 의해 프레임 메모리(1)에서 출력된 신호로 그레이 메모리(10)에 저장된 신호를 출력시켜 가산한 후 다시 그레이 메모리(10)에 저장하는 그레이 레벨 빈도 저장회로에 있어서, 상기 이미지 프로세서(3)의 제어로 상기 프레임 메모리(1)에 저장된 신호를 출력시키는 그레이 메모리 제어부(8)와, 상기 이미지 프로세서(3)의 제어로 상기 그레이 메모리(10)에 저장된 신호를 처리하는 그레이 메모리제어부(8)와, 상기 프레임 메모리(1) 및 그레이 메모리 제어부(8)의 출력신호로 상기 그레이 메모리(10)의 번지를 지정하는 그레이 메모리 번지 발생부(9)와, 상기 그레이 메모리 제어부(8)의 제어로 상기 그레이 메모리(10)에서 출력된 신호에 1을 가산한 후 다시 그레이 메모리(10)에 저장하는 가산부(1)로 구성함을 특징으로 하는 그레이 레벨 빈도 자동 저장회로.
KR1019860003592A 1986-05-08 1986-05-08 그레이 레벨 빈도 자동 저장회로 KR910008448B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019860003592A KR910008448B1 (ko) 1986-05-08 1986-05-08 그레이 레벨 빈도 자동 저장회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860003592A KR910008448B1 (ko) 1986-05-08 1986-05-08 그레이 레벨 빈도 자동 저장회로

Publications (2)

Publication Number Publication Date
KR870011528A KR870011528A (ko) 1987-12-24
KR910008448B1 true KR910008448B1 (ko) 1991-10-15

Family

ID=19249846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860003592A KR910008448B1 (ko) 1986-05-08 1986-05-08 그레이 레벨 빈도 자동 저장회로

Country Status (1)

Country Link
KR (1) KR910008448B1 (ko)

Also Published As

Publication number Publication date
KR870011528A (ko) 1987-12-24

Similar Documents

Publication Publication Date Title
KR890007284A (ko) 메시지 fifo 버퍼 제어기
US6332152B1 (en) Arithmetic unit and data processing unit
KR890007285A (ko) Fifo버퍼 제어기
KR900000787A (ko) 화상처리장치
GB1482688A (en) Storage configuration comprising a main store and a buffer store
KR840003161A (ko) 디지탈 이득 제어 시스템
KR970012754A (ko) 반도체 메모리 및 그 기입 방법
KR910008448B1 (ko) 그레이 레벨 빈도 자동 저장회로
JPH04274675A (ja) ランレングス符号化法および装置
KR860004349A (ko) 시이퀀스 제어기의 프로세스 입출력장치
KR900013396A (ko) Dram 콘트롤러
JP2709356B2 (ja) 画像処理方法
KR0126893B1 (ko) 영상신호의 히스토그램 발생장치
JPS6272226A (ja) Ａ／ｄ変換器試験方式
KR100188027B1 (ko) 어드레스 발생회로
KR890004678B1 (ko) 메디안 필터링 회로
KR930011390B1 (ko) 자동 전환장치의 어드레스 자동 리셋회로
JPS61281671A (ja) 画像処理における画像情報記憶方法
KR100248037B1 (ko) 실시간구현영상신호 히스토그램 발생회로 및 그의 방법
JP2555882B2 (ja) 信号処理装置
KR940004264Y1 (ko) H-rlsa 회로를 가진 이미지처리장치
KR880008192A (ko) 디프런스를 이용한 물체의 외형선 추출회로
KR920002518B1 (ko) 정지화상 기록 재생장치
SU578642A1 (ru) Арифметическое устройство
KR930000428Y1 (ko) 다이나믹 램용 지연회로

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19860508

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19890330

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19860508

Comment text: Patent Application

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19910914

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19920106

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19920310

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19920310

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19940629

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 19941227

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 19941227

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee