KR890004678B1

KR890004678B1 - 메디안 필터링 회로

Info

Publication number: KR890004678B1
Application number: KR1019860010884A
Authority: KR
Inventors: 고순섭
Original assignee: 삼성전자 주식회사; 한형수
Priority date: 1986-12-18
Filing date: 1986-12-18
Publication date: 1989-11-24
Also published as: KR880008627A

Abstract

내용 없음.

Description

메디안 필터링 회로

제 1 도는 본 발명에 따른 블럭도.

제 2 도는 본 발명에 따른 제 1 도의 화상처리장치(40)의 상세 블럭도.

제 3 도는 본 발명에 따른 제 2 도의 윈도우 추출회로(31)의 구체회로도.

제 4 도는 8비트 그레이값을 갖는 윈도우.

제 5 도는 본 발명에 따른 제 2 도의 분류회로(32)와 제어 및 클럭발생회로(33)의 구체회로도.

* 도면의 주요부분에 대한 부호의 설명

10 : 비디오 카메라 20 : 아나로그/디지탈변환기

30 : 영상버퍼메모리 40 : 화상처리장치

50 : 버퍼메모리 60 : 호스트컴퓨터

본 발명은 공장자동화(FA)의 영상처리장치의 전처리(Preprocessing)장치에 관한 것으로, 특히 메디안 필터링(Median Filtering)으로 잡음을 제거하여 영상처리를 실시간(Read Time)으로 스무싱(Smoothing)하게 수행할 수 있는 메디안 필터링 회로에 관한 것이다.

종래 공장자동화등의 산업분야에서 사용되고 있는 영상처리에서는 주변 환경에 의해 영상자체에 많은 노이즈(Noise)를 포함하고 있으므로 물체를 인식하기 위해서는 많은 복잡한 과정을 수행해야 하는 문제점이 있었다.

따라서 본 발명의 목적은 윈도우 픽설(Pixel)값중 중간값(Median Value)을 선택하여 잡음을 제거하고 빠른 시간내에 영상을 인식하여 실시간의 스무싱 과정을 수행할 수 있는 회로를 제공함에 있다.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제 1 도는 본 발명에 따른 블럭도로서 피사체 영상을 직접 입력할 수 있는 비디오 카메라(10)와, 상기 비디오 카메라(10)의 출력 비디오 신호를 디지탈 신호로 변환하여 그레이(Gray)값을 얻어내는 아나로그/디지탈 변환기(20)와, 상기 아나로그/디지탈 변환기(20)의 출력신호를 순차적으로 저장하는 영상버퍼메모리(30)와, 상기 영상버퍼메모리(30)의 출력신호에서 윈도우 픽설값중 중간값을 선택하여 물체가 포함된 이미지를 스무싱 필터링 하는 화상처리장치(40)와, 상기 화상처리장치(40)의 출력값을 일시 버퍼링하는 버퍼메모리(50)와, 상기 버퍼메모리(50)의 저장된 데이타를 이용하여 영상을 프로세싱하는 호스트 컴퓨터(60)로 구성된다.

상술한 구성에 의한 본 발명의 실시예는 화상은 비디오 카메라(10)를 거쳐 비디오 신호를 얻고 이 신호는 아나로그/디지탈 변환기(20)를 거치는 동안 그레이값이 얻어지고 이 값은 영상버퍼메모리(30)에 순차적으로 저장된다. 상기 저장된 영상은 메디안 필터인 화상처리장치(40)를 거치는 동안 더욱 스무싱된 값으로 변하여 버퍼메모리(50)에 저장되어 호스트컴퓨터(60)에서 이 화상을 이용하여 영상을 프로세싱 하게 된다.

제 2 도는 본 발명에 따른 제 1 도의 화상처리장치(40)의 상세 블럭도로서 영상버퍼메모리(30)는 제 1 도의 참조 번호(30)의 명칭과 같은 기능이다.

따라서 상기 영상버퍼메모리(30)로 부터 3×3윈도우를 추출하는 윈도우 추출회로(31)와, 상기 윈도우 추출회로(31)의 추출값에서 중간값을 취하기 위해 분류(Sorting)하는 분류회로(32)와, 상기 영상버퍼메모리(30)에 기입/독출 제어 신호를 출력하고 상기 분류회로(32)에 클럭신호를 공급하는 제어 및 클럭발생회로(33)와, 상기 분류회로(32)의 출력을 다음 처리를 위해 순차적으로 저장하는 버퍼메모리(50)로 구성된다.

상기 구성에 의거하여 본 발명의 화상처리 과정의 실시예를 설명하면 메디안 필터인 화상처리 장치(40)는 영상버퍼메모리(30)에서 출력된 신호를 3×3윈도우로써 처리하게 되는 데 즉 3×3윈도우의 9개의 픽설중 중간값을 갖는 픽설값을 대표값으로 선택하여 값을 지정하는 장치이다.

따라서 영상버퍼메모리(30)으로 제어 및 클럭발생회로(34)의 제어신호에 따라 독출되어 윈도우 추출회로(31)에서 3×3윈도우를 추출하여 분류회로(32)에서 상기 제어 및 클럭발생회로(33)의 발생클럭에 따라 중간값이 취해져 상기 제어 및 클럭발생회로(33)의 발생 기입 제어 신호에 의해 버퍼메모리(50)에 다음 처리를 위해 순차적으로 저장된다.

제 3 도는 본 발명에 따른 제 2 도의 윈도우 추출회로(31)의 구체회로도로서 301-307은 8비트 쉬프트 레지스터, 309-310은 제1, 2지연회로, 311은 병렬 입력 병렬출력(Parallel-In-Parallel-Out)레지스터, 312는 병렬입력 병렬출력 버퍼 레지스터이다.

제 4 도는 8비트 그레이 값을 갖는 윈도우이다.

상술한 도면에 의한 본 발명의 실시예는 제 3 도의 윈도우 추출회로(31)는 제 4 도의 윈도우를 추출키 위한 회로로써 영상 메모리(30)로 부터 8비트 쉬프트 레지스터(301)(302)(303)를 거치는 동안 같은 라인의 3픽설(SR₆, SR₇, SR₈)이 얻어지고, 다시 제 1 지연회로(309)와 8비트 쉬프트 제지스터(304)(305)를 통하는 동안 다음 라인의 3픽설(SR₄, SR₀, SR₅)이 얻어지며, 다시 제 2 지연회로(310)와 8비트 쉬프트 레지스터(306, 307)를 통하는 동안 다음 라인의 3픽설(SR₁, SR₂, SR₃)을 얻을 수 있다. 결국 제 4 도 3×3윈도우의 픽설들은 얻을 수 있으며 이값들은 병렬입력 병렬출력 레지스터(311)를 통하여 병렬입력 병렬출력 레지스터 버퍼(312)에 저장된다.

이어서 상기 저장된 내용이 분류회로(32)에 입력되는 데 제 5 도가 본 발명에 따른 제 2 도의 분류회로(32)와 제어 및 클럭 발생회로(33)의 구체회로도로서 501, 503은 디멀티플렉셔이도, 502, 504는 제1, 2 데이타 실렉터이며, 505, 506, 508은 디형플립플롭, 507은 비교기, 509는 오아(OR)게이트, 511, 512는 제3, 4데이타 실렉터, 513은 제 1 카운터분주기, 514, 517은 노아(NOR)게이트, 515는 앤드(AND)게이트, 516은 제 2 카운터분주기, 518은 인버터(Inverter)이며, 참조번호 311, 312는 제 3 도에서 기술한 것과 동일한 것이고, 병렬입력 병렬출력 레지스터(311)의 출력이 병렬입력 병렬 출력버퍼 레지스터(312)에 저장되어 제어 및 클럭발생회로(33)의 제어 출력이 제1, 2데이타실렉터(502)(504)의 선택단(Sel)에 입력되어 제어선택에 따라 병렬입력 병렬출력 버퍼레지스터(312) 저장 데이타가 제 1 데이타 실렉터(502)를 통해 비교기(507)의 제 1 입력단(A)과 디플립플롭(506)에 입력되고, 제 2 데이타 실렉터(504)를 통해 비교기(507)의 제 2 입력단(B)과 디플립플롭(508)에 입력되어 상기 비교기(507)의 제1, 2입력단(A, B)의 비교에 따라 오아게이트(509) 출력이 제 3 실렉터(511)와 인버터(510)를 통한 제 4 데이타 실렉터(512)의 선택단을 제어하여 상기 디플립플롭(505)(508)의 출력을 각각 선택한다. 또한 디멀티플렉셔(501)(503)의 선택단(Sel)을 제어하여 선택된 데이타를 입력한다.

상기 비교에 따라 선택된 데이타가 다시 병렬입렬 병렬출력 버퍼 레지스터(312)에 입력하여 분류한후 제어 및 클럭 발생회로(33)의 제어에 따라 상기 디플립플롭(505)를 인에이블 하여 병렬입력병렬 출력 버퍼 레지스터(312)의 중간 레지스터 값을 버퍼메모리(50)로 입력되도록 구성된 부분이 분류회로(32)에 대응하고, 클럭(CK)신호를 제 1 카운터 분주기(513)에서 분주하여 상기 분류회로(32)에 선택신호로 공급하고 또한 노아게이트(514)를 통해 클럭(CK)신호와 앤드 게이트(515)에 입력하며 상기 앤드게이트(515)의 출력이 제 2 카운터분주기(516)에 입력되어 노아게이트(517)를 통해 상기 분류회로(32)에 출력 인에이블 신호를 공급하고 인버터(518)를 통해 제 2 도의 영상버퍼메모리(30)의 기입/독출 신호를 공급되도록 구성한 부분이 제어 및 클럭발생회로(33)에 대응된다.

상술한 제 5 도에 의거하여 본 발명에 따른 일실시예를 상세히 설명하면 제 4 도의 병렬입력병력 출력 레지스터(311)을 통해 제 5 도의 병렬입력 병렬출력 레지스터(312)에 저장되면 제 1 카운터 분주기(513)의 출력에 의해 제1, 2디멀티플렉셔(501)(503)와 제1, 2데이타 실렉터(502)(504)의 실렉터단(Sel)을 제어한다. 이때 병렬입력 병렬출력 레지스터버퍼(312)의 데이타가 제1, 2데이타 실렉터(502)(504)를 통해 디플립플롭(506)(508)과 비교기(507)의 제1, 2입력단(A, B)단에 연속되는 2개의 픽설들을 각각 입력한다.

상기 비교기(507)은 제 1 입력단(A)이 제 2 입력단(B)보다 클 경우 오아게이트(509)의 출력에 "하이"를 발생시켜 인버터(510)를 통해 제 4 데이타실렉터(512)를 인에이블하여 큰쪽을 출력시키고 제 3 데이타실렉터(511)는 다른쪽값을 얻은 후 제 1 카운터 분주기(513)에 의하여 선택된 제1, 2디멀티플렉셔(501, 503)를 통해 병렬입력 병렬출력 버퍼 레지스터(312)에 다시 저장한다. 즉 상기 과정을 수행하면 두픽설값중 작은값은 위쪽으로 큰 값은 아래쪽으로 인가하여 제 1 카운터분주기(513)이 다시 리세트 되기 전에 모든 픽설에 대해 한번씩 상기의 동작을 수행하게 된다.

상기 제 1 카운터분주기(513)가 리세트될때 노아게이트(514)의 출력은 "하이"가 되므로 앤드게이트(515)에 클럭(CK)신호와 같이 입력되어 제 2 카운터분주기(516)

은 하나 증가된다.

따라서 제 2 카운터분주기(516)가 리세트 될때 병렬입력 병렬출력 버퍼 레지스터(312)의 맨아래쪽 윈도우 픽설의 제일 큰 값이 저장되고, 맨위쪽 레지스터에는 제일 작은 값이 순차적으로 되므로 해서 제 2 카운터분주기(516)가 리세트되대 노아게이트(517)의 출력은 "하이"가 된다. 이 신호가 디플립플롭(505)을 인에이블 시켜 병렬입력 병렬출력 버퍼레지스터(312)의 중간값을 버퍼메모리(50)에 기억하게 된다.

그리고 인버터(518)를 통해 "로우"가 되어 영상버퍼메모리(30)의 기입/독출 모드단으로 보내져 다시 다음 윈도우를 독출하게 된다.

상술한 바와같이 전처리 과정에서 중간 레지스터의 값을 윈도우 내의 중간값으로 해서 버퍼메모리에 저장하여 호스트컴퓨터가 쉽게 처리할 수 있으므로 FA등의 생산성향상을 위한 시스템에 적용하기 쉽고 영상처리에서 실시간의 스무싱 과정을 수행할 수 있어 처리속도를 향상 시킬 수 있는 이점이 있다.

Claims

피사체 영상을 직접 입력할 수 있는 비디오 카메라(10)와, 상기 비디오 카메라(10)의 출력 비디오 신호를 디지탈 신호로 변환하여 그레이값을 얻어내는 아나로그/디지탈 변환기(20)와, 상기 아나로그/디지탈 변환기(20)의 출력신호를 순차적으로 저장하는 영상버퍼메모리(30)을 구비한 영상처리 장치에 있어서, 상기 영상버퍼메모리(30)의 출력신호에서 윈도우 픽설값중 중간값을 선택하여 물체가 포함된 이미지를 스무싱 필터링하는 화상처리장치(40)와, 상기 화상처리장치(40)의 출력값을 일시 버퍼링하는 버퍼메모리(50)와, 상기 버퍼메모리(50)의 저장된 데이타를 이용하여 영상을 프로세싱하는 호스트컴퓨터(60)로 구성함을 특징으로 하는 메디안 필터링회로.
제 1 항에 있어서, 화상처리장치(50)가 영상버퍼메모리로 부터 윈도우를 추출하는 윈도우 추출회로(31)와, 상기 윈도우 추출회로(31)의 추출값에서 중간값을 취하기 위해 분류하는 분류회로(32)와, 상기 영상버퍼메모리(30)에 기입/독출 제어신호를 출력하고 상기 분류회로(32)에 클럭신호를 공급하는 제어 및 클럭발생회로(33)와, 상기 분류회로(32)의 출력을 다음 처리를 위해 순차적으로 저장하는 버퍼메모리(50)로 구성함을 특징으로 하는 회로.