KR920007326Y1 - 실시간 영역 분할 회로 - Google Patents

실시간 영역 분할 회로 Download PDF

Info

Publication number
KR920007326Y1
KR920007326Y1 KR2019890019463U KR890019463U KR920007326Y1 KR 920007326 Y1 KR920007326 Y1 KR 920007326Y1 KR 2019890019463 U KR2019890019463 U KR 2019890019463U KR 890019463 U KR890019463 U KR 890019463U KR 920007326 Y1 KR920007326 Y1 KR 920007326Y1
Authority
KR
South Korea
Prior art keywords
signal
cumulative
enable signal
brightness
circuit
Prior art date
Application number
KR2019890019463U
Other languages
English (en)
Other versions
KR910013350U (ko
Inventor
천인서
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR2019890019463U priority Critical patent/KR920007326Y1/ko
Publication of KR910013350U publication Critical patent/KR910013350U/ko
Application granted granted Critical
Publication of KR920007326Y1 publication Critical patent/KR920007326Y1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/10Segmentation; Edge detection
    • G06T7/11Region-based segmentation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/04Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/12Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/18Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733Controllable logic circuits
    • H03K19/1737Controllable logic circuits using multiplexers

Abstract

내용 없음.

Description

실시간 영역 분할 회로
제1도 a), b)는 영상신호의 누적분포도 및 그 미분함수도.
제2도는 이 고안의 전체 구성도.
제3도는 제2도의 타이밍 제어회로의 회로도.
제4도는 이 고안의 제어신호들의 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 타이밍 제어회로 2 : 프레임 메모리
3 : 래치 4 : 가산기
5 : 듀얼포트 프레임 메모리 B1, B2 : 버퍼
SRO-7 : 쉬프트레지스터 U1 : 멀티플렉서
U2, 3 : 카운터 U4, 5 : 플립플롭
이 고안은 영상신호처리 중 복합된 영상신호로부터 표적과 배경을 분리할 수 있는 영역 분할회로에 관한것으로서, 특히 실시간 영역분할용 누적분포의 미분회로에 관한 것이다.
양자화된 영상신호로 부터 표적물과 배경을 분리하는 영역분할은 영상신호처리를 이용한 산업자동화장치, 자동목표물 추적장치, 문자인식장치, 원격탐사장치 등의 분야에서 매우 중요하다.
종래 일반적으로 표적과 배아경 영역분할은 컴퓨터를 이용한 소프트웨어로 처리하여 이는 많은 시간을 필요로 하였다.
이제까지 알려진 영역분할기법은 영역그로잉(region growing), 영역분할(region split), 에지검출(edge detection), 히스토그램(histogram), 제로크로싱(zero crossing)등이 있다.
그러나 이상과 같은 기법들은 모두 소프트웨어 처리에 의한 장시간 연산처리에 의해 실시간 처리가 불가능하였다.
이 고안에서는 혼합된 영상신호로부터 물체와 배경에 1비트 영역분할을 실시간 동작할 수 있게 하였다. 이는 입력된 양자화 영상신호를 누적하여 화소의 밝기별 누적분포를 구하고 누적분포 함수의 1차 미분함수를 구해 그 결과를 메모리에 저장시킴으로써 원하는 시점에서 저장된 누적분포 함수인 읽어 물체와 배경사이에 생기는 제로 크로싱(zero-crossing)값을 경계값으로 하여 입력영상신호의 영역 분할을 할 수 있는 것이다.
물체와 배경이 존재하는 영상신호의 일반적 누적분포는 제1도(a)와 같이 두개의 산마루를 가진다.
물체가 배경보다 밝을 경우 물체에 해당하는 화소는 그림의 B에 속하며 반대로 물체가 배경보다 어두운 경우 A에 속하게 된다.
이때, 물체와 배경의 화소 밝기의 경계치는 A와 B사이의 계곡 부분에 존재하며 그 값은 THR에 접근하여야 한다.
제1도 (b)는 (a)의 1차 미분함수이다.
제1도(b)에서, 1차 미분한 값이 0을 지나는 점은 3개가 존재하며 (a)의 THR에 해당하는 부분은 1차 미분함수와 부호가 -에서 +로 바뀌는 점에 해당한다.
이곳을 밝기 누적함수의 1차 미분 제로 크로싱이라 하며, 이 값을 경계치로 좌우를 구분하면 물체와 배경영역을 구분할 수 있다.
이하 도면을 참조하여 이 고안을 기술한다.
제2도는 이 고안의 전체적 구성도로서, 양지화된 영상신호회소클럭(PC), 수평동기신호, 수직동기신호등을 인가받아 어드레스, 메모리아웃 인에이블리드인에이블, 칩선택(,), 클리어, 누적인에이블()신호 등을 출력하는 타이밍제어회로(1)와, 상기 타이밍제어회로(1)로 부터의 어드레스, 칩선택(), 리드인에이블, 메모리 아웃인 에이블신호가 인가되는 프레임메로미(2)와 래치(3), 복수의 쉬프트레지스터(SRO-7) 및 가산기(1)와 듀얼포트 프레임메모리(5)로 구성되어 있다.
제3도는 제2도의 타이밍 제어회로(1)의 회로도로서, 2입력 1출력의 멀티플렉서(U1), 2개의 카운터(U2,U3) 및 2개의 플립플롭(U4, U5)들의 출력신호들을 논리합, 곱하는 복수의 노아게이트, 앤드게이트, 반전게이트 등으로 구성되어 있다.
위와같은 구성의 이 고안의 동작을 제4도의 타이밍도를 참조하여 설명하면 다음과 같다.
먼저 카운터(U2)는 입력되는 화소클럭(PC)에 의해 증가되며 매 수평동기신호마다 클리어 된다.
카운터(U3)는 수평동기신호에 의해 증가되며, 수직동기 신호에 의해 클리어된다.
곧 타이밍 제어회로(1)로 부터의 클리어신호는 상기 수평동기신호의 첫번째 펄스동안 0이 되고, 칩선택신호()는 상기 수평동기신호의 마지막 펄스에서 0이 된다.
한편 칩선택신호()와 클라이신호중 어느 하나라도 0이 되면 멀티플렉서(U1)의 출력은 카운터(U2)의 출력이 되며 화소클럭(PC)에 의해 순차적으로 어드레스는 증가한다.
즉 양지화된 영상신호의 입력값과 카운터의 출력이에 의해 선택된다.
이것은 제2도의 프레임 메모리(2)를 밝기 누적함수로 사용할 때와 누적된 값을 다음 단으로 전송할 때에 적당한 어드레스를 공급하기 위한 것이다.
메모리아웃인에이블신호와 리드인에이블신호는 서로 반전시켰다.
한편,의 하강 모서리에서 0이되고의 상승모서리에서 1이 되도록 설계하였다. 누적인에이블신호이 0이고,이 1인 때에만 0이 되게 하였다.
은 제2도의 프레임 메모리(1) 선택단자에,는 듀얼포트 프레임 메모리(5)의 선택단자에 연결하였다.
은 화소 클럭(PC)의 누적 구간에만 버퍼(B1)을 인에이블시켜 프래임 메모리(2)에 해당 밝기 영역을 증가시킨다.
은 버퍼(B2)를 인에이블시켜 매 수직 동기 마다 누적 분포를 초기화 시킨다.
프레임 메모리(1)에 저장되는 누적함수는 매 화소 클럭(PC)마다 해당 어드레스의 내용을 증가시킴과 동시에 다음단의 쉬프트 레지스터(SRO-6)로 보내져 누적된 일곱개의 값이 더해지며가 0인 순간 다음 단의 메모리의 해당 어드레스에 저장되나,가 0이 되면 제3도의 타이밍 제어회로에 의해 어드레스 라인에는 순차적신호가 실려, 밝기가 0인 분포에서 최대값이 되는 분포까지의 순차적 연산 결과만이 의미가 있다.
쉬프트 레지스터(SRO-6)를 이용한 연산은 밝기누적 분포 함수의 굴곡을 제거하는 효과를 가져온다.
여기서 4번째 쉬프트 레지스터(SR3)의 출력을 2배한 것은 다른 위치보다 현재위치의 값에 가중치를 크게둔것을 의미한다.
따라서 밝기 누적 분포함수는 주위의 값들과 평균한 평균누적함수로 대치되었으며 이것은 밝기 누적함수의 급격한 변화에 의한 오동작으로부터 보호 할 수 있다.
한편 1차 미분 분포함수는 분포도 상의 이전 밝기에 대한 현재 밝기의 누적값차로 나타나므로 다음단의 쉬프트레지스터(SR7)에 의해 쉽게 구현된다.
최종단의 듀얼 포트 프레임메모리(5)의 어드레스가 앞단의 프레임메모리(2)의 어드레스보다 4만큼 뒤진 것은 연산에 사용된 쉬프트 레지스터(SRO-6)들과의 동기를 맞추기 위한 것이다.
이와같은 일련의 과정을 통해 최종단의 메모리(5)에는 1차 미분된 밝기 누적분포 함수의 연산결과가 저장되며 이 값을 읽어 제로 크로싱인 부분에서 영역분할에 사용할 경계값을 선택하면 된다.
이상과 같은 이 고안에 의하면 영상영역화 과정의 경계값 산출을 입력 영상신호의 누적분포에 따라 가장최적의 값을 자동으로 수행함과 동시에, 모든 과정을 실시간 처리함으로써 영상신호처리 기술을 요하는 산업자동화장치, 문자인식 및 자동인식 장치, 원격탐사장치, 생체 촬영장치와 자동목표물 측정장치 등에 작용할 수있다.

Claims (2)

  1. 양자회된 영상신호()와, 화소클록(PC)과, 수평 및 수직 동기신호를 수신하여 어드레스 신호와, 제1 및 제2칩선택신호, (,)와, 리드 인에이블 신호와, 메모리 아웃 인에이블 신호와, 누적 인에이블 신호 ()와, 클리어신호()를 출력하는 타이밍 제어회로(1)와, 상기 타이밍 제어회로(1)로 부터 어드레스 신호와, 제1칩 선택신호()와, 리드 인에이블 신호와, 메모리 아웃 인에이블 신호가 인가되어 밝기를 누적하는 프레임 메모리(2)와, 상기 클리어 신호()와 리드 인에이블 신호에 의해 인에이블되며 상기 프레임 메모리(2)로부터 누적된 데이타를 받아 매수직 동기마다 누적분포를 초기화시키는 버퍼(B2)와, 상기 프레임 메모리(2)의 출력 데이타를 대치하며 상기 메모리 아웃 인에이블 신호에 따라 대치된 데이타를 출력하는 래치(3)와, 상기 누적 인에이블 신호()와 리드 인에이블 신호에 의해 화소 클럭(PC)의 누적 구간에만 인에이블 되어 상기 래치된 데이타에 "1"증가된 데이타를 받아 들여 상기 프레임 메모리(2)의 해당 밝기 영역을 증가시키는 버퍼(B1)와, 상기 프레임 메모리로 부터의 밝기 누적함수를 순차다음단으로 이동시키는 다수의 시프트 레지스터(SR0∼SR6)와, 상기 다수의 시프트 레지스트(SR0∼SR6)로부터의 출력으로 부터 밝기가 0인 분포부터 최대값이 되는 분포까지의 순차적 연산을 행하기 위한 가산기(4)와, 상기 가산된 밝기 누적함수를 주위 값들과 평균하여 생성된 평균 누적 함수로 부터 분포도 상의 이전 밝기에 대한 현재 밝기의 누적값차로 나타나는 1차 미분분포 함수를 구하기 위한 시프트 레지스터(SR7) 및 가산기와, 상기 타이밍 제어회로(1)로 부터의 어드레스에 4를 감산한 어드레스와 상기 1차 미분된 발기 누적 분포함수를 수신하며 상기 칩선택신호()에 따라 1차 미분된 밝기 누적분포 함수를 저장하기 위한 듀얼포트 프레임 메모리(5)로 구성되며, 상기 1차 미분된 읽기 누적 분포함수값의 제로 크로싱 부분에서 영역 분할에 사용할 경계값을 선택하는 것을 특징으로 하는 실시한 영역 분할 회로.
  2. 제1항에 있어서, 상기 타이밍 제어회로(1)는, 상기 화소클럭(PC)이 입력될때 마다 증가되며, 상기 매 수평동기신호마다 클리어되는 제1카운터(U2)와, 상기 수평동기신호가 입력될 때마다 증가되며, 상기 수직 동기신호가 입력될때 클리어 되는 제2카운터(U3)와, 상기 제2카운터(U3)의 출력을 논리합하여 상기 수평동기신호의 첫번째 펄스 기간동안에만 0이되는 클리어신호()를 발생하는 OR회로와, 상기 제2카운터(U3) 출력의 반전된 값을 논리합하여 상시 수평동기신호의 마직막 펄스에서 0이 되는 제2칩선택 신호 ()를 발생하는, OS회로와, 상기 클리어 신호()와 상기 제2칩선택 신호()의 논리곱을 취해 상기 제1카운터(U2)의 출력과 상기 양지화된 영상신호중 하나를 선택기하기 위한 선택신호를 출력하는 AND회로와, 상기 제2칩선택신호()가 클록단자에 인가되며 데이타 입력단자에 논리 "1"신호가 인가되는 제1플립플롭(U5)과, 상기 제1플립플롭(U5)의 반전출력(Q)이 프리세트 단자에 접속되며, 클록단자에 상기 클리어 신호()의 반전신호가 인가되고 데이타 입력단자에 논리 "0"신호가 인가되어 제1칩선택신호()를 발생하는 제2플립플롭(U4)과, 상기 클리어신호() 및 제2칩선택신호()의 반전신호와 상기 제11칩선택 신호()의 논리합을 취하여 누적인에이블 신호()로서 출력하는 OR회로와, 상기 화소클럭(PC)을 반전시켜 리드인에이블 신호로서 출력하는 반전기로 구성되며, 상기 화소클럭이 메모리 아웃 인에이블신호가 되는 것을 특징으로 하는 실시간 영역 분할회로.
KR2019890019463U 1989-12-21 1989-12-21 실시간 영역 분할 회로 KR920007326Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890019463U KR920007326Y1 (ko) 1989-12-21 1989-12-21 실시간 영역 분할 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890019463U KR920007326Y1 (ko) 1989-12-21 1989-12-21 실시간 영역 분할 회로

Publications (2)

Publication Number Publication Date
KR910013350U KR910013350U (ko) 1991-07-30
KR920007326Y1 true KR920007326Y1 (ko) 1992-10-12

Family

ID=19293607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890019463U KR920007326Y1 (ko) 1989-12-21 1989-12-21 실시간 영역 분할 회로

Country Status (1)

Country Link
KR (1) KR920007326Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480564B1 (ko) * 1997-08-26 2005-06-16 삼성전자주식회사 영상의영역분할및칼라영상합성회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480564B1 (ko) * 1997-08-26 2005-06-16 삼성전자주식회사 영상의영역분할및칼라영상합성회로

Also Published As

Publication number Publication date
KR910013350U (ko) 1991-07-30

Similar Documents

Publication Publication Date Title
US5046190A (en) Pipeline image processor
US4493105A (en) Method and apparatus for visual image processing
US4490848A (en) Method and apparatus for sorting corner points in a visual image processing system
US4718090A (en) Method and apparatus for high-speed processing of video images
US4791677A (en) Image signal processor
US4829380A (en) Video processor
CA1331217C (en) High-speed digital image processing apparatus
EP0344843B1 (en) Television motion detection arrangement
JPS628072B2 (ko)
EP0090395B1 (en) Method and apparatus for visual image processing and for sorting corner points in a visual image processing system
US4845767A (en) Image signal processor
KR920007326Y1 (ko) 실시간 영역 분할 회로
US4760607A (en) Apparatus and method for implementing transformations in grayscale image processing
US7756363B2 (en) System and method for image processing
Dagless et al. Visual road traffic monitoring and data collection
US5438682A (en) Data processing system for rewriting parallel processor output data using a sequential processor
Elphinstone et al. RAPAC: a high-speed image-processing system
Zongcheng et al. Real-time image video edge enhancement using hardware convolver
KR890004678B1 (ko) 메디안 필터링 회로
SU1509957A1 (ru) Устройство дл селекции признаков изображени объектов
JP2836129B2 (ja) 画像処理におけるフレーム同期化方式
KR920001692Y1 (ko) 차 영상분할을 이용한 중심 추적 방식의 자동 목표추적장치
KR970009453B1 (ko) 문자윤곽 표시장치 및 그 방법
Popescu et al. FPGA implementation of video processing-based algorithm for object tracking
KR900003266B1 (ko) 이미지 레벨 처리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040922

Year of fee payment: 13

EXPY Expiration of term