JPS58130680A - デジタル利得制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【発明の関連する技術分野〕 この発明はデジタル信号の利得制御、特にデジタル記憶
装置を用いるデジタル信号用可変利得制御方式に関する
。

〔従来技術〕

ベースバンド映像信号をデジタル的に処理するテレビ受
像機等のデジタル信号処理方式では、視聴者の操作する
可変制御器に応じてデジタル信号を増幅または減衰させ
ることが望ましいことが多い。例えば視聴者が色飽和度
を調節し得るように、テレビ受像機のクロミナンス信号
を色制御器の設定に応じて増幅または減衰されることが
ある。また同様に画像のコントラストを変えるために視
聴者の制御に応じて輝度信号を増幅または減衰させるこ
ともある。

デジタル信号を増幅または減衰させる方法の１つは、そ
のデジタル信号をデジタル記憶装置のアドレス入力に印
加することである。このデジタル記憶装置は各アドレス
位置が入力信号値と利得率の積を表わす値を含むデータ
配列によりプログラミングされ、従ってその記憶装置の
出力はデジタル入力信号にこの利得率を乗じたものに等
しい。

利得率をすべての動作条件について一定にするってあれ
ば、上記例におけるデジタル記憶装置にリードオンリ記
憶装置（ＲＯＭ）を用いればよい。捷だ、その系の利得
を可変にすることが望ましければ、１９８１年７月２３
日付米国特許頒第２８６２６４号明細畜記載のように、
ランダムアクセス記憶装置（ＲＡＭ）のような可変デジ
タル記憶装置を使用すればよい。

Ｌ記米国特許願の装置ではそのＲＡＭに望ましいデータ
配列を生成するようにプログラミングされた１イクロプ
ロセツサにその系の所要利得を表わす制御信号が印加さ
れ、その系の利得を変えたいときはいつでも新しく発生
されたデータ配列がＲＡＭに供給される。その系の利得
を変える必要があるたびにＲＡＭ用のデータ配列を発生
するのはマイクロプロセッサであるから、そのマイクロ
プロセラしかしこのＲＡＭ用の″データ配列はマイクロ
プロセッサを必要としないもつと簡単で経済的な方法で
発生し得ることが望ましい。

〔発明の開示〕

この発明のＩ観点によってデジタル利得制御方式が提供
されるが、この方式は利得関数の記憶にＲＡＭを用い、
デジタルアドレス系列を第１の割合で、デジタルデータ
系列をその第１の割合と所要の利得率の関数として関係
する第２の割合でそれぞれ発生する。また異なるアドレ
ス値が発生したときその記憶装置にデジタルデータ値を
供゛給する手段を備えている。

この発明の他の観点により、デジタル信号用の可変利得
制御方式はデジタル記憶装置を用いて印加されたデジタ
ル信号に必要な転達特性を与える。

この記憶装置は所要の伝達特性により改変されてそのア
ドレス入力に印加されたデジタル信号を表わすデータ配
列を含んでいる。このデータ配列は数値比ｘ／ｙを表わ
す可変制御信号の関数で、この比Ｘ／Ｙを表わす割合で
デジタルパルス列が生成される。このデジタルパルス列
の！つはアドレス計数器の計数を増すために用いられ、
他のデジタルパルス列はデータ計数器の計数を増すため
に用いられる。アドレス計数器の計数が新しいアドレス
１直まで増大すると、そのアドレスがデジタル記憶装置
のアドレス入力に印加され、そのアドレス計数器により
アドレス指定されたデジタル記憶装置の位置にデータ計
数器のそのときの値が供給される。このようにしてこの
記憶装置はその系の入力１５号のダイナミックレンジに
亘って書込みが行われ、従ってこの記憶装置に記憶され
たデータ配列は入力信号と比Ｘ／Ｙに関係する利得率と
の積を表わす。

この発明のさらに他の観点により、記憶データ配列の期
待ダイナミックレンジを超える入力信号に対応する部分
が、再生出力信号中のノイズと範囲外入力信号の影響を
最小にする範囲外データを、ηんでいる。

〔発明の実施例〕

第１図はこの発明の原理により構成されたテ゛ジタル利
得制御方式を示す。後述のようにｘ７’ｙを表わす値を
持つガジタル利得制御ワードＮ、Ｍがいラッチまたはレ
ジスタ１０に記憶されている。この例ではワードＮＸＭ
はそれぞれ４ビツトの長さを有する。記憶されているこ
のワードＮＸＭはＮプリセット計数器＋２とＭグリセッ
ト計数器１４の並列入力に印加される。各計数器はオー
バーフローすなわち桁上シ信号出力ＣＯ１並列負荷信号
人力りおよびクロック人力ＣＬＫを有し、計数器１２の
ＣＯ比出力そのＬ入力とアドレス計数器Ｉ６のタロツク
人力ＣＬＫに結合され、計数器１４のＣＯ比出力そのＬ
入力とデータ計数器１日のタロツク人力ＣＬＫに結合さ
れている。

アドレス計数器１６の並列出力はマルチプレクサ２２の
一方の入力ＩＮ、に結合され、そのマルチプレクサ２２
の第２人カニＮ２には映像入力信号が印加される。マル
チプレクサ２２の出力はＲＡＭ２６のアドレス入力に結
合され、そのＲＡＭ２０のデータ入力にはデータ計数器
１日の並列出力が結合されている。アドレス計数器のデ
ータ計数器の桁上り信号出力ＣＯは出力を計数器Ｉ６、
＋８のリセット人力ＲとＲ−Ｓフリップフロップ３０の
リセット人力Ｒに結合されたオアゲート３２の両入力に
結合されている。

フリップ７０ツブ３０のセット人力Ｓには始動信号が印
如される。フリップ７０ツブ３０のＱ出力はマルチプレ
クサ２２の選択入力、ＲＡＭ２０のモート入力およびア
ンドゲート４４の一方の入力に結合され、アンドゲート
４４の出力は計数器１２．１４のタロツク人力ＣＬＫに
結合されている。アンドゲート４４の第２人力とインバ
ータ４２の入力にはクロック信号が印如される。インバ
ータ４２の出力は他方の入力をＮプリセット計数器１２
のＣＯ比出力結合されたアンドゲート４０の一方の入力
に結合されている。アントゲ−）４０の出力はＲＡＭ２
０の書込みパルス入力ＶＣ印加される。

ＲＡＭ２０は読取りと書込みの２つのモードの動作をし
、読取りモードでは印加されたデジタル映像入力信号の
増幅または減衰を行っているが、書込みモードではＲＡ
Ｍのデータ配列が変ってその復興なる利得率で印加され
たデジタル映像信号を増幅または減衰する。読取りモー
ドではフリップフロップ３０がリセットされ、そのＱ出
力が低レベルの出力信号を発生する。この低レベルの信
号はマルチプレクサ２２の入力ＩＮ２を選択し、その人
力ＩＮ２ノテシタル映像入力信号をそのマルチプレクサ
の出力に転送する。低レベルのＱ出力信号はまたアンド
ゲート４４を閉じてＮプリセット計数器１２およびＭプ
リセット計数器１４のタロツク人力ＣＬＫへのクロック
信号の供給を遮断する。低レベルのＱ信号はさらにＲＡ
Ｍを読取シモードにセットし、そのアドレス入力のデジ
タル映像入力信号がその出力に読取られる記憶位置を選
択するようにする。このためデジタル映像入力信号はＲ
ＡＭ２０に記憶されたデータ配列の表わす利得率で減衰
まだは増幅される。

ＲＡＭ２０の利得率を変えたいときは、Ｎ／Ｍラッチ■
０にＮＸ　Ｍの新しい値を入力する。このＮ、Ｍの新し
い値はそれぞれＮプリセット計数器１２とＭシリセット
計数器１４の各入力に印加され、その計数、Ｓ（で入力
される。次にフリップフロップ３０に始動イを号が印加
されてフリップ７０ツブがセットされ、Ｑ１キ号が高レ
ベルになる。この高レベルのＱ信号はマルチプレクサ２
２の入力ＩＮ、を選択するだめ、アドレス計数器１６の
出力がＲＡＭ２０のアドレス出力に供給される。高レベ
ルのＱ信号はまたＲＡＭ２０を書込みモードにセットし
、アンドゲート４４を開き、従ってＮおよびＭプリセッ
ト計数器１２．１４にはＮ、Ｍの値が供給される。アド
レス計数器とデータ計数器は後述のように予め零にリセ
ットされている。

ここでアンドゲート４４が開かれて計数器１２、＋４の
ＣＬＫ入力にクロック信号を送る。Ｎプリセットｇ１数
器１２はその初期値Ｎから計数を始め、Ｍプリセット計
数器１４はその初期値Ｍから計数を始める。

計数器１２．１４が４ビツト計数器のときは、Ｍプリセ
ット計数器１４は実際にその最大計数値の１１１１２か
らオーバーフロー状態まで計数して、そのときそのＣＯ
比出力ら桁上りパルスを生成する。この桁ｌ二りパルス
によりデータ計数器１８が１だけ増し、Ｍの値がＭプリ
セット計数器１４に供給される。このサイクルが反復さ
れ、Ｍプリセット計数器１４がオーバーフローするたび
にデータ計数器１８の計数が増す。

Ｎプリセット計数器１２も同様に動作してその初期値Ｎ
から計数し、その最大計数値＋１１１２に続くクロック
サイクルにオーバーフローする。計数器１２がオーバー
フローすると、アドレス計数器１６が１だけ増し、Ｎの
値が計数器１２に再び供給される。

Ｎプリセット計数器１２のオーバーフロー信号はｌクロ
ックサイクル−ぽい続くが、そのオーバーフロー信号の
後半中はインバータ４２によって生成される反転クロッ
ク信号が高レベルになってアンドゲート４０の２つの入
力が付勢される。従ってこのときアンドゲート４０はパ
ルスを発生してデータ計数器１日の値をＲＡＭ２０のア
ドレス計数器１６の値で決まる記憶位置に記憶させる。

ＲＡＭ２０はこのようにして遂次書込まれ、データ計数
器１日の値がアドレス計数器１６の計数が増加する各タ
ロツクサイクル毎に連続する記憶位置に記１忌される。

アドレス計数器＋６の出力ワードの長さがＲＡＭのアド
レスワードの長さと等しければ、データ計数器かアドレ
ス計数器がオーバーフローするまで連続する記憶位置に
書込みが行われる。例えばＲＡＭ２０のアドレスワード
の長さが８ビツトであれば、アドレス計数器１６も８ビ
ツト計数器とすべきである。データ計数器１日がアドレ
ス計数器１６より高速度で計数していなければ、アドレ
ス計数器＋６はデータ計数器１８がオーバーフローする
前に実際にその最大計数値（ＲＡＭの最終アドレス）Ｈ
目＋１１１２に達する。このときＲＡＭ２０は満杯にな
り、アドレス計数器１６はそのＣＬＫ入力に次のパルス
が印加されるとオーバーフローしてその桁上す出力ＣＯ
にパルスを発生する・このパルスはオアゲート３２を通
過してアドレス計数器とデータ計数器の双方を零にリセ
ットすると共に、フリップフロッグ３０をリセットする
。フリップフロップ３０のＱ信号はこのため低レベルに
なり、タロツクグートロを閉じ、ＲＡＭ２０をその読取
りモードにセットし、＋４びマルチプレクサ２２のＩＮ
２人力を選択して新しいデータ配列でＲＡＭ２０による
デジタル映像信号の処理が行われるようにする。

データ計数器１８がアドレス計数器１６よυ前にオーバ
ーフローすると、データ計数器１日の桁上りパルスが同
様にアドレス計数器とデータ計数器の双方と７リツプフ
ロツプ３０をリセットすることも判る。

第１図の実施例ではＮおよびＭのプリセット計数器１２
．１４が値ＮおよびＶからそれぞれ計数を開始する。従
ってＲＡＭ２０の利得ｘ／ｙは（Ｎｏ、　−Ｎ　）／（
ＭｏＦ−Ｍ）として計算される。ここでＮ。、とＭ。、
は各計数器がオーバーフローする計数値である。計数器
１２．１４が４ビツト計数器のときは、ＭＯＦ、ＮＯＦ
は何れも１６に等しい・従って例えばＲＡＭ２０の利得
が２ハのときは、（Ｎｏ、−Ｎ）／（ＭｏＦ−ｉａ）＝
２４である。ＮＯＦ、ＭＯＦが１６のとき、Ｎの値１４
とＭの値！３でその、均等性が満足される。１Ｎ＝１４
、Ｍ＝１３のときの第１図の装置の動作の１例を第３図
の表に示す。

最初第３図の左側に示すようにＮプリセット計数器Ｉ２
が値Ｉ４を記憶し、Ｍプリセット計数器１４が値！３を
記憶している。アドレス計数器とデータ計数器は何れも
零にリセットされ、ＲＡＭ２０は書込み七−ドにある。

第１のタロツクグートロＯのとき、Ｎプリセット計数器
Ｉ２は計数１５に進み、Ｍブリセント計数器１４は計数
１４に進む。次のクロックパルス７２によりＮプリセッ
ト計数器Ｉ２は桁上りパルスを生成し、これによりアド
レス計数器の計数が呈に進む。タロツクパルス７２はま
たＭプリセット計数器１４の計数を１５に進める。Ｎプ
リセット計数器１２は再び計数値Ｈになり、そのクロッ
クパルスの後半により書込みパルス７３が生成する。こ
こでデータ計数器の値零がＲＡＭの記憶位置１に書込ま
れる０ 次のタロツクパルス７４はＮプリセット計数器Ｉ２の計
数を１５に進めると共に、Ｍプリセット計数器１４を進
めて桁上りパルスを生成する。この桁上りパルスにより
データ計数器の計数が１になってＭプリセット計数器１
４の値が再び１３になる。次のタロツクパルスはとのＭ
プリセット計数器Ｉ４の計数を１４に進め、Ｎプリセッ
ト計数器１２を進めて桁上リパルスを生成する・この桁
上りパルスによりアドレス計数器の計数が２になり、Ｎ
グリセット計数器の値が再び１４になる。・このタロツ
クサイクルの後半に書込みパルス７７が生成し、データ
計数器の計数ｌをＲＡＭ２０のアドレス位置２に書込む
。

２クロツクサイクル後、タロツクパルス８ｏにより両プ
リセット計数器がオーバーフロージチアドレス計数器の
計数を２に、データ計数器の計数を２に進める。次の書
込みパルス８１によりＲＡＭ２０のアドレス位置３に値
２が書込まれる。

ＲＡＭ２０はこのようにして連続的に書込まれる。

アドレス計数器夏６は２クロツクサイクルごとに計ａ　
７５Ｅ　ｍみ、データ計数器１８は３クロツクサイクル
ごとに計数が進むことが判る。このようにしてアドレス
計数器とデータ計数器はこの例ではＶ３のφ利得比を表
わす比率のバをス列によって計数を進める。

最後に１６９のデータ値が書込みパルス８５によりＲＡ
Ｍの最終アドレス位置２５５に書込まれる。それ、う、
ら２クロツクパルス後ノタロツクハルス８ＢニｊすＮプ
リセット計数器１２は桁上りパルスを生成する９、この
桁上りパルスによりアドレス計数器１６がｄ１数を進め
て桁上りパルスを生成する。この桁上りパルスによりア
ドレス計数器とデータ計数器の双方が零にリセットされ
、第１図のフリップフロ、ノゾ３０がリセットされてそ
の系を読取りモードに転換する。

第３図のアドレス値およびデータ値を第５図に１−ｉｔ
段状波形１２０により図示する。この波形１２０にｔｎ
　’ｌ破線はその隔膜状波形の勾配を示し、入力信号を
横軸に、出力信号を縦軸にとると、出力信号ｙは入力信
号Ｘの２／３であることが判する。すなわち利得が２／
３であることが則る。

第４図は第３図と同様で、利得が１より大きい第１図の
実施例の動作で、データ計数器がアドレス＋ｔｔ　＃ｌ
　＜ｖｒより速く計数を進めるものを表わす。４に７／
トＮプリセット計数器１２は初期１直１３から、４１−
ノ）Ｍブリセント計数器１４は初期値１５から計数６・
１ｊｉｉ始する５、これらの値を式（Ｎｏ、−Ｎ）／（
ＭｏＦ−Ｍ）に代入すると（＋６−１３）／（＋６−１
５）すなわちｘ／ｙ　＝　３／ｌ＝　３となる。

初期値＋３．１５から始めると、Ｎプリセット計数器１
２は第１のタロツクパルス９０で１４に進み、Ｍプリセ
ット計数器１４は桁上りパルスを生成する。

この桁上りパルスによりテ゛−タ計数器は１に進み、Ｍ
プリセット計数器１４を再び計数１５にする。次のタロ
ツクパルス９２はＮプリセット計数器１２を１５に進め
、Ｍプリセット計数器１４に桁上りパルスを生成させて
、これによりデータ計数器を２に進めると共に、Ｍプリ
セット計数器１４の計数を１５にする。

第３のクロックパルスにより両プリセット計数器が桁」
二りパルスを生成１〜、これによりデータ計数器が３に
、アドレス計数器が１に進められる。次の半クロツクサ
イクル中に書込みパルス９５が生成され、これによって
ＲＡＭのアドレス位置１に値３が書込、すれる。両プリ
セット計数器には再びその初期値が書込まれて計数サイ
クルが続く。３クロツクサイクル後アドレス計数器は２
に進み、データ計数器が６に進む。このとき書込みパル
スＩＯＩ：′（より値６がＲＡＭのアドレス位ｉｔ　２
に書込寸れる。

ｉｔ　１にクロックパルス１０８にＪ：リアドレス計数
器と！　夕計数器がそれぞれ計数値８５と２５５に進め
らｊ＋る。書込みパルス１０９は値２５５をＲＡＭのア
ドレス位置８５に書込む。次のクロックツくパルス＋＋
００とき、Ｍプリセット計数器１４は桁上り／＜パルス
を生ｊ戊し、これによってデータ計数器が進められて桁
］−，リバルスを生成する。データ計数器からの・リレ
スはアドレス計数器とデータ計数器の双方並びにフリッ
プフロップ３０をリセットし、第１図の装置を読取りモ
ードに戻す。

第４図のＲＡＭのアドレス値とデータ値を第６図に階段
状波形１３０により示す。この階段状波形は１ノ１でＸ
を入力信号、ｙを出力信号としたとき直線伝達関数ｙ−
３ｘに近似している。利得は３であることがｉｌｌる。

テレビ受噛機用としてこの発明の原理により構成された
デジタル利得制御方式の第２の実施例を第２図に示す。

第２図において第１図と同じ素子に汀同じ引用首号を付
し、その説明を省略する。

第２図においては４ビット信号Ｍ、ＮヲＮ／Ｍ　７ツチ
１０に印加するため８個のスイッチが設けられている。

テレビ受像機では、ＮスイッチとＭスイッチを例えば共
通軸で操作されてそのスイッチ接点を軸の回転により所
定順序に開閉する積層型ウェハスイッチに含むことがで
きる。スイッチＮ１Ｍで生成した信号はＡ／Ｂ比較器５
ｏの′Ａ″入力に印加され、Ｎ／Ｍラッチ１０の出力は
その比較器５０の゛Ｂ′入力に供給される。第１図の場
合のようにランチ１０の出力Ｎ、、Ｍはそれぞ゛れＮお
よびＭのプリセット計数器＋２．１４の入力に結合され
ている。

比較器５０のＡ＝Ｂ出力はアンドゲート５２の一方の入
力に印加され、テレビジョン偏向回路７０により生成さ
れるチェックパルス信号がそのアンドゲート５２の第２
の入力に印加される。アンドゲート５２の出力はラッチ
ＩＯの付勢入力と２つのＲＳＳフリラグフロップ３．５
４のセット人力Ｓに供給される。

またＲＳフリップフロップ５４のＱ出力はフリップフロ
ッグ５４のリセット人力Ｒと、オアゲート５６．５日の
入力に印加される。Ｎプリセット計数器＋２０桁上り出
力ＣＯはオアゲート５６の第２の入力と、アドレス計数
器１６のＣＬＫ入力と、アンドゲート４０の一方の人力
に供給される。オアゲート５６の出力はＮグリセノド計
数器Ｉ２の書込み人力りに印加され、Ｍプリセント計数
器１４の桁上り出力ＣＯはデータ計数器１８のＣＬＫ入
力とオアゲート５日の第２の入力に印加される。オアゲ
ート５８の出力はＭプリセット６Ｆ数器１４の書込み人
力りに印加される。

ＲＳＳフリラグフロツブ３のＱ出力はアンドゲート４８
の一方の入力と、マルチプレクサ２２の選択入力Ｉ　Ｎ
　、と、ＲＡＭ２０のモード選択入力に印加され、アン
ドゲート４日の出力は計数器１２．１４のＣＬＫ入力に
印加される。アンドゲート４日の第２人力とインバータ
４２の入力にはクロック信号が印加される。

データ計数器１８の桁上り出力ＣＯはＲＳフリ□ノプフ
ロツフ６２のセット人力Ｓに印加され、フリップフロッ
プ６２のＱ出力はデータ計数器１８の書込み入力に印加
され、アンドゲート４０の出力はオアゲート４６の一方
の入力に印加され、インバータ４２の出力はγ／トゲー
）４０の第２人力に印加される。アドレス計数器１６の
ＣＯ出出力データ計数器１日、７リツプフ６ツグ６２、
アドレス計数器１６およびフリップ７０ツブ３０の各リ
セット入力Ｒと、オアゲート４６の第２人力に印加され
、オアゲート４６の出力はＲＡＭ２０の書入れパルス入
力に印加される。

データ計数器Ｉ８の並列入力には範囲外データ緩衝器６
０が結合され、この緩衝器６０の入力に出力が結合され
た範囲外データ発生器６４の入力にＡＧＣ装置８０の出
力が結合されている。

第２図の方式がマルチプレクサ２２の入力■Ｎ２に印加
された映像信号を処理しているとき、フリップ７０ツブ
３０はリセットされ、その。出方から低レベル信号が生
成する。この低レベル信号はマルチプレクサ２２の入カ
ニＮ２を選択してその映像信号をＲＡＭ２０のアドレス
入力に印加し、アンドゲート４日をｍじてタロツク信号
がＮプリセット計数器１２とＭプυセ、ット計数器１４
のＣＬＫ入カに印加されないようにすると共に、ＲＡＭ
をその読取シ動作モードにセットする。

この装置の利得はスイッチＭＸ　Ｎを種々に開閉するこ
とにより変化する。映像信号の処理の中断を防ぐため、
垂直ブランキング期間のように映像１８号／）ない間に
ＲＡＭ２０の書込みを行うのが望ましい、　６ｔつて利
１１　＆化を開始するチェックパルスを７レビジヨン偏
向回路７０によりその垂直ブランキング１４ｉ１間の始
めに生成する。スイッチＭ、Ｎを変７えなければ、比較
器５０のへ入力の信号はＮ７Ｍラッチ１０に保持されて
その比較器のＢ入力に印加される１ｔ号と同じである。

このときＡとＢは相等しく、比較器５０のＡ＝Ｂ出力は
低レベルになる。従ってア７・ドｙ−ト５２の一方の入
力にチェックパルスが印Ｊ　、！れると、そのダートの
他方の入力の低レベルＡ−Ｂ信号がそのゲートを閉じ、
読取りモードのＲＡＭ２′）ｈ動作が中断なく継続され
る。

こＤ装置の利得を変えるためｉスイッチＭ、　Ｎｏ）１
つまたはそれ以北を調節すると、比較器のへ入力の信号
がＢ入力の信号と異って来る。すなわ１−）ＡとＢ　Ｆ
、Ｊ：相等しくな（、Ａ＝Ｂ信号が高レベルになる。１
次のチェックパルスが到着すると、アンドケート５２が
始動パルスを発生し、これによって新しいＭＸ　Ｎスイ
ッチ値がＮ７Ｍラッチ１０に保持され、フリップフロッ
プ３０，５４がセットされて利得の変化が始まる。フリ
ップ７０ツブ５４がセントされると、そのＱ出力が高レ
ベルになり、これがオアゲート５６．５日を介してそれ
ぞれ計数器１２．１４の書込み人力りに印加される。こ
の書込みパルスによりＮ、Ｍの新しい値がＮおよびＭの
プリセット計数器＋２．１４に書込まれる。フリップフ
ロップ５４のＱ出力はそのリセット入力に印加されてそ
のフリップフロップ フリップ７０ツブ３ｏがセットされると、その。

出力信号がマルチプレクサ２２の入力ＩＮ，を選択し、
アドレス計数器１６の出力をＲＡＭ２０のアドレス入力
に供給する。フリップフロップ３ｏの。出力信号ハ丑だ
ＲＡＭ２０をその書込み動作モードにセントし、アンド
ゲート４日を開く。するとアンドゲート４日はタロツク
信号をＮ，Ｍのプリセット計数器＋２、１４に印加し、
これを第１図について説明したように動作させる。Ｍプ
リセット計数器１４からの桁上シ信号はデータ計数器１
日の計数を進め、計数器１４に再び値Ｍを曹込む。また
Ｎプリセット計数器１２からの桁にり信号はアドレス計
数器１６の計数を進め、そのｇＦ数器１２に値Ｎを再び
書込み、谷クロックサイクルの後半中ＲＡＭ２０の書込
みパルス入力にクロック・・ルスを供給し得るようにす
る。装置の利得を１またはそれ以下にするときは、デー
タ計数器１８カオー　ハーフローする前にアドレス計数
器１６カＲＡＭのアドレスの最大値に達する。このとき
ＲＡＭの６アドレス位置にはデータ値が書込捷れており
、Ｎ　りＩＪ　セフ　）計数器１２からの次の桁上りパ
ルス圧よりアドレス計数器１６がオーバーフローしてそ
の００出力に桁ヒリパルスを生成する。この桁上りパル
スはデータ計数器とアドレス計数器をリセットすると共
に、オアゲート４６をＩ市ってＲＡＭ２０の書込み・・
ルス入力に達する。この書込みパルスによりＲＡＭ２０
のアドレス位置０にリセットされたデータ計数器の計数
値０が書込まれる。桁上りパルスは４た７リツグフロツ
プ３０をリセットし、そのＱ出力信号を低レベルにする
。この低レベルＱ出力信νＪはマルチプレクサ２２０入
力ＩＮ２を選択してＲＡＭ２０をその読取りモードに戻
し、新しい利得率で映像信号の処理を行うようにする。

この新しい利得率が１より大きければ、データ計数器１
８はアドレス計数器１６がＲＡＭの最高アドレスに達す
るまでにオーバーフローする。残余のアドレス位置のデ
ータ値は処理されている入力映像信号の期待ダイナミッ
クレンジ以外の信号レベルに対応するため、その範囲外
のデータ値がその残余のアドレス位置に書込まれる。こ
れはデータ計数器！８のＣＯ出力に生成する桁上り信号
に応じて行われるが、この信号はフリップ７０ツブ６２
をセットしてそのＱ出力が緩衝器６０からの範囲外デー
タ値をデータ計数器１８に書込むようにする。データ計
数器１８の書込み入力に高レベル信号が印加されると、
そのＣＬＫ入力の桁上りパルスはその計数器に何の効果
も与えない。これによってデータ計数器１日の計数器１
８の計数が進むのを防ぎ、範囲外データ値が確実に維持
されるよｒになる。アドレス計数器はＮプリセット計数
器＋２の桁上りパルスにより引続き計数を進める。各ク
ロックサイクルの後°ト中アンドゲート４０はオアゲー
ト４６を介してＲＡＭ２０の書込みパルス入力にクロッ
クパルスを供給する−これによってデータ計数器１日に
保持されている範囲外データが、アドレス計数器がＲＡ
Ｍの残余のアドレスを全部計数したときその残余のアド
レス位置に書込まれる。この最後のアドレス位置に誉込
みが終った後、アドレス計数器＋６からの桁上りパルス
によりフリップ７０ツブ６２とアドレスおよびデータ計
数器がリセットされる。この桁上りパルスはまだＲＡＭ
２Ｑのアドレス位置０に値０を書込み、フリッププロッ
プ３０をリセットして装置を読取り動作モードに戻し、
映像信号の処理をするようにする。

第２図の利得制御方式の性能は第７Ａ図ないし第７Ｄ図
の伝達特性を考えると理解される。第７Ａ図は利得を１
にするようにデータを書込んだＲＡＭ２０の伝達特性１
４２を示す。この条件ではＲＡＭの各アドレス位置のデ
ータ値がアドレス値に等しく、最篩アドレス位置ｎのデ
ータ値はｎに等°シいｍである。

第７Ｂ図は利得が１より小さい場合のＲＡＭの伝達特性
１４４を示す。この条件ではＲＡＭの最高アドレス位置
ｎのデータ値が許容最大データ値ｍより小さい。

第７Ｃ図は利得が２の場合のＲＡＭの伝達特性１４６を
示す。この条件ではアドレスがｎ／２に達するとｎ対ｎ
容量のＲＡＭでは最大データ値ｎが書込まれる。以後そ
れより高いアドレス値は入力信号の期待ダイナミックレ
ンジを超える。利得が２に設定されているから、入力信
号はｎ／２の値を超えないと考えられる。第７Ｃ図では
ｎ７２以上のアドレス位置にｎの範囲外データ値が書込
まれ利得制御系に飽和する増幅器特性を与える。ｎ／２
の期待最大値以上の入力信号は装置のダイナミックレン
ジの限界に固定された出力信号を生成する。これは範囲
外入力信号のピークを効果的にクリッピングするＯ 装置によっては利得制御系への入力信号のレベルを制御
して有効信号がその期待ダイナミックレンジを超えない
ようにすることができる。グイナミンクレンジを超える
信号は例えばインパルスノイズによって生じた擬似信号
として処理することもできる、７従って入力信号の期待
ダイナミックレンジを超える信号を急激に減衰させてこ
のようなインパルスをなくすることが望ましいこともあ
る・第１Ｄ図は利得が２の場合のＲＡＭの伝送特性を直
線１５０で示すが、アドレス値ｎ／２でデータ値が最大
のｎに達する。ｎ／２以上の入力信号は擬似信号として
処理し、消去しなければならないから、残余のＲＡＭの
アドレス位置に書込まれた範囲外データ値は直線１５２
で示すように極めて低レベルになる。このように入力信
号の期待ダイナミックレンジを超えるインパルスノイズ
は低レベルの出力信号しか生じないか、まだは完全に消
去することもできる。

第２図の利得制御方式は入力信号レベルの関数として適
応動作することもできる。例えばテレビ受像機における
２つの普通の信号状態は弱くてノイズの多い信号と強く
て比較的ノイズのない信号である。第２図の利得制御方
式は３つの信号状態のそれぞれにおいて伝達特性が最も
望ましくなるように動作させることもできる。例えばテ
レビ受像機の自動利得制御系８０は比較的弱い信号の受
信を感知すると制御信号を発生して、範囲外データ発生
器６４に中央値信号レベルに対応する信号を発生させる
６、このとき範囲外データ緩衝器６０にはその中央値信
号に対応するレベルが供給される。その中央値入力信号
レベルがｎ／４であれば、緩衝器６ｏに蓄積された中央
値出力信号レベルは利得２の場合ｎ／２になる。従って
ＲＡＭの伝達特性は第８図の線＋６０．１６２で示すよ
うになり、範囲外データ値がｎ／２に設定されている。

従って入力信号１７０は出力信号１’７２として再生さ
れ、入力信号１’７０にノイズパルスｌ’／４が生じた
ときは出力信号レベルがｎ７２レベルで再生され、これ
によって出力信号１７２の１７６で示すようにインパル
スノイズを中央値信号レベルに固定する。

しかしテレビ受像機の自動利得制御系８０が強い入力信
号の受信を感知したときは、範囲外データ緩衝器に発生
器６４がＡＧＣ制御信号に応じて発生した最大信号値ｎ
が供給される。このときＲＡＭは書込まれて利得２に対
する線１６０．１６４のような伝達特性を示す。ここで
線１６４は最大信号値ｎを示ｆ、％い入力信号１８０が
その系のダイナミックレンジを超えると、その信号ピー
クが出力信号１８２で示すようにクリッピングされ、処
理された信号の歪は僅かしかなくなる。受信された入力
信号が極めて強い場合は系の利得率を減するのがさらに
よいことは言うまでもない。

【図面の簡単な説明】

第１図はこの発明の原理によって構成されたＲＡＭ準拠
デジタル利得制御方式のブロック図、第２図は期待ダイ
ナミックレンジを超える入力信号に対する所定の範囲外
出力信号を与えるだめこの発明の原理によって構成され
たＲＡＭ準拠デジタル利得制御方式のブロック図、第３
図は入力信号を減衰させるときの第監図の装置の動作を
説明する図表、第４図は入力信号を増幅するときの第１
図の装置の動作を説明する図表、第５図および第６図は
第３図および第４図の図表に示す結果を示す図、第７Ａ
図ないし第７Ｄ図は第２図の利得制御方式の代表的伝達
特性を示す図、第８図はこの発明の他の観点によって構
成された適応性利得制御方式の伝達特性を示す図である
◇ ＋２．１６．２２・・・デジタルアドレス発生手段、１
４．１８・・・デジタルデータ発生手段、２０・・・う
／ダムアクセス記憶装置（Ｒ＋ｌ）　、４０．４２．４
６・・・第１の記憶位置の書込み手段、６０．６２．６
４．８０・・・・・・残りの記憶位置の書込み手段。 特許出願人　　　　アールシーニー　コーポレーション
化　理　人　　　清　　水　　　　哲　　ほか２名入力 １７４図　　　　　　、Ｘ７８図 オフＣ口　　　　　　７７Ｄ図 へ７ノ　　　　　　　　　　　　　　　　入力才８図 手続補正書（自宛） 昭和５８年、５月１７日 持、削ｉ“長官　　イ“１　杉　和　人　　殿１、・１
（件の表示 特摩Ｊ昭Ｌ　’／　　−７ｉ　３　ｂ　ｌ　ｉＪ　１号
２　発明の名称 ｊ゛シクル刊得制御力式 ：（袖１１：をする者 事件との関係　’Ｊ、￥　７１出願人 住　所　　アメリカ合衆国　ニューヨーク州　１００２
０ニユーヨーク　ロックフェラー　　−／ラサ３０名　
称　　（７５７）　　アールシーニー　コーポレニショ
ン１代理人 ５、　補正の対象 明細書の「特許請求の範囲」の欄。 ６、　補正の内容 特許請求の範囲を別紙の通りに訂正する。 添付書類 特許請求の範囲 以　　上 特許請求の範囲 （１）　　ランダムアクセス記憶装置と、デジタル記憶
装置／用の一連のデジタルアドレス値を第１の割合で発
生する手段と、上Ｐデジタル記憶装置用の一連のデジタ
ルデータ値を所要利得の関数として上記第１の割合に関
係づけられた第２の割合で発生する手段と、上記デジタ
ルアドレス値の異なるものの発生に応じて上記データ値
のあるものを上記デジタル記憶装置に書込む手段とを含
むデジタル利得制御方式。 （２）　　ランダムアクセス記憶装置と、その期待ダイ
ナミックレンジに亘りデジタル入力信号の値に対応する
アドレスを持つ第１の複数個の記憶位置にその各アドレ
ス値と利得率の積に等しいデータ値を書込む手段と、上
記ランダムアクセス記憶装置の記憶位置の残りのものに
上記デジタル入力信号がその期待ダイナミックレンジを
超えたとき生成されることが望ましい範囲外の値に等し
い値を書込む手段とを含むデジタル利得制御方式。

Claims (1)

1. 【特許請求の範囲】 ・Ｉノ　　ランダムアクセス記憶装置と、デジタノ表・
   記憶装置用の一連のデジタルアドレス値を第１の割合で
   発生する手段と、上記デジタル記憶装置用の一連のデジ
   タルデータ値を所要利得の関数として上記第１の割合と
   関係する第２の割合で発生する手段と、上記デジタルア
   ドレス値の異なるものの発′［−に応じて上記データ値
   のあるものを上記デジタル記１意装置に書込む手段とを
   含むデジタル利得制御方式。 （２）　　ランダムアクセス記憶装置と、その期待ダイ
   ナミックレ／ジに亘りデジタル入力信号の値に灯心する
   アドレスを持つ複数個の第１の記憶位置にその各アドレ
   ス値と利得率の積に等しいデータ値を書込む手段と、上
   記ランダムアクセス記憶装置の記憶位置の残りのものに
   上記ダシタル入力信号がその期待ダイナミックレンジを
   超えたとき生成されることが望ましい範囲外の値に等し
   い値を書込む手段とを含むデジタル利得制御方式。