DE3247778A1 - Anordnung zum steuern der verstaerkung digitalisierter signale - Google Patents
Anordnung zum steuern der verstaerkung digitalisierter signaleInfo
- Publication number
- DE3247778A1 DE3247778A1 DE19823247778 DE3247778A DE3247778A1 DE 3247778 A1 DE3247778 A1 DE 3247778A1 DE 19823247778 DE19823247778 DE 19823247778 DE 3247778 A DE3247778 A DE 3247778A DE 3247778 A1 DE3247778 A1 DE 3247778A1
- Authority
- DE
- Germany
- Prior art keywords
- counter
- input
- address
- data
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000003321 amplification Effects 0.000 title description 6
- 238000003199 nucleic acid amplification method Methods 0.000 title description 6
- 230000006870 function Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 4
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 108010014173 Factor X Proteins 0.000 description 1
- 101100316117 Rattus norvegicus Unc50 gene Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3089—Control of digital or coded signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/008—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general of digital or coded signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/002—Control of digital or coded signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Television Receiver Circuits (AREA)
- Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
- Complex Calculations (AREA)
- Control Of Eletrric Generators (AREA)
Description
EGA 77815 Ks/Ri
U.S. Serial'No: 336,170
Filed: December 31, 1981
RCA Corporation New York, N.T., V.St.νJU
Anordnung zum Steuern der Verstärkung digitalisierter Signale
Die Erfindung bezieht sich, auf die Steuerung der Verstärkung
bei Digitalsignalen und betrifft insbesondere eine
Anordnung zum Einstellen der Verstärkung eines digitalen Signals unter Verwendung eines Digitalspeichers.
Bei Einrichtungen, die digitale Signale verarbeiten, z.B. bei Fernsehempfängern, in denen das Basisband-Videosignal
digital verarbeitet wird, ist es häufig erwünscht,
das digitale Signal abhängig von einem durch den Benutzer verstellbaren Regler zu verstärken oder zu dämpfen. So
kann z.B. das Farbartsignal in einem Fernsehempfänger abhängig
von der Einstellung eines Farbreglers verstärkt oder gedämpft werden, um dem Benutzer die Justierung der
Farbsättigung zu erlauben. In ähnlicher Weise kann das Leuchtdichtesignal vom Benutzer mittels eines Reglers verstärkt
oder gedämpft werden, um den Bildkontrast zu ändern,
Eine Methode zum Verstärken oder Dämpfen eines digitalen
Signals besteht darin, das digitale Signal auf den Adresseneingang
eines Digitalspeichers zu geben. Dieser Speich.er ist mit einer Datenverteilung programmiert, bei wel-
1 - M * W
eher jeder Adressenplatz einen gespeicherten Wert enthält,
der den mit einem Verstärkungsfaktor multiplizierten Wert des betreffenden Eingangssignals darstellt. Das Ausgangssignal
des Speichers ist dann gleich dem digitalen Eingangssignal multipliziert mit diesem Verstärkungsfaktor.
Wenn der Verstärkungsfaktor für alle Betriebsbedingungen fest sein soll, dann kann für den erwähnten Digitalspeicher
ein Festwertspeicher (ROM) verwendet werden. Soll jedoch
die Möglichkeit bestehen, die Verstärkung des Systems zu verändern, dann kann ein veränderbarer Digitalspeicher
wie z.B. ein Speicher mit wahlfreiem oder direktem Zugriff (RAM-Speicher) verwendet werden, wie es in der US-Patentanmeldung
Nr. 286,264 beschrieben ist, die am 23. Juli 1981 unter dem Titel "Controlled RAM Signal Processor" auf
den Namen Robert A.Dischert eingereicht wurde. Bei der dort offenbarten Anordnung wird ein für die gewünschte Verstärkung
des Systems repräsentatives Steuersignal auf einen Mikroprozessor gegeben, der so programmiert ist, daß
er die jeweils gewünschte Datenverteilung für den RAM-Speicher erzeugt. Immer wenn die Verstärkung des Systems
geändert werden soll, wird eine neu erzeugte Datenverteilung in den RAM-Speicher eingegeben. Der Mikroprozessor
ist ein integraler Bestandteil der in der erwähnten US-Patentanmeldung beschriebenen Ausführungsformen, weil
er es ist, der die Datenverteilung für den RAM-Speicher jedesmal erzeugt, wenn die Verstärkung des Systems zu
ändern ist. Es ist jedoch wünschenswert, die Datenverteilung
für den RAM-Speicher in einer einfacheren und wirtschaftlicheren Weise zu erzeugen, ohne einen Mikroprozessor
zu benotigen.
Die wesentlichen Merkmale einer erfindungsgemäßen digitalen Verstärkungssteueranordnung, bei welcher diese Aufgabe
gelöst ist, sind im Patentanspruch 1 beschrieben. Vorteilhafte Ausgestaltungen der Erfindung sind in Unteransprüchen
gekennzeichnet.
Bei der erfindungsgemäßen Anordnung zur digitalen Verstärkungssteuerung
wird ein Speicher mit wahlfreiem oder direktem Zugriff (RAM-Speicher) verwendet, um die Verstärkungsfunktion
zu speichern. Eine IoIge von Digitaladressen wird mit einer ersten Geschwindigkeit erzeugt, und
eine Folge von Digitaldaten wird mit einer zweiten Geschwindigkeit
erzeugt, deren Beziehung zur ersten Geschwindigkeit eine Punktion des gewünschten Verstärkungsfaktors
ist. Ferner ist eine Einrichtung vorgesehen, um digitale Datenwerte in den Speicher einzugeben, wenn unterschiedliche
Adressenwerte erzeugt werden.
In besonderer Ausführungsform der Erfindung benutzt die
veränderbare Digitalsignal-Verstärkungssteueranordnung den Digitalspeicher dazu, eine gewünschte Übertragungscharakteristik
für das angelegte Digitalsignal zu realisieren. Der Speicher enthält eine Datengruppe, welche die
durch die gewünschte Übertragungscharakteristik modifizierte Version eines an die Adresseneingänge des Speichers gelegten
Digitalsignals darstellt. Die Datengruppe ist eine Punktion eines veränderbaren Steuersignals, welches das
numerische Verhältnis X/T darstellt« Es werden digitale
Impulsreihen mit Frequenzen erzeugt, die repräsentativ für das Verhältnis X/Y sind. Eine der digitalen Impulsreihen
wird dazu verwendet, einen Adressenzähler fortzuschalten, und die andere digitale Impulsreihe wird dazu
verwendet, einen Datenzähler fortzuschalten. Mit dem Weiterschalten
des Adressenzählers auf einen neuen Adressenwert wird diese Adresse an den Adresseneingang des Digi-
talspeichers gelegt, und der laufende Wert des Datenzählers wird dann in den Digitalspeicher an dem vom Adressenzähler
adressierten Speicherplatz eingespeichert. In dieser Weise erfolgt die Beschickung des Speichers über den
Dynamikbereich des Ein gangs sign als des Systems«, Die im
Speicher gespeicherte Datengruppe stellt somit ein Eingangssignal multipliziert mit einem Verstärkungsfaktor
dar, der in Relation zum Verhältnis X/Y steht.
- 10 -
Gemäß einer weiteren Ausgestaltung der Erfindung enthält derjenige Teil der Sp eicherdat en gruppe, der Ein gangs Signa
len außerhalb des zu erwartenden Dynamikbereichs des Eingangssignals entspricht, Bereichsüberschreitungs-Datenwerte,
welche die Einflüsse von Rauschen und bereichsüberschreitenden Eingangssignalen im reproduzierten Ausgangssignal
vermindern.
Die Erfindung wird nachstehend an Ausführungsbeispielen anhand von Zeichnungen näher erläutert.
Fig. 1 zeigt in Blockform ein mit RAM-Speicher arbeitendes Digitalsignal-Verstärkungssteuersystem, das
gemäß den Prinzipien der vorliegenden Erfindung aufgebaut ist;
Fig. 2 zeigt in Blockform ein mit RAM-Speicher arbeitendes Digitalsignal-Verstärkungssteuersystem, welches
nach den Prinzipien der vorliegenden Erfindung aufgebaut ist, um für Eingangssignale, die
außerhalb des erwarteten Dynamikbereichs liegen, vorbestimmte Bereichsüberschreitungs-Ausgangssignale
zu liefern.
Fig. 3 veranschaulicht tabellarisch den Betrieb der Anordnungen nach den Figuren 1 und 2 für den Fall,
daß das Eingangssignal gedämpft werden soll;
Fig. 4 veranschaulicht tabellarisch den Betrieb der An-Ordnung
nach Fig. 1 für den Fall, daß das Eingangssignal verstärkt werden soll;
Figuren 5 und 6 zeigen in graphischen Darstellungen die
in den Tabellen der Figuren 3 und 4- gezeigten Ergebnisse;
Figuren 7a bis 7d sind typische Übertragungskennlinien
- 11 -
- 11 des Verstärkungssteuer systems nach Pig. 2;
Fig. 8 zeigt eine Übertragungskennlinie eines adaptiven Verstärkungssteuersystems gemäß einer besonderen
Ausführungsform der Erfindung.
Das erfindungsgemäße Digitalsignal-Verstärkungssteuersystem nach. Fig. 1 enthält eine Einrichtung 10, in welcher
Steuerwörter N und M gespeichert sind, die Verhältniswerte
X/Y darstellen, wie es weiter unten noch erläutert wird. Diese Einrichtung 10 wird im folgenden als
N/M-Register bezeichnet. Das gespeicherte Wort N wird
auf den Paralleleingang eines auf den Zählwert N voreinstellbaren
Zählers 12 gegeben, und das gespeicherte Wort M wird auf den Paralleleingang eines auf den Zählwert M
vor ein stellbaren Zählers 14- gegeben. Jeder Zähler hat einen Ausgang CO für ein Überlauf- oder Übertragsignal,
einen Eingang L zur Aktivierung der Paralleleingabe und
einen Takteingang OLK. Der OO-Ausgang des Zählers 12 ist
mit dem L-Eingang dieses Zählers und mit einem Takteingang CLK eines Adressenzählers 16 gekoppelt. Der CO-Ausgang
des Zählers 14 ist mit dem L-Eingang dieses Zählers und mit einem Takteingang CLK eines Datenzählers 18 gekoppelt.
vom Adressenzähler 16 führen Parallelausgänge zu einem
Eingang IN, eines Multiplexers 22. Einem zweiten Eingang
IH2 des Multiplexers 22 wird ein Videoeingangssignal angelegt.
Der Ausgang des Multiplexers 22 ist mit dem Adresseneingang eines Speichers mit wahlfreiem Zugriff (MM-Speicher)
20 gekoppelt. Der Dateneingang des RAM-Speichers 20 ist mit Parallelausgängen des DatenZählers 18
gekoppelt. Überlauf-Ausgänge CO des Adressen- und des Datenzählers
sind mit Eingängen eines ODER-Gliedes 32 verbunden, dessen Ausgang mit Rückstelleingängen R der Zähler
16 und 18 und mit dem Rucksetζeingang R eines RS-Flipflops
30 gekoppelt ist«
ι ι /υ
Ί An den Setzeingang S des Flipflops 30 wird ein Signal EIN!
gelegt. Der Q-Ausgang des Flipflops 30 ist mit dem Wähl-,
eingang (WAHL) des Multiplexers 22, mit dem Betriebsart-Eingang des RAM-Speichers 20 und mit einem Eingang eines
UND-Gliedes 44 gekoppelt. Der Ausgang des UND-Gliedes 44 ist mit den Takteingängen (CLK) der Zähler 12 und 14 verbunden.
An einen zweiten Eingang des UND-Gliedes 44 und an den Eingang eines Inverters 42 wird ein Taktsignal gelegt.
Der Ausgang des Inverters 42 ist mit einem Eingang eines weiteren UND-Gliedes 40 gekoppelt, dessen anderer
Eingang mit dem CO-Ausgang des Zählers 12 verbunden ist. Der Ausgang des UND-Gliedes 40 ist mit dem Schreibimpuls-Eingang
des RAM-Speichers 20 gekoppelt.
Der RAM-Speicher 20 hat zwei Betriebsarten, nämlich "Auslesen"
und "Einschreiben". Im Auslesebetrieb erfolgt die Verstärkung oder Dämpfung eines angelegten digitalen Videoeingangssignals.
Im Schreibbetrieb wird die im RAM-Speicher gespeicherte Datengruppe geändert, um anschliessend
das angelegte digitale Videosignal mit einem anderen Verstärkungsfaktor zu verstärken oder zu dämpfen. Im Auslesebetrieb
ist das Flipflop 30 zurückgesetzt, und sein Q-Ausgang liefert ein Ausgangssignal mit niedrigem Pegel.
Dieses "niedrige" Signal führt zur Auswahl des Eingangs IN~ des Multiplexers 22, der daraufhin das an diesem Eingang
angelegte digitale Video eingangssignal auf seinen Ausgang koppelt. Das niedrige Q-Signal führt außerdem zur
Sperrung des UND-Gliedes 44, so daß Taktsignale von den CLK-Eingängen der Zähler 12 und 14 ferngehalten werden.
Ferner versetzt das. niedrige Q-Signal den RAM-Speicher in den Auslesebetrieb, so daß das auf den Adresseneingang
dieses Speichers gegebene digitale Videoeingangssignal
Speicherplätze auswählt, deren Daten am Ausgang des RAM-Speichers 20 ausgelesen werden. Hierdurch wird das
digitale Videoeingangssignal in einer gedämpften oder verstärkten Version abgegeben, und zwar mit einem Verstärkungsfaktor,
der durch die im RAM-Speicher 20 gespeicherte Datengruppe bestimmt ist. - 13 -
BAD ORIGINAL
Soll der Verstärkungsfaktor des MM-Speichers 20 geändert
werden, dann werden neue Werte für F und M in das
N/M-Register 10 eingegeben. Die neuen Werte von N und M werden an die Eingänge des jeweils zugeordneten Zählers
12 bzw. 14- gelegt und in diese Zähler eingegeben. Dann wird das Signal EIN! an das Elipflop 30 gelegt, wodurch
dieses fflipflop gesetzt und sein Q-Ausgang hoch wird.
Das "hohe" Q-Signal wählt den Eingang IN^ des Multiplexers
22 aus, so daß der Ausgang des Adressenzählers 16 über den Multiplexer auf den Adresseneingang des RAM-Speichers
20 gekoppelt wird. Das hohe Q-Signal versetzt außerdem den RAM-Speicher 20 in den Schreibbetrieb und
aktiviert den einen Eingang des UND-Gliedes 44. Die Zähler 12 und 14- werden nun mit den Werten F und M beladen,
nachdem der Adressen- und der Datenzähler zuvor auf Null
zurückgestellt worden sind, wie es weiter unten erläutert wird.
Das IMD-Glied 44 ist nun aktiviert, so daß es Taktsigna-Ie
zu den GLK-Eingangen der Zähler 12 und 14 durchläßt.
Der Zähler 12 beginnt ab seinem eingestellten Anfangswert N vorwärts zu zählen, und der Zähler 14 beginnt ab seinem
Anfangswert M vorwärts zu zählen. Wenn die Zähler 12 und 14 beide 4-Bit-Zähler sind, dann läuft der Zähler 14
nach. Erreichen seines Maximalzählwerts 1111p beim nächsten
Schritt über, so daß an seinem CO-Ausgang ein Überlaufimpuls erzeugt wird. Dieser Überlaufimpuls erhöht den
Zählwert im Datenzähler 18 um 1 und bewirkt außerdem, daß der Wert M in den Zähler 14 eingegeben wird. Dieser Zyklus
wiederholt sich, wobei der Datenzähler 18 bei jedem Überlauf
des Zählers 14 um einen Schritt weitergeschaltet wird.
Der Zähler 12 arbeitet in ähnlicher Weise, indem er von
seinem Anfangswert N vorwärts zählt um bei demjenigen Taktimpuls, der dem Maximalzäh!wert 11112 folgt, überzulaufen.
Bei Überlauf des Zählers 12 wird der Adressenzähler 16 um einen Schritt weitergeschaltet, und der Wert
- 14 -
N wird in den Zähler 12 eingegeben. Das Überlaufsignal
des Zählers 12 dauert über eine volle Taktimpulsperiode.
Während der zweiten Hälfte des Überlaufsignals hat das
vom Inverter 42 gelieferte invertierte Taktsignal hohen
Pegel, so daß beide Eingänge des TMD-GIiedes 40 aktiviert sind. Zu dieser Zeit liefert das UND-Glied 40 daher einen
Impuls, über dessen Einfluss der Zählwert des Datenzählers 18 in den RAM-Speicher 20 eingespeichert wird, und
zwar an einem Speicherplatz, der durch den Zählwert des Adressenzählers 16 bestimmt ist.
Der RAM-Speicher 20 wird in dieser Weise fortlaufend beschickt, wobei der Zählwert des Datenzählers 18 bei jeder
Taktimpulsperiode, in welcher der Adressenzähler 16 fortgeschaltet
wird, in aufeinanderfolgende RAM-Speicherplätze
eingespeichert wird. Bei gleicher Wortlänge des Ausgangswortes des Adressenzählers 16 und des RAM-Adressenwortes
werden aufeinanderfolgende RAM-Speicherplätze beladen, bis entweder der Datenzähler oder der Adressenzähler überläuft.
Wenn z.B. das Adressenwort des RAM-Speichers 20 eine Länge von 8 Bit hat, dann wird für den Adressenzähler
16 ein 8-Bit-Zähler gewählt. Wenn der Datenzähler 18
nicht mit einer höheren Geschwindigkeit als der Adressenzähler 16 fortgeschaltet wird, dann erreicht der Adressenzähler
16 am Ende seinen Maximalzählwert (und die letzte
RAM-Adresse) von 1111111^,bevor der Datenzähler 18 überläuft.
Der RAM-Speicher ist dann voll beladen, und der nächste Impuls am CLK-Eingang des Adressenzählers 16
führt zum Überlauf dieses Zählers und somit zur Erzeugung eines Impulses am GO-Ausgang des Zählers. Dieser Impuls
wird vom ODER-Glied 32 durchgelassen, um sowohl den Adressenzähler
als auch den Datenzähler auf Null zurückzustellen und das Flipflop 30 zurückzusetzen. Das Q-Signal des
llipflops 30 wird nun niedrig, wodurch die Taktimpuls-Torschaltung
44 gesperrt und der RAM-Speicher 22 in seinen Auslesebetrieb versetzt wird und wieder der IN^-Eingang
des Multiplexers 22 ausgewählt wird, um die Verarbeitung
- 15 -
des digitalen Videosignals durch, den RAM-Speicher 20 mit
einer neuen Daten gruppe wieder aufzunehmen.
Falls der Datenzähler 18 vor dem Adressen zähl er 16 iiberläuft,
dann stellt in ähnlicher Weise der Überlaufimpuls
des Datenzählers 18 den Adressen- und den Datenzähler sowie das Flipflop 30 zurück.
Bei der Ausführungsform nach Fig. 1 zählen die auf N bzw.
auf M vor ein stellbaren Zähler 12 und 14· ab dem Zählwert N bzw. M in Vorwärtsrichtung. Der Verstärkungsfaktor X/Y
des EAM-Speichers 20 berechnet sich dann entsprechend dem
Ausdruck (N^-N)/(M--M)', wobei W» und M» die Zählwerte sind,
bei denen die betreffenden Zähler überlaufen. Wenn es sich bei den Zählern 12 und 14- um 4~Bit-Zähler handelt, dann
ist Μ- und N- jeweils gleich 16. Soll z.B. der RAM-Speicher
20 eine Verstärkung von 2/3 liefern, dann muß (N^-
N)/(MÜ-M) gleich 2/3 sein. Im Falle Nü = 16 und M- = 16
wird diese Bedingung erfüllt, wenn N = 14- und M = 13 ist.
In der Tabelle nach Fig. 3 ist ein Beispiel des Betriebs der Anordnung nach Fig. 1 für den Fall N = 14- und M = 13
veranschaulicht.
Am Anfang ist der Zähler 12 durch Eingabe von N auf den Zählwert "14·" eingestellt, und der Zähler 14- ist durch
Eingabe von M auf den Zählwert "13" eingestellt, wie es links in Fig. 3 angegeben ist. Der Adressen- und der Datenzähler sind beide auf Null zurückgestellt, und der RAM-Speicher
ist auf Schreibbetrieb eingestellt. Zum Zeitpunkt des ersten Taktimpulses 70 wird der Zähler 12 auf "15"
und der Zähler 14- auf "14-" erhöht. Der nächste Taktimpuls
72 bringt den Zähler 12 zum Überlauf, und der daraufhin
erzeugte Überlaufimpuls erhöht den Zählwert des Adressenzählers
auf "1". Der Taktimpuls 72 schaltet ferner den Zähler 14· auf den Zählwert "15" weiter. Der Zähler 12
wird durch Eingabe von N wieder neu auf den Zählwert "14·"*
eingestellt, und in der zweiten Hälfte der Taktimpulspe-
- 16 -
riode wird ein Schreibimpuls 73 erzeugt. Der Wert des
Datenzählers, nämlich der Wert "0", wird nun am Adressenplatz
Kr. 1 im RAM-Speicher 20 eingespeichert.
Der nächste Taktimpuls 74 erhöht den Zählwert des Zählers
12 auf "15" und veranlaßt den Zähler 14 zur Erzeugung eines
Überlaufimpulses. Dieser Überlaufimpuls erhöht den
Zählwert des Datenzählers auf "1" und stellt den Zähler 14 durch Eingabe von M wieder auf "13"» Der nächste Taktimpuls
76 schaltet den Zähler 14 weiter auf den Zählwert "14" und bringt den Zähler 12 zum Überlaufen. Der daraufhin
gelieferte Überlaufimpuls schaltet den Adressenzähler
■ weiter auf "2" und stellt den Zähler 12 durch Eingabe von N wieder auf "14". Während der zweiten Hälfte dieser Takt-Impulsperiode
wird ein Schreibimpuls 77 erzeugt, der bewirkt, daß der Wert "1" vom Datenzähler in den RAM-Speicher
20 am Adressenplatz Nr. 2 eingespeichert wird.
Zwei Taktimpulsperioden später läßt der Taktimpuls 80
beide Zähler 12 und 14 überlaufen, wodurch der Adressenzähler auf "3" und der Datenzähler auf "2" weitergeschaltet
wird. Der nachfolgende Schreibimpuls 81 schreibt den Wert "2" in den RAM-Speicher 20 am Adressenplatz Nr. 3 ein,
Der RAM-Speicher 20 wird in dieser Weise fortlaufend beladen.
Man erkennt, daß der Adressenzähler 16 alle zwei TaktImpulsperioden und der Datenzähler 18 alle drei Taktimpulsperioden
jeweils um einen Schritt weitergeschaltet wird. Der Adressen- und der Datenzähler werden also durch
Impulsreihen weitergeschaltet, deren Folgefrequenzen repräsentativ
für das Verstärkungsverhältnis X/Y sind, beim vorliegenden Beispiel für das Verhältnis 2/3.
Das oben beschriebene Spiel geht weiter, bis am Ende durch den Schreibimpuls 85 ein Datenwert von "169" in den letzten
RAM-Adressenplatz Nr. 255 eingespeichert wird. Zwei Taktimpulse später bewirkt der Taktimpuls 88, daß der Zäh-
- 17 -
ler 12 einen Überlaufimpuls liefert. Dieser Überlaufimpuls
schaltet den Adressenzähler 16 weiter, so daß dieser
Zähler seinerseits einen Überlaufimpuls erzeugt. Dieser
letztgenannte Überlaufimpuls stellt den Adressen- und den
Datenzähler auf Null zurück und setzt auch das Flipflop
30 in Fig. 1 zurück, wodurch das System in den Auslesebetrieb umgeschaltet wird.
Die Adressen- und Datenwerte aus der Fig. 3 sind in der
Fig. 5 graphisch durch die Treppenkurve 120 dargestellt. Tn der Fig. 5 stellt die Abszisse das Eingangssignal
(Adressenwerte) und die Ordinate das Ausgangssignal (Datenwerte)
dar. Die gestrichelte Linie entlang der Treppenkurve 120 stellt die Steigung der Treppe dar, die es mit
sich bringt, daß das Ausgangssignal j gleich 2/3 des Eingangssignal
χ ist. Dies bedeutet einen Verstärkungsfaktor von 2/3.
Die Fig. 4- veranschaulicht in ähnlicher Art wie Fig. 3 den Betrieb der Ausführungsform nach Fig. 1 zur Realisierung
eines Verstärkungsfaktors, der größer als 1 ist. Während dieses Betriebs wird der Datenzähler mit größerer Geschwindigkeit
fortgeschaltet als der Adressenzähler. Der auf N voreinstellbare 4~Bit-Zähler 12 beginnt seine Zählung
mit einem Anfangswert von "13", und der auf M voreinstellbare 4~Bit-Zähler 14· startet mit dem Zählwert "15".
Setzt man diese Werte in den Ausdruck (N--N)/(M^-M) ein,
dann erhält man den Bruch (16-13)/(16-15), d.h. X/Y = 3/1 = 3-
Durch den ersten Taktimpuls 90 wird der Zähler 12 von seinem
Anfangswert "13" auf den Zählwert "14" weitergeschaltet und der Zähler 14- zur Abgabe eines Überlauf impulses
gebracht. Dieser Überlaufimpuls erhöht den Zählwert des
Datenzählers auf "1" und stellt den Zähler 14- durch Eingabe
von M wieder auf "15". Der nächste Taktimpuls 92 schaltet den Zähler 12 auf "15" und bringt den Zähler 14-
zur Abgabe eines Überlaufimpulses, der den Datenzähler
auf "2" weiterschaltet und den Zähler 14 wieder auf den
Zählwert "15" stellt. Der dritte Taktimpuls 94 veranlaßt beide Zähler 12 und 14 zur Abgabe von Überlaufimpulsen,
die den Datenzähler auf "3" und den Adressenzähler auf "1" weiterschalten. In der nächsten halben Taktimpulsperiode
wird ein Schreibimpuls 95 erzeugt, aufgrund dessen der Wert "3" in den RAM-Adressenplatz Rr. 1 eingespeichert
wird. Die Zähler 12 und 14· werden wieder auf ihre Anfangswerte gestellt, und der Zählzyklus geht weiter. Drei Taktimpulsperioden
später wird der Adressenzähler auf "2"
fortgeschaltet, während der Datenzähler auf "6" weiterspringt. Ein Schreibimmuls 101 bewirkt dann die Einschreibung
des Wertes "6" in den RAM-Adressenplatz Nr. 2. Dieses
Spiel setzt sich, fort, bis am Ende beim Erscheinen eines Taktimpulses 108 der Adressenzähler auf "85" und der
Datenzähler auf "255" erhöht wird. Ein Schreibimpuls bewirkt die Einspeicherung des Wertes "255" in den RAM-Adressenplatz
Nr. 85. Beim nächsten Taktimpuls 110 liefert
der Zähler 14 einen Überlaufimpuls, der seinerseits
den Datenzähler weiterschaltet, so daß dieser einen Überlaufimpuls erzeugt. Der Impuls vom Datenzähler stellt den
Adressen- und den Datenzähler zurück und setzt auch das Flipflop 30 zurück, womit die Anordnung nach Fig. 1 in
den Auslesebetrieb zurückkehrt.
Die RAM-Adressenwerte und die Datenwerte aus der Fig. 4
sind in der Fig. 6 graphisch durch die Treppenkurve 130 dargestellt. Diese Treppenkurve folgt in Annäherung der
geradlinigen Übertragungsfunktion y = 3x, wobei y das
Ausgangssignal und χ das Eingangssignal ist. Der Verstärkungsfaktor ist also gleich 3·
Eine zweite Ausführungsform eines Verstärkungssteuersystems für Digitalsignale, das gemäß den Prinzipien der
Erfindung konstruiert und für einen Fernsehempfänger gedacht ist, ist in der Fig. 2 dargestellt. Teile der Fig.2,
- 19 -
BAD ORIGINAL
die bereits anhand der Fig. 1 beschrieben wurden, sind
mit den gleichen Bezugszahlen wie dort versehen und werden nicht noch einmal eigens erläutert.
In der Anordnung nach I1Ig. 2 sind acht Schalter vorgesehen,
um die ^-Bit-Signale M und N an das N/M-Register
10 zu legen. In einem Fernsehempfänger können diese N-
und M-Schalter beispielsweise in einer üb er ein an der geschichteten
Anordnung von Scheibchenschaltern realisiert
sein, die durch eine gemeinsame Welle betätigt werden, um zu bewirken, daß sich die Schalterkontakte in vorbestimmten
Sequenzen öffnen und schließen, wenn die Welle gedreht wird. Die von den N- und M-Schaltern gelieferten
Signale werden an die "A"-Eingänge eines A-mit-B-Vergleichers
50 gelegt. Me Ausgänge des N/M-Registers 10
sind mit den "B"-Eingängen des Vergleichers 50 gekoppelt.
Wie im Falle der Fig. 1 sind die N- und M-Ausgänge des Registers 10 mit den Eingängen des auf N voreinstellbaren
Zählers 12 bzw. des auf M voreinstellbaren Zählers
14- gekoppelt.
Der A= B-Ausgang des Vergleichers 50 führt zu einem Eingang eines UND-Gliedes 52. An den zweiten Eingang des MD-Gliedes
52 wird ein von der Fernsehablenkschaltung 70
entwickeltes Prüfimpulssignal gelegt. Der Ausgang des UND-Gliedes
52 ist mit dem Aktivierungseingang des Registers
10 und mit den Setzeingängen S zweier RS-Flipflops 30 und
54- gekoppelt. Der Q-Ausgang des RS-Flipflops 54 ist mit
dem Rucks et ζ eingang R des Flipflops 54- uncl mit Eingängen
zweier ODER-Glieder 56 und 58 verbunden. Der Überlauf-Ausgang
CO des auf N voreinstellbaren Zählers 12 ist mit einem zweiten Eingang des ODER-Gliedes 56, mit dem Takteingang
GLK des AdressenZählers 16 und mit einem Eingang des
UND-Gliedes 40 gekoppelt. Der Ausgang des ODER-Gliedes führt zum Eingabebefehlseingang L des Zählers 12. Der
Überlauf-Ausgang CO des auf M voreinstellbaren Zählers 14-ist
mit dem Takteingang CLK des Datenzählers 18 und mit
- 20 -
einem zweiten Eingang des ODER-Gliedes 58 verbunden. Der
Ausgang des ODER-Gliedes 58 führt zum Eingabebefehlseingang
L des Zählers 14.
Der Q-Ausgang des RS-Flipflops 50 ist mit einem Eingang
eines UND-Gliedes 48, mit dem IN,-Wahleingang des Multiplexers
22 und mit dem Betriebsart-Wahleingang des RAM-Speichers
20 gekoppelt. Der Ausgang des UND-Gliedes 48 führt zu den Takteingängen CLK der Zähler 12 und 14. Ein
Taktsignal wird an einen zweiten Eingang des UND-Gliedes 48 an den Eingang des Inverters 42 gelegt.
Der Überlauf-Ausgang CO des Datenzählers 18 ist mit dem
Setzeingang S eines RS-H1Upflops 62 verbunden. Der Q-Ausgang
des Flipflops 62 führt zu einem Steuereingang "Eingabe" des Datenzählers 18. Der Ausgang des UND-Gliedes
40 ist mit einem Eingang eines ODER-Gliedes 46 verbunden. Der Ausgang des Inverters 42 führt zu einem zweiten Eingang
des UND-Gliedes 40. Der CO-Ausgang des Adressenzählers
16 ist mit den Rücksetzeingängen R des Datenzählers 18, des Flipflops 62, des Adressenzählers 16 und des Flipflops 30 sowie mit einem zweiten Eingang des ODER-Gliedes
46 gekoppelt. Der Ausgang des ODER-Gliedes 46 führt zum Schreibimpulseingang des RAM-Speichers 20.
Der Datenzähler 18 hat Paralleleingänge, die mit einem
-Puffer 60 für Daten gekoppelt sind, die einer Bereichsüberschreitung zuzuordnen sind und im folgenden mit
"Außerbereichsdaten" bezeichnet werden. Der Puffer 60
empfängt diese Daten an dafür vorgesehenen Eingängen von einem Außerbereichsdaten-Generator 64. Ein Eingang dieses
Generators ist mit dem Ausgang einer Schaltung 80 zur automatischen Verstärkungsregelung (AYR-Schaltung) gekoppelt.
Wenn die Anordnung nach Fig. 2 damit befaßt ist, das an den Eingang IN.-, des Multiplexers 22 gelegte Videosignal
zu verarbeiten, ist das Flipflop 30 zurückgesetzt, so daß
- 21 -
3247773
dessen Q-Ausgang ein Signal mit niedrigen Pegel liefert. Aufgrund dieses niedrigen Signals wird der Eingang IH2
des Multiplexers 22 ausgewählt, um das Videosignal über den Multiplexer an den Adresseneingang des RAM-Speichers
20 zu legen. Der niedrige Pegel des Q-Ausgangssignals vom
Flip flop 30 sperrt ferner das IMD-GIi ed 4-8 zur Fernhaltung
der Taktsignale von den Takteingängen OLE der Zähler 12
und 14- und versetzt außerdem den RAM-Speicher 20 in den Auslese-Betriebszustand.
Der Verstärkungsfaktor des Systems wird durch Öffnen und
Schließen verschiedener Exemplare der M- und N-Schalter
geändert. TJm eine Unterbrechung der Verarbeitung des Videosignals zu verhindern, ist es zweckmäßig, den RAM-Speicher
20 während einer inaktiven Periode des Videosignals zu beladen, z.B. während des Vertikalaustastintervalls.
Aus diesem Grund wird der Prüfimpuls, der eine Verstärkungsänderung
einleitet, am Beginn des Vertikalaustastintervalls durch die Fernsehablenkschaltung 70 erzeugt.
Wenn die M- und Η-Schalter nicht verändert worden sind, sind die Signale an den "A"-Eingängen des Vergleichers
die gleichen wie die vom H/M-Register 10 festgehaltenen Signale, die auf die "B"-Eingänge des Vergleichers gegeben
werden. A ist dann gleich B, und das Signal am A=B-Ausgang
des Vergleichers 50 ist niedrig. Wenn also der Prüfimpuls an einen Eingang des UND-Gliedes 52 gelegt
wird, ist dieses Glied durch das seinem anderen Eingang angelegte niedrige A=B-Signal gesperrt, und der RAM-Speicher
20 arbeitet ohne Unterbrechung in der Auslese-Betriebsart
weiter.
Wenn einer oder mehrere der M- und N-Schalter verstellt
werden, um den Verstärkungsfaktor des Systems zu ändern, dann unterscheiden sich die Signale an den "A"-Eingängen
des Vergleichers von den Signalen an den "B"-Eingangen.
In diesem Fall ist A nicht mehr gleich B, so daß das A=B-Signal
hohen Pegel bekommt. Wenn der nächste Prüfimpuls
- 22 -
eintrifft, liefert das UND-Glied 52 einen Impuls EIN!,
durch den die neuen Ausgangswerte von den M- und N-Schaltern in das N/M-Register 10 eingegeben und dort verriegelt
werden und durch den ferner die Flipflops 30 und 54-gesetzt werden, um eine Verstärkungsänderung einzuleiten.
Die Funktion des Flipflops 54- besteht darin, die auf M und N voreinstellbaren Zähler 12 und 14 in den jeweils
gewünschten Anfangszustand zu bringen. Wenn das !"lipflop
54 gesetzt wird, geht sein Q-Ausgang auf hohen Pegel, und
der damit erzeugte Impuls wird über die ODER-Glieder 56
und 58 auf die Eingabebefehlseingänge L der Zähler 12 und
14· gekoppelt. Dieser Eingabeimpuls bewirkt, daß der neue Wert von N in den Zähler 12 und der neue Wert von M in
den Zähler 14· eingegeben wird. Der Q-Ausgang des Flipflops 54· ist auch mit dem Rücksetzeingang dieses Flipflops gekoppelt,
so daß sich das Flipflop selbst zurücksetzt.
. Wenn das Flipflop 30 gesetzt wird, bewirkt das Signal von
seinem Q-Ausgang, daß der Eingang IN des Multiplexers 22 ausgewählt wird, der daraufhin den Ausgang des Adressenzählers
16 auf den Adresseneingang des RAM-Speichers 20
koppelt. Das Q-Ausgangssignal des Flipflops 30 schaltet
außerdem den RAM-Speicher 20 in die Schreib-Betriebsart
und aktiviert das UND-Glied 4-8. Das UND-Glied 4-8 läßt nun
Taktsignale an die Zähler 12 und 14- durch, die dann in der gleichen Weise arbeiten, wie es in Verbindung mit Fig. 1
beschrieben wurde. Überlaufsignale vom Zähler 14· schalten den Daten zähl er 18 weiter und geben den Wert M neu in den
Zähler 14- ein. Überlauf signale vom Zähler 12 schalten den
Adressenzähler 16 weiter, geben den Wert N neu in den Zähler 12 ein und aktivieren die Übertragung von Taktimpulsen
an den Schreibimpulseingang des RAM-Speichers 20 während der zweiten Hälfte jedes Taktimpulszyklus. Wenn der Verstärkungsfaktor
des Systems kleiner als oder gleich 1 sein soll, dann erreicht der Adressen zähl er 16 den maxi*-
malen RAM-Adressenwert, bevor der Datenzähler 18 übergelaufen
ist. Zu diesem Zeitpunkt ist in jeden RAM-Adressen-
- 23 -
platz ein Datenwert eingespeichert, und der nächste Überlaufimpuls vom Zähler 12 bringt den Adressenzähler 16
zum Überlaufen, so daß ein Überlaufimpuls am 00-Ausgang
dieses Zählers abgegeben wird. Dieser Überlaufimpuls stellt den Daten- und den Adressenzähler zurück und wird außerdem
über das ODER-Glied 46 an den Schreibimpulseingang des RAM-Speichers 20 durchgelassen. Aufgrund dieses Schreibimpulses
wird nun der Zählwert Null des zurückgestellten Datenzählers in den Adressenplatz Nr. O des RAM-Speichers
20 eingespeichert. Der letztgenannte Überlaufimpuls setzt außerdem das Flipflop 30 zurück, so daß dessen Q-Ausgang
auf niedrigen Pegel geht. Das niedrige Q-Ausgangssignal wählt den Eingang INg des Multiplexers 22 aus und stellt
den RAM-Speicher 20 in die Auslese-Betriebsart zurück, um das Videosignal mit dem neuen Verstärkungsfaktor zu
verarbeiten.
Wenn der neue Verstärkungsfaktor größer ist als 1, dann läuft der Datenzähler 18 über, bevor der Adressenzähler
16 die höchste RAM-Adresse erreicht hat. Da Datenwerte in den restlichen Adressenplätzen Signalpegeln entsprechen,
die über den erwarteten Dynamikbereich des verarbeiteten
Videoeingangssignals hinausgehen, werden besondere Bereichsüberschreitungs-Datenwerte (Außerbereichsdaten)
in die restlichen RAM-Adressenplätze eingespeichert.
Dies geschieht aufgrund des Überlaufsignals vom CO-Ausgang
des Datenzählers 18. Dieses Signal setzt das Flipflop
62, so daß dessen Q-Ausgang bewirkt, daß ein Außerbereichs
daten wert vom Puffer 60 in den Datenzähler 18
eingegeben wird. Bei hohem Pegel des Signals am Eingabe-Steuereingang
des Datenzählers 18 haben Überlaufimpulse
am Takteingang GLK dieses Zählers keinen Einfluß auf den
Zähler. Dies verhindert, daß der Datenzähler 18 weitergeschaltet wird, und stellt sicher, daß er den Außerbereichsdatenwert
weiterhin hält. Der Adressenzähler 16 wird nach wie vor durch die Überlaufimpulse vom Zähler
12 weitergeschaltet. Während der zweiten Hälfte jeder
- 24 -
BAD ORIGINAL
Taktimpulsperiode liefert das UND-Glied 40 über das ODER-Glied
46 einen Taktimpuls an den Schreibimpulseingang des BAM-Speichers 20. Dies bewirkt, daß der vom Datenzähler
18 festgehaltene Außerbereichsdatenwert in die restlichen
RAM-Adressenplätze eingespeichert wird, wenn der Adressenzähler über die restlichen RAM-Adressen weiterschaltet.
Nachdem der letzte RAM-Adressenplatz beladen worden ist,
setzt der Überlaufimpuls vom Adressenzähler 16 das Flipflop
62 zurück und stellt den Adressen- und den Datenzähler zurück. Der erwähnte Überlaufimpuls bewirkt außerdem
die Eingabe eines Wertes Null in den Adressenplatz Nr. O des RAM-Speichers 20 und setzt das Flipflop 30 zurück,
wodurch das System in die Auslese-Betriebsart zurückkehrt, um das Videosignal zu verarbeiten.
Die Wirkung des Verstärkungssteuersystems nach Fig. 2 wird deutlich, wenn man die in Fig. 7 dargestellten Übertragungskennlinien
betrachtet. Fig. TA zeigt die Übertragungskennlinie 142 des RAM-Speichers 20, wenn der Speicher
mit Daten für einen Verstärkungsfaktor von 1 gefüllt ist. In diesem Fall enthält jeder RAM-Adressenplatz einen Datenwert,
der gleich dem Adressenwert ist. Der höchste RAM-Adressenplatz η enthält einen Datenwert m, der gleich
η ist.
Fig. 7B zeigt die Übertragungskennlinie 114 des RAM-Speichers
für einen Verstärkungsfaktor, der kleiner ist als 1. In diesem Fall enthält der höchste RAM-Adressenplatz η
einen Datenwert, der geringer ist als der maximal zulässige Datenwert m.
Die Fig. 7C zeigt die Übertragungskennlinie 146 des RAM-Speichers
für einen Verstärkungsfaktor von 2. In diesem Fall wird ein RAM-Speicher der Kapazität n-zu-n mit dem
maximalen Datenwert η bespeichert, wenn die Adresse den Wert n/2 erreicht hat. Die anschließenden höheren Adressenwerte
liegen außerhalb des erwarteten Dynamikbereichs
- 25 -
BAD ORIGINAL
des Eingangssignals, und da der Verstärkungsfaktor auf
2 eingestellt ist, wird erwartet, daß das Eingangssignal den Wert n/2 nicht überschreitet. In Pig. 7C werden Adressenplätze
oberhalb n/2 mit einem Außerbereichsdatenwert von η beladen, so daß das Verstärkungssteuersystem eine
VerStärkerkennlinie mit Sättigungsbereich erhält. Eingangssignale
oberhalb des erwarteten Maximalwerts von n/2 bringen Ausgangssignale, die axt den Endwert des Dynamikbereichs
des Systems geklemmt sind.. Hierdurch werden die Spitzen eines bereichsüberschreitenden Eingangssignals
effektiv abgeschnitten.
In bestimmten Fällen kann es möglich sein, den Pegel des
auf das Verstärkungssteuersystem gegebenen Eingangssig-■■
nals so zu kontrollieren, daß gültige Signale ihren erwarteten
Dynamikbereich niemals überschreiten. Über den Dynamikbereich hinausgehende Signalpegel können als Fehlersignale
behandelt werden, die z.B. durch Impulsrauschen verursacht sind. Daher kann es zweckmäßig sein,
über den erwarteten Dynamikbereich des Eingangssignals
hinausgehende Signale scharf zu dämpfen, um solche Impulsstörungen zu eliminieren. Die Fig. 7D zeigt die Übertragungskennlinie
150 des RAM-Speichers für den Fall eines
Verstärkungsfaktors von 2, wobei die Kennlinie einen maximalen Datenwert η für einen Adressenwert von n/2 erreicht.
Da Eingangssignale oberhalb eines Werts von n/2 als Fehlersignale zu behandeln und zu eliminieren sind,
wird in die restlichen RAM-Adressenplätze ein sehr niedriger Außerbereichsdatenwert eingespeichert, wie es mit der
Linie 152 gezeigt ist. Somit führt Impulsrauschen, das über den erwarteten Dynamikbereich des Eingangssignals
hinausgeht, zu einem Ausgangssignal eines nur sehr niedrigen
Pegels, oder es wird vollständig eliminiert.
Das Verstärkungssteuersystem nach Fig. 2 kann auch "adaptiv"
betrieben werden, indem es die Verstärkung als Funktion des Eingangssignalpegels ändert. In einem Fernseh-
empfänger beispielsweise können einerseits schwache und rauschbehaftete Signale und andererseits starke und relativ
rauschfreie Signale auftreten. Das Verstärkungssteuersystem nach Fig. 2 kann so betrieben werden, daß
es für jeä.e dieser beiden Signalbedingungen die zweckmäßigste
Übertragungskennlinie bringt. Wenn die im Fernsehempfänger enthaltene Schaltung 80 zur automatischen
Verstärkungsregelung beispielsweise den Empfang relativ schwacher Signale fühlt, erzeugt sie ein Steuersignal,
welches den Außerbereichsdaten-Generator 64 veranlaßt, ein Signal entsprechend einem mittleren Signalpegel zu
erzeugen. In den Außerbereichsdaten-Puffer 60 wird dann
ein dem mittleren Signalpegel entsprechender Wert eingegeben. Wenn der mittlere Signalpegel gleich n/4 ist, dann
ist im Falle eines Verstärkungsfaktors von 2 der im Puffer 60 gespeicherte mittlere Ausgangssignalpegel gleich
n/2. Die Übertragungskennlinie des RAM-Speichers entspricht dann den Linien 160 und 162 der graphischen Darstellung
in Fig. 8, wobei der Außerbereichsdatenwert auf
n/2 eingestellt ist. Das Eingangssignal 170 wird dann so reproduziert, wie es die Ausgangssignalkurve 172 in Fig.
8 zeigt. Wenn ein Rauschimpuls 174 im Eingangssignal 170
erscheint, dann bekommt das Ausgangssignal an dieser Stelle den Wert n/2, so daß der Rauschimpuls auf den
mittleren Signalpegel geklemmt wird, wie es bei 176 in der Ausgangssignalkurve 172 dargestellt ist.
Fühlt hingegen die Schaltung 80 zur automatischen Verstärkungsregelung
im Fernsehempfänger den Empfang starker
Eingangssignale, dann wird in den Außerbereichsdaten-Puffer der maximale Signalwert η eingegeben, der vom Generator
64 aufgrund des AVR-ßteuersignals erzeugt wird. Der RAM-Speicher 20 wird dann so beladen, daß sich für
einen Verstärkungsfaktor von 2 eine Übertragungskennlinie entsprechend den Linien 160 und 164 in Fig. 8 ergibt, wo-'
bei die Linie 164 den maximalen Signalwert η darstellt. Wenn ein starkes Eingangssignal 180 den Dynamikbereich
des Systems überschreitet, dann werden die Signalspitzen
abgeschnitten, wie es die Ausgangssignalkurve 182 zeigt, so daß das verarbeitete Signal nur eine geringe Verzerrung
erfährt. Natürlich kann es auch zweckmäßig sein, bei Empfang sehr starker Eingangssignale den Verstärkungsfaktor
des Systems zu vermindern.
iAD ORiGfNAL
Claims (14)
1. Anordnung zum Steuern der Verstärkung digitalisierter
Eingangssignale, gekennzeichnet·durch:
Eingangssignale, gekennzeichnet·durch:
einen Digitalspeicher (20) mit direktem Zugriff;
einen Adressengenerator (12, 16, 22) zum Erzeugen
einer Folge digitaler Adressenwerte für den Digitalspeicher mit einer ersten Folgefrequenz;
einen Adressengenerator (12, 16, 22) zum Erzeugen
einer Folge digitaler Adressenwerte für den Digitalspeicher mit einer ersten Folgefrequenz;
einen Datengenerator (14-, 18) zum Erzeugen einer-Folge
digitaler Datenwerte für den Digitalspeicher mit einer zweiten Folgefrequenz, die zur ersten Folgefrequenz
in einer Beziehung steht, welche eine Funktion eines gewünschten Verstärkungsfaktors ist;
eine Steuereinrichtung (4-0, 4-2) zum Einspeichern einzelner
Exemplare der digitalen Datenwerte in den Digitalspeicher
bei Erzeugung verschiedener Exemplare der
digitalen Adressenwerte.
digitalen Adressenwerte.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet,
— 2 —
BAD ORIGiNAL
daß der Adressengenerator (12, 16, 22) eine Quelle
(12) erster Taktsignale und einen Adressenzähler (16) enthält, der auf die ersten Taktsignale anspricht, um
digitale Adressenwörter während eines Schreibbetriebs zu erzeugen;
daß der Daten generator (14-, 18) eine Quelle (14)
zweiter Taktsignale und einen Datenzähler (18) enthält,
der auf die zweiten Taktsignale anspricht, um digitale Eingangsdatenwörter während des Schreibbetriebs zu erzeugen;
daß eine Einstelleinrichtung (10) vorgesehen ist, um das Verhältnis der Frequenzen der ersten und der zweiten
Taktsignale zueinander einzustellen;
daß der Digitalspeicher (20) folgendes enthält: eine
Vielzahl von Speicherplätzen, die durch Anlegen der digitalen Adressenwörter an einen Adressen eingang
adressierbar sind; einen Dateneingang zum Empfang der in adressierte Speicherplätze einzuspeichernden digitalen
Eingangsdatenwörter während des Schreibbetriebs; einen Datenausgang zur Lieferung von in adressierten
Speicherplätzen gespeicherten Datenwörtern abhängig vom
Anlegen zu verstärkender digitaler Signale an den Adresseneingang während eines Auslesebetriebs.
3· Anordnung nach Anspruch 2, dadurch gekennzeichnet,
daß die Quelle (12) erster Taktsignale einen ersten Zähler (12) aufweist, der einen Dateneingang und einen
mit dem Adressenzähler (16) gekoppelten Ausgang hat;
daß die Quelle zweiter Taktsignale einen zweiten Zähler (14) aufweist, der einen Dateneingang und einen
mit dem Datenzähler (18) gekoppelten Ausgang hat;
daß die Einstelleinrichtung (10) eine Quelle für Einstellwörter N und M ist, die mit den Dateneingängen
des ersten und des zweiten Zählers gekoppelt ist.
4·. Anordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet,
BAD ORIGINAL
daß der Digitalspeicher (20) eine auf die ersten Taktsignale ansprechende Einrichtung enthält, um während des
Schreibbetriebs die digitalen Eingangsdatenwörter in von den digitalen Adressen Wörtern adressierte Speicherplätze
einzuspeichern.
5. Anordnung nach Anspruch 4·, dadurch gekennzeichnet,
daß die Quelle erster Taktsignale eine N-Eingabeeinrichtung
enthält, die auf die ersten Taktsignale anspricht, um das Einstellwort N in den ersten Zähler
einzugeben;
daß die Quelle zweiter Taktsignale (12) eine M-Eingabeeinrichtung
enthält, die auf die zweiten Taktsignale anspricht, um das Einstellwort M in den zweiten
Zähler einzugeben.
6. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß
die Steuereinrichtung (4-0, 42) bei Erzeugung eines neuen
Adressenwortes durch den Adressenzähler (16) anspricht, um die digitalen Eingangsdatenwörter während
des Schreibbetriebs in den Digitalspeicher (20) an Speicherplätzen einzuspeichern, die durch die Adressenwörter
adressiert werden.
7· Anordnung nach Anspruch 1, dadurch gekennzeichnet,
daß der Digitalspeicher (20) einen Adresseneingang,
einen Dateneingang und einen Ausgang hat und wahlweise in einem Auslesebetrieb oder einem Schreibbetrieb
betreibbar ist;
äaß äer Adressengenerator folgendes aufweist: eine
Quelle do) für erste Einstellsignale (N); einen ersten Zähler (12), der auf die ersten Einstellsignale
anspricht, um bis zu einer vorbestimmten Grenze relativ zum Wert des ersten Einstellsignals zu zählen, und
der an einem Ausgang ein Adressen-Erhöhungssignal liefert,
wenn die vorbestimmte Grenze erreicht ist; einen Adressenzähler (16), der einen auf das Adressen-
,, . BAD ORIGINAL
Erhöhungssignal ansprechenden Eingang hat, tun einen gespeicherten Adressenwert zu erhöhen, und der einen
mit den Adresseneingängen des Digitalspeichers (20) gekoppelten Ausgang hat;
daß der Datengenerator folgendes aufweist: eine
Quelle (10) für zweite Einstellsignale (M), einen zweiten Zähler (14), der auf die zweiten Einstellsignale
anspricht, um bis zu einer vorbestimmten Grenze relativ zum Wert des zweiten Einstellsignals zu zählen,
und der an einem Ausgang ein Daten-Erhöhungssignal liefert, wenn die vorbestimmte Grenze erreicht
ist; einen Datenzähler (18), der einen auf das Daten-Erhöhungssignal ansprechenden Eingang hat, um einen
gespeicherten Datenwert zu erhöhen, und der einen mit dem Daten eingang des Digitalspeichers gekoppelten Ausgang
hat;
daß die Steuereinrichtung (40, 42) auf die Erhöhung der Adresse anspricht, um während des Schreibbetriebs
des Digitalspeichers den Zählwert des Datenzählers in den Digitalspeicher an einem Speicherplatz einzuspeichern,
der durch den Zählwert des Adressenzählers adressiert ist.
8. Anordnung nach Anspruch 7, dadurch gekennzeichnet,
daß der erste Zähler (12) ferner einen Eingabe-Befehlseingang hat, der auf das Adressen-Erhöhungssignal
anspricht, um das erste Einstellsignal (N) in den ersten Zähler einzugeben;
daß der zweite Zähler (14) einen Eingabe-Befehlseingang
hat, der auf das Daten-Erhöhungssignal anspricht,
um das zweite Steuersignal (M) in den zweiten Zähler einzugeben.
9. Anordnung nach Anspruch 8, dadurch gekennzeichnet,
daß eine Quelle für Taktsignale (TAKT) vorgesehen ist und daß der erste und der zweite Zähler (12, 14) durch
diese Taktsignale weitergeschaltet wird, wenn der Di-
.- 5 -gitalspeicher (20) im Schreibbetrieb ist.
10. Anordnung nach Anspruch 9» dadurch gekennzeichnet, daß
mit dem Adressenzähler (16) eine Einrichtung (32) gekoppelt
ist, die auf den Zählwert des Adressenzählers anspricht, um den Adressenzähler und den Datenzähler
(18) zurückzustellen, wenn der Adressenzähler einen
vorbestimmten Zählwert erreicht hat.
~q 11. Anordnung nach Anspruch 10, dadurch gekennzeichnet,
daß eine Quelle für zu verstärkende digitale Eingangssignale und eine Einrichtung (22) vorgesehen ist, um
die digitalen Eingangssignale während des Auslesebetriebs des Digitalspeichers an den Adresseneingang
des Digitalspeichers zu legen, so daß die am Ausgang des Digitalspeichers gelieferten Signale zu den digitalen
Eingangs signal en in einer Relation entsprechend einem Verstärkungsfaktor stehen, der eine Punktion
der Werte des zweiten und des ersten Einstellsignals (M und N) ist.
12. Anordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die. Steuereinrichtung (40, 42, 46) in eine erste Vielzahl von Speicherplätzen, deren Adressen Werten
des digitalen Eingangssignals innerhalb seines erwarteten
Dynamikbereichs entsprechen, Datenwerte einspeichert, die gleich sind den jeweiligen Adressenwerten
multipliziert mit einem Verstärkungsfaktor;
daß eine Einrichtung (60, 62, 64, 80) vorgesehen ist, welche in die übrigen Speicherplätze des Digitalspeichers
Werte einspeichert, die als Außerbereichswerte geliefert werden sollen, wenn das digitale Eingangssignal
seinen erwarteten Dynamikbereich überschreitet.
13. Anordnung nach Anspruch 12, dadurch gekennzeichnet,
daß die Einrichtung (60, 62, 64, 80) zur Einspeicherung der Außerbereichswerte eine Quelle (80) für
Außerbereichs-Steuersignale enthält, welche die Verstärkung
für digitale Eingangssignale darstellen, die außerhalb des erwarteten Bereichs digitaler Signalwerte
liegen;
daß eine auf die Außerbereichs-Steuersignale ansprechende Einrichtung (60, 62, 64) vorgesehen ist,
um in die erwähnten übrigen Speicherplätze digitale Datenwörter einzuspeichern, welche denjenigen Signalwerten
entsprechen, die am Ausgang für digitale Eingangssignale außerhalb des erwarteten Bereichs
geliefert werden sollen.
14. Anordnung nach Anspruch 13» dadurch gekennzeichnet,
daß die Quelle (80) der Außerbereichs-Steuersignale eine Schaltung zur automatischen Verstärkungsregelung
beim Fernsehen ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/336,170 US4464723A (en) | 1981-12-31 | 1981-12-31 | Digital gain control system |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3247778A1 true DE3247778A1 (de) | 1983-07-07 |
Family
ID=23314879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823247778 Withdrawn DE3247778A1 (de) | 1981-12-31 | 1982-12-23 | Anordnung zum steuern der verstaerkung digitalisierter signale |
Country Status (20)
Country | Link |
---|---|
US (1) | US4464723A (de) |
JP (1) | JPS58130680A (de) |
KR (1) | KR840003161A (de) |
AU (1) | AU559733B2 (de) |
BE (1) | BE895503A (de) |
CA (1) | CA1197575A (de) |
DD (1) | DD203802A5 (de) |
DE (1) | DE3247778A1 (de) |
DK (1) | DK580082A (de) |
ES (1) | ES8402485A1 (de) |
FI (1) | FI824445L (de) |
FR (1) | FR2519500B1 (de) |
GB (1) | GB2113029B (de) |
IT (1) | IT1153945B (de) |
NL (1) | NL8205051A (de) |
NZ (1) | NZ202885A (de) |
PL (1) | PL239877A1 (de) |
PT (1) | PT76029B (de) |
SE (1) | SE450185B (de) |
ZA (1) | ZA829581B (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4581725A (en) * | 1982-07-21 | 1986-04-08 | Mobil Oil Corporation | Method and system for gain selection |
US4517586A (en) * | 1982-11-23 | 1985-05-14 | Rca Corporation | Digital television receiver with analog-to-digital converter having time multiplexed gain |
US4495652A (en) * | 1983-02-28 | 1985-01-22 | General Electric Company | Control arrangement for radio apparatus |
GB8322440D0 (en) * | 1983-08-19 | 1983-09-21 | Gen Electric Co Plc | Frequency division multiplex transmission equipment |
JPS6146681A (ja) * | 1984-08-11 | 1986-03-06 | Matsushita Electric Ind Co Ltd | 映像信号の記録再生方法 |
FR2576472B1 (fr) * | 1985-01-22 | 1988-02-12 | Alcatel Thomson Faisceaux | Procede et dispositif de commande automatique de gain d'un recepteur en acces multiple a repartition temporelle |
US4747065A (en) * | 1985-10-11 | 1988-05-24 | International Business Machines Corporation | Automatic gain control in a digital signal processor |
US4785418A (en) * | 1986-08-29 | 1988-11-15 | International Business Machines Corporation | Proportional automatic gain control |
JPH0691481B2 (ja) * | 1987-08-18 | 1994-11-14 | 日本電気株式会社 | Agc回路 |
US5077602A (en) * | 1990-02-15 | 1991-12-31 | Eastman Kodak Company | Color difference compressor |
US5029162A (en) * | 1990-03-06 | 1991-07-02 | Confertech International | Automatic gain control using root-mean-square circuitry in a digital domain conference bridge for a telephone network |
US5125008A (en) * | 1990-03-09 | 1992-06-23 | Scientific-Atlanta, Inc. | Method and apparatus for autoranging, quadrature signal generation, digital phase reference, and calibration in a high speed rf measurement receiver |
GB9120004D0 (en) * | 1991-09-19 | 1991-11-06 | Ampy Automation Digilog | Improvements relating to the calibration of power meters |
US5259001A (en) * | 1991-12-17 | 1993-11-02 | Motorola, Inc. | ADPCM decoder with an integral digital receive gain and method therefor |
DE19805547C1 (de) * | 1998-02-11 | 1999-09-09 | Siemens Ag | Digitaler Empfänger mit automatischer Verstärkungsregelung |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3970954A (en) * | 1975-04-03 | 1976-07-20 | Bell Telephone Laboratories, Incorporated | Digital frequency multiplier |
JPS6048955B2 (ja) * | 1977-02-28 | 1985-10-30 | ソニー株式会社 | ホワイトバランス調整装置 |
US4213097A (en) * | 1978-10-19 | 1980-07-15 | Racal-Milgo, Inc. | Hybrid automatic gain control circuit |
US4270177A (en) * | 1979-06-20 | 1981-05-26 | Tokyo Shibaura Denki Kabushiki Kaisha | Digital amplitude control for digital audio signal |
GB2059203B (en) * | 1979-09-18 | 1984-02-29 | Victor Company Of Japan | Digital gain control |
US4356731A (en) * | 1980-11-03 | 1982-11-02 | General Electric Company | Method and means for generating time gain compensation control signal for use in ultrasonic scanner and the like |
US4412182A (en) * | 1981-03-09 | 1983-10-25 | Harris Corporation | Apparatus for controlling an operational characteristic of a controlled device in accordance with the position of a movable member |
US4396938A (en) * | 1981-07-23 | 1983-08-02 | Rca Corporation | Controlled ram signal processor |
-
1981
- 1981-12-31 US US06/336,170 patent/US4464723A/en not_active Expired - Fee Related
-
1982
- 1982-12-20 GB GB08236165A patent/GB2113029B/en not_active Expired
- 1982-12-21 CA CA000418170A patent/CA1197575A/en not_active Expired
- 1982-12-22 NZ NZ202885A patent/NZ202885A/en unknown
- 1982-12-23 DE DE19823247778 patent/DE3247778A1/de not_active Withdrawn
- 1982-12-23 SE SE8207380A patent/SE450185B/sv not_active IP Right Cessation
- 1982-12-23 PT PT76029A patent/PT76029B/pt unknown
- 1982-12-23 FI FI824445A patent/FI824445L/fi not_active Application Discontinuation
- 1982-12-24 ES ES518563A patent/ES8402485A1/es not_active Expired
- 1982-12-24 AU AU91857/82A patent/AU559733B2/en not_active Expired - Fee Related
- 1982-12-28 BE BE0/209825A patent/BE895503A/fr not_active IP Right Cessation
- 1982-12-28 JP JP57235151A patent/JPS58130680A/ja active Pending
- 1982-12-29 KR KR1019820005866A patent/KR840003161A/ko unknown
- 1982-12-29 IT IT25039/82A patent/IT1153945B/it active
- 1982-12-30 PL PL23987782A patent/PL239877A1/xx unknown
- 1982-12-30 NL NL8205051A patent/NL8205051A/nl not_active Application Discontinuation
- 1982-12-30 FR FR8222141A patent/FR2519500B1/fr not_active Expired
- 1982-12-30 DK DK580082A patent/DK580082A/da not_active Application Discontinuation
- 1982-12-30 DD DD82246798A patent/DD203802A5/de unknown
- 1982-12-30 ZA ZA829581A patent/ZA829581B/xx unknown
Also Published As
Publication number | Publication date |
---|---|
US4464723A (en) | 1984-08-07 |
DD203802A5 (de) | 1983-11-02 |
GB2113029A (en) | 1983-07-27 |
BE895503A (fr) | 1983-04-15 |
ES518563A0 (es) | 1984-01-16 |
IT1153945B (it) | 1987-01-21 |
CA1197575A (en) | 1985-12-03 |
KR840003161A (ko) | 1984-08-13 |
FR2519500A1 (fr) | 1983-07-08 |
FI824445A0 (fi) | 1982-12-23 |
DK580082A (da) | 1983-07-01 |
SE8207380L (sv) | 1983-07-01 |
NL8205051A (nl) | 1983-07-18 |
PT76029B (en) | 1986-05-21 |
FR2519500B1 (fr) | 1986-04-11 |
IT8225039A0 (it) | 1982-12-29 |
AU9185782A (en) | 1983-07-07 |
JPS58130680A (ja) | 1983-08-04 |
ZA829581B (en) | 1984-02-29 |
IT8225039A1 (it) | 1984-06-29 |
NZ202885A (en) | 1986-05-09 |
SE450185B (sv) | 1987-06-09 |
SE8207380D0 (sv) | 1982-12-23 |
ES8402485A1 (es) | 1984-01-16 |
GB2113029B (en) | 1985-12-24 |
PL239877A1 (en) | 1983-07-18 |
FI824445L (fi) | 1983-07-01 |
PT76029A (en) | 1983-01-01 |
AU559733B2 (en) | 1987-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3247778A1 (de) | Anordnung zum steuern der verstaerkung digitalisierter signale | |
AT398506B (de) | Signalverarbeitungsschaltung | |
DE3430850C2 (de) | ||
DE2653802C2 (de) | Fernsteuersystem | |
DE2655508C3 (de) | Analogfiltersysteme | |
DE4013474A1 (de) | Anordnung zur reduktion von rauschen in einem videosignal | |
DE2836512C2 (de) | Anordnung zum Vermindern des Störanteils in Videosignalen | |
EP1001527A2 (de) | Schaltungsanordnung zum Erzeugen eines Ausgangssignals | |
DE2752522C2 (de) | Abstimmbarer Tonsignaldetektor | |
EP0253215B1 (de) | Verfahren und Vorrichtung zur Verarbeitung von Impulsen eines Signals, das durch vorausgehende Uebertragung verzerrt ist | |
DE2926011A1 (de) | Digital geregelte pegeleinstellvorrichtung | |
DE2857329C1 (de) | Verfahren und Einrichtung zur Verringerung des Bedarfs der Zahl von uebertragenen Bits bei der UEbertragung von PCM-Information | |
EP0449370B1 (de) | Schaltungsanordnung zur Versteilerung von Signalflanken | |
EP0905954A2 (de) | Verfahren zum Aufzeichnen eines digitalisierten Audiosignals und Telefonanrufbeantworter | |
DE2146108A1 (de) | Synchrone Pufferanordnung | |
DE69006388T2 (de) | Digitaldatengenerator. | |
DE3326272C1 (de) | Verfahren und Schaltungsanordnung zur Verbesserung der Qualitaet eines Fernsehbildes | |
EP0790709A1 (de) | Verfahren und Vorrichtung zur Wandlung eines digitalen Audiosignales | |
DE3240175A1 (de) | Adaptives analog/digital-konvertersystem | |
DE2654927A1 (de) | Schaltungsanordnung zur abtastung einseitig verzerrter fernschreibzeichen | |
EP0118920A2 (de) | Automatische Fernsprechanlage mit Freisprechbetrieb | |
DE3346678C2 (de) | ||
DE69217831T2 (de) | Sendereingangsstufe mit adaptiver Frequenzhubsteuerung | |
DE2619712A1 (de) | Schaltungsanordnung zum automatischen abgleich eines zweidraht-vollduplex- datenuebertragungssystems | |
DE961037C (de) | Elektronischer Speicher aus monostabilen Multivibratoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |