DE2926011A1

DE2926011A1 - Digital geregelte pegeleinstellvorrichtung

Info

Publication number: DE2926011A1
Application number: DE19792926011
Authority: DE
Inventors: Kenjiro Endoh; Yoshiyuki Ishizawa; Koji Iwasaki; Masanori Tanaka
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1979-06-27
Filing date: 1979-06-27
Publication date: 1981-01-15
Also published as: DE2926011C2

Description

Digital geregelte Pegeleinstellvorrichtung
Die Erfindung betrifft eine digital geregelte Pegeleinstellvorrichtung für die Amplitudenpegeleinstellung eines digital umgesetzten Audio- bzw. Toninformationssignals o.dgl., das nach einem Pulskodemodulations-Verfahren (Pa4) o.dgl.
geliefert wird.
In jüngster Zeit hat ein sog. PCM-Aufzeichnungssystem wegen des dabei beträchtlich verbesserten Stör- oder Rauschabstands besondere Aufmerksamkeit auf sich gezogen. Bei diesem System wird eine Audio- bzw. Toninformation in ein Digitalsignal umgewandelt und dann in Form einer Digitalinformation auf einem Magnetband aufgezeichnet. Bei diesem PCM-Aufzeichnungssystem wird auch der Amplitudenpegel des Toninformationssignals auf digitale Weise eingestellt. Gemäß Fig. 1, die eine bisherige digital geregelte Pgeleinstellvorrichtung zeigt, wird ein analoges Informationssignal, dessen Amplitudenpegel eingestellt werden soll, durch einen Analog/Digital-bzw. A/D-Wandler 1 in eine digitale Information umgewandelt.
Das digitale Informationssignal wird einer Digital-Multiplizierschaltung 2 eingegeben, in welcher es mit einem digitalen Regelwert (control value) von einem A/D-Wandler 3 multipliziert wird, wodurch die Pegeleinstellung erfolgt. Der Eingang des A/D-Wandlers 3 ist an den Schleifer (Abgriff) eines nicht-linearen (log.-linearen) Potentiometers 4 angeschlossen, das über eine Gleichspannungs-Stromquelle 5 geschaltet und dessen Ausgangsspannungslogarithmus der Schleiferstellung proportional ist.
Wenn der Dynamikbereich des an den A/D-Wandler 1 angelegten analogen Informationssignals 96 dB beträgt, benötigt das digitale Informationssignal mindestens 16 Bits. Um diese höchst genaue Pegeleinstellung des Digitalsignals zu erreichen, sind auch etwa 16 Bits für die digitale Regelgröße vom A/D-Wandler 3 erforderlich. Ein A/D-Wandler für die Verarbeitung einer so großen Zahl, wie 16 Bits, ist im allgemeinen sehr teuer, wodurch sich die Pegeleinstellvorrichtung mit einem A/D-Wandler 3 zur Lieferung der digitalen Regelgrößen entsprechend verteuern würde. Für die Verwendung bei einem Mehrkanal-Mischpult eines Aufnahmestudios erhöht sich die Zahl der Pegeleinstellvorrichtungen entsprechend, so daß außerordentlich hohe Kosten entstehen.
Bei der beschriebenen Pegelein stellvorrichtung wird das logarithmisch-lineare Potentiometer oder Dämpfungsglied für die Pegeleinstellung entsprechend dem menschlichen Gehör benutzt, wobei die Ausgangs spannung des Potentiometers 4 durch den linearen A/D-Wandler 3 in eine digitale Regelgröße umgewandelt wird. Da die Ausgangsspannung des Potentiometers in bezug auf die Verschiebung des Schleifers nicht-linear variiert, ist die Quantisierungsschrittgröße der Schleiferverschiebung, durch welche das niedrigstwertige Bit (LSB) des Ausgangssignals des A/D-Wandlers verändert wird, über den gesamten Verschiebungsbereich des Schleifers nicht gleichmäßig. Im Niedrigdämpfungsbereich erfolgt daher die Pegeleinstellung in Abhängigkeit von so winzigen Schritt- oder Stufengrößen, die vom Ohr nicht mehr erfaßbar sind. Diese mit hoher Redunanz verbundene Pegeleinstellung kann als unwirtschaftlich bezeichnet werden.
Aufgabe der Erfindung ist damit die Schaffung einer wirtschaftlichen, digital geregelten Pegeleinstellvorrichtung, mit welcher eine Pegeleinstellung mit niedriger Redunanz durchführbar ist.
Diese Pegeleinstellvorrichtung soll dabei einen einfachen Aufbau besitzen und dennoch eine Pegeleinstellung oder -regelung mit hoher Genauigkeit und hoher Stabilität gewährleisten.
Diese Aufgabe wird durch die in den beigefügten Patentansprüchen gekennzeichneten Merkmale gelöst.
Mit der Erfindung wird eine digital geregelte Pegeleinstellvorrichtung geschaffen, bestehend aus einer ein verarbeitbares Digitalsignal liefernden Einrichtung, deren Digitalsignal praktisch linear auf eine Stellgröße bezogen ist, einer Speichereinrichtung zur Speicherung einer Reihe von digitalen Regelgrößen mit vorbestimmten Anderungskennlinien in den Speicherplätzen und zur Abnahme des Digitalsignals als Adressensignal, von der Digitalsignal-Generatoreinrichtung zum Auslesen der gespeicherten digitalen Regelgröße aus einem der durch das Adressensignal bezeichneten Speicherplätze, und einer Digital-Multipliziereinrichtung zum Multiplizieren eines pegelmäßig einzustellenden Digital-Einganssignals mit der digitalen Regelgröße von der Speichereinrichtung.
Zur Gewährleistung einer Pegelregelung mit hoher Genauigkeit sollten das digitale Informationssignal und die Pegelregelgröße vorzugsweise dieselbe Bitzahl besitzen.
Die Bitzahl des digitalen Regelsignals für den Speicherzugriff kann andererseits kleiner sein als diejenige des digitalen Informationssignals, weil der menschliche Unterscheidungs-Schwellenwert (limen) für Lautstärkenänderungen etwa 0,25 dB beträgt. Die das digitale Regelsignal liefernde Einrichtung kann aus einem kostensparenden linearen Potentiometer oder Dämpfungsglied und einem kostensparenden, mit niedriger Bitzahl arbeitenden A/D-Wandler zur Umwandlung der Ausgangs spannung des Potentiometers in ein digitales Regelsignal gebildet sein.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten Zeichnungen näher erläutert. Es zeigen: Fig. 1 ein Blockschaltbild einer bisherigen digital geregelten Pegeleinstellvorrichtung, Fig. 2 ein Blockschaltbild einer digital geregelten Pegeleinstellvorrichtung gemäß der Erfindung, Fig. 3 und 4 bevorzugte Anordnungen der Adressenbezeichnervorrichtung nach Fig. 2, Fig. 5 eine graphische Darstellung der Arbeitsweise der Anordnung nach Fig. 3 und 4, Fig. 6 und 7 Blockschaltbilder abgewandelter Ausführungsformen der Anordnungen nach Fig. 3 bzw. 4, Fig. 8 ein Blockschaltbild einer weiteren Abwandlung der Adressenbezeichnervorrichtung, Fig. 9 ein Blockschaltbild des Aufbaus eines Mischpults zur Veranschaulichung einer Anwendungsmöglichkeit der erfindungsgemäßen Pegeleinstellvorrichtung, und Fig. 10 ein Blockschaltbild einer erfindungsgemäß ausgebildeten digitalen Pan-pot-Schaltung.
In der folgenden Beschreibung einer Ausführungsform der Erfindung wird ein digital umgesetztes (digitized) Informationssignal als Beispiel für ein digitales Informationssignal, dessen Pegel eingestellt werden soll, zugrundegelegt. Weiterhin sei dabei angenommen, daß das Toninformationssignal, dessen Amplitudenpegel eingestellt werden soil, - wie erwähnt - einen Dynamikbereich von 96 dB besitzt und in einen Kode von 16 Bits digital umgesetzt wird.
Weiterhin soll dabei das digital umgesetzte Toninformationssignal mittels eines Potentiometers oder Dämpfungsglieds einer Pegeleinstellung in konstanten Schritten von 0,25 dB in einem Dämpfungsbereich von 0 dB bis -65 dB und in denselben Quantisierungsschritten wie das Toninformationssignal im Dämpfungsbereich von -65 dB bis -oo dB unterworfen werden. Diese Voraussetzungen beruhen auf folgenden Gründen: Wenn nämlich ein Toninformationssignal in einen 16-Bit-Kode digital umgesetzt wird, beträgt die Pegelauflösung des Toninformationssignals 0,244 dB bei -65,204 dB, so daß die Pegelauflösung im Bereich von 0 dB bis -65,204 dB kleiner ist als 0,25 dB. In diesem Bereich ist also eine Pegeleinstellung in Schritten oder Stufen von etwa 0,25 dB möglich. Da die Pegelauflösung des Toninformationssignals unter dem Dämpfungspegel von -65,204 dB größer wird als 0,25 dB, muß sein Pegel entsprechend seiner Pegelauflösung geregelt werden. Hierbei erfolgt im praktischen Dämpfungsbereich von 0 dB bis etwa -65 dB die logarithmisch-lineare Pegeleinstellung in Schritten von 0,25 dB, während im Bereich von -65 dB bis -oo dB die logarithmisch-nichtlineare Pegeleinstellung erfolgt.
In diesem Fall beträgt die Zahl der Schritte im Pegeleinsteller insgesamt 297, d.h. 260 im Dämpfungsbereich von 0 dB bis -65 dB und 37 im Dämpfungsbereich von -65 dB bis -oo dB. Infolgedessen ist eine 9-Bit-Information für die Identifizierung jedes Schritts nötig. Der Pegelunterschied von 0,25 dB ist bei einer Lautstärke mit einem Schallempfindungspegel von unter 80 dB kaum wahrnehmbar. Aus diesem Grund kann die Pegeleinstellung in Schritten von 0,25 dB im Bereich von 0 dB bis -65 dB als kontinuierlich betrachtet werden. Da im Dämpfungsbereich von -65 dB bis so dB die Lautstärke verringert ist, ist der Unterscheidungs-Schwellenwert für Anderungen der Lautstärke groß, so daß der einzelne Pegeleinstellschritt bei einem Schallempfindungspegel von z.B. 20 dB etwa 1,3 dB groß sein kann.
Fig. 2, welche die grundsätzliche Anordnung der erfindungsgemäßen Anordnung zeigt, veranschaulicht ein lineares Potentiometer 11, über welches eine Spannung +V mittels einer stabilisierten Gleichspannung-Stromquelle angelegt wird. Die Schleifer-Ausgangsspannung des Potentiometers 11 ist daher linear auf die Stellgröße bezogen, das heißt auf die Strecke der Linearverschiebung oder die Größe des Drehwinkels des Schleifers. Die Ausgangsspannung des Potentiometers 11 wird an einem eine Adressenbezeichnervorrichtung 13 bildenden Analog/Digital- bzw. A/D-Wandler angelegt und in diesem in ein Digitalsignal umgewandelt. Der A/D-Wandler 12 ist so ausgerichtet, daß das niedrigstwertige Bit seines Ausgangssignals veränderbar ist, wenn eine Anderung der Ausgangs spannung des Potentiometers entsprechend 0,25 dB im Dämpfungsbereich von 0 dB bis -65 dB nach den Abstufungen, welche die Schleiferstellungen des Potentiometers bzw. Dämpfungsglieds 1 darstellen, durchgeführt wird. Der A/D-Wandler 12 liefert ein 9-Bit-Ausgangssignal, welches 297 Schritten bzw. Stufen des Potentiometers 11 entspricht. Das digitale Ausgangssignal des A/D-Wandlers 12 wird als Adressensignal für einen Speicher 14 benutzt. Der Speicher 14, der z.B. aus einem Festwertspeicher bzw. ROM besteht, besitzt mindestens 297 Speicherplätze. Letztere speichern eine Logarithmustabelle gemäß 16-Bit-Pegel-Regelgrößen entsprechend den Unterteilungen bzw. Abstufungen des Dämpfungsglieds 11. Beispielsweise wird eine Regelgröße -0 dB (= 1,00000) in einem Speicherplatz mit der Adresse 0 gespeichert, während eine Regelgröße -0,25 dB (= 0,97163) in einem Speicherplatz mit der Adresse 1, eine Regelgröße -0,50 dB (= 0,94406) in einem Speicherplatz mit der Adresse 2, eine Regelgröße -25 dB (= 0,05634) in einem Speicherplatz mit der Adresse 100, eine Regelgröße -65 dB (= 0,00050) in einem Speicherplatz mit der Adresse 260 und eine Regelgröße -oo dB (= 0,00000) in einem Speicherplatz mit der Adresse 296 gespeichert werden. Diese Regelinformationsgrößen werden selktiv durch das 9-Bit-Adressensignal vom A/D-Wandler 12 entsprechend der Schleiferstellung des Potentiometers 11 ausgelesen. Das aus dem Speicher 14 ausgelesene Regelinformationssignal mit 16-Bit-Pegeln wird in einer digitalen Multiplizierschaltung 15 mit der digitalen 16-Bit-Toninformation multipliziert, und der Pegel der Toninformation wird um den am Dämpfungsglied bzw. Potentiometer 11 eingestellten Dämpfungsgrad gedämpft.
Erfindungsgemäß kann also die Verwendung eines kostenaufwendigen logarithmisch-linearen Dämpfungsglieds vermieden werden, und es kann vielmehr ein kostensparender, mit niedriger Bitzahl arbeitender A/D-Wandler für die Verarbeitung der Pegelregelinformation verwendet werden, so daß eine wirtschaftliche digital geregelte Pegeleinstellvorrichtung erhalten wird. Infolge der Verwendung des linearen Potentiometers kann außerdem eine unnötige Feinpegeleinstellung im niedrigen Dämpfungsbereich vermieden werden, wodurch die Redundanz der Pegeleinstellung reduziert wird.
Üblicherweise wurde bisher für analoge Tonsignale ein Dämpfungsglied mit 50 Schritten bzw. Stufen verwendet.
Zur Realisierung der 50-Schritt-Dämpfung auf digitalem Wege kann der A/D-Wandler 12 eine Anzahl von sechs Ausgangsbits besitzen, so daß ein billigerer A/D-Wandler 12 verwendet werden kann.
Die Vorrichtung kann so ausgelegt sein, daß logarithmiscnlineare und logarithmisch-nichtlineare Pegeleinstellungen in Dämpfungsbereichen von 0 dB bis -40 dB bzw. von weniger als -40 dB bis -oo dB durchführbar sind. Dies bedeutet, daß die Zahl der Pegeleinstellschritte und der Speicherplätze verkleinert werden kann, indem die logarithmischlineare Pegeleinstellung nur in dem hauptsächlich benutzten Dämpfungsbereich vorgenommen wird.
Zur Durchführung der beschriebenen Pegeleinstellung ist es wünschenswert, daß das Ausgangssignal des A/D-Wandlers 12, d.h. die Adressenbezeichnungsinformation für den Speicher 14, gegenüber Störsignalen, die an den Eingang des A/D-Wandlers 12 gelangen können, stabil bzw.
immun ist. Im folgenden ist nunmehr eine diesem Erfordernis genügende Adressenbezeichnervorrichtung erläutert.
Gemäß Fig. 3 wird eine analoge Eingangsspannung xi vom Potentiometer 11 an den A/D-Wandler 12 angelegt, der auf noch näher zu erläuternde Weise ein Adressensignal für den Speicher 14 in Abhängigkeit von der Aufprägung eines Befehlssignals liefert. Dieses Adressensignal wird einem Digital/Analog- bzw. D/A-Wandler 21 eingegeben, der ein Analogsignal X entsprechend einem digitalen Eingangssignal erzeugt. Das Analogsignal X wird einer Pegelschiebeschaltung 22 eingespeist, die zwei verschiedene Ausgangsspannungen X+ und X- liefert. Die beiden Ausgangsspannungen X+ und X- bestimmen sich durch X+ = X + bzw. X- = X - tX. Beispielsweise ist X die Quantisierungsschrittgröße des A/D-Wandlers 12, die sich durch XFS/2 ausdrücken läßt, worin XFS den höchst zulässigen Eingangsspannungsbereich des Wandlers 12 und N die Zahl der Ausgangsbits bedeuten. Die beiden Ausgangsspannungen X+ und X- werden einem geeigneten Komparator 23, etwa einem Fenster- bzw. Ausblendkomparator (window comparator), eingegeben, in welchem sie mit der Eingangsspannung xi des A/D-Wandlers 12 verglichen werden. Der Ausgangszustand des Komparators 23 variiert in Abhängigkeit von seinem Eingangszustand, der sich zwischen einem ersten Zustand X- < xi < X+ und einem zweiten Eingangszustand xi<X-oder X+ < xi ändert. Wenn der Eingangszustand vom ersten auf den zweiten Zustand übergeht, liefert der Komparator (Kreis) 23 ein Befehlssignal, durch welches die Eingangsspannung xi des A/D-Wandlers 12 in ein Digitalsignal umgesetzt wird. Der A/D-Wandler 12 führt somit bei jedesmaliger Anlegung des Befehlssignals eine Analog/Digital-Umwandlung durch, und er behält das vorher umgesetzte Digitalsignal bei, bis ein nachfolgendes Befehlssignal angelegt wird.
Bei der Ausführungsform gemäß Fig. 4 wird die analoge Eingangsspannung xi an eine Abtast- und Halteschaltung 24 sowie den A/D-Wandler 12 angelegt, die beide auf das Befehlssignal vom Komparator 23 anstreben. Die Ausgangsspannung der Abtast- und Halte schaltung 24 wird einer Pegelschiebeschaltung 22 zugeliefert.
Wenn bei den Ausführungsformen nach Fig. 3 und 4 die Digitalumwandlung des Eingangssignals xi bei einem Quantisierungspegel xj (vgl. Fig. 5) durchgeführt wird, wird der Komparator 23 mit dem Eingangssignal xi gespeist, während er bei einem oberen Quantisierungspegel xj+1 mit der ersten Ausgangs spannung X+ und bei einem unteren Quantisierungspegel xj-1 mit der zweiten Ausgangsspannung X- gespeist wird. Selbst wenn die analoge Eingangsspannung xi vom Potentiometer 11 eine Änderung der Störsignale in einem Bereich von +-dx erfährt, liefert der Komparator 23 infolgedessen kein Befehlssignal, mit dem Ergebnis, daß sich das digitale Ausgangssignal des A/D-Wandlers 12 nicht ändert. Gemäß Fig. 5 wird das Befehlssignal bei jeder Änderung des analogen Eingangssignals über ßX hinaus abgegeben, und das niedrigstwertige Bit des Ausgangssignals ändert sich infolge der Digitalumwandlung.
Fig. 6 zeigt eine Abwandlung der Ausführungsform nach Fig. 3, bei welcher die Abtast- und Halte schaltung 24 an den Eingang des A/D-Wandlers 12 angeschlossen und eine Takt- bzw.
Zeitgeberschaltung 25 vorgesehen ist, welche Befehls- und Abtastsignale zum A/D-Wandler 12 bzw. zur Schaltung 24 in Abhängigkeit vom Ausgangszustand entsprechend der Eingangszustandsänderung des Komparatorkreises 23 liefert.
Fig. 7 veranschaulicht eine Abwandlung der Ausführungsform gemäß Fig. 4, bei welcher die Abtast- und Halteschaltung 24 an der Eingangsseite des A/D-Wandlers 12 angeordnet ist und ein abgetastetes (sampled) Analogsignal zum A/D-Wandler 12 und zur Pegelschiebeschaltung 22 liefert; weiterhin ist dabei eine Takt- bzw. Zeitgeberschaltung 25 vorgesehen, welche Befehls- und Abtastsignale zum A/D-Wandler 12 bzw. zur Schaltung 24 in Abhängigkeit vom Ausgangs zustand entsprechend der Eingangszustandsänderung des Komparatorkreises 23 liefert.
Die Zeitgeberschaltung 25 gemäß Fig. 6 und 7 läßt die Abtast- und Halte schaltung 24 vor der Umwandlungs- oder Umsetzoperation des A/D-Wandlers 12 arbeiten, wodurch ein neu abgetastetes oder abgegriffenes analoges Eingangssignal einer Digitalumsetzung unterworfen wird. Als Abtast-und Halte schaltung sowie als Zeitgeberschaltung können die normalerweise im A/D-Wandler vorhandenen Schaltkreise benutzt werden.
Zur Erzeugung der Befehlssignale kann ein selbststabilisierender Oszillator 26 (self-oscillator) vorgesehen werden, der gemäß Fig. 8 im Ausgangszustand entsprechend dem zweiten Eingangszustand des Komparators 23 aktiviert wird.
Mit dieser Anordnung kann ein auf der mittels des Potentiometers 11 eingestellten Dämpfung beruhendes Digitalsignal in vergleichsweise kurzer Zeit erhalten werden, auch wenn der Schleifer des Potentiometers 11 über eine lange Strecke bewegt wird, d.h. wenn die Eingangsspannung xi beim Einschalten des Netzstroms oder bei einer plötzlichen großen Änderung der Ausgangsspannung des Potentiometers 11 den Bereich von X- bis X+ verläßt. Wahlweise kann das Befehlssignal über ein UND-Glied 27 abgenommen werden, das im Ausgangs zustand entsprechend dem zweiten Eingangs zustand des Komparators 23 aktiviert bzw. durchgeschaltet wird.
Bei den Anordnungen nach Fig. 3 bis 8 besitzt der A/D-Wandler einen Unerfindlichkeitsbereich von + ax, so daß sich das Ausgangssignal des A/D-Wandlers nicht ändert, wenn die Änderung des Eingangssignals xi innerhalb dieses Unempfindlichkeits- bzw. Totbereichs auftritt. Hierdurch wird eine stabile Analog/Digital-Umwandlung gewährleistet, die nicht durch Änderungen des Pegels des Eingangssignals xi beeinflußt wird, welche von einer Änderung der Netz- bzw.
Speisespannung, einer Temperaturabweichung der verwendeten Bauteile und von induzierten Störsignalen herrührt.
Dieses Merkmal ist von besonderer Bedeutung für die stabile Regelung eines Signals mit hoher Bitzahl durch ein Signal mit kleiner Bitzahl, wie bei der Erfindung. Obgleich bei den beschriebenen Ausführungsformen die den Unempfindlichkeitsbereich bestimmende Größe flx gleich der Quantislerungsgröße eingestellt wird, kann die optimale Größe von dx in Abhängigkeit von der erforderlichen Genauigkeit der Pegeleinstellung und dem Ausmaß der Änderung der Amplitude des Eingangssignals xi aufgrund von Störsignalen bestimmt werden.
Im folgenden ist anhand von Fig. 9 eine in der Praxis angewandte Ausführungsform der erfindungsgemäßen Pegeleinstellvorrichtung anhand des Beispiels eines Mischpults zum Mischen von Mehrkanalsignalen zu Zweikanalsignalen beschrieben. Digitale Audio- bzw. Tonsignale auf mehreren Kanälen werden an entsprechende digitale Multiplizierschaltungen 31a bis 31n angelegt. Letzteren sind Verriegelungsschaltungen 32a bis 32n zugeordnet, welche eine Verriegelungsfunktion erfüllen und digitale Pegelregelinformationen von einem Speicher 34 an ihre zugeordneten Multiplizierschaltungen anlegen. Bezüglich des Pegels geregelte Digitalsignale von den Digitalmultiplizierschaltungen 31a bis 31n werden einer Digitalsignal-Verarbeitungsschaltung 33 eingespeist, die aus einem Ausgangswähler für die Verteilung der Mehrkanalsignale auf zwei Kanäle, Digitalfiltern, Digitaladdierwerken und digitalen Pan-pot-Schaltungen gebildet ist.
Die Verriegelungsschaltungen 32a bis 32n werden auf Zeitteilbasis durch die Ausgangssignale einer Dekodierschaltung 36 aktiviert, die auf eine Takt- bzw. Zeitgeberschaltung, 35 anspricht, so daß die Regelinformationen vom Speicher 34 fortlaufend verriegelt werden. Die Schaltung enthält lineare Dämpfungsglieder 38a bis 38n entsprechend der Zahl von Kanälen, wobei die jeweiligen Ausgänge dieser Dämpfungsglieder nach Maßgabe der Zeitgeberschaltung 35 an einen Multiplexer 39 angekuppelt werden. Der Multiplexer 39 liefert die in den Dämpfungsgliedern 38a bis 38n eingestellten Pegelregelinformationen auf Zeitteilbasis zu einer Adressenbezeichnervorrichtung 37, die - wie erwähnt - einen A/D-Wandler als Hauptbauteil enthält. Diese Vorrichtung 37 bezeichnet die Adressen der Speicherplätze des Speichers 34, in denen die digitalen Regelgrößen gespeichert sind, entsprechend der Pegelregelinformation vom Multiplexer 39.
Infolgedessen werden digitale Regelgrößen nacheinander aus den bezeichneten Speicherplätzen ausgelesen.
Bei der Anordnung gemäß Fig. 9 sind der Speicher 34 und die Adresenbezeichrvorrichtung 37 der Mehrkanalanordnung gemeinsam zugeordnet, was zur Vereinfachung des Aufbaus der Vorrichtung beiträgt. Wenn ein Multiplexer und ein Demultiplexer an der Mehrkanalanordnung angeordnet sind, kann eine einzige digitale Multiplizierschaltung auf Zeitteilbasis eingesetzt werden.
Die bei der Digitalsignal-Verarbeitungsschaltung 33 vorgesehene Pan-pot-Schaltung kann den Aufbau gemäß Fig. 10 besitzen. Eine bisherige digitale Pan-pot-Schaltung aus zwei gekoppelten (interlocking) Potentiometern mit Sinus-und Kosinu.,kurven-Kennlinie und zwei hochpräzisen A/D-Wandlern gemäß Fig. 1 ist sehr teuer. Erfindungsgemäß kann jedoch die digitale Pan-pot-Schaltung aus einem einzigen linearen Potentiometer und einem kostensparenden A/D-Wandler aufgebaut werden. Gemäß Fig. 10 wird nämlich das Potential des Schleifers eines Potentiometers 41 einer Adressenbezeichnervorrichtung 42 eingegeben, die aus einem A/D-Wandler besteht. Das Schleiferpotential wird durch diese.Adressenbezeichnervorrichtung 42 in eine Adresseninformation umgesetzt, die zwei Speichern 43a und 43b gemeinsam eingespeist wird. Die Speicher 43a und 43b speichern Regelinformationsgrößen mit Sinus- bzw. Kosinuskurven-Kennlinien. Speicherplätze der Speicher 43a und 43b mit derselben Adresse speichern Sinus- und Kosinuswerte bzw. -größen entsprechend der Stellgröße des Potentiometers 41. Die Regelinformationsgrößen von den Speichern 43a und 43b werden zu digitalen Multiplizierschaltungen 44a bzw. 44b übertragen, welche gemeinsam die digitale Toninformation empfangen. Aufgrund dieser Anordnung wird die der Multiplizierschaltung 44a zugeführte Toninformation einer Pegelregelung entsprechend einer Sinuskurve unterworfen, während die der Multiplizierschaltung 44b zugeführte Toninformation eine Pegelregelung nach der Kosinuskurve erfährt.
Obgleich die vorstehend beschriebenen Ausführungsformen der Erfindung so ausgebildet sind, daß sie ein digitales Regelsignal liefern, das praktisch linear auf die Stellgröße des Schleifers des linearen Potentiometers bezogen ist, und zwar mittels des Potentiometers und des A/D-Wandlers, kann bei Anwendung mechanischer Mehrfachkontakte oder optischer Verfahren ein digitales Regelsignal geliefert werden, welches beispielsweise der Arbeitsstellung etwa eines Schalterhebels entspricht. Dies bedeutet, daß das Digitalsignal unmittelbar und ohne Verwendung eines A/D-Wandlers erhalten werden kann.
Zusammenfassend wird mit der Erfindung also eine digital geregelte Pegeleinstellvorrichtung geschaffen, bei welcher die Ausgangsspannung eines über eine Gleichspannung-Stromquelle geschalteten linearen Potentiometers bzw. Dämpfungsglieds durch einen A/D-Wandler in ein digitales Regelsignal umgesetzt wird, wobei die Ausgangsspannung linear auf die Regelgröße des Schleifers des Potentiometers bezogen ist. Das digitale Regelsignal wird als Adressensignal einem Speicher eingegeben, welcher in seinen Speicherplätzen eine Reihe von digitalen Pegelregelgrößen mit gewünschten Änderungseigenschaften speichert, wobei aus einem zugegriffenen Speicherplatz eine Pegelregelgröße entsljrechend der mittels des Potentiometers eingestellten Dämpfung ausgelesen wird.
Weiterhin wird ein einer Pegelregelung zu unterwerfendes, digital umgesetztes Informationssignal mittels einer digitalen Multiplizierschaltung mit dem aus dem Speicher ausgelesenen Pegelregelwert multipliziert.
Leerseite

Claims

Patentansprüche Digital geregelte Pegeleinstellvorrichtung mit einer digitalen Pegelregel-Multipliziereinrichtung zum Multiplizieren eines einer Pegelregelung zu unterwerfenden digitalen Informationssignals mit einer digitalen Pegelregelgröße und einer ein verarbeitbares (manipulatable), digitales Regelsignal liefernden Generatoreinrichtung zur Erzeugung eines digitalen Regelsignals zur Eins tellung einer Pegelregelgröße in Abhängigkeit von einer Stellgröße, dadurch g e k e n n z e i c h n e t , daß die Digitalregelsignal-Generatoreinrichtung (11, 12, 13) so aufgebaut ist, daß sie ein linear auf die Stellgröße bezogenes digitales Regelsignal liefert, und daß ein Speicher (14) vorgesehen ist, der in seinen Speicherplätzen eine Reihe von Pegelregelgrößen mit vorbestimmten Änderungskennlinien speichert und der als Adressensignal das digitale Regelsignal von der genannten Signalgeneratoreinrichtung abnimmt, wobei ein Pegelregelsignal aus einem durch das Adressensignal des Speichers bezeichneten Speicherplatz auslesbar und der digitalen Multipliziereinrichtung (15) einspeisbar ist.
2. Vorrichtung nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß die Digitalsignal-Generatoreinrichtung ein über eine Gleichspannung-Stromquelle geschaltetes Potentiometer zur Abnahme eines Gleichspannungs-Ausgangssignals, das praktisch linear auf eine Stellgröße eines Schleifers des Potentiometers bezogen ist, und einen Analog/Digital- bzw. A/D-Wandler zur Umsetzung des Gleichspannung-Ausgangssignals des Potentiometers in ein Digitalsignal aufweist.
3. Vorrichtung nach Ansrpuch 2, dadurch g e k e n n -z e i c h n e t , daß die Digitalsignal-Generatoreinrichtung weiterhin einen Digital/Analog-Wandler zur Umsetzung des Digitalsignals des A/D-Wandlers in ein Analogsignal, eine Pegelschiebeschaltung, die zur Abnahme des Analogsignals des Digital/Analog- bzw. D/A-Wandlers zwecks Erzeugung eines ersten und eines zweiten Ausgangssignals geschaltet ist, die einen höheren bzw.

einen niedrigeren Pegel besitzen als das Ausgangs signal des D/A-Wandlers, und einen Komparatorkreis zum Vergleichen des Ausgangssignals des Potentiometers mit dem ersten und dem zweiten Ausgangssignal der Pegelschiebeschaltung aufweist, und daß der A/D-Wandler auf den Komparatorkreis anspricht, um eine Analog/Digital-Umwandlung des Ausgangssignals des Potentiometers vorzunehmen, wenn dieses Ausgangssignal höher als das erste Ausgangssignal der Pegelschiebeschaltung oder niedriger als ihr zweites Ausgangssignal wird.
4. Vorrichtung nach Anspruch 3, dadurch g e k e n n -z e i c h n e t , daß die Digitalsignal-Generatorschaltung weiterhin eine zwischen den A/D-Wandler und das Potentiometer geschaltete Abtast- und Halte schaltung aufweist.
5. Vorrichtung nach Anspruch 2, dadurch g e k e n n -z e i c h n e t , daß die Digitalsignal-Generatoreinrichtung weiterhin eine Abtast- und Halteschaltung, die zur Abnahme des Ausgangssignals vom Potentiometer geschaltet ist, eine Pegelschiebeschaltung, die zur Abnahme des Ausgangssignals der Abtast- und Halteschaltung zwecks Lieferung eines ersten und eines zweiten Ausgangssignals geschaltet ist, deren Pegel höher bzw. niedriger ist als das Ausgangssignal der Abtast- und Halteschaltung, und einen Komparatorkreis zum Vergleichen des Ausgangssignals des Potentiometers mit erstem und zweitem Ausgangs signal der Pegelschiebeschaltung aufweist, und daß die Abtast- und Halteschaltung und der A/D-Wandler auf den Komparator ansprechen, um eine Probe des Ausgangssignals des Potentiometers zu entnehmen und dieses umzusetzen, wenn dieses Ausgangssignal höher als das erste oder niedriger als das zweite Ausgangs signal der Pegelschiebeschaltung wird.
6. Vorrichtung nach Anspruch 5, dadurch g e k e n n -z e i c h n e t , daß das Ausgangssignal der Abtast-und Halteschaltung an den A/D-Wandler anlegbar ist.
7. Vorrichtung nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß die digitale Multipliziereinrichtung zwei digitale Multipliziereinheiten umfaßt, die gemeinsam das einer Pegelregelung zu unterwerfende Digitalsignal abnehmen, und daß der Speicher zwei Speichereinheiten aufweist, die gemeinsam das Digitalsignal von der Digitalsignal-Generatoreinrichtung abnehmen und die Pegelregelgrößen mit unterschiedlichen Änderungseigenschaften oder -kennlinien speichern.
8. Vorrichtung nach Anspruch 7, dadurch g e k e n n -z e i c h n e t , daß die erste Speichereinheit Pegelregelgrößen mit Sinuskurven-Kennlinie und die zweite Speichereinheit Pegelregelgrößen mit Kosinuskurven-Kennlinie speichert.
9. Vorrichtung ncch Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß die Zahl der Bits der Digitalsignal-Generatoreinrichtung kleiner ist als die Bitzahl des einer Pegelregelung zu unterwerfenden digitalen Eingangssignals.