FR2519500A1 - Systeme numerique de reglage de gain - Google Patents
Systeme numerique de reglage de gain Download PDFInfo
- Publication number
- FR2519500A1 FR2519500A1 FR8222141A FR8222141A FR2519500A1 FR 2519500 A1 FR2519500 A1 FR 2519500A1 FR 8222141 A FR8222141 A FR 8222141A FR 8222141 A FR8222141 A FR 8222141A FR 2519500 A1 FR2519500 A1 FR 2519500A1
- Authority
- FR
- France
- Prior art keywords
- counter
- digital
- address
- data
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 claims abstract description 7
- 230000008859 change Effects 0.000 claims description 15
- 230000004044 response Effects 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims 1
- 238000012546 transfer Methods 0.000 description 11
- 230000002238 attenuated effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000000658 coextraction Methods 0.000 description 1
- 239000003999 initiator Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3089—Control of digital or coded signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/008—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general of digital or coded signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/002—Control of digital or coded signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Complex Calculations (AREA)
- Television Receiver Circuits (AREA)
- Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
- Control Of Eletrric Generators (AREA)
Abstract
L'INVENTION CONCERNE UN SYSTEME DE REGLAGE NUMERIQUE DU GAIN. SELON L'INVENTION, LE SYSTEME UTILISE UNE MEMOIRE NUMERIQUE A ACCES ALEATOIRE 20 DEVANT CONTENIR LA FONCTION DU GAIN; DES MOYENS 12, 16, 22 SONT PREVUS POUR PRODUIRE UNE SEQUENCE NUMERIQUE D'ADRESSES A UNE PREMIERE FREQUENCE, ET DES MOYENS 14, 18 SONT PREVUS POUR PRODUIRE UNE SEQUENCE NUMERIQUE D'ADRESSES A UNE SECONDE FREQUENCE; LA SECONDE FREQUENCE SE RAPPORTE A LA PREMIERE EN FONCTION DU FACTEUR DE GAIN SOUHAITE; DES MOYENS 40, 42 SONT PREVUS POUR INTRODUIRE DES VALEURS NUMERIQUES DE DONNEES DANS LA MEMOIRE LORSQUE DES VALEURS DIFFERENTES D'ADRESSES SONT PRODUITES. L'INVENTION S'APPLIQUE NOTAMMENT A LA TELEVISION.
Description
La présente invention se rapporte au réglage du gain de signaux numériques
et, en particulier, à un système de réglage du gain variable pour un signal numérique utilisant
une mémoire numérique.
Dans des systèmes qui traitent des signaux numériques, comme des téléviseurs o le signal vidéo sur bande de base est rumériquement traité, il est fréquemment souhaitable d'amplifier ou d'atténuer le signal numérique en réponse à un réglage variable, par le spectateur Par exemple, le signal de chrominance dans un téléviseur peut être amplifié ou atténué en réponse à l'ajustementd'unkéglage de couleur pour permettre au spectateur d'ajuster la saturation de couleur De même, le signal de luminance peut être amplifié ou atténué en réponse à un réglage par le spectateur pour
changer le contraste de l'image.
Une technique pour amplifier ou atténuer un signal numé-
rique consiste à appliquer le signal numérique à l'entrée d'adresse d'une mémoire numérique La mémoire numérique est programmée avec un agencement de données o chaque emplacement d'adresse contient une valeur représentant une valeur du signal d'entrée multipliée par un facteur de gain La sortie de la mémoire est ainsi égale au signal d'entrée numérique
multiplié par ce facteur de gain.
Si le facteur de gain doit être fixe pour toutes les conditions de fonctionnement, on peut utiliser une mémoire morte (ROM) pour la mémoire numérique dans l'exemple ci-dessus Si l'on-souhaite pouvoir faire varier le gain du système, une mémo ire numérique altérable, comme une mémoire à accès aléatoire (RAM) peut être utilisée, comme cela est décrit dans la demande de brevet US No 286 264 déposée le 23 Juillet 1981 par Robert A Dischert et intitulée "CONTROLLED RAM SIGNAL PROCESSOR" Dans l'agencement montré dans cette demande, un signal de réglage représentatif du gain souhaité du système est appliqué à un microprocesseur, qui est programmé pour produire l'agencement souhaité de données pour la RAM Un agencement de données nouvelle produit est introduit dans la RAM à chaque fois que l'on souhaite changer
le gain du système Le microprocesseur est une partie inté-
grale des modes de réalisation qui y sont représentés, car c'est le microprocesseur qui produit l'agencement de données pour la RAM à chaque fois que le gain du système doit être modifié Il est cependant souhaitable de pouvoir produire l'agencement de données pour la RAM d'une façon plus simplifiée
et économique, ne nécessitant pas de microprocesseur.
Selon un aspect de l'invention, on prévoit un système de réglage numérique du gain Le système utilise une mémoire à accès aléatoire pour stocker la fonction-du gain Une séquence d'adresses numériques est générée à une première fréquenae Une séquence d'adresses numériques est générée à une seconde fréquence, qui est en rapport avec la première fréu&ence en fonction du facteur de gain souhaité Des moyens sont prévus pour introduire les valeurs de données numériques dans la mémoire quand des valeurs d'adresses différentes sont générées. Selon un autre aspect de l'invention, le système de réglagedu gain variable pour un signal numérique utilise
la mémoire numérique pour produire une caractéristique souhai-
tée de transfert pour le signal numérique appliqué La mémoire contient un agencement de données qui représente un signal numérique, appliqué à ses entrées d'adresse
et modifié par la caractéristique de transfert souhaité.
L'agencement de données est fonction d'un signal de réglage variable représentant le rapport numérique X/Y Des trains d'impulsions numériques sont produits à des fréquences
représentant le rapport de X sur Y L'un des trains d'impul-
sions numériques est utilisé pour faire évoluer un compteur d'adresses et l'autre train d'impulsions numériques est utilisé pour faire évoluer un compteur de données Quand le compteur d'adresses évolue pour une nouvelle valeur d'adresse, cette adresse est appliquée à l'entrée d'adresse de la mémoire numérique La valeur courante du compteur de données est alors introduite dans la mémoire numérique à l'emplacement adressé par le compteur d'adresse La mémoire est chargée de cette façon sur la plage dynamique du signal d'entrée du système L'agencement de données stocké dans la mémoire représente ainsi un signal d'entrée multiplié
par un facteur de gain se rapportant au rapport X/Y.
Selon un autre aspect de la présente invention, la partie de l'agencement de données de mémoire qui correspond aux signaux d'entrée au-delà de la plage dynamique attendue du signal d'entrée, contient des valeurs de données en dehors de la plage, qui diminuent les effets du bruit et des signaux d'entrée en dehors de la plage dans le signal de sortie reproduit L'invention sera mieux comprise et d'autres buts,
caractéristiques, détails et avantages de celle-ci apparai-
tront plus clairement au cours de la description explicative
qui va suivre faite en référence aux dessins schématiques
annexés donnés uniquement à titre d'exemple illustrant plu-
sieurs modes de réalisation de l'invention et dans lesquels: la figure 1 illustre, sous forme de schéma-bloc, un système de réglage numérique du gain basé sur une RAM, construit selon les principes de la présente invention la figure 2 illustre, sous forme de schéma bloc, un
système de réglage numérique du gain basé sur une RAM cons-
truit selon les principes de l'invention, pour reproduire des signaux prédéterminés de sortie au-delà de la plage, pour les signaux d'entrée audelà de leur plage dynamique attendue; la figure 3 est un tableau montrant le fonctionnement des agencements des figures 1 et 2 quand le signal d'entrée doit être atténué; la figure 4 est un tableau montrant le fonctionnement de l'agencement de la figure 1 quand le signal d'entrée doit être amplifié; les figures 5 et 6 représentent graphiquement les résultats représentés sur les tableaux des figures 3 et 4, respectivement; les figures 7 a-7 d illustrent des caractéristiques typiques de transfert du système de réglage du gain de la figure 2; et la figure 8 illustre une caractéristique de transfert d'un système adaptatif de réglage du gain construit selon
un autre aspect de l'invention.
En se référant à la figure 1, un système numérique de réglage du gain est illustré, qui est construit selon les principes de l'invention Des mots numériques N et M de réglage du gain, dont les valeurs représentent X/Y, comme on le décrira ci-après, sont stockés dans un verrouillage ou registre 10 de N/M Dans cet exemple, chacun des mots N et M a quatre bits de long -Les mots N et M stockés sont
appliqués aux entrées en parallèle d'un compteur 12 à initia-
lisation a N et d'un compteur 14 à initialisation à M, respectivement Chaque compteur a une sortie de dépassement de capacité ou d'extraction CO, une entrée de signaux de charge en parallèle L, et une entrée d'horloge CLK La sortie CO du compteur 12 est couplée à l'entrée L du compteur 12 et à une entrée d'horloge CLK d'un compteur d'adresses 16 La sortie CO du compteur 14 est couplée à l'entrée L du compteur 14 et à l'entrée d'horloge CLK d'un compteur
de données 18.
Les sorties en parallèle du compteur d'adresses 16 sont couplées à une entrée IN 1 d'un multiplexeur 22 Un signal d'entrée vidéo est appliqué à la seconde entrée IN 2 du multiplexeur 22 La sortie du multiplexeur 22 est couplée à l'entrée d'adresse d'une RAM 20 Les sorties en parallèle du compteur de données 18 sont couplées à l'entrée de données de la RAM 20 Les sorties de signaux CO des compteurs d'adresses et de données sont couplées aux entrées respectives d'une porte OU 32, dont la sortie est couplée aux entrées de remise à zéro des compteurs 16 et 18, et à l'entrée de
rétablissement R d'une bascule ou flip-flop 30 du type R-S.
Un signal DECLENCHEMENT est appliqué à l'entrée d'établissement S de la bascule 30 La sortie Q de la bascule 30 est couplée à l'entrée SELECTION du multiplexeur 22,
l'entrée MODE de la RAM 20 et à une entrée d'une porte ET 44.
La sortie de la porte ET 44 est couplée aux entrées CLK des compteurs 12 et 14 Un signal d'horloge est appliqué à une
seconde entrée de la porte ET 44, et à une extrée d'un inver-
seur 42 La sortie de l'inverseur 42 est couplée à une entrée d'une porte ET 40, dont l'autre entrée est couplée à la sortie CO du compteur 12 initialisé à N La sortie de la porte
ET 40 est couplée à l'entrée IMPULSION ECRITURE de la RAM 20.
La RAM 20 a deux modes de fonctionnement: lecture et écriture En mode de lecture, la RAM amplifie ou atténue un signal vidéo numérique d'entrée qui lui est appliqué En mode d'écriture, l'agencement de données de la RAM est modifié pour amplifier ou atténuer subséquemment le signal vidéo numérique appliqué par un facteur de gain différent En mode de lecture, la bascule 30 est rétablie, et sa sortie Q produit un signal de sortie à l'état bas -Ce signal bas choisit l'entrée IN 2 du multiplexeur 22, qui couple alors le signal vidéo numérique reçu à l'entrée IN 2 par la sortie du multiplexeur Le signal Q à l'état bas inhibe également la porte ET 44, inhibant les signaux d'horloge aux entrées CLK du compteur 12 _àinitialisation à N et du compteur 14
à initialisation à M Le signal Q à l'état bas établit égale-
ment à la RAM en son mode de lecture, donc le signal vidéo numérique reçu à son entrée d'adresse choisit des emplacements de mémoire qui sont extraits à la sortie de la RAM 20 Le signal vidéo numérique reçu est ainsi atténué ou amplifié par le facteur de gain représenté par l'agencement de données
is stocké dans la RAM 20.
Si l'on souhaite changer le facteur de gain de la RAM 20, de nouvelles valeurs de N et M sont introduites ou chargées dans le verrouillage 10 de N/M Les nouvelles valeurs de N et M sont appliquées aux entrées du compteur 12 à initialisation à N et du compteur 14 à initialisation à M respectivement, et elles sont introduites dans ces compteurs Un signal DECLENCHEMENT est alors appliqué à la bascule 30, qui établit la bascule, forçant le signal Q à passer à l'état haut Le signal Q à l'état haut choisit l'entrée IN 1 du multiplexeur 22, donc la sortie du compteur d'adresse 16 est couplée par l'entrée d'adresse de la RAM 20 Le signal Q à l'état haut établit également la RAM 20 à son mode d'écriture et valide
une entrée de la porte ET 44 Les compteurs 12 et 14 à initia-
lisation à N et M sont chargés des valeurs de N et M, les compteurs d'adresses et de données ayant été précédemment
remis à zéro d'une façon qui sera décrite ci-après.
La porte ET 44 est alors validée, donc-elle laisse passer les signaux d'horloge vers les entrées CLK des compteurs 12 et 14 Le compteur 12 à initialisation à N commence à compter à partir de sa valeur initiale de N et le compteur 14 à initialisation à M commence à compter à partir de sa valeur initiale de M Quand les compteurs N et M sont des compteurs à quatre bits, le compteur 14 à initialisation à M évolue éventuellement de son compte maximum de 11112 à une condition de dépassement de capacité, moment auquel
une impulsion de sortie est produite à sa sortie CO L'impul-
sion de sortie force le compteur de données 18 à évoluer de un, et force également la valeur M à être introduite dans le compteur 14 à initialisation à M Le cycle se répète alors, avec le compteur de données 18 évoluant à chaque fois que
le compteur 14 à initialisation à M déborde.
Le compteur 12 à initialisation à N fonctionne d'une façon semblable, en comptant à partir de sa valeur initiale de N et en débordant au cycle d'horloge suivant son compte maximum de 11112 * Quand le compteur 12 déborde, le compteur d'adresses 16 évolue de un et la valeur de N est réintroduite dans le compteur 12 Le signal de débordement du compteur 12
à initialisation à N dure pendant un cycle complet d'horloge.
Pendant la seconde moitié du signal de débordement, le signal inversé d'horloge produit par l'inverseur 42 est à l'état
haut, et les deux entrées de la porte ET 40 sont validées.
La porte ET 40 produit une impulsion à ce moment, qui stocke la valeur du compteur de données 18 dans la RAM à l'emplacement de la RAM qui est déterminé par la valeur du
compteur d'adresses 16.
La RAM 20 est continuellement chargée de cette façon, la valeur du compteur 18 étant chargéedans des emplacements consécutifs de la RAM à chaque cycle d'horloge o le compteur d'adresses 16 évolue Avec le compteur d'adresses 16 ayant un mot de sortie de la même longueur que le mot d'adresse de la RAM, les emplacements successifs de la RAM sont chargés jusqu'à ce que le compteur de données ou le compteur d'adresses déborde Parexemple, si le mot d'adresse de la RAM 20 a 8 bits de longueur, le compteur d'adresses 16 est choisi pour être un compteur à 8 bits Si le compteur de données 18 n'évolue pas à une fréquence supérieure à celle du compteur
d'adresses 16, le compteur d'adresses 16 atteint éventuelle-
ment son compte maximum (et la dernière adresse de la RAM)
de 111111112 avant débordement du compteur de données 18.
La RAM 20 est alors totalement chargée, et l'impulsion suivante à l'entrée CLK du compteur d'adresses 16 force le compteur 16 à déborder, produisant une impulsion à la sortie CO du compteur Cette impulsion passe par la porte OU 32 pour remettre à zéro les deux compteurs d'adresses et de données, et rétablit la bascule 30 Le signal Q de la bascule passe à l'état bas, ce qui inhibe la porte ET 44, établit la RAM 20 à son mode de lecture et choisit de nouveau IN 2 du multiplexeur 22 pour reprendre le traitement du signal vidéo numérique par la RAM 20 avec un nouvel agencement de données. On peut également voir que, si le compteur de données 18 déborde avant le compteur d'adresses 16, l'impulsion à la sortie du compteur de données 18 remet de même les deux compteurs d'adresses et de données à zéro et rétablit la
bascule 30.
Dans le mode de réalisation de la figure 1, les compteurs 12 et 14 à initialisation à N et à M comptent vers le haut à partir des valeurs de N et M Le gain X/Y de la RAM 20 est alors calculé sous la forme de (No F'N) /(Mo F-M), o NOF et MOF sont les comptes auxquels les compteurs respectifs débordent Quand les compteurs 12 et 14 sont des compteurs à quatre bits, les valeurs de MOF et de NOF sont toutes deux égales à 16 Ainsi, par exemple, quand la RAM 20 doit produire un gain de deux tiers, on a (No F-N)/(Mo F-M) qui est égal à 2/3 Avec NOF et MOF qui sont égaux à 16, des valeurs de
14 pour Net de 13 pour M peuvent satisfaire cette égalité.
Un exemple de l'opération de l'agencement de la figure 1
pour N= 14 et M= 13 est illustré sur le tableau de la figure 3.
Initialement, le compteur 12 à initialisation à N
est chargé d'une valeur de 14 et le compteur 14 à initialisa-
tion à-N est chargé d'une valeur de 13, comme on peut le
voir sur le côté gauche de la figure 3 o a indique horloge.
Les compteurs d'adresses et de données sont tous deux remis à zéro et la RAM 20 est mise en mode d'écriture Au moment
de la première impulsion d'horloge 70, le compteur à initia-
lisation à N 12 évolue à 15 et le compteur à initialisation à M 14 évolue à 14 L'impulsion d'horloge suivante 72 fait évoluer le compteur 12 pour produire une impulsion de sortie qui fait évoluer le compteur d'adresses à un L'impulsion d'horloge 72 fait également évoluer le compteur 14 à 15 Le compteur 12 est rechargé à une valeur de 14 et la seconde moitié du cycle d'horloge produit une impulsion d'écriture 73 La valeur du compteur de données, zéro, est écrite dans
-la RAM à l'emplacement d'adresse 1.
L'impulsion d'horloge 74 suivante fait évoluer le compteur 12 à 15 et fait évoluer le compteur 14 pour produire une impulsion de sortie Cette impulsion de sortie fait évoluer le compteur de données à un et recharge: le compteur 14 d'une valeur de 13 L'impulsion d'horloge suivante 76 fait évoluer le compteur 14 à 14 et fait évoluer le compteur 12 pour produire une impulsion de sortie Cette impulsion de sortie fait évoluer lé compteur d'adresses à 2 et recharge une valeur de 14 dans le compteur 12 Pendant la seconde moitié de ce cycle d'horloge, une impulsion d'écriture 77 est produite, qui introduit une valeur de un du compteur de données dans la RAM 20 à l'emplacement
d'adresse 2.
Deux cycles d'horloge plus tard, l'impulsion d'horloge force les deux compteurs diviseurs à déborder, faisant 25195 oo évoluer le compteur d'adresses à 3 et le compteur de données à 2 L'impulsion d'écriture suivante 81 écrit une valeur
de 2 à l'emplacement 3 d'adresse de la RAM 20.
La RAM 20 est continuellement chargée de cette façon.
On peut voir que le compteur d'adresses 16 évolue tous les deux cycles d'horloge et que le compteur de données 18 évolue tous les trois cycles d'horloge Les compteurs d'adresses et de données évoluent ainsi du fait de trains d'impulsions ayant des fréquences qui sont représentatives
du rapport de gain X/Y, en cet exemple, deux tiers.
Enfin, une valeur de donnée de 169 est introduite
au dernier emplacement d'adresse 255-de la RAM par 1 'impul-
sion d'écriture 85 Deux impulsions d'horloge plus tard,
l'impulsion d'horloge 88 force le compteur 12 d'initialisa-
tion à N à produire une impulsion de sortie Cette impulsion de sortie fait évoluer le compteur d'adresses 16 afin qu'il produise à son tour une impulsion de sortie Cette dernière impulsion de sortie remet les compteurs d'adresses et-de données à zéro et rétablit la bascule 30 de la figure 1,
forçant le système à retourner au mode de lecture.
Les valeurs d'adresses et de données de la figure 3 sont représentées graphiquement sur la figure 5 par la forme d'onde échelonnée 120 La ligne en pointillé tracée le long de la forme d'onde 120 représente la pente de la forme d'onde échelonnée, et on peut voir qu'elle produit un signal de sortie, Y= 2/3 de x, le signal d'entrée,o le signal d'entrée est indiqué par la valeur sur l'axe des abscisses et le signal de sortie est indiqué par la valeur sur l'axe des ordonnées sur la figure On peut voir que le gain est de
deux tiers.
La figure 4 est semblable à la figure 3, et elle représente le fonctionnement du mode de réalisation de la figure 1 pour un gain supérieur à 1, o le compteur de données évolue à une fréquence plus grande que le compteur d'adresses Le compteur 12 à initialisation à N à quatre bits commence à compter à partir d'une valeur initiale de 13 et le compteur 14 à initialisation à M à quatre bits commence à un compte de 15 L'insertion de ces valeurs dans l'expression (No F N)/(Mo F-M) donne ( 1613)/-16-15), ou
X/Y = 3/1 = 3.
En partant des valeurs initiales de 13 et 15, le compteur 12 évolue à 14 et le compteur 14 évolue pour produire une impulsion de sortie par la première impulsion d'horloge 90 Cette impulsion de sortie fait évoluer le
compteur de données à un et recharge le compteur 14 d'initia-
lisation à M à' la valeur de 15 L'impulsion d'horloge suivante 92 fait évoluer le compteur 12 à initialisation à N à 15 et force le compteur 14 à initialisation à M à produire une impulsion de sortie, qui fait évoluer le compteur de données à 2 et recharge le compteur 14 d'une valeur de 15 La troisième impulsion d'horloge 94 force
les deux compteurs à initialisation à produire des impul-
sions de sortie, qui font évoluer le compteur de données à 3 et le compteur d'adresses à 1 Le demi-cycle d'horloge qui suit produit une impulsion d'écriture 95 qui introduit une valeur de 3 à l'emplacement d'adresse 1 de lak RAM Les compteurs â'initialisation sont rechargés à leur valeur initiale et le cycle de comptage continue Trois cycles d'horloge plus tard, le compteur d'adresses évolue à 2 tandis que le compteur de données évolue à 6 L'impulsion
d'écriture 101 écrit alors une valeur de 6 dans l'emplace-
ment d'adresse 2 de la RAM Enfin, à une impulsion d'horloge 108, les compteurs d'adresses et de données évoluent à des valeurs de 85 et 255, respectivement Une impulsion d'écriture 109 introduit une valeur de 255 à l'emplacement d'adresse 85 de la RAM A l'impulsion d'horloge suivante , le-compteur 14 à initialisation à M produit une impulsion de sortie, qui à son tour fait évoluer le compteur
de données afin qu'il produise une impulsion de sortie.
L'impulsion du compteur de données remet les compteurs d'adresses et de données à zéro et rétablit la bascule 30,
ramenant le système de la figure 1 au mode de lecture.
Les valeurs d'adresses et de données de la RAM de la figure 4 sont illustrées graphiquement par la forme d'onde échelonnée 130 de la figure 6 Cette forme d'onde échelonnée s'approche de la fonction de transfert en ligne droite y= 3 x oủ y est le signal de sortie et x est le signal
d'entrée sur la figure 6 On peut voir que le gain est de 3.
Un second mode de réalisation d'un système de réglage
numérique du gain, construit selon les principes de l'inven-
tion pour un téléviseur, est représenté sur la figure 2.
Les éléments de la figure 2 qui ont été décrits sur la figure 1 portent les mêmes chiffres de référence, et leur
description sera omise.
Sur la figure 2, huit commutateurs sont prévus pour appliquer les signaux M et-N à quatre bits au verrouillage de N/M Dans un téléviseur, les commutateurs de N et M peuvent être contenus, par exemple, dans 'un commutateur en tranches empilées activé par un arbre commun pour forcer les contacts du commutateur à s'ouvrir et à se fermer à
des séquences prédéterminées tandis que l'arbre tourne.
Les signaux produits par les commutateurs de N et M sont appliqués aux entrées "A" d'un comparateur 50 dé A en fonction de B Les sorties du verrouillage 10 de N/M sont couplées aux entrées "B" du comparateur 50 Comme sur la figure 1, les sorties N et M du verrouillage 10 sont côuplées aux entrées du compteur 12 à initialisation à N
et du compteur 14 à initialisation à M, respectivement.
La sortie A=B du comparateur 50 est couplée à une
entrée d'une porte ET 52 Un signal impulsionnel de vérifi-
cation développé par le circuit 70 de déviation du télé-
viseur est appliqué à une seconde entrée de la porte ET 52.
La sortie de la porte ET 52 est couplée à l'entrée de
validation du verrouillage 10, et à l'entrée d'établisse-
ment S de deux bascules 30 et 54 du type R-S La sortie Q de la bascule 54 du type R-S est couplée à l'entrée de rétablissement R de la bascule 54, et aux entrées de portes OU 56 et 58 La sortie CO du compteur 12 à initialisation à M est couplée à une seconde entrée de la porte OU 56, à l'entrée d'horloge du compteur d'adresses 16 et à une entrée de la porte ET 40 La sortie de la porte OU 56 est couplée à l'entrée de charge L du compteur 12 La sortie C 7 du compteur 14 est couplée à l'entrée CLK du compteur de données 18 et à une seconde entrée de la porte OU 58 La sortie de la porte OU 58 est couplée à l'entrée
de charge L du compteur 14.
La sortie Q de la bascule 30 du type R-S est couplée à une entrée d'une porte ET 48, à l'entrée de sélection IN 1 du multiplexeur 22 et à l'entrée de sélection de mode de la RAM 20 La sortie de la porte ET 48 est couplée aux entrées CLÈ des compteurs 12 et 14 Un signal d'horloge est appliqué à la seconde entrée de la porte ET 48 et à
l'entrée de l'inverseur 42.
La sortie CO du compteur de données 18 est couplée à l'entrée S d'une bascule 62 du type R-S La sortie Q de la bascule 62 est couplée à l'entrée de charge du compteur de données 18 La sortie de la porte ET 40 est
couplée à une entrée-d'une porte OU 46 La sortie de l'inver-
seur 42 est couplée à une seconde entrée d'une porte ET 40.
La sortie CG du compteur d'adresses 16 est couplée aux entrées de rétablissement R du compteur de données 18, à la bascule 62, au compteur d'adresses 16, à la bascule 30 et à une seconde entrée d'une porte OU 46 La sortie de la porte OU 46 est couplée à l'entrée d'impulsions d'écriture
de la RAM 20.
q% 25195 Gb Une mémoire tampon 60 de données hors de plage est
couplée aux entréed en parallèle du compteur de données 18.
Un système de réglage automatique du gain ou AGC 80 a une sortie qui est couplée à l'entrée d'un générateur 64 de données hors de gamme, ce dernier ayant des sorties qui sont
couplées aux entrées de la mémoire tampon 60.
Quand le système de la figure 2 traite le signal vidéo appliqué à l'entrée IN 2 du multiplexeur 22, la bascule 30
est rétablie et sa sortie produit un signal à l'état bas.
Ce signal à l'état bas choisit l'entrée IN 2 du multiplexeur 22 pour appliquer le signal vidéo à l'entrée d'adresse de la RAM 20, il inhibe la porte ET 48, inhibant les signaux d'horloge des entrées CLK du compteur 12 et du compteur 14,
et il établi également la RAM à son mode de lecture.
Le gain du système est modifié en ouvrant et en fermant divers commutateurs M et N Afin d'empêcher l'interruption du traitement du signal vidéo, il est souhaitable de charger' la RAM 20 pendant une période inactive du signal vidéo, comme l'intervalle d'effacement vertical En conséquence, l'impulsion de vérification, qui amorce un changement de gain, est produite au début de l'intervalle d'effacement vertical par le circuit de déviation de télévision Si les commutateurs de M et de N doivent être changés, les signaux aux entrées "A" du comparateur 50 sont les mêmes que les signaux maintenus par le verrouillage 10 de N/M, qui sont appliqués aux entrées "BI du comparateur A sera alors égal à B, et le signal à la sortie A=B du comparateur 50 sera à l'état bas Ainsi, quand l'impulsion de vérification est appliquée à une entrée de la porte ET 52, le signal A=B à l'état bas à l'autre entrée' de la porte inhibe la-porte, et le fonctionnement de la RAM 20
en mode de lecture continue sans interruption.
Quand un ou plusieurs des commutateurs de M et N est ajusté pour changer le gain du système, les signaux aux entrées "A" du comparateur diffèrent de ceux aux entrées "Bu A ne peut plus être égal à B et le signal A=B passe à op 251950 b l'état haut Quand l'impulsion de vérification suivante arrive, la porte ET 52 produit une impulsion DECLENCHEMENT, qui introduit les nouvelles valeurs des commutateurs de M et de N dans le verrouillage 10 de N/M, et établit les bascules 30 et 54 pour amorcer un changement de gain La bascule 54 a pour fonction de déclencher les compteurs 12 et 14 Avec la bascule 54 établie, sa sortie Q passe à l'état haut, produisant une impulsion qui est appliquée aux entrées de charge L des compteurs 12 et 14 par les portes OU 56 et 58, respectivement Cette impulsion de charge charge les
nouvelles valeurs de N et de M dans les compteurs 12 et 14.
La sortie Q de la bascule 54 est couplée à l'entrée de réta-
blisseoent de la bascule 54, donc la bacucle se rétablit elle-nêm -
Quand la bascule 30 s'établit, le signal à la sortie Q choisit l'entrée IN du multiplexeur 22, qui couple la sortie
du compteur d'adresses 16 à l'entrée d'adresse de la RAM 20. Le signal à la sortie Q de la bascule 30 établit également
la RAM 20 à son mode d'écriture, et valide la porte ET 48.
La porte ET 48 laisse passer les signaux d'horloge vers les compteurs 12 et 14, qui fonctionnent comme on l'a décrit pour la figure 1 Les signaux de sortie du compteur 14 àinitialisation à N font évoluer le compteur de données 18 et rechargent la valeur de M dans le compteur 14 Les signaux à la sortie du compteur 12 font évoluer le compteur d'adresses 16, rechargent N dans le compteur 12 et permettent le passage des impulsions d'horloge vers l'entrée d'impulsions d'écriture de la RAM 20 pendant la seconde moitié de chaque cycle d'horloge Si le gain du système doit être inférieur ou égal à 1, le compteur d'adresse 16 atteint la valeur d'adresse maximum de la RAM, avant débordement du compteur de données 18 A ce moment, chaque emplacement d'adresse de la RAM aura été chargé d'une valeur de donnée, et l'impulsion suivante à la sortie du compteur 12 forcera le compteur d'adresses 16 à déborder, produisant une impulsion de sortie 251950 b à sa sortie CO Cette impulsion de sortie remet les compteurs de données et d'adresses à zéro et passe également, par la porte OU 46, à l'entrée d'impulsions d'écriture de la RAM Cette impulsion d'écriture charge la valeur de zéro du compteur de données à l'emplacement d'adresse zéro de la RAM 20. L'impulsion de sortie rétablit également la bascule 30, forçant le signal à sa sortie Q à passer à l'état bas Le signal bas à la sortie Q choisit l'entrée IN 2 du multiplexeur
22 et ramène la RAM 20 à son mode de lecture pour le traite-
ment du signal vidéo avec un nouveau facteur de gain.
Si le nouveau facteur de gain est supérieur à 1,le compteur de données 18 déborde avant que le compteur d'adresses 16 n'ait atteint la plus forte adresse de la RAM Comme les valeurs de donnée -dans les emplacements restants d'adresse correspondent à des niveaux de signaux àu-delà de la plage dynamique attendue du signal vidéo d'entrée qui est traité, des valeurs de données en dehors de la plage sont introduites dans les emplacements restants d'adresse de la RAM Cela est accompli en réponse au signal de sortie produit à la'sortie CO du compteur de données 18, Ce signal établit
la bascule 62, forçant la sortie Q de la bascule 62 à intro-
duire une valeur de donnée en dehors de plage à la sortie de la mémoire tampon 60 dans le compteur de données 18 Avec un signal à l'état haut appliqué à l'entrée de charge du compteur de données 18, les impulsions de sortie à l'entrée CLK du compteur n'ont pas d'effet sur le compteur Cela empêche le compteur de données 18 d'évoluer, et cela garantit qu'il continuera à maintenir la valeur de donnée hors de plage Le compteur d'adresses continuera à évoluer du fait des impulsions de sortie du compteur 12 -à initialisation à N Pendant la seconde moitié de chaque cycle d'horloge, la porte ET 40 produit une impulsion d'horloge pour l'entrée
d'impulsions d'écriture de la RAM 20, par la porte OU 46.
Cela force la valeur de donnée hors de plage maintenue par le compteur de données 18 à être introduite dans les emplacements restants d'adresse de la RAM tandis que le compteur d'adresses évolue à travers les adresses restantes de la rame Quand le dernier emplacement d'adresse de la RAM a été chargé, l'impulsion de sortie du compteur d'adresses 16 rétablit la bascule 62 et les compteurs d'adresses et de données L'impulsion de sortie introduit également une valeur de zéro dans l'emplacement d'adresse zéro dela RAM 20 et rétablit la bascule 30, ramenant le système au mode de
lecture pour le traitement du signal vidéo.
La performance du système de réglage du gain de la
figure 2 peut être appréciée en considérant les caractéris-
tiques de transfert de la figure 7 La figure 7 A représente la caractéristique de transfert 142 de la RAM 20 quand elle est chargée de données pour produire un gain de un Dans cette condition, chaque emplacement d'adresse de la RAM
contient une valeur de donnée qui est égale à l'adresse.
L'emplacement d'adresse N le plus élevé dans la RAM contient
une valeur de donnée m, qui est égale à n.
La figure 7 B représente la caractéristique de transfert
144 de la RAM pour une condition d'un gain inférieur à 1.
Dans cette condition, l'emplacement d'adresse N le plus élevé dans la RAM contient une valeur de donnée inférieure à la
valeur de donnée maximum permissible de m.
La figure 7 C représente la caractéristique de
transfert 146 de la RAM pour la condition d'un gain de deux.
Dans cette condition, une RAM d'une capacité de N sur N sera chargée de la valeur de donnée maximum de N quand l'adresse a atteint une valeur de n/2 Ensuite, les valeurs supérieures d'adresse sont au-delà de la gamme dynamique attendue du signal d'entrée; comme le gain est établi à deux, on peut s'attendre à ce que le signal d'entrée ne dépasse pas une valeur de n/2 Sur la figure 7 C, les emplacements d'adresse au-delà de n/2 sont chargés avec une valeur de donnée hors de plage de n, pour donner au système de réglage du gain, une caractéristique d'amplificateur se saturant Les signaux d'entrée au-delà de la valeur maximum attendue de n A produisent des signaux de sortie bloqués à l'extrémité de la gamme dynamique du système Cela peut effectivement
supprimer les pics d'un signal d'entrée hors de plage.
Dans un système particulier, il peut être possible de contrôler le niveau du signal d'entrée au système de réglage du gain afin que les signaux valablesne dépassent jamais la plage dynamique attendue Les niveaux de signaux au-d'elà de la plage dynamique peuvent être traités comme des signaux erronés provoqués, par exemple, par un bruit impulsionnel Par conséquent, il peut être souhaitable
d'atténuer fortement des signaux au-delà de la plage dynami-
que attendue du signal d'entrée pour éliminer de telles perturbations d'impulsions La figure 7 D représente la caractéristique de transfert de la RAM pour la condition d'un gain de deux, comme le montre la ligne 150, qui atteint une valeur de donnée maximum de N pour une valeur d'adresse de n/2 Comme des signaux d'entrée au-delà d'une valeur de n/2 doivent être traités comme erronés et doivent être éliminés,les valeus de donnée hors de plage introduite dans les emplacements d'adresse restants de la RAM sont à un très faible niveau, représenté par la ligne 152 Ainsi, un bruit impulsionnel au-delà de la plage dynamique attendue du signal d'entrée ne produira qu'un signal de sortie de faible
niveau, ou bien il peut être totalement éliminé.
Le système de réglage du gain de la figure 2 peut égale-
ment fonctionner de façon adaptative en fonction du niveau du signal d'entrée Par exemple, deux conditions courantes du signal dans un téléviseur sont les signaux bruyants et
faibles et les signaux forts et relativement exempts de bruits.
Le système de réglage du gain de la figure 2 peut fonctionner pour produire la caractéristique de son transfert la plus souhaitable pour chacune de ces conditions Par exemple, quand le système de réglage automatique du gain 80 du téléviseur
251950 ô
détecte la réception de signaux relativement faibles, il produit un' signal de réglage forçant le générateur 64 de données hors de plage à développer un signal correspondant à un niveau de signal moyen La mémoire de données hors de plage 60 est alors chargée d'un niveau correspondant au niveau du signal moyen Si le niveau du signal moyen reçu est n/4, le niveau du signal moyen de sortie stocké dans la mémoire tampon 60 est de n/2 pour un gain de 2 La caractéristique de transfert de la RAM est alors illustrée par les lignes 160 et 162 de la figure 8, avec la valeur de donnée hors de plage établie à n/2 Le signal d'entrée 170 est alors reproduit comme cela est montré par le signal de sortie 172 Quand un bruit impulsionnel 174 se produit dans le signal d'entrée 170, le niveau du signal de sortie est reproduit au niveau n/2 bloquant ainsi le bruit impulsionnel au niveau du signal moyen,comme cela est indiqué en 176,
du signal de sortie 172.
Mais quand le système de réglage automatique du gain 80 de télévision détecte la réception de signaux d'entrée forts la mémoire tampon de données hors de plage est chargée de la valeur du signal maximum N développée par le générateur 64 en réponse au signal de réglage du gain AGC La RAM 20 est
alors chargée pour présenter une caractéristique de trans-
fert représentée par les lignes 160 et 164 pour un gain de deux, avec la ligne 164 représentant la valeur maximum du signal n Si un signal d'entrée fort 180 dépasse la plage dynamique du système, les pics du signal sont écrêtés comme le montre le signal de sortie 182, ne produisant qu'une déformation mineure du signal traité Bien entendu, il peut de plus être souhaitable de réduire le facteur de gain du
système lorsque des signaux d'entrée très forts sont reçus.
Claims (7)
1 Système de réglage numérique du gain pour le traite-
ment de signaux numériques reçus, caractérisé par: une mémoire numérique à accès aléatoire ( 20); un moyen ( 12, 16, 22) pour produire une séquence de valeur d'adresse numérique pour ladite mémoire numérique à une première fréquence; un moyen ( 14, 18) pour produire une séquence de valeue de données numériques pour ladite mémoire numérique à une seconde fréquence qui est en rapport avec ladite première fréquence, en fonction d'un facteur de gain souhaité;et un moyen ( 40, 42) pour charger certaines des valeurs de données numériques dans ladite mémoire numérique en réponse à la production de différentes valeurs d'adresses numériques. 2 Système selon la revendication 1, caractérisé en ce que: le moyen générateur d'adresses ( 12, 16, 22) comprend une source ( 12) de premiers signaux d'horloge, et un moyen compteur d'adresses ( 16), répondant auxdits premiers signaux d'horloge, pour produire des mots d'adresse numériques pendant un mode d'écriture; le moyen générateur de données ( 14, 18) comprend une source ( 14) de seconds signaux d'horloge et un moyen compteur de données ( 18) répondant auxdits seconds signaux d'horloge
pour produire des mots numériques d'entrée de données pen-
dant ledit mode d'écriture; un moyen de réglage ( 10) pour régler les fréquences relatives desdits premier et second signaux d'horloge; la mémoire numérique ( 20) comprenant un certain nombre d'emplacements de mémoire pouvant être adressés en réponse à l'application des mots d'adresse numériques à une entrée d'adresse, un moyen d'entrée de données pour recevoir lesdits mots de données d'entrée numérique à introduire dans des emplacements adressés de la mémoire pendant ledit mode d'écriture, et un moyen de sortie de données pour appliquer des mots de données stockés dans les emplacements adressés de la mémoire en réponse à l'application de signaux numériques
à traiter à ladite entrée pendant un mode de lecture.
3 Système selon la revendication 2, caractérisé en ce que la source précitée de premiers signaux d'horloge ( 12) comprend un compteur de N ( 12) ayant une entrée de données et une sortie couplée au compteur d'adresses; la source de seconds signaux d'horloge comprenant un compteur de M ( 14) ayant une entrée de données et une sortie couplée audit compteur de données; et le moyen de réglage ( 10) comprend une source de mots de réglage de N et de M couplée aux entrées de données desdits compteurs de N et M.
4 Système selon l'une quelconque des revendications
2 ou 3, caractérisé en ce que la mémoire numérique ( 20) comprend un moyen répondant aux premiers signaux d'horloge pour introduire les mots numériques de données d'entrée en des emplacements de mémoire adressés par les mots
d'adresse numériques pendant le mode d'écriture.
Système selon la revendication 4, caractérisé en ce que'la source de premiers signaux d'horloge ( 12) comprend un moyen de chargement de N, répondant aux premiers signaux d'horloge, pour introduire le mot de réglage de N dans le compteur de N; et la source de seconds signaux d'horloge ( 14) comprend un moyen de chargement de M répondant aux seconds signaux d'horloge pour introduire le mot de réglage de M dans le compteur de M. 6 Système selon la revendication 1, caractérisé en ce que le moyen de chargement ( 40, 42) répond à la production d'un nouveau mot d'adresse par le moyen compteur d'adresses ( 16) pour introduire les mots numériques de donnée d'entrée dans la mémoire numérique ( 20) aux emplacements de la mémoire adressés par lesdits mots d'adresse pendant le mode d'écriture. 7 Système selon la revendication 1, caractérisé en ce que la mémoire numérique ( 20) a une entrée d'adresse, une entrée de données, et une sortie et en ce qu'elle fonctionne en modes de lecture et d'écriture; le moyen générateur d'adressescomprend une source ( 10) de signaux de réglage de N, un compteur de N ( 12), répondant auxdits signaux de réglage de N, pour compter jusqu'à une limite prédéterminée par rapport à la valeur dudit signal de réglage de N, et ayant une sortie pour produire un signal d'incréments d'adresse quand ladite limite prédéterminée est atteinte, et un compteur d'adresses ( 16) ayant une entrée répondant au signal d'incréments d'adresse pour faire évoluer une valeur d'adresse stockée, et une sortie couplée auxdites entrées d'adresse de la mémoire à accès aléatoire; le-moyen générateur de données comprend une source ( 10) de signaux de réglage de M, un compteur de M ( 14), répondant aux signaux de réglage de M, pour compteur jusqu'à une limite prédéterminée par rapport à la valeur dudit signal de réglage de M et ayant une sortie pour produire un signal d'incrément de donnée quand la limite prédéterminée est atteinte, et un compteur de données ( 18) ayant une entrée répondant au signal d'incrément de donnée pour faire évoluer une valeur de donnée stockée, et une sortie, couplée à l'entrée de donnée de la mémoire numérique; et le moyen de chargement ( 40, 42) répond à l'évolution de ladite adresse pour introduire la valeur du compteur de données dans la mémoire numérique à l'emplacement de mémoire adressé par la valeur du compteur d'adresses quand la mémoire
numérique est en mode d'écriture.
8 Système selon la revendication 7, caractérisé en ce que le compteur ( 12) de N comprend de plus une entrée de
signaux de charge répondant au signal d'incrément d'adres-
se pour charger le signal de réglage de N dans le compteur de N; et le compteur de M ( 14) comprend de plus une entrée de signaux de charge répondant au signal d'incrément de donnée pour charger le signal de réglage de N par le compteur de M. 9 Système selon la revendication 8, caractérisé par une source de signaux d'horloge (CLK), o les compteurs de M et N évoluent du fait des signaux d'horloge quand la
mémoire à accès aléatoire ( 20) est en mode d'écriture.
Système selon la revendication 9, caractérisé par un moyen ( 32) couplé au compteur d'adresses et répondant à la valeur dudit compteur d'adresses pour remettre lesdits compteurs d'adresses et de données à zéro quand le compteur
d'adresses a atteint une valeur prédéterminée.
11 Système selon la revendication 10, caractérisé par une source de signaux numériques d'entrée à traiter; et un moyen ( 22) pour appliquer les signaux numériques d'entrée à l'entrée d'adresse de la mémoire numérique quand ladite mémoire est en mode de lecture; ainsi les signaux produits à la sortie de la mémoire numérique sont en rapport avec les signaux numériques selon un facteur de gain qui est fonction des valeurs des signaux de réglage de M et de N. 12 Système selon la revendication 1, caractérisé en ce que: le moyen de chargement ( 40,42, 46) charge une première quantité d'emplacements de mémoire ayant des adresses
correspondant aux valeurs du signal numérique d'entrée au-
delà de sa plage dynamique attendue avec des valeurs de données égales aux valeurs respectives multipliées par un facteur de gain; et caractérisé de plus par un moyen ( 60, 62, 64, 80) pour charger les emplacements de mémoire restants de la mémoire à accès aléatoire avec des valeurs égales aux valeurs hors de plage que l'on souhaite produire quand le signal numérique d'entrée dépasse sa plage dynamique attendue. 13 Système selon la revendication 12, caractérisé ex) ce que le moyen de chargement hors de plage ( 60, 62, 64,80) comprend une source ( 80) de signaux de réglage hors-de plage représentant le gain du système pour des signaux numériques reçus au-delà,de la plage attendue du niveau de signaux numériques,; et un moyen ( 60, 62, 64) répondant aux signaux de réglage hors de plage pour introduire les mots numériques de donnée correspondant aux signaux numériques d'entrée translatés au-delà de ladite plage attendue dans les emplacements
restants de la mémoire.
14 Système selon la revendication 13, caractérisé en ce que la source ( 80) de réglage hors de plage forme
un système de réglage automatique du gain d'un téléviseur.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/336,170 US4464723A (en) | 1981-12-31 | 1981-12-31 | Digital gain control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2519500A1 true FR2519500A1 (fr) | 1983-07-08 |
| FR2519500B1 FR2519500B1 (fr) | 1986-04-11 |
Family
ID=23314879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8222141A Expired FR2519500B1 (fr) | 1981-12-31 | 1982-12-30 | Systeme numerique de reglage de gain |
Country Status (20)
| Country | Link |
|---|---|
| US (1) | US4464723A (fr) |
| JP (1) | JPS58130680A (fr) |
| KR (1) | KR840003161A (fr) |
| AU (1) | AU559733B2 (fr) |
| BE (1) | BE895503A (fr) |
| CA (1) | CA1197575A (fr) |
| DD (1) | DD203802A5 (fr) |
| DE (1) | DE3247778A1 (fr) |
| DK (1) | DK580082A (fr) |
| ES (1) | ES518563A0 (fr) |
| FI (1) | FI824445L (fr) |
| FR (1) | FR2519500B1 (fr) |
| GB (1) | GB2113029B (fr) |
| IT (1) | IT1153945B (fr) |
| NL (1) | NL8205051A (fr) |
| NZ (1) | NZ202885A (fr) |
| PL (1) | PL239877A1 (fr) |
| PT (1) | PT76029B (fr) |
| SE (1) | SE450185B (fr) |
| ZA (1) | ZA829581B (fr) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4581725A (en) * | 1982-07-21 | 1986-04-08 | Mobil Oil Corporation | Method and system for gain selection |
| US4517586A (en) * | 1982-11-23 | 1985-05-14 | Rca Corporation | Digital television receiver with analog-to-digital converter having time multiplexed gain |
| US4495652A (en) * | 1983-02-28 | 1985-01-22 | General Electric Company | Control arrangement for radio apparatus |
| GB8322440D0 (en) * | 1983-08-19 | 1983-09-21 | Gen Electric Co Plc | Frequency division multiplex transmission equipment |
| JPS6146681A (ja) * | 1984-08-11 | 1986-03-06 | Matsushita Electric Ind Co Ltd | 映像信号の記録再生方法 |
| FR2576472B1 (fr) * | 1985-01-22 | 1988-02-12 | Alcatel Thomson Faisceaux | Procede et dispositif de commande automatique de gain d'un recepteur en acces multiple a repartition temporelle |
| US4747065A (en) * | 1985-10-11 | 1988-05-24 | International Business Machines Corporation | Automatic gain control in a digital signal processor |
| US4785418A (en) * | 1986-08-29 | 1988-11-15 | International Business Machines Corporation | Proportional automatic gain control |
| JPH0691481B2 (ja) * | 1987-08-18 | 1994-11-14 | 日本電気株式会社 | Ａｇｃ回路 |
| US5077602A (en) * | 1990-02-15 | 1991-12-31 | Eastman Kodak Company | Color difference compressor |
| US5029162A (en) * | 1990-03-06 | 1991-07-02 | Confertech International | Automatic gain control using root-mean-square circuitry in a digital domain conference bridge for a telephone network |
| US5125008A (en) * | 1990-03-09 | 1992-06-23 | Scientific-Atlanta, Inc. | Method and apparatus for autoranging, quadrature signal generation, digital phase reference, and calibration in a high speed rf measurement receiver |
| GB9120004D0 (en) * | 1991-09-19 | 1991-11-06 | Ampy Automation Digilog | Improvements relating to the calibration of power meters |
| US5259001A (en) * | 1991-12-17 | 1993-11-02 | Motorola, Inc. | ADPCM decoder with an integral digital receive gain and method therefor |
| DE19805547C1 (de) * | 1998-02-11 | 1999-09-09 | Siemens Ag | Digitaler Empfänger mit automatischer Verstärkungsregelung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE893847A (fr) * | 1981-07-23 | 1982-11-03 | Rca Corp | Processeur de signaux commande par ram |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3970954A (en) * | 1975-04-03 | 1976-07-20 | Bell Telephone Laboratories, Incorporated | Digital frequency multiplier |
| JPS6048955B2 (ja) * | 1977-02-28 | 1985-10-30 | ソニー株式会社 | ホワイトバランス調整装置 |
| US4213097A (en) * | 1978-10-19 | 1980-07-15 | Racal-Milgo, Inc. | Hybrid automatic gain control circuit |
| US4270177A (en) * | 1979-06-20 | 1981-05-26 | Tokyo Shibaura Denki Kabushiki Kaisha | Digital amplitude control for digital audio signal |
| GB2059203B (en) * | 1979-09-18 | 1984-02-29 | Victor Company Of Japan | Digital gain control |
| US4356731A (en) * | 1980-11-03 | 1982-11-02 | General Electric Company | Method and means for generating time gain compensation control signal for use in ultrasonic scanner and the like |
| US4412182A (en) * | 1981-03-09 | 1983-10-25 | Harris Corporation | Apparatus for controlling an operational characteristic of a controlled device in accordance with the position of a movable member |
-
1981
- 1981-12-31 US US06/336,170 patent/US4464723A/en not_active Expired - Fee Related
-
1982
- 1982-12-20 GB GB08236165A patent/GB2113029B/en not_active Expired
- 1982-12-21 CA CA000418170A patent/CA1197575A/fr not_active Expired
- 1982-12-22 NZ NZ202885A patent/NZ202885A/en unknown
- 1982-12-23 DE DE19823247778 patent/DE3247778A1/de not_active Withdrawn
- 1982-12-23 PT PT76029A patent/PT76029B/pt unknown
- 1982-12-23 SE SE8207380A patent/SE450185B/sv not_active IP Right Cessation
- 1982-12-23 FI FI824445A patent/FI824445L/fi not_active Application Discontinuation
- 1982-12-24 AU AU91857/82A patent/AU559733B2/en not_active Expired - Fee Related
- 1982-12-24 ES ES518563A patent/ES518563A0/es active Granted
- 1982-12-28 BE BE0/209825A patent/BE895503A/fr not_active IP Right Cessation
- 1982-12-28 JP JP57235151A patent/JPS58130680A/ja active Pending
- 1982-12-29 IT IT25039/82A patent/IT1153945B/it active
- 1982-12-29 KR KR1019820005866A patent/KR840003161A/ko unknown
- 1982-12-30 PL PL23987782A patent/PL239877A1/xx unknown
- 1982-12-30 DK DK580082A patent/DK580082A/da not_active Application Discontinuation
- 1982-12-30 NL NL8205051A patent/NL8205051A/nl not_active Application Discontinuation
- 1982-12-30 ZA ZA829581A patent/ZA829581B/xx unknown
- 1982-12-30 DD DD82246798A patent/DD203802A5/de unknown
- 1982-12-30 FR FR8222141A patent/FR2519500B1/fr not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE893847A (fr) * | 1981-07-23 | 1982-11-03 | Rca Corp | Processeur de signaux commande par ram |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3247778A1 (de) | 1983-07-07 |
| PT76029B (en) | 1986-05-21 |
| IT8225039A0 (it) | 1982-12-29 |
| GB2113029A (en) | 1983-07-27 |
| IT8225039A1 (it) | 1984-06-29 |
| ES8402485A1 (es) | 1984-01-16 |
| US4464723A (en) | 1984-08-07 |
| BE895503A (fr) | 1983-04-15 |
| GB2113029B (en) | 1985-12-24 |
| PT76029A (en) | 1983-01-01 |
| AU559733B2 (en) | 1987-03-19 |
| CA1197575A (fr) | 1985-12-03 |
| SE450185B (sv) | 1987-06-09 |
| AU9185782A (en) | 1983-07-07 |
| NL8205051A (nl) | 1983-07-18 |
| SE8207380D0 (sv) | 1982-12-23 |
| FR2519500B1 (fr) | 1986-04-11 |
| NZ202885A (en) | 1986-05-09 |
| ZA829581B (en) | 1984-02-29 |
| PL239877A1 (en) | 1983-07-18 |
| FI824445L (fi) | 1983-07-01 |
| IT1153945B (it) | 1987-01-21 |
| DD203802A5 (de) | 1983-11-02 |
| SE8207380L (sv) | 1983-07-01 |
| FI824445A0 (fi) | 1982-12-23 |
| DK580082A (da) | 1983-07-01 |
| KR840003161A (ko) | 1984-08-13 |
| JPS58130680A (ja) | 1983-08-04 |
| ES518563A0 (es) | 1984-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2519500A1 (fr) | Systeme numerique de reglage de gain | |
| EP0311477B1 (fr) | Procédé de dilatation d'un signal analogique et dispositif pour la mise en oeuvre du procédé | |
| CN1725633B (zh) | 自动电平调整电路 | |
| FR2686990A1 (fr) | Unite arithmetique ayant une operation d'accumulation. | |
| FR2523356A1 (fr) | Memoire dynamique mos a acces direct | |
| EP0237115B1 (fr) | Procédé de renforcement de transitions de signaux numériques et dispositif de traitement pour la mise en oeuvre dudit procédé | |
| EP0441692B1 (fr) | Procédé de commande d'un écran matriciel comportant deux parties indépendantes et dispositif pour sa mise en oeuvre | |
| EP0682828B1 (fr) | Procede d'entrelacement et de desentrelacement en bloc et dispositif de mise en oeuvre | |
| FR2498848A1 (fr) | Procede pour affaiblir un signal numerique et dispositif pour l'execution de ce procede | |
| FR2522490A1 (fr) | Appareil pour diagnostic par ultrasons | |
| EP0033672A2 (fr) | Dispositif d'aiguillage de données numériques | |
| FR2680428A1 (fr) | Dispositif de memoire a semi-conducteurs ayant une fonction de selection de bloc avec de faibles consommations de courant. | |
| FR2654283A1 (fr) | Dispositif de mise au point automatique pour un systeme optique. | |
| FR2523793A1 (fr) | Systeme de reglage automatique de la chrominance dans un televiseur numerique | |
| FR2482395A1 (fr) | Eliminateur de signaux d'image fantome pour televiseur | |
| FR2610154A1 (fr) | Generateur de signaux de cadencement, notamment pour les systemes informatises de test de circuits integres | |
| FR2551605A1 (fr) | Dispositif de suppression d'image fantome numerique | |
| EP0640910B1 (fr) | Procédé de commande d'un circuit du type premier entré - premier sorti et dispositif pour sa mise en oeuvre | |
| EP0526359A1 (fr) | Procédé et dispositif de synchronisation d'un signal | |
| FR2496314A1 (fr) | Procede et dispositif pour permettre l'echange d'information entre des systemes de traitement d'information a vitesses de traitement differentes | |
| FR2777098A1 (fr) | Procede de realisation ameliore d'une division entiere | |
| EP0449190B1 (fr) | Programmateur produisant des signaux de sortie binaires en réponse à un signal de rythme | |
| FR2606922A1 (fr) | Dispositif enregistreur permanent d'evenements passes | |
| FR3131494A1 (fr) | Procédé et capteur d'image à large gamme dynamique piloté par événement | |
| FR3131493A1 (fr) | Procédé et capteur d'image à large gamme dynamique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |