KR20240049513A - 방열 회로 기판, 방열 부재, 및 방열 회로 기판의 제조 방법 - Google Patents

방열 회로 기판, 방열 부재, 및 방열 회로 기판의 제조 방법 Download PDF

Info

Publication number
KR20240049513A
KR20240049513A KR1020237037559A KR20237037559A KR20240049513A KR 20240049513 A KR20240049513 A KR 20240049513A KR 1020237037559 A KR1020237037559 A KR 1020237037559A KR 20237037559 A KR20237037559 A KR 20237037559A KR 20240049513 A KR20240049513 A KR 20240049513A
Authority
KR
South Korea
Prior art keywords
heat dissipation
circuit board
less
insulating layer
dissipation circuit
Prior art date
Application number
KR1020237037559A
Other languages
English (en)
Inventor
도시노부 후지무라
가츠미 나카사토
무네아키 이이즈카
Original Assignee
니치유 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니치유 가부시키가이샤 filed Critical 니치유 가부시키가이샤
Publication of KR20240049513A publication Critical patent/KR20240049513A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4486—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by producing an aerosol and subsequent evaporation of the droplets or particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the printed circuit board [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/088—Using a vapour or mist, e.g. cleaning using water vapor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

절연층의 편면에 인접하여 금속재, 및 상기 절연층의 타면에 도전 금속층이 형성된 방열 회로 기판으로서, 상기 금속재는, 재질이 구리 혹은 구리 합금, 또는 알루미늄 혹은 알루미늄 합금이고, 또한 두께가 0.2 ㎜ 이상 20 ㎜ 이하인 시트 형상이고, 상기 절연층은, 조성식 : AlxOyTz 로 나타내고, 또한 두께가 0.2 ㎛ 이상 30 ㎛ 이하, 체적 저항률이 1000 GΩ·㎝ 이상, 및 공극률이 10 ％ 이하인 금속 산화물층인 방열 회로 기판. 당해 방열 회로 기판은, 방열성 및 절연성이 우수하다.

Description

방열 회로 기판, 방열 부재, 및 방열 회로 기판의 제조 방법
본 발명은, 방열 회로 기판, 방열 부재, 및 방열 회로 기판의 제조 방법에 관한 것이다.
종래부터, 반도체 칩 등의 전자 부품이 발하는 열을 계 외로 방출하기 위해 금속제의 방열 부재가 사용되고 있다. 이 방열 부재 안에는 전기를 통하지 않도록 절연층이 형성되어 있는 것이 있다. 절연층으로는, 금속 산화물 등으로 이루어지는 세라믹스, 열경화 수지, 플라스틱 등이 사용되고 있다. 그 중에서도 세라믹스는 내열성이나 절연성이 우수하지만, 최근의 전기 자동차로 대표되는 대전류화에 의해 발생하는 열을 방열하기에는, 열전도성이 충분하지 않다는 문제가 있었다.
세라믹스에서의 열전도성이 충분하지 않은 이유는, 크게 나누어 세 가지 있다. 첫째는 세라믹스를 얇게 가공하는 것이 어려워 열소성법으로는 150 ㎛ 이하로 가공하는 것이 어려운 것, 둘째는 세라믹스를 금속에 첩합하기 위한 접착제의 열전도성이 낮아지는 것, 셋째는 열소성법으로 형성한 세라믹스에는 미세한 기포가 존재하여 공극률이 낮지 않은 것을 이유로서 들 수 있다.
그래서, 상기의 문제를 해결하기 위해, 특허문헌 1 에는, 접착층을 개재하지 않고 절연층과 알루미늄판을 가열하에서 가압 밀착시켜 직접 접합하는 기술이 제안되어 있다. 그러나, 가열 가압하에서 절연층을 접합하기 때문에, 절연층이 얇은 경우에는 균열되어 버리는 점에서, 절연층의 막 두께를 150 ㎛ 이상으로 할 필요가 있어, 열전도성이 떨어지는 것이 과제였다.
또, 특허문헌 2 에는, 알루미늄 또는 알루미늄 합금 상에 절연층으로서 알루미나층이 형성된 금속 베이스 기판이 제안되어 있다. 당해 특허문헌에서는 알루미나층을 양극 산화로 형성하는 수법이 예시되어 있지만, 양극 산화법에서는 막 두께의 제어가 어렵고 절연 파괴 전계 강도가 충분하지 않기 때문에, 절연성을 유지하려면 알루미나층은 30 ∼ 200 ㎛ 로 할 필요가 있었다. 또, 양극 산화법으로 얻어지는 알루미나층 중에는 육각기둥의 공동을 갖고 있기 때문에, 공극률이 높아 열전도성이 떨어지는 것이 과제였다.
또, 특허문헌 3 에는, 도전성 기재의 면 상에 세라믹스 분말을 용사하여 형성된 절연막을 구비한 절연 기판이 제안되어 있다. 용사법에 관해서도 막 두께 제어가 어렵고 절연막에 핀 홀이 형성될 가능성이 있기 때문에, 절연막의 막 두께가 80 ∼ 300 ㎛ 필요하고, 공극률도 높아지기 때문에 열전도성이 충분하지 않았다.
또한, 특허문헌 4 에는, 구리 혹은 그 합금 등의 위에 도전성 금속 산화막을 성막하는 방법이 제안되어 있다. 그러나, 성막의 대상이 되는 것은 도전성의 금속 산화물뿐으로, 절연막에 관한 기재는 없었다. 또, 얻어지는 금속 산화물층의 공극률이나 치밀함, 방열성에 관한 기재는 없었다.
일본 공개특허공보 2018-157115호 일본 공개특허공보 2012-212788호 일본 공개특허공보 2014-207490호 일본 공개특허공보 2018-172793호
본 발명은, 상기의 실정을 감안하여 이루어진 것으로, 방열성 및 절연성이 우수한 방열 회로 기판을 제공하는 것이고, 또한, 그 방열 회로 기판을 갖는 방열 부재 및 방열 회로 기판의 제조 방법을 제공하는 것이다.
[항 1] 즉, 본 발명은, 절연층의 편면에 인접하여 금속재, 및 상기 절연층의 타면에 도전 금속층이 형성된 방열 회로 기판으로서, 상기 금속재는, 재질이 구리 혹은 구리 합금, 또는 알루미늄 혹은 알루미늄 합금이고, 또한 두께가 0.2 ㎜ 이상 20 ㎜ 이하인 시트 형상이고, 상기 절연층은, 조성식 : AlxOyTz (식 중, Al 은 알루미늄 원자를 나타내고, O 는 산소 원자를 나타내고, T 는 Al 및 O 이외의 단독 또는 복수의 원자를 나타낸다. x, y, z 는 질량비를 나타내고, x ＋ y ＋ z ＝ 100 이고, x 는 30 이상 60 이하이고, y 는 40 이상 70 이하이고, z 는 0 이상 10 이하이다.) 로 나타내고, 또한 두께가 0.2 ㎛ 이상 30 ㎛ 이하, 체적 저항률이 1000 GΩ·㎝ 이상, 및 공극률이 10 ％ 이하인 금속 산화물층인 방열 회로 기판에 관한 것이다.
[항 2] 또, 본 발명은, 상기 금속재의 절연층측의 표면 조도 (Ra1) 은 1.0 ㎛ 이하이고, 상기 절연층의 도전 금속층측의 표면 조도 (Ra2) 는 0.3 ㎛ 이하인 전항 1 에 기재된 방열 회로 기판에 관한 것이다.
[항 3] 또, 본 발명은, 상기 금속 산화물층은, 탄소 원자의 함유량이 0.1 질량％ 이상 5 질량％ 이하인 전항 1 또는 2 에 기재된 방열 회로 기판에 관한 것이다.
[항 4] 또, 본 발명은, 전항 1 ∼ 3 중 어느 하나에 기재된 방열 회로 기판에 있어서, 상기 금속재는 접착제 또는 그리스로 히트 싱크에 결합되어 이루어지는 방열 부재에 관한 것이다.
[항 5] 또, 본 발명은, 전항 1 ∼ 3 중 어느 하나에 기재된 방열 회로 기판의 제조 방법으로서, 상기 절연층은, 상기 금속재 상에서 알루미늄의 염 또는 착물을 포함하는 도공액을 반응시킴으로써 성막하여 형성되는 방열 회로 기판의 제조 방법에 관한 것이다.
[항 6] 또, 본 발명은, 상기 성막의 방법이, 상기 도공액을 박무화 또는 액적화시켜 얻어진 미스트 또는 액적을, 캐리어 가스로 반송하고, 이어서 상기 미스트 또는 액적을 230 ℃ 이상 450 ℃ 이하의 온도 분위기하, 상기 금속재 상에서 반응시키는 방법인 전항 5 에 기재된 방열 회로 기판의 제조 방법에 관한 것이다.
[항 7] 또, 본 발명은, 상기 도공액이 알루미늄 착물을 0.2 질량％ 이상 20 질량％ 이하 포함하는 것을 특징으로 하는 전항 5 또는 6 에 기재된 방열 회로 기판의 제조 방법에 관한 것이다.
본 발명의 방열 회로 기판은, 금속재 상에 박막 및 저공극률을 갖는 절연성의 금속 산화물층이 인접하여 (직접) 형성되어 있기 때문에, 열의 양도체인 금속재와 금속 산화물층 사이에서 열이 이동하기 쉬우므로, 높은 방열성 및 절연성을 갖는다.
또, 상기 절연층인 금속 산화물층은 0.2 ㎛ ∼ 30 ㎛ 로 박막이지만, 상기 금속재의 절연층측의 표면 조도 (Ra1) 이 1.0 ㎛ 보다 작으면, 고온하에 반복 노출되어도 절연층 (금속 산화물층) 에 크랙이 발생하지 않고 내구성이 우수하다. 또한, 상기 절연층의 도전 금속층측의 표면 조도 (Ra2) 가 0.3 ㎛ 이하이면, 고온하에 반복 노출되어도 도전 금속층에 크랙이 발생하지 않고 내구성이 우수하다.
도 1 은, 본 발명의 방열 회로 기판의 제조 방법에 있어서의 절연층의 성막 장치의 개략도이다.
＜방열 회로 기판＞
본 발명의 방열 회로 기판은, 절연층의 편면에 인접하여 금속재, 및 상기 절연층의 타면에 도전 금속층이 형성되어 있다. 상기 방열 회로 기판은, 주로 회로나 반도체 칩 등으로부터 발생한 열을 방열하기 위해 사용되는 것이고, 상기 금속재, 상기 절연층, 상기 도전 금속층을 갖는다. 상기 도전 금속층은 반도체 칩 등의 전극을 위해 형성되어 있고, 상기 금속재는 반도체 칩 등으로부터 발생한 열을 방열하기 위해 형성되어 있다. 상기 절연층은 도전 금속층과 금속재를 절연하기 위해 형성된다.
＜금속재＞
상기 금속재는, 재질이 구리 혹은 구리 합금, 또는 알루미늄 혹은 알루미늄 합금이고, 또한 두께가 0.2 ㎜ 이상 20 ㎜ 이하인 시트 형상이다. 상기 금속재 중의 구리 원자나 알루미늄 원자는, 상기 절연층과의 계면에서 절연층 (금속 산화물층) 중의 알루미늄 원자와 직접 혹은 산소 원자를 개재하여 결합함으로써, 금속재와 절연층은 높은 밀착성을 갖는 것이 가능해진다.
상기 구리 혹은 구리 합금, 또는 알루미늄 혹은 알루미늄 합금은, 방열 회로 기판으로서의 방열성이 있으면 공지된 것을 적용할 수 있다. 상기 구리 혹은 구리 합금으로는, 예를 들어, 조성식 : CuxMyTz (Cu 는 구리 원자를 나타내고, M 은 크롬, 베릴륨, 몰리브덴, 질소, 또는 인 원자를 나타내고, T 는 Cu 및 M 이외의 단독 또는 복수의 원자를 나타낸다. x, y, z 는 질량비를 나타내고, x ＋ y ＋ z ＝ 100 이고, x 는 60 이상 100 이하이고, y 는 0 이상 40 이하이고, z 는 0 이상 5 이하이다.) 인 화합물을 들 수 있다. 여기서, 금속재 중의 구리 원자는 많은 편이 바람직하고, 높은 밀착성이 요구되는 경우에는, x 는 80 이상 100 이하인 것이 보다 바람직하다.
또, 상기 알루미늄 혹은 알루미늄 합금으로는, 예를 들어, 조성식 : AlxMyTz (Al 은 알루미늄 원자를 나타내고, M 은 구리, 마그네슘, 질소 원자를 나타내고, T 는 Al 및 M 이외의 단독 또는 복수의 원자를 나타낸다. x, y, z 는 질량비를 나타내고, x ＋ y ＋ z ＝ 100 이고, x 는 80 이상 100 이하이고, y 는 0 이상 20 이하이고, z 는 0 이상 3 이하이다.) 인 화합물을 들 수 있다. 여기서, 금속재 중의 알루미늄 원자는 많은 편이 바람직하고, 높은 밀착성이 요구되는 경우에는, x 는 90 이상 100 이하인 것이 보다 바람직하다.
상기의 각 조성식으로 나타내는 화합물은, 열전도율이 높아 방열재로서 보다 적합하다.
상기 금속재는, 두께가 0.2 ㎜ 이상 20 ㎜ 이하인 시트 형상이고, 바람직하게는 0.5 ㎜ 이상 20 ㎜ 이하이다. 상기 금속재의 두께가 0.2 ㎜ 보다 작은 경우에는 방열 성능이 충분하지 않고, 20 ㎜ 보다 커지면 방열 회로 기판의 실장 공정에서 불편이 발생한다.
상기 금속재는, 상기 금속재의 절연층측의 표면 조도 (Ra1) 은 1.0 ㎛ 이하인 것이 바람직하고, 0.8 ㎛ 이하인 것이 보다 바람직하다. 상기 표면 조도 (Ra1) 이 1.0 ㎛ 보다 큰 경우에는, 고온하에 반복 노출됐을 때에 절연층에 크랙이 발생하는 경우가 있다. 150 ℃ 이상의 내열성이 요망되는 경우에는, 상기 표면 조도 (Ra1) 이 0.8 ㎛ 이하인 것이 보다 바람직하다.
상기 금속재는, 상기 표면 조도 (Ra1) 이 1.0 ㎛ 이하가 되도록, 화학적 및/또는 물리적 평활화를 실시하는 것이 바람직하다. 보다 바람직하게는, 금속재 표면의 마이크로한 화학 변화는, 금속 산화물층과의 밀착성에 악영향을 주기 때문에, 물리적 평활화가 바람직하다. 물리적 평활화의 예로는 지립을 첨가한 버프 연마 등을 들 수 있다.
여기서, 상기 표면 조도 (Ra1) 이란「산술 평균 조도」이며, 접촉식 표면 조도계나 레이저 현미경, 원자간력 현미경 등으로의 측정에 의해 산출되는 값을 가리킨다. 후술하는 표면 조도 (Ra2) 도 마찬가지이다.
＜절연층＞
본 발명의 절연층은, 조성식 : AlxOyTz (식 중, Al 은 알루미늄 원자를 나타내고, O 는 산소 원자를 나타내고, T 는 Al 및 O 이외의 단독 또는 복수의 원자를 나타낸다. x, y, z 는 질량비를 나타내고, x ＋ y ＋ z ＝ 100 이고, x 는 30 이상 60 이하이고, y 는 40 이상 70 이하이고, z 는 0 이상 10 이하이다.) 로 나타내고, 또한 두께가 0.2 ㎛ 이상 30 ㎛ 이하, 체적 저항률이 1000 GΩ·㎝ 이상, 및 공극률이 10 ％ 이하인 금속 산화물층이다.
상기 금속 산화물층은, 알루미늄의 산화물이고, 상기의 조성식으로 나타내는 금속 산화물층이면 대부분의 경우, 체적 저항률이 1000 GΩ·㎝ 이상이 되지만, 절연성 및 열전도성을 높이는 관점에서, x 는 40 이상인 것이 바람직하고, 그리고, 57 이하인 것이 바람직하고, y 는 43 이상인 것이 바람직하고, 그리고, 60 이하인 것이 바람직하고, z 는 0.1 이상인 것이 바람직하고, 그리고, 8 이하인 것이 바람직하다. z 가 0.1 보다 작은 경우에는, 금속 산화물막이 지나치게 단단해져 방열 회로 기판에 변형이 발생했을 때에 금속 산화물층이 균열되기 쉬워진다. 또, z 가 8 보다 커지면 400 V 보다 큰 전압이 인가됐을 때에 절연성이 저해될 가능성이 있다. 또, 불순물에 의한 체적 저항값의 저하를 방지하는 관점에서, T 는 탄소 원자, 수소 원자, 질소 원자, 인 원자, 황 원자, 할로겐 원자 및 그들 원자의 조합이 바람직하다.
상기 절연층은, 두께가 0.2 ㎛ 이상 30 ㎛ 이하이고, 보다 높은 절연성이 요구되는 경우, 두께가 0.8 ㎛ 이상 30 ㎛ 이하인 것이 바람직하다. 두께가 0.2 ㎛ 보다 작으면 절연 성능이 떨어지고, 30 ㎛ 보다 크면 100 ℃ 이상으로 가열했을 때에 절연층에 크랙이 발생하는 경우가 있다.
상기 절연층은, 직류 전압 400 V 인가시의 체적 저항률이 1000 GΩ·㎝ 이상이다. 따라서, 도전 금속층과 금속재 사이에서 400 V 이하의 전압으로 회로가 쇼트되는 레벨의 전기가 흐르는 경우는 없다. 상기 절연층은, 체적 저항률이 2000 GΩ·㎝ (2 TΩ·㎝) 이상인 것이 바람직하고, 80000 GΩ·㎝ (80 TΩ·㎝) 이상인 것이 보다 바람직하다.
상기 절연층은, 공극률이 10 ％ 이하이다. 상기 절연층은, 방열성을 높이는 관점에서, 공극률이 5 ％ 이하인 것이 바람직하고, 3 ％ 이하인 것이 보다 바람직하고, 1 ％ 이하인 것이 더욱 바람직하다. 여기서, 공극률은 기공률이라고 불리는 경우도 있는 측정값이며, 금속 산화물층 중에서 기체가 차지하는 공간의 체적비이다. 절연층 중에 공극이나 크랙, 보이드 등이 발생하면 공극률의 값은 커진다. 공극률의 측정 방법은 아르키메데스법이나 수은 기공률법, 중량 기공률법 등이 알려져 있으며 특별히 한정되지 않는다. 단, 본 발명의 절연층 (금속 산화물층) 과 같이 10 ％ 이하의 공극률을 측정하려면 전술한 측정법은 적용할 수 없다. 이 때문에, 10 ％ 이하의 공극률에 관해서는, 절연층 (금속 산화물층) 의 전자 현미경 사진을 촬영하여, 절연층 (금속 산화물과 공극의 합계) 의 면적 (S1) 과, 동일하게 전자 현미경 사진 중의 공간의 면적 (S2) 를 산출하고, 이하의 식으로부터 구하는 것으로 한다.
공극률 ＝ S2 × 100/S1 (％)
상기 절연층은, 상기 절연층의 도전 금속층측의 표면 조도 (Ra2) 가 0.3 ㎛ 이하인 것이 바람직하고, 0.1 ㎛ 이하인 것이 보다 바람직하다. 상기 표면 조도 (Ra2) 가 0.3 ㎛ 보다 큰 경우에는, 고온하에 반복 노출됐을 때에 도전 금속층에 크랙이 발생하는 경우가 있다. 150 ℃ 이상의 내열성이 요망되는 경우에는, 상기 표면 조도 (Ra2) 가 0.1 ㎛ 이하인 것이 보다 바람직하다.
상기 금속 산화물층은, 탄소 원자의 함유량이, 방열성 및 절연성을 가진 채 금속재에 대한 밀착성이나 유연성을 높이는 관점에서, 0.1 질량％ 이상인 것이 바람직하고, 0.2 질량％ 이상인 것이 보다 바람직하다. 0.1 질량％ 보다 탄소 원자의 함유량이 낮아지면, 금속 산화물층이 단단해져, 방열 회로 기판에 휨이 발생했을 때에 밀착성이나 유연성이 충분하지 않아 균열되어 버릴 가능성이 있다. 또, 5 질량％ 이하인 것이 보다 바람직하고, 3 질량％ 이하인 것이 보다 바람직하다. 3 질량％ 를 초과하면 400 V 이상의 전압이 인가됐을 때에 절연성이 저해될 가능성이 있다. 상기 금속 산화물층의 탄소 원자의 함유량은, 다이나믹 SIMS 에 의해 측정할 수 있다.
상기 절연층 (금속 산화물층) 의 형성 방법은, 특별히 한정되는 것은 아니고, 예를 들어, 공극률 10 ％ 이하나 체적 저항률 1000 GΩ·㎝ 이상을 달성하기 위해서는, 진공 증착이나 이온 플레이팅, 스퍼터링 등의 물리 기상 성장법이나, 플라즈마 CVD 나 원자층 퇴적 (ALD), 유기 금속 CVD, 미스트 CVD 등의 화학 기상 성장법이나, 스프레이나 잉크젯, 스핀 코트, 딥 코트와 같이 도공액을 금속재 상에서 반응시키는 도포법을 바람직하게 들 수 있다. 그 중에서도, 성막 속도나 성막의 균일성이 우수한 점에서, 화학 기상 성장법과 도포법이 바람직하다.
상기 화학 기상 성장법과 도포법에 있어서는, 알루미늄의 염 또는 착물을 포함하는 도공액을 230 ℃ 이상 450 ℃ 이하의 온도 분위기하에서 금속재 상에 있어서 가열 반응시킴으로써 금속 산화물층을 성막하는 것이, 금속재 중의 구리 원자나 알루미늄 원자와 절연층 중의 알루미늄 원자가 직접 혹은 산소 결합을 개재하여 결합하기 때문에 계면의 밀착성이 높아져 바람직하다. 성막 온도가 450 ℃ 를 초과하면, 금속재에 대해 열부하가 커서 얻어지는 방열 회로 기판의 치수 안정성이 나빠지는 데다가, 금속재와 절연층의 열팽창률의 차가 큰 점에서 실온으로 되돌린 후의 금속 산화물층에 크랙이 발생하는 경우가 있다.
특히, 금속재 상에서 도공액을 가열 반응시킬 때에, 상기 도공액을 박무화 또는 미스트화시켜 얻어진 미스트 또는 액적을, 질소 등의 캐리어 가스로 금속재 상에 반송하고, 이어서 상기 미스트 또는 액적을 230 ℃ 이상 450 ℃ 이하의 온도 분위기하, 상기 금속재 상에서 가열 반응시킴으로써 성막하는 방법 (이하, mCVD 로 약기한다.) 이 가장 바람직하다. 이 방법은 화학 기상 성장법의 한 종류이다. 이와 같이, 알루미늄의 염 또는 착물을 포함하는 도공액을 미소한 액적으로 하여 반응시킴으로써, 막 두께가 얇고 균일하고 공극률이 3 ％ 이하이고, 또한, 표면 조도 (Ra1) 이 1.0 ㎛ 이하인 금속재에 성막함으로써, 표면 조도 (Ra2) 가 0.3 ㎛ 이하인 금속 산화물층이 얻어진다. 또, 이 방법이면, 박무화 또는 미스트화시켜 도공액 중의 알루미늄염 또는 알루미늄 착물의 반응성이 올라가 있기 때문에, 230 ℃ 이상 450 ℃ 이하라는 온도에서 금속 산화물층을 얻을 수 있는 점에서, 금속재를 열화시키지 않고 성막할 수 있고, 높은 체적 저항률을 갖는 금속 산화물층이 얻어진다. 또한, mCVD 로 230 ℃ 이상 450 ℃ 이하의 온도 영역에서 성막함으로써, 금속 산화물층의 탄소 원자의 함유량을 0.1 질량％ 이상 5 질량％ 이하의 범위에서 제어하는 것이 가능하다. mCVD 및 그 장치로는, 예를 들어, 일본 공개특허공보 2018-140352호, 일본 공개특허공보 2018-172793호 등이 참고가 된다.
상기 도공액은, 알루미늄 착물을 0.2 질량％ 이상 20 질량％ 이하 포함하는 것이 바람직하다. 알루미늄 착물이 0.2 질량％ 보다 적으면 성막 시간이 길어지고, 20 질량％ 보다 많아지면 금속 산화물층의 표면 조도 (Ra2) 가 커지는 경우가 있다.
상기의 mCVD 에 있어서는, 금속의 산화를 억제하기 위해 산소가 1 ％ 이하인 환경하에서 성막하는 것이 바람직하다. 또, 박무화된 도공액에 대한 인화를 방지하기 위해 산화원으로서 물을 사용하는 것이 바람직하다. 여기서, 산화원이란 알루미늄염이나 알루미늄 착물을 알루미나로 하기 위한 산소 원자의 공급원이다.
이와 같이, 금속재 상에서 알루미늄의 염 또는 착물을 포함하는 도공액을 미소한 액적으로 한 후에 반응시킴으로써, 금속재의 표면의 요철을 메우는 것도 가능해진다.
＜도전 금속층＞
본 발명의 도전 금속층의 소재는, 일반적으로 전극으로서 사용되는 금속이면 특별히 한정되는 것은 아니다. 상기 도전 금속층의 소재의 예로는, 예를 들어, 구리, 은, 크롬, ITO, IZO 등을 들 수 있다. 또, 전극의 두께는 특별히 한정되는 것은 아니고, 예를 들어, 0.5 ㎛ 이상 0.5 ㎜ 이하의 것을 들 수 있다.
상기 방열 회로 기판에 있어서, 상기 도전 금속층과 상기 금속재는, 통전되어 있지 않을 것이 요구되는데, 그 확인 방법으로는, 금속재와 도전 금속층에 5 V 의 직류 전압을 인가했을 때에, 1 ㎃ 이상의 전류가 흐르지 않으면 되는 것으로 한다.
상기 도전 금속층의 형성 방법은, 특별히 한정되는 것은 아니고, 예를 들어, 회로상으로 가공한 구리박을 첩합하거나, 도금 형성 후에 회로상으로 에칭하거나, 도전 금속층 증착 후에 회로상으로 에칭하거나 하는 방법을 들 수 있다.
상기 절연층과 상기 도전 금속층 사이에는, 필요에 따라 접착제층이나 앵커층 등을 형성해도 된다.
본 발명의 방열 회로 기판은, 보다 높은 방열성이 요망되는 경우에는, 상기 금속재가 접착제 또는 그리스로 히트 싱크에 결합된 방열 부재로서 사용하는 것이 바람직하다. 상기 접착제 또는 그리스는 열전도성이 높은 것을 사용하는 것이 바람직하다.
본 발명의 방열 회로 기판의 일반적인 사용 방법으로는, 도전 금속층 상에 반도체 칩 등의 통전됨으로써 발열하는 발열체가 형성되고, 발열체로부터 발생한 열은 절연층 (금속 산화물층) 을 경유하여 금속재에 방열된다.
실시예
이하에 실시예 및 비교예를 들어 본 발명을 더욱 구체적으로 설명한다.
＜제조예＞
＜도공액의 조제＞
표 1 에 기재된 원료 및 배합비 (질량％) 로 도공액을 조제하였다.
Figure pct00001
표 1 중, Al(acac)3 은, 알루미늄트리스(아세틸아세토네이트) (「알루미늄 킬레이트 A」, 카와켄 파인 케미컬 (주) 사 제조) ;
Al(iPr)2Eacac 는, 알루미늄에틸아세토아세테이트디이소프로필레이트 (「ALCH」, 카와켄 파인 케미컬 (주) 사 제조) ;
Al(Eacac)3 은, 알루미늄트리스(에틸아세토아세테이트) (「ALCH-TR」, 카와켄 파인 케미컬 (주) 사 제조) ;
Al(Eacac)2acac 는, 알루미늄모노아세틸아세토네이트비스(에틸아세토아세테이트) (「알루미늄 킬레이트 D」, 카와켄 파인 케미컬 (주) 사 제조) 를 나타낸다.
＜실시예 1＞
＜절연층 (금속 산화물층) 의 형성＞
도 1 에 나타내는 성막 장치 (mCVD 의 장치) 를 사용하여, 이하의 방법으로 금속재 상에 절연층 (금속 산화물층) 을 형성하였다. 유리제의 원통 (직경 13 ㎝, 높이 15 ㎝) 의 바닥부로부터 1 ㎝ 의 위치에 폴리프로필렌제 필름을 O 링과 코킹제로 고정시켰다. 원통의 상부는 테플론 (등록상표) 제의 덮개를 형성하고, 덮개에는 2 개 지점 구멍을 뚫고, 질소 가스 공급용과 미스트 반송용의 유리제 배관을 삽입하였다. 미스트 반송용의 유리관은 핫 플레이트 상의 금속재로부터 1 ㎝ ∼ 2 ㎝ 의 거리까지 설치하였다. 원통은 수욕에 침지하고, 폴리프로필렌의 바로 아래에 초음파 진동자 (초음파 박무화 유닛 HMC-2401 ; 혼다 전자 (주) 사 제조) 를 설치하였다. 핫 플레이트는 질소를 충전한 박스 내에 설치해 두고, 산소 농도는 1 ％ 이하로 관리하였다. 원통 안에 상기의 도공액을 넣고 초음파 진동자를 기동시켜, 수조의 물 및 폴리프로필렌을 경유하여 초음파가 도공액에 전달되고, 도공액의 일부를 박무화시켰다. 박무화된 도공액을 질소 가스에 의해 금속재 상 (30 ㎜ × 30 ㎜) 에 수송하였다. 금속재는 핫 플레이트에 의해 가열되어 있고, 박무화된 도공액을 금속재 상에서 화학 반응시켜 금속 산화물층을 형성하여, 적층체를 얻었다. 또한, 금속 산화물층의 막 두께는 성막 시간 (박무화된 도공액을 금속재에 분사한 시간) 에 의해 조정하고, 이하의 방법으로 측정하였다. 질소 가스 유량은 6 L/min, 초음파 진동자의 진동수 2.4 ㎒ 전압 24 V 전류 0.6 A 로 하였다. 또, 사용한 금속재, 도공액, 핫 플레이트 온도 등의 조건은, 표 2 에 나타낸다.
＜금속 산화물층의 막 두께의 측정＞
금속 산화물층의 막 두께의 측정은, 상기의 금속재 대신에 크롬 유리 상에 금속 산화물층을 형성하고, 반사 분광식 막 두께 측정계 (F20 ; 필메트릭스 (주) 사 제조) 에 의해 측정하였다. 크롬 유리 상과 금속재 상은 동일한 막 두께로 금속 산화물층이 성막되어 있는 것으로 하였다. 단, 후술하는 실시예 6, 7, 9, 13 및 비교예는 금속 산화물층이 투명하지 않기 때문에, 이온 밀링법으로 단면을 형성하고, 주사형 전자 현미경으로 현미경 사진을 촬영하여 막 두께를 측정하였다.
＜금속재 및 금속 산화물층의 표면 조도의 측정＞
금속재의 표면 조도 (Ra1) 및 금속 산화물층의 표면 조도 (Ra2) 를 접촉식 표면 조도계 (DektakXT-S ; 브루커 재팬 (주) 사 제조) 로 측정하였다. 기재 중심부를 0.5 ㎜ 측정하고, 산술 평균 조도를 산출하였다.
＜금속 산화물층의 조성의 측정＞
다이나믹 SIMS 에 의해 알루미늄 원자, 산소 원자, 탄소 원자의 단위 체적당 질량 및 그 비를 산출하였다. 측정 장치로는, PHI ADEPT (알박·파이 (주) 사 제조) 를 사용하고, 1 차 이온종으로는 Cs+, 1 차 가속 전압으로는 5.0 ㎸, 검출 영역은 45 × 45 ㎛ 로 하였다. 샘플로는, 유리 상에 1 ㎛ 의 금속 산화물을 형성한 것을 준비하였다. 샘플 중심부를 심부 방향으로 측정하고, 규소를 검출한 포인트를 깊이 1 ㎛ 로 규정하였다. 알루미늄 원자, 산소 원자, 탄소 원자 각각의 2 차 이온 강도, 상대 감도 계수 및 원자량으로부터, 3 개의 원자의 질량비를 산출하였다. 단위 체적당 3 개의 원자 질량의 합계값과 금속 산화물층의 비중에 1 ％ 이상의 차가 없었던 점에서, 금속 산화물층은 주로 3 개의 원자로 구성되는 것으로 하여, 3 개의 원자의 단위 체적당 질량비를 조성비로서 산출하였다.
상기에서 얻어진 적층체를 사용하여, 이하의 평가를 실시하였다.
＜밀착성＞
밀착성은, 내냉열 시험 후의 금속재와 금속 산화물의 박리의 유무에 의해 평가하였다. 구체적으로는, 30 ㎜ × 30 ㎜ 의 적층체에 대해, 에스펙 (주) 사 제조 TSA-103ES-W 냉열 시험기로, －40 ℃ 35 분과 200 ℃ 35 분을 1 사이클로 하여, 100 사이클의 내냉열 시험을 실시하였다. 시험 후의 적층체를 육안으로 관찰하여, 박리가 없는 것을 양호「○」, 박리는 없지만 크랙이 있는 것을 가능「△」, 박리가 있었던 것을 불가「×」로 하여 평가하였다.
＜절연성＞
30 ㎜ × 30 ㎜ 의 적층체의 금속 산화물층 상에, 도전 금속층으로서 은 페이스트 (도타이트 FA-451A ; 후지쿠라 화성 (주) 사 제조) 로 직경 10 ㎜ 의 원상 주전극을 형성하여, 방열 회로 기판을 제조하였다. 얻어진 방열 회로 기판을 사용하여, (주) ADC 사 제조 5450 고저항계로, 금속재와 주전극 사이에 400 V 의 직류 전압을 인가하여 전류를 측정함으로써, 체적 저항률의 측정을 실시하였다. 체적 저항률이 2000 GΩ·㎝ 이상인 것을 양호「○」, 체적 저항률이 1000 GΩ·㎝ 이상 2000 GΩ·㎝ 미만인 것을 가능「△」, 체적 저항률이 1000 GΩ·㎝ 미만을 불가「×」로 하여 평가하였다.
＜공극률＞
금속 산화물층에 대해, 이온 밀링법으로 단면을 형성하고, 500 ㎚ × 500 ㎚ 이상의 현미경 사진을 얻었다. 당해 현미경 사진의 절연층 (금속 산화물과 공극의 합계) 의 면적 (S1 ＝ 500 ㎚ × 500 ㎚) 과, 동일하게 전자 현미경 사진 중의 공간의 면적 (S2) 를 산출하고, 이하의 식으로부터 구하였다. 공간의 면적으로는, 장변이 10 ㎚ 이상인 공간을 전부 면적 산출하여 합산하였다.
공극률 ＝ S2 × 100/S1 (％)
공극률이 10 ％ 이하인 것을 양호「○」, 공극률이 10 ％ 보다 큰 것을 불가「×」로 하여 평가하였다.
＜열전도성 (방열성)＞
봄베의 질소로 치환된 드라이 글로브 박스 중에서, 30 ㎜ × 30 ㎜ 의 적층체의 금속 산화물층 상에, 조해되어 있지 않은 아세트산암모늄 (융점 112 ℃) 의 입자를 10 입자 정도 올리고, 금속재를 아래로 하여 120 ± 3 ℃ 의 핫 플레이트에 올렸다. 아세트산암모늄이 융해되는 모습을 CCD 카메라로 확대 촬영하여, 핫 플레이트에 올리고 나서 아세트산암모늄이 완전히 액체가 될 때까지의 시간 T1 을 측정하였다. 시간 T1 이 120 초 이하인 것을 양호「○」, 시간 T1 이 120 초 초과 150 초 이하인 것을 가능「△」, 시간 T1 이 150 초보다 큰 것을 불가「×」로 하여 평가하였다.
＜도전 금속층의 형성의 확인＞
금속 산화물층의 중심 부근 상에, 도전 금속층으로서 은 페이스트 (도타이트 FA-451A ; 후지쿠라 화성 (주) 사 제조) 를 스크린 인쇄로 2 ㎜ × 20 ㎜ (두께 20 ∼ 30 ㎛) 로 인쇄하고, 150 ℃ × 30 min 가열하고, 추가로 200 ℃ × 24 h 가열하여 전극을 형성하여, 방열 회로 기판을 제조하였다. 전극의 장변의 양단에 5 V 의 전압을 인가하여 전기 저항을 측정하였다. 전기 저항이 5 × 10-3 Ω·㎝ 이하인 것을 양호「○」, 전기 저항이 5 × 10-3 Ω·㎝ 보다 큰 것을 불가「×」로 하였다. 또, 전극에 크랙이 발생되어 있는 경우에도 불가「×」로 하였다. 전기 저항이 5 × 10-3 Ω·㎝ 이하여도 도전 금속층에 크랙을 육안으로 확인할 수 있었던 경우에는 가능「△」로 하였다.
＜도전 금속층과 금속재의 통전의 확인＞
상기에서 얻어진 방열 회로 기판을 사용하여, 은 페이스트로 형성한 전극과 금속재에 5 V 의 전압을 인가하여, 흐른 전류가 1 ㎃ 이하인 것을 양호「○」, 흐른 전류가 1 ㎃ 보다 큰 경우를 불가「×」로 하였다.
＜실시예 2-12, 및 14＞
실시예 1 의 절연층 (금속 산화물층) 의 형성의 조건을, 표 2 에 나타내는 조건으로 바꾼 것 이외에는, 실시예 1 과 동일한 조작으로, 적층체를 제조하고, 상기의 평가를 실시하였다. 결과를 표 2 에 나타낸다.
＜실시예 13＞
화학 공학 논문집「CVD 법에 의한 알루미나 박막의 제조와 반응 속도 해석」(1998년 24권 1호 p.81-85) 을 참고로 하고, 내열식 CVD 장치를 사용하여, 알루미늄트리이소프로폭시드를 원료로 하여 금속재 상에 금속 산화물층을 성막하여 적층체를 제조하고, 상기의 평가를 실시하였다. 여기서, 성막 시간은 90 분, 성막 온도는 630 ℃, 산소 유량은 6 L/min 으로 하였다. 성막 후의 금속재는 산화구리를 형성하여 흑화되어 있으며, 금속 산화물층에는 다수의 크랙을 육안으로 관측할 수 있었다.
Figure pct00002
＜비교예 1＞
특허문헌 1 의 실시예 1 을 참고로 회로 기판을 얻었다. 구체적으로는, 알루미늄으로 이루어지는 두께 0.4 ㎜ 의 금속재 (30 ㎜ × 30 ㎜) 와 질화알루미늄 (AlN) 으로 이루어지는 두께 635 ㎛ 의 금속 산화물 기판 (세라믹스 기판 ; 30 ㎜ × 30 ㎜) 을 Al-7.5 질량％ Si 합금으로 이루어지는 브레이징재박 (두께 12 ㎛) 을 개재하여 적층하고, 630 ℃ × 6.0 × 10-4 Pa 의 분위기에서 핫 프레스기로 가온 가압하여 접합하였다. 얻어진 회로 기판에 대해, 상기의 평가를 실시하였다. 결과를 표 3 에 나타낸다.
＜비교예 2＞
특허문헌 2 의 실시예 1 을 참고로 회로 기판을 얻었다. 구체적으로는, 알루미늄으로 이루어지는 두께 0.3 ㎜ 의 금속재 (30 ㎜ × 30 ㎜) 의 일방의 면에 비스페놀 A 에폭시 수지와 3 or 4-메틸-1,2,3,6-테트라하이드로 무수 프탈산으로 이루어지는 열경화 수지를 20 ㎛ 도포하고 230 ℃ × 3 시간 가열하여 경화시켰다. 그 후, 옥살산 수용액 중에서 열경화 수지를 도포하지 않은 면을 양극 산화 처리하여, 80 ㎛ 의 알루마이트층을 얻었다. 알루마이트층의 두께는 이온 밀링법으로 단면을 형성하고, 주사형 전자 현미경으로 현미경 사진을 촬영하여 막 두께를 측정하였다. 얻어진 회로 기판에 대해, 상기의 평가를 실시하였다. 결과를 표 3 에 나타낸다.
＜비교예 3＞
특허문헌 3 을 참고로 회로 기판을 얻었다. 구체적으로는, 구리로 이루어지는 두께 0.5 ㎜ 의 금속재 (30 ㎜ × 30 ㎜) 의 일방의 면에, 알루미나 분말 (6103 ; Metco 사 제조) 을 1650 ℃ 에서 금속 산화물층이 95 ㎛ 가 되도록 용사하였다. 용사층의 두께는 이온 밀링법으로 단면을 형성하고, 주사형 전자 현미경으로 현미경 사진을 촬영하여 막 두께를 측정하였다. 얻어진 회로 기판에 대해, 상기의 평가를 실시하였다. 결과를 표 3 에 나타낸다.
＜비교예 4＞
특허문헌 4 의 실시예 1 을 참고로 회로 기판을 얻었다. 구체적으로는, SUS316 으로 이루어지는 두께 0.5 ㎜ 의 금속재 (30 ㎜ × 30 ㎜) 의 일방의 면에, 실시예 1 에서 사용한 성막 장치를 사용하여, 도공액으로서 1 wt％ 아세틸아세토네이트주석 (II) 수용액 (표 3 에서는, 도공액 E 라고 칭한다.) 을 사용하고, 핫 플레이트 온도를 450 ℃ 로 하여 금속 산화물층을 성막하였다. 금속 산화물층의 두께는 이온 밀링법으로 단면을 형성하고, 주사형 전자 현미경으로 현미경 사진을 촬영하여 막 두께를 측정하였다. 얻어진 회로 기판에 대해, 상기의 평가를 실시하였다. 결과를 표 3 에 나타낸다.
＜비교예 5＞
실시예 1 의 절연층 (금속 산화물층) 의 형성의 조건을, 표 3 에 나타내는 조건으로 바꾼 것 이외에는, 실시예 1 과 동일한 조작으로, 적층체를 제조하고, 상기의 평가를 실시하였다. 결과를 표 3 에 나타낸다.
Figure pct00003
비교예 1 은 방열 회로 기판의 제조 방법으로서 일반적인 열 프레스법으로 제조한 방열 회로 기판이다. 비교예 1 에서 얻어지는 방열 회로 기판의 절연층은, 공극률이 낮고, 또 두껍기 때문에 실시예에 비해 열전도성이 낮은 결과가 되었다.
비교예 2 는 양극 산화법으로 제조한 방열 회로 기판이다. 비교예 2 에서 얻어지는 방열 회로 기판은, 실시예에 비해 절연성이 낮을 뿐만 아니라 방열성도 충분하지 않은 결과가 되었다.
비교예 3 은 용사법으로 제조한 방열 회로 기판이다. 비교예 3 에서 얻어지는 방열 회로 기판은, 공극률이 낮고, 또 두껍기 때문에 실시예에 비해 열전도성이 낮은 결과가 되었다.
비교예 4 는 mCVD 법으로 제조한 방열 회로 기판이다. 비교예 4 에서 얻어지는 방열 회로 기판은 절연층의 조성이나 기재의 종류가 본 특허의 청구의 범위에서 벗어나기 때문에, 절연성이나 열전도성이 충분하지 않았다. 또, 기재의 표면 조도 (Ra1) 도 크기 때문에, 도전 금속층의 형성에 있어서 전극에 크랙이 발생하였다.
비교예 5 는 비교예 4 와 동일하게 mCVD 법으로 제조한 방열 회로 기판이며, 본 발명의 절연층을 적용한 것이다. 비교예 4 에 비해 절연성은 높아졌지만, 기재와의 상성이 나쁘기 때문에 밀착성이 낮은 데다가, 열전도성도 낮았다. 또, 기재의 표면 조도 (Ra1) 도 크기 때문에, 도전 금속층의 형성에 있어서 전극에 크랙이 발생하였다.

Claims (7)

  1. 절연층의 편면에 인접하여 금속재, 및 상기 절연층의 타면에 도전 금속층이 형성된 방열 회로 기판으로서,
    상기 금속재는, 재질이 구리 혹은 구리 합금, 또는 알루미늄 혹은 알루미늄 합금이고, 또한 두께가 0.2 ㎜ 이상 20 ㎜ 이하인 시트 형상이고,
    상기 절연층은, 조성식 : AlxOyTz
    (식 중, Al 은 알루미늄 원자를 나타내고, O 는 산소 원자를 나타내고, T 는 Al 및 O 이외의 단독 또는 복수의 원자를 나타낸다. x, y, z 는 질량비를 나타내고, x ＋ y ＋ z ＝ 100 이고, x 는 30 이상 60 이하이고, y 는 40 이상 70 이하이고, z 는 0 이상 10 이하이다.) 로 나타내고, 또한
    두께가 0.2 ㎛ 이상 30 ㎛ 이하, 체적 저항률이 1000 GΩ·㎝ 이상, 및 공극률이 10 ％ 이하인 금속 산화물층인 것을 특징으로 하는 방열 회로 기판.
  2. 제 1 항에 있어서,
    상기 금속재의 절연층측의 표면 조도 (Ra1) 은 1.0 ㎛ 이하이고, 상기 절연층의 도전 금속층측의 표면 조도 (Ra2) 는 0.3 ㎛ 이하인 것을 특징으로 하는 방열 회로 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 산화물층은, 탄소 원자의 함유량이 0.1 질량％ 이상 5 질량％ 이하인 것을 특징으로 하는 방열 회로 기판.
  4. 제 1 항 또는 제 2 항에 기재된 방열 회로 기판에 있어서, 상기 금속재는 접착제 또는 그리스로 히트 싱크에 결합되어 이루어지는 것을 특징으로 하는 방열 부재.
  5. 제 1 항 또는 제 2 항에 기재된 방열 회로 기판의 제조 방법으로서,
    상기 절연층은, 상기 금속재 상에서 알루미늄의 염 또는 착물을 포함하는 도공액을 반응시킴으로써 성막하여 형성되는 것을 특징으로 하는 방열 회로 기판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 성막의 방법이, 상기 도공액을 박무화 또는 액적화시켜 얻어진 미스트 또는 액적을, 캐리어 가스로 반송하고, 이어서 상기 미스트 또는 액적을 230 ℃ 이상 450 ℃ 이하의 온도 분위기하, 상기 금속재 상에서 반응시키는 방법인 것을 특징으로 하는 방열 회로 기판의 제조 방법.
  7. 제 5 항에 있어서,
    상기 도공액이 알루미늄 착물을 0.2 질량％ 이상 20 질량％ 이하 포함하는 것을 특징으로 하는 방열 회로 기판의 제조 방법.
KR1020237037559A 2021-08-30 2022-08-23 방열 회로 기판, 방열 부재, 및 방열 회로 기판의 제조 방법 KR20240049513A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021139948 2021-08-30
JPJP-P-2021-139948 2021-08-30
PCT/JP2022/031681 WO2023032748A1 (ja) 2021-08-30 2022-08-23 放熱回路基板、放熱部材、及び放熱回路基板の製造方法

Publications (1)

Publication Number Publication Date
KR20240049513A true KR20240049513A (ko) 2024-04-16

Family

ID=85412570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237037559A KR20240049513A (ko) 2021-08-30 2022-08-23 방열 회로 기판, 방열 부재, 및 방열 회로 기판의 제조 방법

Country Status (6)

Country Link
US (1) US20240268022A1 (ko)
EP (1) EP4398292A1 (ko)
JP (1) JPWO2023032748A1 (ko)
KR (1) KR20240049513A (ko)
CN (1) CN117321755A (ko)
WO (1) WO2023032748A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024185637A1 (ja) * 2023-03-03 2024-09-12 日油株式会社 金属酸化物膜、金属酸化物積層体、及び金属酸化物積層体の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212788A (ja) 2011-03-31 2012-11-01 Dowa Holdings Co Ltd 金属ベース基板およびその製造方法
JP2014207490A (ja) 2014-08-08 2014-10-30 富士電機株式会社 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
JP2018157115A (ja) 2017-03-17 2018-10-04 三菱マテリアル株式会社 絶縁回路基板の製造方法、及び、ヒートシンク付き絶縁回路基板の製造方法
JP2018172793A (ja) 2017-03-31 2018-11-08 株式会社Flosfia 成膜方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09194254A (ja) * 1996-01-17 1997-07-29 Fuji Electric Co Ltd 半導体装置用基板
JP6526995B2 (ja) * 2015-03-25 2019-06-05 京セラ株式会社 放熱基板
JP7126107B2 (ja) 2017-02-28 2022-08-26 株式会社Flosfia 成膜方法
JP7064065B1 (ja) * 2020-06-22 2022-05-09 デンカ株式会社 セラミック焼結体、基板、及び、セラミック焼結体の電気絶縁性を高くする方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212788A (ja) 2011-03-31 2012-11-01 Dowa Holdings Co Ltd 金属ベース基板およびその製造方法
JP2014207490A (ja) 2014-08-08 2014-10-30 富士電機株式会社 絶縁基板、その製造方法、半導体モジュールおよび半導体装置
JP2018157115A (ja) 2017-03-17 2018-10-04 三菱マテリアル株式会社 絶縁回路基板の製造方法、及び、ヒートシンク付き絶縁回路基板の製造方法
JP2018172793A (ja) 2017-03-31 2018-11-08 株式会社Flosfia 成膜方法

Also Published As

Publication number Publication date
CN117321755A (zh) 2023-12-29
JPWO2023032748A1 (ko) 2023-03-09
US20240268022A1 (en) 2024-08-08
WO2023032748A1 (ja) 2023-03-09
EP4398292A1 (en) 2024-07-10

Similar Documents

Publication Publication Date Title
US5917157A (en) Multilayer wiring board laminate with enhanced thermal dissipation to dielectric substrate laminate
JP5430655B2 (ja) ろう材およびこれを用いた放熱基体ならびに電子装置
TW201541529A (zh) 熱管理電路材料、其製造方法、及其形成的製品
KR100917841B1 (ko) 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈및 전자부품 모듈용 금속 기판 제조방법
KR20240049513A (ko) 방열 회로 기판, 방열 부재, 및 방열 회로 기판의 제조 방법
EP0153098B1 (en) Copper foil laminate for use as a base plate or substrate for electronic devices
WO2023176770A1 (ja) 放熱基板、放熱回路基板、放熱部材、及び放熱基板の製造方法
JPH0644824A (ja) 絶縁材及びそれを用いた回路基板
US9093417B2 (en) Heat radiating component and semiconductor package having the same
TWI358401B (en) Aluminum nitride sintered body
KR101037334B1 (ko) 플라즈마 전해 산화법을 이용한 인쇄 회로 기판의 제조방법과 인쇄회로기판 및 전자부품 모듈
EP4015486B1 (en) Ceramic substrate, circuit board and method for producing same, and power module
KR20170075721A (ko) 정전 척 장치
KR20110015098A (ko) 메탈코어 인쇄회로기판의 제조방법
JP4383866B2 (ja) パワー電子ユニット
JP2024127825A (ja) 金属酸化物膜、金属酸化物積層体、及び金属酸化物積層体の製造方法
JP2024113674A (ja) 金属酸化物膜、金属酸化物積層体、及び金属酸化物積層体の製造方法
WO2024185637A1 (ja) 金属酸化物膜、金属酸化物積層体、及び金属酸化物積層体の製造方法
US20110232950A1 (en) Substrate and method for manufacturing the same
JP2017001310A (ja) 熱伝導性に優れた陽極酸化皮膜及びそれを含む積層構造体
JP4831953B2 (ja) 窒化アルミニウム焼結体
US20190056186A1 (en) Cooling device and method for producing the cooling device
KR20100025457A (ko) 절연 금속 부품 및 그 제조 방법
JPH05129467A (ja) 半導体基板
KR20220160563A (ko) 구리 베이스 기판