KR20220077910A - 점광원형 발광 다이오드 및 그 제조 방법 - Google Patents

점광원형 발광 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR20220077910A
KR20220077910A KR1020227010420A KR20227010420A KR20220077910A KR 20220077910 A KR20220077910 A KR 20220077910A KR 1020227010420 A KR1020227010420 A KR 1020227010420A KR 20227010420 A KR20227010420 A KR 20227010420A KR 20220077910 A KR20220077910 A KR 20220077910A
Authority
KR
South Korea
Prior art keywords
layer
type
light emitting
ion implantation
opening
Prior art date
Application number
KR1020227010420A
Other languages
English (en)
Inventor
마사토시 이와타
나루키 신도
Original Assignee
도와 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도와 일렉트로닉스 가부시키가이샤 filed Critical 도와 일렉트로닉스 가부시키가이샤
Publication of KR20220077910A publication Critical patent/KR20220077910A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

제조 공정을 간략화할 수 있으며, 또한, 발광 패턴에 있어서의 광방출창 이외로부터의 발광을 저감할 수 있는 점광원형 발광 다이오드 및 그 제조 방법을 제공한다. 본 발명에 따른 점광원형 발광 다이오드는, 기판과, n형 클래드층과, 발광층과, p형 클래드층과, 개구부를 갖는 n형 전류 협착층과, 상기 n형 전류 협착층 상에 마련되는 p형 컨택트층과, 상기 개구부와 중심을 동일하게 하는 광방출창을 갖는 p형 전극을 구비하고, 상기 광방출창의 창 개구폭은, 상기 개구부의 개구폭 이상의 크기이며, 상기 점광원형 발광 다이오드는, 두께 방향에서 상기 p형 컨택트층으로부터 상기 발광층으로 이어지는 수소 이온 주입부를 갖고, 상기 발광층은, 상기 광방출창과 중심을 동일하게 하여 상기 광방출창의 개구폭보다 큰 영역폭을 구비하는 비주입 영역과, 상기 비주입 영역을 둘러싸는 수소 이온 주입 영역을 갖는다.

Description

점광원형 발광 다이오드 및 그 제조 방법
본 발명은 점광원형 발광 다이오드 및 그 제조 방법에 관한 것이다.
근년, 발광 다이오드(LED; Light Emitting Diode)는, 그 발광 파장에 따라 센서, 가스 분석, 차재 카메라, 조명, 신호, 살균, 수지 경화 등의 다양한 용도로 이용되고 있다. 이들 중에서도, 센서 광원 용도 등으로 발광 다이오드를 이용할 경우, 균일한 발광 강도 분포를 나타내는 광을 발광하는 점광원형 발광 다이오드가 이용되고 있다. 일반적인 발광 다이오드에서는 발광 영역으로부터 광이 전체 방향으로 방출되는데, 점광원형 발광 다이오드에서는 특정 방향으로의 광만을 취출한다. 이러한 점광원형 발광 다이오드가, 예를 들면 특허문헌 1에 개시되어 있다.
특허문헌 1에 개시되는 점광원형 발광 다이오드는, 지지 기판 상에, 금속층과, 제1 도전형층과, 발광층과, 전류 협착 구조를 포함하는 제2 도전형층과, 이 발광층에서 발생한 광을 취출하는 광방출창이 형성된 상면 전극을 순차 갖는다. 특허문헌 1의 점광원형 발광 다이오드에서는, 발광층에서의 통전 영역을 그 면 내의 일부로 제한하기 위해, 활성층보다 상방의 제2 도전형층 내에 수소 이온 주입에 의해 형성한 전류 블록 영역을 마련함으로 전류 협착 구조를 형성한다. 또한, 활성층으로부터 그 하방의 지지 기판 측을 향하는 광 중의 일부를 활성층 하방의 금속 반사면에 의해 반사시켜 광방출창으로부터 취출하면서, 활성층 하방의 광반사 저감면에 의해 흡수시킨다.
특허문헌 1에서는, 상기 점광원형 발광 다이오드를, 결정 성장 공정, 유전체층 형성 공정, 중간 전극 형성 공정, 금속층 형성 공정, 확산 방지 배리어층 형성 공정, 지지 기판 접합 공정, 성장 기판 분리 공정, 전류 협착 구조 형성 공정 및 전극 형성 공정을 거침으로써 제조한다.
일본 특허공개 2015-170717호 공보
특허문헌 1의 기술에서는 상술한 금속 반사면 및 광반사 저감면을 발광층 하방에 형성하기 위해 제조 공정이 복잡화된다. 또한, 근년, 발광 패턴에 있어서의 광방출창 이외로부터의 발광을 가능한 한 저감할 수 있는 점광원형 발광 다이오드가 요구되고 있다.
그래서 본 발명은 제조 공정을 간략화할 수 있으며, 또한, 발광 패턴에 있어서의 광방출창 이외로부터의 발광을 저감할 수 있는 점광원형 발광 다이오드 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은 상기의 과제를 해결하기 위해 예의(銳意) 검토를 거듭했다. 그리고, 기판 상에 n형 클래드층, 발광층, p형 클래드층, 개구부를 갖는 n형 전류 협착층, p형 컨택트층을 순차 형성하고, 또한 광방출창을 갖는 p형 전극을 마련한 점광원형 발광 다이오드에 있어서 수소 이온 주입부를 형성하는 것을 상기했다. 그리고, 두께 방향에서 p형 컨택트층으로부터 발광층으로 이어지는 수소 이온 주입부를 마련함으로써 발광 패턴에 있어서의 광방출창 이외로부터의 발광을 저감할 수 있는 것을 지견(知見)했다. 본 발명은 상기 지견에 의거하여 완성된 것이며, 그 요지 구성은 이하와 같다.
(1) 기판과,
상기 기판 상의 n형 클래드층과,
상기 n형 클래드층 상의 발광층과,
상기 발광층 상의 p형 클래드층과,
상기 p형 클래드층 상에 마련되고, 상기 p형 클래드층의 일부를 노출시키는 개구부를 갖는 n형 전류 협착층과,
상기 p형 클래드층의 노출면 상 및 상기 n형 전류 협착층 상에 마련되는 p형 컨택트층과,
상기 p형 컨택트층 상에 마련되고, 상기 개구부와 중심을 동일하게 하는 광방출창을 갖는 p형 전극을 구비하는 점광원형 발광 다이오드로서,
상기 광방출창의 창 개구폭은, 상기 개구부의 개구폭 이상의 크기이며,
상기 점광원형 발광 다이오드는, 두께 방향에서 상기 p형 컨택트층으로부터 상기 발광층으로 이어지는 수소 이온 주입부를 갖고,
상기 발광층은, 상기 광방출창과 중심을 동일하게 하여 상기 광방출창의 창 개구폭보다 큰 영역폭을 구비하는 비주입 영역과, 상기 비주입 영역을 둘러싸는 수소 이온 주입 영역을 갖는 것을 특징으로 하는 점광원형 발광 다이오드.
(2) 상기 발광층에서의 상기 수소 이온 주입 영역의 수소 농도가 상기 비주입 영역의 수소 농도의 3.0배 이상이며, 또한, 상기 수소 이온 주입 영역의 수소 농도가 5.0 × 1017atoms/㎤ 이상인, 상기 (1)에 기재된 점광원형 발광 다이오드.
(3) 상기 수소 이온 주입 영역에서의 수소 농도가 2.0 × 1019atoms/㎤ 이하인, 상기 (2)에 기재된 점광원형 발광 다이오드.
(4) 기판 상에, n형 클래드층, 발광층, p형 클래드층 및 n형 반도체층을 순차 형성하는 반도체층 형성 공정과,
상기 n형 반도체층에 개구폭 A의 개구부를 형성하여, 상기 p형 클래드층의 일부를 노출시키는 n형 전류 협착층을 형성하는 n형 전류 협착층 형성 공정과,
상기 p형 클래드층의 노출면 상 및 상기 n형 전류 협착층 상에 p형 컨택트층을 형성하는 p형 컨택트층 형성 공정과,
상기 p형 컨택트층 상에, 상기 개구부와 중심을 동일하게 하고, 마스크폭 B의 마스크를 형성하는 마스크 형성 공정과,
상기 p형 컨택트층의 표면으로부터 수소 이온을 주입하여, 두께 방향에서 상기 p형 컨택트층으로부터 상기 발광층으로 이어지는 수소 이온 주입부를 형성하는 수소 이온 주입 공정과,
상기 마스크를 제거하고, 그 다음에 상기 p형 컨택트층 상에, 상기 개구부와 중심을 동일하게 하고, 상기 개구부의 개구폭 A 이상이며, 또한, 상기 마스크폭 B보다 작은 창 개구폭 C를 구비하는 광방출창을 갖는 p형 전극을 형성하는 p형 전극 형성 공정
을 포함하는 것을 특징으로 하는 점광원형 발광 다이오드의 제조 방법.
(5) 상기 수소 이온 주입 공정에서의 수소 이온의 도즈량이 1.0 × 1013atoms/㎠ 이상인, 상기 (4)에 기재된 점광원형 발광 다이오드의 제조 방법.
(6) 상기 수소 이온 주입 공정에서의 수소 이온의 도즈량이 2.0 × 1015atoms/㎠ 이하인, 상기 (5)에 기재된 점광원형 발광 다이오드의 제조 방법.
본 발명에 의하면, 제조 공정을 간략화할 수 있으며, 또한, 발광 패턴에 있어서의 광방출창 이외로부터의 발광을 저감할 수 있는 점광원형 발광 다이오드 및 그 제조 방법을 제공할 수 있다.
도 1은 본 발명의 점광원형 발광 다이오드의 일례를 나타내는 모식 단면도이다.
도 2는 본 발명의 점광원형 발광 다이오드의 제조 공정의 일례를 설명하기 위한 모식 단면도이다.
도 3은 도 2에 이어지는, 본 발명의 점광원형 발광 다이오드의 제조 공정의 일례를 설명하기 위한 모식 단면도이다.
도 4는 도 3에 이어지는, 본 발명의 점광원형 발광 다이오드의 제조 공정의 일례를 설명하기 위한 모식 단면도이다.
도 5는 도 4에 이어지는, 본 발명의 점광원형 발광 다이오드의 제조 공정의 일례를 설명하기 위한 모식 단면도이다.
도 6은 실시예 1 ∼ 2 및 비교예 1에 있어서, SIMS에 의해 얻은 깊이 방향의 수소 농도 및 Ga, Al, In 강도 프로파일이다.
도 7은 실시예 1의 점광원형 발광 다이오드를 발광시켰을 때의 발광 강도 분포의 그래프 및 발광 사진을 함께 나타낸 도면이다.
도 8은 비교예 1의 점광원형 발광 다이오드를 발광시켰을 때의 발광 강도 분포의 그래프 및 발광 사진을 함께 나타낸 도면이다.
도 9는 실시예 2의 점광원형 발광 다이오드를 발광시켰을 때의 발광 사진이다.
도 10은 비교예 2의 점광원형 발광 다이오드를 발광시켰을 때의 발광 사진이다.
본 발명에 따른 실시형태의 설명에 앞서, 본 명세서에 있어서의 다양한 정의에 대해서 설명한다.
(다양한 정의)
<Ⅲ-Ⅴ족 화합물 반도체>
우선, 본 명세서에 있어서 단순히 「Ⅲ-Ⅴ족 화합물 반도체」라고 칭할 경우, 그 조성은 일반식: (InaGabAlc)(PxAsySbz)에 의해 표시된다. 여기에서, 각 원소의 조성비에 대해서는 이하의 관계가 성립된다.
Ⅲ족 원소에 대해서, c = 1 ― a ― b, 0 ≤ a ≤ 1, 0 ≤ b ≤ 1, 0 ≤ c ≤ 1
Ⅴ족 원소에 대해서, z = 1 ― x ― y, 0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤ 1
<p형, n형 및 언도프 그리고 도펀트 농도>
본 명세서에 있어서, 전기적으로 p형으로서 기능하는 층을 p형 반도체층(「p형층」이라고 약칭하는 경우도 있음) 등이라고 칭하고, 전기적으로 n형으로서 기능하는 층을 n형 반도체층(「n형층」이라고 약칭하는 경우도 있음) 등이라고 칭한다. 한편, Si, Zn, S, Sn, Mg, Se, C 등의 불순물을 의도적으로는 첨가하고 있지 않을 경우를 「언도프」라고 한다. 언도프인 Ⅲ-Ⅴ족 화합물 반도체층에는, 제조 과정에 있어서의 불가피적인 불순물의 혼입은 있어도 된다. 구체적으로는, 도펀트 농도가 낮을(예를 들면 7.6 × 1015atoms/㎤ 미만) 경우, 「언도프」인 것으로서, 본 명세서에서는 취급하는 것으로 한다. Si, Zn, S, Sn, Mg, Se, C 등의 불순물 농도의 값은, SIMS 분석에 의하는 것으로 한다. 또, 각 반도체층의 경계 부근에 있어서 도펀트 농도의 값은 크고 변이하기 때문에, 각 층의 막두께 방향의 중앙에 있어서의 도펀트 농도의 값을 도펀트 농도의 값으로 한다.
<각 층의 막두께 및 조성>
또한, 형성되는 각 층의 막두께 전체는, 광간섭식 막두께 측정기를 이용하여 측정할 수 있다. 또한, 각 층의 막두께의 각각은, 광간섭식 막두께 측정기 및 투과형 전자 현미경에 의한 성장층의 단면 관찰로부터 산출할 수 있다. 또한, 초격자 구조와 유사할 정도로 각 층의 막두께가 수 ㎚ 정도로 작을 경우에는 TEM-EDS를 이용하여 막두께를 측정할 수 있다. 또, 각 층의 단면도에서, 소정의 층이 메사(경사면)를 가질 경우에도, 그 층의 막두께는 메사를 고려하지 않고, 상기 층의 바로 아래층의 평탄면으로부터의 최대 높이를 이용하는 것으로 한다.
<수소 농도>
수소 농도는 SIMS(이차 이온 질량 분석법, Secondary Ion Mass Spectrometry)에 의해 정하는 것으로 하고, 각 층에서의 깊이 방향의 평균 농도를 채용한다. 또, 본 발명에 있어서의 수소 농도의 값은, SIMS에 있어서 깊이 방향의 위치를 특정하는 것이 용이한 발광층에서의 수소 농도의 값을 사용하는 것으로 한다. 수소 이온 주입된 전체 영역을 수소 이온 주입부라고 하고, 수소 이온 주입부 중 발광층에서의 면 내 방향의 범위를 수소 이온 주입 영역이라고 한다. 그리고, 발광층에서의 상기 수소 이온 주입 영역 이외의 범위를 비주입 영역이라고 한다. 에피택셜 성장 직후의 발광층에는 수소 농도의 웨이퍼면 내 방향에서의 차이는 거의 없다. 마스크를 형성하여 수소 이온 주입을 행함으로써 면 내 방향에서의 수소 농도의 차이가 발생하고, 수소 이온 주입 영역의 수소 농도가, 마스크 바로 아래에서 수소 이온이 주입되어 있지 않은 비주입 영역의 수소 농도의 3.0배 이상이 됨으로써, 수소 농도의 면 내 분포 측정으로부터 수소 이온 주입 영역과 비주입 영역을 구별할 수 있는 것으로 한다. 수소 이온 주입을 하고 있지 않은 에피택셜 성장 직후의 발광층(비주입 영역)의 수소 농도는, 2.0 × 1017atoms/㎤ 이하인 것이 바람직하다.
이하, 도면을 참조하여 본 발명에 따르는 점광원형 발광 다이오드 및 그 제조 방법을 순차 설명한다. 또, 동일한 구성 요소에는 원칙적으로 동일한 참조 번호를 부여하여, 중복되는 설명을 생략한다. 각 도면에서, 설명의 편의상, 기판 및 각 층의 종횡의 비율을 실제의 비율로부터 과장해서 나타내고 있다. 또한, 본 명세서에서 말하는 「동일함」이란, 수학적인 의미에서의 엄밀한 동등함을 의미하는 것이 아니고, 제조 공정상 생기는 불가피한 오차를 비롯해, 본 발명의 작용 효과를 발휘하는 범위에서 허용되는 오차를 포함하는 것을 의미하는 것은 당연하게 이해된다.
(점광원형 발광 다이오드)
도 1을 참조하여, 본 발명의 점광원형 발광 다이오드(100)의 일례를 설명한다. 점광원형 발광 다이오드(100)는, 기판(10)과, 기판(10) 상의 n형 클래드층(31)과, n형 클래드층(31) 상의 발광층(35)과, 발광층(35) 상의 p형 클래드층(37)과, p형 클래드층(37) 상에 마련되고, p형 클래드층(37)의 일부를 노출시키는 개구부(42A)를 갖는 n형 전류 협착층(42)과, p형 클래드층(37)의 노출면(37A) 상 및 n형 전류 협착층(42) 상에 마련되는 p형 컨택트층(60)과, p형 컨택트층(60) 상에 마련되고, 개구부(42A)와 중심을 동일하게 하는 광방출창(92)을 갖는 p형 전극(91)을 적어도 구비한다.
또, 기판(10) 상의 각 층의 사이에는, 도 1에는 도시하지 않은 상기 이외의 층을 갖고 있어도 된다. 예를 들면, 후술하는 초기 성장층, n형 DBR층, 스페이서층이나 p형 DBR층 등을 갖고 있어도 된다. 또한, 도시하지 않은 n형 전극을 갖고 있어도 된다.
그리고, 점광원형 발광 다이오드(100)에 있어서의 광방출창(92)은, 개구부(42A)의 개구폭 A 이상의 크기의 창 개구폭 C를 구비한다(따라서, C ≥ A임). 또한, 점광원형 발광 다이오드(100)는, 두께 방향에서 p형 컨택트층(60)으로부터 발광층(35)으로 이어지는 수소 이온 주입부(80)를 갖는다. 이 수소 이온 주입부(80)는, 발광층(35)을 수소 이온 주입 영역(33)과 비주입 영역(34)으로 구분한다. 발광층(35)은 수소 이온 주입 영역(33)과 비주입 영역(34)을 갖는다. 이 중, 비주입 영역(34)은, 광방출창(92)과 중심을 동일하게 하여 광방출창(92)의 창 개구폭 C보다 큰 영역폭 B를 구비한다(따라서, B > C임). 또한, 수소 이온 주입 영역(33)은, 비주입 영역(34)을 둘러싼다. 개구부(42A)의 개구폭 A, 비주입 영역(34)의 영역폭 B 및 광방출창(92)의 창 개구폭 C의 관계를 정리하면, A ≤ C < B이다.
여기에서, 개구부(42A), 광방출창(92), 비주입 영역(34)을 부감(俯瞰)한 형상은, 원형, 타원형, 다각형이나 모서리가 둥근 직사각형으로 할 수 있고, 각각 중심(기하(幾何) 중심)을 동일하게 한다. 또한, 개구부(42A), 광방출창(92), 비주입 영역(34) 각각의 형상은 상사형(相似形)인 것이 바람직하다. 각 폭인 A, B 및 C의 값은, 원형의 경우는 직경, 타원형의 경우는 장경, 다각형이나 모서리가 둥근 직사각형의 경우는 외접원(外接圓)의 직경을 의미하는 것으로 한다.
점광원형 발광 다이오드(100)는 상기 구성을 갖고, 특히 발광층(35)에서 수소 이온 주입 영역(33)을 구성하는 수소 이온 주입부(80)를 갖기 때문에, 발광 패턴에 있어서의 광방출창(92) 이외로부터의 발광을 저감할 수 있다. 각 폭이 A ≤ C < B의 관계이면, 전류는 도 1에서 영역폭 B 및 창 개구폭 C에 둘러싸이는 p형 전극(91)의 내주(內周) 근방으로부터, p형 컨택트층(60)을 개재하여 개구폭 A의 n형 전류 협착층(42)의 개구부(42A)를 지나 발광층(35)을 향하여 흘러, 발광층(35)에서의 개구부(42A) 바로 아래의 영역이 실질적인 발광 영역이 된다. n형 전류 협착층(42)이 전류 협착의 효과를 담당하고 있기 때문에, 수소 이온 주입부(80)에는, 상술한 특허문헌 1에 개시되는 전류 협착의 효과는 없다. 즉, 수소 이온 주입의 목적이 전류 협착의 효과라면, 발광층(35)과 광방출창(92)을 갖는 p형 전극(91) 사이에 n형 전류 협착층(42)을 갖는 본 발명의 구성에 있어서 수소 이온 주입부(80)를 마련할 필요성은 없었다. 수소 이온 주입부(80)가 발광 패턴에 있어서의 광방출창(92) 이외로부터의 발광을 저감시키는 이유는 불분명하지만, 굳이 수소 이온 주입부(80)를 마련함으로써, 광방출창(92) 이외로부터의 발광을 유효하게 저감할 수 있는 것을 알 수 있었다.
상술한 발광 패턴에 있어서의 광방출창 이외로부터의 발광의 저감 효과를 보다 확실하게 얻기 위해, 발광층(35)에서의 수소 이온 주입 영역(33)의 수소 농도가 비주입 영역(34)의 수소 농도의 3.0배 이상이며, 또한, 수소 이온 주입 영역(33)의 수소 농도가 5.0 × 1017atoms/㎤ 이상인 것이 바람직하고, 6.0 × 1017atoms/㎤ 이상인 것이 보다 바람직하다. 또한, 수소 이온 주입 영역(33)에 있어서의 수소 농도가 2.0 × 1019atoms/㎤ 이하인 것이 바람직하다.
이하, 도 2 ∼ 도 5를 참조하면서, 상기한 점광원형 발광 다이오드(100)가 포함하여 바람직한 구성을 더 구비하는 점광원형 발광 다이오드(200)의 제조 방법의 실시형태의 일례의 설명을 통해서, 본 발명에 따르는 점광원형 발광 다이오드에 적용 가능한 각 구성을 설명한다. 숫자 두 자리 부호 및 그것에 부수되는 부호는 도 1 ∼ 도 5에서 공통되는 구성을 참조하여, 중복되는 설명을 생략한다.
(점광원형 발광 다이오드의 제조 방법)
점광원형 발광 다이오드(200)의 제조 방법은, 기판(10) 상에, n형 클래드층(31), 발광층(35), p형 클래드층(37) 및 n형 반도체층(41)을 순차 형성하는 반도체층 형성 공정(도 2의 S10 및 S20 참조)과, n형 반도체층(41)에 개구폭 A의 개구부(42A)를 형성하여, p형 클래드층(37)의 일부를 노출시키는 n형 전류 협착층(42)을 형성하는 n형 전류 협착층 형성 공정(도 2의 S30 참조)과, p형 클래드층(37)의 노출면(37A) 상 및 n형 전류 협착층(42) 상에 p형 컨택트층(60)을 형성하는 p형 컨택트층 형성 공정(도 3의 S50 참조)과, p형 컨택트층(60) 상에, 개구부(42A)와 중심을 동일하게 하고, 마스크폭 B의 마스크(70)를 형성하는 마스크 형성 공정(도 3의 S60 참조)과, p형 컨택트층(60)의 표면으로부터 수소 이온을 주입하여, 두께 방향에서 p형 컨택트층(60)으로부터 발광층(35)으로 이어지는 수소 이온 주입부(80)를 형성하는 수소 이온 주입 공정(도 4의 S70 및 S80 참조)과, 마스크(70)를 제거하고, 그 다음에 p형 컨택트층(60) 상에, 개구부(42A)와 중심을 동일하게 하고, 개구부(42A)의 개구폭 A 이상이며, 또한, 마스크폭 B보다 작은 창 개구폭 C를 구비하는 광방출창(92)을 갖는 p형 전극(91)을 형성하는 p형 전극 형성 공정(도 5의 S90, S100 참조)을 적어도 포함한다. 도 2의 S20에 도시한 바와 같이, 반도체층 형성 공정에서, 기판(10)과 n형 클래드층(31) 사이에, 초기 성장층(21) 및 n형 DBR(Distributed Bragg Reflector)층(23)을 각각 단독 또는 양방 형성하는 것도 바람직하다. 또한, 도 3의 S40 및 S50에 도시한 바와 같이, 점광원형 발광 다이오드(200)의 제조 방법은, p형 클래드층(37)의 노출면(37A) 및 n형 전류 협착층(42)과, p형 컨택트층(60) 사이에 p형 DBR층(50)을 형성하는 p형 DBR층 형성 공정을 포함하는 것도 바람직하다. 이하, 각 공정 및 각 구성의 상세를 순차 설명한다.
<반도체층 형성 공정>
도 2의 S10 및 S20을 참조한다. 반도체층 형성 공정에서, 기판(10) 상에, 초기 성장층(21), n형 DBR층(23), n형 클래드층(31), 발광층(35), p형 클래드층(37) 및 n형 반도체층(41)을 순차 형성한다. 또, 초기 성장층(21) 및 n형 DBR층(23)의 형성을 생략해도 된다.
본 공정에서 기판(10) 상에 형성하는 각 층은 Ⅲ-Ⅴ족 화합물 반도체층이다. 이들 각 층은, 예를 들면, 유기 금속 기상 성장(MOCVD: Metal Organic Chemical Vapor Deposition)법, 분자선 에피택시(MBE: Molecular Beam Epitaxy)법, 스퍼터법 등의 공지의 박막 성장 방법에 따라 형성할 수 있고, 본 공정보다 나중에 형성하는 Ⅲ-Ⅴ족 화합물 반도체층에 대해서도 마찬가지이다. AlInGaAsP계의 반도체층을 형성한다면, 예를 들면, Al원으로서 트리메틸알루미늄(TMA), In원으로서 트리메틸인듐(TMIn), Ga원으로서 트리메틸갈륨(TMGa), As원으로서 아르신(AsH3), P원으로서 포스핀(PH3) 등을 소정의 혼합비로 이용하고, 이들 원료 가스를, 캐리어 가스를 이용하면서 기상 성장시킴으로써, 성장 시간에 따라 AlInGaAsP계의 반도체층을 원하는 막두께로 에피택셜 성장시킬 수 있다. 또한 Ⅴ족 원소로서 Sb를 이용할 경우, Sb원으로서 TMSb(트리메틸안티몬) 등을 이용하면 된다. 또한, 각 반도체층을 p형 또는 n형에 도펀트할 경우는, 원하는 바에 따라 p형 도펀트(Zn, C, Mg 등) 또는 n형 도펀트(Te, Si, Se 등)를 구성 원소에 포함하는 도펀트원의 가스를 병용하여 반도체층을 성장시키면 된다. 또한, 각 층의 조성은 결정 성장 방향으로 일정해도 되고, 결정 성장 방향으로 조성 경사시켜도 되고, 조성을 변조(연속적이지 않은 변화를 포함함)시켜도 된다.
<<기판>>
우선, 기판(10)을 준비한다. 기판(10)은 그 위에 성장시키는 반도체층의 조성 및 격자 정수(定數)에 따라 GaAs 기판, InP 기판, GaSb 기판, InSb 기판 등으로부터 적절히 채용하면 된다. 본 실시형태에서는 기판(10) 상에는 n형 클래드층(31)을 형성하기 위해, n형의 반도체 기판을 이용하는 것이 바람직하지만, 기판(10)의 도전형은 언도프여도 되고, p형이어도 된다. 이하에서는 설명의 편의상, 기판(10)이 GaAs 기판인 경우를 예로, 각 반도체층의 조성을 설명한다.
<<초기 성장층>>
기판(10) 상에 초기 성장층(21)을 형성하는 것이 바람직하다. 초기 성장층(21)은 기판(10)의 기판 표면의 산화막 및 오염 등의 영향을 방지할 수 있고, 그 상방에 형성하는 반도체층과의 사이의 격자 변형을 완충시키기 위한 버퍼층으로서도 이용할 수 있다. 예를 들면 기판(10)이 n형의 GaAs 기판인 경우는, 초기 성장층(21)을 n형 GaAs층으로 해도 되고, 기판(10)과 격자 정합하는 범위에서 Ⅲ족 원소 및 Ⅴ족 원소의 조성비를 조정해도 된다. 초기 성장층(21)은, 단층이어도 되고, 혹은, 타층과의 복합층(예를 들면 초격자층)이어도 된다. 초기 성장층(21)의 막두께는 임의이며, 예를 들면 10㎚ ∼ 100㎚로 할 수 있다.
<<n형 DBR층>>
기판(10) 상에 n형 DBR층(23)을 형성하는 것이 바람직하다. 도 2의 S20에서는, 초기 성장층(21) 상에 n형 DBR층(23)을 형성한 예를 나타내고 있다. n형 DBR층(23)은 저굴절층 및 고굴절층을 반복 적층함으로써 형성할 수 있는 반사층이다. n형 DBR층(23)을 구성하는 저굴절률층 및 고저굴절률층의 각 층의 막두께는, 각각의 굴절률 및 발광 파장에 따라 적절히 정하면 된다. 적층 구조의 일단(一端)을 저굴절률층으로 하고, 고저굴절률층 및 저굴절률층의 반복 구조를 마련하여 타단(他端)을 저굴절률층으로 해도 된다. 혹은 그 반대로 양단(兩端)을 고저굴절률층으로 해도 된다. 이 경우, 저굴절률층 및 고저굴절률층의 세트 수를 n(n은 자연수임)으로 표기하고, n.5세트라고 칭한다. 저굴절률층 및 고저굴절률층의 각 층의 세트 수는 5 ∼ 40세트 정도로 하면 되고, 층 막두께를 500㎚ ∼ 4000㎚ 정도로 할 수 있다. 저굴절률층 및 고저굴절률층의 조성은 임의이며, 예를 들면 조성비가 다른 2종의 n형 AlGaAs층을 이용하면 된다.
<<n형 클래드층>>
기판(10) 상에 n형 클래드층(31)을 형성한다. 도 2의 S20에서는, n형 DBR층(23) 상에 n형 클래드층(31)을 형성한 예를 나타내고 있다. 발광층(35)의 Ⅲ-Ⅴ족 화합물 반도체의 조성에 따라 n형 클래드층(31)을 구성하는 Ⅲ-Ⅴ족 화합물 반도체의 조성을 적절히 정하면 되고, n형 AlInP를 예시할 수 있다. n형 클래드층(31)은 단층 구조여도 되고, 복수층이 적층된 복합층이어도 상관없다. n형 클래드층(31)의 막두께는 특별히 제한되지 않고, 예를 들면 50㎚ ∼ 500㎚로 할 수 있다.
<<발광층>>
n형 클래드층(31) 상에 발광층(35)을 형성한다. 발광층(35)은 단층 구조여도 되고, 우물층(井戶層)과 장벽층을 적층한 단일 양자 우물 구조(SQW)여도 되고, 다중 양자 우물(MQW) 구조여도 된다. 결정 결함 억제에 의한 광출력 향상을 위해, 발광층(35)이 양자 우물 구조를 갖는 것이 보다 바람직하다. 발광 파장은 예를 들면 580 ∼ 4000㎚의 범위로 할 수 있고, 발광 파장을 630 ∼ 1100㎚의 범위로 하는 것이 바람직하다.
발광층(35)은 Ⅲ-Ⅴ족 화합물 반도체로 구성할 수 있고, 이하에서는 발광층(35)의 Ⅲ-Ⅴ족 화합물 반도체의 조성을 (Ina1Gab1Alc1)(Px1Asy1Sbz1); c1 = 1 ― a1 ― b1, z1 = 1 ― x1 ― y1, 0 ≤ a1 ≤ 1, 0 ≤ b1 ≤ 1, 0 ≤ c1 ≤ 1, 0 ≤ x1 ≤ 1, 0 ≤ y1 ≤ 1, 0 ≤ z1 ≤ 1로 표기한다. 예를 들면 발광 중심 파장을 630 ∼ 1100㎚로 할 경우, 발광층(우물층 및 장벽층을 포함하는 형태의 경우는 각 층)에서의 In의 조성비 a1를 0.0 ∼ 1.0, Ga의 조성비 b1를 0.0 ∼ 1.0, Al의 조성비 c1를 0.0 ∼ 0.5, P의 조성비 x1를 0.0 ∼ 1.0, As의 조성비 y1를 0.0 ∼ 1.0, Sb의 조성비 z1를 0.0 ∼ 0.5로 하면 된다. 예를 들면, 우물층을 InGaP, 장벽층을 AlGaInP에 의해 구성할 수 있다.
발광층(35)의 막두께는 특별히 제한되지 않고, 예를 들면 10 ∼ 500㎚로 할 수 있다. 또한, 양자 우물 구조의 우물층의 막두께를 3㎚ ∼ 17㎚로 할 수 있고, 장벽층의 막두께를 5 ∼ 20㎚로 할 수 있다. 다중 양자량 우물 구조로 할 경우의 세트 수도 특별히 제한되지 않고, 5 ∼ 50세트 정도로 하면 되고, 다중 양자 우물 구조의 양단을 장벽층으로 해도 된다.
<<p형 클래드층>>
발광층(35) 상에 p형 클래드층(37)을 형성한다. 발광층(35)의 Ⅲ-Ⅴ족 화합물 반도체의 조성에 따라 p형 클래드층(37)을 구성하는 Ⅲ-Ⅴ족 화합물 반도체의 조성을 적절히 정하면 되고, p형 AlInP를 예시할 수 있다. p형 클래드층(37)은 단층 구조여도 되고, 복수층이 적층된 복합층이어도 상관없다. p형 클래드층(37)의 막두께는 특별히 제한되지 않고, 예를 들면 50㎚ ∼ 500㎚로 할 수 있다.
<<n형 반도체층>>
p형 클래드층(37) 상에 n형 반도체층(41)을 형성한다. n형 반도체층(41)은, 다음 공정에서 개구부(42A)를 형성한 후, n형 전류 협착층(42)이 된다. 발광층(35)의 Ⅲ-Ⅴ족 화합물 반도체의 조성에 따라 n형 반도체층(41)을 구성하는 Ⅲ-Ⅴ족 화합물 반도체의 조성을 적절히 정하면 되고, n형 AlInP를 예시할 수 있다. n형 반도체층(41)의 막두께는, 다음 공정에서 개구부(42A)를 형성할 수 있는 한은 특별히 제한되지 않고, 예를 들면 10㎚ ∼ 200㎚로 할 수 있다.
<<스페이서층>>
또, 도시하지 않지만, 언도프인 스페이서층을 발광층(35)과 n형 클래드층(31) 사이 및 발광층(35)과 p형 클래드층(37) 사이의 각각 일방 또는 양방에 형성해도 된다. 스페이서층을 마련함으로써, 불필요한 도펀트의 확산을 방지할 수 있다. 스페이서층의 막두께는 제한되지 않지만, 예를 들면 5 ∼ 500㎚로 하면 된다.
<n형 전류 협착층 형성 공정>
도 2의 S30을 참조한다. 반도체층 형성 공정에 이어, n형 반도체층(41)에 개구폭 A의 개구부(42A)를 형성하여 p형 클래드층(37)의 일부를 노출시키는 n형 전류 협착층(42)을 형성한다. n형 반도체층(41)의 표면에 마스크를 형성하고 나서, n형 반도체층(41)을 에칭하는 등 하여, p형 클래드층(37)에 노출면(37A)을 마련하면 된다. 개구부(42A)의 개구폭 A는 특별히 제한되지 않고 용도에 따라 적절히 정하면 되고, 예를 들면 10㎛ ∼ 300㎛로 할 수 있다. 또, 상기 개구폭 A는, 노출면(37A)의 노출폭에 상당한다. 개구부(42A)는 평면에서 볼 때 원형으로 형성하는 것이 바람직하지만, 특별히 제한되지 않고, 타원형이어도 되고, 다각형이나 모서리가 둥근 직사각형이어도 상관없다. 또, 노출시키는 n형 전류 협착층(42)의 측면은, 수직면이어도 메사(경사면)여도 된다. 도 2는 경사면이 성장 방향을 향하는 순(順)메사를 예시한 것이지만, 메사는 순메사여도 역(逆)메사여도 된다. 또, 메사가 있을 경우에는, 개구폭 A는 개구부(42A)를 부감했을 때의 최소 형상에 대해서 측정하는 것으로 한다.
<p형 DBR층 형성 공정>
도 3의 S40을 참조한다. p형 클래드층(37)의 노출면(37A) 및 n형 전류 협착층(42) 상에 p형 DBR층(50)을 형성한다. p형 DBR층(50)은 필요성에 따라 생략해도 된다. p형 DBR층(50)은 저굴절층 및 고굴절층을 반복 적층함으로써 형성할 수 있는 반사층으로서, n형 DBR층(23)과 도펀트가 다른 것 이외는, 상기의 p형 DBR층(50)과는 적층 구조, 세트 수 및 조성의 조정 가능 범위는 마찬가지이며, DBR 구조를 형성할 수 있는 범위에서 적절히 정하면 된다. 발광층과 p형 DBR층(50) 및 n형 DBR층(23) 사이에서 공진기를 얻을 수도 있다. 광방출을 위한 반사력 조정에 적절히 세트 수 등을 정함으로써, 수직 공진기형의 발광 다이오드로 해도 된다.
<p형 컨택트층 형성 공정>
도 3의 S50를 참조한다. p형 클래드층(37)의 노출면(37A) 상 및 n형 전류 협착층(42) 상에 p형 컨택트층(60)을 형성한다. 도 3의 S50에서는, p형 DBR층(50) 상에 p형 컨택트층(60)을 형성했다. p형 컨택트층(60)은, 그 위에 형성되는 p형 전극(91)과 오믹 컨택트를 취하는 p형 반도체층이다. 발광층(35)의 Ⅲ-Ⅴ족 화합물 반도체의 조성에 따라 p형 컨택트층(60)을 구성하는 Ⅲ-Ⅴ족 화합물 반도체의 조성을 적절히 정하면 되고, p형 GaAs를 예시할 수 있다. p형 컨택트층(60)은 단층 구조여도 되고, 복수층이 적층된 복합층이어도 상관없다. p형 컨택트층(60)의 막두께는 특별히 제한되지 않고, 예를 들면 10㎚ ∼ 100㎚로 할 수 있다.
<마스크 형성 공정>
도 3의 S60을 참조한다. p형 컨택트층(60) 상에, 개구부(42A)와 중심을 동일하게 하고, 마스크폭 B의 마스크(70)를 형성한다. 감광성 수지 등을 이용하여 마스크(70)를 형성하면 된다. 마스크폭 B는, 다음 공정에 의해 형성되는 수소 이온 주입부의 면 내 방향에서의 형성 위치를 결정한다. 그 때문에, 마스크폭 B를 개구부(42A)의 개구폭 A 및 나중에 형성하는 창 개구폭 C를 구비하는 광방출창(92)보다 크게 한다. 또, 노광기에 있어서 개구부(42A)를 확인할 수 있기 때문에, 마스크 형성 시의 포토마스크의 위치 결정은 용이하다. 형성하는 마스크의 두께는 임의이며, 예를 들면 1㎛ ∼ 5㎛로 하면 된다. 또한, 마스크폭 B가 개구부(42A)의 개구폭 A 및 나중에 형성하는 창 개구폭 C를 구비하는 광방출창(92)보다 크면, 마스크폭 B의 크기는 제한되지 않는다. 또, 마스크폭 B의 상한의 기준으로서는, 칩 사이즈를 초과하지 않고, 전극폭이나 얼라이먼트폭을 고려하면, 예를 들면, C + 5㎛ ≤ B < 칩 사이즈 ― 5㎛의 범위로 할 수 있다. 발광 패턴에 있어서의 광방출창(92) 이외로부터의 발광을 확실하게 저감하기 위해, 수소 이온 주입 영역은, 칩 사이즈의 외주(外周)로부터 5㎛ 이상으로 하는 것이 바람직하고, 10㎛ 이상으로 하는 것이 보다 바람직하다.
<수소 이온 주입 공정>
도 4의 S70 및 S80을 참조한다. 상술한 마스크(70)를 형성한 후, p형 컨택트층(60)의 표면으로부터 수소 이온을 주입하여, 두께 방향에서 p형 컨택트층(60)으로부터 발광층(35)으로 이어지는 수소 이온 주입부(80)를 형성한다. 수소 이온은 격자의 극간(隙間)을 직진하여 통과하므로 반도체층 등의 규칙성이 있는 원자 배열에는 깊게 침입하는 한편, 원자 배열이 랜덤인 마스크(70)를 통과할 수 없다. 그 때문에, 수소 이온 주입부(80)는 면 내 방향에서 마스크(70)가 형성되어 있지 않은 부분에 형성된다. 수소 이온 주입부(80)는 두께 방향에서 p형 컨택트층(60)으로부터 발광층(35)에 걸치기 때문에, 이 수소 이온 주입부(80)는, 발광층(35)을 수소 이온 주입 영역(33)과 비주입 영역(34)으로 구분한다. 그리고, 수소 이온은 직진하여 도중에 구부러지지 않으므로, 비주입 영역(34)은, 개구부(42A)와 중심을 동일하게 하여 마스크폭 B와 폭이 일치하는 영역폭 B를 구비하고, 수소 이온 주입 영역(33)은, 비주입 영역(34)을 둘러싸게 된다. 또, 도시한 바와 같이, 수소 이온 주입부(80)는 두께 방향에서, 발광층(35)을 넘어 n형 클래드층(31) 이후에까지 이르러도 된다.
발광 패턴에 있어서의 광방출창 이외로부터의 발광을 확실하게 저감하기 위해서는, 본 공정에서의 수소 이온의 도즈량은 1.0 × 1013atoms/㎠ 이상인 것이 바람직하고, 1.9 × 1013atoms/㎠ 이상인 것이 보다 바람직하다. 또한, 수소 이온의 주입에 수반하는 마스크(70)의 변질을 방지하기 위해서는, 마스크(70) 수소 이온의 도즈량을 2.0 × 1015atoms/㎠ 이하로 하는 것이 바람직하고, 1.0 × 1015atoms/㎠ 이하로 하는 것이 보다 바람직하다. 도즈량은, 수소 이온 주입 시의 조사 시간 등을 적절히 조정하면 된다. 수소 이온의 가속 전압은 수소 이온의 주입 깊이에 영향을 주기 때문에, 수소 이온 주입부(80)의 두께 방향의 형성 범위 및 각 층의 막두께에 따라 적절히 정하면 되고, 예를 들면 10keV ∼ 300keV로 하면 된다.
<p형 전극 형성 공정>
도 5의 S90 및 S100을 참조한다. 수소 이온 주입부(80)를 형성한 후, 마스크(70)를 제거한다(S90). 그 다음에 p형 컨택트층(60) 상에, 개구부(42A)와 중심을 동일하게 하고, 개구부(42A)의 개구폭 A 이상이며, 또한, 마스크폭 B보다 작은 창 개구폭 C를 구비하는 광방출창(92)을 갖는 p형 전극(91)을 형성한다(S100). p형 전극(91)은 포토레지스트 등을 형성하면서, 스퍼터법, 전자빔 증착법, 저항 가열법 등에 따라 형성하면 된다. 도 5의 S100에서 p형 전극(91)은 개구부(42A)에 수반하여 형성되는 p형 컨택트층(60)의 오목부를 둘러싸서 형성되고 있지만, 상술한 개구폭 A, 마스크폭 B 및 창 개구폭 C의 관계를 만족하는 한은, 형성 위치는 이 도면의 예로 제한되지 않는다. 창 개구폭 C는, 개구부(42A)의 개구폭 A 이상이며, 또한, 마스크폭 B보다 작으면 특별히 제한되지 않지만, 예를 들면 10㎛ ∼ 310㎛로 할 수 있다.
또한, 필요에 따라 n형 전극(99)을 형성해도 된다. 도 5의 S100에서는 기판(10)의 이면에 n형 전극(99)을 형성하고 있지만, 이것은 일례에 지나지 않고, 기판(10)의 도전형 등에 따라 형성 위치를 적절히 설정하면 된다. n형 전극(99)도 스퍼터법 등에 따라 형성할 수 있다.
이상 설명한 점광원형 발광 다이오드(200)에서는 마스크(70)의 마스크폭 B를 이용하여 수소 이온 주입부(80)를 형성하고 있어, 비교적 간이(簡易)하게 수소 이온 주입부(80)를 형성할 수 있다. 그리고, 이렇게 해서 얻어진 점광원형 발광 다이오드는, 발광 패턴에 있어서의 광방출창(92) 이외로부터의 발광을 저감할 수 있다.
또, 상술한 점광원형 발광 다이오드(200)의 제조 방법의 실시형태는, 점광원형 발광 다이오드(100)를 제작하기 위한 일례에 지나지 않는다. 점광원형 발광 다이오드(100)를 제작하기 위해서는, 그 구조를 구현화할 수 있기만 하면, 상술한 점광원형 발광 다이오드(200)의 제조 방법의 실시형태 이외의 방법을 적용해도 상관없다.
실시예
이하, 실시예를 이용하여 본 발명을 더 상세하게 설명하지만, 본 발명은 이하의 실시예에 하등 한정되는 것은 아니다.
(실시예 1)
도 2 ∼ 도 5를 참조하는 순서에 따라, 실시예 1에 따른 점광원형 발광 다이오드를 제작했다. 구체적으로는 이하와 같다.
n형 GaAs 기판(기판 두께: 350㎛)의 (100)면 상에, n형 GaAs층(막두께 75㎚, 초기 성장층)을 형성했다. 다음으로, 모두 Se 도프인 n형 Al0.45Ga0.55As층(막두께 48㎚)과 n형 AlAs층(막두께 53㎚)을 20.5세트(양단이 n형 Al0.45Ga0.55As층) 적층한 n형 DBR층(총 막두께 2068㎚)을 형성했다. 그 다음에, n형 DBR층 상에, Se 도프인 n형 Al0.5In0.5P 클래드층(막두께 148㎚)과, 모두 언도프인 In0.5Ga0.5P층(막두께 8㎚, 우물층) 및 Al0.35Ga0.15In0.5P층(막두께 5㎚, 장벽층)을 포함하는 주(主)발광 파장 650㎚의 3층 양자 우물(3QW) 구조의 발광층(합계 막두께 43㎚)과, Mg 도프인 p형 Al0.5In0.5P층(막두께 250㎚, p형 클래드층)을 MOCVD법에 따라 순차 형성했다.
다음으로, p형 클래드층 상에 n형 Al0.5In0.5P층(막두께 20㎚)을 형성하고, 레지스트 패턴 형성하여 에칭해서 p형 클래드층의 일부를 노출시켜 개구폭 80㎛(직경 80㎛)의 원형 개구부를 형성하고, n형 전류 협착층을 얻었다.
계속해서, p형 클래드층의 노출면 상 및 n형 전류 협착층 상에, 모두 C 도프인 p형 Al0.45Ga0.55As층(막두께 50㎚)과 p형 Al0.95Ga0.05As층(막두께 63㎚)을 10.5세트(양단이 p형 Al0.45Ga0.55As층) 적층한 p형 DBR층(총 막두께 1180㎚)을 형성했다.
또한, p형 DBR층 상에 Zn 도프인 p형 GaAs층(막두께 20㎚)으로 이루어지는 p형 컨택트층을 형성했다.
그 다음에, p형 컨택트층 상에, n형 전류 협착층의 개구부의 동심축 상에 마스크폭 180㎛(직경 180㎛)의 원형 레지스트 마스크를 형성했다. 그리고, p형 컨택트층의 표면으로부터 수소 이온을 가속 전압 145keV, 도즈량 2.0 × 1014atoms/㎠로 주입하여 수소 이온 주입부를 형성했다. 수소 이온 주입부는 두께 방향에서, p형 컨택트층으로부터 n형 클래드층에 이르렀다.
또한, 마스크를 제거하고 나서 p형 컨택트층 상에, n형 전류 협착층의 개구부의 동심축 상에 창 개구폭 160㎛(직경 160㎛)의 광방출창을 갖는 p형 전극(전극 재료 AuZn 합금)을 200㎛ × 350㎛의 크기로 형성했다. 그 후, 폭 10㎛ 초과하면서 p형 전극을 완전히 덮도록 220㎛ × 370㎛의 범위로 마스크를 행하고, 마스크 영역 이외의 기판 상의 반도체층을 에칭에 의해 제거했다. 또한, n형 GaAs 기판의 이면의 전체면에 n형 전극(전극 재료 AuGe 합금)을 형성했다. 오믹 컨택트 형성을 위한 열처리를 행한 후, 칩 사이즈(250㎛ × 400㎛)가 되도록 반도체층을 제거한 위치의 기판을 다이싱에 의해 절단하여, 개개의 칩으로 분리했다. 얻어진 칩 상면의 p 컨택트층의 외주로부터 폭 10㎛는 p형 전극으로 덮여 있지 않다. 이렇게 해서, 실시예 1에 따른 점광원형 발광 다이오드를 제작했다.
(실시예 2)
실시예 1에서는 이온 주입을 위한 마스크폭을 180㎛, 광방출창의 창 개구폭을 160㎛, 수소 이온 도즈량을 2.0 × 1014atoms/㎠로 한 바, 마스크폭을 100㎛, 창 개구폭을 80㎛로 하고, 수소 이온 도즈량을 2.0 × 1013atoms/㎠로 바꾼 것 이외는 실시예 1과 마찬가지로 하여, 실시예 2에 따른 점광원형 발광 다이오드를 제작했다.
(비교예 1)
실시예 1에서는 수소 이온 주입부를 형성한 바, 이것을 형성하지 않았던 것 이외는 실시예 1과 마찬가지로 하여, 비교예 1에 따른 점광원형 발광 다이오드를 제작했다.
(비교예 2)
실시예 2에서는 수소 이온 주입부를 형성한 바, 이것을 형성하지 않았던 것 이외는 실시예 2와 마찬가지로 하여, 비교예 2에 따른 점광원형 발광 다이오드를 제작했다.
<수소 농도의 평가>
실시예 1에 있어서의 수소 이온 주입부의 깊이 방향의 수소 농도를 SIMS에 의해 측정했다. 결과를 도 6의 그래프에 나타낸다. 도 6의 횡축은 상대 깊이이며, p형 클래드층, 발광층 및 n형 클래드층에 상당하는 깊이 범위에 각 반도체층의 주기(注記)를 부여했다. 또한, 실시예 2 및 비교예 1, 2에 대해서도 실시예 1과 마찬가지인 위치의 수소 농도를 SIMS에 의해 측정했다. 실시예 2 및 비교예 1의 결과를 도 6의 그래프에 아울러 나타낸다. 또, 수소 이온을 주입하고 있지 않은 비교예 1 및 비교예 2의 발광층의 수소 농도는 2.0 × 1017atoms/㎤였다. 발광층의 수소 농도가 같기 때문에, 도 6에서의 비교예 2의 그래프는 할애(割愛)했다. 실시예 1에서는 발광층의 수소 이온 주입 영역에서의 수소 농도가 5.0 × 1018atoms/㎤이며, 실시예 2에서는 발광층의 수소 이온 주입 영역에서의 수소 농도가 6.0 × 1017atoms/㎤였다. 또한, 도 6과는 별도로, 실시예 1, 2의 발광층에서의 수소 이온의 비주입 영역에서의 수소 농도를 SIMS에 의해 측정한 바, 실시예 1, 2의 비주입 영역에서의 수소 농도는, 수소 이온 주입을 행하지 않았던 비교예 1, 2의 수소 농도와 동일한 정도였다.
<발광 강도 분포의 평가>
실시예 1에 따른 점광원형 발광 다이오드를 펄스 구동(펄스 순전류 Ifp: 300㎃, 주파수: 10㎑, 듀티비: 1.0%)으로 동작시켰다. 이때의 개구부를 포함하는 횡단면의 발광 강도 분포를 도 7에 나타낸다. 또한, 발광을 강조하기 위해, DC 전류 1㎃로 하여 실시예 1에 따른 점광원형 발광 다이오드를 발광시켰을 때의 사진을 촬영했다. 촬영 사진을 도 7의 그래프 중의 상대 위치와 대응시켜, 도 7에 아울러 나타낸다. 또, 도 7의 그래프에 있어서의 종축은 발광 강도(상대 강도)를 나타내고, 횡축은 횡단면의 임의의 상대 위치를 나타낸다. 마찬가지로, 비교예 1에 따른 점광원형 발광 다이오드에 대해서도 발광 강도 분포를 측정함과 함께, 발광 시에 사진을 촬영했다. 결과를 도 8에 나타낸다. 또한, 실시예 2 및 비교예 2에 대해서는, DC 전류 1㎃로 했을 때의 발광 시의 발광 사진을 촬영했다. 결과를 도 9, 도 10의 각각에 나타낸다.
도 7 ∼ 도 10을 대비하면, 실시예 1, 2에서는 개구부로부터 대부분의 발광이 출사(出射)되고 있는 한편, 비교예 1, 2에서는 개구부 이외(p 전극으로 덮여 있지 않은 p 컨택트층의 외주)로부터도 약간 광이 누출되고 있는 것이 확인되었다. 수소 이온 주입부를 마련함으로써, 점광원형 발광 다이오드에 있어서 발광 패턴에 있어서의 광방출창 이외로부터의 발광을 저감할 수 있는 것이 확인되었다.
본 발명에 의하면, 제조 공정을 간략화할 수 있으며, 또한, 발광 패턴에 있어서의 광방출창 이외로부터의 발광을 저감할 수 있는 점광원형 발광 다이오드 및 그 제조 방법을 제공할 수 있다.
10: 기판 21: 버퍼층
23: n형 DBR층 31: n형 클래드층
33: 수소 이온 주입 영역 34: 비주입 영역
35: 발광층 37: p형 클래드층
37A: p형 클래드층의 노출면 41: n형 전류 협착층
42 n형 전류 협착층 42A: 개구부
50: p형 DBR층 60: p형 컨택트층
70: 마스크 80: 수소 이온 주입부
91: p형 전극 92: 광방출창
99: n형 전극 100: 점광원 발광 다이오드
200: 점광원 발광 다이오드

Claims (6)

  1. 기판과,
    상기 기판 상의 n형 클래드층과,
    상기 n형 클래드층 상의 발광층과,
    상기 발광층 상의 p형 클래드층과,
    상기 p형 클래드층 상에 마련되고, 상기 p형 클래드층의 일부를 노출시키는 개구부를 갖는 n형 전류 협착층과,
    상기 p형 클래드층의 노출면 상 및 상기 n형 전류 협착층 상에 마련되는 p형 컨택트층과,
    상기 p형 컨택트층 상에 마련되고, 상기 개구부와 중심을 동일하게 하는 광방출창을 갖는 p형 전극을 구비하는 점광원형 발광 다이오드로서,
    상기 광방출창의 창 개구폭은, 상기 개구부의 개구폭 이상의 크기이며,
    상기 점광원형 발광 다이오드는, 두께 방향에서 상기 p형 컨택트층으로부터 상기 발광층으로 이어지는 수소 이온 주입부를 갖고,
    상기 발광층은, 상기 광방출창과 중심을 동일하게 하여 상기 광방출창의 창 개구폭보다 큰 영역폭을 구비하는 비주입 영역과, 상기 비주입 영역을 둘러싸는 수소 이온 주입 영역을 갖는 것을 특징으로 하는 점광원형 발광 다이오드.
  2. 제1항에 있어서,
    상기 발광층에서의 상기 수소 이온 주입 영역의 수소 농도가 상기 비주입 영역의 수소 농도의 3.0배 이상이며, 또한, 상기 수소 이온 주입 영역의 수소 농도가 5.0 × 1017atoms/㎤ 이상인, 점광원형 발광 다이오드.
  3. 제2항에 있어서,
    상기 수소 이온 주입 영역에서의 수소 농도가 2.0 × 1019atoms/㎤ 이하인, 점광원형 발광 다이오드.
  4. 기판 상에, n형 클래드층, 발광층, p형 클래드층 및 n형 반도체층을 순차 형성하는 반도체층 형성 공정과,
    상기 n형 반도체층에 개구폭 A의 개구부를 형성하여, 상기 p형 클래드층의 일부를 노출시키는 n형 전류 협착층을 형성하는 n형 전류 협착층 형성 공정과,
    상기 p형 클래드층의 노출면 상 및 상기 n형 전류 협착층 상에 p형 컨택트층을 형성하는 p형 컨택트층 형성 공정과,
    상기 p형 컨택트층 상에, 상기 개구부와 중심을 동일하게 하고, 마스크폭 B의 마스크를 형성하는 마스크 형성 공정과,
    상기 p형 컨택트층의 표면으로부터 수소 이온을 주입하여, 두께 방향에서 상기 p형 컨택트층으로부터 상기 발광층으로 이어지는 수소 이온 주입부를 형성하는 수소 이온 주입 공정과,
    상기 마스크를 제거하고, 그 다음에 상기 p형 컨택트층 상에, 상기 개구부와 중심을 동일하게 하고, 상기 개구부의 개구폭 A 이상이며, 또한, 상기 마스크폭 B보다 작은 창 개구폭 C를 구비하는 광방출창을 갖는 p형 전극을 형성하는 p형 전극 형성 공정
    을 포함하는 것을 특징으로 하는 점광원형 발광 다이오드의 제조 방법.
  5. 제4항에 있어서,
    상기 수소 이온 주입 공정에서의 수소 이온의 도즈량이 1.0 × 1013atoms/㎠ 이상인, 점광원형 발광 다이오드의 제조 방법.
  6. 제5항에 있어서,
    상기 수소 이온 주입 공정에서의 수소 이온의 도즈량이 2.0 × 1015atoms/㎠ 이하인, 점광원형 발광 다이오드의 제조 방법.
KR1020227010420A 2019-10-02 2020-10-01 점광원형 발광 다이오드 및 그 제조 방법 KR20220077910A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2019-182352 2019-10-02
JP2019182352A JP7027385B2 (ja) 2019-10-02 2019-10-02 点光源型発光ダイオード及びその製造方法
PCT/JP2020/037477 WO2021066116A1 (ja) 2019-10-02 2020-10-01 点光源型発光ダイオード及びその製造方法

Publications (1)

Publication Number Publication Date
KR20220077910A true KR20220077910A (ko) 2022-06-09

Family

ID=75271147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227010420A KR20220077910A (ko) 2019-10-02 2020-10-01 점광원형 발광 다이오드 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20220328717A1 (ko)
JP (1) JP7027385B2 (ko)
KR (1) KR20220077910A (ko)
CN (1) CN114503291A (ko)
TW (1) TWI734623B (ko)
WO (1) WO2021066116A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170717A (ja) 2014-03-06 2015-09-28 大同特殊鋼株式会社 点光源発光ダイオード

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166186A (ja) * 1985-01-18 1986-07-26 Oki Electric Ind Co Ltd 半導体光素子
JP3421515B2 (ja) * 1996-09-20 2003-06-30 株式会社東芝 面型光半導体素子及びその製造方法
JPH1126810A (ja) * 1997-07-02 1999-01-29 Sharp Corp 半導体発光素子
JPH1174616A (ja) * 1997-08-28 1999-03-16 Sony Corp 半導体発光装置とその製造方法
JP2002111054A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 垂直共振器型半導体発光素子及び垂直共振器型半導体発光装置
JP3638515B2 (ja) * 2000-09-29 2005-04-13 株式会社東芝 垂直共振器型半導体発光素子
JP3662832B2 (ja) * 2000-10-13 2005-06-22 シャープ株式会社 発光素子およびその製造方法
JP2002280602A (ja) * 2001-03-21 2002-09-27 Toshiba Corp 垂直共振器型発光ダイオード及びその発光ダイオードを用いた光送信モジュール
JP4184769B2 (ja) * 2002-11-26 2008-11-19 株式会社東芝 面発光型半導体レーザ及びその製造方法
JP2005019801A (ja) * 2003-06-27 2005-01-20 Sony Corp 水蒸気酸化方法
JP2007042943A (ja) * 2005-08-04 2007-02-15 Sumitomo Electric Ind Ltd 半導体光素子
US7843982B2 (en) * 2005-12-15 2010-11-30 Palo Alto Research Center Incorporated High power semiconductor device to output light with low-absorbtive facet window
JP4484886B2 (ja) * 2007-01-23 2010-06-16 シャープ株式会社 積層型光電変換装置の製造方法
JP4948451B2 (ja) * 2008-03-07 2012-06-06 古河電気工業株式会社 面発光レーザ素子および面発光レーザ素子の製造方法
JP6591758B2 (ja) * 2015-02-16 2019-10-16 旭化成エレクトロニクス株式会社 赤外線発光素子及び赤外線発光素子の製造方法
JP2017112292A (ja) * 2015-12-18 2017-06-22 キヤノン株式会社 発光素子及びそれを有する光干渉断層計

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170717A (ja) 2014-03-06 2015-09-28 大同特殊鋼株式会社 点光源発光ダイオード

Also Published As

Publication number Publication date
WO2021066116A1 (ja) 2021-04-08
CN114503291A (zh) 2022-05-13
TWI734623B (zh) 2021-07-21
US20220328717A1 (en) 2022-10-13
TW202115925A (zh) 2021-04-16
JP7027385B2 (ja) 2022-03-01
JP2021057557A (ja) 2021-04-08

Similar Documents

Publication Publication Date Title
US11417793B2 (en) Method of manufacturing semiconductor optical device and semiconductor optical device
KR101201377B1 (ko) 발광 소자 및 그 제조 방법
US11404603B2 (en) Nitride semiconductor light-emitting element
US8796711B2 (en) Light-emitting element
US11894502B2 (en) Method of manufacturing semiconductor optical device and intermediate article of semiconductor optical device
US11942762B2 (en) Surface-emitting laser device and light emitting device including the same
WO2020196411A1 (ja) 点光源型発光ダイオード及びその製造方法
US6777257B2 (en) Method of fabricating a light emitting device and light emitting device
KR100679235B1 (ko) 반도체 발광소자 및 그 제조방법
EP0293000B1 (en) Light emitting device
JPH07176788A (ja) 発光ダイオード
KR102484972B1 (ko) 표면발광 레이저소자 및 이를 포함하는 발광장치
US8680586B2 (en) Semiconductor light emitting device including GaAs substrate and method for manufacturing the same
JP7027385B2 (ja) 点光源型発光ダイオード及びその製造方法
TWI790426B (zh) 點光源型發光二極體及其製造方法
KR102504307B1 (ko) 표면방출발광 레이저소자, 이를 포함하는 발광장치 및 이의 제조방법
WO2019216308A1 (ja) 半導体発光素子及び半導体発光素子の製造方法
DE112021001412T5 (de) Oberflächenemittierender laser
WO2019189514A1 (ja) 半導体光デバイスの製造方法及び半導体光デバイスの中間体
JP7413599B1 (ja) Iii-v族化合物半導体発光素子及びiii-v族化合物半導体発光素子の製造方法
DE112021001065T5 (de) Lichtemissionsvorrichtung und verfahren zum herstellen einer lichtemissionsvorrichtung
WO2022074140A1 (de) Oberflächenemittierender halbleiterlaser
WO2020109530A1 (de) Optoelektronisches halbleiter-bauelement mit stromverteilungsschicht und verfahren zur herstellung des optoelektronischen halbleiter-bauelements
JP2018006494A (ja) 半導体発光素子の製造方法および半導体発光素子