KR20220029903A - 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20220029903A
KR20220029903A KR1020200111438A KR20200111438A KR20220029903A KR 20220029903 A KR20220029903 A KR 20220029903A KR 1020200111438 A KR1020200111438 A KR 1020200111438A KR 20200111438 A KR20200111438 A KR 20200111438A KR 20220029903 A KR20220029903 A KR 20220029903A
Authority
KR
South Korea
Prior art keywords
memory
target data
dta
mem
tgt
Prior art date
Application number
KR1020200111438A
Other languages
English (en)
Inventor
김도훈
이광순
김주현
김진영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200111438A priority Critical patent/KR20220029903A/ko
Priority to US17/167,513 priority patent/US11355210B2/en
Priority to CN202110604637.1A priority patent/CN114201110B/zh
Publication of KR20220029903A publication Critical patent/KR20220029903A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시예들은 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 메모리 시스템은 메모리 장치에 프로그램할 데이터인 타깃 데이터를 제1 메모리에 저장하고, 타깃 데이터를 제2 메모리에 선택적으로 저장하고, 제1 메모리에 저장된 타깃 데이터를 메모리 장치에 프로그램하는 동작을 실행하고, 제1 메모리에 저장된 타깃 데이터를 메모리 장치에 프로그램하는 동작이 실패할 때 제1 메모리 또는 제2 메모리를 이용하여 타깃 데이터를 재프로그램할 수 있다. 이때, 제1 메모리는 제2 메모리보다 고속으로 동작할 수 있고, 버퍼 회로는 메모리 컨트롤러로부터 입력된 타깃 데이터를 제2 메모리에 입력하거나 또는 폐기할 수 있다.

Description

메모리 시스템 및 메모리 시스템의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
메모리 시스템은 메모리 장치에 데이터를 라이트하는 데 실패할 경우 해당 데이터를 다시 라이트하기 위해서 해당 데이터를 별도의 메모리에 저장할 수 있다. 이때, 해당 데이터가 라이트되는 속도를 높이기 위해 해당 데이터가 저장되는 메모리를 고속의 메모리로 구현할 경우, 비용이 증가하는 문제가 있다.
반면 비용을 절감하기 위해 해당 데이터를 백업하는 메모리를 저속의 메모리로 구현할 경우, 해당 메모리로 인해 데이터 라이트의 전체적인 성능이 감소하는 문제가 있다.
본 발명의 실시예들은 호스트가 요구하는 데이터 라이트 성능을 만족시키기 위해 소요되는 비용을 최적화할 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 향후 호스트의 성능이 급격히 증가하는 상황에서도 데이터를 효율적으로 메모리 장치에 프로그램할 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 메모리 장치 및 메모리 장치와 통신하고 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다.
메모리 컨트롤러는 제1 메모리, 제2 메모리 및 버퍼 회로를 포함할 수 있다.
메모리 컨트롤러는 메모리 장치에 프로그램할 데이터인 타깃 데이터를 제1 메모리에 저장할 수 있다.
메모리 컨트롤러는 타깃 데이터를 제2 메모리에 선택적으로 저장할 수 있다.
메모리 컨트롤러는 제1 메모리에 저장된 타깃 데이터를 메모리 장치에 프로그램하는 동작을 실행할 수 있다.
메모리 컨트롤러는 제1 메모리에 저장된 타깃 데이터를 메모리 장치에 프로그램하는 동작이 실패할 때, 제1 메모리 또는 제2 메모리를 이용하여 타깃 데이터를 재프로그램할 수 있다.
이때, 제1 메모리는 제2 메모리보다 고속으로 동작할 수 있다.
버퍼 회로는 메모리 컨트롤러로부터 입력된 타깃 데이터를 제2 메모리에 입력하거나 또는 폐기할 수 있다.
다른 측면에서, 본 발명의 실시예들은 메모리 시스템의 동작 방법을 제공할 수 있다.
메모리 시스템의 동작 방법은 메모리 장치에 프로그램할 타깃 데이터를 제1 메모리에 저장하는 단계를 포함할 수 있다.
메모리 시스템의 동작 방법은 타깃 데이터를 제2 메모리에 선택적으로 저장하는 단계를 포함할 수 있다.
메모리 시스템의 동작 방법은 제1 메모리에 저장된 타깃 데이터를 메모리 장치에 프로그램하는 단계를 포함할 수 있다.
메모리 시스템의 동작 방법은 제1 메모리에 저장된 타깃 데이터를 메모리 장치에 프로그램하는 동작이 실패할 때, 제1 메모리 또는 제2 메모리를 이용하여 재프로그램하는 단계를 포함할 수 있다.
이때, 제1 메모리는 제2 메모리보다 고속으로 동작할 수 있다.
한편, 타깃 데이터를 제2 메모리에 선택적으로 저장하는 단계는 타깃 데이터를 버퍼 회로에 입력하는 단계를 포함할 수 있다.
타깃 데이터를 제2 메모리에 선택적으로 저장하는 단계는 버퍼 회로에 입력된 타깃 데이터를 제2 메모리에 입력하거나 또는 폐기하는 단계를 포함할 수 있다.
본 발명의 실시예들에 의하면, 호스트가 요구하는 데이터 라이트 성능을 만족시키기 위해 소요되는 비용을 최적화할 수 있다.
또한, 본 발명의 실시예들에 의하면, 향후 호스트의 성능이 급격히 증가하는 상황에서도 데이터를 효율적으로 메모리 장치에 프로그램할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템이 타깃 데이터를 메모리 장치에 프로그램하는 동작의 일 예를 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템이 타깃 데이터를 메모리 장치에 프로그램하는 동작의 다른 예를 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 버퍼 회로의 구조를 나타낸 도면이다.
도 8은 본 발명의 실시예들에 따른 버퍼 회로의 동작의 일 예를 나타내는 흐름도이다.
도 9는 본 발명의 실시예들에 따른 버퍼 회로가 타깃 데이터를 폐기하는 동작의 일 예를 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 버퍼 회로가 타깃 데이터를 제2 메모리에 입력하는 동작의 일 예를 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 메모리 시스템이 타깃 데이터를 폐기한 이후 수행하는 동작의 일 예를 나타낸 도면이다.
도 12는 도 11 에서 제1 메모리와 제2 메모리의 상태를 나타낸 도면이다.
도 13은 도 11 에서 프로그램 페일 시 메모리 시스템이 타깃 데이터를 재프로그램하는 동작을 나타낸 도면이다.
도 14는 본 발명의 실시예들에 따른 메모리 시스템이 타깃 데이터를 제2 메모리에 저장한 이후 수행하는 동작의 일 예를 나타낸 도면이다.
도 15는 도 14에서 제1 메모리와 제2 메모리의 상태를 나타낸 도면이다.
도 16은 도 14에서 프로그램 페일 시 타깃 데이터를 재프로그램하는 동작을 나타낸 도면이다.
도 17은 본 발명의 실시예들에 따른 제1 정보와 제2 정보의 포맷의 일 예를 나타낸 도면이다.
도 18은 본 발명의 실시예들에 따른 제1 대역폭과 제2 대역폭의 차이의 일 예를 나타낸 도면이다.
도 19는 도 18에서 설명한 제1 대역폭과 제2 대역폭의 차이에 따라 제1 메모리 또는 제2 메모리가 재프로그램 동작에 사용될 확률을 나타낸 도면이다.
도 20은 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법을 나타낸 도면이다.
도 21은 본 발명의 실시예들에 따른 타깃 데이터를 제2 메모리에 선택적으로 저장하는 단계의 일 예를 나타낸 도면이다.
도 22는 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 읽기 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 읽기 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 읽기 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 레이어(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 읽기 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 레이어들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리 주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 레이어(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 레이어(FTL)에 전달하는 역할을 하는 호스트 인터페이스 레이어(HIL: Host Interface Layer)와, 플래시 변환 레이어(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 레이어(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 읽기 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 읽기 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 읽기 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 읽기 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 읽기 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 읽기 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 읽기 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 읽기 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
한편, 전술한 메모리 장치(110)의 메모리 블록 각각은 다수의 워드 라인(WL)과 대응되는 다수의 페이지와 다수의 비트 라인(BL)과 대응되는 다수의 스트링으로 구성될 수 있다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL) 중 하나와 다수의 비트 라인(BL) 중 하나에 연결되는 메모리 셀이 정의될 수 있다. 각 메모리 셀에는 트랜지스터가 배치될 수 있다.
예를 들어, 메모리 셀(MC)에 배치된 트랜지스터는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 게이트는 절연체에 둘러싸인 플로팅 게이트(Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(Control Gate)를 포함할 수 있다.
각 메모리 블록에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
전술한 메모리 블록의 읽기 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 3는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 3를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support) 해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(310)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(320)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(330)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 3와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 읽기 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 읽기 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(320)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(310)와 열 디코더(320)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(310)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(320)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
제1 방향(예: X축 방향)의 페이지(PG)는 워드 라인(WL)이란 공통으로 사용하는 라인으로 묶여 있으며, 제2 방향(예: Y축 방향)의 스트링(STR)도 비트 라인(BL)이란 공통 라인으로 묶여(연결되어) 있다. 공통으로 묶여 있다는 것은 구조적으로 동일한 물질로 연결되어 있고, 전압 인가 시에도 모두 동일한 전압이 동시에 인가된다는 것을 의미한다. 물론, 직렬로 연결된 중간 위치나 마지막 위치의 메모리 셀(MC)은 앞의 메모리 셀(MC)의 전압 강하에 의하여, 처음에 위치하는 메모리 셀(MC)과 맨 마지막에 위치하는 메모리 셀(MC)에 인가되는 전압은 약간 다를 수 있다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(330)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(330)는 중추적 역할을 한다. 데이터 레지스터(330)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(330)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(330)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 3의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(330)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 읽기 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 읽기 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 4를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 제1 메모리(MEM_1), 제2 메모리(MEM_2) 및 버퍼 회로(BUF_CIR)를 포함할 수 있다.
메모리 컨트롤러(120)는 메모리 장치(110)에 프로그램할 타깃 데이터(TGT_DTA)를 제1 메모리(MEM_1) 및 제2 메모리(MEM_2) 중 적어도 하나 이상에 저장할 수 있다. 일 예로, 메모리 컨트롤러(120)는 타깃 데이터(TGT_DTA)를 제1 메모리(MEM_1) 및 제2 메모리(MEM_2) 모두에 저장할 수 있다. 다른 예로, 메모리 컨트롤러(120)는 타깃 데이터(TGT_DTA)를 제1 메모리(MEM_1) 및 제2 메모리(MEM_2) 중 어느 하나에 저장할 수도 있다.
본 발명의 실시예들에서, 메모리 컨트롤러(120)는 타깃 데이터(TGT_DTA)를 제1 메모리(MEM_1)에는 반드시 저장하고, 제2 메모리(MEM_2)에는 선택적으로 저장할 수 있다. 즉, 타깃 데이터(TGT_DTA)는 특정한 조건과 무관하게 제1 메모리(MEM_1)에 저장되지만, 특정한 조건이 만족된 경우에만 제2 메모리(MEM_2)에 저장된다.
호스트가 메모리 시스템(100)에 타깃 데이터(TGT_DTA)를 라이트할 것을 요청할 때, 메모리 시스템(100)은 호스트 인터페이스(121)를 통해 호스트로부터 수신한 타깃 데이터(TGT_DTA)를 제1 메모리(MEM_1) 및 제2 메모리(MEM_2) 중 적어도 하나에 저장할 수 있다.
하지만, 타깃 데이터(TGT_DTA)를 라이트할 것을 요청하는 주체는 호스트로 한정되지 않는다. 일 예로 메모리 시스템(100)의 메모리 컨트롤러(120)는 백그라운드 동작(e.g. 가비지 컬렉션, 웨어 레벨링, 리드 리클레임)을 수행 중에 메모리 장치(110)에 기 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110) 상의 새로운 위치에 저장하기 위해서, 메모리 인터페이스(122)를 통해 메모리 장치(110)에서 리드한 타깃 데이터(TGT_DTA)를 제1 메모리(MEM_1) 및 제2 메모리(MEM_2) 중 적어도 하나에 저장할 수도 있다.
한편, 제1 메모리(MEM_1) 및 제2 메모리(MEM_2)는 타깃 데이터(TGT_DTA)를 저장할 수 있는 메모리로서, 제1 메모리(MEM_1)는 제2 메모리(MEM_2)보다 고속으로 동작하는 메모리일 수 있다. 일 예로 제1 메모리(MEM_1)는 SRAM이고, 제2 메모리(MEM_2)는 DRAM일 수 있다. 제1 메모리(MEM_1)는 제2 메모리(MEM_2)보다 고속으로 동작하므로, 제1 메모리(MEM_1)에 소요되는 비용은 동일한 저장 용량을 가지는 제2 메모리(MEM_2)에 소요되는 비용보다 크다.
한편, 타깃 데이터(TGT_DTA)가 제2 메모리(MEM_2)에 저장될 때, 타깃 데이터(TGT_DTA)는 버퍼 회로(BUF_CIR)를 경유하여 제2 메모리(MEM_2)에 저장될 수 있다. 즉, 타깃 데이터(TGT_DTA)는 먼저 버퍼 회로(BUF_CIR)에 임시로 저장된 후에 제2 메모리(MEM_2)에 저장될 수 있다.
버퍼 회로(BUF_CIR)는 메모리 컨트롤러(120)로부터 타깃 데이터(TGT_DTA)를 입력받고, 메모리 컨트롤러(120)로부터 입력된 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 입력하거나 또는 폐기할 수 있다. 만약 버퍼 회로(BUF_CIR)가 타깃 데이터(TGT_DTA)를 폐기하면 타깃 데이터(TGT_DTA)는 제2 메모리(MEM_2)에 저장되지 않는다.
이때, 버퍼 회로(BUF_CIR)가 타깃 데이터(TGT_DTA)를 폐기한다는 것은, 타깃 데이터(TGT_DTA)를 임시로 저장하지 않고 삭제하거나 또는 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 전송하지 않는다는 것을 의미한다.
그리고 메모리 컨트롤러(120)는 제1 메모리(MEM_1) 또는 제2 메모리(MEM_2)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램할 수 있다.
만약 메모리 컨트롤러(120)가 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작이 성공할 때, 메모리 컨트롤러(120)는 제1 메모리(MEM_1) 또는 제2 메모리(MEM_2)에 저장된 타깃 데이터(TGT_DTA)를 제1 메모리(MEM_1) 또는 제2 메모리(MEM_2)에서 삭제할 수 있다.
반면 메모리 컨트롤러(120)가 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작이 실패할 때, 메모리 컨트롤러(120)는 제1 메모리(MEM_1) 또는 제2 메모리(MEM_2)를 이용하여 타깃 데이터(TGT_DTA)를 재프로그램할 수 있다.
이하, 메모리 시스템(100)이 제1 메모리(MEM_1) 또는 제2 메모리(MEM_2)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 구체적인 예를 설명한다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템(100)이 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작의 일 예를 나타낸 도면이다.
일 예로, 타깃 데이터(TGT_DTA)는 제1 메모리(MEM_1) 및 제2 메모리(MEM_2)에 함께 저장될 수 있다. 이때, 제2 메모리(MEM_2)는 버퍼 회로(BUF_CIR)로부터 입력된 타깃 데이터(TGT_DTA)를 저장할 수 있다.
메모리 시스템(100)의 메모리 컨트롤러(120)는 제1 메모리(MEM_1) 또는 제2 메모리(MEM_2)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램할 수 있다.
이때, 메모리 컨트롤러(120)는 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)을 제2 메모리(MEM_2)에 저장된 타깃 데이터(TGT_DTA)보다 높은 우선 순위로 메모리 장치(110)에 프로그램할 수 있다. 즉, 메모리 컨트롤러(120)는 제1 메모리(MEM_1)에 타깃 데이터(TGT_DTA)가 저장되어 있으면 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하고, 제1 메모리(MEM_1)에 타깃 데이터(TGT_DTA)가 저장되어 있지 않으면 제2 메모리(MEM_2)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램할 수 있다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템(100)이 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작의 다른 예를 나타낸 도면이다.
도 6에서, 버퍼 회로(BUF_CIR)는 입력받은 타깃 데이터(TGT_DTA)를 폐기할 수 있다. 이 경우, 타깃 데이터(TGT_DTA)는 제1 메모리(MEM_1)에만 저장되고, 제2 메모리(MEM_2)에는 저장되지 않는다.
메모리 시스템(100)의 메모리 컨트롤러(120)는 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램할 수 있다.
이상에서 설명한 바와 같이, 메모리 시스템(100)은 메모리 장치(110)에 타깃 데이터(TGT_DTA)를 프로그램하는 동작이 실패할 경우를 대비하여, 타깃 데이터(TGT_DTA)를 프로그램하는 도중에 타깃 데이터(TGT_DTA)를 고속으로 동작하는 제1 메모리(MEM_1)에 저장하거나 저속으로 동작하는 제2 메모리(MEM_2)에 저장할 수 있다.
만약 호스트로부터 수신한 데이터 라이트 동작을 빠르게 처리하여야 하는 경우 메모리 시스템(100)은 타깃 데이터(TGT_DTA)를 프로그램하는 도중에 타깃 데이터(TGT_DTA)를 고속의 제1 메모리(MEM_1)에 유지하여 전체적인 프로그램 속도를 증가시킬 수 있다. 반면 호스트로부터 수신한 데이터 라이트 동작을 느리게 처리할 수 있는 경우 메모리 시스템(100)은 타깃 데이터(TGT_DTA)를 프로그램하는 도중에 타깃 데이터(TGT_DTA)를 저속의 제2 메모리(MEM_2)에 유지하여 타깃 데이터(TGT_DTA)를 저장하는데 소요되는 비용을 줄일 수 있다. 이를 통해 메모리 시스템(100)은 호스트가 요구하는 데이터 라이트 성능을 만족시키기 위해 소요되는 비용을 최적화할 수 있다.
이하, 본 발명의 실시예들에 따른 버퍼 회로(BUF_CIR)의 구조 및 그 동작에 대해 상세히 설명한다.
도 7은 본 발명의 실시예들에 따른 버퍼 회로(BUF_CIR)의 구조를 나타낸 도면이다.
도 7을 참조하면, 버퍼 회로(BUF_CIR)는 내부에 제2 메모리(MEM_2)에 입력할 데이터를 임시로 저장하는 버퍼 메모리(BUF_MEM)를 포함할 수 있다. 이때, 버퍼 메모리는 입력되는 데이터를 빠르게 저장하기 위해 제1 메모리(MEM_1)와 동일한 타입의 메모리(e.g. SRAM)로 구성될 수 있다.
버퍼 회로(BUF_CIR)는 버퍼 메모리(BUF_MEM)에서 데이터가 이미 저장된 공간의 크기와, 버퍼 메모리(BUF_MEM)에서 새로운 데이터를 저장할 수 있는 여유 공간의 크기를 계산하고 이에 따라 동작을 결정할 수 있다.
본 발명의 실시예들에서, 버퍼 회로(BUF_CIR)는 입력된 타깃 데이터(TGT_DTA)의 크기와 버퍼 메모리의 여유 공간의 크기에 따라, 타깃 데이터(TGT_DTA)를 폐기하거나 또는 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 저장할 수 있다.
도 8은 본 발명의 실시예들에 따른 버퍼 회로(BUF_CIR)의 동작의 일 예를 나타내는 흐름도이다.
도 8을 참조하면, 버퍼 회로(BUF_CIR)는 입력되는 타깃 데이터(TGT_DTA)의 크기 A를 확인할 수 있다(S810).
그리고 버퍼 회로(BUF_CIR)는 버퍼 메모리(BUF_MEM)의 여유 공간의 크기 B를 확인할 수 있다(S820).
버퍼 회로(BUF_CIR)는 S810 단계에서 확인한 A값이 S820 단계에서 확인한 B값을 초과하는지 판단한다(S830).
만약 A가 B보다 큰 경우(S830-Y), 버퍼 회로(BUF_CIR)는 입력된 타깃 데이터(TGT_DTA)를 폐기할 수 있다(S840). 이는 버퍼 메모리의 여유 공간이 타깃 데이터(TGT_DTA)를 전부 저장하기에 부족하기 때문이다.
반면 A가 B보다 작거나 같은 경우(S830-N), 버퍼 회로(BUF_CIR)는 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 입력할 수 있다(S750). 이는 버퍼 메모리의 여유 공간이 타깃 데이터(TGT_DTA)를 전부 저장하기에 충분하기 때문이다.
이때, 버퍼 회로(BUF_CIR)는 타깃 데이터(TGT_DTA)를 임시로 저장한 후, 이를 제2 메모리(MEM_2)에 저장할 수 있다. 버퍼 회로(BUF_CIR)는 타깃 데이터(TGT_DTA)만 단독으로 제2 메모리(MEM_2)에 저장할 수도 있고, 버퍼 메모리(BUF_MEM)에 기 저장된 다른 데이터와 타깃 데이터(TGT_DTA)를 한 번에 제2 메모리(MEM_2)에 저장할 수도 있다. 만약, 버퍼 회로(BUF_CIR)가 특정한 데이터 단위로 데이터를 제2 메모리(MEM_2)에 저장하는데, 타깃 데이터(TGT_DTA)의 사이즈가 데이터 단위보다 작을 경우에, 버퍼 회로(BUF_CIR)는 버퍼 메모리(BUF_MEM)에 기 저장된 다른 데이터가 타깃 데이터(TGT_DTA)를 합쳐서 데이터 단위 크기의 데이터를 생성한 후 제2 메모리(MEM_2)에 저장할 수 있다. 예를 들어, 제2 메모리(MEM_2)는 8KB 단위로 데이터를 저장하고 타깃 데이터(TGT_DTA)의 크기가 4KB일 경우, 타깃 데이터(TGT_DTA) 4KB와 버퍼 메모리(BUF_MEM)에 기 저장된 4KB 크기의 다른 데이터가 함께 제2 메모리(MEM_2)에 저장된다.
이하 S840 단계에서 설명한 버퍼 회로(BUF_CIR)가 타깃 데이터(TGT_DTA)를 폐기하는 동작 및 S850 단계에서 설명한 버퍼 회로(BUF_CIR)가 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 입력하는 동작을 구체적으로 설명한다.
도 9는 본 발명의 실시예들에 따른 버퍼 회로(BUF_CIR)가 타깃 데이터(TGT_DTA)를 폐기하는 동작의 일 예를 나타낸 도면이다.
도 9을 참조하면, 버퍼 회로(BUF_CIR)는 버퍼 메모리(BUF_MEM)의 여유 공간의 크기 B가 타깃 데이터(TGT_DTA)의 크기 A보다 작을 때, 타깃 데이터(TGT_DTA)를 폐기할 수 있다. 이 경우 버퍼 메모리(BUF_MEM)의 여유 공간의 크기 B는 변화가 없다.
도 10은 본 발명의 실시예들에 따른 버퍼 회로(BUF_CIR)가 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 입력하는 동작의 일 예를 나타낸 도면이다.
도 10을 참조하면, 버퍼 회로(BUF_CIR)는 버퍼 메모리(BUF_MEM)의 여유 공간의 크기 B가 타깃 데이터(TGT_DTA)의 크기 A 이상일 때, 타깃 데이터(TGT_DTA)를 버퍼 메모리(BUF_MEM)에 임시로 저장할 수 있다. 이 경우 버퍼 메모리(BUF_MEM)의 여유 공간의 크기는 (B - A)가 된다.
버퍼 회로(BUF_CIR)는 이후 버퍼 메모리(BUF_MEM)에 임시로 저장된 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 입력할 수 있다. 이때, 버퍼 회로(BUF_CIR)는 타깃 데이터(TGT_DTA)먼 단독으로 제2 메모리(MEM_2)에 입력할 수도 있고, 타깃 데이터(TGT_DTA)와 버퍼 메모리(BUF_MEM)에 기 저장된 다른 데이터를 함께 제2 메모리(MEM_2)에 입력할 수도 있다. 버퍼 회로(BUF_CIR)가 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 입력하면, 이후 타깃 데이터(TGT_DTA)는 제2 메모리(MEM_2)에 저장될 수 있다.
이상에서, 버퍼 회로(BUF_CIR)가 타깃 데이터(TGT_DTA)를 폐기하는 동작 및 버퍼 회로(BUF_CIR)가 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 저장하는 동작을 설명하였다.
이하, 버퍼 회로(BUF_CIR)가 타깃 데이터(TGT_DTA)를 폐기한 이후의 메모리 시스템(100)의 동작 및 버퍼 회로(BUF_CIR)가 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 저장한 이후의 메모리 시스템(100)의 동작에 대해서 설명한다.
먼저, 버퍼 회로(BUF_CIR)가 타깃 데이터(TGT_DTA)를 폐기한 이후의 메모리 시스템(100)의 동작을 설명한다.
도 11은 본 발명의 실시예들에 따른 메모리 시스템(100)이 타깃 데이터(TGT_DTA)를 폐기한 이후 수행하는 동작의 일 예를 나타낸 도면이다.
도 11을 참조하면, 버퍼 회로(BUF_CIR)는 타깃 데이터(TGT_DTA)를 폐기한 이후, 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 저장하는 작업이 실패하였다는 것을 메모리 컨트롤러(120)에 지시할 수 있다. 버퍼 회로(BUF_CIR)가 타깃 데이터(TGT_DTA)를 폐기하면 타깃 데이터(TGT_DTA)는 제2 메모리(MEM_2)에 저장될 수 없기 때문이다.
이때, 버퍼 회로(BUF_CIR)는 일 예로 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 저장하는 작업이 실패하였다는 것을 지시하는 제1 정보(INFO_1)를 메모리 컨트롤러(120)로 전송할 수 있다. 이때, 제1 정보(INFO_1)는 특정 포맷으로 구성된 메시지 또는 전기적 신호 등의 형태로 메모리 컨트롤러(120)에 전송될 수 있다. 제1 정보(INFO_1)의 구조의 일 예는 이하 도 17에서 상세히 설명한다.
반면, 버퍼 회로(BUF_CIR)는 다른 예로 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 저장하는 작업이 실패하였다는 것을 메모리 컨트롤러(120)에 별도로 지시하지 않을 수도 있다. 이 경우에 메모리 컨트롤러(120)는 제1 메모리(MEM_1)와 제2 메모리(MEM_2)에서 타깃 데이터(TGT_DTA)를 검색하여, 타깃 데이터(TGT_DTA)가 어느 메모리에 저장되어 있는지를 확인할 수 있다.
이때, 메모리 컨트롤러(120)는 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)만을 이용해서 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작을 완료해야 한다.
따라서, 메모리 컨트롤러(120)는 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작이 완료된 후에 제1 메모리(MEM_1)에서 삭제할 수 있다. 만약 메모리 컨트롤러(120)가 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작이 완료되기 전(e.g. 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 입력하는 동작이 완료된 시점)에 타깃 데이터(TGT_DTA)를 제1 메모리(MEM_1)에서 삭제하면, 이후 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작이 실패하였을 때, 타깃 데이터(TGT_DTA)가 제1 메모리(MEM_1)에도 존재하지 않고 제2 메모리(MEM_2)에도 존재하지 않으므로 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 재프로그램할 수 없기 때문이다.
도 12는 도 11에서 제1 메모리(MEM_1)와 제2 메모리(MEM_2)의 상태를 나타낸 도면이다.
도 12를 참조하면, 버퍼 회로(BUF_CIR)가 타깃 데이터(TGT_DTA)를 폐기하면, 제1 메모리(MEM_1)에는 타깃 데이터(TGT_DTA)가 저장되지만 제2 메모리(MEM_2)에는 타깃 데이터(TGT_DTA)가 저장되지 않는다. 이때, 메모리 컨트롤러(120)는 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 이용하여 메모리 장치(110)에 타깃 데이터(TGT_DTA)를 프로그램할 수 있다.
이때, 메모리 컨트롤러(120)는 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 입력하는 동작을 완료한 이후에 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 바로 삭제하지 않는다.
메모리 컨트롤러(120)는 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작이 완료된 이후에 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 삭제할 수 있다. 타깃 데이터(TGT_DTA)가 메모리 장치(110)에 프로그램되었기 때문에 더 이상 메모리 컨트롤러(120) 내에서 타깃 데이터(TGT_DTA)를 유지할 필요가 없기 때문이다.
도 13은 도 11에서 프로그램 페일 시 메모리 시스템(100)이 타깃 데이터(TGT_DTA)를 재프로그램하는 동작을 나타낸 도면이다.
도 13를 참조하면, 도 12와 마찬가지로 버퍼 회로(BUF_CIR)가 타깃 데이터(TGT_DTA)를 폐기할 때, 제1 메모리(MEM_1)에는 타깃 데이터(TGT_DTA)가 저장되지만 제2 메모리(MEM_2)에는 타깃 데이터(TGT_DTA)가 저장되지 않는다. 이때, 메모리 시스템(100)의 메모리 컨트롤러(120)는 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 이용하여 메모리 장치(110)에 타깃 데이터(TGT_DTA)를 프로그램할 수 있다.
이때, 메모리 컨트롤러(120)는 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 입력하는 동작을 완료한 이후에 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 바로 삭제하지 않는다.
메모리 컨트롤러(120)는 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작이 실패할 때, 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 재프로그램할 수 있다. 이를 통해, 메모리 컨트롤러(120)는 타깃 데이터(TGT_DTA)가 메모리 장치(110)에 반드시 프로그램되는 것을 보장할 수 있다.
이하, 버퍼 회로(BUF_CIR)가 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 저장한 이후의 메모리 시스템(100)의 동작에 대해서 설명한다.
도 14는 본 발명의 실시예들에 따른 메모리 시스템(100)이 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 저장한 이후 수행하는 동작의 일 예를 나타낸 도면이다.
도 14를 참조하면, 버퍼 회로(BUF_CIR)는 타깃 데이터(TGT_DTA)를 버퍼 메모리(BUF_MEM)에 입력한 이후에, 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 저장하는 작업이 성공하였다는 것을 메모리 컨트롤러(120)에 지시할 수 있다.
이때, 버퍼 회로(BUF_CIR)는 일 예로 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 저장하는 작업이 성공하였다는 것을 지시하는 제2 정보(INFO_2)를 메모리 컨트롤러(120)로 전송할 수 있다. 버퍼 회로(BUF_CIR)는 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 입력한 후에 제2 정보(INFO_2)를 메모리 컨트롤러(120)로 전송할 수도 있지만, 일단 타깃 데이터(TGT_DTA)를 버퍼 메모리(BUF_MEM)에 임시로 저장한 후에는 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 저장할 수 있으므로 실제로 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 저장하기 전에도 제2 정보(INFO_2)를 메모리 컨트롤러(120)로 전송할 수 있다. 이때, 제2 정보(INFO_2)는 전술한 제1 정보(INFO_1)와 마찬가지로 특정 포맷으로 구성된 메시지 또는 전기적 신호 등의 형태로 메모리 컨트롤러(120)에 전송될 수 있다. 제2 정보(INFO_2)의 구조의 일 예는 이하 도 17에서 자세히 설명한다.
반면, 버퍼 회로(BUF_CIR)는 다른 예로 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 저장하는 작업이 성공하였다는 것을 메모리 컨트롤러(120)에 별도로 지시하지 않을 수도 있다. 이 경우에 메모리 컨트롤러(120)는 제1 메모리(MEM_1)와 제2 메모리(MEM_2)에서 타깃 데이터(TGT_DTA)를 검색하여, 타깃 데이터(TGT_DTA)가 어느 메모리에 저장되어 있는지를 확인할 수 있다.
버퍼 회로(BUF_CIR)가 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 입력하여 타깃 데이터(TGT_DTA)가 제2 메모리(MEM_2)에 저장되면, 메모리 컨트롤러(120)는 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA) 또는 제2 메모리(MEM_2)에 저장된 타깃 데이터(TGT_DTA)를 이용해서 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작을 실행할 수 있다. 이 경우, 전술한 바와 같이 메모리 컨트롤러(120)는 먼저 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 이용해서 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작을 실행할 수 있다.
이때, 메모리 컨트롤러(120)는 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 입력하는 동작이 완료된 후에 제1 메모리(MEM_1)에서 삭제할 수 있다. 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 입력하는 동작이 완료된 후 타깃 데이터(TGT_DTA)가 메모리 장치(110)에 프로그램되기까지는 소정의 시간의 소요될 수 있으며, 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작이 실패할 가능성도 있다. 만약 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 입력하는 동작이 완료된 이후에 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작이 실패하더라도, 제2 메모리(MEM_2)에 저장된 타깃 데이터(TGT_DTA)를 이용하여 재프로그램 동작을 수행할 수 있기 때문이다.
따라서, 메모리 컨트롤러(120)는 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 입력하는 동작이 완료된 이후부터 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작이 완료될 때까지 제1 메모리(MEM_1)에 타깃 데이터(TGT_DTA)를 저장하고 있을 필요가 없다. 따라서, 타깃 데이터(TGT_DTA)를 저장하기 위해 고속의 제1 메모리(MEM_1)의 저장 용량을 크게 확보할 필요가 없으므로 제1 메모리(MEM_1)를 구비하는데 소요되는 비용이 감소할 수 있다.
도 15는 도 14에서 제1 메모리(MEM_1)와 제2 메모리(MEM_2)의 상태를 나타낸 도면이다.
도 15를 참조하면, 버퍼 회로(BUF_CIR)가 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 입력하면, 제1 메모리(MEM_1) 및 제2 메모리(MEM_2)에 타깃 데이터(TGT_DTA)가 동시에 저장된다. 이때, 메모리 컨트롤러(120)는 제2 메모리(MEM_2)에 타깃 데이터(TGT_DTA)가 저장된 상태에서, 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 이용하여 메모리 장치(110)에 타깃 데이터(TGT_DTA)를 프로그램할 수 있다.
이때, 메모리 컨트롤러(120)는 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)가 메모리 장치(110)에 입력 완료된 이후에 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 제1 메모리(MEM_1)에서 삭제할 수 있다. 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)가 삭제된 후 프로그램 동작이 실패하더라도, 제2 메모리(MEM_2)에 저장된 타깃 데이터(TGT_DTA)를 이용하여 타깃 데이터(TGT_DTA)가 메모리 장치(110)에 프로그램되는 것을 보장할 수 있기 때문이다.
메모리 컨트롤러(120)는 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작이 완료된 이후에 제2 메모리(MEM_2)에 저장된 타깃 데이터(TGT_DTA)를 삭제할 수 있다. 타깃 데이터(TGT_DTA)가 메모리 장치(110)에 프로그램되었으므로 더 이상 메모리 컨트롤러(120) 내에서 타깃 데이터(TGT_DTA)를 유지할 필요가 없기 때문이다.
도 16은 도 14에서 프로그램 페일 시 타깃 데이터를 재프로그램하는 동작을 나타낸 도면이다.
도 16을 참조하면, 도 15와 마찬가지로 버퍼 회로(BUF_CIR)가 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 입력할 때, 제1 메모리(MEM_1) 및 제2 메모리(MEM_2)에 타깃 데이터(TGT_DTA)가 동시에 저장된다. 이때, 메모리 컨트롤러(120)는 먼저 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 이용하여 메모리 장치(110)에 타깃 데이터(TGT_DTA)를 프로그램할 수 있다.
이때, 메모리 컨트롤러(120)는 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 입력하는 동작을 완료한 이후에 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 삭제할 수 있다.
메모리 컨트롤러(120)는 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작이 실패할 때, 제2 메모리(MEM_2)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 재프로그램할 수 있다.
도 17은 본 발명의 실시예들에 따른 제1 정보(INFO_1)와 제2 정보(INFO_2)의 포맷의 일 예를 나타낸 도면이다.
도 17을 참조하면, 도 11에서 설명한 제1 정보(INFO_1) 및 도 14에서 설명한 제2 정보(INFO_2)는 타깃 데이터(TGT_DTA)를 식별하기 위한 정보인 식별자 정보(ID)를 포함할 수 있다.
그리고 제1 정보(INFO_1) 및 제2 정보(INFO_2)는 제2 메모리(MEM_2)에 타깃 데이터(TGT_DTA)가 저장되었는지 여부를 지시하는 정보인 저장 결과 정보(STORE_RESULT)를 추가로 포함할 수 있다.
이때, 식별자 정보(ID)는 다음과 같이 결정될 수 있다.
일 예로, 식별자 정보(ID)는 타깃 데이터(TGT_DTA)에 대한 물리 주소일 수 있다.
다른 예로, 식별자 정보(ID)는 타깃 데이터(TGT_DTA)에 대한 논리 주소일 수 있다.
또 다른 예로, 식별자 정보(ID)는 메모리 컨트롤러(120)가 메모리 장치(110)에 프로그램되는 데이터를 구별하기 위하여 생성한 임의의 값일 수 있다. 이때, 메모리 컨트롤러(120)는 타깃 데이터(TGT_DTA)를 버퍼 회로(BUF_CIR)에 입력할 때, 식별자 정보(ID)로 사용될 값을 타깃 데이터(TGT_DTA)와 함께 입력할 수 있다.
한편, 제1 정보(INFO_1)의 저장 결과 정보(STORE_RESULT)는 제2 메모리(MEM_2)에 타깃 데이터(TGT_DTA)가 저장되는데 실패하였다는 정보를 지시할 수 있고, 제2 정보(INFO_2)의 저장 결과 정보(STORE_RESULT)는 제2 메모리(MEM_2)에 타깃 데이터(TGT_DTA)가 저장는데 성공하였다는 정보를 지시할 수 있다.
도 18은 본 발명의 실시예들에 따른 제1 대역폭(BW_1)과 제2 대역폭(BW_2)의 차이의 일 예를 나타낸 도면이다.
도 18을 참조하면, 버퍼 회로(BUF_CIR)에 데이터가 입력되는 대역폭인 제1 대역폭(BW_1)은, 제2 메모리(MEM_2)에 데이터가 입력되는 대역폭인 제2 대역폭(BW_2) 이상일 수 있다.
이때, 버퍼 회로(BUF_CIR)는 최대 제1 대역폭(BW_1)과 제2 대역폭(BW_2)의 차이만큼의 데이터를 폐기할 수 있다. 이 경우 버퍼 회로(BUF_CIR)에서 폐기된 데이터는 제2 메모리(MEM_2)에 저장되지 않고, 대신 제1 메모리(MEM_1)에만 저장된다.
예를 들어, 제1 대역폭(BW_1)이 단위 시간(e.g. 2ms) 당 32MB이고 제2 대역폭(BW_2)이 단위 시간(e.g. 2ms) 당 24MB라고 가정하면, 버퍼 회로(BUF_CIR)는 단위 시간 동안 최대 8MB만큼의 데이터를 폐기할 수 있다. 32MB의 데이터 중 24MB의 데이터만 제2 메모리(MEM_2)에 입력될 수 있고 나머지 8MB의 데이터는 제2 메모리(MEM_2)에 입력될 수 없기 때문이다.
도 19는 도 18에서 설명한 제1 대역폭(BW_1)과 제2 대역폭(BW_2)의 차이에 따라 제1 메모리(MEM_1) 또는 제2 메모리(MEM_2)가 재프로그램 동작에 사용될 확률을 나타낸 도면이다.
도 19를 참조하면, 제1 메모리(MEM_1) 및 버퍼 회로(BUF_CIR)로 데이터가 입력되는 대역폭이 제1 대역폭(BW_1)이라고 가정하고, 제2 메모리(MEM_2)에 데이터가 저장되는 대역폭이 제2 대역폭(BW_2)이라고 가정한다. 이때, 도 18에서 설명한 바와 같이 제1 대역폭(BW_1)은 제2 대역폭(BW_2) 이상이다.
이때, 제2 대역폭(BW_2)만큼의 데이터는 제2 메모리(MEM_2)에 저장될 수 있다. 따라서, 메모리 컨트롤러(120)는 이후 프로그램 동작이 실패할 때, 제2 대역폭(BW_2)만큼의 데이터에 대해서는 제2 메모리(MEM_2)를 이용하여 재프로그램 동작을 실행할 수 있다.
반면, 제1 대역폭(BW_1)과 제2 대역폭(BW_2)의 차이만큼의 데이터는 제2 메모리(MEM_2)에 저장되지 않고 대신 제1 메모리(MEM_1)에만 저장될 수 있다. 따라서, 메모리 컨트롤러(120)는 이후 프로그램 동작일 실패할 때, 제1 대역폭(BW_1)과 제2 대역폭(BW_2)의 차이만큼의 데이터에 대해서는 제1 메모리(MEM_1)를 이용하여 재프로그램 동작을 실행할 수 있다.
따라서, 프로그램 동작 중 페일이 발생할 때, 제1 메모리(MEM_1) 및 제2 메모리(MEM_2)가 재프로그램 동작에 사용될 확률은 각각 다음과 같다.
제1 메모리(MEM_1): 1 - ((BW_2)/(BW_1))
제2 메모리(MEM_2): ((BW_2)/(BW_1))
예를 들어, 제1 대역폭(BW_1)이 단위 시간(e.g. 2ms) 당 32MB이고, 제2 대역폭(BW_2)이 단위 시간 당 24MB라고 가정한다.
이 경우 제2 메모리(MEM_2)는 입력되는 전체 데이터 중 24/32 = 75%만큼의 데이터를 저장할 수 있고, 제2 메모리(MEM_2)가 프로그램 동작 중 페일이 발생할 때 재프로그램 동작에 사용될 확률은 75%이다. 그리고 제1 메모리(MEM_1)가 프로그램 동작 중 페일이 발생할 때 재프로그램 동작에 사용될 확률은 25%이다.
따라서, 메모리 시스템(100)은 제1 메모리(MEM_1)의 저장 용량을 제1 대역폭(BW_1)의 25%, 즉 1/4로 줄일 수 있으며, 이로 인해 제1 메모리(MEM_1) 및 제2 메모리(MEM_2)를 구비하는 데 소요되는 비용이 감소할 수 있다.
만약 제1 대역폭(BW_1) 및 제2 대역폭(BW_2)을 알 수 있다면 제1 메모리(MEM_1)의 저장 용량과 제2 메모리(MEM_2)의 저장 용량의 비율을 최적화할 수 있다.
일 예로 제1 대역폭(BW_1)이 제2 대역폭(BW_2)의 2배라면 제1 메모리(MEM_1)가 재프로그램 동작에 사용될 확률은 1/2, 제2 메모리(MEM_2)가 재프로그램 동작에 사용될 확률은 1/2이므로 제1 메모리(MEM_1)의 저장 용량과 제2 메모리(MEM_2)의 저장 용량의 비율은 1:1로 결정될 수 있다.
다른 예로 제1 대역폭(BW_1)이 제2 대역폭(BW_2)의 1.5배라면 제1 메모리(MEM_1)가 재프로그램 동작에 사용될 확률은 1/3, 제2 메모리(MEM_2)가 재프로그램 동작에 사용될 확률은 2/3이므로 제1 메모리(MEM_1)의 저장 용량과 제2 메모리(MEM_2)의 저장 용량의 비율은 1:2로 결정될 수 있다.
따라서, 제1 대역폭(BW_1)과 제2 대역폭(BW_2)의 차이가 커질수록 제2 메모리(MEM_2)에 저장되지 않고 폐기되는 데이터의 양이 커지므로 제1 메모리(MEM_1)의 저장 용량은 증가해야 한다. 반면, 제1 대역폭(BW_1)과 제2 대역폭(BW_2)의 차이가 작아질수록 대부분의 데이터가 제2 메모리(MEM_2)에 저장되므로 제1 메모리(MEM_1)의 저장 용량이 감소될 수 있다.
이와 같이 제1 대역폭(BW_1)과 제2 대역폭(BW_2)의 차이에 따라 제1 메모리(MEM_1)와 제2 메모리(MEM_2)의 저장 용량을 적절하게 결정함으로써, 메모리 시스템(100)은 향후 호스트의 성능이 급격히 증가하여 제1 대역폭(BW_1)과 제2 대역폭(BW_2)의 차이가 커지더라도 데이터를 효율적으로 메모리 장치에 프로그램할 수 있다.
도 20은 본 발명의 실시예들에 따른 메모리 시스템(100)의 동작 방법을 나타낸 도면이다.
도 20을 참조하면, 메모리 시스템(100)의 동작 방법은 메모리 장치(110)에 프로그램할 타깃 데이터(TGT_DTA)를 제1 메모리(MEM_1)에 저장하는 단계(S2010)를 포함할 수 있다.
그리고 메모리 시스템(100)의 동작 방법은 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 선택적으로 저장하는 단계(S2020)를 포함할 수 있다.
그리고 메모리 시스템(100)의 동작 방법은 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 단계(S2030)를 포함할 수 있다.
그리고 메모리 시스템(100)의 동작 방법은 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작이 실패할 때, 제1 메모리(MEM_1) 또는 제2 메모리(MEM_2)를 이용하여 재프로그램하는 단계(S2040)를 포함할 수 있다.
이때, 제1 메모리(MEM_1)는 제2 메모리(MEM_2)보다 고속으로 동작할 수 있다.
도 21은 본 발명의 실시예들에 따른 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 선택적으로 저장하는 단계의 일 예를 나타낸 도면이다.
도 21을 참조하면, 전술한 S2020 단계는 타깃 데이터(TGT_DTA)를 버퍼 회로(BUF_CIR)에 입력하는 단계(S2110)를 포함할 수 있다.
그리고 S2020 단계는 버퍼 회로(BUF_CIR)에 입력된 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 입력하거나 또는 폐기하는 단계(S2120)를 포함할 수 있다.
이때, S2120 단계는 타깃 데이터(TGT_DTA)의 크기와 버퍼 회로(BUF_CIR)에 포함된 버퍼 메모리(BUF_MEM)의 여유 공간의 크기에 따라, 타깃 데이터(TGT_DTA)를 폐기하거나 또는 타깃 데이터(TGT_DTA)를 제2 메모리(MEM_2)에 입력할 수 있다.
일 예로, 타깃 데이터(TGT_DTA)의 크기가 버퍼 메모리(BUF_MEM)의 여유 공간의 크기를 초과할 때 타깃 데이터(TGT_DTA)는 버퍼 회로(BUF_CIR)에서 폐기되고, 타깃 데이터(TGT_DTA)의 크기가 버퍼 메모리(BUF_MEM)의 여유 공간의 크기 이하일 때 타깃 데이터(TGT_DTA)는 버퍼 메모리(BUF_MEM)에 임시로 저장된 후 제2 메모리(MEM_2)에 입력될 수 있다.
이때, 타깃 데이터(TGT_DTA)가 버퍼 회로(BUF_CIR)에서 폐기될 때, 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)는 메모리 장치(110)에 타깃 데이터(TGT_DTA)를 프로그램하는 동작이 완료된 후 제1 메모리(MEM_1)에서 삭제될 수 있다. 이 경우, 메모리 시스템(100)의 동작 방법은 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작이 실패할 때, 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 재프로그램하는 단계를 추가로 포함할 수 있다.
반면, 타깃 데이터(TGT_DTA)가 제2 메모리(MEM_2)에 입력될 때, 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)는, 타깃 데이터(TGT_DTA)가 제2 메모리(MEM_2)에 저장된 상태에서, 메모리 장치(110)에 제1 메모리(MEM_1)에 저장된 타깃 데이터(TGT_DTA)가 입력 완료된 후 제1 메모리(MEM_1)에서 삭제될 수 있다. 이 경우, 메모리 시스템(100)의 동작 방법은 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 프로그램하는 동작이 실패할 때, 제2 메모리(MEM_2)에 저장된 타깃 데이터(TGT_DTA)를 메모리 장치(110)에 재프로그램하는 단계를 추가로 포함할 수 있다.
한편, 이상에서 설명한 메모리 컨트롤러(120)의 동작은 제어 회로(123)에 의해 제어될 수 있으며, 프로세서(124)가 메모리 컨트롤러(120)의 제반 동작이 프로그램된 펌웨어를 실행(구동)하는 방식으로 수행될 수 있다.
도 22은 본 발명의 실시예들에 따른 컴퓨팅 시스템(2200)의 구성도이다.
도 22을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(2200)은 시스템 버스(2260)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(2200)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 2210), 컴퓨팅 시스템(2200)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 2220), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(2230), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(2240), 컴퓨팅 시스템(2200)이 사용하는 파워를 관리하는 파워 관리 모듈(2250) 등을 포함할 수 있다.
컴퓨팅 시스템(2200)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(2200)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로 210: 메모리 셀 어레이
220: 어드레스 디코더 230: 리드 앤 라이트 회로
240: 제어 로직 250: 전압 생성 회로

Claims (20)

  1. 메모리 장치; 및
    상기 메모리 장치와 통신하고, 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    제1 메모리;
    제2 메모리; 및
    버퍼 회로를 포함하고,
    상기 메모리 장치에 프로그램할 데이터인 타깃 데이터를 제1 메모리에 저장하고,
    상기 타깃 데이터를 상기 제2 메모리에 선택적으로 저장하고,
    상기 제1 메모리에 저장된 타깃 데이터를 상기 메모리 장치에 프로그램하는 동작을 실행하고,
    상기 제1 메모리에 저장된 타깃 데이터를 상기 메모리 장치에 프로그램하는 동작이 실패할 때, 상기 제1 메모리 또는 제2 메모리를 이용하여 상기 타깃 데이터를 재프로그램하고,
    상기 버퍼 회로는,
    상기 메모리 컨트롤러로부터 입력된 타깃 데이터를 상기 제2 메모리에 입력하거나 또는 폐기하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 제1 메모리는 상기 제2 메모리보다 고속으로 동작하는 메모리 시스템.
  3. 제1항에 있어서,
    상기 버퍼 회로는,
    상기 제2 메모리에 입력할 데이터를 임시로 저장하는 버퍼 메모리를 포함하고,
    상기 타깃 데이터의 크기와 상기 버퍼 메모리의 여유 공간의 크기에 따라, 상기 타깃 데이터를 폐기하거나 또는 상기 타깃 데이터를 상기 제2 메모리에 입력하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 버퍼 회로는,
    상기 타깃 데이터의 크기가 상기 버퍼 메모리의 여유 공간의 크기보다 클 때, 상기 타깃 데이터를 폐기하고,
    상기 타깃 데이터의 크기가 상기 버퍼 메모리의 여유 공간의 크기보다 같거나 작을 때, 상기 타깃 데이터를 상기 버퍼 메모리에 임시로 저장한 후 상기 제2 메모리에 입력하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 메모리 컨트롤러는,
    상기 타깃 데이터를 폐기할 때, 상기 타깃 데이터를 상기 메모리 장치에 프로그램하는 동작이 완료된 후에 상기 제1 메모리에 저장된 타깃 데이터를 삭제하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 메모리 컨트롤러는,
    상기 타깃 데이터를 상기 메모리 장치에 프로그램하는 동작이 실패할 때, 상기 제1 메모리에 저장된 타깃 데이터를 상기 메모리 장치에 재프로그램하는 메모리 시스템.
  7. 제4항에 있어서,
    상기 메모리 컨트롤러는,
    상기 타깃 데이터를 상기 제2 메모리에 입력할 때, 상기 타깃 데이터가 상기 제2 메모리에 저장된 상태에서 상기 제1 메모리에 저장된 타깃 데이터가 상기 메모리 장치에 입력 완료된 후에 상기 제1 메모리에 저장된 타깃 데이터를 삭제하는 메모리 시스템.
  8. 제7항에 있어서,
    상기 메모리 컨트롤러는,
    상기 타깃 데이터를 상기 메모리 장치에 프로그램하는 동작이 실패할 때, 상기 제2 메모리에 저장된 타깃 데이터를 상기 메모리 장치에 재프로그램하는 메모리 시스템.
  9. 제4항에 있어서,
    상기 메모리 컨트롤러는,
    상기 타깃 데이터를 폐기할 때, 상기 타깃 데이터를 상기 제2 메모리에 저장하는 작업이 실패하였다는 것을 지시하는 제1 정보를 상기 메모리 컨트롤러로 전송하고,
    상기 타깃 데이터를 상기 제2 메모리에 입력할 때, 상기 타깃 데이터를 상기 제2 메모리에 저장하는 작업이 성공하였다는 것을 지시하는 제2 정보를 상기 메모리 컨트롤러로 전송하는 메모리 시스템.
  10. 제9항에 있어서,
    상기 제1 정보 및 상기 제2 정보는,
    상기 제1 메모리에서 상기 타깃 데이터를 식별하기 위한 식별자 정보를 포함하는 메모리 시스템.
  11. 제10항에 있어서,
    상기 식별자 정보는,
    상기 타깃 데이터에 대한 논리 주소 또는 물리 주소인 메모리 시스템.
  12. 제1항에 있어서,
    상기 버퍼 회로에 데이터가 입력되는 대역폭인 제1 대역폭은, 상기 제2 메모리에 데이터가 입력되는 대역폭인 제2 대역폭 이상인 메모리 시스템.
  13. 메모리 시스템의 동작 방법에 있어서,
    메모리 장치에 프로그램할 타깃 데이터를 제1 메모리에 저장하는 단계;
    상기 타깃 데이터를 제2 메모리에 선택적으로 저장하는 단계;
    상기 제1 메모리에 저장된 타깃 데이터를 상기 메모리 장치에 프로그램하는 단계; 및
    상기 제1 메모리에 저장된 타깃 데이터를 상기 메모리 장치에 프로그램하는 동작이 실패할 때, 상기 제1 메모리 또는 제2 메모리를 이용하여 재프로그램하는 단계를 포함하고,
    상기 타깃 데이터를 상기 제2 메모리에 선택적으로 저장하는 단계는,
    상기 타깃 데이터를 버퍼 회로에 입력하는 단계; 및
    상기 버퍼 회로에 입력된 타깃 데이터를 상기 제2 메모리에 입력하거나 또는 폐기하는 단계를 포함하는 메모리 시스템의 동작 방법.
  14. 제13항에 있어서, 상기 제1 메모리는 상기 제2 메모리보다 고속으로 동작하는 메모리 시스템의 동작 방법.
  15. 제13항에 있어서,
    상기 타깃 데이터를 상기 제2 메모리에 저장하거나 또는 폐기하는 단계는,
    상기 타깃 데이터의 크기와, 상기 버퍼 회로에 포함되고 상기 제2 메모리에 입력할 데이터를 임시로 저장하는 버퍼 메모리의 여유 공간의 크기에 따라, 상기 타깃 데이터를 폐기하거나 또는 상기 타깃 데이터를 상기 제2 메모리에 입력하는 메모리 시스템의 동작 방법.
  16. 제15항에 있어서,
    상기 타깃 데이터를 상기 제2 메모리에 저장하거나 또는 폐기하는 단계는,
    상기 타깃 데이터의 크기가 상기 버퍼 메모리의 여유 공간의 크기보다 클 때, 상기 타깃 데이터를 상기 버퍼 회로에서 폐기하고,
    상기 타깃 데이터의 크기가 상기 버퍼 메모리의 여유 공간의 크기 보다 같거나 작을 때, 상기 타깃 데이터를 상기 버퍼 메모리에 임시로 저장한 후 상기 제2 메모리에 입력하는 메모리 시스템의 동작 방법.
  17. 제16항에 있어서,
    상기 타깃 데이터가 상기 버퍼 회로에서 폐기될 때, 상기 제1 메모리에 저장된 타깃 데이터는 상기 타깃 데이터를 상기 메모리 장치에 프로그램하는 동작이 완료된 후 상기 제1 메모리에서 삭제되는 메모리 시스템의 동작 방법.
  18. 제17항에 있어서,
    상기 타깃 데이터를 상기 메모리 장치에 프로그램하는 동작이 실패할 때, 상기 제1 메모리에 저장된 타깃 데이터를 상기 메모리 장치에 재프로그램하는 단계를 추가로 포함하는 메모리 시스템의 동작 방법.
  19. 제16항에 있어서,
    상기 타깃 데이터가 상기 제2 메모리에 입력될 때, 상기 제1 메모리에 저장된 타깃 데이터는, 상기 타깃 데이터가 상기 제2 메모리에 저장된 상태에서 상기 제1 메모리에 저장된 타깃 데이터가 상기 메모리 장치에 입력 완료된 후에 상기 제1 메모리에서 삭제되는 메모리 시스템의 동작 방법.
  20. 제19항에 있어서,
    상기 타깃 데이터를 상기 메모리 장치에 프로그램하는 동작이 실패할 때, 상기 제2 메모리에 저장된 타깃 데이터를 상기 메모리 장치에 재프로그램하는 단계를 추가로 포함하는 메모리 시스템의 동작 방법.
KR1020200111438A 2020-09-02 2020-09-02 메모리 시스템 및 메모리 시스템의 동작 방법 KR20220029903A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200111438A KR20220029903A (ko) 2020-09-02 2020-09-02 메모리 시스템 및 메모리 시스템의 동작 방법
US17/167,513 US11355210B2 (en) 2020-09-02 2021-02-04 Memory system and operating method thereof
CN202110604637.1A CN114201110B (zh) 2020-09-02 2021-05-31 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200111438A KR20220029903A (ko) 2020-09-02 2020-09-02 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220029903A true KR20220029903A (ko) 2022-03-10

Family

ID=80358898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200111438A KR20220029903A (ko) 2020-09-02 2020-09-02 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (3)

Country Link
US (1) US11355210B2 (ko)
KR (1) KR20220029903A (ko)
CN (1) CN114201110B (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170091832A (ko) * 2016-02-01 2017-08-10 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102398186B1 (ko) 2017-07-03 2022-05-17 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 사용자 장치의 동작 방법
KR20190066466A (ko) 2017-12-05 2019-06-13 삼성전자주식회사 기입 레이턴시를 줄일 수 있는 저장 장치의 동작 방법
KR102503177B1 (ko) * 2018-03-05 2023-02-24 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20200010933A (ko) * 2018-07-23 2020-01-31 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR102491134B1 (ko) * 2018-09-21 2023-01-25 에스케이하이닉스 주식회사 메모리 시스템, 그것의 동작 방법 및 비휘발성 메모리 장치
KR102588600B1 (ko) 2018-11-12 2023-10-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR102583787B1 (ko) * 2018-11-13 2023-10-05 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템

Also Published As

Publication number Publication date
US20220068408A1 (en) 2022-03-03
CN114201110B (zh) 2023-07-21
CN114201110A (zh) 2022-03-18
US11355210B2 (en) 2022-06-07

Similar Documents

Publication Publication Date Title
KR20210026431A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20220013661A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20220105303A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220055717A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210101785A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US11561725B2 (en) System and operating method thereof
KR20210097353A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210079549A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210065356A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US20210365382A1 (en) Memory system, memory controller, and operation method thereof
US20230221895A1 (en) Memory system and operating method of memory system storing doorbell information in the buffer memory
KR20210157544A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20220001137A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20210079552A (ko) 메모리 시스템 및 메모리 컨트롤러
KR20230072196A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230049858A (ko) 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
KR20220138961A (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20220070989A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220068535A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220079264A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210152706A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210054187A (ko) 메모리 시스템, 메모리 장치 및 메모리 시스템의 동작 방법
KR20210028335A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US11355210B2 (en) Memory system and operating method thereof

Legal Events

Date Code Title Description
A201 Request for examination