KR102588600B1 - 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 - Google Patents

데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 Download PDF

Info

Publication number
KR102588600B1
KR102588600B1 KR1020180137905A KR20180137905A KR102588600B1 KR 102588600 B1 KR102588600 B1 KR 102588600B1 KR 1020180137905 A KR1020180137905 A KR 1020180137905A KR 20180137905 A KR20180137905 A KR 20180137905A KR 102588600 B1 KR102588600 B1 KR 102588600B1
Authority
KR
South Korea
Prior art keywords
data
storage unit
host device
bandwidth
controller
Prior art date
Application number
KR1020180137905A
Other languages
English (en)
Other versions
KR20200054538A (ko
Inventor
김형민
김도훈
박재한
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180137905A priority Critical patent/KR102588600B1/ko
Priority to US16/513,045 priority patent/US11422738B2/en
Priority to CN201910908810.XA priority patent/CN111177807B/zh
Publication of KR20200054538A publication Critical patent/KR20200054538A/ko
Application granted granted Critical
Publication of KR102588600B1 publication Critical patent/KR102588600B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0623—Securing storage systems in relation to content
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/401—Compressed data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/402—Encrypted data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6022—Using a prefetch buffer or dedicated prefetch cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Abstract

본 기술의 일 실시예에 의한 데이터 저장 장치는 저장부, 버퍼 메모리 및, 호스트 장치로부터 전송되는 요청에 따라 저장부에 대한 데이터 입출력을 제어하며, 호스트 장치로부터 전달되어 버퍼 메모리에 캐싱된 라이트 데이터를 제공받아 암호화하여 저장부에 저장하고, 저장부로부터 리드되어 버퍼 메모리에 캐싱된 리드 데이터를 제공받아 복호화하여 호스트 장치로 제공하도록 구성되는 컨트롤러를 포함하도록 구성될 수 있다.

Description

데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템{Data Storage Device and Operation Method Thereof, Storage System Having the Same}
본 기술은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템에 관한 것이다.
데이터 저장 장치의 적용 분야는 날로 다양해 지고 있으며, 이와 함께 저장 매체에 저장되는 데이터의 보안에 대한 요구 및 중요성이 높아지고 있다. 이에 따라, 기업용 대용량 저장 매체뿐 아니라 개인용 저장 매체를 아우르는 저장 매체에 저장되어 있는 데이터를 승인된 당사자만이 접근할 수 있도록 하여 허가되지 않은 공격자에 의해 데이터가 변경 또는 삭제되거나 유출되지 않도록 하기 위한 보안 기술이 연구되고 있다.
데이터 보안을 위해 데이터를 암호화하여 저장 매체에 저장하고, 저장 매체로부터 리드한 데이터를 복호화하여 사용자에게 제공할 수 있다. 저장 매체에 대해 데이터를 입출력하면서 데이터를 암복호화하는 것은 시스템 성능과 밀접한 관계가 있다.
본 기술의 실시예는 데이터 보안 레벨을 보장하면서 최적화된 성능의 암복호화 엔진으로 데이터를 안전하게 보호할 수 있는 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템을 제공할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 저장부; 버퍼 메모리; 및 호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하며, 상기 호스트 장치로부터 전달되어 상기 버퍼 메모리에 캐싱된 라이트 데이터를 제공받아 암호화하여 상기 저장부에 저장하고, 상기 저장부로부터 리드되어 상기 버퍼 메모리에 캐싱된 리드 데이터를 제공받아 복호화하여 상기 호스트 장치로 제공하도록 구성되는 컨트롤러;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 저장부; 버퍼 메모리; 및 평문 상태의 라이트 데이터가 호스트 장치를 통해 상기 버퍼 메모리에 평문 상태로 캐싱되도록 하고, 상기 평문 상태의 상기 라이트 데이터를 상기 버퍼 메모리로부터 수신하여 암호화며, 리드 데이터가 상기 저장부를 통해 상기 버퍼 메모리에 암호화 상태로 캐싱되도록 하고, 상기 암호화 상태의 리드 데이터를 상기 버퍼 메모리로부터 제공받아 복호화하여 호스트 장치에 전달하도록 구성되는 컨트롤러;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치의 동작 방법은 저장부, 버퍼 메모리 및, 호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서, 호스트 장치로부터 전달되어 상기 버퍼 메모리에 캐싱된 라이트 데이터를 상기 컨트롤러가 제공받아 암호화하여 상기 저장부에 저장하고, 상기 저장부로부터 리드되어 상기 버퍼 메모리에 캐싱된 리드 데이터를 상기 컨트롤러가 제공받아 복호화하여 상기 호스트 장치로 제공할 수 있다.
본 기술의 일 실시예에 의한 스토리지 시스템은 호스트 장치; 및 저장부, 버퍼 메모리 및, 상기 호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하는 컨트롤러;를 포함하는 스토리지 시스템으로서, 상기 컨트롤러는, 상기 호스트 장치로부터 전달되어 상기 버퍼 메모리에 캐싱된 라이트 데이터를 제공받아 암호화하여 상기 저장부에 저장하고, 상기 저장부로부터 리드되어 상기 버퍼 메모리에 캐싱된 리드 데이터를 제공받아 복호화하여 상기 호스트 장치로 제공하도록 구성될 수 있다.
본 기술에 의하면, 저장 매체로부터 리드된 데이터가 암호화된 상태로 호스트 인터페이스 측으로 전달되므로 높은 보안 레벨을 보장할 수 있다.
또한, 시스템 데이터 또는 동일 데이터 일괄 저장(Write same) 동작시 데이터를 호스트 인터페이스 측으로 루프백(Loop back)하지 않고 메모리 인터페이스 측에서 암호화하여 저장할 수 있다.
상대적으로 대역폭이 큰 메모리 인터페이스 측에 설치되는 암호화 엔진에 대해서만 저장 매체의 대역폭에 대응하는 성능이 요구되므로 복호화 엔진의 성능을 최적화할 수 있다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 2는 일 실시예에 의한 메모리 장치의 구성도이다.
도 3은 일 실시예에 의한 컨트롤러의 구성도이다.
도 4a 및 도 4b는 일 실시예에 의한 암호화 개념을 설명하기 위한 도면이다.
도 5 내지 도 7은 실시예들에 따른 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 8은 일 실시예에 의한 컨트롤러의 구성도이다.
도 9는 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 10 및 도 11은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 12는 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 13은 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 1을 참조하면, 일 실시예에 의한 데이터 저장 장치(10)는 컨트롤러(110), 저장부(120) 및 버퍼 메모리(130)를 포함할 수 있다.
컨트롤러(110)는 호스트 장치의 요청에 응답하여 저장부(120)를 제어할 수 있다. 예를 들어, 컨트롤러(110)는 호스트 장치의 프로그램(라이트) 요청에 따라 저장부(120)에 데이터가 프로그램되도록 할 수 있다. 그리고, 호스트 장치의 읽기 요청에 응답하여 저장부(120)에 기록되어 있는 데이터를 호스트 장치로 제공할 수 있다.
저장부(120)는 컨트롤러(110)의 제어에 따라 데이터를 기록하거나 기록된 데이터를 출력할 수 있다. 저장부(120)는 휘발성 또는 비휘발성 메모리 장치로 구성될 수 있다. 일 실시예에서, 저장부(120)는 EEPROM(Electrically Erasable and Programmable ROM), 낸드(NAND) 플래시 메모리, 노어(NOR) 플래시 메모리, PRAM(Phase-Change RAM), ReRAM(Resistive RAM) FRAM(Ferroelectric RAM), STT-MRAM(Spin Torque Transfer Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자 중에서 선택된 메모리 소자를 이용하여 구현될 수 있다. 저장부(120)는 복수의 다이들(Die 0~Die n), 또는 복수의 칩들, 또는 복수의 패키지들로 구성되는 복수의 메모리 장치(1220-0~1220-n)를 포함할 수 있다. 복수의 메모리 장치(1220-0~1220-n) 각각은 복수의 채널들(CH0~CHn)을 통해 컨트롤러(110)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
저장부(120)는 하나의 메모리 셀에 한 비트의 데이터를 저장하는 싱글 레벨 셀(Single-Level Cell), 또는 하나의 메모리 셀에 복수 비트의 데이터를 저장하는 멀티 레벨 셀(Multi-Level Cell)로 이루어질 수 있다.
버퍼 메모리(130)는 데이터 저장 장치(10)가 호스트 장치와 연동하여 데이터를 라이트하거나 읽는 등의 일련의 동작을 수행할 때 데이터를 임시 저장할 수 있는 공간으로 작용한다. 도 1에는 버퍼 메모리(130)가 컨트롤러(110) 외부에 위치하는 경우를 예로 들어 도시하였으나, 버퍼 메모리(130)는 컨트롤러(110) 내부에 구비될 수도 있음은 물론이다.
도 2는 일 실시예에 의한 메모리 장치의 구성도이다.
복수의 메모리 장치(1220-0~1220-n) 각각은 펌웨어 코드 저장 영역(FW), 맵 데이터 저장 영역(MAP) 및 사용자 데이터 저장 영역(User data)으로 구분될 수 있다. 펌웨어 코드 및 맵 데이터는 시스템 데이터라 통칭할 수 있다.
저장부(120)를 운용하기 위한 프로그램 코드인 펌웨어 코드(바이너리 파일)가 저장되는 펌웨어 코드 저장 영역(FW) 및 호스트 장치가 관리하는 논리 어드레스와 저장부(120) 내 물리 어드레스 간의 맵핑 정보인 맵 데이터가 저장되는 맵 데이터 저장 영역(MAP)은 사용자가 접근할 수 없는 안전하고 무결한 영역일 수 있다.
사용자 데이터 저장 영역(User data)에는 호스트 장치로부터 제공되는 사용자 데이터가 저장될 수 있다.
라이트 동작시 호스트 장치로부터 제공되는 데이터는 컨트롤러(110)를 통해 버퍼 메모리(130)에 캐싱된 후, 메모리 장치(1220-0 ~ 1220-n) 에 기록될 수 있다. 리드 동작시 메모리 장치(1220-0 ~ 1220-n)로부터 리드된 데이터는 버퍼 메모리(130)에 캐싱된 후, 컨트롤러(110)를 통해 호스트 장치로 제공될 수 있다.
본 기술의 일 실시예에 의한 컨트롤러(110)는 적어도 하나의 인코더(1191)를 포함하는 암호화 회로(1190) 및 적어도 하나의 디코더(1131)를 포함하는 복호화 회로(1130)를 포함할 수 있다. 일 실시예에서, 암호화 회로(1190)는 컨트롤러(110)와 저장부(120) 간의 신호 송수신을 위한 통신 채널을 제공하는 메모리 인터페이스 컨트롤러에 구비될 수 있고, 복호화 회로(1130)는 호스트 장치와 데이터 저장 장치(10) 간의 통신 채널을 제공하는 호스트 인터페이스 컨트롤러에 구비될 수 있다. 메모리 인터페이스 컨트롤러 및 호스트 인터페이스 컨트롤러에 대한 구체적인 설명은 도 3을 참조하여 후술할 것이다.
암호화 회로(1190) 및 복호화 회로(1130)가 각각 복수의 인코더(1191) 및 복수의 디코더(1131)를 구비하는 경우 복수의 인코더(1191) 및 복수의 디코더(1131)가 병렬 동작함에 의해 요구되는 최대 스루풋을 제공할 수 있다. 암호화 회로(1190)가 복수의 인코더(1191)를 포함하여 병렬 동작하는 경우, 복수의 채널(CH0~CHn)이 단일의 암호화 회로(1190)를 공유할 수 있으므로 데이터 저장 장치(10)의 사이즈를 최소화할 수 있다.
또한, 각각의 인코더(1191)가 암호화 프로세스를 파이프라인 방식으로 처리하여 동작 레이턴시를 최소화할 수 있다.
일 실시예에서, 암호화 회로(1190)의 대역폭은 저장부(120)의 대역폭에 동기시킬 수 있고, 복호화 회로(1130)의 대역폭은 호스트 장치의 대역폭에 동기시킬 수 있다.
일 실시예에서, 호스트 장치의 대역폭과 저장부(120)의 대역폭 차이가 기 설정된 기준값보다 작은 경우 암호화 회로(1190) 및 복호화 회로(1130)의 대역폭을 호스트 장치의 대역폭에 동기시킬 수 있다.
일 실시예에서, 저장부(120)의 대역폭이 호스트 장치의 대역폭보다 기 설정된 기준값 이상 큰 경우 메모리 인터페이스컨트롤러 내에 마련될 수 있는 버퍼에 암호화 데이터를 버퍼링시킨 후 암호화된 데이터를 저장부(120)로 출력하여 대역폭 차이에 따른 동작 타이밍 불일치 상황을 극복할 수 있다.
일 실시예에서, 암호화 회로(1190)는 호스트 장치로부터 버퍼 메모리(130)에 캐싱된 라이트 데이터를 제공받아 암호화하여 저장부(120)에 저장하도록 구성되고, 복호화 회로(1130)는 저장부(120)로부터 리드되어 버퍼 메모리(130)에 캐싱된 리드 데이터를 수신하고 복호화하여 호스트 장치로 제공하도록 구성될 수 있다. 여기에서, 라이트 데이터는 기 설정된 사이즈 단위인 청크(chunk) 단위로 분할되어 버퍼 메모리(130)에 캐싱될 수 있고, 암호화 회로(1130)는 라이트 데이터를 청크 단위로 암호화할 수 있다. 청크 단위로 분할된 라이트 데이터는 각각 복수의 인코더에서 병렬로 암호화될 수 있다.
다른 관점에서, 컨트롤러(110)는 라이트 데이터가 호스트 장치를 통해 버퍼 메모리(130)에 평문 상태로 캐싱되도록 하고, 암호화 회로(1190)가 평문 상태의 라이트 데이터를 수신하여 암호화하면 이를 저장부(120)에 저장하도록 구성될 수 있다. 컨트롤러(110)는 또한 리드 데이터가 저장부(120)를 통해 버퍼 메모리(130)에 암호화 상태로 캐싱되도록 하고, 복호화 회로(1130)가 암호화 상태의 리드 데이터를 제공받아 복호화하면 이를 호스트 장치에 전달하도록 구성될 수 있다.
다른 관점에서, 암호화 회로(1190)는 라이트 데이터를 저장부(120)에 저장하기 직전에 암호화하고, 복호화 회로(1130)는 리드 데이터를 호스트 장치에 전달하기 직전에 복호화할 수 있다.
맵 데이터와 같이 호스트 장치로부터 제공되지 않고 컨트롤러(110) 내부에서 생성된 데이터 또한 버퍼 메모리(130)에 일시 저장된 후 암호화 회로(1190)에 의해 암호화되어 저장부(120)에 저장될 수 있다.
한편, 데이터 저장 장치(10)의 부팅시 맵 데이터 및 펌웨어 코드를 포함하는 시스템 데이터가 암호화된 상태로 저장부(120)로부터 리드되어 버퍼 메모리(130)에 로딩될 수 있다. 버퍼 메모리(130)에 로딩된 시스템 데이터는 복호화 회로(1130)로 전달되어 복호화된 후 컨트롤러(110)의 내부 메모리에 저장되어 데이터 저장 장치(10)의 동작에 필요한 정보를 제공할 수 있다.
도 3은 일 실시예에 의한 컨트롤러의 구성도이다.
도 3을 참조하면, 일 실시예에 의한 컨트롤러(110)는 중앙처리장치(111), 호스트 인터페이스 컨트롤러(113, HIL), ROM(1151), RAM(1153), 버퍼 매니저(117) 및 메모리 인터페이스 컨트롤러(119, FIL)를 포함할 수 있다.
중앙처리장치(111)는 저장부(120)에 대한 데이터의 읽기 또는 라이트 동작에 필요한 다양한 제어정보를 호스트 인터페이스 컨트롤러(113), RAM(1153), 버퍼 매니저(117) 및 메모리 인터페이스 컨트롤러(119)에 전달하도록 구성될 수 있다. 일 실시예에서, 중앙처리장치(111)는 데이터 저장 장치(10)의 다양한 동작을 위해 제공되는 펌웨어에 따라 동작할 수 있다. 펌웨어는 저장부(120)에 저장될 수 있고, 데이터 저장 장치(10)의 부팅시 컨트롤러(110)의 RAM(1153)에 로딩될 수 있다.
일 실시예에서, 중앙처리장치(111)는 저장부(120)를 관리하기 위한 가비지 콜렉션, 주소맵핑, 웨어레벨링 등을 수행하기 위한 플래시 변환계층(Flash Transition Layer; FTL)의 기능, 저장부(120)로부터 독출된 데이터의 에러를 검출하고 정정하는 기능(Error Check and Correction; ECC) 등을 수행할 수 있다.
호스트 인터페이스 컨트롤러(113)는 중앙처리장치(111)의 제어에 따라 호스트 장치로부터 커맨드 및 클럭신호를 수신하고 데이터의 입출력을 제어하기 위한 통신 채널을 제공할 수 있다. 특히, 호스트 인터페이스 컨트롤러(113)는 호스트 장치와 데이터 저장 장치(10) 간의 물리적 연결을 제공할 수 있다. 그리고 호스트 장치의 버스 포맷에 대응하여 데이터 저장 장치(10)와의 인터페이싱을 제공할 수 있다. 호스트 장치의 버스 포맷은 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 적어도 어느 하나를 포함할 수 있다.
호스트 인터페이스 컨트롤러(113)는 적어도 하나의 디코더(1131)를 포함하는 복호화 회로(1130)를 구비할 수 있다. 복호화 회로(1130)는 저장부(120)로부터 리드되어 버퍼 메모리(130)에 캐싱된 암호화 데이터를 제공받아 복호화할 수 있다. 저장부(120)에서 리드되는 암호화 데이터는 사용자 데이터 또는 시스템 데이터(맵 데이터, 펌웨어 코드 등)일 수 있다.
ROM(1151)은 컨트롤러(110)의 동작에 필요한 프로그램 코드, 예를 들어 펌웨어 또는 소프트웨어가 저장되고, 프로그램 코드들이 이용하는 코드 데이터 등이 저장될 수 있다.
RAM(1153)은 컨트롤러(110)의 동작에 필요한 데이터 또는 컨트롤러(110)에 의해 생성된 데이터를 저장할 수 있다.
중앙처리장치(111)는 부팅 동작시 저장부(120) 또는 ROM(1151)에 저장된 부트 코드를 RAM(1153)에 로딩하여 데이터 저장 장치(10)의 부팅 동작을 제어할 수 있다.
버퍼 매니저(117)는 버퍼 메모리(130)의 사용 상태를 관리하도록 구성될 수 있다. 일 실시예에서, 버퍼 매니저(117)는 버퍼 메모리(130)를 복수의 영역(슬롯)으로 분할하고, 데이터를 임시 저장하기 위하여 각 영역들을 할당하거나 해제할 수 있다. 영역이 할당된다는 것은 해당 영역에 데이터가 저장된 상태, 또는 해당 영역에 저장된 데이터가 유효한 상태를 의미할 수 있다. 영역이 해제된다는 것은 해당 영역에 데이터가 저장되지 않은 상태 또는 해당 영역에 저장된 데이터가 무효화된 상태임을 의미할 수 있다.
메모리 인터페이스 컨트롤러(119)는 컨트롤러(110)와 저장부(120) 간의 신호 송수신을 위한 통신 채널을 제공할 수 있다. 메모리 인터페이스 컨트롤러(119)는 중앙처리장치(111)의 제어에 따라 버퍼 메모리(130)에 일시 저장된 데이터를 저장부(120)에 기입할 수 있다. 그리고 저장부(120)로부터 독출되는 데이터를 버퍼 메모리(130)로 전달하여 일시 저장할 수 있다.
메모리 인터페이스 컨트롤러(119)는 적어도 하나의 인코더(1191)를 포함하는 암호화 회로(1190)를 구비할 수 있다. 암호화 회로(1190)는 호스트 장치로부터 제공되어 버퍼 메모리(130)에 캐싱된 암호화 데이터, 또는 데이터 저장 장치(10)의 동작 중 컨트롤러(110)에서자체적으로 생성된 시스템 데이터를 제공받아 복호화할 수 있다. 일 실시예에서, 호스트 장치의 데이터는 기 설정된 단위로 분할된 청크 단위로 버퍼 메모리(130)에 캐싱될 수 있고, 암호화 회로(1190)는 데이터를 청크 단위 별로 암호화할 수 있다. 암호화 회로(1190)가 복수의 인코더를 구비하는 경우 암호화 회로(1190)는 복수의 데이터 청크를 병렬로 암호화할 수 있다.
호스트 장치가 제공하는 라이트 데이터는 사용자 데이터, 또는 펌웨어 업데이트 정보일 수 있다. 컨트롤러(110)에서 자체적으로 생성된 시스템 데이터는 예를 들어 맵 데이터일 수 있다.
일 실시예에서, 암호화 회로(1190) 및 복호화 회로(1130)는 DES(Data Encryption Standard), 3DES, AES(Advanced Encryption Standard)또는 SEED 등의 블록 암호 알고리즘 중에서 선택된 암호화 알고리즘을 채택할 수 있으나 이에 한정되는 것은 아니다.
도 4a 및 도 4b는 일 실시예에 의한 암호화 개념을 설명하기 위한 도면이다.
도 4a는 일 실시예에 의한 암호화 방법을 설명하기 위한 도면으로, AES 기반의 암호화 알고리즘을 나타낸다.
도 4a를 참조하면, 인코더(1191)는 프리라운드(PR) 및 N개의 라운드(Round x n)를 포함할 수 있다.
프리라운드(PR)는 평문 데이터(Input)를 초기 라운드 키(Initial key)와 논리 조합할 수 있다. 초기 라운드 키는 암호키와 동일한 키일 수 있다. 프리라운드(PR)의 출력 데이터 및 매 라운드(Round)의 실행 결과로 생성되는 데이터 중 하나가 제 1 선택부(SLT1)에 의해 선택되어 다음 라운드의 입력 데이터로 제공될 수 있다.
각 라운드(Round)는 입력 신호(이전 단계의 라운드의 암호화 연산 결과)를 컨퓨젼(confusion) 및 디퓨전(diffusion)한 후, 각 라운드에 고유한 라운드 키와 조합할 수 있다. 컨퓨젼은 연속되는 라운드의 데이터 블록 사이의 관계를 모호하게 하는 것이고, 디퓨젼은 데이터 블록의 패턴을 분산시키는 것을 의미한다.
각 라운드는 치환부(Byte Sub), 확산부(Shift Row), 혼합부(Mix Column), 라운드 판단부(SLT2) 및 조합부(Add key)를 포함할 수 있고, 마지막 라운드는 혼합부(Mix Column)를 포함하지 않을 수 있다.
치환부(Byte Sub)는 입력 데이터가 선형적인 구조를 갖지 않도록 데이터 블록의 각 바이트(byte)를 섞는다(scramble).
확산부(Shift Row)는 데이터 블록의 각 행을 일정한 수만큼 쉬프트(shift)하도록 구성될 수 있다.
혼합부(Mix Column)는 데이터 블록의 각 열의 원소들을 섞는다.
치환부, 확산부 및 혼합부에 의해 입력 데이터에 대한 컨퓨전 및 디퓨전이 수행될 수 있다.
조합부(Add key)는 데이터 블록의 원소(바이트)들과 라운드 키를 조합, 예를 들어 배타적 논리합할 수 있다.
아울러, 복호화 동작은 도 4a의 암호화 동작을 역으로 수행하는 동작일 수 있다.
이와 같이, 암호화 및 복호화에는 암호화키가 이용되며, 암복호화에 사용되는 키는 전원 공급이 유지되는 저장 공간이라면 어느 곳이든지 선택하여 저장할 수 있다.
인코더(1191) 또는 디코더(1131)로 암호화키를 제공하기 위하여, 키 관리 테이블을 이용할 수 있다.
도 4b는 키 관리 테이블의 일 예시도이다.
도 4b를 참조하면, 키 관리 테이블은 키 인덱스 테이블 및 키 테이블을 포함할 수 있고, 키 관리 테이블은 전원 공급이 유지되는 저장 공간으로부터 선택된 공간에 저장되어 인코더(1191) 및 디코더(1131)에 의에 접근 가능하도록 구성될 수 있다.
키 인덱스 테이블은 논리 어드레스 정보(LBA) 및 이에 대응하는 키 인덱스에 관한 정보를 저장할 수 있다.
키 인덱스 테이블로 논리 어드레스 정보가 제공됨에 따라 이에 대응하는 키 인덱스가 출력될 수 있다.
키 테이블은 키 인덱스 별로 암호화 알고리즘 및 암호화 키에 관한 정보를 저장할 수 있다. 키 인덱스 테이블로부터 논리 어드레스 정보(LBA)에 대응하는 키 인덱스가 추출됨에 따라, 키 테이블로부터 키 인덱스에 대응하는 알고리즘 및 암호화키가 제공될 수 있다. 인코더(1191) 또는 디코더(1191)는 키 테이블로부터 제공되는 알고리즘 및 암호화키에 기초하여 데이터를 암복호화할 수 있다.
AES의 암호화 알고리즘 즉, 암호화 모드는 XTS(XEX(Xor-Encrypt-Xor) encryption mode with tweak and ciphertext stealing, 또는 XEX-based tweaked-codebook mode with ciphertext stealing라 지칭됨) 모드, ECB (Electronic Code Block) 모드, CBC(Cipher Block Chaining) 모드, CFB(Cipher FeedBack) 모드, OFB(Output FeedBack) 모드, CTR(CounTeR) 모드 중에서 선택될 수 있으나 이에 한정되는 것은 아니다.
일 실시예에서, 데이터 저자 장치(10)의 논리적 또는 물리적 공간을 복수의 가상 공간인 파티션으로 분할하고, 각 파티션마다 서로 다른 암호화 알고리즘 및 암호화 키를 사용할 수 있다.
어떠한 암호화 방식을 사용하든지, 암호화 회로 및 복호화 회로로서 어떠한 구성을 채택하든지, 사용자 데이터나 시스템 데이터는 메모리 인터페이스 컨트롤러까지 평문 상태로 전달되어 암호화 회로에 의해 암호화되고 저장부(120)에 저장될 수 있다. 또한 저장부(120)에서 리드된 데이터는 암호화된 상태로 호스트 인터페이스 컨트롤러까지 전달되어 복호화 회로에 의해 복호화되고 호스트 장치로 전달될 수 있다.
도 5 내지 도 7은 실시예들에 따른 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 5는 호스트 장치로부터 제공되는 데이터를 저장부(120)에 프로그램하는 방법의 일 예를 나타낸다.
도 5를 참조하면, 호스트 장치가 컨트롤러(110)로 라이트를 요청함에 따라(S101), 컨트롤러가 이를 저장부(120)에 저장하는 일련의 동작을 수행할 수 있다.
단계S101에서, 호스트 장치는 평문 상태의 라이트 데이터를 제공하여 라이트를 요청할 수 있다. 호스트 장치가 제공하는 라이트 데이터는 사용자 데이터 또는 업데이트할 시스템 데이터, 예를 들어 펌웨어 코드일 수 있으며, 라이트 데이터는 어드레스 정보와 함께 평문 상태로 전달될 수 있다.
컨트롤러(110)의 호스트 인터페이스 컨트롤러(113, HIL)는 호스트 장치로부터 제공되는 평문 상태의 라이트 데이터를 버퍼 메모리(130)에 캐싱할 수 있다(S103). 일 실시예에서, 호스트 인터페이스 컨트롤러(113, HIL)는 라이트 데이터를 기 설정된 단위의 청크 데이터로 분할하여 버퍼 메모리(130)에 일시 저장할 수 있으나 이에 한정되는 것은 아니다.
호스트 인터페이스 컨트롤러(113, HIL)는 한편, 메모리 인터페이스 컨트롤러(119, FIL)로 라이트를 요청할 수 있다(S105).
메모리 인터페이스 컨트롤러(119, FIL)는 버퍼 메모리(130)로부터 평문 상태의 라이트 데이터를 청크 단위로 제공받아(S107) 어드레스 정보에 대응하는 알고리즘 및 암호화키에 따라 암호화할 수 있다(S109). 아울러, 암호화된 라이트 데이터를 저장부(120)로 전송하여 라이트할 것을 요청할 수 있다(S111).
저장부(120)는 메모리 인터페이스 컨트롤러(119, FIL)로부터 암호화된 라이트 데이터를 제공받아 어드레스 정보에 대응하는 메모리 셀에 프로그램할 수 있다(S113).
이에 따라, 호스트 장치가 제공하는 평문 상태의 라이트 데이터는 메모리 인터페이스 컨트롤러(119)까지 평문 상태로 전달되고, 메모리 인터페이스 컨트롤러(119) 내의 암호화 회로(1191)에서 암호화된 다음 저장부(120)에 저장될 수 있다.
도 6은 저장부로부터 리드한 데이터를 호스트 장치로 제공하는 방법의 일 예를 나타낸다.
호스트 장치가 어드레스 정보와 함께 리드를 요청함에 따라(S201), 컨트롤러(110)의 호스트 인터페이스 컨트롤러(113, HIL)는 어드레스 정보 및 리드 요청을 메모리 인터페이스 컨트롤러(119, FIL)로 전달할 수 있다(S203).
메모리 인터페이스 컨트롤러(119, SIL)는 리드요청에 따른 어드레스 정보를 저장부(120)로 전송하고(S205), 이에 응답하여 저장부(120)는 해당 어드레스 정보가 지시하는 메모리 셀로부터 데이터를 리드할 수 있다(S207).
저장부(120)가 리드한 데이터는 암호화 상태의 데이터이며, 이는 암호화된 상태로 메모리 인터페이스 컨트롤러(119, FIL)로 전송될 수 있다(S209).
메모리 인터페이스 컨트롤러(119, FIL)는 암호화된 상태의 리드 데이터를 버퍼 메모리(130)에 임시 저장할 수 있다(S211).
이제 호스트 인터페이스 컨트롤러(113)는 버퍼링된 리드 데이터를 버퍼 메모리(130)로부터 읽어 내어(S213) 복호화할 수 있다(S215).
호스트 인터페이스 컨트롤러(113, HIL)에서 복호화된 평문 상태의 리드 데이터는 호스트 장치로 제공될 수 있다(S217).
호스트 장치의 요청에 따라 리드되어 복호화된 후 호스트 장치로 제공되는 데이터는 사용자 데이터일 수 있으나, 이에 한정되는 것은 아니다.
도 7은 데이터 저장 장치(10)의 동작에 필요한 데이터를 저장부(120)로부터 리드하여 복호화하는 방법 및 저장부(120)의 동작에 따라 컨트롤러(110)에서 자체 생성된 데이터를 저장부(120)에 프로그램하는 방법의 일 예를 나타낸다.
데이터 저장 장치(10)를 정상적으로 동작시키기 위해서 데이터 저장 장치(10)의 구동시 기 설정된 시스템 데이터가 저장부(120)로부터 리드되어 컨트롤러(110)로 제공될 수 있다.
여기에서, 시스템 데이터는 데이터 저장 장치(0)의 운용을 위한 펌웨어 및, 호스트 장치가 관리하는 논리 어드레스와 저장부(120)를 구성하는 물리 공간의 물리 어드레스와의 관계를 정의한 맵핑 테이블, 저장부(120)를 구성하는 물리 공간의 운용 상태를 나타내는 메타 데이터를 포함할 수 있다.
도 7을 참조하면, 데이터 저장 장치(110)에 전원이 공급됨에 따라(S301), 저장부(120)로부터 기 설정된 시스템 데이터가 메모리 인터페이스 컨트롤러(119)로 출력될 수 있다(S303). 단계 S303에서 출력되는 시스템 데이터는 암호화된 상태일 수 있다.
암호화된 상태의 시스템 데이터는 버퍼 메모리(130)를 경유하여(S305) 호스트 인터페이스 컨트롤러(113)로 전당되고(S307), 호스트 인터페이스 컨트롤러(S307) 내의 복호화 회로(1131)는 시스템 데이터를 복호화할 수 있다(S309).
복호화된 시스템 데이터는 버퍼 메모리(130) 또는 컨트롤러 내의 RAM(1153) 또는 그 외의 기 정의된 저장 공간에 로딩될 수 잇다(S311)
저장부(120)에 저장해 둔 시스템 데이터를 전원 공급과 함께 복호화하여 로딩함에 따라 데이터 저장 장치(10)를 호스트 장치와 연동하여 동작시킬 수 있다. 즉, 호스트 장치의 요청에 따라 저장부(120)에 데이터를 리드/라이트할 수 있다(S40).
이러한 동장 과정 중 맵 테이블이나 메타 데이터는 변경될 수 있다. 이러한 시스템 데이터는 버퍼 메모리(130) 또는 컨트롤러(110) 내의 기 설정된 저장 공간에 임시 저장해 두었다가 기 설정된 시점에 저장부(120)에 안전하게 보관할 수 있다.
일 실시에에서, 시스템 데이터는 데이터 저장 장치(10)가 슬립(Sleep) 모드로 천이하는 경우, 사용 빈도가 낮은 시스템 데이터의 경우, 접근 시점이 오래된 경우, 일정 시간 이상 사용되지 않은 경우 저장부(120)로 옮겨질 수 있다.
시스템 데이터를 저장부(120)에 플러시하기 위하여, 임시 저장 공간, 예를 들어 버퍼 메모리(130)에 저장된 시스템 데이터를 메모리 인터페이스 컨트롤러(119, FIL)로 전달할 수 있다(S313).
메모리 인터페이스 컨트롤러(119, FIL)의 암호화 회로(1191)는 평문 상태의 시스템 데이터를 암호화하고(S315), 이를 저장부(120)에 전달하여 라이트할 것을 요청할 수 있다(S317).
저장부(120)는 암호화된 시스템 데이터를 제공받아 해당하는 영역에 프로그램할 수 있다(S319).
이와 같이, 시스템 데이터는 데이터 저장 장치에 전원이 인가되는 시점에만 호스트 인터페이스 컨트롤러(113, HIL) 측으로 루프백되어 복호화되므로 시스템 성능에 영향을 주지 않고 시스템 데이터를 복호화할 수 있다.
또한, 시스템 데이터를 저장부(120)에 저장하기 전, 호스트 인터페이스 컨트롤러(113, HIL) 측으로 루프백 할 필요 없이 메모리 인터페이스 컨트롤러(119, FIL) 측에서 암호화를 수행할 수 있다.
도 8은 일 실시예에 의한 컨트롤러의 구성도이다.
시스템 데이터의 복호화시 호스트 인터페이스 컨트롤러(113, HIL)측으로 시스템 데이터가 루프백되는 것을 방지하기 위하여 도 8과 같이 구성할 수 있다.
도 8을 참조하면, 컨트롤러(110-1)는 제 1 복호화 회로(1130) 및 제 2 복호화 회로(1133)를 포함할 수 있다.
도 8에 도시한 컨트롤러(110-1)는 제 2 복호화 회로(1133)의 구성을 제외하면 도 3에 도시한 컨트롤러(110)과 실질적으로 동일한 구성일 수 있다.
제 2 복호화 회로(1133)는 시스템 데이터 전용 복호화 회로(1133)일 수 있다. 따라서, 전원 인가시 저장부(120)로부터 컨트롤러(110-1)로 호출되는 시스템 데이터는 호스트 인터페이스 컨트롤러(113)로 전송되지 않고 제 2 복호화 회로(1133)에서 복호화될 수 있어 루프백 동작으로 인한 시스템 성능 저하를 방지할 수 있다.
이와 같이, 본 기술에 의하면 저장부(120)로부터 리드된 데이터가 암호화된 상태로 호스트 인터페이스 측으로 전달되므로 높은 보안 레벨을 보장할 수 있다.
또한, 시스템 데이터 또는 동일 데이터 일괄 저장(Write same) 동작시 데이터를 호스트 인터페이스 측으로 루프백(Loop back)하지 않고 메모리 인터페이스 측에서 암호화하여 저장할 수 있다.
상대적으로 대역폭이 큰 메모리 인터페이스 측에 설치되는 암호화 엔진에 대해서만 저장부의 대역폭에 대응하는 성능이 요구되므로 복호화 엔진의 성능을 최적화할 수 있다.
도 9는 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 9를 참조하면, 스토리지 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다. 일 실시예에서, 데이터 저장 장치(1200)는 솔리드 스테이트 드라이브(solid state drive)(SSD)로 구성될 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n), 버퍼 메모리 장치(1230), 전원 공급기(1240), 신호 커넥터(1101) 및 전원 커넥터(1103)를 포함할 수 있다.
컨트롤러(1210)는 데이터 저장 장치(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛, 컨트롤 유닛, 동작 메모리로서의 랜덤 액세스 메모리, 에러 정정 코드(ECC) 유닛 및 메모리 인터페이스 유닛을 포함할 수 있다. 예를 들어, 컨트롤러(1210)는 도 1 내지 도 3에 도시한 것과 같이 암호화 회로와 복호화 회로가 분리된 컨트롤러(110)로 구성될 수 있다.
호스트 장치(1100)와 데이터 저장 장치(1200)는 신호 커넥터(1101)를 통해 신호를 송수신할 수 있다. 여기에서, 신호란 명령어, 어드레스, 데이터를 포함할 수 있다.
컨트롤러(1210)는 호스트 장치(1100)로부터 입력된 신호를 분석하고 처리할 수 있다. 컨트롤러(1210)는 데이터 저장 장치(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다
버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1230)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로 전송될 수 있다.
비휘발성 메모리 장치들(1220-0 ~ 1220-n)은 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 각각은 복수의 채널들(CH0~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1103)를 통해 입력된 전원을 데이터 저장 장치(1200)에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, 데이터 저장 장치(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있으나 이에 한정되는 것은 아니다.
신호 커넥터(1101)는 호스트 장치(1100)와 데이터 저장 장치(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 자명하다.
전원 커넥터(1103)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 물론이다.
도 10 및 도 11은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 10을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 메모리 시스템(3200)은 접속 터미널(3110)에 마운트(mount)될 수 있다.
메모리 시스템(3200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(3200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220), 비휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다.
컨트롤러(3210)는 도 1 내지 도 3에 도시된 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
비휘발성 메모리 장치들(3231~3232)은 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 메모리 시스템(3200) 백그라운드에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 메모리 시스템(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 메모리 시스템(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 메모리 시스템(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 메모리 시스템(3200)의 어느 한 변에 배치될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다.
도 11을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 메모리 시스템(4200)을 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(4200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(4200)은 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 메모리 시스템(4200)은 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 비휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 메모리 시스템(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 2 및 도 3에 도시한 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 비휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 비휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 비휘발성 메모리 장치(4230)로 전송될 수 있다.
비휘발성 메모리 장치(4230)는 메모리 시스템(4200)의 저장 매체로 사용될 수 있다.
도 12는 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 12를 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 메모리 시스템(5200)을 포함할 수 있다. 메모리 시스템(5200)은 도 1의 데이터 저장 장치(10), 도 9의 데이터 저장 장치(1200), 도 10의 메모리 시스템(3200), 도 11의 메모리 시스템(4200)으로 구성될 수 있다.
도 13은 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
도 13을 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
메모리 셀 어레이(310)는 3차원 메모리 어레이를 포함할 수 있다. 3차원 메모리 어레이는 반도체 기판의 평판면에 대해 수직의 방향성을 가지며, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀의 수직 상부에 위치하는 낸드(NAND) 스트링을 포함하는 구조를 의미한다. 하지만 3차원 메모리 어레이의 구조가 이에 한정되는 것은 아니며 수직의 방향성뿐 아니라 수평의 방향성을 가지고 고집적도로 형성된 메모리 어레이 구조라면 선택적으로 적용 가능함은 자명하다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 저장 장치
120 : 저장부
130 : 버퍼 메모리
113 : 호스트 인터페이스 컨트롤러, HIL
1130 : 복호화 회로
119 : 메모리 인터페이스 컨트롤러, FIL
1190 : 암호화 회로

Claims (25)

  1. 저장부;
    버퍼 메모리; 및
    호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하며, 상기 호스트 장치로부터 전달되어 상기 버퍼 메모리에 캐싱된 라이트 데이터를 제공받아 암호화하여 상기 저장부에 저장하고, 상기 저장부로부터 리드되어 상기 버퍼 메모리에 캐싱된 리드 데이터를 제공받아 복호화하여 상기 호스트 장치로 제공하도록 구성되는 컨트롤러;
    를 포함하고,
    상기 컨트롤러는, 상기 라이트 데이터를 암호화하며, 적어도 하나의 인코더를 구비하는 암호화 회로를 포함하고, 상기 컨트롤러와 상기 저장부 간의 통신 채널을 제공하는 메모리 인터페이스 컨트롤러; 및
    상기 리드 데이터를 복호화하며, 적어도 하나의 디코더를 구비하는 복호화 회로를 포함하고, 상기 컨트롤러와 상기 호스트 장치 간의 통신 채널을 제공하는 호스트 인터페이스 컨트롤러;를 포함하며,
    상기 호스트 장치의 대역폭과 상기 저장부의 대역폭 차이가 기 설정된 기준값보다 작은 경우 상기 암호화 회로 및 상기 복호화 회로의 대역폭은 상기 호스트 장치의 대역폭에 동기되도록 구성되는 데이터 저장 장치.
  2. 삭제
  3. 삭제
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 라이트 데이터는 기 설정된 청크 단위로 분할되어 상기 버퍼 메모리에 캐싱되고, 상기 암호화 회로는 복수의 인코더에서 병렬로 암호화되는 데이터 저장 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 적어도 하나의 인코더 각각은 파이프 라인 방식으로 동작하도록 구성되는 데이터 저장 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 암호화 회로의 대역폭은 상기 저장부의 대역폭에 동기되고, 상기 복호화 회로의 대역폭은 상기 호스트 장치의 대역폭에 동기되는 데이터 저장 장치.
  7. 삭제
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 호스트 장치의 대역폭과 상기 저장부의 대역폭 차이가 기 설정된 기준값보다 큰 경우, 메모리 인터페이스컨트롤러 내의 버퍼에 상기 암호화 회로에서 암호화한 데이터를 버퍼링시킨 후 상기 저장부로 출력하도록 구성되는 데이터 저장 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 호스트 장치로부터 전달되어 상기 버퍼 메모리에 캐싱된 라이트 데이터는 사용자 데이터, 또는 시스템 데이터의 업데이트 정보를 포함하는 데이터 저장 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 저장부로부터 리드되어 상기 버퍼 메모리에 캐싱된 리드 데이터는 사용자 데이터 및 시스템 데이터를 포함하는 데이터 저장 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 컨트롤러는 상기 컨트롤러의 동작시 변경되는 시스템 데이터 중 기 설정된 조건을 만족하는 시스템 데이터를 암호화하여 상기 저장부에 저장하도록 구성되는 데이터 저장 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 암호화 회로는, 상기 호스트 장치로부터 전달되어 상기 버퍼 메모리에 캐싱된 사용자 데이터 또는 시스템 데이터를 암호화하도록 구성되고,
    상기 복호화 회로는, 상기 저장부로부터 리드되어 상기 버퍼 메모리에 캐싱된 사용자 데이터 또는 시스템 데이터를 복호화하는 적어도 하나의 디코더를 포함하는 제 1 복호화 회로를 포함하며,
    상기 컨트롤러는, 상기 저장부로부터 리드되어 상기 버퍼 메모리에 캐싱된 시스템 데이터를 복호화하는 적어도 하나의 디코더를 포함하는 제 2 복호화 회로;
    를 더 포함하도록 구성되는 데이터 저장 장치.
  13. 저장부;
    버퍼 메모리; 및
    평문 상태의 라이트 데이터가 호스트 장치를 통해 상기 버퍼 메모리에 평문 상태로 캐싱되도록 하고, 상기 평문 상태의 상기 라이트 데이터를 상기 버퍼 메모리로부터 수신하여 암호화며, 리드 데이터가 상기 저장부를 통해 상기 버퍼 메모리에 암호화 상태로 캐싱되도록 하고, 상기 암호화 상태의 리드 데이터를 상기 버퍼 메모리로부터 제공받아 복호화하여 호스트 장치에 전달하도록 구성되는 컨트롤러;
    를 포함하고,
    상기 컨트롤러는 상기 평문 상태의 라이트 데이터를 암호화하는 적어도 하나의 인코더를 구비하는 암호화 회로를 포함하고, 상기 컨트롤러와 상기 저장부 간의 통신 채널을 제공하는 메모리 인터페이스 컨트롤러; 및
    상기 암호화 상태의 리드 데이터를 복호화하는 적어도 하나의 디코더를 구비하는 복호화 회로를 포함하고, 상기 컨트롤러와 상기 호스트 장치 간의 통신 채널을 제공하는 호스트 인터페이스 컨트롤러;를 포함하며,
    상기 호스트 장치의 대역폭과 상기 저장부의 대역폭 차이가 기 설정된 기준값보다 작은 경우 상기 암호화 회로 및 상기 복호화 회로의 대역폭은 상기 호스트 장치의 대역폭에 동기되도록 구성되는 데이터 저장 장치.
  14. 삭제
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서,
    상기 암호화 회로의 대역폭은 상기 저장부의 대역폭에 동기되고, 상기 복호화 회로의 대역폭은 상기 호스트 장치의 대역폭에 동기되는 데이터 저장 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서,
    상기 암호화 회로는, 상기 호스트 장치로부터 전달되어 상기 버퍼 메모리에 캐싱된 평문 상태의 사용자 데이터 또는 시스템 데이터를 암호화하도록 구성되고,
    상기 복호화 회로는, 상기 저장부로부터 리드되어 상기 버퍼 메모리에 캐싱된 암호화 상태의 사용자 데이터 또는 시스템 데이터를 복호화하는 적어도 하나의 디코더를 포함하는 제 1 복호화 회로를 포함하며,
    상기 컨트롤러는, 상기 저장부로부터 리드되어 상기 버퍼 메모리에 캐싱된 암호화 상태의 시스템 데이터를 복호화하는 적어도 하나의 디코더를 포함하는 제 2 복호화 회로;
    를 더 포함하도록 구성되는 데이터 저장 장치.
  17. 저장부, 버퍼 메모리 및, 호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
    상기 컨트롤러는, 적어도 하나의 인코더를 구비하는 암호화 회로를 포함하고 상기 컨트롤러와 상기 저장부 간의 통신 채널을 제공하는 메모리 인터페이스 컨트롤러 및, 적어도 하나의 디코더를 구비하는 복호화 회로를 포함하고 상기 컨트롤러와 상기 호스트 장치 간의 통신 채널을 제공하는 호스트 인터페이스 컨트롤러를 구비하고,
    호스트 장치로부터 전달되어 상기 버퍼 메모리에 캐싱된 라이트 데이터를 상기 메모리 인터페이스 컨트롤러가 제공받아 암호화하여 상기 저장부에 저장하고,
    상기 저장부로부터 리드되어 상기 버퍼 메모리에 캐싱된 리드 데이터를 상기 호스트 인터페이스 컨트롤러가 제공받아 복호화하여 상기 호스트 장치로 제공하며,
    상기 호스트 장치의 대역폭과 상기 저장부의 대역폭 차이가 기 설정된 기준값보다 작은 경우 상기 암호화 회로 및 상기 복호화 회로의 대역폭은 상기 호스트 장치의 대역폭에 동기되는 데이터 저장 장치의 동작 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    상기 암호화 회로는 상기 라이트 데이터를 상기 저장부에 저장하기 직전에 암호화하고, 상기 복호화 회로는 상기 리드 데이터를 상기 호스트 장치에 전달하기 직전에 복호화는 데이터 저장 장치의 동작 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    상기 암호화 회로의 대역폭은 상기 저장부의 대역폭에 동기되고, 상기 복호화 회로의 대역폭은 상기 호스트 장치의 대역폭에 동기되는 데이터 저장 장치의 동작 방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    상기 메모리 인터페이스 컨트롤러가 상기 컨트롤러의 동작시 변경되는 시스템 데이터 중 기 설정된 조건을 만족하는 시스템 데이터를 암호화하여 상기 저장부에 저장하는 단계를 더 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제 20 항에 있어서,
    상기 복호화 회로는, 상기 저장부로부터 리드되어 상기 버퍼 메모리에 캐싱된 사용자 데이터 또는 시스템 데이터를 복호화하는 적어도 하나의 디코더를 포함하는 제 1 복호화 회로를 포함하고,
    상기 컨트롤러는, 상기 저장부로부터 리드되어 상기 버퍼 메모리에 캐싱된 시스템 데이터를 복호화하는 적어도 하나의 디코더를 포함하는 제 2 복호화 회로를 더 포함하며,
    상기 데이터 저장 장치에 전원이 공급됨에 따라 상기 제 2 복호화 회로가 상기 시스템 데이터를 복호화하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  22. 호스트 장치; 및
    저장부, 버퍼 메모리 및, 상기 호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하는 컨트롤러;를 포함하는 스토리지 시스템으로서,
    상기 컨트롤러는, 상기 호스트 장치로부터 전달되어 상기 버퍼 메모리에 캐싱된 라이트 데이터를 제공받아 암호화하여 상기 저장부에 저장하고, 상기 저장부로부터 리드되어 상기 버퍼 메모리에 캐싱된 리드 데이터를 제공받아 복호화하여 상기 호스트 장치로 제공하며,
    상기 컨트롤러는, 상기 라이트 데이터를 암호화하며, 적어도 하나의 인코더를 구비하는 암호화 회로를 포함하고, 상기 컨트롤러와 상기 저장부 간의 통신 채널을 제공하는 메모리 인터페이스 컨트롤러; 및
    상기 리드 데이터를 복호화하며, 적어도 하나의 디코더를 구비하는 복호화 회로를 포함하고, 상기 컨트롤러와 상기 호스트 장치 간의 통신 채널을 제공하는 호스트 인터페이스 컨트롤러;를 포함하고,
    상기 호스트 장치의 대역폭과 상기 저장부의 대역폭 차이가 기 설정된 기준값보다 작은 경우 상기 암호화 회로 및 상기 복호화 회로의 대역폭은 상기 호스트 장치의 대역폭에 동기되도록 구성되는 스토리지 시스템.
  23. 삭제
  24. ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈
    제 22 항에 있어서,
    상기 암호화 회로의 대역폭은 상기 저장부의 대역폭에 동기되고, 상기 복호화 회로의 대역폭은 상기 호스트 장치의 대역폭에 동기되는 스토리지 시스템.
  25. ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈
    제 22 항에 있어서,
    상기 암호화 회로는, 상기 호스트 장치로부터 전달되어 상기 버퍼 메모리에 캐싱된 사용자 데이터 또는 시스템 데이터를 암호화하도록 구성되고,
    상기 복호화 회로는, 상기 저장부로부터 리드되어 상기 버퍼 메모리에 캐싱된 사용자 데이터 또는 시스템 데이터를 복호화하는 적어도 하나의 디코더를 포함하는 제 1 복호화 회로를 포함하며,
    상기 컨트롤러는, 상기 저장부로부터 리드되어 상기 버퍼 메모리에 캐싱된 시스템 데이터를 복호화하는 적어도 하나의 디코더를 포함하는 제 2 복호화 회로;
    를 더 포함하도록 구성되는 스토리지 시스템.
KR1020180137905A 2018-11-12 2018-11-12 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 KR102588600B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180137905A KR102588600B1 (ko) 2018-11-12 2018-11-12 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US16/513,045 US11422738B2 (en) 2018-11-12 2019-07-16 Data storage device, method of operating the same, and storage system having the same
CN201910908810.XA CN111177807B (zh) 2018-11-12 2019-09-25 数据储存装置、操作该装置的方法及具有该装置的储存系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180137905A KR102588600B1 (ko) 2018-11-12 2018-11-12 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템

Publications (2)

Publication Number Publication Date
KR20200054538A KR20200054538A (ko) 2020-05-20
KR102588600B1 true KR102588600B1 (ko) 2023-10-16

Family

ID=70551345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180137905A KR102588600B1 (ko) 2018-11-12 2018-11-12 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템

Country Status (3)

Country Link
US (1) US11422738B2 (ko)
KR (1) KR102588600B1 (ko)
CN (1) CN111177807B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220029903A (ko) 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11263153B1 (en) * 2020-11-02 2022-03-01 Silicon Motion, Inc. Data accessing method using data protection with aid of advanced encryption standard processing circuit, and associated apparatus
CN113392432A (zh) * 2021-06-11 2021-09-14 山东华宇工学院 加密存储装置及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060195704A1 (en) * 2005-01-27 2006-08-31 Hewlett-Packard Development Company, L.P. Disk array encryption element
US20110145680A1 (en) * 2009-12-10 2011-06-16 Kei Akiyama Disk Drive and Method for Data Conversion Process in a Disk Drive

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4839516B2 (ja) 2001-02-27 2011-12-21 ソニー株式会社 認証システム及び認証方法
CN100591024C (zh) * 2004-07-30 2010-02-17 神州亿品科技有限公司 移动接入控制器和移动局域与广域网及其接入方法
KR100836758B1 (ko) 2006-09-11 2008-06-10 삼성전자주식회사 메모리 카드의 암호화 장치 및 그것에 따른 데이터 기입 및독출 방법
CN101621509A (zh) * 2009-07-31 2010-01-06 浪潮电子信息产业股份有限公司 一种应用ssl通信协议安全负载均衡的设计架构及方法
KR20110058575A (ko) * 2009-11-26 2011-06-01 삼성전자주식회사 데이터 프로세싱 시스템에서의 대역폭 동기화 회로 및 그에 따른 대역폭 동기화 방법
JP5032647B2 (ja) * 2010-11-26 2012-09-26 株式会社東芝 データ記憶装置、コントロール装置及び暗号化方法
US9417687B2 (en) * 2011-07-12 2016-08-16 Rambus Inc. Dynamically changing data access bandwidth by selectively enabling and disabling data links
KR101991905B1 (ko) * 2012-07-19 2019-06-24 삼성전자주식회사 불휘발성 메모리, 불휘발성 메모리의 읽기 방법 및 불휘발성 메모리를 포함하는 메모리 시스템
US20140337598A1 (en) * 2013-05-07 2014-11-13 Lsi Corporation Modulation of flash programming based on host activity
US20160021402A1 (en) * 2014-07-16 2016-01-21 Crestron Electronics, Inc. Transmission of digital audio signals using an internet protocol
US20160162218A1 (en) * 2014-12-03 2016-06-09 International Business Machines Corporation Distributed data deduplication in enterprise networks
KR102466412B1 (ko) * 2016-01-14 2022-11-15 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR20180011376A (ko) * 2016-07-21 2018-02-01 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060195704A1 (en) * 2005-01-27 2006-08-31 Hewlett-Packard Development Company, L.P. Disk array encryption element
US20110145680A1 (en) * 2009-12-10 2011-06-16 Kei Akiyama Disk Drive and Method for Data Conversion Process in a Disk Drive

Also Published As

Publication number Publication date
KR20200054538A (ko) 2020-05-20
US11422738B2 (en) 2022-08-23
CN111177807B (zh) 2023-08-25
CN111177807A (zh) 2020-05-19
US20200150895A1 (en) 2020-05-14

Similar Documents

Publication Publication Date Title
KR102466412B1 (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
US20140032935A1 (en) Memory system and encryption method in memory system
JP5662037B2 (ja) 不揮発性メモリに対してデータの読み出しおよび書き込みを行うためのデータホワイトニング
US10997297B1 (en) Validating firmware for data storage devices
KR102588600B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US8886963B2 (en) Secure relocation of encrypted files
JP2010509690A (ja) 記憶装置のセキュリティを確保する方法とシステム
US11748273B2 (en) Secure data communication with memory sub-system
US9069978B2 (en) Data storage device and data protection method
US20180260151A1 (en) Data Storage Device and Operating Method Therefor
US10255200B2 (en) Data storage device and method of operation using multiple security protocols
US9665501B1 (en) Self-encrypting data storage device supporting object-level encryption
KR101496975B1 (ko) 고체 상태 디스크 및 이에 대한 입출력방법
CN113228021A (zh) 存储器子系统中日志报告的安全传送
US11368302B2 (en) Key management device and processor chip having bypass channels
US11563570B2 (en) Storage system and method for command execution ordering by security key
US20100211801A1 (en) Data storage device and data management method thereof
TW201830284A (zh) 資料儲存系統、資料儲存方法及資料讀取方法
KR20200128825A (ko) 분리된 rpmb 기능을 가지는 스토리지 시스템 및 그 구동 방법
US20240097885A1 (en) Memory controller and storage device including same
US20240111451A1 (en) Method and apparatus for performing access management of memory device in host performance booster architecture with aid of device side table information encoding and decoding
US11550929B2 (en) Memory system
US20240078322A1 (en) Memory system, memory controller and operation method thereof
KR20230166408A (ko) 스토리지 장치 및 데이터 처리 방법
US20210326273A1 (en) Data security for memory and computing systems

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right