KR20210136892A - 다층 구리박과 그 제조방법 - Google Patents

다층 구리박과 그 제조방법 Download PDF

Info

Publication number
KR20210136892A
KR20210136892A KR1020210101508A KR20210101508A KR20210136892A KR 20210136892 A KR20210136892 A KR 20210136892A KR 1020210101508 A KR1020210101508 A KR 1020210101508A KR 20210101508 A KR20210101508 A KR 20210101508A KR 20210136892 A KR20210136892 A KR 20210136892A
Authority
KR
South Korea
Prior art keywords
recrystallization
copper foil
plating solution
active layer
substrate
Prior art date
Application number
KR1020210101508A
Other languages
English (en)
Other versions
KR102366368B1 (ko
Inventor
이효종
신한균
김상혁
Original Assignee
동아대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동아대학교 산학협력단 filed Critical 동아대학교 산학협력단
Priority to KR1020210101508A priority Critical patent/KR102366368B1/ko
Publication of KR20210136892A publication Critical patent/KR20210136892A/ko
Application granted granted Critical
Publication of KR102366368B1 publication Critical patent/KR102366368B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/007Current directing devices
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00Electrodes
    • H01M4/02Electrodes composed of, or comprising, active material
    • H01M4/64Carriers or collectors
    • H01M4/66Selection of materials
    • H01M4/661Metal or alloys, e.g. alloy coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00Electrodes
    • H01M4/02Electrodes composed of, or comprising, active material
    • H01M4/64Carriers or collectors
    • H01M4/66Selection of materials
    • H01M4/665Composites
    • H01M4/667Composites in the form of layers, e.g. coatings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

본 발명은 다층 구리박과 그 제조방법에 관한 것으로서, 더욱 상세하게는 재결정 속도가 다른 두 층이 교대로 적층되어 결정립의 크기가 제어된 박막을 제조할 수 있는 다층 구리박과 그 제조방법에 관한 것이다.
이러한 본 발명은 구리 이온을 포함하는 도금액을 기판의 표면에 전기 도금함에 따라 형성되는 재결정 활성층 및 재결정 활성층과 동일한 조성으로 이루어지며, 도금액에 의해 재결정 활성층의 표면에 적층 형성되며 재결정 활성층의 재결정화를 억제하는 재결정 억제층을 포함하는 다층 구리박을 기술적 요지로 한다.
그리고 본 발명은 구리 이온을 포함하는 도금액을 준비하는 단계, 도금액에 기판을 침지한 후 기판의 표면에 재결정 활성층과 재결정 억제층을 포함하는 다층 구리박을 전기 도금하는 단계 및 기판에서 다층 구리박을 박리한 후 열처리하는 단계를 포함하는 다층 구리박의 제조방법을 기술적 요지로 한다.

Description

다층 구리박과 그 제조방법{MULTILAYER COPPER FOIL, METHOD FOR MANUFACTURING THE SAME}
본 발명은 구리로 이루어진 복수 개의 층이 적층된 다층 구리박과 그 제조방법에 관한 것이다.
구리박(Copper foil)은 크게 압연동박과 전해동박으로 나뉘고, 전해동박은 도금액으로 기판상에 전기도금하는 것을 통해 금속 구리박을 제조한 것으로, PCB 등의 전자회로 배선을 제작하는데 사용하거나 FCCL(flexible Cu cladded layer)의 유연성 기판을 제조하는 데 널리 사용되고 있다. 최근 이차전지용 음극 집전체를 연결하는데 전해동박이 활용되며, 이차전지의 집적도를 높이기 위해 더욱 얇은 두께의 전해동박을 필요로 하고 있다.
이에 따라, 동박이 활용되는 대부분의 분야에서는 얇은 두께의 동박이 선호되고 있으나, 얇은 두께의 전해동박은 두께가 얇아짐에 따라 기계적 강도가 저하되어 안정성이 떨어지는 문제점이 있었고, 이에 전해동박의 안정성을 높히기 위해 고강도를 갖는 얇은 동박을 제조하기 위한 기술이 요구되고 있다.
한국공개특허 제1997-0015792호에서는 펄스 전류파형을 통한 인쇄회로기판용의 고강도 전해동박의 제조 기술을 개시하고 있고, 한국등록특허 제10-0571561호, 한국공개특허 제10-2006-0114588호 및 한국등록특허 제10-2013-0077240호에서는 도금액에 다양한 첨가제들을 추가하여 고강도 전해 동박을 제조할 수 있는 기술을 개시하고 있다. 이외에도 다양한 고강도 동박 제조와 관련된 기술이 존재하나 동박의 강도 증가의 원인이 다소 불명확한 것으로 보인다.
이에 본 발명의 발명자들은 동박을 포함한 금속박의 미세구조 분석을 통해 금속박의 강도 증가에 영향을 미치는 요인을 정확히 파악하고, 이를 분석하여 고강도의 다층 금속박을 제조하는 기술을 개발하기에 이르렀다.
한국공개특허 제1997-0015792호 한국등록특허 제10-0571561호 한국공개특허 제10-2006-0114588호 한국등록특허 제10-2013-0077240호
본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로서, 구리박 형성시 구리박이 재결정 억제층과 재결정 활성층이 교대로 구비된 라멜라 구조를 갖도록 하여 재결정 활성층의 재결정화를 억제시킴에 따라 얇은 두께를 유지하면서도 보다 높은 강도를 갖는 다층 구리박을 제조할 수 있는 다층 구리박과 그 제조방법을 제공하는 데 있다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 명확하게 이해될 수 있을 것이다.
전술한 목적을 달성하기 위한, 본 발명의 일면에 따른 다층 구리박은 구리 이온을 포함하는 도금액을 기판의 표면에 전기 도금함에 따라 형성되는 재결정 활성층 및 재결정 활성층과 동일한 조성으로 이루어지며, 도금액에 의해 재결정 활성층의 표면에 적층 형성되며 재결정 활성층의 재결정화를 억제하는 재결정 억제층을 포함한다.
전술한 목적을 달성하기 위한, 본 발명의 일면에 따른 다층 구리박의 제조 방법은 구리 이온을 포함하는 도금액을 준비하는 단계, 도금액에 기판을 침지한 후 기판의 표면에 재결정 활성층과 재결정 억제층을 포함하는 다층 구리박을 전기 도금하는 단계 및 기판에서 다층 구리박을 박리한 후 열처리하는 단계를 포함한다.
상기한 구성에 의한 본 발명의 실시예에 따른 다층 구리박과 그 제조방법은 도금액에 고전류와 저전류가 순차적으로 반복하여 흐르도록 함으로써 기판 상에 형성되는 다층 구리박이 재결정 활성층과 재결정 억제층으로 이루어진 라멜라(lamellar structure) 구조로 형성되도록 하여 얇은 두께를 가지면서도 보다 강도가 높은 다층 구리박을 제조할 수 있다.
또한, 재결정 활성층과 재결정 억제층을 형성함에 있어서, 복수 개의 도금액을 준비할 필요 없이 인가전류를 달리하여 하나의 도금액만으로 재결정 활성층과 재결정 억제층을 형성할 수 있어 보다 간편하게 얇은 두께를 가지면서도 강도가 높은 다층 구리박을 제조할 수 있다.
도 1은 본 발명의 실시예에 따른 다층 구리박의 제조 과정을 도시한 공정도이다.
도 2는 본 발명의 실시예에 따른 다층 구리박의 제조 방법을 도시한 순서도이다.
도 3은 본 발명의 실시예에 따른 다층 구리박의 제조 방법에 사용되는 전기도금장치를 나타낸 모식도이다.
도 4는 기판과 도금액 간의 반응면적에 따라 산출 가능한 전류밀도값을 달리하여 제조된 구리박 시편의 면저항 감소 속도를 측정한 결과를 나타낸 도면이다.
도 5는 기판과 도금액 간의 반응면적에 따라 산출 가능한 전류밀도값을 달리하여 제조된 구리박 시편의 평면 EBSD 분석 결과를 나타낸 도면이다.
도 6은 실시예 1 내지 3과 비교예 1 내지 2에 의해 제조된 다층 구리박의 단면 EBSD 분석 결과를 나타낸 도면이다.
도 7은 본 발명의 실시예에 따른 다층 구리박의 Hall-petch 관계 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 다층 구리박과 그 제조방법을 설명하도록 한다.
본 발명의 실시예에 따른 다층 구리박(100)은 재결정 활성층(110)과 재결정 억제층(120)을 포함한다.
본 발명의 실시예에 따른 다층 구리박의 제조방법은 도금액 준비 단계(S100), 도금 단계(S200) 및 열처리 단계(S300)를 포함한다.
본 발명의 실시예에 따른 다층 구리박의 제조방법에 사용되는 전기도금장치(200)는 도금조(10), 기판(20), 양극(30), 전류공급부(40), 제1릴레이부(50), 제2릴레이부(60) 및 제어신호발생부(70)를 포함한다.
설명의 편의를 위하여 본 발명의 실시예들에 따른 다층 구리박과 그 제조 방법을 설명하는데 있어서 실질적으로 동일한 구성요소는 도면부호를 일치시켜서 기재하고 반복 설명은 생략하도록 한다.
먼저, 구리 이온을 포함하는 도금액을 준비한다(S100).
도금액 준비 단계(S100)는 다층 구리박(100) 제조시 사용되는 도금액(S)을 준비하기 위한 단계로, NaCl과 HCl 중 적어도 하나, 물, 황산, 황산구리, 유기첨가제 및 JGB를 혼합하여 도금액(S)을 준비하는 것일 수 있다.
이 때, NaCl과 HCl 중 적어도 하나, 물, 황산, 황산구리, 유기첨가제 및 JGB를 혼합하는 것을 통해 황산, 구리 이온(Cu2+), JGB, 염소 이온 및 유기첨가제를 포함하는 도금액(S)을 준비하는 것일 수 있다.
도금액(S)에 포함되는 황산은 도금액(S)의 전도성을 높이기 위한 것으로, 황산 및 황산구리의 혼합에 따른 황산의 도금액(S) 내에 농도는 0.1 내지 2M일 수 있다.
도금액(S)에 포함되는 황산의 농도가 0.1M 미만이면 도금액(S)의 전기 전도도가 떨어져 도금 단계(S200)에서 원활한 도금이 이루어지지 않을 수 있으며, 2M를 초과하면 분극화 현상 또는 산화전극(30)의 부동태를 일으킬 수 있다.
도금액(S)에 포함되는 구리 이온은 도금 단계(S200)에서 환원되는 것을 통해 다층 구리박(100)을 제조하기 위한 것으로, 도금액 준비 단계(S100)에서 혼합되는 황산구리에 의해 도금액(S) 내의 구리 이온의 농도는 0.1 내지 1M일 수 있다.
도금액(S)에 포함되는 유기첨가제는 도금억제제(suppressor) 및 도금촉진제(accelerator)로 이루어질 수 있다.
도금억제제는 분자량이 1000 내지 10000인 폴리에틸렌글리콜, 폴리프로필렌글리콜 및 이들의 공중합체 중 적어도 하나일 수 있고, 도금액(S) 내 0.01 내지 0.5mM의 농도로 포함될 수 있다.
도금촉진제는 SPS(bis-(3-Sulfopropyl)disulfide) 및 MPSA(3-mercapto-1-propane sulfonic acid) 중 적어도 하나 일 수 있고, 도금액(S) 내 0.01 내지 0.2mM 농도로 포함될 수 있다.
유기첨가제를 이루는 도금억제제와 도금촉진제는 상호작용하여 도금 단계(S200)에서 다층 구리박(10)이 내측에 기공(void)이 존재하지 않도록 하고 다층 구리박(10)이 조밀하게 형성되도록 하는 것일 수 있다.
도금액에 혼합되는 JGB(Janus Green B)는 다층 구리박(10)의 면저항 감소 속도를 감소시킴에 따라 다층 구리박(10)의 재결정을 억제하기 위해 포함되는 것으로, JGB는 도금액(S) 내 0.01 내지 0.1mM의 농도로 포함될 수 있다.
도금액 내의 염소 이온(Cl-)은 도금 단계(S200)에서 구리 이온의 환원반응에 의한 도금 과정에서 중간 전도체 역할을 하는 것으로, NaCl 및 HCl 중 적어도 하나와의 혼합에 의해 도금액(S) 내에 0.01 내지 0.1mM의 농도로 포함될 수 있다.
다음으로, 도금액에 기판(20)을 침지한 후 기판(20)의 표면에 재결정 활성층과 재결정 억제층을 포함하는 다층 구리박이 형성되도록 전기 도금한다(S200).
도금 단계(S200)는 제1 도금 단계(S210)과 제2 도금 단계(S220)를 포함하고, 제1 도금 단계(S210)과 제2 도금 단계(S220)를 복수 회 반복수행하는 것일 수 있다.
제1 도금 단계(S210)는 도금액(S)과 기판(20) 간의 반응면적에 따라 산출 가능한 전류밀도값이 기설정된 제1전류밀도값을 갖도록 도금액(S)에 제1전류를 인가하는 것을 통해 두께가 0.5 내지 5㎛인 재결정 활성층(110)을 형성하는 단계일 수 있다.
여기서, 재결정 활성층(110)의 두께가 1㎛ 미만이면 제조되는 다층 구리박(100)의 연신율등 물리적 특성이 저감될 수 있고, 5㎛를 초과하면 결정립 사이즈가 커져 항복강도가 떨어질 수 있다.
재결정 활성층(110)을 형성하기 위한 제1전류밀도값은 1 내지 5asd(A/dm2)일 수 있다.
제1전류밀도값이 1asd 미만 혹은 5asd를 초과하면 결정립 성장이 불균일하게 일어나거나, 재결정 활성층(110)이 형성될 때 부반응이 수반되어 재결정 활성층(110)의 물리적 특성이 떨어질 수 있다.
제2 도금 단계(S220)는 재결정 활성층(110)이 형성된 기판(20) 상에 재결정 억제층(120)을 형성하는 단계이다.
제2 도금 단계(S220)에서는, 도금액(S)과 기판(20) 간의 반응면적에 따라 산출 가능한 전류밀도값이 제1 도금 단계(S210)의 제1전류밀도값보다 상대적으로 낮은 제2전류밀도값을 갖도록 도금액(S)에 제2전류를 인가하여 재결정 활성층(110)이 형성된 기판(20) 상에 두께가 0.01 내지 0.5㎛인 재결정 억제층(120)이 형성될 수 있다.
재결정 억제층(120)의 두께가 0.01㎛ 미만이면 제조되는 다층 구리박(100)의 연신율등 물리적 특성이 저감될 수 있고, 0.5㎛를 초과하면 결정립 사이즈가 커져 항복강도가 떨어질 수 있다.
재결정 억제층(120)을 형성하기 위한 제2전류밀도값은 0.1 내지 0.5asd일 수 있다.
제2전류밀도값이 0.1asd 미만이면 도금 단계(S200)에서 구리 이온의 환원 반응이 원활하게 일어나지 않을 수 있고, 0.5asd를 초과하면 JGB의 면 저항 감소 속도의 감소 효과가 떨어져 재결정 억제층(120)의 결정립이 성장하여 재결정 억제층(120)의 재결정 활성층(110) 억제 효과가 떨어질 수 있다.
제1 도금 단계(S210)와 제2 도금 단계(S220)는 복수회 반복 수행될 수 있으며, 이에 따라 재결정 활성층(110)과 재결정 억제층(120)이 교대로 적층된 라멜라 구조(lamella structure)를 갖는 다층 구리박(100)이 전기도금방식에 따라 형성될 수 있다.
전기도금시 도금액(S)은 교반될 수 있으며, 교반 방식은 마그네틱 바(magnetic bar) 교반, 패들(paddle) 교반, 도금액 플로우(flow) 및 노즐(nozzle) 분사 교반, 피도금체 움직임 자체에 의한 교반 또는 공기 교반일 수 있으나 이에 한정되는 것은 아니다.
한편, 양극과 음극 간에 외부 전원으로부터 인가되는 전압에 의해 전위차가 발생되면 도금액의 평형전압을 넘어서는 과전압이 형성되고, 과전압의 크기가 커질수록 도금액에 침지된 음극에서의 환원 반응이 크게 일어나게 된다.
도 4를 참조하면, 도금 단계(S200)에서 도금액(S)의 전류밀도가 상대적으로 낮은 조건(0.3, 0.5, 0.7asd)에서 형성되는 다층 구리박(100)은 도금액(S)의 전류밀도가 상대적으로 높은 조건(1asd, 3asd)에서 형성되는 다층 구리박(100)에 비해 면저항 감소 속도가 느린 것을 확인할 수 있고, 이는 재결정이 더디게 일어나는 것을 의미한다.
과전압에 따라서 다층 구리박(100)에 대한 유기첨가제의 흡착정도가 달라질 수 있고, 예를 들어서, 도금층이 가지는 불순물 중 S 원소의 농도는 과전압이 큰 -0.25 V에서 4 ppm인 반면에 과전압이 낮은 -0.05 V에서는 200 ppm 으로 50배 정도의 농도 차이를 나타낼 수 있다. 전류밀도가 상대적으로 낮은 조건에서 면저항 감소 속도가 느려지는 것은 다층 구리박(100) 내부에 불순물의 농도가 높아져 결정립 계면으로의 확산 및 pinning되어 결정립 성장을 억제하는 것일 수 있다.
따라서, 환원 반응의 정도에 따라서 도금 대상층의 표면에 대한 첨가제 흡착 정도가 달라지게 되므로, 전류밀도값을 각각 다르게 가지도록 도금액에 외부 전원을 각각 인가하게 되면 동일한 조성으로 이루어지는 금속 박막의 표면에 재결정 활성층(110)과 재결정 억제층(120)이 교대로 형성될 수 있게 된다.
재결정 억제층(120)은 불순물에 의해 재결정 억제층(120)의 성장이 억제됨에 따라, 재결정 활성층(110)의 결정립의 성장을 억제하는 성장 억제층으로 작용할 수 있다.
한편, 재결정 활성층(110)의 두께는 0.5 내지 5㎛일 수 있으며 바람직하게는 1 내지 2㎛일 수 있다.
또한, 재결정 억제층(120)의 두께는 0.01 내지 0.5㎛일 수 있다.
본 발명의 다른 실시예에 따른 다층 구리박의 제조 방법의 도금 단계(S200)는 휴지 단계(S230)를 더 포함할 수 있다.
휴지 단계(S230)는 제1 도금 단계(S210)와 제2 도금 단계(S220)가 복수 회 반복 수행되어 재결정 활성층(110)과 재결정 억제층(120)이 교차로 도금되는 과정에서 제1 도금 단계(S210)와 제2 도금 단계(S220) 사이 또는 제2 도금 단계(220)와 제1 도금 단계(S210) 사이에 도금액(S)에 제1전류와 제2전류가 인가되지 않는 단계일 수 있다.
마지막으로, 도금 단계(S200)에서 기판에 도금된 다층 구리박을 기판으로부터 박리한 후 열처리한다(S300).
열처리 단계(S300)는 기판(20)에 도금된 다층 구리박을 기판(20)으로부터 박리한 후 65 내지 95℃에서 85 내지 100분동안 열처리하는 것일 수 있다.
도금 단계(S200)는 전기도금장치(200)에 의해 수행될 수 있다.
도 3을 참고하면, 전기도금장치(200)는 도금조(10), 기판(20), 양극(30), 전류공급부(40), 제1릴레이부(50), 제2릴레이부(60) 및 제어신호발생부(70)를 포함한다.
도금조(10)는 도금액(S)이 수용되는 것일 수 있다.
기판(20)은 도금조(10)의 내부 일측에 하부가 함침되어 구비되는 것일 수 있고, 전류공급부(40)에 의해 인가되는 전류에 의해 도금액(S) 내부의 구리 이온이 환원되면 표면에 다층 구리박(100)이 도금되는 것일 수 있으며, 스테인리스(Stainless steel, STS) 및 티타늄(Ti) 전극 중 어느 하나일 수 있다.
기판(20)은 도금 단계(S200)에서 전기 도금시 양극(30)과 대응되는 음극으로 작용하는 것일 수 있다.
기판(20)이 스테인리스 및 티타늄 전극 중 어느 하나이면 열처리 단계(S300)에서 기판(20)으로부터 다층구리박(100)을 원활하게 박리할 수 있는 이점이 있다.
양극(30)은 도금조(10)의 내부 타측에 하부가 함침되어 구비되는 것일 수 있고, 함인동 전극, 불용성 이리듐 산화막(IrO2) 전극, 백금 산화막(PtO2) 전극 및 납(Pb) 전극 중 어느 하나일 수 있으며, 바람직하게는, 함인동 전극일 수 있다.
전류공급부(40)는 기판(20)의 상부와 양극(30)의 상부에 연결되어 전류를 통전하되, 도금액(S)과 기판(20) 간의 반응면적에 따라 산출 가능한 전류 밀도가 제1전류밀도값을 가지도록 하는 제1전류와, 제1전류밀도값보다 상대적으로 낮은 제2전류밀도값을 가지도록 하는 제2전류를 도금액(S)에 선택적으로 통전하는 것일 수 있다.
전류공급부(40)가 제1전류를 도금액(S)에 인가하여 기판(20)과 도금액(S) 간의 반응면적에 따라 산출 가능한 제1전류밀도값은 1 내지 5asd일 수 있고, 제2전류를 도금액(S)에 인가하여 기판(20)과 도금액(S) 간의 반응면적에 따라 산출 가능한 제2전류밀도값은 0.1 내지 0.5asd일 수 있다.
제1릴레이부(50)는 기판(20)과 전류공급부(40)를 전기적으로 연결하여 외부에서 입력되는 제1제어신호의 유무에 따라 제1전류와 제2전류 중 어느 하나가 기판(20)으로 인가되게 하는 것일 수 있다.
제1릴레이부(50)는 외부에서 제1제어신호가 입력되면 도금액(S)으로 제1전류가 인가되게 하고, 제1제어신호가 입력되지 않으면 제2전류가 도금액(S)으로 인가되게 하는 것일 수 있다.
제2릴레이부(60)는 양극(30)과 전류공급부(40)를 전기적으로 연결하여 외부에서 입력되는 제2제어신호에 따라 전류공급부(40)에 인가되는 제1전류와 제2전류를 단속하는 것일 수 있다.
제어신호발생부(70)는 제1릴레이부(50)와 제2릴레이부(60)에 제1제어신호와 제2제어신호를 각각 입력하는 것일 수 있다.
제어신호발생부(70)는 기판(20)의 표면에 재결정 활성층(110)과 재결정 억제층(120)이 차례대로 적층되도록 제1제어신호를 제1릴레이부(50)에 입력하여 도금액(S)에 제1전류가 인가되도록 한 후 일정시간 이후에 제1릴레이부(50)에 입력된 제1제어신호를 해제하여 도금액에 제2전류가 인가되도록하는 것일 수 있다.
제어신호발생부(70)는 기판(20)의 표면에 복수 개의 재결정 활성층(110)과 재결정 억제층(120)이 교차로 적층된 라멜라 구조를 갖는 다층 구리박(100)이 형성되도록 제1릴레이부(50)에 소정시간동안 제1제어신호를 입력한 후 일정시간 이후에 제1제어신호를 해제하는 것을 반복할 수 있다.
한편, 제1릴레이부(50)에 제1제어신호가 입력됨에 따라 기설정된 제1시간 동안 제1전류가 도금액(S)에 인가되고, 제2릴레이부(60)에 제2제어신호가 입력되도록 하여 상기 제1시간 이후 기설정된 제2시간 동안 도금액(S)에 전류가 인가되지 않는 휴지기간을 두는 것일 수 있다.
제어신호발생부(70)는 기판(20)의 표면에 재결정 활성층(110)이 적층되도록 제1제어신호를 제1릴레이부(50)에 입력하여 도금액(S)에 제1전류가 인가되도록 한 후 일정시간 이후에 휴지기간을 가지도록 제2제어신호를 제2릴레이부(60)에 입력한 다음 재결정 활성층(110)의 표면에 재결정 억제층(120)이 적층되도록 제2릴레이부(60)에 입력된 제2제어신호를 해제하고 제1릴레이부(50)에 입력된 제1제어신호를 해제하여 도금액(S)에 제2전류가 인가되도록 하는 것일 수 있다.
제어신호발생부(70)는 기판(20)의 표면에 복수 개의 재결정 활성층(110)과 재결정 억제층(120)이 교차로 적층된 라멜라 구조를 갖는 다층 구리박(100)이 형성되도록 제1릴레이부(50)에 소정시간동안 제1제어신호를 입력한 후 일정시간 이후에 휴지기간을 가지도록 제2제어신호를 제2릴레이부(60)에 입력하도록 한다.
다음으로, 제어신호발생부(70)는 재결정 활성층(110)의 표면에 재결정 억제층(120)이 적층되도록 제2제어신호와 제1제어신호를 해제한 후 일정기간 이후에 휴지기간을 가지도록 제2제어신호를 제2릴레이부(60)에 입력한 다음 재결정 억제층(120)의 표면에 재결정 활성층(110)이 적층되도록 제1릴레이부(50)에 제1제어신호를 입력하고 제2릴레이부(60)에 입력된 제2제어신호를 해제할 수 있다.
제어신호발생부(70)는 제1제어신호와 제2제어신호를 발생시키거나 해제하는 것을 반복할 수 있다.
이하, 전기도금장치(200)를 이용하여 전기 도금이 이루어지는 과정에 대해 설명하도록 한다.
먼저, 도금조(10)에 도금액(S)이 기판(20)과 양극(30)이 침지되도록 수용된다.
기판(20)의 표면에 복수 개의 재결정 활성층(110)과 재결정 억제층(120)이 교차로 적층된 라멜라 구조를 갖는 다층 구리박(100)이 형성되도록 제1릴레이부(50)에 소정시간동안 제1제어신호를 입력한 후 일정시간 이후에 휴지기간을 가지도록 제2제어신호를 제2릴레이부(60)에 입력한 다음 재결정 활성층(110)의 표면에 재결정 억제층(120)이 적층되도록 제2제어신호와 제1제어신호를 해제한 후 일정기간 이후에 휴지기간을 가지도록 제2제어신호를 제2릴레이부(60)에 입력한 다음 재결정 억제층(120)의 표면에 재결정 활성층(110)이 적층되도록 제1릴레이부(50)에 제1제어신호를 입력하고 제2릴레이부(60)에 입력된 제2제어신호를 해제하는 것을 반복한다.
<실시예 1>
먼저, NaCl, 물, 황산, 황산구리, 유기첨가제 및 JGB를 혼합하여 황산의 농도가 0.1 내지 2M이고, 구리 이온의 농도가 0.1 내지 1M이며, JGB의 농도가 0.01 내지 0.1mM이고, 염소 이온의 농도가 0.01 내지 0.1mM인 도금액(S)을 제조하였다. 여기서, 유기첨가제는 폴리에틸렌글리콜(분자량 1000 ~ 10000)과 SPS(bis-(3-Sulfopropyl)disulfide)를 사용하였고, 도금액(S) 내의 폴리에틸렌글리콜 농도는 0.01 내지 0.5mM, SPS의 농도는 0.01 내지 0.2 mM이다.
도금액(S)에 기판(20)과 양극(30)을 함침한 후 기판(20)과 도금액(S) 간의 반응면적에 따라 산출 가능한 전류밀도값이 1 내지 5asd를 가지도록 도금액(S)에 전류를 인가하여 두께가 1㎛인 재결정 활성층(110)을 형성하였다. 여기서, 양극(30)은 가용성 함인동 전극을 사용하였고, 기판은 스테인리스강(STainless Steel, STS)을 사용하였다.
기판(20)과 도금액(S) 간의 반응면적에 따라 산출 가능한 전류밀도값이 0.1 내지 0.5asd를 가지도록 도금액(S)에 전류를 통전하여 재결정 활성층(110)이 형성된 기판(20) 상에 두께가 0.1㎛인 재결정 억제층(120)을 형성하였다.
두께가 1um인 재결정 활성층(110)을 형성하는 것과 두께가 0.1㎛인 재결정 억제층(120)을 형성하는 것을 교차반복하여 재결정 활성층(110)과 재결정 억제층(120)이 교대로 적층되는 구조를 가지며 형성된 재결정 활성층(110)의 두께의 합이 총 10㎛인 다층 구리박(100)을 기판(20) 상에 도금하였다.
마지막으로, 기판(20) 상에서 다층 구리박(100)을 박리하고 열처리하였다.
<실시예 2>
실시예 1의 방법과 동일한 방법으로 다층 구리박을 제조하였다. 단, 재결정 활성층(110)의 두께가 2㎛인 다층 구리박(110)을 제조하였다.
<실시예3>
실시예 1의 방법과 동일한 방법으로 다층 구리박(100)을 제조하였다. 단, 재결정 활성층(110)의 두께가 3.3㎛이고, 재결정 활성층(110)의 두께의 합이 총 9.9㎛인 다층 구리박(100)을 제조하였다.
<비교예 1>
실시예 1의 방법과 동일한 방법으로 다층 구리박(100)을 제조하였다. 단, 재결정 활성층(110)의 두께가 5㎛인 다층 구리박을 제조하였다.
<비교예 2>
실시예 1의 방법과 동일한 방법으로 다층 구리박(100)을 제조하였다. 단, 재결정 억제층(120)을 형성하지 않고, 두께가 10㎛인 재결정 활성층(110) 단일층으로 이루어진 다층 구리박(100)을 제조하였다.
<시험예>
실시예 1 내지 3과 비교예 1 내지 2에 의해 제조된 다층 구리박(100)의 항복강도 및 인장강도를 측정하기 위해, 일축 인장실험을 통해 항복강도 및 인장강도를 측정하였다.
또한, EBSD 분석을 통해 실시예 1 내지 3과 비교예 1 내지 2에 의해 제조된 다층 구리박(100)의 재결정 활성층(110)의 결정립 크기를 측정하였다. 이 때, 결정립 크기를 원활하게 계산하기 위해 쌍정경계면(twin boundary)는 고려하지 않았다.
측정된 항복강도 및 인장강도와 재결정 활성층(110)의 결정립 크기를 표 1에 정리하였다.
평균 결정립 크기(㎛) 항복강도(kgf/mm2) 인장강도(kgf/mm2)
실시예 1 1.63 42.17 49.97
실시예 2 3.04 29.87 33.70
실시예3 3.78 27.76 31.52
비교예 1 5.12 27.85 31.23
비교예 2 5.58 28.59 32.25
표 1을 참고하면, 실시예 3에 의해 제조된 다층 구리박(100)과 비교예 1 내지 2에 의해 제조된 다층 구리박(100)의 인장강도와 항복강도는 비슷한 수준인 것을 확인할 수 있으나, 실시예 1 내지 2에 의해 제조된 다층 구리박(100)의 인장강도는 비교예 1 내지 2에 의해 제조된 다층 구리박(100)보다 높은 것으로 나타났다.
이는, 재결정 활성층(100)의 결정립의 재성장이 재결정 억제층(110)에 의해 억제되어 결정립의 크기가 작아짐에 따라 다층 구리박(100)의 인장강도가 향상되는 것을 알 수 있는 결과이다.
또한, 표 1과 도 6을 참고하면 실시예 1 내지 3의 평균 결정립 크기가 비교예 1 내지 2에 의해 제조된 다층 구리박(100)에 비해 작은 것을 확인할 수 있으며, 이는 다층 구리박(100)의 평균 결정립 크기가 작아짐에 따라 인장 강도가 향상된 것을 확인할 수 있는 결과이다.
한편, 도 7은 표 1에 나타낸 측정 결과를 Hall-petch 식을 이용하여 피팅(fitting)한 다층 구리박(100)의 Hall-Petch 관계 그래프이다.
도 7을 참조하면, 재결정 활성층(110)의 두께가 감소하면서 항복강도 및 인장강도가 증가함을 확인할 수 있고, 재결정 활성층(110)의 두께가 3㎛ 이상에서는 강도 값의 변화가 둔화됨을 확인할 수 있다.
그리고 재결정 활성층(110)의 두께가 3㎛ 이하일 때는 선형적으로 결정립의 크기가 증가하는 반면 3㎛를 초과하는 경우 결정립의 크기 변화가 둔화됨을 확인할 수 있다.
비교적 강도의 변화가 큰 3㎛ 이하의 재결정 활성층(110)에서 아래 Hall-Petch 식을 이용한 피팅(fitting)을 통해 변수 값을 구해보면 아래와 같고, 도 7을 통해서 평균 결정립의 크기와 항복강도를 통한 Hall-Petch 관계를 확인할 수 있다.
Figure pat00001
Figure pat00002
여기서, 수학식 1은 Hall-Petch 식이고, 수학식 2는 표 1과 도 7을 기초로 산출한 다층 구리박(100)의 Hall-Petch 근사식이다. σYS는 항복강도, KY는 피팅 상수(재료 고유의 상수), d는 평균 결정립 크기, σ0는 평균 결정립 크기가 무한대일 경우 항복강도이다.
근사식을 살펴보면, 실제 벌크(bulk) 상태의 구리에서 제시되는 σ0는 25MPa, KY가 012MPa·m1/2인데 비해 위와 같이 σ0는 상당히 큰 값을 나타내는 것을 확인할 수 있다.
이는 통상의 벌크 구리의 결정립이 수십 ㎛인데 비해 본 발명의 다층 구리박(100)에서 결정립의 크기는 벌크 구리 결정립보다 1/10 정도로 작고, 평균 결정립의 감소와 유기첨가제에 의한 불순물 유입에 의한 분산강화 등의 영향으로 항복강도가 증가한 것으로 볼 수 있다.
<참고예>
먼저, NaCl, 물, 황산, 황산구리, 유기첨가제 및 JGB를 혼합하여 황산의 농도가 0.1 내지 2M이고, 구리 이온의 농도가 0.1 내지 1M이며, JGB의 농도가 0.01 내지 0.1mM이고, 염소 이온의 농도가 0.01 내지 0.1mM인 도금액(S)를 제조하였다. 여기서, 유기첨가제는 폴리에틸렌글리콜(분자량 1000 ~ 10000)과 SPS(bis-(3-Sulfopropyl)disulfide)를 사용하였고, 도금액(S) 내의 폴리에틸렌글리콜 농도는 0.01 내지 0.5mM, SPS의 농도는 0.01 내지 0.2 mM이다.
도금액(S)에 기판(20)과 양극(30)을 함침한 후 기판(20)과 도금액(S) 간의 반응면적에 따라 산출 가능한 전류밀도값이 각각 3, 1, 0.7, 0.5, 0.3 asd가 되도록 하여 기판(20)상에 단층으로 이루어진 구리박을 형성하고, 도금층을 박리한 후 80℃에서 90분동안 열처리하여 구리박 시편 5개를 제조하였다. 여기서, 양극(30)은 가용성 함인동 전극을 사용하였고, 기판(20)은 스테인리스강(STainless Steel, STS)으로 하였다.
전류밀도값이 3, 1, 0.7, 0.5, 0.3 asd가 되도록 하여 제조된 5개의 구리박 시편들의 면저항 감소 속도를 four point probe를 이용하여 측정하고, 이를 도 4에 나타내었다.
또한 열처리가 완료된 시료는 Hikari XP EBSD(electron backscattered diffraction) 카메라가 장착된 FESEM(field emission scanning electron microscopy) 장치를 이용하여 EBSD 미세조직 분석을 수행하고 분석 결과를 도 5에 나타내었다.
도 4를 참조하면, 동일한 도금액(S)을 이용하여도 전류밀도값을 달리함에 따라 면저항 감소 속도가 달라지는 것을 확인할 수 있다. 도금 단계(S200)에서 기판(20)과 도금액(S) 간의 반응면적에 따라 산출 가능한 전류밀도값이 상대적으로 낮은 조건(0.3, 0.5, 0.7asd)에서 형성되는 다층 구리박(100)은 기판(20)과 도금액(S) 간의 반응면적에 따라 산출 가능한 전류밀도값이 상대적으로 높은 조건(1asd, 3asd)에서 형성되는 다층 구리박(100)에 비해 면저항 감소 속도가 느린 것을 확인할 수 있고, 이는 재결정이 더디게 일어나는 것을 의미한다.
한편, 양극(30)과 기판(20) 간에 외부 전원으로부터 인가되는 전압에 의해 전위차가 발생되면 도금액(S)의 평형전압을 넘어서는 과전압이 형성되고, 과전압의 크기가 커질수록 도금액(S)에 침지된 기판(20)에서의 환원 반응이 크게 일어나게 된다.
과전압에 따라서 환원 반응에 따라 형성되는 도금층에 대한 유기첨가제의 흡착정도가 달라질 수 있고, 예를 들어서, 도금층이 가지는 불순물 중 S 원소의 농도는 과전압이 큰 -0.25 V에서 4 ppm인 반면에 과전압이 낮은 -0.05 V에서는 200 ppm 으로 50배 정도의 농도 차이를 나타낼 수 있다. 따라서, 전류밀도가 상대적으로 낮은 조건에서 면저항 감소 속도가 느려지는 것은 도금층과 대응되는 다층 구리박(100) 내부에 불순물의 농도가 높아져 불순물이 결정립 계면으로의 확산 및 피닝(pinning)되어 결정립 성장을 억제하는 것에 의한 것일 수 있다.
또한, 도 5를 참조하면, 상대적으로 고전류밀도(1, 3asd) 조건에서 도금층은 결정립이 충분히 성장하였으나, 저전류밀도(0.3, 0.3, 0.7asd) 조건에서는 일부 결정립이 성장하여 초기 나노사이즈의 미세한 결정립과 병존하는 구조인 것을 확인하였다. 이를 통해 전류밀도를 적절히 조절함으로써 도금층 내부의 불순물 농도 조절이 가능하며 결정립 성장을 억제하는 성장 억제층으로 작용할 것을 예상할 수 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 도금조, 20: 기판, 30: 양극, 40: 전류공급부,
50: 제1릴레이부, 60: 제2릴레이부, 70: 제어신호발생부,
100: 다층 구리박, 110: 재결정 활성층, 120: 재결정 억제층,
S100: 도금액 준비 단계, S200: 도금 단계,
S210: 제1 도금 단계, S220: 제2 도금 단계, S230: 휴지 단계,
S300: 열처리 단계.

Claims (13)

  1. 구리 이온을 포함하는 도금액을 기판의 표면에 전기 도금함에 따라 형성되는 재결정 활성층; 및
    상기 재결정 활성층과 동일한 조성으로 이루어지며, 상기 도금액에 의해 상기 재결정 활성층의 표면에 적층 형성되며 상기 재결정 활성층의 재결정화를 억제하는 재결정 억제층
    을 포함하는 다층 구리박.
  2. 제 1항에 있어서,
    상기 재결정 활성층은
    상기 기판과 상기 도금액 간의 반응면적에 따라 산출 가능한 전류밀도값이 기설정된 제1전류밀도값을 가지도록 외부 전원을 인가하여 상기 도금액에 전류를 통전시키고, 상기 도금액에 상기 기판을 침지하여 전기 도금함에 따라 형성되는 것이고,
    상기 재결정 억제층은
    상기 기판과 상기 도금액 간의 반응면적에 따라 산출 가능한 전류밀도값이 상기 제1전류밀도값 보다는 작은 제2전류밀도값을 가지도록 외부 전원을 인가하여 상기 도금액에 전류를 통전시키고, 상기 재결정 활성층이 형성된 상기 기판을 상기 도금액에 침지하여 전기 도금함에 따라 형성되는 것
    인 다층 구리박.
  3. 제 2항에 있어서,
    상기 제1전류밀도값은 1 내지 5 asd이고, 상기 제2전류밀도값은 0.1 내지 0.5asd인 것을 특징으로 하는 다층 구리박.
  4. 제 1항에 있어서,
    상기 재결정 활성층과 상기 재결정 억제층은 적어도 두 개이상이 교대로 적층되는 라멜라 구조를 이루는 것
    인 다층 구리박.
  5. 제 1항에 있어서,
    상기 재결정 활성층의 두께는 0.5 내지 5㎛이고, 상기 재결정 억제층의 두께는 0.01 내지 0.5㎛인 것
    인 다층 구리박.
  6. 제 1항에 있어서,
    상기 도금액은
    NaCl과 HCl 중 적어도 하나, 물, 황산, 황산구리, 유기첨가제 및 JGB를 혼합하여 제조되어, 염소 이온, 상기 황산, 구리 이온, 상기 JGB 및 상기 유기첨가제를 포함하는 것
    인 다층 구리박.
  7. 구리 이온을 포함하는 도금액을 준비하는 단계;
    상기 도금액에 기판을 침지한 후 상기 기판의 표면에 재결정 활성층과 재결정 억제층을 포함하는 다층 구리박을 전기 도금하는 단계; 및
    상기 기판에서 상기 다층 구리박을 박리한 후 열처리하는 단계;를 포함하는 것
    인 다층 구리박의 제조 방법.
  8. 제 7항에 있어서,
    상기 다층 구리박을 전기 도금하는 단계는,
    상기 기판과 도금액 간의 반응면적에 따라 산출 가능한 전류밀도값이 기설정된 제1전류밀도값을 가지도록 상기 도금액에 전류를 인가하여 상기 재결정 활성층을 형성하는 단계; 및
    상기 기판과 도금액 간의 반응면적에 따라 산출 가능한 전류밀도값이 상기 제1전류밀도값 보다는 상대적으로 작은 제2전류밀도값을 가지도록 상기 도금액에 전류를 통전하여 상기 재결정 활성층이 도금된 상기 기판의 표면에 상기 재결정 억제층을 형성하는 단계;를 포함하는 것
    인 다층 구리박의 제조 방법.
  9. 제 8항에 있어서,
    상기 재결정 활성층을 형성하는 단계는 0.5 내지 5㎛ 두께를 갖는 상기 재결정 활성층을 형성하는 것이고,
    상기 재결정 억제층을 형성하는 단계는 0.01 내지 0.5㎛ 두께를 갖는 상기 재결정 억제층을 형성하는 것
    인 다층 구리박의 제조 방법.
  10. 제 8항에 있어서, 상기 다층 구리박을 전기 도금하는 단계는,
    상기 재결정 활성층을 형성하는 단계와 상기 재결정 억제층을 형성하는 단계를 복수 회 반복 수행하여 복수 개의 상기 재결정 활성층과 상기 재결정 억제층이 교대로 적층되는 구조를 갖는 상기 다층 구리박을 형성하는 것
    인 다층 구리박의 제조 방법.
  11. 제 8항에 있어서,
    상기 제1전류밀도값은 1 내지 5 asd이고, 상기 제2전류밀도값은 0.1 내지 0.5 asd인 것을 특징으로 하는 다층 구리박의 제조 방법.
  12. 제 7항에 있어서,
    상기 도금액은
    NaCl과 HCl 중 적어도 하나, 물, 황산, 황산구리, 유기첨가제 및 JGB를 혼합하여 제조되어, 염소 이온, 상기 황산, 구리 이온, 상기 JGB 및 상기 유기첨가제를 포함하는 것
    인 다층 구리박의 제조 방법.
  13. 제 12항에 있어서, 상기 유기첨가제는
    폴리에틸렌글리콜과 폴리프로필렌글리콜 중 적어도 하나와 bis-(3-Sulfopropyl)disulfide 및 3-mercapto-1-propane sulfonic acid 중 적어도 하나로 이루어진 것
    인 다층 구리박의 제조 방법.
KR1020210101508A 2020-05-07 2021-08-02 다층 구리박과 그 제조방법 KR102366368B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210101508A KR102366368B1 (ko) 2020-05-07 2021-08-02 다층 구리박과 그 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200054191A KR102362580B1 (ko) 2020-05-07 2020-05-07 다층 구리박의 제조를 위한 전기도금장치
KR1020210101508A KR102366368B1 (ko) 2020-05-07 2021-08-02 다층 구리박과 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200054191A Division KR102362580B1 (ko) 2020-05-07 2020-05-07 다층 구리박의 제조를 위한 전기도금장치

Publications (2)

Publication Number Publication Date
KR20210136892A true KR20210136892A (ko) 2021-11-17
KR102366368B1 KR102366368B1 (ko) 2022-02-23

Family

ID=78468118

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200054191A KR102362580B1 (ko) 2020-05-07 2020-05-07 다층 구리박의 제조를 위한 전기도금장치
KR1020210101508A KR102366368B1 (ko) 2020-05-07 2021-08-02 다층 구리박과 그 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020200054191A KR102362580B1 (ko) 2020-05-07 2020-05-07 다층 구리박의 제조를 위한 전기도금장치

Country Status (3)

Country Link
US (1) US20230047101A1 (ko)
KR (2) KR102362580B1 (ko)
WO (1) WO2021225259A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230076329A (ko) * 2021-11-24 2023-05-31 동아대학교 산학협력단 고연신율 금속박 제조방법 및 고연신율 금속박

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970015792A (ko) 1995-09-05 1997-04-28 최규복 고강도 전해동박
KR100571561B1 (ko) 2003-11-14 2006-04-17 엘에스전선 주식회사 고강도를 갖는 저조도 동박 및 그 제조방법
KR20060114588A (ko) 2005-05-02 2006-11-07 엘에스전선 주식회사 고강도를 갖는 저조도 전해동박의 제조방법, 이 방법에의해 제조된 전해동박, 및 이 전해동박을 사용하여 제작한전자 부품
KR20130077240A (ko) 2011-12-29 2013-07-09 전북대학교산학협력단 고연신 동박 제조용 전해도금액 첨가제 및 이를 포함하는 동박 제조용 전해도금액
JP2016113645A (ja) * 2014-12-11 2016-06-23 住友金属鉱山株式会社 フレキシブル配線板用の電気銅めっき液及び該電気銅めっき液を用いた積層体の製造方法
KR20200010033A (ko) * 2018-07-18 2020-01-30 스미토모 긴조쿠 고잔 가부시키가이샤 동장 적층판

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013062026A1 (ja) * 2011-10-27 2013-05-02 日立金属株式会社 多孔アルミニウム箔の製造方法、多孔アルミニウム箔、蓄電デバイス用正極集電体、蓄電デバイス用電極、および、蓄電デバイス
JP6178958B2 (ja) * 2012-12-27 2017-08-16 石原ケミカル株式会社 電気銅メッキ方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970015792A (ko) 1995-09-05 1997-04-28 최규복 고강도 전해동박
KR100571561B1 (ko) 2003-11-14 2006-04-17 엘에스전선 주식회사 고강도를 갖는 저조도 동박 및 그 제조방법
KR20060114588A (ko) 2005-05-02 2006-11-07 엘에스전선 주식회사 고강도를 갖는 저조도 전해동박의 제조방법, 이 방법에의해 제조된 전해동박, 및 이 전해동박을 사용하여 제작한전자 부품
KR20130077240A (ko) 2011-12-29 2013-07-09 전북대학교산학협력단 고연신 동박 제조용 전해도금액 첨가제 및 이를 포함하는 동박 제조용 전해도금액
JP2016113645A (ja) * 2014-12-11 2016-06-23 住友金属鉱山株式会社 フレキシブル配線板用の電気銅めっき液及び該電気銅めっき液を用いた積層体の製造方法
KR20200010033A (ko) * 2018-07-18 2020-01-30 스미토모 긴조쿠 고잔 가부시키가이샤 동장 적층판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230076329A (ko) * 2021-11-24 2023-05-31 동아대학교 산학협력단 고연신율 금속박 제조방법 및 고연신율 금속박

Also Published As

Publication number Publication date
US20230047101A1 (en) 2023-02-16
KR102362580B1 (ko) 2022-02-15
KR20210136242A (ko) 2021-11-17
KR102366368B1 (ko) 2022-02-23
WO2021225259A1 (ko) 2021-11-11

Similar Documents

Publication Publication Date Title
JP3058445B2 (ja) 特性の調整された、印刷回路基板用の電着された箔並びにそれを製造するための方法及び電解槽溶液
CN102317510B (zh) 金属箔及其制造方法、绝缘基板、布线基板
JP2007294923A (ja) 強度、導電率、曲げ加工性に優れた銅条又は銅箔の製造方法、銅条又は銅箔、並びにそれを用いた電子部品
KR20190049818A (ko) 구리박 및 이것을 갖는 동장 적층판
CN102348835A (zh) 双层挠性基板、和在其制造中使用的铜电解液
US10851464B1 (en) Method for producing chromium plated parts, and chromium plating apparatus
KR102366368B1 (ko) 다층 구리박과 그 제조방법
WO2020042613A1 (zh) 一种电镀液及其电镀方法
TWI514937B (zh) 佈線電路基板
KR102655111B1 (ko) 표면처리 전해동박, 이의 제조방법, 및 이의 용도
KR101535853B1 (ko) 마이크로 하드닝을 이용한 고강도 동박의 제조방법 및 이에 의해 제조된 고강도 동박
CN106191939B (zh) 厚铜层与其形成方法
CN102844472B (zh) 电解铜电镀用高纯度铜阳极、其制造方法及电解铜电镀方法
KR20120123272A (ko) 전기 구리 도금용 인 함유 구리 애노드, 그 제조 방법 및 전기 구리 도금 방법
JPS63310989A (ja) 電解銅箔の製造方法
JPS63310990A (ja) 電解銅箔の製造方法
KR102184414B1 (ko) 다층 금속박 및 이의 제조방법
JPH0610181A (ja) 電解銅箔
JP7276025B2 (ja) 銅張積層板および銅張積層板の製造方法
KR102559954B1 (ko) 고연신율 금속박 제조방법 및 고연신율 금속박
KR101224034B1 (ko) 인쇄회로용 동박 및 그 제조방법
JP2020152955A (ja) 銅張積層板および銅張積層板の製造方法
CN116445998A (zh) 双晶铜-镍合金金属层及其制备方法
CN112004964A (zh) 表面处理铜箔、覆铜板以及印刷电路板
KR102667670B1 (ko) 프리스탠딩 구리-은 박판 및 이의 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant