KR20210064238A - 표시 장치의 제작 방법, 표시 장치의 제작 장치 - Google Patents

표시 장치의 제작 방법, 표시 장치의 제작 장치 Download PDF

Info

Publication number
KR20210064238A
KR20210064238A KR1020217009540A KR20217009540A KR20210064238A KR 20210064238 A KR20210064238 A KR 20210064238A KR 1020217009540 A KR1020217009540 A KR 1020217009540A KR 20217009540 A KR20217009540 A KR 20217009540A KR 20210064238 A KR20210064238 A KR 20210064238A
Authority
KR
South Korea
Prior art keywords
layer
electrode
transistor
light
display device
Prior art date
Application number
KR1020217009540A
Other languages
English (en)
Inventor
요스케 츠카모토
다이키 노나카
겐스케 요시즈미
고지 구수노키
슌페이 야마자키
šœ페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20210064238A publication Critical patent/KR20210064238A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934—Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941—Means for delaminating semiconductive product
    • Y10S156/943—Means for delaminating semiconductive product with poking delaminating means, e.g. jabbing means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

표시 소자로서 마이크로 LED를 사용한 표시 장치의 제조 비용을 삭감한다. 표시 소자로서 마이크로 LED를 사용한 표시 장치를 높은 수율로 제조한다. 기판(800) 위에 복수의 트랜지스터를 매트릭스로 형성하고, 또한 기판(800) 위에 트랜지스터와 전기적으로 접속되는 도전체(21,23)를 형성한다. 필름(927) 위에 복수의 발광 소자(51)를 매트릭스로 형성한다. 발광 소자(51)는 각각 한쪽 면에 전극(85, 87)을 가지고, 다른 쪽 면이 필름(927)과 접촉한다. 도전체(21, 23)와 전극(85, 87)을 대향시키고, 압출 기구(929)를 필름 측에서 기판(800) 측으로 밀어 도전체(21, 23)와 전극(85, 87)을 접촉시킴으로써 도전체(21, 23)와 전극(85, 87)을 전기적으로 접속하는 표시 장치의 제작 방법이다.

Description

표시 장치의 제작 방법, 표시 장치의 제작 장치
본 발명의 일 형태는 표시 장치, 표시 장치의 제작 방법, 표시 장치의 제작 장치에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치, 입출력 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다.
또한 본 명세서 등에서 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터, 반도체 회로, 연산 장치, 기억 장치 등은 반도체 장치의 일 형태이다. 또한 촬상 장치, 전기 광학 장치, 발전 장치(박막 태양 전지, 유기 박막 태양 전지 등을 포함함), 및 전자 기기는 반도체 장치를 가지는 경우가 있다.
근년에 들어 표시 장치의 용도가 다양화되고 있고, 예를 들어 휴대 정보 단말기, 가정용 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 디지털 사이니지(Digital Signage: 전자 간판)나, PID(Public Information Display) 등에 표시 장치가 사용되고 있다. 표시 장치로서는 대표적으로 유기 EL(Electro Luminescence) 소자나 발광 다이오드(LED: Light Emitting Diode) 등의 발광 소자를 가지는 표시 장치, 액정 소자를 가지는 표시 장치, 전기 영동 방식 등에 의하여 표시를 수행하는 전자 페이퍼 등을 들 수 있다. 또한 옥외에서의 사용에도 견딜 수 있도록 표시 장치에 요구되는 휘도는 해마다 증가되고 있다.
발광 소자로서 소형 LED(마이크로 LED라고도 함)를 사용하고, 각 화소 전극에 접속되는 스위칭 소자로서 트랜지스터를 사용하는 액티브 매트릭스형 마이크로 LED 표시 장치가 개시되어 있다(특허문헌 1). 또한 각 화소 전극에 접속되는 스위칭 소자로서, 반도체 특성을 나타내는 금속 산화물(이하, 산화물 반도체라고도 함)을 채널 형성 영역에 사용하는 트랜지스터를 사용하는 액티브 매트릭스형 표시 장치가 알려져 있다(특허문헌 2 및 특허문헌 3).
미국 특허출원공개공보 US2017/0179092호 일본 공개특허공보 특개2007-123861호 일본 공개특허공보 특개2007-96055호
표시 소자로서 마이크로 LED를 사용한 표시 장치에서는, 회로 기판에 LED를 실장하는 공정에 걸리는 시간이 길기 때문에 제조 비용의 삭감이 과제이다. 또한 표시 장치의 화소수가 많을수록 실장되는 LED의 개수가 늘어, 실장에 걸리는 시간이 길어진다. 또한 표시 장치의 정세도(精細度)가 높을수록 LED의 실장의 난이도가 높아진다.
상기를 감안하여 본 발명의 일 형태는 표시 소자로서 마이크로 LED를 사용한 표시 장치의 제조 비용을 삭감하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 표시 소자로서 마이크로 LED를 사용한 표시 장치를 높은 수율로 제조하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 표시 소자로서 마이크로 LED를 사용한 표시 장치를 낮은 제조 비용으로 제조하는 제작 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 표시 소자로서 마이크로 LED를 사용한 표시 장치를 높은 수율로 제조하는 제작 장치를 제공하는 것을 과제 중 하나로 한다.
본 발명의 일 형태는 휘도가 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 콘트라스트가 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 응답 속도가 빠른 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 소비전력이 낮은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 제조 비용이 낮은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 수명이 긴 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신규 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 추출할 수 있다.
본 발명의 일 형태는 기판 위에 복수의 트랜지스터를 매트릭스로 형성하고, 기판 위에 트랜지스터와 전기적으로 접속되는 도전체를 형성하고, 필름 위에 복수의 발광 소자를 매트릭스로 형성하고, 발광 소자는 각각 한쪽 면에 전극을 가지고, 다른 쪽 면이 필름과 접촉하고, 도전체와 전극을 대향시키고, 압출 기구를 필름 측에서 기판 측으로 밀어 도전체와 전극을 접촉시킴으로써 도전체와 전극을 전기적으로 접속하는 표시 장치의 제작 방법이다.
상술한 표시 장치의 제작 방법에서, 도전체와 전극을 접촉시킨 후에, 압출 기구를 통하여 도전체 및 전극에 초음파를 인가하여, 도전체와 전극을 압착시키는 것이 바람직하다.
상술한 표시 장치의 제작 방법에서, 필름은 인장 탄성률이 3GPa 이상 18GPa 이하인 것이 바람직하다.
상술한 표시 장치의 제작 방법에서, 복수의 발광 소자가 형성된 필름을 복수로 사용하는 것이 바람직하다.
상술한 표시 장치의 제작 방법에서, 복수의 발광 소자 중 적어도 하나는 마이크로 LED인 것이 바람직하다.
상술한 표시 장치의 제작 방법에서, 복수의 트랜지스터 중 적어도 하나는 채널 형성 영역에 금속 산화물을 포함하는 것이 바람직하다.
또한 본 발명의 일 형태는 스테이지와, 파지(把持) 기구와, 압출 기구를 가지고, 스테이지는 복수의 트랜지스터가 매트릭스로 형성된 기판을 유지하는 기능을 가지고, 기판 위에는 트랜지스터와 전기적으로 접속된 도전체가 형성되고, 파지 기구는 복수의 발광 소자가 매트릭스로 형성된 필름을 파지하는 기능을 가지고, 발광 소자는 각각 한쪽 면에 전극을 가지고, 다른 쪽 면이 필름과 접촉하고, 파지 기구는 도전체와 전극을 대향시키는 기능을 가지고, 압출 기구는 필름 측에서 기판 측으로 밀려 도전체와 전극을 접촉시킴으로써 도전체와 전극을 전기적으로 접속하는 기능을 가지는 표시 장치의 제작 장치이다.
본 발명의 일 형태에 의하여, 표시 소자로서 마이크로 LED를 사용한 표시 장치의 제조 비용을 삭감할 수 있다. 또는 본 발명의 일 형태에 의하여, 표시 소자로서 마이크로 LED를 사용한 표시 장치를 높은 수율로 제조할 수 있다. 또는 본 발명의 일 형태에 의하여, 표시 소자로서 마이크로 LED를 사용한 표시 장치를 낮은 제조 비용으로 제조하는 제작 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 표시 소자로서 마이크로 LED를 사용한 표시 장치를 높은 수율로 제조하는 제작 장치를 제공할 수 있다.
본 발명의 일 형태에 의하여, 휘도가 높은 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 콘트라스트가 높은 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 응답 속도가 빠른 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 소비전력이 낮은 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 제조 비용이 낮은 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 수명이 긴 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 신규 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 표시 장치의 신규 제작 방법을 제공할 수 있다. 또는 본 발명의 일 형태에 의하여, 표시 장치의 신규 제작 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 또한 이들 외의 효과는 명세서, 도면, 청구항 등의 기재로부터 추출할 수 있다.
도 1은 표시 장치를 나타낸 평면도 및 사시도이다.
도 2의 (A1), (B1)은 표시 장치의 제작 방법을 나타낸 사시도이다. 도 2의 (A2), (B2)는 표시 장치의 제작 방법을 나타낸 단면도이다.
도 3의 (A1), (B1)은 표시 장치의 제작 방법을 나타낸 사시도이다. 도 3의 (A2), (B2)는 표시 장치의 제작 방법을 나타낸 단면도이다.
도 4의 (A1), (B1)은 표시 장치의 제작 방법을 나타낸 사시도이다. 도 4의 (A2), (B2)는 표시 장치의 제작 방법을 나타낸 단면도이다.
도 5의 (A1), (B1)은 표시 장치의 제작 방법을 나타낸 사시도이다. 도 5의 (A2), (B2)는 표시 장치의 제작 방법을 나타낸 단면도이다.
도 6의 (A1), (B1)은 표시 장치의 제작 방법을 나타낸 사시도이다. 도 6의 (A2), (B2)는 표시 장치의 제작 방법을 나타낸 단면도이다.
도 7은 장치의 사시도이다.
도 8은 장치의 구성을 나타낸 개략도이다.
도 9의 (A), (B), (C)는 표시 장치의 제작 방법을 나타낸 단면도이다.
도 10의 (A), (B), (C), (D)는 표시 장치의 제작 방법을 나타낸 단면도이다.
도 11은 장치의 사시도이다.
도 12의 (A), (B), (C)는 표시 장치의 구성예를 나타낸 것이다.
도 13의 (A), (B), (C)는 표시 장치의 구성예를 나타낸 것이다.
도 14의 (A), (B), (C)는 발광 소자의 구성예를 나타낸 것이다.
도 15의 (A), (B), (C)는 발광 소자의 구성예를 나타낸 것이다.
도 16의 (A), (B), (C)는 표시 장치의 구성예를 나타낸 것이다.
도 17의 (A), (B), (C)는 표시 장치의 상면도이다.
도 18은 표시 장치의 단면도이다.
도 19는 표시 장치의 단면도이다.
도 20의 (A), (B), (C)는 표시 장치의 제작 방법을 설명하는 도면이다.
도 21의 (A), (B)는 표시 장치의 제작 방법을 설명하는 도면이다.
도 22는 표시 장치의 제작 방법을 설명하는 도면이다.
도 23의 (A), (B)는 표시 장치의 제작 방법을 설명하는 도면이다.
도 24는 표시 장치의 단면도이다.
도 25의 (A), (B)는 표시 장치의 제작 방법을 설명하는 도면이다.
도 26의 (A), (B)는 표시 장치의 제작 방법을 설명하는 도면이다.
도 27의 (A1), (A2), (B1), (B2), (C1), (C2)는 트랜지스터를 설명하는 도면이다.
도 28의 (A1), (A2), (B1), (B2), (C1), (C2)는 트랜지스터를 설명하는 도면이다.
도 29의 (A1), (A2), (B1), (B2), (C1), (C2)는 트랜지스터를 설명하는 도면이다.
도 30의 (A1), (A2), (B1), (B2), (C1), (C2)는 트랜지스터를 설명하는 도면이다.
도 31의 (A)는 표시 장치의 블록도이다. 도 31의 (B)는 표시 장치의 회로도이다.
도 32의 (A), (B), (C)는 표시 장치의 회로도이다.
도 33의 (A), (C), (D)는 표시 장치의 회로도이다. 도 33의 (B)는 표시 장치의 타이밍 차트이다.
도 34의 (A), (B), (C), (D), (E)는 정보 처리 장치를 설명하는 도면이다.
도 35의 (A), (B), (C), (D), (E)는 정보 처리 장치를 설명하는 도면이다.
실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만 본 발명은 아래의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 아래에 나타내는 실시형태의 기재 내용에 한정되어 해석되는 것은 아니다.
또한 아래에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 그 반복적인 설명은 생략한다. 또한 같은 기능을 가지는 부분을 가리키는 경우에는, 해치 패턴을 같게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 본 명세서에서 설명하는 각 도면에서, 각 구성의 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 그 스케일에 반드시 한정되는 것은 아니다.
또한 본 명세서 등에서의 '제 1', '제 2' 등의 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이며, 수적으로 한정하는 것이 아니다.
트랜지스터는 반도체 소자의 일종이고, 전류나 전압의 증폭이나 도통 또는 비도통을 제어하는 스위칭 동작 등을 실현할 수 있다. 본 명세서 등에서의 트랜지스터는 IGFET(Insulated Gate Field Effect Transistor)나 박막 트랜지스터(TFT: Thin Film Transistor)를 포함한다.
또한 아래에서는 "위", "아래" 등의 방향을 나타내는 표현은 기본적으로는 도면의 방향에 맞추어 사용하는 것으로 한다. 그러나, 설명을 용이하게 하는 등의 목적으로 명세서 중의 "위" 또는 "아래"가 의미하는 방향이 도면과 일치하지 않는 경우가 있다. 일례로서는, 적층체 등의 적층 순서(또는 형성 순서) 등을 설명하는 경우에, 도면에서 상기 적층체가 제공되는 측의 면(피형성면, 지지면, 접착면, 평탄면 등)이 상기 적층체보다 위쪽에 위치하여도, 그 방향을 아래, 이와 반대의 방향을 위 등이라고 표현하는 경우가 있다.
본 명세서 등에서 표시 장치의 일 형태인 표시 패널은 표시면에 화상 등을 표시(출력)하는 기능을 가지는 것이다. 따라서 표시 패널은 출력 장치의 일 형태이다.
또한 본 명세서 등에서는, 표시 패널의 기판에 예를 들어 FPC(Flexible Printed Circuit) 또는 TCP(Tape Carrier Package) 등의 커넥터가 장착된 것, 또는 기판에 COG(Chip On Glass) 방식 등에 의하여 IC가 실장된 것을 표시 패널 모듈, 표시 모듈, 또는 단순히 표시 패널 등이라고 부르는 경우가 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 표시 장치의 제작 방법, 표시 장치의 제작 장치에 대하여 설명한다.
먼저, 본 발명의 일 형태의 표시 장치의 제작 방법으로 제작할 수 있는 표시 장치의 예를 도 1에 나타내었다. 도 1의 왼쪽의 도면은 표시 장치의 상면도이고, 오른쪽의 도면은 화소부의 일부를 확대한 사시도이다. 도 1에 나타낸 표시 장치(700)에서는, 기판(800) 위에 화소부(702), 소스 트라이버 회로부(704), 및 게이트 드라이버 회로부(706)가 제공되어 있다. 또한 화소부(702)에는 복수의 발광 소자(17)가 제공되어 있다.
기판(800)에는 발광 소자(17)를 구동하는 회로가 제공되는 것이 바람직하다. 기판(800)에는 예를 들어 트랜지스터, 용량 소자, 배선, 전극 등으로 회로가 구성되어 있다. 복수의 발광 소자(17)에는 각각 하나 이상의 트랜지스터가 접속되는 액티브 매트릭스 방식이 적용되면 더 바람직하다. 화소부(702)에서 트랜지스터는 전극(21) 및 전극(23)과 전기적으로 접속된다. 또한 전극(21) 및 전극(23)은 발광 소자(17)와 전기적으로 접속된다. 즉 화소 회로는 전극(21) 및 전극(23)을 통하여 발광 소자(17)와 전기적으로 접속된다. 또한 도 1에는, 각 발광 소자(17)가 전극(21) 및 전극(23)의 2개의 전극과 전기적으로 접속되는 예를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 발광 소자(17)가 가지는 전극의 개수에 따라 화소 회로와 전기적으로 접속되는 전극을 형성하면 좋다. 또한 본 실시형태에서는, 기판(800)에 제공되는 구성 요소 중 하나로서 발광 소자(17)를 예시하지만, 발광 소자를 발광 디바이스라고 바꿔 말할 수 있다. 마찬가지로 용량 소자를 용량 디바이스라고 바꿔 말하여도 좋다.
다음으로, 표시 장치의 제작 방법에 대하여 도 2 내지 도 11을 사용하여 설명한다. 도 2 내지 도 11에 나타낸 각 도면은 표시 장치(700)의 제작 방법에 따른 공정의 각 단계에서의 사시도 및 단면도이다. 실시형태에서는 발광 소자(17)로서 LED 칩을 사용하는 예를 나타낸다.
또한 본 발명의 일 형태의 표시 장치의 제작 방법에 사용할 수 있는 LED 칩의 발광색은 특별히 한정되지 않는다. 예를 들어 백색광을 발하는 LED 칩에도 적용할 수 있다. 또한 예를 들어 적색, 녹색, 청색 등의 가시광선의 파장 영역의 광을 발하는 LED 칩에도 적용할 수 있다. 또한 예를 들어 근적외선, 적외선의 파장 영역의 광을 발하는 LED 칩에도 적용할 수 있다.
본 발명의 일 형태의 표시 장치의 제작 방법에 사용할 수 있는 LED 칩으로서, 크기가 큰 순서대로 마크로 LED(거대한 LED라고도 함), 미니 LED, 마이크로 LED 등이 있다. 여기서, LED 칩의 1변의 치수가 1mm를 넘는 것을 마크로 LED, 100μm보다 크고 1mm 이하인 것을 미니 LED, 100μm 이하인 것을 마이크로 LED라고 부른다. 화소에 적용하는 LED 칩으로서 특히 미니 LED 또는 마이크로 LED를 사용하는 것이 바람직하다. 마이크로 LED를 사용하면 정세도가 매우 높은 표시 장치를 실현할 수 있다.
표시 장치가 가지는 트랜지스터는 채널 형성 영역에 금속 산화물을 포함하는 것이 바람직하다. 금속 산화물이 사용된 트랜지스터는 소비전력을 낮게 할 수 있다. 그러므로 마이크로 LED와 조합됨으로써, 소비전력이 매우 저감된 표시 장치를 실현할 수 있다.
LED 칩 기판에는 복수의 LED 칩이 형성된다. LED 칩 기판(900)의 일례를 도 2의 (A1) 및 (A2)에 나타내었다. 도 2의 (A1)은 LED 칩 기판(900)의 사시도이고, 도 2의 (A2)는 도 2의 (A1)의 일점쇄선 X1-X2를 따르는 단면도이다. LED 칩에서는, 기판(71A) 위에 n형 반도체층, 발광층, 및 p형 반도체층 등을 가지는 반도체층(81), 캐소드로서 기능하는 전극(85), 및 애노드로서 기능하는 전극(87)이 형성되어 있다. LED 칩 기판(900)에는 복수의 LED 칩이 형성되고, LED 칩 기판(900)을 LED 칩 구획(51A)을 따라 분리함으로써 복수의 LED 칩을 제작할 수 있다.
LED 칩 기판(900)의 기판(71A)을 연삭하여, 목적의 두께가 될 때까지 기판(71A)을 얇게 한다(도 2의 (B1) 및 (B2)). 기판(71A)의 두께를 얇게 함으로써 각 LED 칩으로 분리하기 쉬워진다. 또는 LED 칩 기판(900)으로부터 기판(71A)을 제거하여도 좋다.
연삭에 대하여 자세히 설명한다. 먼저, LED 칩 기판(900)의 전극(85) 및 전극(87) 측을 플레이트(903)에 접합시킨다. 접합된 LED 칩 기판(900) 및 플레이트(903)를 테이블(905) 위에 놓는다. 이때, 플레이트 측을 테이블에 접촉시키고, 진공 척 등으로 LED 칩 기판(900) 및 플레이트(903)를 테이블(905)에 고정한다. 이어서, 테이블(905)을 테이블(905) 면 내에서 회전시키면서 숫돌 휠(909)에 제공된 숫돌(907)을 접촉시켜 기판(71A)을 연삭함으로써, 기판(71)이 된다. 연삭할 때는 숫돌 휠(909) 및 숫돌(907)을 회전시켜도 좋다.
이어서, 연마제(슬러리라고도 함)를 사용하여 연삭면을 연마하여, 기판(71) 표면을 평탄하게 하는 것이 바람직하다(도 3의 (A1) 및 (A2)). 기판(71)의 표면을 평탄하게 함으로써 이후의 공정의 수율이 저하되는 것을 억제할 수 있다.
또한 연삭 및 연마를 수행할 때는 전극(85) 및 전극(87) 측에 보호를 목적으로 하는 필름(901)을 제공하고 고정한 후에 연마를 수행하는 것이 바람직하다(도 2의 (B2) 참조). 연마를 수행한 후에는 필름(901)을 제거한다.
다음으로, 전극(85) 및 전극(87) 측에 제 1 필름(919)을 제공하고, LED 칩 기판(900) 및 제 1 필름(919)을 제 1 고정구(921)에 고정한다(도 3의 (B1) 및 (B2)). 제 1 필름(919)으로서 당기면 연장되는 성질을 가지는 필름(확장(expand) 필름이라고도 불림)을 사용하는 것이 바람직하다. 제 1 필름(919)으로서 연화 바이닐 수지, 실리콘(silicone) 수지, 폴리올레핀 수지 등을 사용할 수 있다. 또한 제 1 필름(919)은 표면에 접착제가 제공되고, 광이 조사되면 그 접착력이 약해지는 성질을 가지는 것이 바람직하다. 구체적으로는, 제 1 필름(919)으로서 자외광이 조사되면 그 접착력이 약해지는 필름을 적합하게 사용할 수 있다. 제 1 고정구(921)로서 예를 들어 도 3의 (B1)에 나타낸 바와 같은 링 형상의 지그를 적합하게 사용할 수 있다.
다음으로, LED 칩 기판(900)의 LED 칩 구획(51A)을 따라 스크라이브 라인(911)을 형성한다(도 4의 (A1) 및 (A2)). 스크라이브 라인(911)의 형성에는 머신 스크라이브법을 사용할 수 있다. 머신 스크라이브법에서는, 스크라이브 툴을 기판(71)에 댐으로써 기계적으로 기판(71)에 홈(스크라이브 라인, 기준선이라고도 함)을 형성한다. 스크라이브 툴로서 다이아몬드 칼 등을 사용할 수 있다.
또한 스크라이브 라인(911)의 형성에는 레이저 스크라이브법을 사용하여도 좋다. 레이저 스크라이브법은 레이저 광을 기판(71)에 조사하여 국소적으로 가열한 후, 급속히 냉각함으로써 발생하는 열응력에 의하여 기판(71)에 변질층을 발생시켜 스크라이브 라인(911)을 형성하는 방법이다. 레이저 스크라이브법에서는 스크라이브 라인(911)을 기판(71) 표면에 형성하여도 좋고, 기판(71) 표면보다 내측에 형성하여도 좋다. 머신 스크라이브법에서는 스크라이브 툴이 마모하기 때문에 스크라이브 툴의 교환이 필요하지만, 레이저 스크라이브법에서는 스크라이브 툴의 교환이 불필요하다.
또는 블레이드 다이싱법을 사용하여 LED 칩 구획(51A)을 따라 기판(71)을 절단하여도 좋다. 블레이드 다이싱법에서는 칼(블레이드라고도 함)을 고속 회전시켜 대상물에 슬릿을 형성할 수 있고, 칼에는 다이아몬드를 사용할 수 있다. 블레이드 다이싱법을 사용하는 경우에는, 기판(71)의 두께 방향의 도중까지 슬릿을 형성하는 하프컷으로 하여도 좋고, 기판(71) 및 반도체층(81)을 두께 방향으로 완전히 절단하는 풀컷으로 하여도 좋다.
다음으로, LED 칩 기판(900)을 각 LED 칩으로 분리한다. 예를 들어 개구부(914)를 가지는 받침대(913) 위에 LED 칩 기판(900)을 놓고, 스크라이브 라인(911)을 따라 블레이드(915)를 박음으로써 LED 칩 기판(900)을 각 LED 칩으로 분리할 수 있다(도 4의 (B1) 및 (B2)). 또는 경사 각도가 서로 다른 면이 제공된 롤러들 사이에 LED 칩 기판(900)을 끼워 각 LED 칩으로 분리하여도 좋다. 또한 각 LED 칩으로 분리할 때는, 기판(71) 측에 보호를 목적으로 하는 시트(923)(스크라이브 시트라고도 함)를 제공한 후에 각 LED 칩으로 분리하여도 좋다. 각 LED 칩으로 분리한 후의 LED 칩 기판(900)을 도 5의 (A1) 및 (A2)에 나타내었다.
다음으로, 제 1 필름(919)을 당겨 각 LED 칩(51)으로 분리함으로써 LED 칩(51)들 사이의 간격을 넓힌다(도 5의 (B1) 및 (B2)). LED 칩(51)들 사이의 간격을 넓힘으로써 그 후의 처리가 용이해진다. LED 칩(51)을 분리하기 위해서는, 예를 들어 LED 칩(51)이 제공된 영역보다 면적이 큰 플레이트(924)를 제 1 필름(919) 측으로부터 LED 칩(51) 측으로 밀어올림으로써 제 1 필름(919)이 당겨져 각 LED 칩(51)으로 분리할 수 있다.
다음으로, 제 2 필름(927)을 제 2 고정구(925)에 고정하고, 제 2 필름(927) 및 제 2 고정구(925)를 기판(71) 측에 제공한다(도 6의 (A1) 및 (A2)).
또한 이미 분리된 LED 칩(51)을 사용하는 경우에는, 표시 장치의 제작을 도 6의 (A1) 및 (A2)에 나타낸 공정부터 시작하여도 좋다. 분리된 LED 칩(51)의 기판(71) 측에 제 2 필름(927)을 제공하고, 제 2 필름(927)을 제 2 고정구(925)에 고정한 후, 이후 설명하는 공정으로 넘어갈 수 있다. 이때 도 6의 (A1) 및 (A2)에 나타낸 바와 같이, 각 LED 칩(51)들 사이에 간격을 두면, 이후의 실장 공정의 정밀도가 높아져 표시 장치를 높은 수율로 제작할 수 있기 때문에 바람직하다. 또한 제 2 필름(927) 내에 다수의 LED 칩(51)을 매트릭스로 배치함으로써 이후의 실장 공정의 제조 비용을 삭감할 수 있다.
다음으로 제 1 필름(919) 측에서 자외선을 조사하여 제 1 필름(919) 및 제 1 고정구(921)를 LED 칩(51)으로부터 분리한다(도 6의 (B1) 및 (B2)). 상술한 LED 칩을 분리하는 공정에서 제 1 필름(919)이 늘어남으로써 제 1 필름(919)이 휘는 경우가 있다. LED 칩(51)을 제 1 필름(919)으로부터 분리하고 나서, 덜 휘는 제 2 필름(927)에 고정함으로써, 이후의 실장 공정의 정밀도를 높여 표시 장치를 높은 수율로 제작할 수 있다.
제 2 필름(927)으로서 탄성을 가지는 필름을 사용하는 것이 바람직하다. 탄성을 가지는 필름은 힘이 가해지면 변형하고, 가해지는 힘이 없어지면 원래의 형상으로 돌아가려고 한다. 제 2 필름(927)으로서 인장 탄성률이 높은 필름을 적합하게 사용할 수 있다. 제 2 필름(927)으로서 폴리아마이드 수지, 폴리이미드 수지, 폴리에틸렌나프탈레이트 수지 등을 사용할 수 있다. 또한 제 2 필름(927)은 내열성이 높은 것이 바람직하다. 또한 제 2 필름(927)의 표면에 접착제를 제공하여, 제 2 필름(927)에 LED 칩 기판(900)을 고정할 수 있다. 제 2 고정구(925)로서 예를 들어 도 6의 (B1)에 나타낸 바와 같은 링 형상의 지그를 적합하게 사용할 수 있다.
여기서 LED 칩(51)의 검사를 수행하는 것이 바람직하다. LED 칩(51)의 검사로서 외관 검사를 사용할 수 있다. 또한 전극(85)과 전극(87) 사이에 전압을 인가하여 LED 칩(51)으로부터의 발광 상태를 검사하여도 좋다. 검사에서 불량 판정된 LED 칩(51)에 관해서는 제 2 필름(927) 내에서의 위치 정보를 취득하는 것이 바람직하다. 불량품의 위치 정보를 취득함으로써, 이후의 실장 공정에서 불량품을 실장 대상에서 제외할 수 있다.
다음으로, 회로를 가지는 기판(800)에 LED 칩(51)을 실장하는 방법에 대하여 설명한다.
회로를 가지는 기판(800)에 LED 칩(51)을 실장하는 공정에 사용할 수 있는 장치(950)의 일례를 도 7 및 도 8에 나타내었다. 도 7은 장치(950)의 사시도이고, 도 8은 장치(950)의 구성을 나타낸 개략도이다. 장치(950)는 스테이지(951)와, X축용 단축 로봇(953)과, Y축용 단축 로봇(955)과, 파지 기구(959)와, 압출 기구(929)와, 제어 장치(961)를 가진다.
스테이지(951)는 기판(800)을 고정하는 기구를 가진다. 기판(800)의 고정에는 예를 들어 진공 흡착 기구를 사용할 수 있다. 스테이지(951)는, 단축 로봇(953) 및 단축 로봇(955)에 의하여, 기판(800) 표면과 평행한 면상을 XY방향으로 움직일 수 있다.
파지 기구(959)는 LED 칩(51) 및 제 2 필름(927)이 고정된 제 2 고정구(925)를 파지한다. 또한 파지 기구(959)는 LED 칩(51) 및 제 2 필름(927)이 고정된 제 2 고정구(925)를 임의의 위치로 이동하는 기능을 가진다.
압출 기구(929)는 상하로 움직이고, LED 칩(51)을 기판(800)에 배치하는 기능을 가진다. 압출 기구(929)는 기둥 형상(원기둥 형상, 다각 기둥 형상을 포함함)을 가지고, LED 칩(51)과 접촉하는 측이 가늘게 된 형상이어도 좋다. LED 칩(51)과 접촉하는 압출 기구(929) 끝의 직경은 LED 칩(51)의 폭보다 작은 것이 바람직하다.
제어 장치(961)는 단축 로봇(953), 단축 로봇(955), 파지 기구(959), 압출 기구(929)를 각각 제어하는 기능을 가진다. 또한 제어 장치(961)는 상술한 LED 칩(51)의 검사 공정에서 불량품으로 판정된 LED 칩의 위치 정보를 취득한다. 제어 장치(961)가 불량품의 위치 정보를 취득함으로써 불량품을 실장 대상에서 제외할 수 있다.
장치(950)에는 카메라(957) 등의 위치 맞춤 기구를 제공하는 것이 바람직하다. 기판(800)에 제공된 얼라인먼트 마커 등을 기준으로 하여 제 2 고정구(925)의 위치를 제어한다.
회로를 가지는 기판(800)에 LED 칩(51)을 실장하는 방법에 대하여 도 9 및 도 10을 사용하여 자세히 설명한다.
먼저, 제 2 필름(927)에 고정된 복수의 LED 칩(51)과, 회로를 가지는 기판(800)을 대향시킨다. 대향시킬 때는, LED 칩(51)의 윤곽을 카메라(957)로 검지하여 LED 칩(51)의 위치 정보를 취득하는 것이 바람직하다. LED 칩(51)의 위치 정보에 의거하여, 파지 기구(959)로 LED 칩(51)의 위치를 조정함으로써, LED 칩(51)의 전극(85) 및 전극(87)과, 기판(800) 위의 전극(21) 및 전극(23)의 위치를 맞춘다(도 9의 (A)). 파지 기구(959)는 기판(800) 표면과 평행한 면상을 X방향, Y방향, 및 θ방향으로 움직일 수 있는 것이 바람직하다. X방향, Y방향, 및 θ방향으로 움직임으로써 LED 칩(51)의 전극(85) 및 전극(87)의 위치와, 기판(800) 위의 전극(21) 및 전극(23)의 위치를 높은 정밀도로 맞출 수 있다.
또한 도 8에는, 카메라(957)를 제 2 필름(927) 위쪽에 배치하고, 제 2 필름(927) 위쪽에서 LED 칩(51)의 전극(85) 및 전극(87)의 위치를 검지하는 구성을 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 또한 기판(800) 아래쪽에 카메라(미도시)를 배치하고, 기판(800) 아래쪽에서 LED 칩(51)의 전극(85) 및 전극(87)의 위치, 및 기판(800) 위의 전극(21) 및 전극(23)의 위치를 검지하는 구성으로 하여도 좋다.
다음으로 압출 기구(929)를 제 2 필름(927) 측으로부터 기판(800) 방향으로 밀어 전극(85)과 전극(21), 전극(87)과 전극(23)을 각각 접촉시킨다. 이어서, 압출 기구(929)에 초음파를 인가하여, 전극(85)과 전극(21), 전극(87)과 전극(23)을 각각 압착시킨다(도 9의 (B)). 또는 압출 기구(929)를 가열하여, 전극(85)과 전극(21), 전극(87)과 전극(23)을 각각 열압착하여도 좋다. 또는 초음파 및 열을 사용하여 압착하여도 좋다. 또한 압출 기구(929)를 가열하는 경우에는, 압출 기구(929)의 온도를 제 2 필름(927)의 내열 온도 이하로 하는 것이 바람직하다. 압출 기구(929)의 온도를 제 2 필름(927)의 내열 온도 이하로 함으로써 제 2 필름(927)이 변형하여 휘는 것을 억제할 수 있다.
압출 기구(929)를 도 8에 나타낸 유닛(963)에 접속한다. 유닛(963)은 초음파 발진기를 가지고, 압출 기구(929)에 초음파를 인가할 수 있다. 또는 유닛(963)은 가열 기구를 가지고, 압출 기구(929)에 열을 가할 수 있다. 또는 유닛(963)은 초음파 발진기 및 가열 기구를 가지고, 압출 기구(929)에 초음파를 인가함과 함께 열을 가하여도 좋다. 유닛(963)은 제어 장치(961)에 접속되고, 제어 장치(961)는 초음파의 인가, 가열의 타이밍을 제어한다.
또한 전극(21) 및 전극(23) 위에 각각 도전성 범프를 제공하고, 이 범프 위에 LED 칩(51)을 접촉시켜도 좋다.
다음으로, 압출 기구(929)를 제 2 필름(927)으로부터 뗀다(도 9의 (C)). 전극(85)과 전극(21), 전극(87)과 전극(23)이 각각 압착됨으로써 전극(21) 위 및 전극(23) 위에 실장된 LED 칩(51)은 제 2 필름(927)으로부터 분리된다. 제 2 필름(927) 표면에 제공된 접착제의 접착력은 전극(85)과 전극(21), 전극(87)과 전극(23)의 압착력보다 작은 것이 바람직하다. 압착력보다 접착력이 약한 접착제를 제 2 필름(927)에 사용함으로써, 기판(800)에 LED 칩(51)을 효율적으로 실장할 수 있어 표지 장치의 제조 비용을 삭감할 수 있다.
여기서 제 2 필름(927)이 휘면, LED 칩(51)의 전극(85) 및 전극(87)과, 기판(800) 위의 전극(21) 및 전극(23)의 위치를 맞추기 어려워져, 전극(85) 및 전극(87)과, 전극(21) 및 전극(23) 사이의 도통 불량이 발생하는 경우가 있다. 본 발명의 일 형태에서는 제 2 필름(927)은 탄성을 가지고, 압출 기구(929)를 제 2 필름(927)으로부터 떼면 제 2 필름(927)은 원래의 형상으로 돌아갈 수 있다. 제 2 필름(927)이 원래의 형상으로 돌아감으로써 제 2 필름(927)이 휘는 것을 억제할 수 있어, 전극(85) 및 전극(87)의 위치와, 전극(21) 및 전극(23)의 위치를 높은 정밀도로 맞출 수 있다. 제 2 필름(927)의 인장 탄성률은 3GPa 이상 18GPa 이하가 바람직하고, 5GPa 이상 16GPa 이하가 더 바람직하고, 7GPa 이상 14GPa 이하가 더욱 바람직하다. 제 2 필름(927)의 인장 탄성률을 상술한 범위로 함으로써, LED 칩(51)을 전극(21) 및 전극(23)과 접촉시킬 때는 제 2 필름(927)은 적당히 늘어나며, LED 칩(51)의 위치를 맞출 때는 제 2 필름(927)의 휨을 줄일 수 있으므로, 표시 장치를 높은 수율로 제작할 수 있고 또한 제조 비용을 삭감할 수 있다.
다음으로, 제 2 필름(927)에 고정된 LED 칩(51)과, LED 칩(51)이 제공되지 않은 전극(21) 및 전극(23)의 위치를 맞춘다(도 10의 (A)). 위치를 맞출 때, 스테이지(951), 파지 기구(959), 및 압출 기구(929) 중 어느 하나 이상을 움직이는 구성으로 할 수 있다. 스테이지(951), 파지 기구(959), 및 압출 기구(929) 중 어느 2개 이상을 움직이는 구성으로 하면 더 바람직하다. 스테이지(951), 파지 기구(959), 및 압출 기구(929) 중 어느 2개 이상을 움직이는 구성으로 함으로써 LED 칩(51)의 전극(85) 및 전극(87)과, 기판(800) 위의 전극(21) 및 전극(23)과의 위치 맞춤의 정밀도를 높일 수 있다.
다음으로 압출 기구(929)를 제 2 필름(927) 측으로부터 기판(800) 방향으로 밀어 전극(85)과 전극(21), 전극(87)과 전극(23)을 각각 접촉시킨다. 이어서, 전극(85)과 전극(21), 전극(87)과 전극(23)을 각각 압착시킨다(도 10의 (B)). 이어서, 압출 기구(929)를 제 2 필름(927)으로부터 뗀다. 이에 의하여, 전극(21) 위 및 전극(23) 위에 실장된 LED 칩(51)은 제 2 필름(927)으로부터 분리된다.
상술한 동작을 반복하여, 기판(800)의 화소부의 전체 면에 LED 칩을 실장한다. 또한 LED 칩(51)의 검사 공정에서 불량품으로 판정된 LED 칩(51B)은 그 위치 정보가 제어 장치(961)에 의하여 취득되어 있기 때문에 기판(800)에 실장되지 않는다(도 10의 (C) 및 (D)). 불량품의 LED 칩의 위치를 제어 장치(961)가 취득함으로써 양품의 LED 칩(51)만을 기판(800)에 실장할 수 있다.
본 발명의 일 형태의 표시 장치의 제작 방법에서는, 상이한 파장 영역의 색을 발하는 복수 종류의 LED 칩(51)을 기판(800) 위에 제공할 수도 있다. 예를 들어 적색의 파장 영역의 광(이하, 적색광이라고 기재함)을 발하는 LED 칩(51), 녹색의 파장 영역의 광(이하, 녹색광이라고 기재함)을 발하는 LED 칩(51), 및 청색의 파장 영역의 광(이하, 청색광이라고 기재함)을 발하는 LED 칩(51)을 기판(800) 위에 제공하는 경우에 대하여 설명한다. 적색광을 발하는 복수의 LED 칩(51)이 고정된 제 2 필름(927) 및 제 2 고정구(925)를 사용하여, 상기 LED 칩(51)을 기판(800) 위에 실장한다. 다음으로, 녹색광을 발하는 복수의 LED 칩(51)이 고정된 제 2 필름(927) 및 제 2 고정구(925)를 사용하여, 상기 LED 칩(51)을 기판(800) 위에 실장한다. 다음으로, 청색광을 발하는 복수의 LED 칩(51)이 고정된 제 2 필름(927) 및 제 2 고정구(925)를 사용하여, 상기 LED 칩(51)을 기판(800) 위에 실장한다. 이와 같이 함으로써, 기판(800) 위에 적색광을 발하는 LED 칩(51), 녹색광을 발하는 LED 칩(51), 및 청색광을 발하는 LED 칩(51)을 제공할 수 있다. 또한 실장하는 LED 칩의 순서는 종류에 따라 특별히 한정되지 않는다.
또한 LED 칩(51)이 제 2 필름(927)과 제 2 고정구(925)의 세트 하나로부터 기판(800)에 실장되는 예를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 도 11에 나타낸 바와 같이, LED 칩(51)이 제 2 필름(927)과 제 2 고정구(925)의 세트 복수로부터 실장되는 구성으로 하여도 좋다. 이와 같은 구성으로 함으로써, 표시 장치(700)를 높은 생산성으로 제작할 수 있다. 또한 도 11에는 LED 칩(51)이 제 2 필름(927)과 제 2 고정구(925)의 세트 4개로부터 실장되는 예를 나타내었지만, 몇 세트이어도 좋다.
여기까지가 표시 장치의 제작 방법에 대한 설명이다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는 실시형태 1에 기재된 본 발명의 일 형태의 표시 장치의 제작 방법을 사용하여 제작할 수 있는 표시 장치의 일례에 대하여 설명한다.
<구성예 1>
본 발명의 일 형태의 표시 장치의 제작 방법을 사용하여 제작할 수 있는 표시 장치(10)의 단면 구성의 일례를 도 12의 (A)에 나타내었다.
표시 장치(10)는 기판(11)과 기판(13) 사이에 기능층(15), 발광 소자(17), 형광체층(35), 착색층(CFR), 착색층(CFG), 및 착색층(CFB) 등을 가진다. 도 12의 (A)에서, 기판(11) 측이 표시 장치(10)의 표시면 측에 상당한다.
발광 소자(17)로서, 예를 들어 OLED(Organic Light Emitting Diode), LED, QLED(Quantum-dot Light Emitting Diode), 반도체 레이저 등의 자발광성 발광 소자를 사용할 수 있다. 특히 LED는 휘도 및 콘트라스트가 높고, 응답 속도가 빠르기 때문에, 발광 소자(17)로서 적합하게 사용할 수 있어, 휘도 및 콘트라스트가 높고 응답 속도가 빠른 표시 장치(10)로 할 수 있다. LED는 자발광 소자이므로 백라이트가 불필요하고, 또한 편광판도 불필요하기 때문에, 휘도가 높고 소비전력이 적은 표시 장치로 할 수 있다. 또한 LED는 발광층이 무기 재료로 구성되기 때문에 열화가 적고 수명이 긴 표시 장치로 할 수 있다.
기능층(15)은 발광 소자(17)를 구동하는 회로를 포함하는 층이다. 예를 들어 기능층(15)에서는, 트랜지스터, 용량 소자, 배선, 전극 등으로 화소 회로가 구성되어 있다. 또한 기능층(15)은 전극(21) 및 전극(23)과 전기적으로 접속된다. 즉, 기능층(15)은 전극(21) 및 전극(23)을 통하여 발광 소자(17)와 전기적으로 접속된다.
또한 전극(21) 및 전극(23)과 기능층(15) 사이에는 절연층(25)이 제공되어 있다. 절연층(25)에 제공된 개구를 통하여 전극(21) 및 전극(23)과 기능층(15)이 전기적으로 접속되어 있다. 이에 의하여, 기능층(15)과 발광 소자(17)가 전기적으로 접속된다.
표시 장치(10)는 전극(21) 및 전극(23)과 기판(11) 사이에 접착층(27)을 가진다. 접착층(27)에 의하여, 기판(11)과 기판(13)이 접합되어 있다고도 할 수 있다. 접착층(27)은 발광 소자(17)를 밀봉하는 밀봉층으로서도 기능한다. 이와 같이, 표시 장치(10)는 한 쌍의 기판 사이에 발광 소자(17)와 발광 소자를 구동하는 기능층(15)을 가진다.
기판(11)의 기판(13) 측에는 각각 발광 소자(17)와 중첩되는 위치에 착색층(CFR), 착색층(CFG), 및 착색층(CFB)이 제공되어 있다. 착색층(CFR), 착색층(CFG), 및 착색층(CFB)은 예를 들어 각각 적색, 녹색, 또는 청색을 투과시키는 컬러 필터로서 기능한다. 착색층(CFR), 착색층(CFG), 및 착색층(CFB)에 사용할 수 있는 재료로서는, 금속 재료, 수지 재료, 안료 또는 염료가 포함된 수지 재료 등을 들 수 있다.
착색층(CFR), 착색층(CFG), 및 착색층(CFB)과 각 발광 소자(17) 사이에 형광체층(35)이 제공되어 있다. 형광체층(35)으로서, 형광체가 혼합된 유기 수지층 등을 사용할 수 있다. 형광체층(35)이 가지는 형광체는 발광 소자(17)가 사출하는 광에 의하여 여기되고, 발광 소자(17)의 발광색의 보색의 광을 사출하는 재료를 사용할 수 있다. 이와 같은 구성으로 함으로써, 발광 소자(17)가 사출하는 광과 형광체가 발하는 광이 혼합되어 형광체층(35)은 백색광을 사출할 수 있다.
예를 들어, 형광체층(35)이 황색광을 사출하는 형광체를 가지고 발광 소자(17)가 청색광을 사출하는 구성으로 함으로써, 형광체층(35)으로부터 백색광이 사출된다. 따라서, 착색층(CFR)이 제공된 발광 소자(17)가 발한 광은 형광체층(35) 및 착색층(CFR)을 투과하고 적색광(20R)으로서 표시면 측에 사출된다. 마찬가지로, 착색층(CFG)이 제공된 발광 소자(17)가 발한 광은 녹색광(20G)으로서 사출되고, 착색층(CFB)이 제공된 발광 소자(17)가 발한 광은 청색광(20B)으로서 사출된다. 이에 의하여, 1종류의 발광 소자(17)를 사용하여 컬러 표시를 수행할 수 있다. 또한 표시 장치에 사용되는 발광 소자(17)는 1종류이기 때문에, 제조 공정을 간략화할 수 있다. 즉, 본 발명의 일 형태에 의하여, 휘도 및 콘트라스트가 높고, 응답 속도가 빠르고, 또한 소비전력이 낮은 표시 장치를 낮은 제조 비용으로 얻을 수 있다.
예를 들어, 형광체층(35)이 적색광을 사출하는 형광체를 가지고, 발광 소자(17)가 청록색광을 사출하는 구성으로 함으로써, 형광체층(35)으로부터 백색광이 사출되는 구성으로 하여도 좋다.
또한 형광체층(35)이 적색광을 사출하는 형광체, 녹색광을 사출하는 형광체 및 청색광을 사출하는 형광체를 가지고, 발광 소자(17)가 근자외광 또는 자색광을 사출하는 구성으로 함으로써, 형광체층(35)으로부터 백색광이 사출되는 구성으로 하여도 좋다.
또한 적색(R), 녹색(G), 청색(B)의 3색의 부화소로 하나의 색을 표현하는 구성을 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 색 요소로서는 특별히 한정은 없고, RGB 이외의 색을 사용하여도 좋다. 예를 들어 옐로(Y), 시안(C), 마젠타(M) 등으로 구성되어도 좋다.
또한 도 12의 (B)에 나타낸 표시 장치(10A)와 같이, 발광 소자(17)와 인접하도록 차광층(33)을 제공하는 것이 바람직하다. 차광층(33)은 인접한 발광 소자(17)들 사이에 제공하는 것이 바람직하다. 인접한 발광 소자(17)들 사이에 차광층(33)을 제공함으로써, 인접한 화소로의 광 누설, 화소 간의 혼색을 억제할 수 있다. 차광층(33)에는 안료, 염료, 또는 카본 블랙 등을 포함한 수지를 사용할 수 있다. 또한 발광 소자(17)의 측면이 차광층(33)과 접촉하는 것이 바람직하다. 발광 소자(17)의 측면을 차광층(33)으로 덮음으로써, 인접한 화소로의 광 누설, 화소 간의 혼색을 억제할 수 있다. 또한 도 12의 (B)에는 차광층(33)의 상면의 높이와 발광 소자(17)의 상면의 높이가 실질적으로 일치하는 구성을 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 차광층(33)의 상면의 높이가 발광 소자(17)의 상면의 높이보다 낮아도 좋다. 또한 발광 소자(17)의 상면의 높이보다 높아도 좋다. 차광층(33)의 상면의 높이를 발광 소자(17)의 상면의 높이와 실질적으로 일치시키거나 또는 발광 소자(17)의 상면의 높이보다 높게 함으로써, 인접한 화소로의 광 누설, 화소 간의 혼색을 효율적으로 억제할 수 있다.
도 12의 (B)에는 발광 소자(17)와 형광체층(35) 사이에 틈이 있는 경우를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 도 12의 (C)에 나타낸 표시 장치(10B)와 같이, 발광 소자(17)와 형광체층(35)이 접촉하여도 좋다. 이와 같은 구성으로 함으로써, 착색층(CFR), 착색층(CFG), 및 착색층(CFB)과, 각 발광 소자(17) 사이의 거리가 짧아져, 인접한 화소로의 광 누설, 화소 간의 혼색을 억제할 수 있다.
또한 도 13의 (A)에 나타낸 표시 장치(10C)와 같이, 차광층(31)을 제공하여도 좋다. 차광층(31)은 인접한 착색층 사이에 제공된다. 또한 차광층(31)은 발광 소자(17)와 중첩된 영역에 개구부를 가진다. 차광층(31)은 인접한 발광 소자(17)로부터의 발광을 차단하고, 인접한 발광 소자(17) 사이에서의 혼색을 억제한다. 여기서, 착색층(CFR), 착색층(CFG), 및 착색층(CFB) 각각의 단부를 차광층(31)과 중첩되도록 제공함으로써, 광 누설을 억제할 수 있다. 차광층(31)으로서는, 발광 소자(17)로부터의 발광을 차단하는 재료를 사용할 수 있고, 예를 들어 금속 재료, 혹은 안료 또는 염료를 포함한 수지 재료 등을 사용할 수 있다.
또한 도 13의 (B)에 나타낸 표시 장치(10D)와 같이, 각 착색층이 인접한 착색층과 부분적으로 중첩되는 구성으로 하여도 좋다. 착색층이 중첩되는 각 영역은 차광층으로서의 기능을 가진다. 또한 도 13의 (B)에는, 착색층(CFR)의 한쪽 단부가 착색층(CFG)의 한쪽 단부와 중첩되고, 착색층(CFG)의 다른 쪽 단부가 착색층(CFB)의 한쪽 단부와 중첩되고, 착색층(CFB)의 다른 쪽 단부가 착색층(CFR)의 다른 쪽 단부와 중첩되는 예를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다.
또한 도 13의 (C)에 나타낸 표시 장치(10E)와 같이, 착색층을 포함하지 않는 화소를 더 형성하고, 상기 화소로부터 백색광(20W)이 사출되는 구성으로 할 수 있다. 이와 같은 구성으로 함으로써, R(적색), G(녹색), B(청색), W(백색)의 4색의 부화소로 하나의 색을 표현할 수 있다. 이와 같은 구성으로 함으로써, 적색(R), 녹색(G), 청색(B)의 3색의 부화소로 하나의 색을 표현하는 구성보다 발광 소자(17)에 흘리는 전류를 적게 할 수 있어, 소비전력이 낮은 표시 장치로 할 수 있다.
발광 소자(17)로서 사용할 수 있는 발광 다이오드 칩(이하, LED 칩이라고도 기재함)에 대하여 설명한다.
LED 칩은 발광 다이오드를 가진다. 발광 다이오드의 구성은 특별히 한정되지 않고, MIS(Metal Insulator Semiconductor) 접합이어도 좋고, PN 접합 또는 PIN 접합을 가지는 호모 구조, 헤테로 구조, 또는 더블 헤테로 구조 등을 사용할 수 있다. 또한 초격자 구조나, 양자 효과가 발생하는 박막을 적층한 단일 양자 우물 구조 또는 다중 양자 우물(MQW: Multi Quantum Well) 구조이어도 좋다. 또한 나노 칼럼을 사용한 LED 칩을 사용하여도 좋다.
LED 칩의 예를 도 14의 (A) 및 (B)에 나타내었다. 도 14의 (A)는 LED 칩(51)의 단면도, 도 14의 (B)는 LED 칩(51)의 상면도를 나타낸 것이다. LED 칩(51)은 반도체층(81) 등을 가진다. 반도체층(81)은 n형 반도체층(75)과 n형 반도체층(75) 위의 발광층(77)과, 발광층(77) 위의 p형 반도체층(79)을 가진다. p형 반도체층(79)의 재료로서는, 발광층(77)보다 밴드갭 에너지가 크고, 발광층(77)에 캐리어를 가둘 수 있는 재료를 사용할 수 있다. 또한 LED 칩(51)은 n형 반도체층(75) 위에 캐소드로서 기능하는 전극(85)과, p형 반도체층(79) 위에 콘택트 전극으로서 기능하는 전극(83)과, 전극(83) 위에 애노드로서 기능하는 전극(87)이 제공된다. 또한 전극(83)의 상면 및 측면이 절연층(89)으로 덮여 있는 것이 바람직하다. 절연층(89)은 LED 칩(51)의 보호막으로서 기능한다.
반도체층(81)의 확대도의 예를 도 14의 (C)에 나타내었다. 도 14의 (C)에 나타낸 바와 같이, n형 반도체층(75)은 기판(71) 측의 n형 콘택트층(75a)과 발광층(77) 측의 n형 클래드층(75b)을 가져도 좋다. p형 반도체층(79)은 발광층(77) 측의 p형 클래드층(79a)과 p형 클래드층(79a) 위의 p형 콘택트층(79b)을 가져도 좋다.
발광층(77)은 장벽층(77a)과 우물층(77b)이 복수 회 적층된 다중 양자 우물(MQW) 구조를 사용할 수 있다. 장벽층(77a)은 우물층(77b)보다 밴드갭 에너지가 큰 재료를 사용하는 것이 바람직하다. 이와 같은 구성으로 함으로써, 에너지를 우물층(77b)에 가둘 수 있으므로 양자 효율이 향상되어 LED 칩(51)의 발광 효율을 향상시킬 수 있다.
페이스 업형 LED 칩(51)에서, 전극(83)에는 광을 투과시키는 재료를 사용할 수 있고, 예를 들어 ITO(In2O3-SnO2), AZO(Al2O3-ZnO), In-Zn 산화물(In2O3-ZnO), GZO(GeO2-ZnO), ICO(In2O3-CeO2) 등의 산화물을 사용할 수 있다. 페이스 업형 LED 칩(51)에서는 광이 주로 전극(87) 측에 사출된다. 페이스 다운형의 LED 칩(51)에서, 전극(83)에는 광을 반사하는 재료를 사용할 수 있고, 예를 들어 은, 알루미늄, 로듐 등의 금속을 사용할 수 있다. 페이스 다운형의 LED 칩(51)에서는 광이 주로 기판(71) 측에 사출된다.
기판(71)으로서는, 사파이어 단결정(Al2O3), 스피넬 단결정(MgAl2O4), ZnO 단결정, LiAlO2 단결정, LiGaO2 단결정, MgO 단결정 등의 산화물 단결정, Si 단결정, SiC 단결정, GaAs 단결정, AlN 단결정, GaN 단결정, ZrB2 등의 붕소화물 단결정 등을 사용할 수 있다. 페이스 다운형 LED 칩(51)에서, 기판(71)은 광을 투과시키는 재료를 사용하는 것이 바람직하고, 예를 들어 사파이어 단결정 등을 사용할 수 있다.
기판(71)과 n형 반도체층(75) 사이에 버퍼층(미도시)을 제공하여도 좋다. 버퍼층은 기판(71)과 n형 반도체층(75)의 격자 상수의 차이를 완화하는 기능을 가진다.
발광 소자(17)로서 사용할 수 있는 LED 칩(51)은 도 14의 (A)에 나타낸 바와 같은 전극(85) 및 전극(87)이 같은 면 측에 배치되는 수평 구조인 것이 바람직하다. LED 칩(51)의 전극(85) 및 전극(87)이 같은 면 측에 제공됨으로써, 전극(21) 및 전극(23)의 접속이 용이해지고, 전극(21) 및 전극(23)의 구조를 간이하게 할 수 있다. 또한 발광 소자(17)로서 사용할 수 있는 LED 칩(51)은 페이스 다운형인 것이 바람직하다. 페이스 다운형 LED 칩(51)을 사용함으로써, LED 칩(51)으로부터 사출되는 광이 효율적으로 표시 장치의 표시면 측에 사출되어, 휘도가 높은 표시 장치로 할 수 있다. LED 칩(51)으로서 시판되는 LED 칩을 사용하여도 좋다.
형광체층(35)이 가지는 형광체로서는, 형광체가 표면에 인쇄 또는 도장된 유기 수지층, 형광체가 혼합된 유기 수지층 등을 사용할 수 있다. 형광체층(35)은 LED 칩(51)이 사출하는 광에 의하여 여기되고, LED 칩(51)의 발광색의 보색의 광을 사출하는 재료를 사용할 수 있다. 이와 같은 구성으로 함으로써, 발광 소자(17)가 사출하는 광과 형광체가 발하는 광이 혼합되어 형광체층(35)으로부터 백색광이 사출될 수 있다.
예를 들어, 청색광을 사출하는 LED 칩(51)과 청색의 보색인 황색광을 사출하는 형광체를 사용함으로써, 형광체층(35)으로부터 백색광이 사출되는 구성으로 할 수 있다. 청색광을 사출 가능한 LED 칩(51)으로서는, 13족 질화물계 화합물 반도체로 이루어지는 다이오드가 대표적이고, 일례로서는 InxAlyGa1-x-yN(x은 0 이상 1 이하, y는 0 이상 1 이하, x+y는 0 이상 1 이하)의 식으로 나타내어지는 GaN계를 가지는 다이오드가 있다. 청색광에 의하여 여기되고 황색광을 사출하는 형광체의 대표적인 예로서는, Y3Al5O12:Ce(YAG:Ce), (Ba,Sr,Mg)2SiO4:Eu, Mn 등이 있다.
예를 들어, 청록색광을 사출하는 LED 칩(51)과, 청록색의 보색인 적색광을 사출하는 형광체를 사용하여, 형광체층(35)으로부터 백색광이 사출되는 구성으로 할 수 있다.
형광체층(35)은 복수 종류의 형광체를 가져도 좋고, 상기 형광체가 각각 상이한 색의 광을 사출하는 구성으로 할 수도 있다. 예를 들어, 청색광을 사출하는 LED 칩(51)과, 적색광을 사출하는 형광체, 녹색광을 사출하는 형광체를 사용하여, 형광체층(35)으로부터 백색광이 사출되는 구성으로 할 수 있다. 청색광에 의하여 여기되고 적색광을 사출하는 형광체의 대표적인 예로서는 (Ca,Sr)S:Eu, Sr2Si7Al3ON13:Eu 등이 있다. 청색광에 의하여 여기되고 녹색광을 사출하는 형광체의 대표적인 예로서는, SrGa2S4:Eu, Sr3Si13Al3O2N21:Eu 등이 있다.
또한 근자외광 또는 자색광을 사출하는 LED 칩(51)과, 적색광을 사출하는 형광체, 녹색광을 사출하는 형광체, 및 청색광을 사출하는 형광체를 사용하여, 형광체층(35)으로부터 백색광이 사출되는 구성으로 할 수 있다. 근자외광 또는 자색광에 의하여 여기되고, 적색광을 사출하는 형광체의 대표적인 예로서는, (Ca,Sr)S:Eu, Sr2Si7Al3ON13:Eu, La2O2S:Eu 등이 있다. 근자외광 또는 자색광에 의하여 여기되고, 녹색광을 사출하는 형광체의 대표적인 예로서는, SrGa2S4:Eu, Sr3Si13Al3O2N21:Eu 등이 있다. 근자외광 또는 자색광에 의하여 여기되고, 청색광을 사출하는 형광체의 대표적인 예로서는, Sr10(PO4)6Cl2:Eu, (Sr,Ba,Ca)10(PO4)6Cl2:Eu 등이 있다.
또한 근자외광은 발광 스펙트럼에서 파장 200nm 내지 380nm에 최대 피크를 가진다. 또한 자색광은 발광 스펙트럼에서 파장 380nm 내지 430nm에 최대 피크를 가진다. 또한 청색광은 발광 스펙트럼에서 파장 430nm 내지 490nm에 최대 피크를 가진다. 또한 녹색광은 발광 스펙트럼에서 파장 490nm 내지 550nm에 최대 피크를 가진다. 또한 황색광은 발광 스펙트럼에서 파장 550nm 내지 590nm에 최대 피크를 가진다. 또한 적색광은 발광 스펙트럼에서 파장 640nm 내지 770nm에 최대 피크를 가진다.
형광체층(35)이 황색광을 사출하는 형광체를 가지고, 청색광을 사출하는 LED 칩(51)을 사용하는 경우, LED 칩(51)이 사출하는 광은 발광 스펙트럼에서 파장 330nm 내지 500nm에 최대 피크를 가지는 것이 바람직하고, 파장 430nm 내지 490nm에 최대 피크를 가지는 것이 더 바람직하고, 파장 450nm 내지 480nm에 최대 피크를 가지는 것이 더욱 바람직하다. 이에 의하여, 형광체를 효율적으로 여기할 수 있다. 또한 LED 칩(51)이 사출하는 광이 발광 스펙트럼에서 430nm 내지 490nm에 최대 피크를 가짐으로써, 여기광인 청색광과 형광체로부터의 황색광을 혼색하여 백색광으로 할 수 있다. 또한 LED 칩(51)이 사출하는 광이 450nm 내지 480nm에 최대 피크를 가짐으로써, 순도가 높은 백색으로 할 수 있다.
또한 기판(11)의 외측에는 각종 광학 부재를 배치하여도 좋다. 광학 부재로서는, 광 확산층(확산 필름 등), 반사 방지층, 및 집광 필름 등을 들 수 있다. 또한 기판(11)의 외측에는 먼지의 부착을 억제하는 대전 방지막, 오염이 부착되기 어렵게 하는 발수성의 막, 사용에 따른 손상의 발생을 억제하는 하드 코트막 등을 배치하여도 좋다.
또한 기판(11)보다 외측에 터치 센서를 제공하여도 좋다. 이에 의하여, 표시 장치(10)와 상기 터치 센서를 포함하는 구성을 터치 패널로서 기능시킬 수 있다.
<구성예 2>
상술한 표시 장치와는 상이한 구성에 대하여 설명한다. 본 발명의 일 형태의 표시 장치가 가지는 발광 소자(17)로서, LED 패키지를 사용할 수 있다.
발광 소자(17)에 사용할 수 있는 LED 패키지에 대하여 설명한다.
발광 소자(17)에는, 포탄형 또는 표면 실장(SMD: Surface Mount Device)형 LED 패키지와 같이 종래부터 사용되어 온 LED 패키지를 사용할 수 있다. 발광 소자(17)로서 표면 실장형 LED 패키지를 사용하는 것이 특히 바람직하다. 표면 실장형 LED 패키지의 예를 도 15의 (A) 및 (B)에 나타내었다. 도 15의 (A)는 LED 패키지(50)의 단면도, 도 15의 (B)는 LED 패키지(50)의 상면도를 나타낸 것이다. LED 패키지(50)는 기판(52) 위의 LED 칩(51)과, 전극(55)과, 전극(57)을 가진다. LED 칩(51)은 와이어(59) 및 와이어(61)를 통하여 전극(55) 및 전극(57)과 전기적으로 접속된다. 또한 LED 칩(51) 위에 형광체(65)와 투광성을 가지는 수지층(63)을 가진다. 기판(52) 및 LED 칩(51)은 접착층(67)으로 접합되어 있다. 또한 발광 소자(17)로서 시판되는 LED 패키지를 사용하여도 좋다.
발광 소자(17)에 사용할 수 있는 LED 패키지는 광을 사출하는 영역의 면적이 1mm2 이하, 바람직하게는 10000μm2 이하, 더 바람직하게는 3000μm2 이하, 더욱 바람직하게는 700μm2 이하이다. 또한 본 명세서 등에서, 광을 사출하는 영역의 면적이 10000μm2 이하인 LED 패키지를 마이크로 LED라고 기재하는 경우가 있다.
기판(52)에는 유리 에폭시 수지 기판, 폴리이미드 기판, 세라믹 기판, 알루미나 기판, 질화 알루미늄 기판 등을 사용할 수 있다.
형광체(65)로서는 형광체가 표면에 인쇄 또는 도장된 유기 수지층, 형광체가 혼합된 유기 수지층 등을 사용할 수 있다. 형광체(65)는 LED 칩(51)이 사출하는 광에 의하여 여기되고, LED 칩(51)의 발광색의 보색의 광을 사출하는 재료를 사용할 수 있다. 이와 같은 구성으로 함으로써, LED 패키지(50)는 백색광을 사출할 수 있다. 형광체(65)에 대해서는, 상술한 형광체층(35)이 가지는 형광체의 설명을 원용할 수 있기 때문에 자세한 설명은 생략한다.
예를 들어, 청록색광을 사출하는 LED 칩(51)과, 청록색의 보색인 적색광을 사출하는 형광체를 사용하여, LED 패키지(50)로부터 백색광이 사출되는 구성으로 할 수 있다.
또한 근자외광 또는 자색광을 사출하는 LED 칩(51)과, 적색광을 사출하는 형광체, 녹색광을 사출하는 형광체, 및 청색광을 사출하는 형광체를 사용하여, LED 패키지(50)로부터 백색광이 사출되는 구성으로 할 수 있다.
LED 패키지(50)로서, 청색광을 사출하는 LED 칩(51)과, 황색광을 사출하는 형광체(65)를 사용하는 경우, LED 칩(51)이 사출하는 광은 발광 스펙트럼에서 파장 330nm 내지 500nm에 최대 피크를 가지는 것이 바람직하고, 파장 430nm 내지 490nm에 최대 피크를 가지는 것이 더 바람직하고, 파장 450nm 내지 480nm에 최대 피크를 가지는 것이 더욱 바람직하다. 이에 의하여, 형광체(65)를 효율적으로 여기할 수 있다. 또한 LED 칩(51)이 사출하는 광이 발광 스펙트럼에서 430nm 내지 490nm에 최대 피크를 가짐으로써, 여기광인 청색광과 형광체(65)로부터의 황색광을 혼색시켜 백색광으로 할 수 있다. 또한 LED 칩(51)이 사출하는 광이 450nm 내지 480nm에 최대 피크를 가짐으로써, 순도가 높은 백색으로 할 수 있다.
수지층(63)은 투광성을 가지는 유기 수지로 형성한다. 유기 수지의 종류에는 특별히 한정은 없고, 대표적으로는 에폭시 수지, 실리콘 수지 등의 자외선 경화성 수지, 가시광 경화성 수지 등을 적절히 사용할 수 있다. 또한 도 15의 (A)에는 상면이 평탄한 수지층(63)을 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어, 수지층(63)의 상면이 볼록 형상이어도 좋다. 원하는 지향성에 따라 형상을 적절히 선택할 수 있다.
와이어(59), 와이어(61)에는, 금, 금을 포함하는 합금, 구리, 또는 구리를 포함하는 합금으로 형성된 금속의 세선을 사용할 수 있다.
전극(55), 전극(57)은 LED 칩(51)이 가지는 전극과 전기적으로 접속하는 도전층이고, 니켈, 구리, 은, 백금, 또는 금 중에서 선택된 한 원소, 또는 상기 원소를 50% 이상 포함하는 합금 재료로 형성된다. 전극(55), 전극(57)과 LED 칩(51)의 전극은 열압착법 또는 초음파 본딩법을 사용한 와이어 본딩법에 의하여 접속되어 있다.
세라믹 등으로 이루어지는 리플렉터(53)를 LED 칩(51) 주위에 배치하여, LED 칩(51)으로부터 발해진 광의 일부를 반사함으로써, LED 패키지(50)로부터 더 많은 광이 방출되도록 하는 것이 바람직하다. 또한 도 15의 (A)에는, 위쪽을 향하여 넓어지는 테이퍼 형상을 가지는 리플렉터(53)를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 원하는 광의 지향성에 따라 형상을 적절히 선택할 수 있다.
또한 도 15의 (A)에 나타낸 LED 패키지(50)는 LED 칩(51)의 전극 측에 광을 사출하는 페이스 업형 LED 칩을 사용하는 구성을 가지지만, 본 발명의 일 형태에 사용할 수 있는 LED 패키지(50)의 구성은 특별히 한정되지 않는다.
도 15의 (A)에 예시한 LED 패키지와는 상이한 예를 도 15의 (C)에 나타내었다. 도 15의 (C)는 LED 패키지(50)의 단면도이다. 상면도는 도 15의 (B)를 원용할 수 있다. 도 15의 (C)에 나타낸 LED 패키지(50)는 LED 칩(51)이 가지는 전극과, 전극(55) 및 전극(57)이 대향하는 플립 칩형 LED 패키지이다. LED 칩(51)이 가지는 전극과, 전극(55) 및 전극(57)은 도전성의 범프(90)를 통하여 전기적으로 접속된다. 도 15의 (C)에 나타낸 LED 패키지(50)는, LED 칩(51)의 전극의 반대 측에 광을 사출하는 페이스 다운형 LED 칩을 사용하는 구성을 나타내었다. 또한 도 15의 (A) 및 (C)에는 수평 구조의 LED 칩(51)을 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. LED 패키지(50)가 가지는 LED 칩(51)은 전극(85) 및 전극(87)이 각각 반대 측의 면에 배치되는 수직 구조이어도 좋다.
또한 도 15에는 LED 패키지(50)가 하나의 LED 칩(51)을 가지는 예를 나타내었지만, 본 발명의 일 형태에 사용할 수 있는 LED 패키지(50)의 구성은 이에 한정되지 않는다. LED 패키지(50)가 복수의 LED 칩(51)을 가져도 좋다. 또한 형광체(65)를 가지지 않는 구성으로 할 수 있다. 예를 들어, 적색광을 사출하는 LED 칩(51)과, 녹색광을 사출하는 LED 칩(51)과, 녹색광을 사출하는 LED 칩(51)을 가지고, 형광체(65)를 가지지 않는 구성으로 함으로써, LED 패키지(50)로부터 백색광이 사출되어도 좋다.
발광 소자(17)로서 LED 패키지(50)를 사용하는 표시 장치의 구성에 대하여 설명한다.
본 발명의 일 형태의 표시 장치의 단면 구성의 일례를 도 16의 (A)에 나타내었다. 도 16의 (A)에 나타낸 표시 장치(10F)는 기판(11)과 기판(13) 사이에 기능층(15), 발광 소자(17), 착색층(CFR), 착색층(CFG), 및 착색층(CFB) 등을 가진다. 표시 장치(10F)는 형광체층(35) 및 차광층(33)을 가지지 않는다는 점에서, 도 12의 (A) 내지 (C), 및 도 13의 (A) 내지 (C)에 나타낸 발광 소자(17)에 LED 칩을 사용하는 표시 장치와 주로 다르다. 도 16의 (A)에서, 기판(11) 측이 표시 장치(10F)의 표시면 측에 상당한다.
LED 패키지(50)는 리플렉터(53)를 가짐으로써 광의 지향성이 높아져, 발광 소자(17)로서 LED 패키지(50)를 사용하는 구성으로 하는 경우, 차광층(33)을 제공하지 않아도 인접한 화소로의 광 누설, 화소 간의 혼색을 억제할 수 있다. 또한 발광 소자(17)로서 백색광을 사출하는 LED 패키지(50)를 사용함으로써, 형광체층(35)을 제공하지 않아도 컬러 표시를 수행할 수 있다.
도 16의 (A)에는 착색층(CFR), 착색층(CFG), 및 착색층(CFB)과, 발광 소자(17) 사이에 틈이 있는 경우를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 착색층(CFR), 착색층(CFG), 및 착색층(CFB)과, 발광 소자(17)가 접촉하여도 좋다. 이와 같은 구성으로 함으로써, 착색층(CFR), 착색층(CFG), 및 착색층(CFB)과, 각 발광 소자(17) 사이의 거리가 짧아져, 인접한 화소로의 광 누설, 화소 간의 혼색을 억제할 수 있다.
또한 도 16의 (B)에 나타낸 표시 장치(10G)와 같이, 차광층(31)을 제공하여도 좋다. 차광층(31)은 인접한 착색층 사이에 제공된다. 또한 차광층(31)은 발광 소자(17)와 중첩된 영역에 개구부를 가진다. 차광층(31)은 인접한 발광 소자(17)로부터의 발광을 차단하고, 인접한 발광 소자(17) 사이에서의 혼색을 억제한다. 여기서, 착색층(CFR), 착색층(CFG), 및 착색층(CFB) 각각의 단부를 차광층(31)과 중첩되도록 제공함으로써, 광 누설을 억제할 수 있다. 차광층(31)으로서는, 발광 소자(17)로부터의 발광을 차단하는 재료를 사용할 수 있고, 예를 들어 금속 재료, 혹은 안료 또는 염료를 포함한 수지 재료 등을 사용할 수 있다.
또한 도 16의 (C)에 나타낸 표시 장치(10H)와 같이, 각 착색층이 인접한 착색층과 부분적으로 중첩되는 구성으로 하여도 좋다. 착색층이 중첩되는 각 영역은 차광층으로서의 기능을 가진다. 또한 도 16의 (C)에는, 착색층(CFR)의 한쪽 단부가 착색층(CFG)의 한쪽 단부와 중첩되고, 착색층(CFG)의 다른 쪽 단부가 착색층(CFB)의 한쪽 단부와 중첩되고, 착색층(CFB)의 다른 쪽 단부가 착색층(CFR)의 다른 쪽 단부와 중첩되는 예를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다.
또한 착색층을 포함하지 않는 화소를 더 형성하고, 상기 화소로부터 백색광이 사출되는 구성으로 할 수 있다. 이와 같은 구성으로 함으로써, R(적색), G(녹색), B(청색), W(백색)의 4색의 부화소로 하나의 색을 표현할 수 있다. 이와 같은 구성으로 함으로써, 적색(R), 녹색(G), 청색(B)의 3색의 부화소로 하나의 색을 표현하는 구성보다 발광 소자(17)에 흘리는 전류를 적게 할 수 있어, 소비전력이 낮은 표시 장치로 할 수 있다.
여기까지가 구성예에 대한 설명이다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는 앞의 실시형태에서 예시한 표시 장치의 일례에 대하여 자세히 설명한다.
<구성예>
도 17의 (A)에 표시 장치(700)의 상면도를 나타내었다. 표시 장치(700)는 밀봉재(712)에 의하여 접합된 제 1 기판(701)과 제 2 기판(705)을 가진다. 또한 제 1 기판(701), 제 2 기판(705), 및 밀봉재(712)로 밀봉되는 영역에서, 제 1 기판(701) 위에 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)가 제공된다. 또한 화소부(702)에는 복수의 표시 소자가 제공된다.
또한 제 1 기판(701)에서 제 2 기판(705)과 중첩되지 않는 부분에, FPC(716)가 접속되는 FPC 단자부(708)가 제공된다. FPC(716)에 의하여, FPC 단자부(708) 및 신호선(710)을 통하여 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706) 각각에 각종 신호 등이 공급된다.
게이트 드라이버 회로부(706)는 복수로 제공되어도 좋다. 또한 게이트 드라이버 회로부(706) 및 소스 드라이버 회로부(704)는 각각 반도체 기판 등에 별도로 형성되고 패키징된 IC칩의 형태이어도 좋다. 상기 IC칩은 제 1 기판(701) 위 또는 FPC(716)에 실장할 수 있다.
화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)가 가지는 트랜지스터의 구성은 특별히 한정되지 않는다. 트랜지스터의 반도체층으로서, 단결정 반도체, 다결정 반도체, 미결정 반도체, 또는 비정질 반도체 등을 단독으로 또는 조합하여 사용할 수 있다. 반도체 재료로서는 예를 들어 실리콘이나 저마늄 등을 사용할 수 있다. 또한 실리콘 저마늄, 탄소화 실리콘, 갈륨 비소, 산화물 반도체, 질화물 반도체 등의 화합물 반도체나 유기 반도체 등을 사용할 수 있다.
반도체층으로서 유기 반도체를 사용하는 경우에는, 방향족 고리를 가지는 저분자 유기 재료나 π전자 공액 도전성 고분자 등을 사용할 수 있다. 예를 들어 루브렌, 테트라센, 펜타센, 페릴렌다이이미드, 테트라사이아노퀴노다이메테인, 폴리싸이오펜, 폴리아세틸렌, 폴리파라페닐렌바이닐렌 등을 사용할 수 있다.
본 실시형태에서 사용하는 트랜지스터는 고순도화되고 산소 결손의 형성이 억제된 산화물 반도체막을 가지는 것이 바람직하다. 상기 트랜지스터는 오프 전류를 낮게 할 수 있다. 따라서 화상 신호 등의 전기 신호의 유지 시간을 길게 할 수 있고, 온 상태에서는 기록 간격도 길게 설정할 수 있다. 그러므로 리프레시 동작의 빈도를 줄일 수 있어 소비전력을 저감하는 효과를 가진다.
또한 본 실시형태에서 사용하는 트랜지스터는 비교적 높은 전계 효과 이동도를 얻을 수 있기 때문에 고속 구동이 가능하다. 예를 들어 이와 같은 고속 구동이 가능한 트랜지스터를 표시 장치에 사용함으로써, 화소부의 스위칭 트랜지스터와 구동 회로부에 사용되는 드라이버 트랜지스터를 동일 기판 위에 형성할 수 있다. 즉, 실리콘 웨이퍼 등으로 형성된 구동 회로를 적용하지 않는 구성도 가능하기 때문에 반도체 장치의 부품 점수를 삭감할 수 있다. 또한 화소부에서도 고속 구동이 가능한 트랜지스터를 사용함으로써, 고화질의 화상을 제공할 수 있다.
도 17의 (B)에 나타낸 표시 장치(700A)는 제 1 기판(701) 대신에 가요성을 가지는 수지층(743)이 적용되고 플렉시블 디스플레이로서 사용할 수 있는 표시 장치의 예이다.
표시 장치(700A)에서 화소부(702)는 직사각형이 아니라 그 코너부가 원호 형상을 가진다. 또한 도 17의 (B)의 영역 P1에 나타낸 바와 같이, 화소부(702) 및 수지층(743)의 일부를 잘라낸 노치부(notch portion)를 가진다. 한 쌍의 게이트 드라이버 회로부(706)는 화소부(702)를 사이에 두고 양측에 제공된다. 또한 게이트 드라이버 회로부(706)는 화소부(702)의 코너부에서 원호 형상의 윤곽을 따라 제공된다.
수지층(743)은 FPC 단자부(708)가 제공된 부분이 돌출한 형상을 가진다. 또한 수지층(743)에서 FPC 단자부(708)를 포함한 일부는 도 17의 (B)의 영역 P2에서 뒤쪽으로 접을 수 있다. 수지층(743)의 일부를 접음으로써 FPC(716)를 화소부(702)의 이면과 겹쳐 배치한 상태로 표시 장치(700A)를 전기 기기에 실장할 수 있기 때문에 전자 기기의 크기를 축소할 수 있다.
또한 표시 장치(700A)에 접속되는 FPC(716)에는 IC(717)가 실장된다. IC(717)는 예를 들어 소스 드라이버 회로로서의 기능을 가진다. 이때 표시 장치(700A)의 소스 드라이버 회로부(704)는 보호 회로, 버퍼 회로, 디멀티플렉서 회로 등 중 적어도 하나를 포함하는 구성으로 할 수 있다.
도 17의 (C)에 나타낸 표시 장치(700B)는 대형 화면을 가지는 전자 기기에 적합하게 사용할 수 있는 표시 장치이다. 예를 들어 텔레비전 장치, 모니터 장치, 퍼스널 컴퓨터(노트북형 또는 데스크톱형을 포함함), 태블릿 단말기, 디지털 사이니지 등에 적합하게 사용할 수 있다.
표시 장치(700B)는 복수의 소스 드라이버 IC(721)와, 한 쌍의 게이트 드라이버 회로부(722)를 가진다.
복수의 소스 드라이버 IC(721)는 각각 FPC(723)에 장착된다. 또한 복수의 FPC(723)는 한쪽 단자가 기판(701)에 접속되고, 다른 쪽 단자가 인쇄 기판(724)에 접속된다. FPC(723)를 접음으로써 인쇄 기판(724)을 화소부(702)의 이면 측에 배치하여 전기 기기에 실장할 수 있기 때문에 전자 기기의 크기를 축소할 수 있다.
한편, 게이트 드라이버 회로부(722)는 기판(701) 위에 형성된다. 이로써 슬림 베젤의 전자 기기를 실현할 수 있다.
이와 같은 구성으로 함으로써, 대형이며 해상도가 높은 표시 장치를 실현할 수 있다. 예를 들어 화면 크기가 대각선 30인치 이상, 40인치 이상, 50인치 이상, 또는 60인치 이상인 표시 장치를 실현할 수 있다. 또한 해상도가 4K2K 또는 8K4K 등으로 매우 높은 표시 장치를 실현할 수 있다.
<단면 구성예 1>
도 18은 도 17의 (A)의 일점쇄선 Q-R를 따르는 단면도이다.
도 17의 (A) 및 도 18에 나타낸 표시 장치는 리드 배선부(711)와, 화소부(702)와, 소스 드라이버 회로부(704)와, FPC 단자부(708)를 가진다. 리드 배선부(711)는 신호선(710)을 가진다. 화소부(702)는 트랜지스터(750) 및 용량 소자(790)를 가진다. 소스 드라이버 회로부(704)는 트랜지스터(752)를 가진다.
도 18에 나타낸 용량 소자(790)는 트랜지스터(750)가 가지는 제 1 게이트 전극과 동일한 막을 가공하여 형성되는 하부 전극과, 반도체층과 동일한 금속 산화물을 가공하여 형성되는 상부 전극을 가진다. 상부 전극은 트랜지스터(750)의 소스 영역 및 드레인 영역과 마찬가지로 저저항화되어 있다. 또한 하부 전극과 상부 전극 사이에는, 트랜지스터(750)의 제 1 게이트 절연층으로서 기능하는 절연막의 일부가 제공된다. 즉, 용량 소자(790)는 한 쌍의 전극 사이에 유전체막으로서 기능하는 절연막이 끼워진 적층형 구조를 가진다. 또한 상부 전극에는 트랜지스터의 소스 전극 및 드레인 전극과 동일한 막을 가공하여 얻어지는 배선이 접속되어 있다.
또한 트랜지스터(750), 트랜지스터(752), 및 용량 소자(790) 위에는 절연층(770)이 제공되어 있다. 절연층(770)은 평탄화막으로서의 기능을 가지고, 절연층(770) 위에 제공되는 도전층(772) 및 도전층(774)의 상면을 평탄하게 할 수 있다. 도전층(772) 및 도전층(774)이 동일한 면 위에 위치하고, 또한 도전층(772) 및 도전층(774)의 상면이 평탄하면, 도전층(772) 및 도전층(774)과 발광 소자(782)가 용이하게 전기적으로 접속될 수 있다.
도전층(772) 및 도전층(774)과 발광 소자(782)는 도전성의 범프(791) 및 범프(793)를 통하여 전기적으로 접속된다. 도 18에는, 발광 소자(782)가 가지는 음극 측의 전극과 양극 측의 전극의 높이가 상이하고, 이에 따라 범프(791)와 범프(793)의 높이가 상이한 구성을 나타내었다. 또한 발광 소자(782)가 가지는 음극 측의 전극과 양극 측의 전극의 높이가 같은 경우에는, 범프(791)와 범프(793)의 높이가 실질적으로 같은 구성으로 할 수 있다.
도 18에 나타낸 바와 같이, 화소부(702)가 가지는 트랜지스터(750)는 도전층(772) 아래에 중첩되도록 제공되는 것이 바람직하다. 트랜지스터(750), 특히 채널 형성 영역과 도전층(772)이 중첩된 영역을 가짐으로써, 발광 소자(782)로부터 발해지는 광이나 외광이 트랜지스터(750)에 도달하는 것을 억제할 수 있어, 트랜지스터(750)의 전기 특성의 변동을 억제할 수 있다.
화소부(702)가 가지는 트랜지스터(750)와 소스 드라이버 회로부(704)가 가지는 트랜지스터(752)에는 상이한 구조의 트랜지스터를 사용하여도 좋다. 예를 들어 이들 중 어느 한쪽에 톱 게이트형 트랜지스터를 적용하고 다른 쪽에 보텀 게이트형 트랜지스터를 적용한 구성으로 하여도 좋다. 또한 상기 게이트 드라이버 회로부(706)에 대해서도 소스 드라이버 회로부(704)와 같다.
신호선(710)은 트랜지스터(750, 752)의 소스 전극 및 드레인 전극 등과 같은 도전막으로 형성된다. 이때 구리 원소를 포함한 재료 등 저항이 낮은 재료를 사용하면, 배선 저항에 기인하는 신호 지연 등이 적고 대화면 표시가 가능하게 되므로 바람직하다.
FPC 단자부(708)는 일부가 접속 전극으로서 기능하는 배선(760), 이방성 도전막(780), 및 FPC(716)를 가진다. 배선(760)은 이방성 도전막(780)을 통하여 FPC(716)가 가지는 단자와 전기적으로 접속된다. 여기서 배선(760)은 트랜지스터(750, 752)의 소스 전극 및 드레인 전극 등과 같은 도전막으로 형성되어 있다.
제 1 기판(701) 및 제 2 기판(705)으로서는 예를 들어 유리 기판 또는 플라스틱 기판 등 가요성을 가지는 기판을 사용할 수 있다. 제 1 기판(701)으로서 가요성을 가지는 기판을 사용하는 경우에는, 제 1 기판(701)과 트랜지스터(750) 등 사이에 물이나 수소에 대한 배리어성을 가지는 절연층을 제공하는 것이 바람직하다.
또한 제 2 기판(705) 측에는 차광층(738)과, 착색층(736)과, 형광체층(797)이 제공된다. 착색층(736)은 발광 소자(782) 위에 제공된다. 형광체층(797)은 발광 소자(782) 및 착색층(736) 사이에 제공된다. 또한 형광체층(797), 발광 소자(782), 및 착색층(736)은 서로 중첩된 영역을 가진다. 도 18에 나타낸 바와 같이, 형광체층(797)의 단부는 발광 소자(782)의 단부보다 외측에 위치하고, 착색층(736)의 단부는 형광체층(797)의 단부보다 외측에 위치하는 것이 바람직하다. 이와 같은 구성으로 함으로써, 인접한 화소로의 광 누설, 화소 간의 혼색을 억제할 수 있다. 또한 인접한 착색층(736)들 사이에 차광층(738)을 제공하면, 외광의 비침이 경감되어, 콘트라스트가 높은 표시 장치로 할 수 있다.
예를 들어, 형광체층(797)이 황색광을 사출하는 형광체를 가지고, 발광 소자(782)가 청색광을 사출하는 구성으로 함으로써, 형광체층(797)으로부터 백색광이 사출된다. 적색을 투과시키는 착색층(736)과 중첩된 영역에 제공된 발광 소자(782)가 발한 광은 형광체층(797) 및 착색층(736)을 투과하고, 적색광으로서 표시면 측에 사출된다. 마찬가지로, 녹색을 투과시키는 착색층(736)과 중첩된 영역에 제공된 발광 소자(782)가 발한 광은 녹색광으로서 사출된다. 청색을 투과시키는 착색층(736)과 중첩된 영역에 제공된 발광 소자(782)가 발한 광은 청색광으로서 사출된다. 이에 의하여, 1종류의 발광 소자(782)를 사용하여 컬러 표시를 수행할 수 있다. 또한 표시 장치에 사용되는 발광 소자(782)는 1종류이기 때문에, 제조 공정을 간략화할 수 있다. 즉, 본 발명의 일 형태에 의하여, 휘도 및 콘트라스트가 높고, 응답 속도가 빠르고, 또한 소비전력이 낮은 표시 장치를 낮은 제조 비용으로 얻을 수 있다.
예를 들어, 형광체층(797)이 적색광을 사출하는 형광체를 가지고, 발광 소자(782)가 청록색광을 사출하는 구성으로 함으로써, 형광체층(797)으로부터 백색광이 사출되는 구성으로 하여도 좋다.
또한 형광체층(797)이 적색광을 사출하는 형광체, 녹색광을 사출하는 형광체, 및 청색광을 사출하는 형광체를 가지고, 발광 소자(782)가 근자외광 또는 자색광을 사출하는 구성으로 함으로써, 형광체층(797)으로부터 백색광이 사출되는 구성으로 하여도 좋다.
도 18에 나타낸 표시 장치(700)는 발광 소자(782)를 가진다. 발광 소자(782)로서, 도 14에 예시한, 수평 구조의 페이스 다운형 LED 칩을 사용하는 것이 바람직하다.
또한 착색층(736)은 발광 소자(782)와 중첩되는 위치에 제공되고, 차광층(738)은 착색층(736)의 단부와 중첩되는 위치, 리드 배선부(711), 및 소스 드라이버 회로부(704)에 제공된다. 또한 형광체층(797), 착색층(736), 및 차광층(738)과, 발광 소자(782) 사이는 밀봉막(732)으로 충전되어 있다.
차광층(795)은 발광 소자(782)와 인접하도록 제공된다. 차광층(795)은 인접한 발광 소자(782)들 사이에 제공하는 것이 바람직하다. 인접한 발광 소자(782)들 사이에 차광층(795)을 제공함으로써, 인접한 화소로의 광 누설, 화소 간의 혼색을 억제할 수 있다. 차광층(795)에는 안료, 염료, 또는 카본 블랙 등을 포함한 수지를 사용할 수 있다. 또한 발광 소자(782)의 측면이 차광층(795)과 접촉하는 것이 바람직하다. 발광 소자(782)의 측면을 차광층(795)으로 덮음으로써, 인접한 화소로의 광 누설, 화소 간의 혼색을 억제할 수 있다. 또한 도 18에는, 차광층(795)의 상면의 높이와 발광 소자(782)의 상면의 높이가 실질적으로 일치하는 구성을 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 차광층(795)의 상면의 높이가 발광 소자(782)의 상면의 높이보다 낮아도 좋고, 발광 소자(782)의 상면의 높이보다 높아도 좋다. 차광층(795)의 상면의 높이를 발광 소자(782)의 상면의 높이와 실질적으로 일치시키거나 또는 차광층(795)의 상면의 높이보다 높게 함으로써, 인접한 화소로의 광 누설, 화소 간의 혼색을 효율적으로 억제할 수 있다.
도 19에는 플렉시블 디스플레이에 적합하게 적용할 수 있는 표시 장치의 구성을 나타내었다. 도 19는 도 17의 (B)에 나타낸 표시 장치(700A)의 일점쇄선 S-T를 따르는 단면도이다.
도 19에 나타낸 표시 장치(700A)는 도 18에 나타낸 기판(701) 대신에 지지 기판(745), 접착층(742), 수지층(743), 및 절연층(744)이 적층된 구성을 가진다. 트랜지스터(750)나 용량 소자(790) 등은 수지층(743) 위에 제공된 절연층(744) 위에 제공되어 있다.
지지 기판(745)은 유기 수지나 유리 등을 포함하고, 가요성을 가질 정도로 얇은 기판이다. 수지층(743)은 폴리이미드나 아크릴 등의 유기 수지를 포함한 층이다. 절연층(744)은 산화 실리콘, 산화질화 실리콘, 질화 실리콘 등의 무기 절연막을 포함한다. 수지층(743)과 지지 기판(745)은 접착층(742)에 의하여 접합된다. 수지층(743)은 지지 기판(745)보다 얇은 것이 바람직하다.
또한 도 19에 나타낸 표시 장치(700A)는 도 18에 나타낸 기판(705) 대신에 보호층(740)을 가진다. 보호층(740)은 밀봉막(732)과 접합된다. 보호층(740)으로서는 유리 기판이나 수지 필름 등을 사용할 수 있다. 또한 보호층(740)으로서 산란판 등의 광학 부재나, 터치 센서 패널 등의 입력 장치, 또는 이들을 2개 이상 적층한 구성을 적용하여도 좋다.
또한 도 19에 접을 수 있는 영역 P2를 나타내었다. 영역 P2는 지지 기판(745), 접착층(742) 외에, 절연층(744) 등의 무기 절연막이 제공되지 않은 부분을 가진다. 또한 영역 P2에서는, 배선(760)을 덮어 수지층(746)이 제공되어 있다. 접을 수 있는 영역 P2에 무기 절연막을 가능한 한 제공하지 않고, 또한 금속 또는 합금을 포함하는 도전층과, 유기 재료를 포함하는 층만을 적층한 구성으로 하면, 구부렸을 때 크랙이 생기는 것을 방지할 수 있다. 또한 영역 P2에 지지 기판(745)을 제공하지 않으면, 표시 장치(700A)의 일부를 매우 작은 곡률 반경으로 구부릴 수 있다.
도 18에 나타낸 표시 장치(700)의 제작 방법의 일례에 대하여 설명한다. 도 20 내지 도 23에 나타낸 각 도면은 표시 장치(700)의 제작 방법에 따른 공정의 각 단계에서의 단면 개략도이다.
또한 표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 스퍼터링법, 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법, 진공 증착법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 원자층 퇴적(ALD: Atomic Layer Deposition)법 등을 사용하여 형성할 수 있다. CVD법은 플라스마 화학 기상 퇴적(PECVD)법이나 열 CVD법이어도 좋다. 열 CVD법의 예로서 유기 금속 화학 기상 퇴적(MOCVD: Metal Organic CVD)법을 사용하여도 좋다.
또한 표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)의 형성에는 스핀 코팅, 디핑, 스프레이 도포, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 닥터 나이프, 슬릿 코팅, 롤 코팅, 커튼 코팅, 나이프 코팅 등을 사용할 수 있다.
또한 표시 장치를 구성하는 박막을 가공하는 경우에는 포토리소그래피법 등을 사용하여 가공할 수 있다. 또는 차폐 마스크를 사용한 성막 방법에 의하여, 섬 형상의 박막을 형성하여도 좋다. 또는 나노 임프린트법, 샌드 블라스트법, 리프트 오프법 등에 의하여 박막을 가공하여도 좋다. 포토리소그래피법으로서는 예를 들어 다음 2가지 방법이 있다. 하나는 가공하고자 하는 박막 위에 감광성 레지스트 재료를 도포하고 포토 마스크를 통하여 노광한 후, 현상함으로써 레지스트 마스크를 형성하고, 에칭 등에 의하여 상기 박막을 가공하고, 레지스트 마스크를 제거하는 방법이다. 다른 하나는 감광성을 가지는 박막을 성막한 후, 노광, 현상을 수행하여 상기 박막을 원하는 형상으로 가공하는 방법이다.
포토리소그래피법에서는 노광에 사용하는 광으로서, 예를 들어 i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 또는 이들을 혼합시킨 광을 사용할 수 있다. 그 외에, 자외선이나 KrF 레이저 광, 또는 ArF 레이저 광 등을 사용할 수도 있다. 또한 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 또한 노광에 사용하는 광으로서, 극단 자외광(EUV: Extreme Ultra-violet)이나 X선을 사용하여도 좋다. 또한 노광에 사용하는 광 대신에 전자 빔을 사용할 수도 있다. 극단 자외광, X선, 또는 전자 빔을 사용하면 매우 미세한 가공을 수행할 수 있기 때문에 바람직하다. 또한 전자 빔 등의 빔을 주사하여 노광을 수행하는 경우에는, 포토마스크가 불필요하다.
박막의 에칭에는 드라이 에칭법, 웨트 에칭법, 샌드 블라스트법 등을 사용할 수 있다.
<트랜지스터 등의 형성>
먼저, 기판(701) 위에 도전층(301), 도전층(303), 및 도전층(305)을 형성한다. 도전층(301), 도전층(303), 및 도전층(305)은 도전막을 성막한 후 레지스트 마스크를 형성하고, 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성될 수 있다.
이어서, 기판(701), 도전층(301), 도전층(303), 및 도전층(305)을 덮어 절연층(311)을 형성한다.
다음으로, 반도체층(321), 반도체층(323), 및 반도체층(325)을 형성한다(도 20의 (A)). 반도체층(321), 반도체층(323), 및 반도체층(325)은 반도체막을 성막한 후에 레지스트 마스크를 형성하고, 상기 반도체막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성될 수 있다.
이어서, 절연층(331), 도전층(341), 도전층(351), 절연층(333), 도전층(343), 및 도전층(353)을 형성한다. 절연층(331) 및 절연층(333)이 되는 절연막, 도전층(341) 및 도전층(343)이 되는 도전막, 도전층(351) 및 도전층(353)이 되는 도전막을 각각 형성한 후, 레지스트 마스크를 형성하고, 상기 절연막 및 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써, 절연층(331), 도전층(341), 도전층(351), 절연층(333), 도전층(343), 및 도전층(353)을 형성할 수 있다.
이어서 절연층(361) 및 절연층(363)을 형성한다(도 20의 (B)).
이어서, 절연층(361) 및 절연층(363)에 개구를 형성하고, 도전층(371), 도전층(373a), 도전층(373b), 도전층(375), 도전층(377), 및 배선(760)을 형성한다. 도전층(371), 도전층(373a), 도전층(373b), 도전층(375), 도전층(377), 및 배선(760)은 도전층(301) 등과 같은 방법에 의하여 형성될 수 있다.
상술한 공정을 통하여, 신호선(710), 트랜지스터(750), 용량 소자(790), 및 트랜지스터(752)를 형성할 수 있다(도 20의 (C)). 이어서, 절연층(379)을 형성한다. 절연층(379)은 트랜지스터(750) 등의 보호막으로서의 기능을 가진다.
<절연층(770)의 형성>
이어서, 절연층(770)을 형성한다. 절연층(770)에 감광성 재료를 사용함으로써 포토리소그래피법 등에 의하여 개구를 형성할 수 있다. 또한 절연층(770)으로서 절연막을 성막한 후에 레지스트 마스크를 사용하여 절연막의 일부를 에칭하여 개구를 형성하여도 좋다. 절연층(770)에 유기 절연 재료를 사용하면, 그 상면의 평탄성을 높일 수 있기 때문에 바람직하다.
또한 절연층(770)으로서 무기 절연막을 사용하여도 좋다. 절연층(770)으로서는 질화 실리콘, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 질화 알루미늄, 산화질화 알루미늄, 또는 질화산화 알루미늄 등의 무기 절연 재료의 층을 단층으로 또는 적층하여 사용할 수 있다. 이에 의하여, 절연층(770)은 트랜지스터(750) 등의 보호층으로서 기능한다.
또한 절연층(770)을 무기 절연막과 유기 절연막의 적층 구조로 하여도 좋다.
이어서, FPC 단자부(708)의 배선(760) 위의 절연층(379)의 일부를 제거하여 배선(760)을 노출시킨다.
<도전층(772), 도전층(774)의 형성>
이어서, 절연층(770) 위에 도전층(772) 및 도전층(774)을 형성한다(도 21의 (A)). 도전층(772)은 절연층(770)이 가지는 개구를 통하여 트랜지스터(750)와 전기적으로 접속된다. 도전층(772) 및 도전층(774)은 도전층(301) 등과 같은 방법에 의하여 형성될 수 있다. 도전층(772) 및 도전층(774)에는 광에 대하여 반사성을 가지는 재료를 사용하는 것이 바람직하다. 예를 들어, 도전층(772) 및 도전층(774)에는 은, 팔라듐, 및 구리의 합금(APC라고도 함), 알루미늄, 타이타늄, 구리 등을 포함한 재료를 사용할 수 있다.
이어서, 도전층(772) 위 및 도전층(774) 위에 각각 도전성의 범프(791) 및 범프(793)를 형성한다(도 21의 (B)). 범프(791) 및 범프(793)에는 금, 은, 주석 등의 금속, 이들 금속을 가지는 합금, 도전성 수지 등의 이방 도전성 필름, 도전성 페이스트를 사용할 수 있다. 범프(791) 및 범프(793)에는 예를 들어 금을 적합하게 사용할 수 있다. 범프(791) 및 범프(793)의 형성에는 인쇄법, 전사법, 토출법 등을 사용할 수 있다.
<발광 소자(782)의 배치>
이어서, 발광 소자(782)를 범프(791) 및 범프(793) 위에 배치한다. 발광 소자(782)로서, 도 14에 예시한, 수평 구조의 페이스 다운형 LED 칩을 사용하는 것이 바람직하다. 배치 시, 발광 소자(782)의 음극 측의 전극과 양극 측의 전극이 각각 범프(791) 및 범프(793)와 접촉하도록 발광 소자(782)를 배치한다. 범프(791), 범프(793), 발광 소자(782), 도전층(772), 및 도전층(774)이 압접되어, 도전층(772) 및 도전층(774) 위에 발광 소자(782)가 고정된다. 이와 동시에, 도전층(772) 및 도전층(774)과 발광 소자(782)가 전기적으로 접속된다(도 22).
발광 소자(782)의 배치에, 앞의 실시형태에 나타낸 표시 장치의 제작 방법을 사용할 수 있다. 또한 발광 소자(782)의 배치에는 소정의 위치에서 발광 소자(782)를 들고, 이송하고, 소정의 위치에 두는 픽 앤드 플레이스(pick-and-place) 장치를 사용할 수 있다. 또는 발광 소자(782)의 배치에는 FSA(Fluidic Self Assembly) 방식을 사용하여도 좋다. FSA 방식에서는 도전층(772) 위 및 도전층(774)과 중첩된 영역에 발광 소자(782)에 맞는 오목 형상의 절연층을 형성하고, 액체 중에서 오목부에 발광 소자(782)를 자기 정합(self-aligned)적으로 배치한다. 본 발명의 일 형태에서는, 발광 소자(782)로서 사용하는 LED 칩은 1종류이기 때문에, 복수 종류를 사용하는 경우와 비교하여 발광 소자(782)의 배치가 용이해진다.
<차광층(795)의 형성>
이어서, 절연층(770), 발광 소자(782) 위에 차광층(795)이 되는 차광막을 형성한다(도 22). 차광막은, 금속 재료, 안료 또는 염료를 포함한 수지를 사용하여, 포토리소그래피법 등에 의하여 형성될 수 있다. 이때, 발광 소자(782) 위에도 차광막이 형성되도록 상기 차광막의 두께를 조정한다.
이어서, 차광층(795)이 되는 차광막의 일부를 제거하여 발광 소자(782)의 상면을 노출시킨다(도 23의 (A)). 차광막의 제거에는 드라이 에칭법 등을 사용할 수 있다. 본 발명의 일 형태에서는 발광 소자(782)로서 사용하는 LED 칩은 1종류이고 부화소 간에서 발광 소자(782)의 높이를 같게 할 수 있기 때문에, 용이하게 각 발광 소자(782)의 상면을 균일하게 노출시킬 수 있고 제조 비용을 억제할 수 있다. 즉, 본 발명의 일 형태에 의하여, 휘도 및 콘트라스트가 높고, 응답 속도가 빠르고, 또한 소비전력이 낮은 표시 장치를 낮은 제조 비용으로 얻을 수 있다.
<착색층(736), 형광체층(797)의 형성>
이어서, 기판(705) 위에 차광층(738) 및 착색층(736)을 형성한다.
차광층(738)에는 금속 재료 또는 수지 재료를 사용할 수 있다. 차광층(738)에 금속 재료를 사용하는 경우에는, 도전막을 성막한 후에 포토리소그래피법 등을 사용하여 불필요한 부분을 제거함으로써 형성할 수 있다. 또한 차광층(738)에 금속 재료, 안료 또는 염료를 포함하는 감광성의 수지 재료를 사용한 경우에는, 포토리소그래피법 등에 의하여 형성할 수 있다.
착색층(736)에는, 예를 들어 감광성의 수지 재료를 사용하는 것이 바람직하다. 착색층(736)은 기판(705) 및 차광층(738) 위에 재료를 도포한 후, 포토 마스크를 통하여 상기 재료를 노광하고, 형상 처리 후에 가열 처리를 수행함으로써 형성할 수 있다.
이어서, 착색층(736) 위에 형광체층(797)을 형성한다(도 23의 (B)). 형광체층(797)은, 예를 들어, 형광체가 혼합된 유기 수지층 등을 사용하여 스크린 인쇄법, 디스펜싱법 등에 의하여 형성할 수 있다.
<기판(701)과 기판(705)의 접합>
이어서, 기판(701) 및 기판(705) 중 어느 한쪽 또는 양쪽에 이들을 접착하는 접착층을 형성한다. 접착층은 화소가 배치되어 있는 영역을 둘러싸도록 형성된다. 접착층은, 예를 들어 스크린 인쇄법, 디스펜싱법 등에 의하여 형성할 수 있다. 접착층에는, 열 경화성 수지나 자외선 경화 수지 등을 사용할 수 있다. 또한 자외선에 의하여 임시적으로 경화시킨 후에 가열함으로써 경화되는 수지 등을 사용하여도 좋다. 또는 접착층에는 자외선 경화성과 열 경화성의 양쪽을 가지는 수지 등을 사용하여도 좋다.
이어서, 기판(701)과 기판(705)을 접합하고, 접착층을 경화시켜 밀봉막(732)을 형성한다. 접합은 감압 분위기하에서 수행하면 기판(701)과 기판(705) 사이에 기포 등이 혼입되는 것을 방지할 수 있기 때문에 바람직하다.
이어서, 배선(760) 위에 이방성 도전막(780)을 제공한다. 이방성 도전막(780) 위에 FPC(716)를 배치하고 열 압착함으로써, 배선(760)과 FPC(716)가 전기적으로 접속된다.
상술한 공정을 통하여, 표시 장치(700)를 형성할 수 있다(도 18).
<단면 구성예 2>
상술한 표시 장치(700)와는 상이한 구성예를 도 24에 나타내었다. 도 24는 도 17의 (A)의 일점쇄선 Q-R를 따르는 단면도이다. 도 24에 나타낸 표시 장치(700A)는 발광 소자(782)로서 도 15에 예시한 LED 패키지를 가지고, 또한 차광층(795) 및 형광체층(797)을 가지지 않는다는 점에서, 도 18에 나타낸 표시 장치(700)와 주로 다르다.
도 24에 나타낸 표시 장치(700A)의 제작 방법의 일례에 대하여, 도 25 및 도 26을 사용하여 설명한다. 도 25 및 도 26에 나타낸 각 도면은 표시 장치(700A)의 제작 방법에 따른 공정의 각 단계에서의 단면 개략도이다. 절연층(770)을 형성할 때까지는, 상술한 표시 장치(700)의 제작 방법의 설명을 원용할 수 있기 때문에 자세한 설명은 생략한다.
<도전층(772), 도전층(774)의 형성>
이어서, 절연층(770) 위에 도전층(772) 및 도전층(774)을 형성한다(도 25의 (A)). 도전층(772)은 절연층(770)이 가지는 개구를 통하여 트랜지스터(750)와 전기적으로 접속된다. 도전층(772) 및 도전층(774)은 도전층(301) 등과 같은 방법에 의하여 형성될 수 있다.
이어서, 도전층(772) 위 및 도전층(774) 위에 각각 도전성의 범프(791) 및 범프(793)를 형성한다(도 25의 (B)). 범프(791) 및 범프(793)로서, 금, 은, 주석 등의 금속, 이들 금속을 가지는 합금, 도전성 수지 등의 이방 도전성 필름, 도전성 페이스트를 사용할 수 있다. 범프(791) 및 범프(793)의 형성에는 인쇄법, 전사법, 토출법 등을 사용할 수 있다.
예를 들어, 범프(791) 및 범프(793)로서 은 페이스트를 사용하고, 도전층(772) 및 도전층(774)으로서 APC, 알루미늄, 타이타늄, 구리 중 어느 하나 이상을 사용할 수 있다. 이와 같은 구성으로 함으로써, 발광 소자(782)는 도전층(772) 및 도전층(774) 각각과 전기적으로 양호하게 접속할 수 있다.
<발광 소자(782)의 배치>
이어서, 발광 소자(782)를 범프(791) 및 범프(793) 위에 배치한다. 발광 소자(782)로서, 도 15에 예시한 표면 실장형 LED 패키지를 사용하는 것이 바람직하다. 배치 시, 발광 소자(782)의 음극 측의 전극과 양극 측의 전극이 각각 범프(791) 및 범프(793)와 접촉하도록 발광 소자(782)를 배치한다. 범프(791), 범프(793), 발광 소자(782), 도전층(772), 및 도전층(774)이 압접되어, 도전층(772) 및 도전층(774) 위에 발광 소자(782)가 고정된다. 이와 동시에, 도전층(772) 및 도전층(774)과, 발광 소자(782)가 전기적으로 접속된다(도 26의 (A)).
발광 소자(782)의 배치에는 픽 앤드 플레이스 장치를 사용할 수 있다. 또는 발광 소자(782)의 배치에 FSA 방식을 사용하여도 좋다. 본 발명의 일 형태에서는, 발광 소자(782)로서 사용하는 LED 칩은 1종류이기 때문에, 복수 종류를 사용하는 경우와 비교하여 발광 소자(782)의 배치가 용이해진다.
<착색층의 형성>
이어서, 기판(705) 위에 차광층(738) 및 착색층(736)을 형성한다(도 26의 (B)). 차광층(738) 및 착색층(736)은 상술한 표시 장치(700)의 제작 방법의 설명을 원용할 수 있기 때문에 자세한 설명은 생략한다.
<기판(701)과 기판(705)의 접합>
이어서, 기판(701) 및 기판(705) 중 어느 한쪽 또는 양쪽에 이들을 접착하는 접착층을 형성한다. 기판(701)과 기판(705)의 접합에 대해서는 상술한 표시 장치(700)의 제작 방법의 설명을 원용할 수 있기 때문에 자세한 설명은 생략한다.
이어서, 배선(760) 위에 이방성 도전막(780)을 제공한다. 이방성 도전막(780) 위에 FPC(716)를 배치하고 열 압착함으로써, 배선(760)과 FPC(716)가 전기적으로 접속된다.
상술한 공정을 통하여, 표시 장치(700A)를 형성할 수 있다(도 24).
<표시 장치에 입력 장치를 제공하는 구성예>
또한 도 18, 도 19, 및 도 24에 나타낸 표시 장치에 입력 장치를 제공하여도 좋다. 상기 입력 장치로서는 예를 들어 터치 센서 등이 있다.
예를 들어 센서의 방식으로서는 정전 용량 방식, 저항막 방식, 표면 탄성파 방식, 적외선 방식, 광학 방식, 감압 방식 등 다양한 방식을 사용할 수 있다. 또는 이들 중 2개 이상을 조합하여 사용하여도 좋다.
또한 터치 패널의 구성에는 입력 장치를 한 쌍의 기판 내측에 형성하는 소위 인셀형 터치 패널, 입력 장치를 표시 장치(700) 위에 형성하는 소위 온셀형 터치 패널, 또는 입력 장치를 표시 장치(700)에 접합하여 사용하는 소위 아웃셀형 터치 패널 등이 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는 앞의 실시형태에 나타낸 표시 장치에 사용할 수 있는 트랜지스터의 일례에 대하여 설명한다.
본 발명의 일 형태의 표시 장치는 보텀 게이트형 트랜지스터나 톱 게이트형 트랜지스터 등 다양한 형태의 트랜지스터를 사용하여 제작할 수 있다. 따라서 기존의 제조 라인에 맞추어, 사용하는 반도체층의 재료나 트랜지스터 구조를 용이하게 변경할 수 있다.
<보텀 게이트형 트랜지스터>
도 27의 (A1)은 보텀 게이트형 트랜지스터의 일종인 채널 보호형 트랜지스터(1810)의 채널 길이 방향에서의 단면도이다. 도 27의 (A1)에서, 트랜지스터(1810)는 기판(1771) 위에 형성되어 있다. 또한 트랜지스터(1810)는 기판(1771) 위에 절연층(1772)을 개재(介在)하여 전극(1746)을 가진다. 또한 전극(1746) 위에 절연층(1726)을 개재하여 반도체층(1742)을 가진다. 전극(1746)은 게이트 전극으로서 기능할 수 있다. 절연층(1726)은 게이트 절연층으로서 기능할 수 있다.
또한 반도체층(1742)의 채널 형성 영역 위에 절연층(1741)을 가진다. 또한 반도체층(1742)의 일부와 접촉하여 절연층(1726) 위에 전극(1744a) 및 전극(1744b)을 가진다. 전극(1744a)은 소스 전극 및 드레인 전극 중 한쪽으로서 기능할 수 있다. 전극(1744b)은 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능할 수 있다. 전극(1744a)의 일부 및 전극(1744b)의 일부는 절연층(1741) 위에 형성된다.
절연층(1741)은 채널 보호층으로서 기능할 수 있다. 채널 형성 영역 위에 절연층(1741)을 제공함으로써, 전극(1744a) 및 전극(1744b)의 형성 시에 반도체층(1742)이 노출되는 것을 방지할 수 있다. 따라서 전극(1744a) 및 전극(1744b)의 형성 시에, 반도체층(1742)의 채널 형성 영역이 에칭되는 것을 방지할 수 있다. 본 발명의 일 형태에 의하여 전기 특성이 양호한 트랜지스터를 실현할 수 있다.
또한 트랜지스터(1810)는 전극(1744a), 전극(1744b), 및 절연층(1741) 위에 절연층(1728)을 가지고, 절연층(1728) 위에 절연층(1729)을 가진다.
반도체층(1742)에 산화물 반도체를 사용하는 경우, 전극(1744a) 및 전극(1744b)에서 적어도 반도체층(1742)과 접촉하는 부분에, 반도체층(1742)의 일부로부터 산소를 빼앗아, 산소 결손을 발생시킬 수 있는 재료를 사용하는 것이 바람직하다. 반도체층(1742) 내에서 산소 결손이 발생한 영역은 캐리어 농도가 증가되므로, 상기 영역은 n형화되어, n형 영역(n+층)이 된다. 따라서 상기 영역은 소스 영역 또는 드레인 영역으로서 기능할 수 있다. 반도체층(1742)에 산화물 반도체를 사용하는 경우, 반도체층(1742)으로부터 산소를 빼앗아, 산소 결손을 발생시킬 수 있는 재료의 일례로서는 텅스텐, 타이타늄 등을 들 수 있다.
반도체층(1742)에 소스 영역 및 드레인 영역이 형성됨으로써, 전극(1744a) 및 전극(1744b)과 반도체층(1742)의 접촉 저항을 저감할 수 있다. 따라서 전계 효과 이동도나 문턱 전압 등의 트랜지스터의 전기 특성을 양호하게 할 수 있다.
반도체층(1742)에 실리콘 등의 반도체를 사용하는 경우에는, 반도체층(1742)과 전극(1744a) 사이 및 반도체층(1742)과 전극(1744b) 사이에, n형 반도체 또는 p형 반도체로서 기능하는 층을 제공하는 것이 바람직하다. n형 반도체 또는 p형 반도체로서 기능하는 층은 트랜지스터의 소스 영역 또는 드레인 영역으로서 기능할 수 있다.
절연층(1729)은 외부로부터 트랜지스터로의 불순물의 확산을 방지하거나, 또는 저감하는 기능을 가지는 재료를 사용하여 형성되는 것이 바람직하다. 또한 필요에 따라 절연층(1729)을 생략할 수도 있다.
도 27의 (A2)에 나타낸 트랜지스터(1811)는 절연층(1729) 위에 백 게이트 전극으로서 기능할 수 있는 전극(1723)을 가진다는 점에서 트랜지스터(1810)와 다르다. 전극(1723)은 전극(1746)과 같은 재료 및 방법으로 형성할 수 있다.
일반적으로 백 게이트 전극은 도전층으로 형성되고, 게이트 전극과 백 게이트 전극으로 반도체층의 채널 형성 영역을 끼우도록 배치된다. 따라서 백 게이트 전극은 게이트 전극과 같은 식으로 기능할 수 있다. 백 게이트 전극의 전위는 게이트 전극과 같은 전위로 하여도 좋고, 접지 전위(GND 전위)나 임의의 전위로 하여도 좋다. 또한 백 게이트 전극의 전위를 게이트 전극과 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터의 문턱 전압을 변화시킬 수 있다.
또한 전극(1746) 및 전극(1723)은 양쪽 모두 게이트 전극으로서 기능할 수 있다. 따라서 절연층(1726), 절연층(1741), 절연층(1728), 및 절연층(1729)은 각각이 게이트 절연층으로서 기능할 수 있다. 또한 전극(1723)은 절연층(1728)과 절연층(1729) 사이에 제공되어도 좋다.
또한 전극(1746) 및 전극(1723) 중 한쪽을 "게이트 전극"이라고 하는 경우, 다른 쪽을 "백 게이트 전극"이라고 한다. 예를 들어 트랜지스터(1811)에서 전극(1723)을 "게이트 전극"이라고 하는 경우, 전극(1746)을 "백 게이트 전극"이라고 한다. 또한 전극(1723)을 "게이트 전극"으로서 사용하는 경우에는, 트랜지스터(1811)를 톱 게이트형 트랜지스터의 일종으로 생각할 수 있다. 또한 전극(1746) 및 전극(1723) 중 어느 한쪽을 "제 1 게이트 전극"이라고 하고, 다른 쪽을 "제 2 게이트 전극"이라고 하는 경우가 있다.
반도체층(1742)을 끼워 전극(1746) 및 전극(1723)을 제공함으로써, 또한 전극(1746) 및 전극(1723)을 같은 전위로 함으로써, 반도체층(1742)에서 캐리어가 흐르는 영역이 막 두께 방향에서 더 커지기 때문에, 캐리어의 이동량이 증가된다. 이 결과, 트랜지스터(1811)의 온 전류가 커짐과 함께, 전계 효과 이동도가 높아진다.
따라서 트랜지스터(1811)는 점유 면적에 대하여 온 전류가 큰 트랜지스터이다. 즉 요구되는 온 전류에 대하여 트랜지스터(1811)의 점유 면적을 작게 할 수 있다. 본 발명의 일 형태에 의하여 트랜지스터의 점유 면적을 작게 할 수 있다. 그러므로 본 발명의 일 형태에 의하여 집적도가 높은 반도체 장치를 실현할 수 있다.
또한 게이트 전극과 백 게이트 전극은 도전층으로 형성되기 때문에, 트랜지스터의 외부에서 발생하는 전계가 채널이 형성되는 반도체층에 작용하지 않도록 하는 기능(특히 정전기 등에 대한 전계 차폐 기능)을 가진다. 또한 백 게이트 전극을 반도체층보다 크게 형성하여 백 게이트 전극으로 반도체층을 덮음으로써 전계 차폐 기능을 높일 수 있다.
또한 백 게이트 전극을 차광성을 가지는 도전막으로 형성함으로써, 백 게이트 전극 측으로부터 반도체층에 광이 입사하는 것을 방지할 수 있다. 따라서 반도체층의 광 열화를 방지하고, 트랜지스터의 문턱 전압이 시프트되는 등의 전기 특성의 열화를 방지할 수 있다.
본 발명의 일 형태에 의하여 신뢰성이 양호한 트랜지스터를 실현할 수 있다. 또한 신뢰성이 양호한 반도체 장치를 실현할 수 있다.
도 27의 (B1)은 도 27의 (A1)과는 다른 구성의 채널 보호형 트랜지스터(1820)의 채널 길이 방향에서의 단면도이다. 트랜지스터(1820)는 트랜지스터(1810)와 거의 같은 구조를 가지지만, 절연층(1741)이 반도체층(1742)의 단부를 덮는다는 점에서 다르다. 또한 반도체층(1742)과 중첩되는 절연층(1741)의 일부를 선택적으로 제거하여 형성한 개구부에서, 반도체층(1742)과 전극(1744a)이 전기적으로 접속되어 있다. 또한 반도체층(1742)과 중첩되는 절연층(1741)의 일부를 선택적으로 제거하여 형성한 다른 개구부에서, 반도체층(1742)과 전극(1744b)이 전기적으로 접속되어 있다. 절연층(1741)에서 채널 형성 영역과 중첩된 영역은 채널 보호층으로서 기능할 수 있다.
도 27의 (B2)에 나타낸 트랜지스터(1821)는 절연층(1729) 위에 백 게이트 전극으로서 기능할 수 있는 전극(1723)을 가진다는 점에서 트랜지스터(1820)와 다르다.
절연층(1729)을 제공함으로써, 전극(1744a) 및 전극(1744b)의 형성 시에 반도체층(1742)이 노출되는 것을 방지할 수 있다. 따라서 전극(1744a) 및 전극(1744b)의 형성 시에 반도체층(1742)이 얇아지는 것을 방지할 수 있다.
또한 트랜지스터(1820) 및 트랜지스터(1821)는, 트랜지스터(1810) 및 트랜지스터(1811)보다 전극(1744a)과 전극(1746) 사이의 거리와 전극(1744b)과 전극(1746) 사이의 거리가 길다. 따라서 전극(1744a)과 전극(1746) 사이에 발생하는 기생 용량을 작게 할 수 있다. 또한 전극(1744b)과 전극(1746) 사이에 발생하는 기생 용량을 작게 할 수 있다. 본 발명의 일 형태에 의하여 전기 특성이 양호한 트랜지스터를 실현할 수 있다.
도 27의 (C1)에 나타낸 트랜지스터(1825)는 보텀 게이트형 트랜지스터 중 하나인 채널 에칭형 트랜지스터(1825)의 채널 길이 방향에서의 단면도이다. 트랜지스터(1825)는 절연층(1741)을 사용하지 않고 전극(1744a) 및 전극(1744b)을 형성한다. 그러므로, 전극(1744a) 및 전극(1744b)의 형성 시에 노출되는 반도체층(1742)의 일부가 에칭되는 경우가 있다. 한편, 절연층(1741)을 제공하지 않기 때문에, 트랜지스터의 생산성을 높일 수 있다.
도 27의 (C2)에 나타낸 트랜지스터(1826)는 절연층(1729) 위에 백 게이트 전극으로서 기능할 수 있는 전극(1723)을 가진다는 점에서 트랜지스터(1825)와 다르다.
도 28의 (A1) 내지 (C2)에 트랜지스터(1810, 1811, 1820, 1821, 1825, 1826)의 채널 폭 방향에서의 단면도를 각각 나타내었다.
도 28의 (B2), (C2)에 나타낸 구조에서는, 게이트 전극과 백 게이트 전극이 접속되고, 게이트 전극과 백 게이트 전극의 전위가 같은 전위가 된다. 또한 반도체층(1742)은 게이트 전극과 백 게이트 전극 사이에 끼워져 있다.
게이트 전극 및 백 게이트 전극 각각의 채널 폭 방향의 길이는 반도체층(1742)의 채널 폭 방향의 길이보다 길고, 반도체층(1742)의 채널 폭 방향 전체는 절연층(1726, 1741, 1728, 1729)을 개재하여 게이트 전극 또는 백 게이트 전극으로 덮여 있다.
상기 구성으로 함으로써, 트랜지스터에 포함되는 반도체층(1742)을 게이트 전극 및 백 게이트 전극의 전계에 의하여 전기적으로 둘러쌀 수 있다.
트랜지스터(1821) 또는 트랜지스터(1826)와 같이, 게이트 전극 및 백 게이트 전극의 전계에 의하여, 채널 형성 영역이 형성되는 반도체층(1742)을 전기적으로 둘러싸는 트랜지스터의 디바이스 구조를 Surrounded channel(S-channel) 구조라고 부를 수 있다.
S-channel 구조로 함으로써, 게이트 전극 및 백 게이트 전극 중 한쪽 또는 양쪽에 의하여 채널을 유발시키기 위한 전계를 반도체층(1742)에 효과적으로 인가할 수 있기 때문에, 트랜지스터의 전류 구동 능력이 향상되어, 높은 온 전류 특성을 얻을 수 있다. 또한 온 전류를 높일 수 있기 때문에, 트랜지스터를 미세화할 수 있다. 또한 S-channel 구조로 함으로써, 트랜지스터의 기계적 강도를 높일 수 있다.
<톱 게이트형 트랜지스터>
도 29의 (A1)에 예시된 트랜지스터(1842)는 톱 게이트형 트랜지스터 중 하나이다. 트랜지스터(1842)는 절연층(1729)을 형성한 후에 전극(1744a) 및 전극(1744b)을 형성한다는 점에서 트랜지스터(1810)나 트랜지스터(1820)와 다르다. 전극(1744a) 및 전극(1744b)은 절연층(1728) 및 절연층(1729)에 형성한 개구부에서 반도체층(1742)과 전기적으로 접속된다.
또한 전극(1746)과 중첩되지 않는 절연층(1726)의 일부를 제거하고, 전극(1746)과 나머지 절연층(1726)을 마스크로서 사용하여 불순물을 반도체층(1742)에 도입함으로써, 반도체층(1742) 내에 자기 정합적으로 불순물 영역을 형성할 수 있다. 트랜지스터(1842)는 절연층(1726)이 전극(1746)의 단부를 넘어 연장되는 영역을 가진다. 반도체층(1742)에서 절연층(1726)을 통하여 불순물이 도입된 영역의 불순물 농도는 절연층(1726)을 통하지 않고 불순물이 도입된 영역보다 작다. 반도체층(1742)은 전극(1746)과 중첩되지 않는 영역에 LDD(Lightly Doped Drain) 영역이 형성된다.
도 29의 (A2)에 나타낸 트랜지스터(1843)는 전극(1723)을 가진다는 점에서 트랜지스터(1842)와 다르다. 트랜지스터(1843)는 기판(1771) 위에 형성된 전극(1723)을 가진다. 전극(1723)은 절연층(1772)을 개재하여 반도체층(1742)과 중첩된 영역을 가진다. 전극(1723)은 백 게이트 전극으로서 기능할 수 있다.
또한 도 29의 (B1)에 나타낸 트랜지스터(1844) 및 도 29의 (B2)에 나타낸 트랜지스터(1845)에서와 같이, 전극(1746)과 중첩되지 않는 영역의 절연층(1726)을 모두 제거하여도 좋다. 또한 도 29의 (C1)에 나타낸 트랜지스터(1846) 및 도 29의 (C2)에 나타낸 트랜지스터(1847)에서와 같이, 절연층(1726)을 남겨도 좋다.
트랜지스터(1843) 내지 트랜지스터(1847)에서도, 전극(1746)을 형성한 후에, 전극(1746)을 마스크로서 사용하여 불순물을 반도체층(1742)에 도입함으로써, 반도체층(1742)에 자기 정합적으로 불순물 영역을 형성할 수 있다. 본 발명의 일 형태에 의하여 전기 특성이 양호한 트랜지스터를 실현할 수 있다. 또한 본 발명의 일 형태에 의하여 집적도가 높은 반도체 장치를 실현할 수 있다.
도 30의 (A1) 내지 (C2)에 트랜지스터(1842, 1843, 1844, 1845, 1846, 1847)의 채널 폭 방향에서의 단면도를 각각 나타내었다.
트랜지스터(1843), 트랜지스터(1845), 및 트랜지스터(1847)는 각각 앞에서 설명한 S-channel 구조를 가진다. 다만, 이에 한정되지 않고, 트랜지스터(1843), 트랜지스터(1845), 및 트랜지스터(1847)를 S-channel 구조로 하지 않아도 된다.
아래에서는, 트랜지스터의 채널 형성 영역에 적합하게 사용할 수 있는 금속 산화물에 대하여 설명한다.
트랜지스터에 사용하는 반도체 재료로서는 에너지 갭이 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상인 금속 산화물을 사용할 수 있다. 대표적인 예로서는 인듐을 포함한 금속 산화물 등이 있고, 예를 들어, 후술되는 CAC-OS 등을 사용할 수 있다.
실리콘보다 밴드갭이 넓고, 또한 캐리어 농도가 작은 금속 산화물을 사용한 트랜지스터는 오프 전류가 낮기 때문에, 트랜지스터에 직렬로 접속된 용량 소자에 축적된 전하가 장기간 유지될 수 있다.
반도체층은 예를 들어 인듐, 아연, 및 M(알루미늄, 타이타늄, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 세륨, 주석, 네오디뮴, 또는 하프늄 등의 금속)을 포함한 In-M-Zn계 산화물로 표기되는 막으로 할 수 있다.
반도체층을 구성하는 금속 산화물이 In-M-Zn계 산화물인 경우, In-M-Zn 산화물을 성막하기 위하여 사용되는 스퍼터링 타깃의 금속 원소의 원자수비는 In≥M, Zn≥M을 만족시키는 것이 바람직하다. 이와 같은 스퍼터링 타깃의 금속 원소의 원자수비로서, In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4.1, In:M:Zn=5:1:6, In:M:Zn=5:1:7, In:M:Zn=5:1:8 등이 바람직하다. 또한 성막되는 반도체층의 원자수비는 각각 상기 스퍼터링 타깃에 포함되는 금속 원소의 원자수비의 ±40%의 변동을 포함한다.
특히, 금속 산화물에 포함되는 수소는 금속 원자와 결합된 산소와 반응하여 물이 되기 때문에, 금속 산화물 내에 산소 결손을 형성하는 경우가 있다. 금속 산화물 내의 채널 형성 영역에 산소 결손이 포함되면, 트랜지스터는 노멀리 온 특성이 되는 경우가 있다. 또한 산소 결손에 수소가 들어간 결함은 도너로서 기능하고, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합된 산소와 결합하여, 캐리어인 전자가 생성되는 경우가 있다. 따라서 수소가 많이 포함되는 금속 산화물을 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다.
산소 결손에 수소가 들어간 결함은 금속 산화물의 도너로서 기능할 수 있다. 그러나 상기 결함을 정량적으로 평가하는 것은 어렵다. 그러므로 금속 산화물에서는 도너 농도가 아니라 캐리어 농도로 평가되는 경우가 있다. 따라서 본 명세서 등에서는 금속 산화물의 파라미터로서 도너 농도가 아니라 전계가 인가되지 않는 상태를 상정한 캐리어 농도를 사용하는 경우가 있다. 즉 본 명세서 등에 기재된 "캐리어 농도"는 "도너 농도"라고 바꿔 말할 수 있는 경우가 있다.
또한 금속 산화물 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 금속 산화물에서 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)으로 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더욱 바람직하게는 1×1018atoms/cm3 미만으로 한다. 수소 등의 불순물이 충분히 저감된 금속 산화물을 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
또한 채널 형성 영역으로서 기능하는 금속 산화물의 캐리어 농도는 1×1018cm-3 이하인 것이 바람직하고, 1×1017cm-3 미만인 것이 더 바람직하고, 1×1016cm-3 미만인 것이 더욱 바람직하고, 1×1013cm-3 미만인 것이 더더욱 바람직하고, 1×1012cm-3 미만인 것이 나아가 더더욱 바람직하다. 또한 채널 형성 영역으로서 기능하는 금속 산화물의 캐리어 농도의 하한값에 대해서는 특별히 한정되지 않고, 예를 들어 1×10-9cm-3으로 할 수 있다.
상기 금속 산화물을 고순도 진성 또는 실질적으로 고순도 진성인 금속 산화물이라고 부른다. 상기 금속 산화물은 결함 준위 밀도가 낮기 때문에 안정적인 특성을 가지는 산화물 반도체라고 할 수 있다.
또한 이들에 한정되지 않고, 필요로 하는 트랜지스터의 반도체 특성 및 전기 특성(전계 효과 이동도, 문턱 전압 등)에 따라 적절한 조성의 금속 산화물을 사용하면 좋다. 또한 필요로 하는 트랜지스터의 반도체 특성을 얻기 위하여, 반도체층의 캐리어 농도나 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자간 거리, 밀도 등을 적절한 것으로 하는 것이 바람직하다.
반도체층을 구성하는 금속 산화물에서, 14족 원소 중 하나인 실리콘이나 탄소가 포함되면, 반도체층에서 산소 결손이 증가되어 n형화된다. 그러므로, 반도체층에서의 실리콘이나 탄소의 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 알칼리 금속 및 알칼리 토금속은 금속 산화물과 결합되면 캐리어를 생성하는 경우가 있고, 트랜지스터의 오프 전류가 증대되는 경우가 있다. 이 때문에 반도체층에서의 이차 이온 질량 분석법에 의하여 얻어지는 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 반도체층을 구성하는 금속 산화물에 질소가 포함되면, 캐리어인 전자가 생기고 캐리어 농도가 증가되므로 n형화되기 쉽다. 이 결과, 질소가 포함되는 금속 산화물을 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 반도체층에서의 이차 이온 질량 분석법에 의하여 얻어지는 질소 농도는 5×1018atoms/cm3 이하로 하는 것이 바람직하다.
산화물 반도체는 단결정 산화물 반도체와 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는 CAAC-OS(c-axis-aligned crystalline oxide semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체 등이 있다.
또한 본 발명의 일 형태에 개시되는 트랜지스터의 반도체층에는 CAC-OS(Cloud-Aligned Composite oxide semiconductor)를 사용하여도 좋다.
또한 본 발명의 일 형태에 개시되는 트랜지스터의 반도체층은 상술한 비단결정 산화물 반도체 또는 CAC-OS를 바람직하게 사용할 수 있다. 또한 비단결정 산화물 반도체로서는 nc-OS 또는 CAAC-OS를 적합하게 사용할 수 있다.
또한 본 발명의 일 형태에서는 트랜지스터의 반도체층으로서 CAC-OS를 사용하는 것이 바람직하다. CAC-OS를 사용함으로써 트랜지스터에 높은 전기 특성 또는 높은 신뢰성을 부여할 수 있다.
또한 반도체층이 CAAC-OS의 영역, 다결정 산화물 반도체의 영역, nc-OS의 영역, a-like OS의 영역, 및 비정질 산화물 반도체의 영역 중 2종류 이상을 가지는 혼합막이어도 좋다. 혼합막은 예를 들어 상술한 영역 중 어느 2종류 이상의 영역을 포함하는 단층 구조 또는 적층 구조를 가지는 경우가 있다.
아래에서는, 본 발명의 일 형태에 개시되는 트랜지스터에 사용할 수 있는 CAC-OS의 구성에 대하여 설명한다.
CAC-OS란, 예를 들어 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 편재한 재료의 한 구성이다. 또한 아래에서는, 금속 산화물에 하나 또는 하나 이상의 금속 원소가 편재하고, 상기 금속 원소를 가지는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 이 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 금속 산화물은 적어도 인듐을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
예를 들어 In-Ga-Zn 산화물에서의 CAC-OS(CAC-OS 중에서도 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 불러도 좋음)란, 인듐 산화물(이하, InOX1(X1은 0보다 큰 실수(實數))로 함) 또는 인듐 아연 산화물(이하, InX2ZnY2OZ2(X2, Y2, 및 Z2는 0보다 큰 실수)로 함)과, 갈륨 산화물(이하, GaOX3(X3은 0보다 큰 실수)으로 함) 또는 갈륨 아연 산화물(이하, GaX4ZnY4OZ4(X4, Y4, 및 Z4는 0보다 큰 실수)로 함) 등으로 재료가 분리됨으로써 모자이크 패턴이 되고, 모자이크 패턴의 InOX1 또는 InX2ZnY2OZ2가 막 내에 균일하게 분포된 구성(이하, 클라우드상이라고도 함)이다.
즉 CAC-OS는 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 혼합된 구성을 가지는 복합 금속 산화물이다. 또한 본 명세서에서 예를 들어 제 1 영역의 원소 M에 대한 In의 원자수비가 제 2 영역의 원소 M에 대한 In의 원자수비보다 큰 것을, 제 1 영역은 제 2 영역과 비교하여 In의 농도가 높다고 한다.
또한 IGZO는 통칭이며, In, Ga, Zn, 및 O로 이루어지는 하나의 화합물을 말하는 경우가 있다. 대표적인 예로서, InGaO3(ZnO)m1(m1은 자연수) 또는 In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1, m0은 임의의 수)으로 나타내어지는 결정성 화합물을 들 수 있다.
상기 결정성 화합물은 단결정 구조, 다결정 구조, 또는 CAAC 구조를 가진다. 또한 CAAC 구조는 복수의 IGZO의 나노 결정이 c축 배향을 가지고, 또한 a-b면에서는 배향하지 않고 연결된 결정 구조이다.
한편, CAC-OS는 금속 산화물의 재료 구성에 관한 것이다. CAC-OS란 In, Ga, Zn, 및 O를 포함한 재료 구성에서, 일부에 Ga을 주성분으로 하는 나노 입자상으로 관찰되는 영역과, 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 각각 모자이크 패턴으로 무작위로 분산되어 있는 구성을 말한다. 따라서, CAC-OS에서 결정 구조는 부차적인 요소이다.
또한 CAC-OS는 조성이 상이한 2종류 이상의 막의 적층 구조를 포함하지 않는 것으로 한다. 예를 들어 In을 주성분으로 하는 막과, Ga를 주성분으로 하는 막의 2층으로 이루어지는 구조는 포함하지 않는다.
또한 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역에서는, 명확한 경계를 관찰할 수 없는 경우가 있다.
또한 갈륨 대신에 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등 중에서 선택된 1종류 또는 복수 종류가 포함되어 있는 경우, CAC-OS는 일부에 상기 금속 원소를 주성분으로 하는 나노 입자상으로 관찰되는 영역과, 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 각각 모자이크 패턴으로 무작위로 분산되어 있는 구성을 말한다.
CAC-OS는 예를 들어, 기판을 의도적으로 가열하지 않는 조건으로, 스퍼터링법에 의하여 형성할 수 있다. 또한 CAC-OS를 스퍼터링법에 의하여 형성하는 경우, 성막 가스로서 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스 중에서 선택된 어느 하나 또는 복수를 사용하면 좋다. 또한 성막 시의 성막 가스의 총유량에 대한 산소 가스의 유량비는 낮을수록 바람직하고, 예를 들어 산소 가스의 유량비를 0% 이상 30% 미만, 바람직하게는 0% 이상 10% 이하로 하는 것이 바람직하다.
CAC-OS는 X선 회절(XRD: X-ray diffraction) 측정법 중 하나인 Out-of-plane법에 의한 θ/2θ 스캔을 사용하여 측정하였을 때 명확한 피크가 관찰되지 않는다는 특징을 가진다. 즉 X선 회절 측정으로부터 측정 영역의 a-b면 방향 및 c축 방향의 배향이 보이지 않는 것을 알 수 있다.
또한 CAC-OS는 프로브 직경이 1nm인 전자선(나노 빔 전자선이라고도 함)을 조사함으로써 얻어지는 전자선 회절 패턴에서, 링 형상으로 휘도가 높은 영역(링 영역)이 관측되고, 상기 링 영역에 복수의 휘점이 관측된다. 따라서 전자선 회절 패턴으로부터 CAC-OS의 결정 구조는 평면 방향 및 단면 방향에서 배향성을 가지지 않는 nc(nano-crystal) 구조를 가진다는 것을 알 수 있다.
또한 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑에 의하여, GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 편재하고 혼합되어 있는 구조를 가진다는 것을 확인할 수 있다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과는 상이한 구조이고, IGZO 화합물과는 상이한 성질을 가진다. 즉 CAC-OS는 GaOX3 등이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역으로 서로 상분리(相分離)되어, 각 원소를 주성분으로 하는 영역이 모자이크 패턴인 구조를 가진다.
여기서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역은 GaOX3 등이 주성분인 영역과 비교하여 도전성이 높은 영역이다. 즉, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역을 캐리어가 흐름으로써, 금속 산화물로서의 도전성이 발현된다. 따라서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 금속 산화물 내에 클라우드상으로 분포됨으로써, 높은 전계 효과 이동도(μ)를 실현할 수 있다.
한편, GaOX3 등이 주성분인 영역은 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역과 비교하여 절연성이 높은 영역이다. 즉, GaOX3 등이 주성분인 영역이 금속 산화물 내에 분포됨으로써, 누설 전류를 억제하여 양호한 스위칭 동작을 실현할 수 있다.
따라서 CAC-OS를 반도체 소자에 사용한 경우, GaOX3 등에 기인하는 절연성과, InX2ZnY2OZ2 또는 InOX1에 기인하는 도전성이 상보적으로 작용함으로써, 높은 온 전류(Ion) 및 높은 전계 효과 이동도(μ)를 실현할 수 있다.
또한 CAC-OS를 사용한 반도체 소자는 신뢰성이 높다. 따라서, CAC-OS는 디스플레이를 비롯한 다양한 반도체 장치에 최적이다.
또한 반도체층에 CAC-OS를 가지는 트랜지스터는 전계 효과 이동도가 높고, 또한 구동 능력이 높기 때문에, 상기 트랜지스터를 구동 회로, 대표적으로는 게이트 신호를 생성하는 주사선 구동 회로에 사용함으로써 베젤이 좁은(슬림 베젤이라고도 함) 표시 장치를 제공할 수 있다. 또한 상기 트랜지스터를, 표시 장치가 가지는 신호선 구동 회로(특히 신호선 구동 회로가 가지는 시프트 레지스터의 출력 단자와 접속되는 디멀티플렉서)에 사용함으로써, 표시 장치와 접속되는 배선수가 적은 표시 장치를 제공할 수 있다.
또한 반도체층에 CAC-OS를 가지는 트랜지스터는 저온 폴리 실리콘을 사용한 트랜지스터와 달리 레이저 결정화 공정이 불필요하다. 이로써 대면적 기판을 사용한 표시 장치이어도 제조 비용을 저감할 수 있다. 또한 울트라 하이비전("4K 해상도", "4K2K", "4K"), 슈퍼 하이비전("8K 해상도", "8K4K", "8K")과 같이 해상도가 높은 대형의 표시 장치에서, 반도체층에 CAC-OS를 가지는 트랜지스터를 구동 회로 및 표시부에 사용함으로써, 단시간에 기록할 수 있고 표시 불량을 저감할 수 있어 바람직하다.
또는 트랜지스터의 채널이 형성되는 반도체에 실리콘을 사용하여도 좋다. 실리콘으로서 비정질 실리콘을 사용하여도 좋지만 특히 결정성을 가지는 실리콘을 사용하는 것이 바람직하다. 예를 들어, 미결정 실리콘, 다결정 실리콘, 단결정 실리콘 등을 사용하는 것이 바람직하다. 특히, 다결정 실리콘은 단결정 실리콘에 비하여 저온에서 형성할 수 있고, 또한 비정질 실리콘에 비하여 높은 전계 효과 이동도와 높은 신뢰성을 가진다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는 본 발명의 일 형태의 표시 장치에 대하여 설명한다.
도 31의 (A)에 나타낸 표시 장치는 화소부(502)와, 구동 회로부(504)와, 보호 회로(506)와, 단자부(507)를 가진다. 또한 보호 회로(506)가 제공되지 않는 구성으로 하여도 좋다.
화소부(502)나 구동 회로부(504)가 가지는 트랜지스터로서, 본 발명의 일 형태의 트랜지스터를 적용할 수 있다. 또한 보호 회로(506)에도 본 발명의 일 형태의 트랜지스터를 적용하여도 좋다.
화소부(502)는 X행 Y열(X, Y는 각각 독립적으로 2 이상의 자연수)로 배치된 복수의 표시 소자를 구동시키는 복수의 화소 회로(501)를 가진다.
구동 회로부(504)는 주사선(GL_1 내지 GL_X)에 주사 신호를 출력하는 게이트 드라이버(504a), 데이터선(DL_1 내지 DL_Y)에 데이터 신호를 공급하는 소스 드라이버(504b) 등의 구동 회로를 가진다. 게이트 드라이버(504a)는 적어도 시프트 레지스터를 가지는 구성으로 하면 좋다. 또한 소스 드라이버(504b)는 예를 들어 복수의 아날로그 스위치 등을 사용하여 구성된다. 또한 시프트 레지스터 등을 사용하여 소스 드라이버(504b)를 구성하여도 좋다.
단자부(507)란 외부의 회로로부터 표시 장치에 전원, 제어 신호, 및 화상 신호 등을 입력하기 위한 단자가 제공된 부분을 말한다.
보호 회로(506)는, 보호 회로가 접속되는 배선에 일정한 범위 외의 전위가 공급되었을 때, 상기 배선과 다른 배선을 도통 상태로 하는 회로이다. 도 31의 (A)에 나타낸 보호 회로(506)는 예를 들어 게이트 드라이버(504a)와 화소 회로(501) 사이의 배선인 주사선(GL_1 내지 GL_X) 또는 소스 드라이버(504b)와 화소 회로(501) 사이의 배선인 데이터선(DL_1 내지 DL_Y) 등의 각종 배선에 접속된다.
또한 게이트 드라이버(504a)와 소스 드라이버(504b)는 각각 화소부(502)와 같은 기판 위에 제공되어 있어도 좋고, 게이트 드라이버 회로 또는 소스 드라이버 회로가 별도로 형성된 기판(예를 들어, 단결정 반도체막, 다결정 반도체막으로 형성된 구동 회로 기판)을 COG나 TAB(Tape Automated Bonding)에 의하여 기판에 실장하는 구성으로 하여도 좋다.
또한 도 31의 (A)에 나타낸 복수의 화소 회로(501)는 예를 들어 도 31의 (B)에 나타낸 구성으로 할 수 있다. 도 31의 (B)에 나타낸 화소 회로(501)는 트랜지스터(552)와, 트랜지스터(554)와, 용량 소자(562)와, 발광 소자(572)를 가진다. 또한 화소 회로(501)에는 데이터선(DL_n), 주사선(GL_m), 전위 공급선(VL_a), 전위 공급선(VL_b) 등이 접속되어 있다.
또한 전위 공급선(VL_a) 및 전위 공급선(VL_b) 중 한쪽에는 고전원 전위(VDD)가 공급되고, 다른 쪽에는 저전원 전위(VSS)가 공급된다. 트랜지스터(554)의 게이트에 공급되는 전위에 따라 발광 소자(572)를 흐르는 전류가 제어됨으로써 발광 소자(572)로부터의 발광 휘도가 제어된다.
도 31의 (B)에 나타낸 화소 회로(501) 내의 트랜지스터(554)로서, n채널형 트랜지스터를 사용하는 예를 도 32의 (A)에 나타내었다. 도 32의 (A)에 나타낸 화소 회로(501)는 트랜지스터(552)와, 트랜지스터(554a)와, 용량 소자(562)와, 발광 소자(572a)를 가진다. 트랜지스터(552)는 n채널형 트랜지스터이고, 트랜지스터(554a)는 n채널형 트랜지스터이다. 예를 들어, 트랜지스터(552)로서 앞의 실시형태에 나타낸 채널 형성 영역에 산화물 반도체를 가지는 트랜지스터를 적용하고, 트랜지스터(554a)로서 채널 형성 영역에 실리콘을 가지는 트랜지스터를 적용할 수 있다.
또한 예를 들어 트랜지스터(552) 및 트랜지스터(554a)로서, 앞의 실시형태에 나타낸 채널 형성 영역에 산화물 반도체를 가지는 트랜지스터를 적용할 수 있다. 이와 같은 구성으로 함으로써, 트랜지스터가 화소 내에서 차지하는 면적이 작아지기 때문에, 매우 고정세(高精細)한 화상을 표시할 수 있다.
도 32의 (A)에 나타낸 화소 회로(501)에서 트랜지스터(552)의 소스 및 드레인 중 한쪽은 데이터선(DL_n)과 전기적으로 접속된다. 트랜지스터(552)의 소스 및 드레인 중 다른 쪽은 용량 소자(562)의 한쪽 전극 및 트랜지스터(554a)의 게이트와 전기적으로 접속된다. 용량 소자(562)의 다른 쪽 전극은 전위 공급선(VL_a)과 전기적으로 접속된다. 트랜지스터(552)의 게이트는 주사선(GL_m)과 전기적으로 접속된다. 트랜지스터(554a)의 소스 및 드레인 중 한쪽은 전위 공급선(VL_a)과 전기적으로 접속된다. 트랜지스터(554a)의 소스 및 드레인 중 다른 쪽은 발광 소자(572a)의 한쪽 전극과 전기적으로 접속된다. 발광 소자(572a)의 다른 쪽 전극은 전위 공급선(VL_b)과 전기적으로 접속된다. 전위 공급선(VL_a)에는 저전원 전위(VSS)가 공급되고, 전위 공급선(VL_b)에는 고전원 전위(VDD)가 공급된다.
도 32의 (A)에 나타낸 화소 회로(501)와는 상이한 구성을 도 32의 (B)에 나타내었다. 도 32의 (B)에 나타낸 화소 회로(501)에서 트랜지스터(552)의 소스 및 드레인 중 한쪽은 데이터선(DL_n)과 전기적으로 접속된다. 트랜지스터(552)의 소스 및 드레인 중 다른 쪽은 용량 소자(562)의 한쪽 전극 및 트랜지스터(554a)의 게이트와 전기적으로 접속된다. 트랜지스터(552)의 게이트는 주사선(GL_m)과 전기적으로 접속된다. 트랜지스터(554a)의 소스 및 드레인 중 한쪽은 전위 공급선(VL_a)과 전기적으로 접속된다. 트랜지스터(554a)의 소스 및 드레인 중 다른 쪽은 용량 소자(562)의 다른 쪽 전극 및 발광 소자(572a)의 한쪽 전극과 전기적으로 접속된다. 발광 소자(572a)의 다른 쪽 전극은 전위 공급선(VL_b)과 전기적으로 접속된다. 전위 공급선(VL_a)에는 고전원 전위(VDD)가 공급되고, 전위 공급선(VL_b)에는 저전원 전위(VSS)가 공급된다.
도 31의 (B)에 나타낸 화소 회로(501) 내의 트랜지스터(554)로서, p채널형 트랜지스터를 사용하는 예를 도 32의 (C)에 나타내었다. 도 32의 (C)에 나타낸 화소 회로(501)는 트랜지스터(552)와, 트랜지스터(554b)와, 용량 소자(562)와, 발광 소자(572a)를 가진다. 트랜지스터(552)는 n채널형 트랜지스터이고, 트랜지스터(554b)는 p채널형 트랜지스터이다. 예를 들어, 트랜지스터(552)로서 앞의 실시형태에 나타낸 채널 형성 영역에 산화물 반도체를 가지는 트랜지스터를 적용하고, 트랜지스터(554b)로서 채널 형성 영역에 실리콘을 가지는 트랜지스터를 적용할 수 있다.
도 32의 (C)에 나타낸 화소 회로(501)에서 트랜지스터(552)의 소스 및 드레인 중 한쪽은 데이터선(DL_n)과 전기적으로 접속된다. 트랜지스터(552)의 소스 및 드레인 중 다른 쪽은 용량 소자(562)의 한쪽 전극 및 트랜지스터(554b)의 게이트와 전기적으로 접속된다. 용량 소자(562)의 다른 쪽 전극은 전위 공급선(VL_a)과 전기적으로 접속된다. 트랜지스터(552)의 게이트는 주사선(GL_m)과 전기적으로 접속된다. 트랜지스터(554b)의 소스 및 드레인 중 한쪽은 전위 공급선(VL_a)과 전기적으로 접속된다. 트랜지스터(554a)의 소스 및 드레인 중 다른 쪽은 발광 소자(572a)의 한쪽 전극과 전기적으로 접속된다. 발광 소자(572a)의 다른 쪽 전극은 전위 공급선(VL_b)과 전기적으로 접속된다. 전위 공급선(VL_a)에는 고전원 전위(VDD)가 공급되고, 전위 공급선(VL_b)에는 저전원 전위(VSS)가 공급된다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 6)
화소에 표시되는 계조를 보정하기 위한 메모리를 가지는 화소 회로와, 이를 가지는 표시 장치에 대하여 설명한다. 앞의 실시형태에서 예시한 트랜지스터는 아래에 예시하는 화소 회로에 사용되는 트랜지스터에 적용할 수 있다.
<회로 구성>
도 33의 (A)에 화소 회로(400)의 회로도를 나타내었다. 화소 회로(400)는 트랜지스터(M1), 트랜지스터(M2), 용량 소자(C1), 및 회로(401)를 가진다. 또한 화소 회로(400)에는 배선(S1), 배선(S2), 배선(G1), 및 배선(G2)이 접속된다.
트랜지스터(M1)는 게이트가 배선(G1)에 접속되고, 소스 및 드레인 중 한쪽이 배선(S1)에 접속되고, 소스 및 드레인 중 다른 쪽이 용량 소자(C1)의 한쪽 전극과 접속된다. 트랜지스터(M2)는 게이트가 배선(G2)에 접속되고, 소스 및 드레인 중 한쪽이 배선(S2)에 접속되고, 소스 및 드레인 중 다른 쪽이 용량 소자(C1)의 다른 쪽 전극 및 회로(401)에 접속된다.
회로(401)는 적어도 하나의 표시 소자를 포함하는 회로이다. 표시 소자로서 LED 소자를 적용할 수 있다.
트랜지스터(M1)와 용량 소자(C1)를 접속하는 노드를 N1로 하고, 트랜지스터(M2)와 회로(401)를 접속하는 노드를 N2로 한다.
화소 회로(400)는 트랜지스터(M1)를 오프 상태로 함으로써 노드(N1)의 전위를 유지할 수 있다. 또한 트랜지스터(M2)를 오프 상태로 함으로써 노드(N2)의 전위를 유지할 수 있다. 또한 트랜지스터(M2)를 오프 상태로 한 상태로 트랜지스터(M1)를 통하여 노드(N1)에 소정의 전위를 기록함으로써, 용량 소자(C1)를 통한 용량 결합에 의하여 노드(N1)의 전위의 변위에 따라 노드(N2)의 전위를 변화시킬 수 있다.
여기서, 트랜지스터(M1), 트랜지스터(M2) 중 한쪽 또는 양쪽에 앞의 실시형태에서 예시한 산화물 반도체가 적용된 트랜지스터를 적용할 수 있다. 그러므로 오프 전류가 매우 낮기 때문에 노드(N1) 및 노드(N2)의 전위가 장기간 유지될 수 있다. 또한 각 노드의 전위를 유지하는 기간이 짧은 경우(구체적으로는 프레임 주파수가 30Hz 이상인 경우 등)에는 실리콘 등의 반도체를 적용한 트랜지스터를 사용하여도 좋다.
<구동 방법예>
이어서, 도 33의 (B)를 사용하여 화소 회로(400)의 동작 방법의 일례를 설명한다. 도 33의 (B)는 화소 회로(400)의 동작에 따른 타이밍 차트이다. 또한 여기서는 설명을 간단하게 하기 위하여 배선 저항 등의 각종 저항, 트랜지스터나 배선 등의 기생 용량, 및 트랜지스터의 문턱 전압 등의 영향은 고려하지 않는다.
도 33의 (B)에 나타낸 동작에서는, 1 프레임 기간을 기간 T1과 기간 T2로 나눈다. 기간 T1은 노드(N2)에 전위를 기록하는 기간이고, 기간 T2는 노드(N1)에 전위를 기록하는 기간이다.
[기간 T1]
기간 T1에서는, 배선(G1)과 배선(G2)의 양쪽에 트랜지스터를 온 상태로 하는 전위를 공급한다. 또한 배선(S1)에는 고정 전위인 전위(Vref)를 공급하고, 배선(S2)에는 제 1 데이터 전위(Vw)를 공급한다.
노드(N1)에는 트랜지스터(M1)를 통하여 배선(S1)으로부터 전위(Vref)가 공급된다. 또한 노드(N2)에는 트랜지스터(M2)를 통하여 제 1 데이터 전위(Vw)가 공급된다. 따라서 용량 소자(C1)에 전위차(Vw-Vref)가 유지된 상태가 된다.
[기간 T2]
이어서, 기간 T2에서는, 배선(G1)에 트랜지스터(M1)를 온 상태로 하는 전위를 공급하고, 배선(G2)에 트랜지스터(M2)를 오프 상태로 하는 전위를 공급한다. 또한 배선(S1)에는 제 2 데이터 전위(Vdata)를 공급한다. 배선(S2)은 소정의 정전위가 공급되거나 또는 부유 상태가 되어도 좋다.
노드(N1)에는 트랜지스터(M1)를 통하여 제 2 데이터 전위(Vdata)가 공급된다. 이때 용량 소자(C1)에 의한 용량 결합에 의하여 제 2 데이터 전위(Vdata)에 따라 노드(N2)의 전위가 전위(dV)만큼 변화된다. 즉 회로(401)에는 제 1 데이터 전위(Vw)와 전위(dV)를 합한 전위가 입력된다. 또한 도 33의 (B)에는 dV를 양의 값으로 나타내었지만, 음의 값이어도 좋다. 즉 전위(Vdata)가 전위(Vref)보다 낮아도 좋다.
여기서 전위(dV)는 용량 소자(C1)의 용량값과 회로(401)의 용량값에 의하여 실질적으로 결정된다. 용량 소자(C1)의 용량값이 회로(401)의 용량값보다 충분히 큰 경우, 전위(dV)는 제 2 데이터 전위(Vdata)에 가까운 전위가 된다.
이와 같이, 화소 회로(400)는 2종류의 데이터 신호를 조합하여, 표시 소자를 포함한 회로(401)에 공급하는 전위를 생성할 수 있으므로, 화소 회로(400) 내에서 계조의 보정을 수행할 수 있다.
또한 화소 회로(400)는 배선(S1) 및 배선(S2)에 공급할 수 있는 최대 전위를 넘는 전위를 생성할 수도 있다. 발광 소자를 사용한 경우에는, 하이 다이내믹 레인지(HDR) 표시 등을 수행할 수 있다.
도 33의 (C)에 나타낸 화소 회로(400EL)는 회로(401EL)를 가진다. 회로(401EL)는 발광 소자(EL), 트랜지스터(M3), 및 용량 소자(C2)를 가진다.
트랜지스터(M3)는 게이트가 노드(N2) 및 용량 소자(C2)의 한쪽 전극에 접속되고, 소스 및 드레인 중 한쪽이 전위(VL)가 공급되는 배선에 접속되고, 다른 쪽이 발광 소자(EL)의 한쪽 전극에 접속된다. 용량 소자(C2)는 다른 쪽 전극이 전위(Vcom)가 공급되는 배선에 접속된다. 발광 소자(EL)는 다른 쪽 전극이 전위(VH)가 공급되는 배선에 접속된다.
트랜지스터(M3)는 발광 소자(EL)에 공급되는 전류를 제어하는 기능을 가진다. 용량 소자(C2)는 저장 용량으로서 기능한다. 용량 소자(C2)는 불필요하면 생략할 수 있다.
또한 여기서는 발광 소자(EL)의 캐소드 측이 트랜지스터(M3)에 접속되는 구성을 나타내었지만, 도 33의 (D)에 나타낸 바와 같이 애노드 측이 트랜지스터(M3)에 접속되어도 좋다. 이때, 전위(VH)와 전위(VL)의 값을 적절히 변경할 수 있다.
화소 회로(400EL)에서는 트랜지스터(M3)의 게이트에 높은 전위를 공급함으로써 발광 소자(EL)에 큰 전류를 흘릴 수 있기 때문에 예를 들어 HDR 표시 등을 실현할 수 있다. 또한 배선(S1) 또는 배선(S2)에 보정 신호를 공급함으로써 트랜지스터(M3)나 발광 소자(EL)의 전기 특성의 편차를 보정할 수도 있다.
또한 도 33의 (C) 및 (D)에서 예시한 회로에 한정되지 않고, 트랜지스터나 용량 소자 등을 별도로 추가한 구성으로 하여도 좋다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 7)
본 실시형태에서는 본 발명의 일 형태의 정보 처리 장치의 구성에 대하여 도 34 및 도 35를 참조하여 설명한다.
도 34 및 도 35는 본 발명의 일 형태의 정보 처리 장치의 구성을 설명하는 도면이다. 도 34의 (A)는 정보 처리 장치의 블록도이고, 도 34의 (B) 내지 (E)는 정보 처리 장치의 구성을 설명하는 사시도이다. 또한 도 35의 (A) 내지 (E)는 정보 처리 장치의 구성을 설명하는 사시도이다.
<정보 처리 장치>
본 실시형태에서 설명하는 정보 처리 장치(5200B)는 연산 장치(5210)와 입출력 장치(5220)를 가진다(도 34의 (A) 참조).
연산 장치(5210)는 조작 정보를 공급받는 기능을 가지고, 조작 정보에 기초하여 화상 정보를 공급하는 기능을 가진다.
입출력 장치(5220)는 표시부(5230), 입력부(5240), 검지부(5250), 통신부(5290)를 가지고, 조작 정보를 공급하는 기능 및 화상 정보를 공급받는 기능을 가진다. 또한 입출력 장치(5220)는 검지 정보를 공급하는 기능, 통신 정보를 공급하는 기능, 및 통신 정보를 공급받는 기능을 가진다.
입력부(5240)는 조작 정보를 공급하는 기능을 가진다. 예를 들어, 입력부(5240)는 정보 처리 장치(5200B)의 사용자의 조작에 기초하여 조작 정보를 공급한다.
구체적으로는 키보드, 하드웨어 버튼, 포인팅 디바이스, 터치 센서, 조도 센서, 촬상 장치, 음성 입력 장치, 시선 입력 장치, 자세 검출 장치 등을 입력부(5240)로서 사용할 수 있다.
표시부(5230)는 표시 패널을 가지고, 화상 정보를 표시하는 기능을 가진다. 예를 들어 앞의 실시형태에서 나타낸 표시 장치를 표시부(5230)에 사용할 수 있다.
검지부(5250)는 검지 정보를 공급하는 기능을 가진다. 예를 들어, 정보 처리 장치가 사용되는 주변의 환경을 검지하고, 검지 정보로서 공급하는 기능을 가진다.
구체적으로는, 조도 센서, 촬상 장치, 자세 검출 장치, 압력 센서, 인체 감지 센서 등을 검지부(5250)로서 사용할 수 있다.
통신부(5290)는 통신 정보를 공급받는 기능 및 공급하는 기능을 가진다. 예를 들어, 무선 통신 또는 유선 통신에 의하여, 다른 전자 기기 또는 통신망과 접속되는 기능을 가진다. 구체적으로는, 무선 구내 통신, 전화 통신, 근거리 무선 통신 등의 기능을 가진다.
<정보 처리 장치의 구성예 1>
예를 들어, 원통상의 기둥 등을 따르는 외형을 표시부(5230)에 적용할 수 있다(도 34의 (B) 참조). 또한 정보 처리 장치(5200B)는 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다. 또한 정보 처리 장치(5200B)는 사람의 존재를 검지하고 표시 내용을 변경하는 기능을 가진다. 이로써, 정보 처리 장치(5200B)는 예를 들어 건물의 기둥에 설치할 수 있다. 또는 광고 또는 안내 등을 표시할 수 있다. 또는 정보 처리 장치(5200B)는 디지털 사이니지 등에 사용할 수 있다.
<정보 처리 장치의 구성예 2>
정보 처리 장치(5200B)는 예를 들어 사용자가 사용하는 포인터의 궤적에 기초하여 화상 정보를 생성하는 기능을 가진다(도 34의 (C) 참조). 구체적으로는, 대각선의 길이가 20인치 이상, 바람직하게는 40인치 이상, 더 바람직하게는 55인치 이상인 표시 패널을 사용할 수 있다. 또는 복수의 표시 패널을 배치하여 하나의 표시 영역으로서 사용할 수 있다. 또는 복수의 표시 패널을 배치하여 멀티스크린으로서 사용할 수 있다. 이에 의하여, 정보 처리 장치(5200B)는 예를 들어 전자 칠판, 전자 게시판, 전자 간판 등에 사용할 수 있다.
<정보 처리 장치의 구성예 3>
정보 처리 장치(5200B)는 예를 들어 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다(도 34의 (D) 참조). 이로써, 예를 들어, 스마트 워치(등록 상표)의 소비전력을 저감할 수 있다. 또는 예를 들어, 맑은 날씨의 옥외 등 외광이 강한 환경에서도 적합하게 사용할 수 있도록 스마트 워치(등록 상표)에 화상을 표시할 수 있다.
<정보 처리 장치의 구성예 4>
정보 처리 장치(5200B)는 표시부(5230) 등을 가진다. 표시부(5230)는 예를 들어 하우징의 측면을 따라 완만하게 만곡되는 곡면을 가진다(도 34의 (E) 참조). 또는 표시부(5230)는 표시 패널을 가지고, 표시 패널은 예를 들어, 앞면, 측면, 및 상면에 표시를 하는 기능을 가진다. 이에 의하여, 예를 들어, 휴대 전화의 앞면뿐만 아니라 측면 및 상면에 화상 정보를 표시할 수 있다.
<정보 처리 장치의 구성예 5>
정보 처리 장치(5200B)는 예를 들어 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다(도 35의 (A) 참조). 이에 의하여, 스마트폰의 소비전력을 저감할 수 있다. 또는 예를 들어, 맑은 날씨의 옥외 등 외광이 강한 환경에서도 적합하게 사용할 수 있도록 스마트폰에 화상을 표시할 수 있다.
<정보 처리 장치의 구성예 6>
정보 처리 장치(5200B)는 예를 들어 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다(도 35의 (B) 참조). 이에 의하여, 날씨가 맑은 날에 옥내에 비치는 강한 외광이 닿아도 적합하게 사용할 수 있도록 텔레비전 시스템에 영상을 표시할 수 있다.
<정보 처리 장치의 구성예 7>
정보 처리 장치(5200B)는 예를 들어 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다(도 35의 (C) 참조). 이에 의하여, 예를 들어, 맑은 날씨의 옥외 등 외광이 강한 환경에서도 적합하게 사용할 수 있도록 태블릿 컴퓨터에 화상을 표시할 수 있다.
<정보 처리 장치의 구성예 8>
정보 처리 장치(5200B)는 예를 들어 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다(도 35의 (D) 참조). 이에 의하여, 예를 들어, 맑은 날씨의 옥외 등 외광이 강한 환경에서도 적합하게 열람할 수 있도록 디지털 카메라에 피사체를 표시할 수 있다.
<정보 처리 장치의 구성예 9>
정보 처리 장치(5200B)는 예를 들어 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다(도 35의 (E) 참조). 이에 의하여, 예를 들어, 맑은 날씨의 옥외 등 외광이 강한 환경에서도 적합하게 사용할 수 있도록 퍼스널 컴퓨터에 화상을 표시할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
C1: 용량, C2: 용량, CFB: 착색층, CFG: 착색층, CFR: 착색층, DL_n: 데이터선, DL_Y: 데이터선, DL_1: 데이터선, EL: 발광 소자, G1: 배선, G2: 배선, GL_m: 주사선, GL_X: 주사선, GL_1: 주사선, M1: 트랜지스터, M2: 트랜지스터, M3: 트랜지스터, N1: 노드, N2: 노드, P1: 영역, P2: 영역, S1: 배선, S2: 배선, T1: 기간, T2: 기간, 10: 표시 장치, 10A: 표시 장치, 10B: 표시 장치, 10C: 표시 장치, 10D: 표시 장치, 10E: 표시 장치, 10F: 표시 장치, 10G: 표시 장치, 10H: 표시 장치, 11: 기판, 13: 기판, 15: 기능층, 17: 발광 소자, 20B: 청색광, 20G: 녹색광, 20R: 적색광, 20W: 백색광, 21: 전극, 23: 전극, 25: 절연층, 27: 접착층, 31: 차광층, 33: 차광층, 35: 형광체층, 50: LED 패키지, 51: LED 칩, 51A: LED 칩 구획, 51B: LED 칩, 52: 기판, 53: 리플렉터, 55: 전극, 57: 전극, 59: 와이어, 61: 와이어, 63: 수지층, 65: 형광체, 67: 접착층, 71: 기판, 71A: 기판, 75: n형 반도체층, 75a: n형 콘택트층, 75b: n형 클래드층, 77: 발광층, 77a: 장벽층, 77b: 우물층, 79: p형 반도체층, 79a: p형 클래드층, 79b: p형 콘택트층, 81: 반도체층, 83: 전극, 85: 전극, 87: 전극, 89: 절연층, 90: 범프, 301: 도전층, 303: 도전층, 305: 도전층, 311: 절연층, 321: 반도체층, 323: 반도체층, 325: 반도체층, 331: 절연층, 333: 절연층, 341: 도전층, 343: 도전층, 351: 도전층, 353: 도전층, 361: 절연층, 363: 절연층, 371: 도전층, 373a: 도전층, 373b: 도전층, 375: 도전층, 377: 도전층, 379: 절연층, 400: 화소 회로, 400EL: 화소 회로, 401: 회로, 401EL: 회로, 501: 화소 회로, 502: 화소부, 504: 구동 회로부, 504a: 게이트 드라이버, 504b: 소스 드라이버, 506: 보호 회로, 507: 단자부, 552: 트랜지스터, 554: 트랜지스터, 554a: 트랜지스터, 554b: 트랜지스터, 562: 용량 소자, 572: 발광 소자, 572a: 발광 소자, 700: 표시 장치, 700A: 표시 장치, 700B: 표시 장치, 701: 기판, 702: 화소부, 704: 소스 드라이버 회로부, 705: 기판, 706: 게이트 드라이버 회로부, 708: FPC 단자부, 710: 신호선, 711: 배선부, 712: 밀봉재, 716: FPC, 717: IC, 721: 소스 드라이버 IC, 722: 게이트 드라이버 회로부, 723: FPC, 724: 인쇄 기판, 732: 밀봉막, 736: 착색층, 738: 차광층, 740: 보호층, 742: 접착층, 743: 수지층, 744: 절연층, 745: 지지 기판, 746: 수지층, 750: 트랜지스터, 752: 트랜지스터, 760: 배선, 770: 절연층, 772: 도전층, 774: 도전층, 780: 이방성 도전막, 782: 발광 소자, 790: 용량 소자, 791: 범프, 793: 범프, 795: 차광층, 797: 형광체층, 800: 기판, 900: LED 칩 기판, 901: 필름, 903: 플레이트, 905: 테이블, 907: 숫돌, 909: 숫돌 휠, 911: 스크라이브 라인, 913: 대, 914: 개구부, 915: 블레이드, 919: 필름, 921: 고정구, 923: 시트, 924: 플레이트, 925: 고정구, 927: 필름, 929: 압출 기구, 950: 장치, 951: 스테이지, 953: 단축 로봇, 955: 단축 로봇, 957: 카메라, 959: 파지 기구, 961: 제어 장치, 963: 유닛, 1723: 전극, 1726: 절연층, 1728: 절연층, 1729: 절연층, 1741: 절연층, 1742: 반도체층, 1744a: 전극, 1744b: 전극, 1746: 전극, 1771: 기판, 1772: 절연층, 1810: 트랜지스터, 1811: 트랜지스터, 1820: 트랜지스터, 1821: 트랜지스터, 1825: 트랜지스터, 1826: 트랜지스터, 1842: 트랜지스터, 1843: 트랜지스터, 1844: 트랜지스터, 1845: 트랜지스터, 1846: 트랜지스터, 1847: 트랜지스터, 5200B: 정보 처리 장치, 5210: 연산 장치, 5220: 입출력 장치, 5230: 표시부, 5240: 입력부, 5250: 검지부, 5290: 통신부

Claims (7)

  1. 표시 장치의 제작 방법으로서,
    기판 위에 복수의 트랜지스터를 매트릭스로 형성하고,
    상기 기판 위에 상기 트랜지스터와 전기적으로 접속되는 도전체를 형성하고,
    필름 위에 복수의 발광 소자를 매트릭스로 형성하고,
    상기 발광 소자는 각각 한쪽 면에 전극을 가지고, 다른 쪽 면이 상기 필름과 접촉하고,
    상기 도전체와 상기 전극을 대향시키고,
    압출 기구를 상기 필름 측에서 상기 기판 측으로 밀어 상기 도전체와 상기 전극을 접촉시킴으로써 상기 도전체와 상기 전극을 전기적으로 접속하는, 표시 장치의 제작 방법.
  2. 제 1 항에 있어서,
    상기 도전체와 상기 전극을 접촉시킨 후에, 상기 압출 기구를 통하여 상기 도전체 및 상기 전극에 초음파를 인가하여, 상기 도전체와 상기 전극을 압착시키는, 표시 장치의 제작 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 필름은 인장 탄성률이 3GPa 이상 18GPa 이하인, 표시 장치의 제작 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 복수의 발광 소자가 형성된 필름을 복수로 사용하는, 표시 장치의 제작 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 복수의 발광 소자 중 적어도 하나는 마이크로 LED인, 표시 장치의 제작 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 복수의 트랜지스터 중 적어도 하나는 채널 형성 영역에 금속 산화물을 포함하는, 표시 장치의 제작 방법.
  7. 표시 장치의 제작 장치로서,
    스테이지와, 파지(把持) 기구와, 압출 기구를 가지고,
    상기 스테이지는 복수의 트랜지스터가 매트릭스로 형성된 기판을 유지하는 기능을 가지고,
    상기 기판 위에는 상기 트랜지스터와 전기적으로 접속된 도전체가 형성되고,
    상기 파지 기구는 복수의 발광 소자가 매트릭스로 형성된 필름을 파지하는 기능을 가지고,
    상기 발광 소자는 각각 한쪽 면에 전극을 가지고, 다른 쪽 면이 상기 필름과 접촉하고,
    상기 파지 기구는 상기 도전체와 상기 전극을 대향시키는 기능을 가지고,
    상기 압출 기구는 상기 필름 측에서 상기 기판 측으로 밀려 상기 도전체와 상기 전극을 접촉시킴으로써 상기 도전체와 상기 전극을 전기적으로 접속하는 기능을 가지는, 표시 장치의 제작 장치.
KR1020217009540A 2018-09-28 2019-09-20 표시 장치의 제작 방법, 표시 장치의 제작 장치 KR20210064238A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018185029 2018-09-28
JPJP-P-2018-185029 2018-09-28
PCT/IB2019/057956 WO2020065472A1 (ja) 2018-09-28 2019-09-20 表示装置の作製方法、表示装置の作製装置

Publications (1)

Publication Number Publication Date
KR20210064238A true KR20210064238A (ko) 2021-06-02

Family

ID=69951344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217009540A KR20210064238A (ko) 2018-09-28 2019-09-20 표시 장치의 제작 방법, 표시 장치의 제작 장치

Country Status (5)

Country Link
US (1) US20220045039A1 (ko)
JP (2) JPWO2020065472A1 (ko)
KR (1) KR20210064238A (ko)
CN (1) CN113196366A (ko)
WO (1) WO2020065472A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023075059A1 (ko) * 2021-10-26 2023-05-04 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11710760B2 (en) 2019-06-21 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and manufacturing method of display device
CN111540273B (zh) 2020-05-26 2021-08-06 Tcl华星光电技术有限公司 Mini LED背光结构和Mini LED背光模组
CN111710691B (zh) * 2020-06-05 2023-01-24 深圳市华星光电半导体显示技术有限公司 柔性Micro-LED显示面板及其制作方法
WO2022238797A1 (ja) 2021-05-13 2022-11-17 株式会社半導体エネルギー研究所 電子機器
EP4102307A1 (fr) * 2021-06-08 2022-12-14 The Swatch Group Research and Development Ltd Pièce d'horlogerie à illumination localisée
JP2023097466A (ja) * 2021-12-28 2023-07-10 株式会社東海理化電機製作所 表示装置製造用治具、表示装置の製造方法、表示装置製造用治具を用いて製造された表示装置、及び表示装置の製造方法を用いて製造された表示装置
CN114664968B (zh) * 2022-03-15 2023-11-14 中国科学院长春光学精密机械与物理研究所 一种可见-红外双波段光电探测器
WO2024075078A1 (en) * 2022-10-06 2024-04-11 Vuereal Inc. Phosphor protection in microled displays

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20170179092A1 (en) 2014-10-31 2017-06-22 eLux Inc. Hybrid Display using Inorganic Micro Light Emitting Diodes (uLEDs) and Organic LEDs (OLEDs)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001195016A (ja) * 1999-10-29 2001-07-19 Semiconductor Energy Lab Co Ltd 電子装置
JP4332577B1 (ja) * 2008-03-03 2009-09-16 西山ステンレスケミカル株式会社 フラットパネルディスプレイの製造方法。
US8487844B2 (en) * 2010-09-08 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device including the same
JP5853213B2 (ja) * 2011-03-28 2016-02-09 パナソニックＩｐマネジメント株式会社 発光素子搭載基板の製造方法
US9627351B2 (en) * 2012-10-22 2017-04-18 Sensor Electronic Technology, Inc. Device electrode formation using metal sheet
EP3207563A4 (en) * 2014-10-17 2018-05-30 Intel Corporation Micro pick and bond assembly
EP4178317A1 (en) * 2015-07-23 2023-05-10 Seoul Semiconductor Co., Ltd. Display apparatus
GB2541970B (en) * 2015-09-02 2020-08-19 Facebook Tech Llc Display manufacture
JP6715708B2 (ja) * 2016-07-08 2020-07-01 株式会社ジャパンディスプレイ 表示装置
US10504767B2 (en) * 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
JP7096261B2 (ja) * 2017-07-18 2022-07-05 ルーメンス カンパニー リミテッド 発光ダイオードモジュール製造装置及び方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20170179092A1 (en) 2014-10-31 2017-06-22 eLux Inc. Hybrid Display using Inorganic Micro Light Emitting Diodes (uLEDs) and Organic LEDs (OLEDs)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023075059A1 (ko) * 2021-10-26 2023-05-04 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
JPWO2020065472A1 (ja) 2021-11-04
WO2020065472A1 (ja) 2020-04-02
CN113196366A (zh) 2021-07-30
JP2024026275A (ja) 2024-02-28
US20220045039A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
KR20210064238A (ko) 표시 장치의 제작 방법, 표시 장치의 제작 장치
JP7476409B2 (ja) 表示装置
JP2022044772A (ja) 半導体装置及び半導体装置の作製方法
JP2022068209A (ja) 表示装置
JP2022095880A (ja) 半導体装置の作製方法
JP7510533B2 (ja) 表示装置
JP2018025795A (ja) 表示装置
TW201826509A (zh) 顯示裝置及電子裝置
JP6871253B2 (ja) 表示装置の作製方法
JP2017195369A (ja) 半導体装置または当該半導体装置を有する表示装置
US20230001517A1 (en) Laser processing apparatus, stack processing apparatus, and laser processing method
JP2018022890A (ja) 半導体装置および当該半導体装置の作製方法
JP2018060587A (ja) 半導体装置、及び表示システム
JP6999315B2 (ja) 表示装置の作製方法
WO2022238797A1 (ja) 電子機器
JP2018010229A (ja) 表示装置、表示モジュール、電子機器、及び表示装置の作製方法
KR20230117207A (ko) 반도체 장치
CN117337454A (zh) 电子设备
CN115117118A (zh) 显示装置
CN117999598A (zh) 显示装置、显示模块及电子设备
JP2018036487A (ja) 表示装置、および電子機器