WO2020065472A1 - 表示装置の作製方法、表示装置の作製装置 - Google Patents

表示装置の作製方法、表示装置の作製装置 Download PDF

Info

Publication number
WO2020065472A1
WO2020065472A1 PCT/IB2019/057956 IB2019057956W WO2020065472A1 WO 2020065472 A1 WO2020065472 A1 WO 2020065472A1 IB 2019057956 W IB2019057956 W IB 2019057956W WO 2020065472 A1 WO2020065472 A1 WO 2020065472A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
layer
transistor
display device
electrode
Prior art date
Application number
PCT/IB2019/057956
Other languages
English (en)
French (fr)
Inventor
塚本洋介
野中大旗
吉住健輔
楠紘慈
山崎舜平
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2020547475A priority Critical patent/JPWO2020065472A1/ja
Priority to KR1020217009540A priority patent/KR20210064238A/ko
Priority to US17/278,754 priority patent/US20220045039A1/en
Priority to CN201980063963.7A priority patent/CN113196366A/zh
Publication of WO2020065472A1 publication Critical patent/WO2020065472A1/ja
Priority to JP2023205233A priority patent/JP2024026275A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934—Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941—Means for delaminating semiconductive product
    • Y10S156/943—Means for delaminating semiconductive product with poking delaminating means, e.g. jabbing means

Definitions

  • One embodiment of the present invention relates to a display device, a method for manufacturing the display device, and an apparatus for manufacturing the display device.
  • one embodiment of the present invention is not limited to the above technical field.
  • the technical field of one embodiment of the present invention disclosed in this specification and the like includes a semiconductor device, a display device, a light-emitting device, a power storage device, a storage device, an electronic device, a lighting device, an input device, an input / output device, and a driving method thereof. Or a method for producing the same, as an example.
  • a semiconductor device refers to any device that can function by utilizing semiconductor characteristics.
  • a transistor, a semiconductor circuit, an arithmetic device, a memory device, or the like is one embodiment of a semiconductor device.
  • an imaging device, an electro-optical device, a power generation device (including a thin-film solar cell, an organic thin-film solar cell, and the like) and an electronic device sometimes include a semiconductor device.
  • a display device is used in, for example, Information @ Display.
  • display is typically performed by a display device including a light-emitting element such as an organic EL (Electro Luminescence) element or a light-emitting diode (LED: Light Emitting Diode), a display device including a liquid crystal element, an electrophoresis method, or the like. Electronic paper and the like are included.
  • the luminance required for the display device has been increasing year by year so that it can be used outdoors.
  • An active matrix type micro LED display device using a small LED (also referred to as a micro LED) as a light emitting element and using a transistor as a switching element connected to each pixel electrode is disclosed (Patent Document 1). Further, as a switching element connected to each of the pixel electrodes, an active matrix display device using a transistor including a metal oxide (hereinafter also referred to as an oxide semiconductor) exhibiting semiconductor characteristics as a channel formation region is known (Patents). Reference 2 and Patent Document 3).
  • a process of mounting the LED on a circuit board requires a long time, and reduction of manufacturing cost is an issue.
  • the number of pixels of the display device increases, the number of LEDs to be mounted increases, and the time required for mounting increases.
  • the higher the definition of the display device the higher the difficulty of mounting the LED.
  • One object of one embodiment of the present invention is to provide a display device with high luminance. Another object of one embodiment of the present invention is to provide a display device with high contrast. Another object of one embodiment of the present invention is to provide a display device with high response speed. Another object of one embodiment of the present invention is to provide a display device with low power consumption. Another object of one embodiment of the present invention is to provide a display device with low manufacturing cost. Another object of one embodiment of the present invention is to provide a display device with a long lifetime. Another object of one embodiment of the present invention is to provide a novel display device.
  • a plurality of transistors is formed in a matrix over a substrate, a conductor electrically connected to the transistor is formed over the substrate, and the plurality of light-emitting elements are formed over a film in a matrix.
  • each light-emitting element has an electrode on one surface, the other surface is in contact with the film, the conductor and the electrode are opposed to each other, and the extruding mechanism is extruded from the film side to the substrate side to form the conductor.
  • the film preferably has a tensile elastic modulus of 3 GPa or more and 18 GPa or less.
  • At least one of the plurality of light emitting elements is preferably a micro LED.
  • At least one of the plurality of transistors preferably includes a metal oxide in a channel formation region.
  • One embodiment of the present invention has a stage, a gripping mechanism, and an extrusion mechanism, and the stage has a function of holding a substrate in which a plurality of transistors is formed in a matrix.
  • a conductor electrically connected to the transistor is formed
  • the gripping mechanism has a function of gripping a film in which a plurality of light-emitting elements are formed in a matrix.
  • Each of the light-emitting elements has an electrode on one surface. The other surface is in contact with the film, the gripping mechanism has a function to make the conductor and the electrode face each other, and the pushing mechanism pushes out the film side to the substrate side so that the conductor and the electrode come into contact with each other.
  • This is a manufacturing device of a display device having a function of electrically connecting the electrode and the electrode.
  • manufacturing cost of a display device including a micro LED as a display element can be reduced.
  • a display device including a micro LED as a display element can be manufactured with high yield.
  • a manufacturing device for manufacturing a display device including a micro LED as a display element at low manufacturing cost can be provided.
  • a manufacturing device for manufacturing a display device including a micro LED as a display element with high yield can be provided.
  • a display device with high luminance can be provided.
  • a display device with high contrast can be provided.
  • a display device with high response speed can be provided.
  • a display device with low power consumption can be provided.
  • a display device with low manufacturing cost can be provided.
  • a display device with a long lifetime can be provided.
  • a novel display device can be provided.
  • a novel method for manufacturing a display device can be provided.
  • a novel manufacturing device of a display device can be provided.
  • FIG. 1 is a plan view and a perspective view showing a display device.
  • 2A1 and 2B1 are perspective views illustrating a method for manufacturing a display device.
  • 2A2 and 2B2 are cross-sectional views illustrating a method for manufacturing a display device.
  • 3A1 and 3B1 are perspective views illustrating a method for manufacturing a display device.
  • 3A2 and 3B2 are cross-sectional views illustrating a method for manufacturing a display device.
  • 4A1 and 4B1 are perspective views illustrating a method for manufacturing a display device.
  • 4A2 and 4B2 are cross-sectional views illustrating a method for manufacturing a display device.
  • 5A1 and 5B1 are perspective views illustrating a method for manufacturing a display device.
  • 5A2 and 5B2 are cross-sectional views illustrating a method for manufacturing a display device.
  • 6A1 and 6B1 are perspective views showing a method for manufacturing a display device.
  • 6A2 and 6B2 are cross-sectional views illustrating a method for manufacturing a display device.
  • FIG. 7 is a perspective view of the device.
  • FIG. 8 is a schematic diagram showing the configuration of the device.
  • 9A, 9B, and 9C are cross-sectional views illustrating a method for manufacturing a display device.
  • 10A, 10B, 10C, and 10D are cross-sectional views illustrating a method for manufacturing a display device.
  • FIG. 11 is a perspective view of the device. 12A, 12B, and 12C show configuration examples of the display device.
  • FIGS. 15A, 15B, and 15C show configuration examples of a light-emitting element.
  • 16A, 16B, and 16C show configuration examples of the display device.
  • 17A, 17B, and 17C are top views of the display device.
  • FIG. 18 is a cross-sectional view of the display device.
  • FIG. 19 is a cross-sectional view of the display device.
  • 20A, 20B, and 20C are diagrams illustrating a method for manufacturing a display device.
  • 21A and 21B illustrate a method for manufacturing a display device.
  • FIG. 22 illustrates a method for manufacturing a display device.
  • FIGS. 23A and 23B are diagrams illustrating a method for manufacturing a display device.
  • FIG. 24 is a cross-sectional view of the display device.
  • 25A and 25B are diagrams illustrating a method for manufacturing a display device.
  • 26A and 26B are diagrams illustrating a method for manufacturing a display device.
  • 27A1, 27A2, 27B1, 27B2, 27C1, and 27C2 illustrate a transistor.
  • FIGS. 28A1, 28A2, 28B1, 28B2, 28C1, and 28C2 illustrate a transistor.
  • FIGS. 29A1, 29A2, 29B1, 29B2, 29C1, and 29C2 illustrate a transistor.
  • FIGS. 30A1, 30A2, 30B1, 30B2, 30C1, and 30C2 illustrate a transistor.
  • FIG. 31A is a block diagram of a display device.
  • FIG. 31B is a circuit diagram of the display device.
  • 32A, 32B, and 32C are circuit diagrams of the display device.
  • 33A, 33C, and 33D are circuit diagrams of the display device.
  • FIG. 33B is a timing chart of the display device.
  • 34A, 34B, 34C, 34D, and 34E are diagrams illustrating the information processing device.
  • 35A, 35B, 35C, 35D, and 35E are diagrams illustrating an information processing device.
  • a transistor is a kind of semiconductor element, and can realize a current or voltage amplification, a switching operation for controlling conduction or non-conduction, and the like.
  • the transistor in this specification and the like includes an IGFET (Insulated Gate Field Effect Transistor) and a thin film transistor (TFT: Thin Film Transistor).
  • a display panel which is one embodiment of a display device has a function of displaying (outputting) an image or the like on a display surface. Therefore, the display panel is one mode of an output device.
  • a display panel substrate to which a connector such as FPC (Flexible Printed Circuit) or TCP (Tape Carrier Package) is attached, or an IC by COG (Chip On Glass) method or the like is attached to the substrate.
  • a connector such as FPC (Flexible Printed Circuit) or TCP (Tape Carrier Package) is attached, or an IC by COG (Chip On Glass) method or the like is attached to the substrate.
  • a display panel module a display module, or simply a display panel.
  • FIGS. 1 is a top view of the display device, and the right drawing is a perspective view in which a part of the pixel portion is enlarged.
  • a display device 700 illustrated in FIG. 1 includes a pixel portion 702, a source driver circuit portion 704, and a gate driver circuit portion 706 over a substrate 800. Further, a plurality of light emitting elements 17 are provided in the pixel portion 702.
  • a circuit for driving the light emitting element 17 be provided on the substrate 800.
  • a circuit is formed over the substrate 800 by, for example, a transistor, a capacitor, a wiring, an electrode, and the like.
  • the plurality of light emitting elements 17 employ an active matrix method in which one or more transistors are connected.
  • the transistor is electrically connected to the electrodes 21 and 23.
  • the electrodes 21 and 23 are electrically connected to the light emitting element 17. That is, the pixel circuit is electrically connected to the light emitting element 17 via the electrodes 21 and 23. Note that FIG.
  • each light-emitting element 17 is electrically connected to two electrodes, the electrode 21 and the electrode 23; however, one embodiment of the present invention is not limited thereto.
  • An electrode that is electrically connected to the pixel circuit may be formed in accordance with the number of electrodes included in the light-emitting element 17.
  • the light-emitting element 17 is illustrated as one of the components provided on the substrate 800; however, the light-emitting element can be referred to as a light-emitting device.
  • a capacitance element may be referred to as a capacitance device.
  • FIGS. 2 to 11 are a perspective view and a cross-sectional view at each stage of a process according to a method for manufacturing the display device 700.
  • an LED chip is used as the light-emitting element 17 will be described.
  • the emission color of the LED chip that can be used for the method for manufacturing a display device of one embodiment of the present invention is not particularly limited.
  • the present invention can be applied to an LED chip that emits white light.
  • the present invention can also be applied to an LED chip that emits light in a visible light wavelength region such as red, green, and blue.
  • the present invention can be applied to an LED chip that emits light in the near-infrared and infrared wavelength regions.
  • a macro LED also referred to as a giant LED
  • a mini LED As an LED chip which can be used for the method for manufacturing a display device which is one embodiment of the present invention, a macro LED (also referred to as a giant LED), a mini LED, a micro LED, or the like is used.
  • an LED chip having a side of more than 1 mm is called a macro LED
  • a LED chip having a size of more than 100 ⁇ m and 1 mm or less is called a mini LED
  • a LED having a size of 100 ⁇ m or less is called a micro LED.
  • micro LEDs an extremely high-definition display device can be realized.
  • the transistor included in the display device preferably includes a metal oxide in a channel formation region.
  • a transistor including a metal oxide can have low power consumption. Therefore, by combining with a micro LED, a display device with extremely low power consumption can be realized.
  • FIGS. 2A1 and 2A2 are examples of the LED chip substrate.
  • 2A1 is a perspective view of the LED chip substrate 900
  • FIG. 2A2 is a cross-sectional view taken along a dashed-dotted line X1-X2 shown in FIG. 2A1.
  • a semiconductor layer 81 having an n-type semiconductor layer, a light-emitting layer, a p-type semiconductor layer, and the like, an electrode 85 serving as a cathode, and an electrode 87 serving as an anode are formed on a substrate 71A.
  • a plurality of LED chips are formed on the LED chip substrate 900, and a plurality of LED chips can be manufactured by separating the LED chip substrate 900 along the LED chip section 51A.
  • the substrate 71A of the LED chip substrate 900 may be Grind to reduce the thickness of the substrate 71A to a target thickness (FIGS. 2B1 and 2B2). By reducing the thickness of the substrate 71A, it becomes easier to separate the LED chips. Alternatively, the substrate 71A may be removed from the LED chip substrate 900.
  • the electrodes 85 and 87 sides of the LED chip substrate 900 are attached to the plate 903.
  • the bonded LED chip substrate 900 and plate 903 are placed on a table 905.
  • the plate side is brought into contact with the table, and the LED chip substrate 900 and the plate 903 are fixed to the table 905 with a vacuum chuck or the like.
  • the grinding wheel 907 provided on the grinding wheel 909 is brought into contact with the grinding wheel 907, and the substrate 71A is ground to obtain the substrate 71.
  • the grinding wheel 909 and the grinding wheel 907 may be rotated.
  • the ground surface is polished with an abrasive (also referred to as slurry) to make the surface of the substrate 71 flat (FIGS. 3A1 and 3A2).
  • an abrasive also referred to as slurry
  • the first film 919 is provided on the electrode 85 and electrode 87 side, and the LED chip substrate 900 and the first film 919 are fixed to the first fixture 921 (FIGS. 3B1 and 3B2).
  • the first film 919 it is preferable to use a film having a property of being stretched when pulled (also referred to as an expanded film).
  • a vinyl chloride resin, a silicon resin, a polyolefin resin, or the like can be used.
  • the first film 919 has a property in which an adhesive is provided on the surface and the adhesive strength is weakened when light is irradiated.
  • a film whose adhesive strength is weakened when ultraviolet light is irradiated can be suitably used as the first film 919.
  • the first fixing tool 921 for example, a ring-shaped jig as shown in FIG. 3B1 can be suitably used.
  • scribe lines 911 are formed along the LED chip sections 51A of the LED chip substrate 900 (FIGS. 4A1 and 4A2).
  • the scribe line 911 can be formed by a machine scribe method.
  • the machine scribe method mechanically forms a groove (also referred to as a scribe line or score) in the substrate 71 by pressing a scribe tool against the substrate 71.
  • a scribe tool a diamond blade or the like can be used.
  • the laser scribe method may be used for forming the scribe line 911.
  • the laser scribing method is a method of irradiating a substrate 71 with a laser beam to locally heat the substrate 71, and then rapidly cooling the substrate 71 to generate a deteriorated layer on the substrate 71 by thermal stress generated to form a scribe line 911.
  • the scribe line 911 may be formed on the surface of the substrate 71, or may be formed inside the surface of the substrate 71.
  • the scribe tool needs to be replaced due to wear of the scribe tool, but in the laser scribe method, the scribe tool does not need to be replaced.
  • the substrate 71 may be cut along the LED chip sections 51A using a blade dicing method.
  • a blade also referred to as a blade
  • diamond can be used for the blade.
  • a half cut in which a cut is made halfway in the thickness direction of the substrate 71 may be used, or a full cut in which the substrate 71 and the semiconductor layer 81 are completely cut in the thickness direction may be used.
  • the LED chip substrate 900 is separated into the respective LED chips.
  • the LED chip substrate 900 is placed on a receiving base 913 having an opening 914, and a blade 915 is driven along a scribe line 911. It can be separated into LED chips (FIGS. 4B1 and 4B2).
  • the LED chip substrate 900 may be sandwiched between rollers, and rollers may be provided with surfaces having different inclination angles to separate the LED chips.
  • a sheet 923 also referred to as a scribe sheet
  • FIGS. 5A1 and 5A2 show the LED chip substrate 900 after being separated into each LED chip.
  • the first film 919 is pulled to separate each LED chip 51, and the distance between the LED chips 51 is increased (FIGS. 5B1 and 5B2). By increasing the distance between the LED chips 51, subsequent handling becomes easier.
  • the first film 919 is pushed up from the first film 919 side to the LED chip 51 side by pushing a plate 924 having an area larger than the area where the LED chips 51 are provided. Each LED chip 51 can be separated by being pulled.
  • the second film 927 is fixed to the second fixture 925, and the second film 927 and the second fixture 925 are provided on the substrate 71 side (FIGS. 6A1 and 6A2).
  • the production of the display device may be started from the steps shown in FIGS. 6A1 and 6A2.
  • the second film 927 on the substrate 71 side of the separated LED chip 51 and fixing the second film 927 to the second fixture 925, it is possible to proceed to the process described below.
  • it is preferable to provide a gap between the LED chips 51 since the accuracy of the subsequent mounting process is increased and the display device can be manufactured with a high yield.
  • ultraviolet light is irradiated from the first film 919 side to separate the first film 919 and the first fixture 921 from the LED chip 51 (FIGS. 6B1 and 6B2).
  • the first film 919 may be bent due to the extension of the first film 919.
  • an elastic film as the second film 927.
  • An elastic film deforms when a force is applied, and tends to return to its original shape when the force is removed.
  • a film having a high tensile modulus can be preferably used.
  • a polyamide resin, a polyimide resin, a polyethylene naphthalate resin, or the like can be used.
  • the second film 927 preferably has high heat resistance.
  • An adhesive is provided on the surface of the second film 927, so that the LED chip substrate 900 can be fixed to the second film 927.
  • the second fixture 925 for example, a ring-shaped jig as shown in FIG. 6B1 can be suitably used.
  • the LED chip 51 it is preferable to inspect the LED chip 51.
  • an appearance inspection can be used.
  • a voltage may be applied between the electrode 85 and the electrode 87 to check the state of light emission from the LED chip 51.
  • the LED chip 51 determined to be defective in the inspection it is preferable to obtain position information in the second film 927. By acquiring the position information of the defective product, it is possible to exclude the defective product from a mounting target in a later mounting process.
  • FIGS. 7 and 8 show an example of a device 950 that can be used in a step of mounting the LED chip 51 on a substrate 800 having a circuit.
  • FIG. 7 is a perspective view of the device 950
  • FIG. 8 is a schematic diagram showing the configuration of the device 950.
  • the device 950 includes a stage 951, a uniaxial robot 953 for the X axis, a uniaxial robot 955 for the Y axis, a gripping mechanism 959, a pushing mechanism 929, and a control device 961.
  • the stage 951 has a function of fixing the substrate 800.
  • a vacuum suction mechanism can be used for fixing the substrate 800.
  • the stage 951 can be moved in the X and Y directions on a plane parallel to the surface of the substrate 800 by the uniaxial robot 953 and the uniaxial robot 955.
  • the gripping mechanism 959 grips the second fixture 925 to which the LED chip 51 and the second film 927 are fixed. Further, the gripping mechanism 959 has a function of moving the second fixture 925 to which the LED chip 51 and the second film 927 are fixed, to an arbitrary position.
  • the pushing mechanism 929 has a function of moving up and down and disposing the LED chip 51 on the substrate 800.
  • the pushing mechanism 929 has a columnar shape (including a columnar shape and a polygonal columnar shape), and may have a shape in which the side in contact with the LED chip 51 becomes thinner. It is preferable that the diameter of the tip of the pushing mechanism 929 that comes into contact with the LED chip 51 is smaller than the width of the LED chip 51.
  • the control device 961 has a function of controlling the single-axis robot 953, the single-axis robot 955, the gripping mechanism 959, and the pushing mechanism 929, respectively. Further, the position information of the LED chip determined to be defective in the previous inspection step of the LED chip 51 is taken into the control device 961. By taking the position information of the defective product into the control device 961, the defective product can be excluded from the mounting targets.
  • the device 950 preferably includes a positioning mechanism such as a camera 957.
  • the position of the second fixture 925 is controlled with reference to an alignment marker or the like provided on the substrate 800.
  • the plurality of LED chips 51 fixed to the second film 927 are opposed to the substrate 800 having a circuit.
  • the outline of the LED chip 51 is detected by the camera 957 and the position information of the LED chip 51 is acquired.
  • the position of the LED chip 51 is adjusted by the gripping mechanism 959, and the positions of the electrodes 85 and 87 of the LED chip 51 and the electrodes 21 and 23 on the substrate 800 are adjusted (FIG. 9A).
  • the gripping mechanism 959 can move in the X direction, the Y direction, and the ⁇ direction on a plane parallel to the surface of the substrate 800. By moving in the X direction, the Y direction, and the ⁇ direction, the positions of the electrodes 85 and 87 of the LED chip 51 and the positions of the electrodes 21 and 23 on the substrate 800 can be accurately adjusted.
  • FIG. 8 illustrates a configuration in which the camera 957 is disposed above the second film 927 and the positions of the electrodes 85 and 87 of the LED chip 51 are detected from above the second film 927. Is not limited to this. Further, a camera (not shown) is arranged below the substrate 800 to detect the positions of the electrodes 85 and 87 of the LED chip 51 and the positions of the electrodes 21 and 23 on the substrate 800 from below the substrate 800. Is also good.
  • the pushing mechanism 929 is pushed in the direction of the substrate 800 from the second film 927 side, and the electrodes 85 and 21 and the electrodes 87 and 23 are brought into contact with each other. Subsequently, an ultrasonic wave is applied to the extruding mechanism 929, and the electrode 85 and the electrode 21, and the electrode 87 and the electrode 23 are pressed respectively (FIG. 9B).
  • the pushing mechanism 929 may be heated, and the electrodes 85 and 21 and the electrodes 87 and 23 may be pressed by heat. Alternatively, pressure bonding may be performed using ultrasonic waves and heat.
  • the temperature of the extrusion mechanism 929 is preferably equal to or lower than the heat-resistant temperature of the second film 927. By setting the temperature of the extrusion mechanism 929 to be equal to or lower than the heat-resistant temperature of the second film 927, the second film 927 can be prevented from being deformed and bent.
  • the pushing mechanism 929 is connected to the unit 963 shown in FIG.
  • the unit 963 has an ultrasonic oscillator and can apply ultrasonic waves to the pushing mechanism 929.
  • the unit 963 has a heating mechanism and can apply heat to the extrusion mechanism 929.
  • the unit 963 may include an ultrasonic oscillator and a heating mechanism, apply ultrasonic waves to the extrusion mechanism 929, and apply heat.
  • the unit 963 is connected to the control device 961, and the control device 961 controls the timing of applying and heating the ultrasonic waves.
  • a conductive bump may be provided on each of the electrode 21 and the electrode 23, and the LED chip 51 may be brought into contact with the bump.
  • the extruding mechanism 929 is separated from the second film 927 (FIG. 9C).
  • the LED chips 51 mounted on the electrodes 21 and 23 are separated from the second film 927 because the electrodes 85 and 21 and the electrodes 87 and 23 are pressed together. It is preferable that the adhesive force of the adhesive provided on the surface of the second film 927 is smaller than the pressure-bonding force between the electrodes 85 and 21 and between the electrodes 87 and 23.
  • the second film 927 bends, it becomes difficult to align the electrodes 85 and the electrodes 87 of the LED chip 51 with the electrodes 21 and the electrodes 23 on the substrate 800. In some cases, poor conduction between the electrodes 21 and 23 may occur.
  • the second film 927 has elasticity, and the second film 927 can return to its original shape when the pushing mechanism 929 is separated from the second film 927. When the second film 927 returns to the original shape, the second film 927 can be prevented from bending, and the positions of the electrodes 85 and 87 and the positions of the electrodes 21 and 23 can be accurately adjusted.
  • the tensile modulus of the second film 927 is preferably 3 GPa or more and 18 GPa or less, more preferably 5 GPa or more and 16 GPa or less, and even more preferably 7 GPa or more and 14 GPa or less.
  • any one or more of the stage 951, the gripping mechanism 959, and the pushing mechanism 929 can be moved. It is further preferable that any two or more of the stage 951, the gripping mechanism 959, and the pushing mechanism 929 be moved.
  • the pushing mechanism 929 is pushed in the direction of the substrate 800 from the second film 927 side, and the electrodes 85 and 21 and the electrodes 87 and 23 are brought into contact with each other. Subsequently, the electrode 85 and the electrode 21 and the electrode 87 and the electrode 23 are pressed respectively (FIG. 10B). Subsequently, the extruding mechanism 929 is separated from the second film 927. Thereby, the LED chips 51 mounted on the electrodes 21 and 23 are separated from the second film 927.
  • a plurality of types of LED chips 51 emitting colors in different wavelength ranges can be provided over the substrate 800.
  • an LED chip 51 that emits light in a red wavelength range hereinafter, referred to as red light
  • an LED chip 51 that emits light in a green wavelength range hereinafter, referred to as green light
  • an LED chip 51 that emits light in a blue wavelength range hereinafter, a case where the LED chip 51 that emits blue light
  • the LED chip 51 is mounted on the substrate 800 using the second film 927 and the second fixture 925 to which the plurality of LED chips 51 that emit red light are fixed.
  • the LED chip 51 is mounted on the substrate 800 using the second film 927 and the second fixture 925 to which the plurality of LED chips 51 that emit green light are fixed.
  • the LED chip 51 is mounted on the substrate 800 using the second film 927 to which the plurality of LED chips 51 that emit blue light are fixed and the second fixture 925. In this manner, the LED chip 51 that emits red light, the LED chip 51 that emits green light, and the LED chip 51 that emits blue light can be provided on the substrate 800.
  • the order of the types of the LED chips to be mounted is not particularly limited.
  • FIG. 11 shows an example in which the LED chips 51 are mounted from four sets of the second film 927 and the second fixture 925, but any number of sets may be used.
  • This embodiment can be implemented by combining at least part of the embodiments with another embodiment described in this specification as appropriate.
  • Embodiment 2 In this embodiment, an example of a display device which can be manufactured using the method for manufacturing a display device according to one embodiment of the present invention described in Embodiment 1 will be described.
  • FIG. 12A illustrates an example of a cross-sectional structure of a display device 10 which can be manufactured using the method for manufacturing a display device which is one embodiment of the present invention.
  • the display device 10 has a functional layer 15, a light emitting element 17, a phosphor layer 35, a colored layer CFR, a colored layer CFG, a colored layer CFB, and the like between the substrate 11 and the substrate 13.
  • the substrate 11 side corresponds to the display surface side of the display device 10.
  • a self-light-emitting light-emitting element such as an OLED (Organic Light Emitting Diode), an LED, a QLED (Quantum-dot Light Emitting Diode), or a semiconductor laser can be used.
  • an LED has high luminance and contrast, and has a high response speed, and thus can be suitably used as the light-emitting element 17.
  • the display device 10 has high luminance and contrast and a high response speed. Since the LED is a self-luminous element, it does not require a backlight and does not require a polarizing plate, so that a display device with high luminance and low power consumption can be provided. In addition, since the LED has a light-emitting layer made of an inorganic material, it can be a display device with little deterioration and a long life.
  • the functional layer 15 is a layer including a circuit for driving the light emitting element 17.
  • a pixel circuit is configured by a transistor, a capacitor, a wiring, an electrode, and the like.
  • the functional layer 15 is electrically connected to the electrodes 21 and 23. That is, the functional layer 15 is electrically connected to the light emitting element 17 via the electrodes 21 and 23.
  • an insulating layer 25 is provided between the electrode 21 and the electrode 23 and the functional layer 15.
  • the electrodes 21 and 23 and the functional layer 15 are electrically connected through the openings provided in the insulating layer 25. Thereby, the functional layer 15 and the light emitting element 17 are electrically connected.
  • the display device 10 has the adhesive layer 27 between the electrode 21 and the electrode 23 and the substrate 11. It can be said that the substrate 11 and the substrate 13 are bonded to each other by the adhesive layer 27.
  • the adhesive layer 27 also functions as a sealing layer for sealing the light emitting element 17.
  • the display device 10 includes the light emitting element 17 and the functional layer 15 for driving the light emitting element between the pair of substrates.
  • a colored layer CFR, a colored layer CFG, and a colored layer CFB are provided on the substrate 11 side of the substrate 11 at positions overlapping with the light emitting elements 17, respectively.
  • the coloring layer CFR, the coloring layer CFG, and the coloring layer CFB function as, for example, color filters that transmit red, green, or blue, respectively.
  • Examples of a material that can be used for the coloring layer CFR, the coloring layer CFG, and the coloring layer CFB include a metal material, a resin material, and a resin material containing a pigment or a dye.
  • a phosphor layer 35 is provided between the coloring layer CFR, the coloring layer CFG, and the coloring layer CFB, and each light emitting element 17.
  • the phosphor layer 35 an organic resin layer in which a phosphor is mixed can be used.
  • the phosphor included in the phosphor layer 35 a material which is excited by light emitted from the light emitting element 17 and emits light of a color complementary to the emission color of the light emitting element 17 can be used. With such a configuration, the light emitted by the light emitting element 17 and the light emitted by the phosphor are combined, and the phosphor layer 35 can emit white light.
  • the phosphor layer 35 has a phosphor that emits yellow light and the light emitting element 17 emits blue light, so that white light is emitted from the phosphor layer 35. Therefore, light emitted from the light emitting element 17 provided with the colored layer CFR passes through the phosphor layer 35 and the colored layer CFR, and is emitted as red light 20R to the display surface side. Similarly, light emitted from the light emitting element 17 provided with the coloring layer CFG is emitted as green light 20G, and light emitted from the light emitting element 17 provided with the coloring layer CFB is emitted as blue light 20B. Thus, color display can be performed using one type of light emitting element 17.
  • the manufacturing process can be simplified. That is, according to one embodiment of the present invention, a display device with low manufacturing cost, high luminance and contrast, high response speed, and low power consumption can be provided.
  • the phosphor layer 35 may include a phosphor that emits red light, and the light emitting element 17 may emit blue-green light, so that white light may be emitted from the phosphor layer 35.
  • the phosphor layer 35 has a phosphor that emits red light, a phosphor that emits green light, and a phosphor that emits blue light, and the light-emitting element 17 emits near-ultraviolet light or violet light. Thus, a configuration in which white light is emitted from the phosphor layer 35 may be adopted.
  • RGB red
  • G green
  • B blue
  • RGB red
  • M magenta
  • the light shielding layer 33 is preferably provided between the adjacent light emitting elements 17.
  • the light shielding layer 33 is preferably provided between the adjacent light emitting elements 17.
  • a resin containing a pigment, a dye, carbon black, or the like can be used for the light-blocking layer 33.
  • the side surface of the light emitting element 17 is in contact with the light shielding layer 33. By covering the side surface of the light emitting element 17 with the light shielding layer 33, light leakage to adjacent pixels and color mixing between pixels can be suppressed. Note that FIG.
  • the height of the upper surface of the light-blocking layer 33 is approximately equal to the height of the upper surface of the light-emitting element 17; however, one embodiment of the present invention is not limited thereto.
  • the height of the upper surface of the light shielding layer 33 may be lower than the height of the upper surface of the light emitting element 17. Further, the height may be higher than the height of the upper surface of the light emitting element 17.
  • FIG. 12B shows the case where there is a gap between the light emitting element 17 and the phosphor layer 35, but one embodiment of the present invention is not limited to this.
  • the light emitting element 17 and the phosphor layer 35 may be in contact with each other. With such a structure, the distance between the coloring layers CFR, the coloring layers CFG, and the coloring layers CFB and each light emitting element 17 is reduced, and light leakage to adjacent pixels and color mixing between pixels can be suppressed.
  • a light-shielding layer 31 may be provided.
  • the light shielding layer 31 is provided between adjacent coloring layers.
  • the light-shielding layer 31 has an opening in a region overlapping with the light-emitting element 17.
  • the light shielding layer 31 blocks light emission from the adjacent light emitting elements 17 and suppresses color mixing between the adjacent light emitting elements 17.
  • a material that blocks light emission from the light-emitting element 17 can be used.
  • a metal material or a resin material containing a pigment or a dye can be used.
  • each of the coloring layers may have a structure in which a part of the coloring layer overlaps with the adjacent coloring layer.
  • Each of the regions where the coloring layers overlap has a function as a light-blocking layer.
  • one end of the colored layer CFR overlaps with one end of the colored layer CFG
  • the other end of the colored layer CFG overlaps with one end of the colored layer CFB
  • one embodiment of the present invention is not limited thereto.
  • a pixel which does not further include a coloring layer can be formed, and a white light 20W can be emitted from the pixel.
  • one color can be expressed by four sub-pixels of R (red), G (green), B (blue), and W (white).
  • the current flowing to the light emitting element 17 can be reduced as compared with a configuration in which one color is expressed by three sub-pixels of red (R), green (G), and blue (B), and power consumption is reduced. Display device with a low power consumption.
  • a light-emitting diode chip (hereinafter, also referred to as an LED chip) that can be used as the light-emitting element 17 will be described.
  • the LED chip has a light emitting diode.
  • the configuration of the light-emitting diode is not particularly limited, and a MIS (Metal Insulator Semiconductor) junction may be used, and a homo structure, a hetero structure, a double hetero structure, or the like having a PN junction or a PIN junction may be used. Further, it may have a superlattice structure, a single quantum well structure in which thin films that produce a quantum effect are stacked, or a multiple quantum well (MQW: Multi Quantum Well) structure. Further, an LED chip using nano columns may be used.
  • MIS Metal Insulator Semiconductor
  • FIGS. 14A and 14B show examples of LED chips.
  • 14A is a sectional view of the LED chip 51
  • FIG. 14B is a top view of the LED chip 51.
  • the LED chip 51 has a semiconductor layer 81 and the like.
  • the semiconductor layer 81 includes an n-type semiconductor layer 75, a light-emitting layer 77 on the n-type semiconductor layer 75, and a p-type semiconductor layer 79 on the light-emitting layer 77.
  • As a material of the p-type semiconductor layer 79 a material that has larger band gap energy than the light emitting layer 77 and can confine carriers in the light emitting layer 77 can be used.
  • the LED chip 51 includes an electrode 85 serving as a cathode on the n-type semiconductor layer 75, an electrode 83 serving as a contact electrode on the p-type semiconductor layer 79, and an electrode 87 serving as an anode on the electrode 83. Provided. It is preferable that the upper surface and the side surface of the electrode 83 be covered with the insulating layer 89.
  • the insulating layer 89 functions as a protective film for the LED chip 51.
  • FIG. 14C shows an example of an enlarged view of the semiconductor layer 81.
  • the n-type semiconductor layer 75 may include an n-type contact layer 75a on the substrate 71 side and an n-type cladding layer 75b on the light emitting layer 77 side.
  • the p-type semiconductor layer 79 may include a p-type cladding layer 79a on the light emitting layer 77 side and a p-type contact layer 79b on the p-type cladding layer 79a.
  • the light emitting layer 77 can use a multiple quantum well (MQW) structure in which a barrier layer 77a and a well layer 77b are stacked a plurality of times.
  • the barrier layer 77a is preferably formed using a material having a larger band gap energy than the well layer 77b. With such a configuration, energy can be confined in the well layer 77b, quantum efficiency can be improved, and luminous efficiency of the LED chip 51 can be improved.
  • the electrode 83 can be made of a material that transmits light, such as ITO (In 2 O 3 —SnO 2 ), AZO (Al 2 O 3 —ZnO), and In—Zn oxide.
  • An oxide such as (In 2 O 3 —ZnO), GZO (GeO 2 —ZnO), or ICO (In 2 O 3 —CeO 2 ) can be used.
  • the electrode 83 can be made of a material that reflects light, for example, a metal such as silver, aluminum, or rhodium. In the face-down type LED chip 51, light is mainly emitted to the substrate 71 side.
  • the substrate 71 As the substrate 71, a single crystal of oxide such as sapphire single crystal (Al 2 O 3 ), spinel single crystal (MgAl 2 O 4 ), ZnO single crystal, LiAlO 2 single crystal, LiGaO 2 single crystal, MgO single crystal, Si single crystal, SiC single crystal, GaAs single crystal, AlN single crystal, it is possible to use a GaN single crystal, boride single crystals such as ZrB 2.
  • the substrate 71 is preferably made of a material that transmits light, and for example, sapphire single crystal or the like can be used.
  • a buffer layer (not shown) may be provided between the substrate 71 and the n-type semiconductor layer 75.
  • the buffer layer has a function of alleviating a difference in lattice constant between the substrate 71 and the n-type semiconductor layer 75.
  • the LED chip 51 that can be used as the light emitting element 17 preferably has a horizontal structure in which the electrode 85 and the electrode 87 are arranged on the same surface as shown in FIG. 14A.
  • the LED chip 51 that can be used as the light emitting element 17 is preferably of a face-down type. By using the face-down type LED chip 51, light emitted from the LED chip 51 is efficiently emitted to the display surface side of the display device, and a display device with high luminance can be obtained.
  • the LED chip 51 a commercially available LED chip may be used.
  • the phosphor included in the phosphor layer 35 an organic resin layer whose surface is printed or painted with the phosphor, an organic resin layer in which the phosphor is mixed, or the like can be used.
  • the phosphor layer 35 can be made of a material that is excited by light emitted from the LED chip 51 and emits light of a color complementary to the emission color of the LED chip 51. With such a configuration, the light emitted from the light emitting element 17 and the light emitted from the phosphor are combined, and white light can be emitted from the phosphor layer 35.
  • the diode of the group 13 nitride compound semiconductor is the representative, In x Al y Ga 1- x-y N (x is 0 or more and 1 or less, as an example , Y is 0 or more and 1 or less, and x + y is 0 or more and 1 or less).
  • Representative examples of a phosphor that is excited by blue light and emits yellow light include Y 3 Al 5 O 12 : Ce (YAG: Ce), (Ba, Sr, Mg) 2 SiO 4 : Eu, Mn, and the like. .
  • a configuration in which white light is emitted from the phosphor layer 35 using an LED chip 51 that emits blue-green light and a phosphor that emits red light that is a complementary color of blue-green can be used.
  • the phosphor layer 35 may include a plurality of types of phosphors, and each of the phosphors may emit light of a different color.
  • a configuration can be employed in which white light is emitted from the phosphor layer 35 using an LED chip 51 that emits blue light, a phosphor that emits red light, and a phosphor that emits green light.
  • Representative examples of a phosphor excited by blue light and emitting red light include (Ca, Sr) S: Eu, Sr 2 Si 7 Al 3 ON 13 : Eu, and the like.
  • Representative examples of a phosphor that is excited by blue light and emits green light include SrGa 2 S 4 : Eu and Sr 3 Si 13 Al 3 O 2 N 21 : Eu.
  • the LED layer 51 that emits near-ultraviolet light or violet light, and a phosphor that emits red light, a phosphor that emits green light, and a phosphor that emits blue light emit white light from the phosphor layer 35.
  • Light may be emitted.
  • Representative examples of a phosphor excited by near-ultraviolet light or violet light and emitting green light include SrGa 2 S 4 : Eu and Sr 3 Si 13 Al 3 O 2 N 21 : Eu.
  • Representative examples of the phosphor excited by near-ultraviolet light or violet light and emitting blue light include Sr 10 (PO 4 ) 6 Cl 2 : Eu and (Sr, Ba, Ca) 10 (PO 4 ) 6 Cl 2. : Eu and the like.
  • Near-ultraviolet light has a maximum peak in the emission spectrum at a wavelength of 200 nm to 380 nm.
  • the violet light has a maximum peak at a wavelength of 380 nm to 430 nm in the emission spectrum.
  • blue light has a maximum peak at a wavelength of 430 nm to 490 nm in an emission spectrum.
  • Green light has a maximum peak in the emission spectrum at a wavelength of 490 nm to 550 nm.
  • the yellow light has a maximum peak at a wavelength of 550 nm to 590 nm in the emission spectrum.
  • the red light has a maximum peak in the emission spectrum at a wavelength of 640 nm to 770 nm.
  • the light emitted by the LED chip 51 has a maximum peak at a wavelength of 330 nm to 500 nm in the emission spectrum.
  • the wavelength has a maximum peak at 430 nm to 490 nm, and more preferably, the wavelength has a maximum peak at 450 nm to 480 nm.
  • the phosphor can be efficiently excited.
  • white light can be obtained by mixing blue light as excitation light and yellow light from the phosphor. .
  • the light emitted from the LED chip 51 has a maximum peak at 450 nm to 480 nm, white light with high purity can be obtained.
  • optical members may be arranged outside the substrate 11.
  • the optical member include a light diffusion layer (such as a diffusion film), an antireflection layer, and a light-collecting film.
  • a light diffusion layer such as a diffusion film
  • an antireflection layer such as a diffusion film
  • a light-collecting film such as a light-collecting film.
  • an antistatic film for suppressing adhesion of dust such as a water-repellent film for preventing adhesion of dirt, a hard coat film for suppressing generation of scratches due to use, and the like may be arranged.
  • the touch sensor may be provided outside the substrate 11. Thereby, the configuration including the display device 10 and the touch sensor can function as a touch panel.
  • ⁇ Configuration Example 2> A configuration different from the above-described display device will be described.
  • the light-emitting element 17 included in the display device of one embodiment of the present invention an LED package can be used.
  • the light emitting element 17 may be a conventionally used LED package, such as a shell type or a surface mount (SMD) type LED package. It is particularly preferable to use a surface mount type LED package as the light emitting element 17.
  • FIGS. 15A and 15B show examples of a surface mount type LED package. 15A is a cross-sectional view of the LED package 50, and FIG. 15B is a top view of the LED package 50.
  • the LED package 50 has an LED chip 51 on a substrate 52, an electrode 55, and an electrode 57.
  • the LED chip 51 is electrically connected to the electrodes 55 and 57 via the wires 59 and 61.
  • a phosphor 65 and a light-transmitting resin layer 63 are provided on the LED chip 51.
  • the substrate 52 and the LED chip 51 are bonded with an adhesive layer 67. Note that a commercially available LED package may be used as the light emitting element 17.
  • LED package can be used for a light-emitting element 17, the area of a region for emitting light 1 mm 2 or less, preferably 10000 2 or less, more preferably 3000 .mu.m 2 or less, more preferably 700 .mu.m 2 or less. Note that in this specification and the like, an LED package whose light-emission region has an area of 10000 ⁇ m 2 or less may be referred to as a micro LED.
  • a glass epoxy resin substrate a polyimide substrate, a ceramic substrate, an alumina substrate, an aluminum nitride substrate, or the like can be used.
  • the phosphor 65 an organic resin layer having a phosphor printed or painted on its surface, an organic resin layer in which the phosphor is mixed, or the like can be used.
  • the phosphor 65 can be made of a material that is excited by light emitted from the LED chip 51 and emits light of a color complementary to the emission color of the LED chip 51. With such a configuration, the LED package 50 can emit white light.
  • the description of the phosphor included in the phosphor layer 35 described above can be referred to, and a detailed description thereof will be omitted.
  • a configuration in which white light is emitted from the LED package 50 using an LED chip 51 that emits blue-green light and a phosphor that emits red light that is a complementary color of blue-green can be used.
  • the LED package 51 emits white light from the LED package 50 by using an LED chip 51 that emits near-ultraviolet light or violet light, a phosphor that emits red light, a phosphor that emits green light, and a phosphor that emits blue light. Is injected.
  • the light emitted by the LED chip 51 has a maximum peak at a wavelength of 330 nm to 500 nm in an emission spectrum.
  • the wavelength has a maximum peak at 430 nm to 490 nm, and more preferably, the wavelength has a maximum peak at 450 nm to 480 nm.
  • the phosphor 65 can be efficiently excited.
  • white light can be obtained by mixing blue light as excitation light and yellow light from the phosphor 65. it can.
  • the light emitted from the LED chip 51 has a maximum peak at 450 nm to 480 nm, white light with high purity can be obtained.
  • the resin layer 63 is formed of a translucent organic resin.
  • the type of the organic resin is not particularly limited, and typically, an ultraviolet curable resin such as an epoxy resin or a silicone resin, a visible light curable resin, or the like can be appropriately used.
  • an ultraviolet curable resin such as an epoxy resin or a silicone resin, a visible light curable resin, or the like can be appropriately used.
  • the top surface of the resin layer 63 has a flat shape in FIG. 15A, one embodiment of the present invention is not limited to this.
  • the upper surface of the resin layer 63 may be convex.
  • the shape can be appropriately selected according to the desired directivity.
  • a thin metal wire formed of gold, an alloy containing gold, copper, or an alloy containing copper can be used.
  • the electrodes 55 and 57 are conductive layers electrically connected to the electrodes of the LED chip 51, and are one element selected from nickel, copper, silver, platinum, and gold, or an alloy containing 50% or more of the element. Made of material.
  • the electrodes 55 and 57 are connected to the electrodes of the LED chip 51 by a wire bonding method using a thermocompression bonding method or an ultrasonic bonding method.
  • a reflector 53 made of ceramic or the like is arranged around the LED chip 51 so that more light is emitted from the LED package 50 by reflecting a part of the light emitted from the LED chip 51. Is preferred. Note that FIG. 15A illustrates a shape in which the reflector 53 expands upward in a tapered shape; however, one embodiment of the present invention is not limited thereto. The shape can be appropriately selected according to the desired light directivity.
  • the LED package 50 illustrated in FIG. 15A has a structure in which a face-up type LED chip that emits light to the electrode side of the LED chip 51 is used; however, the LED package 50 which can be used in one embodiment of the present invention is described.
  • the configuration is not particularly limited.
  • FIG. 15C shows an example different from the LED package illustrated in FIG. 15A.
  • FIG. 15C is a sectional view of the LED package 50.
  • FIG. 15B can be referred to for a top view.
  • the LED package 50 illustrated in FIG. 15C is a flip-chip type LED package in which the electrodes of the LED chip 51 face the electrodes 55 and 57.
  • the electrodes of the LED chip 51 are electrically connected to the electrodes 55 and 57 via conductive bumps 90.
  • the LED package 50 illustrated in FIG. 15C illustrates a configuration using a face-down type LED chip that emits light to the opposite side of the electrode of the LED chip 51.
  • 15A and 15C show the LED chip 51 having a horizontal structure, one embodiment of the present invention is not limited to this.
  • the LED chip 51 included in the LED package 50 may have a vertical structure in which the electrodes 85 and the electrodes 87 are respectively arranged on opposite surfaces.
  • FIG. 15 illustrates an example in which the LED package 50 includes one LED chip 51; however, the configuration of the LED package 50 that can be used in one embodiment of the present invention is not limited to this.
  • the LED package 50 may have a plurality of LED chips 51. Further, a configuration without the phosphor 65 can be adopted. For example, an LED chip 51 that emits red light, an LED chip 51 that emits green light, and an LED chip 51 that emits green light, and has a configuration in which the phosphor 65 is not provided. White light may be emitted from the package 50.
  • FIG. 16A illustrates an example of a cross-sectional structure of a display device which is one embodiment of the present invention.
  • the display device 10F illustrated in FIG. 16A includes a functional layer 15, a light-emitting element 17, a coloring layer CFR, a coloring layer CFG, a coloring layer CFB, and the like between the substrate 11 and the substrate 13.
  • the display device 10F mainly differs from the display device using an LED chip for the light emitting element 17 shown in FIGS. 12A to 12C and FIGS. 13A to 13C in that the display device 10F does not have the phosphor layer 35 and the light shielding layer 33. I have.
  • the substrate 11 side corresponds to the display surface side of the display device 10F.
  • the LED package 50 Since the LED package 50 has the reflector 53, the directivity of light is enhanced. When the LED package 50 is used as the light emitting element 17, light leakage to adjacent pixels can be achieved without providing the light shielding layer 33. Color mixture between pixels can be suppressed. Further, by using the LED package 50 that emits white light as the light emitting element 17, color display can be performed without providing the phosphor layer 35.
  • FIG. 16A shows the case where there is a gap between the coloring layer CFR, the coloring layer CFG, and the coloring layer CFB, and the light-emitting element 17, but one embodiment of the present invention is not limited to this.
  • the coloring layer CFR, the coloring layer CFG, and the coloring layer CFB may be in contact with the light-emitting element 17. With such a structure, the distance between the coloring layers CFR, the coloring layers CFG, and the coloring layers CFB and each light emitting element 17 is reduced, and light leakage to adjacent pixels and color mixing between pixels can be suppressed.
  • the light shielding layer 31 may be provided.
  • the light shielding layer 31 is provided between adjacent coloring layers.
  • the light-shielding layer 31 has an opening in a region overlapping with the light-emitting element 17.
  • the light shielding layer 31 blocks light emission from the adjacent light emitting elements 17 and suppresses color mixing between the adjacent light emitting elements 17.
  • light leakage can be suppressed by providing each end of the coloring layer CFR, the coloring layer CFG, and the coloring layer CFB so as to overlap with the light shielding layer 31.
  • a material that blocks light emission from the light-emitting element 17 can be used.
  • a metal material or a resin material containing a pigment or a dye can be used.
  • each of the coloring layers may have a structure in which a part of the coloring layer overlaps with an adjacent coloring layer.
  • Each of the regions where the coloring layers overlap has a function as a light-blocking layer.
  • one end of the coloring layer CFR overlaps with one end of the coloring layer CFG
  • the other end of the coloring layer CFG overlaps with one end of the coloring layer CFB
  • one embodiment of the present invention is not limited thereto.
  • a pixel which does not include a coloring layer may be formed, and white light may be emitted from the pixel.
  • one color can be expressed by four sub-pixels of R (red), G (green), B (blue), and W (white).
  • the current flowing to the light emitting element 17 can be reduced as compared with a configuration in which one color is expressed by three sub-pixels of red (R), green (G), and blue (B), and power consumption is reduced. Display device with a low power consumption.
  • This embodiment can be implemented by combining at least part of the embodiments with another embodiment described in this specification as appropriate.
  • FIG. 17A shows a top view of the display device 700.
  • the display device 700 includes a first substrate 701 and a second substrate 705 which are attached to each other with a sealant 712.
  • a pixel portion 702 In a region sealed with the first substrate 701, the second substrate 705, and the sealant 712, a pixel portion 702, a source driver circuit portion 704, and a gate driver circuit portion 706 are provided over the first substrate 701.
  • an FPC terminal portion 708 to which the FPC 716 is connected is provided in a portion of the first substrate 701 which does not overlap with the second substrate 705.
  • Various signals and the like are supplied to the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706 through the FPC terminal portion 708 and the signal line 710 by the FPC 716.
  • a plurality of gate driver circuit units 706 may be provided. Further, the gate driver circuit portion 706 and the source driver circuit portion 704 may be separately formed on a semiconductor substrate or the like, and may be in the form of a packaged IC chip. The IC chip can be mounted over the first substrate 701 or the FPC 716.
  • the structure of the transistors included in the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706 is not particularly limited.
  • a semiconductor layer of the transistor a single crystal semiconductor, a polycrystalline semiconductor, a microcrystalline semiconductor, an amorphous semiconductor, or the like can be used alone or in combination.
  • the semiconductor material for example, silicon, germanium, or the like can be used.
  • a compound semiconductor such as silicon germanium, silicon carbide, gallium arsenide, an oxide semiconductor, or a nitride semiconductor, an organic semiconductor, or the like can be used.
  • a low molecular organic material having an aromatic ring, a ⁇ -electron conjugated conductive polymer, or the like can be used.
  • a low molecular organic material having an aromatic ring, a ⁇ -electron conjugated conductive polymer, or the like can be used.
  • rubrene, tetracene, pentacene, perylene diimide, tetracyanoquinodimethane, polythiophene, polyacetylene, polyparaphenylene vinylene, and the like can be used.
  • the transistor used in this embodiment include an oxide semiconductor film which is highly purified and in which formation of oxygen vacancies is suppressed.
  • the transistor can have low off-state current. Therefore, the holding time of an electric signal such as an image signal can be lengthened, and the writing interval can be set long in the ON state. Therefore, since the frequency of the refresh operation can be reduced, an effect of reducing power consumption can be obtained.
  • the transistor used in this embodiment has a relatively high field-effect mobility, high-speed operation is possible.
  • a switching transistor in a pixel portion and a driver transistor used in a driver circuit portion can be formed over the same substrate. That is, a configuration in which a driving circuit formed of a silicon wafer or the like is not applied is also possible, and the number of components of the semiconductor device can be reduced.
  • a high-quality image can be provided by using a transistor which can operate at high speed.
  • a display device 700A illustrated in FIG. 17B is an example of a display device in which a flexible resin layer 743 is used instead of the first substrate 701 and can be used as a flexible display.
  • the pixel portion 702 has a rectangular shape and a corner portion has an arc shape. Further, as shown in a region P1 in FIG. 17B, the pixel portion 702 and a notch portion in which a part of the resin layer 743 is cut out.
  • a pair of gate driver circuit portions 706 are provided on both sides of the pixel portion 702. Further, the gate driver circuit portion 706 is provided along an arc-shaped contour at a corner of the pixel portion 702.
  • the resin layer 743 has a shape in which a portion where the FPC terminal portion 708 is provided protrudes. Further, a part of the resin layer 743 including the FPC terminal portion 708 can be folded back in the region P2 in FIG. 17B. By folding back part of the resin layer 743, the display device 700A can be mounted on an electric device in a state where the FPC 716 is placed over the pixel portion 702 and the space of the electronic device can be reduced. .
  • an IC 717 is mounted on the FPC 716 connected to the display device 700A.
  • the IC 717 has a function as, for example, a source driver circuit.
  • the source driver circuit portion 704 in the display device 700A can be configured to include at least one of a protection circuit, a buffer circuit, a demultiplexer circuit, and the like.
  • a display device 700B illustrated in FIG. 17C is a display device which can be suitably used for an electronic device having a large screen.
  • it can be suitably used for a television device, a monitor device, a personal computer (including a notebook type or a desktop type), a tablet terminal, a digital signage, and the like.
  • the display device 700B includes a plurality of source driver ICs 721 and a pair of gate driver circuit units 722.
  • the plurality of source driver ICs 721 are attached to the FPC 723, respectively.
  • one of the plurality of FPCs 723 is connected to the substrate 701, and the other terminal is connected to the printed circuit board 724.
  • the printed circuit board 724 can be disposed on the back side of the pixel portion 702 and mounted on an electric device, so that space of the electronic device can be saved.
  • the gate driver circuit portion 722 is formed on the substrate 701.
  • an electronic device with a narrow frame can be realized.
  • a large-sized and high-resolution display device can be realized.
  • a display device having a screen size of 30 inches or more, 40 inches or more, 50 inches or more, or 60 inches or more can be realized.
  • a display device having an extremely high resolution such as 4K2K or 8K4K can be realized.
  • FIG. 18 is a cross-sectional view taken along dashed-dotted line QR shown in FIG. 17A.
  • the display device illustrated in FIGS. 17A and 18 includes a routing wiring portion 711, a pixel portion 702, a source driver circuit portion 704, and an FPC terminal portion 708.
  • the routing wiring portion 711 has a signal line 710.
  • the pixel portion 702 includes a transistor 750 and a capacitor 790.
  • the source driver circuit portion 704 includes a transistor 752.
  • a capacitor 790 illustrated in FIG. 18 includes a lower electrode formed by processing the same film as a first gate electrode included in the transistor 750 and an upper electrode formed by processing the same metal oxide as a semiconductor layer. And The upper electrode has a low resistance, similarly to the source and drain regions of the transistor 750. In addition, a part of an insulating film functioning as a first gate insulating layer of the transistor 750 is provided between the lower electrode and the upper electrode. That is, the capacitor 790 has a stacked structure in which an insulating film functioning as a dielectric film is sandwiched between a pair of electrodes. Further, a wiring obtained by processing the same film as the source electrode and the drain electrode of the transistor is connected to the upper electrode.
  • An insulating layer 770 is provided over the transistor 750, the transistor 752, and the capacitor 790.
  • the insulating layer 770 has a function as a planarization film, and the upper surfaces of the conductive layers 772 and 774 provided over the insulating layer 770 can be flat. Since the conductive layers 772 and 774 are located on the same surface and the upper surfaces of the conductive layers 772 and 774 are flat, the conductive layers 772 and 774 and the light-emitting element 782 can be easily electrically connected to each other. Can be connected to
  • FIG. 18 illustrates a configuration in which the height of the cathode electrode and the height of the anode electrode included in the light-emitting element 782 are different, and the height of the bump 791 and the height of the bump 793 are different. Note that when the height of the cathode side electrode and the height of the anode side included in the light-emitting element 782 are the same, the height of the bump 791 and the height of the bump 793 can be substantially the same.
  • the transistor 750 included in the pixel portion 702 is preferably provided so as to overlap below the conductive layer 772.
  • the transistor 750 particularly, a region where the channel formation region and the conductive layer 772 overlap with each other, light emitted from the light-emitting element 782 and external light can be prevented from reaching the transistor 750, and a change in electrical characteristics of the transistor 750 can be suppressed. .
  • the transistor 750 included in the pixel portion 702 and the transistor 752 included in the source driver circuit portion 704 may have different structures. For example, a structure in which a top-gate transistor is applied to one of them and a bottom-gate transistor is applied to the other may be employed. Note that the gate driver circuit portion 706 is similar to the source driver circuit portion 704.
  • the signal line 710 is formed of the same conductive film as the source electrode and the drain electrode of the transistors 750 and 752. At this time, it is preferable to use a low-resistance material such as a material containing a copper element because signal delay or the like due to wiring resistance is small and display on a large screen is possible.
  • the FPC terminal portion 708 includes a wiring 760, a part of which functions as a connection electrode, an anisotropic conductive film 780, and an FPC 716.
  • the wiring 760 is electrically connected to a terminal included in the FPC 716 through the anisotropic conductive film 780.
  • the wiring 760 is formed using the same conductive film as the source and drain electrodes of the transistors 750 and 752.
  • a flexible substrate such as a glass substrate or a plastic substrate can be used, for example.
  • an insulating layer having a barrier property against water or hydrogen is preferably provided between the first substrate 701 and the transistor 750 or the like.
  • a light-blocking layer 738, a coloring layer 736, and a phosphor layer 797 are provided on the second substrate 705 side.
  • the coloring layer 736 is provided over the light-emitting element 782.
  • the phosphor layer 797 is provided between the light-emitting element 782 and the coloring layer 736.
  • the phosphor layer 797, the light-emitting element 782, and the coloring layer 736 have regions overlapping with each other.
  • the end of the phosphor layer 797 is preferably located outside the end of the light emitting element 782, and the end of the coloring layer 736 is preferably located outside the end of the phosphor layer 797.
  • the phosphor layer 797 includes a phosphor that emits yellow light and the light-emitting element 782 emits blue light, whereby white light is emitted from the phosphor layer 797.
  • Light emitted from the light-emitting element 782 provided in a region overlapping with the coloring layer 736 transmitting red is transmitted through the phosphor layer 797 and the coloring layer 736, and emitted to the display surface side as red light.
  • light emitted from the light-emitting element 782 provided in an area overlapping with the coloring layer 736 transmitting green is emitted as green light.
  • Light emitted from the light-emitting element 782 provided in an area overlapping with the coloring layer 736 transmitting blue light is emitted as blue light.
  • color display can be performed using one type of light-emitting element 782.
  • one type of light emitting element 782 is used for the display device, the manufacturing process can be simplified. That is, according to one embodiment of the present invention, a display device with low manufacturing cost, high luminance and contrast, high response speed, and low power consumption can be provided.
  • the phosphor layer 797 may include a phosphor that emits red light, and the light-emitting element 782 may emit blue-green light, whereby white light may be emitted from the phosphor layer 797.
  • the phosphor layer 797 includes a phosphor that emits red light, a phosphor that emits green light, and a phosphor that emits blue light, and the light-emitting element 782 emits near-ultraviolet light or violet light.
  • a configuration in which white light is emitted from the phosphor layer 797 may be employed.
  • the display device 700 illustrated in FIG. 18 includes a light-emitting element 782.
  • As the light-emitting element 782 it is preferable to use a face-down type LED chip having the horizontal structure illustrated in FIG.
  • the coloring layer 736 is provided at a position overlapping the light-emitting element 782, and the light-blocking layer 738 is provided at a position overlapping the end of the coloring layer 736, the wiring portion 711, and the source driver circuit portion 704.
  • the space between the phosphor layer 797, the coloring layer 736, the light-blocking layer 738, and the light-emitting element 782 is filled with a sealing film 732.
  • the light-blocking layer 795 is provided so as to be adjacent to the light-emitting element 782.
  • the light-blocking layer 795 is preferably provided between the adjacent light-emitting elements 782.
  • a resin containing a pigment, a dye, carbon black, or the like can be used for the light-blocking layer 795. Further, it is preferable that the side surface of the light-emitting element 782 be in contact with the light-blocking layer 795.
  • FIG. 18 illustrates a structure in which the height of the upper surface of the light-blocking layer 795 is approximately equal to the height of the upper surface of the light-emitting element 782; however, one embodiment of the present invention is not limited thereto.
  • the height of the upper surface of the light-blocking layer 795 may be lower than the height of the upper surface of the light-emitting element 782, or may be higher than the height of the upper surface of the light-emitting element 782.
  • the height of the upper surface of the light-blocking layer 795 is approximately equal to or higher than the height of the upper surface of the light-emitting element 782, light leakage to adjacent pixels and color mixing between pixels can be efficiently suppressed.
  • FIG. 19 shows the configuration of a display device that can be suitably applied to a flexible display.
  • FIG. 19 is a cross-sectional view taken along dashed-dotted line ST in display device 700A shown in FIG. 17B.
  • a display device 700A shown in FIG. 19 has a structure in which a support substrate 745, an adhesive layer 742, a resin layer 743, and an insulating layer 744 are stacked instead of the substrate 701 shown in FIG.
  • the transistor 750, the capacitor 790, and the like are provided over the insulating layer 744 provided over the resin layer 743.
  • the supporting substrate 745 is a substrate that contains an organic resin, glass, or the like, and is thin enough to have flexibility.
  • the resin layer 743 is a layer containing an organic resin such as polyimide or acrylic.
  • the insulating layer 744 includes an inorganic insulating film such as silicon oxide, silicon oxynitride, or silicon nitride.
  • the resin layer 743 and the support substrate 745 are attached to each other with an adhesive layer 742.
  • the resin layer 743 is preferably thinner than the support substrate 745.
  • the display device 700A illustrated in FIG. 19 includes a protective layer 740 instead of the substrate 705 illustrated in FIG.
  • the protective layer 740 is attached to the sealing film 732.
  • a glass substrate, a resin film, or the like can be used as the protective layer 740.
  • an optical member such as a scattering plate, an input device such as a touch sensor panel, or a configuration in which two or more of these are stacked may be applied.
  • FIG. 19 shows a foldable region P2.
  • the region P2 includes a portion where an inorganic insulating film such as an insulating layer 744 is not provided, in addition to the supporting substrate 745 and the adhesive layer 742.
  • a resin layer 746 is provided so as to cover the wiring 760.
  • a structure in which an inorganic insulating film is not provided as much as possible in the bendable region P2, and a conductive layer containing a metal or an alloy and only a layer containing an organic material are stacked to prevent cracks from occurring when bent. be able to.
  • a part of the display device 700A can be bent with an extremely small radius of curvature.
  • FIGS. 20 to 23 are schematic cross-sectional views at respective stages of a process in a method for manufacturing the display device 700.
  • a thin film (an insulating film, a semiconductor film, a conductive film, or the like) included in the display device is formed by a sputtering method, a chemical vapor deposition (CVD) method, a vacuum evaporation method, or a pulsed laser deposition (PLD: Pulsed Laser Deposition).
  • CVD chemical vapor deposition
  • PVD Pulsed Laser Deposition
  • ALD Atomic Layer Deposition
  • CVD a plasma enhanced chemical vapor deposition
  • thermal CVD method a metal organic chemical vapor deposition (MOCVD) method may be used.
  • a thin film (insulating film, semiconductor film, conductive film, etc.) constituting a display device
  • spin coating dipping, spray coating, ink jet, dispensing, screen printing, offset printing, doctor knife, slit coating, roll coating.
  • a curtain coat, a knife coat and the like can be used.
  • the thin film when processing a thin film constituting a display device, the thin film can be processed using a photolithography method or the like.
  • an island-shaped thin film may be formed by a film formation method using a shielding mask.
  • a thin film may be processed by a nanoimprint method, a sand blast method, a lift-off method, or the like.
  • the photolithography method for example, there are the following two methods. One is to apply a photosensitive resist material on the thin film to be processed, expose it through a photomask, develop it to form a resist mask, process the thin film by etching or the like, and process the resist mask. It is a method of removing. The other is a method of forming a thin film having photosensitivity, and then performing exposure and development to process the thin film into a desired shape.
  • light used for exposure may be, for example, i-line (wavelength: 365 nm), g-line (wavelength: 436 nm), h-line (wavelength: 405 nm), or a mixture thereof.
  • ultraviolet light, KrF laser light, ArF laser light, or the like can be used.
  • the exposure may be performed by a liquid immersion exposure technique.
  • extreme ultraviolet light EUV: Extreme-Ultra-violet
  • X-ray may be used as light used for exposure.
  • an electron beam can be used instead of light used for exposure. It is preferable to use extreme ultraviolet light, X-rays, or an electron beam because extremely fine processing can be performed.
  • a photomask is not required.
  • a dry etching method, a wet etching method, a sand blast method, or the like can be used for etching the thin film.
  • a conductive layer 301, a conductive layer 303, and a conductive layer 305 are formed over a substrate 701.
  • the conductive layers 301, 303, and 305 can be formed by forming a conductive film, forming a resist mask, etching the conductive film, and removing the resist mask.
  • an insulating layer 311 is formed to cover the substrate 701, the conductive layer 301, the conductive layer 303, and the conductive layer 305.
  • a semiconductor layer 321, a semiconductor layer 323, and a semiconductor layer 325 are formed (FIG. 20A).
  • the semiconductor layer 321, the semiconductor layer 323, and the semiconductor layer 325 can be formed by forming a semiconductor film, forming a resist mask, etching the semiconductor film, and removing the resist mask.
  • an insulating layer 331, a conductive layer 341, a conductive layer 351, an insulating layer 333, a conductive layer 343, and a conductive layer 353 are formed.
  • a resist mask is formed. By removing the resist mask after etching the conductive film, the insulating layer 331, the conductive layer 341, the conductive layer 351, the insulating layer 333, the conductive layer 343, and the conductive layer 353 can be formed.
  • an insulating layer 361 and an insulating layer 363 are formed (FIG. 20B).
  • an opening is formed in the insulating layer 361 and the insulating layer 363, and the conductive layer 371, the conductive layer 373a, the conductive layer 373b, the conductive layer 375, the conductive layer 377, and the wiring 760 are formed.
  • the conductive layer 371, the conductive layer 373a, the conductive layer 373b, the conductive layer 375, the conductive layer 377, and the wiring 760 can be formed in a manner similar to that of the conductive layer 301 or the like.
  • the signal line 710, the transistor 750, the capacitor 790, and the transistor 752 can be formed (FIG. 20C). Subsequently, an insulating layer 379 is formed.
  • the insulating layer 379 has a function as a protective film of the transistor 750 and the like.
  • an insulating layer 770 is formed.
  • an opening can be formed by a photolithography method or the like. Note that after forming an insulating film as the insulating layer 770, an opening may be formed by etching part of the insulating film with the use of a resist mask. It is preferable that the insulating layer 770 be formed using an organic insulating material because planarity of the upper surface can be improved.
  • an inorganic insulating film may be used as the insulating layer 770.
  • the insulating layer 770 a single layer or a stacked layer of an inorganic insulating material such as silicon nitride, silicon oxide, silicon oxynitride, silicon nitride oxide, aluminum oxide, aluminum nitride, aluminum oxynitride, or aluminum nitride oxide is used. Can be used.
  • the insulating layer 770 functions as a protective layer of the transistor 750 and the like.
  • the insulating layer 770 may have a stacked structure of an inorganic insulating film and an organic insulating film.
  • a conductive layer 772 and a conductive layer 774 are formed over the insulating layer 770 (FIG. 21A).
  • the conductive layer 772 is electrically connected to the transistor 750 through an opening of the insulating layer 770.
  • the conductive layer 772 and the conductive layer 774 can be formed by a method similar to that of the conductive layer 301 or the like. It is preferable that the conductive layer 772 and the conductive layer 774 be formed using a material having reflectivity to light.
  • a material containing an alloy of silver, palladium, and copper also referred to as APC
  • aluminum, titanium, copper, or the like can be used as the conductive layer 772 and the conductive layer 774.
  • conductive bumps 791 and 793 are formed on the conductive layers 772 and 774, respectively (FIG. 21B).
  • a metal such as gold, silver, or tin, an alloy including these metals, an anisotropic conductive film such as a conductive resin, or a conductive paste can be used.
  • gold can be suitably used.
  • the bump 791 and the bump 793 can be formed by a printing method, a transfer method, an ejection method, or the like.
  • the light emitting element 782 is arranged over the bumps 791 and 793.
  • the light emitting element 782 it is preferable to use a face-down type LED chip having the horizontal structure illustrated in FIG.
  • the light emitting element 782 is arranged such that the cathode side electrode and the anode side electrode of the light emitting element 782 are in contact with the bumps 791 and 793, respectively.
  • the bump 791, the bump 793, the light emitting element 782, the conductive layer 772, and the conductive layer 774 are pressed against each other, and the light emitting element 782 is fixed over the conductive layer 772 and the conductive layer 774.
  • the conductive layers 772 and 774 are electrically connected to the light-emitting element 782 (FIG. 22).
  • the method for manufacturing the display device described in the above embodiment can be used for the light-emitting element 782.
  • the light-emitting element 782 can be arranged using a pick-and-place device that picks up the light-emitting element 782 from a predetermined position, transports the light-emitting element 782, and places it at the predetermined position.
  • an FSA (Fluidic Self Assembly) method may be used for disposing the light emitting element 782.
  • a concave insulating layer which is compatible with the light-emitting element 782 is formed over the conductive layer 772 and in a region overlapping with the conductive layer 774, and the light-emitting element 782 is arranged in the liquid in the concave portion in a self-aligned manner.
  • the arrangement of the light-emitting element 782 is easier than in the case where a plurality of types are used.
  • a light-blocking film to be a light-blocking layer 795 is formed over the insulating layer 770 and the light-emitting element 782 (FIG. 22).
  • the light-blocking film can be formed by a photolithography method or the like using a resin containing a metal material, a pigment, or a dye. At this time, the thickness of the light-shielding film is adjusted so that the light-shielding film is also formed over the light-emitting element 782.
  • part of the light-shielding film serving as the light-shielding layer 795 is removed to expose the upper surface of the light-emitting element 782 (FIG. 23A).
  • a dry etching method or the like can be used for removing the light shielding film.
  • one type of LED chip is used as the light-emitting element 782, and the height of the light-emitting element 782 can be the same between sub-pixels, so that the upper surface of each light-emitting element 782 is easily exposed uniformly.
  • the manufacturing cost can be suppressed. That is, according to one embodiment of the present invention, a display device with low manufacturing cost, high luminance and contrast, high response speed, and low power consumption can be provided.
  • a metal material or a resin material can be used for the light-blocking layer 738.
  • the light-blocking layer 738 can be formed by removing an unnecessary portion using a photolithography method or the like after forming a conductive film.
  • the light-blocking layer 738 can be formed by a photolithography method or the like.
  • the coloring layer 736 for example, a photosensitive resin material is preferably used.
  • the coloring layer 736 can be formed by applying a material over the substrate 705 and the light-blocking layer 738, exposing the material via a photomask, and performing heat treatment after development.
  • a phosphor layer 797 is formed on the coloring layer 736 (FIG. 23B).
  • the phosphor layer 797 can be formed by, for example, a screen printing method, a dispensing method, or the like using an organic resin layer mixed with a phosphor.
  • an adhesive layer for adhering one or both of the substrate 701 and the substrate 705 is formed.
  • the adhesive layer is formed so as to surround a region where the pixels are arranged.
  • the adhesive layer can be formed by, for example, a screen printing method, a dispensing method, or the like.
  • a thermosetting resin, an ultraviolet curable resin, or the like can be used.
  • a resin or the like which is temporarily cured by ultraviolet light and then cured by applying heat may be used.
  • a resin or the like having both ultraviolet curability and thermosetting may be used as the adhesive layer.
  • the substrate 701 and the substrate 705 are attached to each other, and the adhesive layer is cured to form a sealing film 732. It is preferable that the bonding be performed in a reduced-pressure atmosphere because bubbles can be prevented from being mixed between the substrate 701 and the substrate 705.
  • an anisotropic conductive film 780 is provided over the wiring 760.
  • the wiring 760 and the FPC 716 are electrically connected to each other by disposing the FPC 716 on the anisotropic conductive film 780 and performing thermocompression bonding.
  • the display device 700 can be formed (FIG. 18).
  • FIG. 24 illustrates a configuration example different from that of the display device 700 described above.
  • FIG. 24 is a cross-sectional view taken along dashed-dotted line QR shown in FIG. 17A.
  • the display device 700A illustrated in FIG. 24 mainly includes the LED package illustrated in FIG. 15 as the light-emitting element 782 and does not include the light-blocking layer 795 and the phosphor layer 797. Are different.
  • FIG. 24 An example of a method for manufacturing the display device 700A illustrated in FIG. 24 will be described with reference to FIGS.
  • FIGS. 25 and 26 is a schematic cross-sectional view of each step of a process in a method for manufacturing the display device 700A.
  • the above description of the method for manufacturing the display device 700 can be referred to, and thus detailed description is omitted.
  • a conductive layer 772 and a conductive layer 774 are formed over the insulating layer 770 (FIG. 25A).
  • the conductive layer 772 is electrically connected to the transistor 750 through an opening of the insulating layer 770.
  • the conductive layer 772 and the conductive layer 774 can be formed by a method similar to that of the conductive layer 301 or the like.
  • conductive bumps 791 and 793 are formed on the conductive layers 772 and 774, respectively (FIG. 25B).
  • a metal such as gold, silver, or tin, an alloy including these metals, an anisotropic conductive film such as a conductive resin, or a conductive paste can be used.
  • the bump 791 and the bump 793 can be formed by a printing method, a transfer method, an ejection method, or the like.
  • a silver paste can be used for the bumps 791 and 793, and any one or more of APC, aluminum, titanium, and copper can be used for the conductive layers 772 and 774.
  • the light-emitting element 782 can be electrically connected favorably to each of the conductive layers 772 and 774.
  • the light emitting element 782 is arranged over the bumps 791 and 793.
  • the light-emitting element 782 it is preferable to use a surface-mounted LED package illustrated in FIG.
  • the light emitting element 782 is arranged such that the cathode side electrode and the anode side electrode of the light emitting element 782 are in contact with the bumps 791 and 793, respectively.
  • the bump 791, the bump 793, the light emitting element 782, the conductive layer 772, and the conductive layer 774 are pressed against each other, and the light emitting element 782 is fixed over the conductive layer 772 and the conductive layer 774.
  • the conductive layers 772 and 774 are electrically connected to the light-emitting element 782 (FIG. 26A).
  • a pick-and-place device can be used for disposing the light emitting element 782.
  • the light emitting element 782 may be arranged by using the FSA method.
  • the arrangement of the light-emitting element 782 is easier than in the case where a plurality of types are used.
  • a light-blocking layer 738 and a coloring layer 736 are formed over the substrate 705 (FIG. 26B).
  • the description of the manufacturing method of the display device 700 described above can be referred to for the light-blocking layer 738 and the coloring layer 736;
  • an anisotropic conductive film 780 is provided over the wiring 760.
  • the wiring 760 and the FPC 716 are electrically connected to each other by disposing the FPC 716 on the anisotropic conductive film 780 and performing thermocompression bonding.
  • the display device 700A can be formed (FIG. 24).
  • Example of a configuration in which an input device is provided in a display device ⁇ Example of a configuration in which an input device is provided in a display device> Further, the display device shown in FIGS. 18, 19, and 24 may be provided with an input device. Examples of the input device include a touch sensor and the like.
  • a sensor system various systems such as a capacitance system, a resistance film system, a surface acoustic wave system, an infrared system, an optical system, and a pressure-sensitive system can be used. Alternatively, two or more of these may be used in combination.
  • the structure of the touch panel is such that an input device is formed inside a pair of substrates, a so-called in-cell touch panel, an input device is formed on the display device 700, a so-called on-cell touch panel, or an input device is formed on the display device 700.
  • the display device of one embodiment of the present invention can be manufactured using various types of transistors such as a bottom-gate transistor and a top-gate transistor. Therefore, the material of the semiconductor layer and the transistor structure to be used can be easily replaced according to the existing manufacturing line.
  • FIG. 27A1 is a cross-sectional view in the channel length direction of a channel-protection transistor 1810 which is a kind of bottom-gate transistor.
  • a transistor 1810 is formed over a substrate 1771.
  • the transistor 1810 includes an electrode 1746 over a substrate 1771 with an insulating layer 1772 interposed therebetween.
  • a semiconductor layer 1742 is provided over the electrode 1746 with an insulating layer 1726 interposed therebetween.
  • the electrode 1746 can function as a gate electrode.
  • the insulating layer 1726 can function as a gate insulating layer.
  • the semiconductor layer 1742 includes an insulating layer 1741 over a channel formation region. Further, an electrode 1744a and an electrode 1744b are provided over the insulating layer 1726 in contact with part of the semiconductor layer 1742.
  • the electrode 1744a can function as one of a source electrode and a drain electrode.
  • the electrode 1744b can function as the other of the source electrode and the drain electrode. Part of the electrode 1744a and part of the electrode 1744b are formed over the insulating layer 1741.
  • the insulating layer 1741 can function as a channel protective layer. By providing the insulating layer 1741 over the channel formation region, exposure of the semiconductor layer 1742 generated when the electrodes 1744a and 1744b are formed can be prevented. Therefore, the channel formation region of the semiconductor layer 1742 can be prevented from being etched when the electrodes 1744a and 1744b are formed. According to one embodiment of the present invention, a transistor with favorable electric characteristics can be realized.
  • the transistor 1810 includes the insulating layer 1728 over the electrode 1744a, the electrode 1744b, and the insulating layer 1741, and the insulating layer 1729 over the insulating layer 1728.
  • an oxide semiconductor used for the semiconductor layer 1742
  • a material which can remove oxygen from part of the semiconductor layer 1742 and generate oxygen vacancies is used for at least a portion of the electrode 1744a and the electrode 1744b in contact with the semiconductor layer 1742.
  • the carrier concentration increases, and the region becomes n-type and becomes an n-type region (n + layer). Therefore, the region can function as a source region or a drain region.
  • tungsten, titanium, or the like can be given as an example of a material which can remove oxygen from the semiconductor layer 1742 and cause oxygen vacancies.
  • a layer functioning as an n-type semiconductor or a p-type semiconductor is preferably provided between the semiconductor layer 1742 and the electrode 1744a and between the semiconductor layer 1742 and the electrode 1744b.
  • a layer functioning as an n-type semiconductor or a p-type semiconductor can function as a source region or a drain region of a transistor.
  • the insulating layer 1729 is preferably formed using a material having a function of preventing or reducing diffusion of impurities from the outside to the transistor. Note that the insulating layer 1729 can be omitted as necessary.
  • the transistor 1811 illustrated in FIG. 27A2 is different from the transistor 1810 in that an electrode 1723 which can function as a back gate electrode is provided over an insulating layer 1729.
  • the electrode 1723 can be formed using a material and a method similar to those of the electrode 1746.
  • the back gate electrode is formed of a conductive layer, and is arranged so as to sandwich the channel formation region of the semiconductor layer between the gate electrode and the back gate electrode. Therefore, the back gate electrode can function similarly to the gate electrode.
  • the potential of the back gate electrode may be the same potential as the gate electrode, a ground potential (GND potential), or an arbitrary potential. Further, the threshold voltage of the transistor can be changed by independently changing the potential of the back gate electrode without interlocking with the gate electrode.
  • Each of the electrode 1746 and the electrode 1723 can function as a gate electrode. Therefore, each of the insulating layer 1726, the insulating layer 1741, the insulating layer 1728, and the insulating layer 1729 can function as a gate insulating layer. Note that the electrode 1723 may be provided between the insulating layer 1728 and the insulating layer 1729.
  • the other is referred to as a “back gate electrode”.
  • the electrode 1746 when the electrode 1723 is referred to as a “gate electrode”, the electrode 1746 is referred to as a “back gate electrode”.
  • the transistor 1811 can be considered as a kind of top-gate transistor.
  • one of the electrode 1746 and the electrode 1723 may be referred to as a “first gate electrode”, and the other may be referred to as a “second gate electrode”.
  • the electrode 1746 and the electrode 1723 With the electrode 1746 and the electrode 1723 with the semiconductor layer 1742 interposed therebetween, further, by setting the potential of the electrode 1746 and the electrode 1723 to be the same, a region where carriers flow in the semiconductor layer 1742 becomes larger in the thickness direction. The amount of carrier movement increases. As a result, the on-state current of the transistor 1811 increases and the field-effect mobility increases.
  • the transistor 1811 is a transistor having a large on-state current with respect to an occupied area. That is, the area occupied by the transistor 1811 can be reduced with respect to the required on-state current. According to one embodiment of the present invention, the area occupied by a transistor can be reduced. Therefore, according to one embodiment of the present invention, a highly integrated semiconductor device can be realized.
  • the gate electrode and the back gate electrode are formed using a conductive layer, the gate electrode and the back gate electrode have a function of preventing an electric field generated outside the transistor from acting on a semiconductor layer in which a channel is formed (particularly, a function of shielding an electric field against static electricity or the like). . Note that by forming the back gate electrode larger than the semiconductor layer and covering the semiconductor layer with the back gate electrode, the electric field shielding function can be improved.
  • the back gate electrode is formed using a conductive film having a light-blocking property
  • light can be prevented from entering the semiconductor layer from the back gate electrode side. Accordingly, light deterioration of the semiconductor layer can be prevented, and deterioration of electrical characteristics such as a shift in threshold voltage of the transistor can be prevented.
  • a highly reliable transistor can be realized. Further, a highly reliable semiconductor device can be realized.
  • FIG. 27B1 is a cross-sectional view in the channel length direction of a channel protection transistor 1820 having a structure different from that of FIG. 27A1.
  • the transistor 1820 has substantially the same structure as the transistor 1810, except that an insulating layer 1741 covers an end portion of the semiconductor layer 1742. Further, the semiconductor layer 1742 and the electrode 1744a are electrically connected to each other in an opening formed by selectively removing part of the insulating layer 1741 overlapping with the semiconductor layer 1742. In another opening portion formed by selectively removing part of the insulating layer 1741 overlapping with the semiconductor layer 1742, the semiconductor layer 1742 and the electrode 1744b are electrically connected. A region of the insulating layer 1741 which overlaps with the channel formation region can function as a channel protective layer.
  • the transistor 1821 illustrated in FIG. 27B2 is different from the transistor 1820 in that an electrode 1723 which can function as a back gate electrode is provided over the insulating layer 1729.
  • the distance between the electrodes 1744a and 1746 and the distance between the electrodes 1744b and 1746 are longer than those of the transistors 1810 and 1811. Therefore, parasitic capacitance generated between the electrode 1744a and the electrode 1746 can be reduced. Further, parasitic capacitance generated between the electrode 1744b and the electrode 1746 can be reduced. According to one embodiment of the present invention, a transistor with favorable electric characteristics can be realized.
  • the transistor 1825 in FIG. 27C1 is a cross-sectional view in the channel length direction of a channel-etched transistor 1825 which is one of bottom-gate transistors.
  • the electrode 1744a and the electrode 1744b are formed without using the insulating layer 1741. Therefore, part of the semiconductor layer 1742 exposed when the electrodes 1744a and 1744b are formed may be etched. On the other hand, since the insulating layer 1741 is not provided, the productivity of the transistor can be increased.
  • the transistor 1826 illustrated in FIG. 27C2 is different from the transistor 1825 in that an electrode 1723 which can function as a back gate electrode is provided over the insulating layer 1729.
  • FIGS. 28A1 to 28C2 show cross-sectional views in the channel width direction of the transistors 1810, 1811, 1820, 1821, 1825, and 1826, respectively.
  • the gate electrode and the back gate electrode are connected, and the potentials of the gate electrode and the back gate electrode are the same. Further, the semiconductor layer 1742 is interposed between the gate electrode and the back gate electrode.
  • each of the gate electrode and the back gate electrode in the channel width direction is longer than the length of the semiconductor layer 1742 in the channel width direction.
  • the entire semiconductor layer 1742 in the channel width direction is formed by insulating layers 1726, 1741, 1728, and 1729. In this configuration, the gate electrode or the back gate electrode covers the gate electrode.
  • the semiconductor layer 1742 included in the transistor can be electrically surrounded by electric fields of the gate electrode and the back gate electrode.
  • a device structure of a transistor such as the transistor 1821 or 1826, which electrically surrounds a semiconductor layer 1742 in which a channel formation region is formed by an electric field of a gate electrode and a back gate electrode, is referred to as a Surrounded channel (S-channel) structure. Can be.
  • S-channel Surrounded channel
  • the S-channel structure an electric field for inducing a channel by one or both of the gate electrode and the back gate electrode can be effectively applied to the semiconductor layer 1742, so that the current driving capability of the transistor is improved. And high on-current characteristics can be obtained. Further, since the on-state current can be increased, the transistor can be miniaturized. With an S-channel structure, the mechanical strength of the transistor can be increased.
  • the transistor 1842 illustrated in FIG. 29A1 is one of top-gate transistors.
  • the transistor 1842 is different from the transistors 1810 and 1820 in that an electrode 1744a and an electrode 1744b are formed after an insulating layer 1729 is formed.
  • the electrode 1744a and the electrode 1744b are electrically connected to the semiconductor layer 1742 in openings formed in the insulating layers 1728 and 1729.
  • the transistor 1842 has a region where the insulating layer 1726 extends beyond the end of the electrode 1746.
  • the impurity concentration of a region of the semiconductor layer 1742 to which impurities are introduced via the insulating layer 1726 is lower than that of a region to which impurities are introduced without passing through the insulating layer 1726.
  • an LDD (Lightly Doped Drain) region is formed in a region which does not overlap with the electrode 1746.
  • a transistor 1843 illustrated in FIG. 29A2 is different from the transistor 1842 in that an electrode 1723 is provided.
  • the transistor 1843 has an electrode 1723 formed over a substrate 1771.
  • the electrode 1723 has a region overlapping with the semiconductor layer 1742 with the insulating layer 1772 interposed therebetween.
  • the electrode 1723 can function as a back gate electrode.
  • the insulating layer 1726 in a region which does not overlap with the electrode 1746 may be removed. Further, the insulating layer 1726 may be left as in the transistor 1846 illustrated in FIG. 29C1 and the transistor 1847 illustrated in FIG. 29C2.
  • an impurity region can be formed in the semiconductor layer 1742 in a self-aligning manner by forming an electrode 1746 and then introducing an impurity into the semiconductor layer 1742 using the electrode 1746 as a mask.
  • a transistor with favorable electric characteristics can be realized.
  • a highly integrated semiconductor device can be realized.
  • FIGS. 30A1 to 30C2 are cross-sectional views of transistors 1842, 1843, 1844, 1845, 1846, and 1847 in the channel width direction.
  • the transistor 1843, the transistor 1845, and the transistor 1847 have the S-channel structure described above. Note that this embodiment is not limited thereto, and the transistor 1843, the transistor 1845, and the transistor 1847 need not have an S-channel structure.
  • a metal oxide that can be preferably used for a channel formation region of a transistor is described below.
  • a metal oxide having an energy gap of 2 eV or more, preferably 2.5 eV or more, more preferably 3 eV or more can be used.
  • a metal oxide containing indium or the like is used, and for example, a CAC-OS described later can be used.
  • a transistor including a metal oxide having a wider band gap and a lower carrier concentration than silicon has a low off-state current and can hold charge accumulated in a capacitor connected in series with the transistor for a long time. Is possible.
  • the semiconductor layer is represented by an In-M-Zn-based oxide including, for example, indium, zinc, and M (a metal such as aluminum, titanium, gallium, germanium, yttrium, zirconium, lanthanum, cerium, tin, neodymium, or hafnium). It can be a membrane.
  • M a metal such as aluminum, titanium, gallium, germanium, yttrium, zirconium, lanthanum, cerium, tin, neodymium, or hafnium.
  • the metal oxide included in the semiconductor layer is an In-M-Zn-based oxide
  • the atomic ratio of metal elements in a sputtering target used for forming the In-M-Zn oxide is In ⁇ M
  • Zn It is preferable to satisfy ⁇ M.
  • each of the atomic ratios of the semiconductor layers to be formed includes a variation of ⁇ 40% of the atomic ratio of the metal element contained in the sputtering target.
  • hydrogen contained in a metal oxide reacts with oxygen bonded to a metal atom to form water, which may form oxygen vacancies in the metal oxide. If the channel formation region in the metal oxide contains oxygen vacancies, the transistor might have normally-on characteristics. Further, a defect in which hydrogen is contained in an oxygen vacancy functions as a donor, and an electron serving as a carrier may be generated. Further, in some cases, part of hydrogen is bonded to oxygen which is bonded to a metal atom to generate electrons serving as carriers. Therefore, a transistor including a metal oxide containing a large amount of hydrogen is likely to have normally-on characteristics.
  • a defect in which hydrogen is contained in an oxygen vacancy can function as a donor of a metal oxide.
  • metal oxides may be evaluated not by the donor concentration but by the carrier concentration. Therefore, in this specification and the like, a carrier concentration which assumes a state where an electric field is not applied may be used as a parameter of a metal oxide instead of a donor concentration in some cases. That is, the “carrier concentration” described in this specification and the like may be referred to as the “donor concentration” in some cases.
  • the hydrogen concentration obtained by secondary ion mass spectrometry is less than 1 ⁇ 10 20 atoms / cm 3 , preferably 1 ⁇ 10 19 atoms / cm 3. It is less than 3 , more preferably less than 5 ⁇ 10 18 atoms / cm 3 , further preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • a metal oxide in which impurities such as hydrogen are sufficiently reduced is used for a channel formation region of a transistor, stable electric characteristics can be provided.
  • the carrier concentration of the metal oxide functioning as a channel formation region is preferably 1 ⁇ 10 18 cm ⁇ 3 or less, more preferably less than 1 ⁇ 10 17 cm ⁇ 3 , and more preferably 1 ⁇ 10 16 cm ⁇ 3. It is more preferably less than ⁇ 3 , more preferably less than 1 ⁇ 10 13 cm ⁇ 3 , and still more preferably less than 1 ⁇ 10 12 cm ⁇ 3 .
  • the lower limit of the carrier concentration of the metal oxide in the region functioning as a channel formation region is not particularly limited, but can be, for example, 1 ⁇ 10 ⁇ 9 cm ⁇ 3 .
  • the above metal oxide is referred to as a highly purified intrinsic or substantially highly purified intrinsic metal oxide. It can be said that the metal oxide has a low density of defect states and has stable characteristics.
  • the invention is not limited thereto, and a metal oxide having an appropriate composition may be used depending on required semiconductor characteristics and electric characteristics (eg, field-effect mobility and threshold voltage) of the transistor.
  • the carrier concentration and the impurity concentration of the semiconductor layer, the defect density, the atomic ratio between a metal element and oxygen, the interatomic distance, the density, and the like be set to appropriate values. .
  • the concentration of silicon or carbon (concentration obtained by secondary ion mass spectrometry) in the semiconductor layer is set to 2 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • an alkali metal and an alkaline earth metal may generate carriers when combined with a metal oxide, which may increase off-state current of a transistor.
  • the concentration of the alkali metal or alkaline earth metal obtained by the secondary ion mass spectrometry in the semiconductor layer is set to 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • the concentration of nitrogen in the semiconductor layer obtained by secondary ion mass spectrometry is preferably 5 ⁇ 10 18 atoms / cm 3 or less.
  • Oxide semiconductors are classified into single-crystal oxide semiconductors and non-single-crystal oxide semiconductors.
  • the non-single-crystal oxide semiconductor include a CAAC-OS (c-axis-aligned crystal oxide semiconductor), a polycrystalline oxide semiconductor, an nc-OS (nanocrystal line oxide semiconductor), and a pseudo-amorphous oxide semiconductor (a-like OS). : Amorphous-like oxide semiconductor, an amorphous oxide semiconductor, and the like.
  • ⁇ Also a CAC-OS (Cloud-Aligned Composite Oxide Semiconductor) may be used for a semiconductor layer of the transistor disclosed in one embodiment of the present invention.
  • CAC-OS Cloud-Aligned Composite Oxide Semiconductor
  • the above-described non-single-crystal oxide semiconductor or CAC-OS can be preferably used.
  • the non-single-crystal oxide semiconductor an nc-OS or a CAAC-OS can be preferably used.
  • a CAC-OS is preferably used for a semiconductor layer of the transistor.
  • the CAC-OS high electric characteristics or high reliability can be given to the transistor.
  • the semiconductor layer includes two or more of a CAAC-OS region, a polycrystalline oxide semiconductor region, an nc-OS region, a pseudo-amorphous oxide semiconductor region, and an amorphous oxide semiconductor region. May be used as the mixed film.
  • the mixed film may have a single-layer structure or a stacked structure including any two or more of the above-described regions.
  • CAC-OS The structure of a CAC-OS that can be used for the transistor disclosed in one embodiment of the present invention is described below.
  • the CAC-OS is one structure of a material in which an element included in a metal oxide is unevenly distributed in a size of, for example, 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 2 nm or less. Note that in the following, one or more metal elements are unevenly distributed in the metal oxide, and the region having the metal element has a size of 0.5 nm to 10 nm, preferably 1 nm to 2 nm, or a size in the vicinity thereof.
  • the state mixed by is also referred to as a mosaic shape or a patch shape.
  • the metal oxide preferably contains at least indium. In particular, it preferably contains indium and zinc.
  • CAC-OS in an In-Ga-Zn oxide is an indium oxide (hereinafter referred to as InO).
  • InO indium oxide
  • X1 X1 is greater real than 0
  • X2 Zn Y2 O Z2 X2, Y2, and Z2 is larger real than 0
  • gallium An oxide hereinafter, referred to as GaO X3 (X3 is a real number larger than 0)
  • Ga X4 Zn Y4 O Z4 X4, Y4, and Z4 are real numbers larger than 0)
  • the material becomes mosaic by separate into, mosaic InO X1 or in X2 Zn Y2 O Z2, is a configuration in which uniformly distributed in the film (hereinafter Also referred to as a cloud-like
  • the CAC-OS is a composite metal oxide having a structure in which a region containing GaO X3 as a main component and a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component are mixed.
  • the atomic ratio of In to the element M in the first region is larger than the atomic ratio of In to the element M in the second region.
  • the In concentration is higher than that of the region No. 2.
  • IGZO is a common name and may refer to one compound of In, Ga, Zn, and O. Representative examples are represented by InGaO 3 (ZnO) m1 (m1 is a natural number), or In (1 + x0) Ga ( 1-x0) O 3 (ZnO) m0 (-1 ⁇ x0 ⁇ 1, m0 is an arbitrary number) Crystalline compounds may be mentioned.
  • the crystalline compound has a single crystal structure, a polycrystal structure, or a CAAC structure.
  • the CAAC structure is a crystal structure in which a plurality of IGZO nanocrystals have a c-axis orientation and are connected without being oriented in the ab plane.
  • CAC-OS relates to the material configuration of metal oxide.
  • a CAC-OS is a material composition containing In, Ga, Zn, and O, a region which is observed as a nanoparticle mainly containing Ga as a part, and a nanoparticle mainly containing In as a part.
  • a region observed in a shape means a configuration in which each region is randomly dispersed in a mosaic shape. Therefore, in the CAC-OS, the crystal structure is a secondary element.
  • the CAC-OS does not include a stacked structure of two or more kinds of films having different compositions.
  • a structure including two layers of a film mainly containing In and a film mainly containing Ga is not included.
  • the CAC-OS has a region which is observed in the form of a nanoparticle mainly including the metal element and a nanoparticle mainly including In as a part.
  • the region observed in the form of particles refers to a configuration in which each of the regions is randomly dispersed in a mosaic shape.
  • the CAC-OS can be formed by a sputtering method under conditions in which, for example, the substrate is not intentionally heated.
  • any one or more selected from an inert gas (typically, argon), an oxygen gas, and a nitrogen gas is used as a deposition gas.
  • the flow rate ratio of the oxygen gas to the total flow rate of the film formation gas during the film formation is preferably as low as possible.
  • the flow rate ratio of the oxygen gas is preferably from 0% to less than 30%, more preferably from 0% to 10%. .
  • the CAC-OS is characterized in that a clear peak is not observed when measured using a ⁇ / 2 ⁇ scan by an Out-of-plane method, which is one of X-ray diffraction (XRD) measurement methods.
  • XRD X-ray diffraction
  • the CAC-OS includes a ring-shaped region having high luminance (ring region) and a ring region. Several bright spots are observed. Accordingly, the electron diffraction pattern shows that the crystal structure of the CAC-OS has an nc (nano-crystal) structure having no orientation in a planar direction and a cross-sectional direction.
  • a region where GaO X3 is a main component is obtained by EDX mapping obtained using energy dispersive X-ray spectroscopy (EDX: Energy Dispersive X-ray spectroscopy). It can be confirmed that a region where In X2 Zn Y2 O Z2 or InO X1 is a main component is unevenly distributed and mixed.
  • the CAC-OS has a different structure from an IGZO compound in which metal elements are uniformly distributed, and has different properties from the IGZO compound.
  • the CAC-OS is phase-separated into a region containing GaO X3 or the like as a main component and a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component.
  • the region in which In X2 Zn Y2 O Z2 or InO X1 is a main component is a region having higher conductivity than the region in which GaO X3 or the like is a main component. That is, conductivity as a metal oxide is exhibited by flowing carriers in a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component. Therefore, high field-effect mobility ( ⁇ ) can be realized by distributing a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component in a cloud shape in the metal oxide.
  • a region containing GaO X3 or the like as a main component is a region having higher insulating properties as compared with a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component.
  • the region where GaO X3 or the like is the main component is distributed in the metal oxide, so that the leakage current can be suppressed and a favorable switching operation can be realized.
  • the insulating property due to GaO X3 and the like and the conductivity due to In X2 Zn Y2 O Z2 or InO X1 act complementarily, and thus are high.
  • On-state current (I on ) and high field-effect mobility ( ⁇ ) can be realized.
  • a semiconductor element using the CAC-OS has high reliability. Therefore, the CAC-OS is most suitable for various semiconductor devices including a display.
  • a transistor including a CAC-OS in a semiconductor layer has high field-effect mobility and high driving ability; therefore, by using the transistor in a driver circuit, typically, a scan line driver circuit for generating a gate signal.
  • a display device having a narrow frame width can be provided.
  • the transistor in a signal line driver circuit included in the display device in particular, a demultiplexer connected to an output terminal of a shift register included in the signal line driver circuit
  • the number of wirings connected to the display device is small.
  • a display device can be provided.
  • a transistor having a CAC-OS in a semiconductor layer does not require a laser crystallization step, unlike a transistor using low-temperature polysilicon. Therefore, even in a display device using a large-area substrate, manufacturing cost can be reduced. Furthermore, in a high-resolution and large-sized display device such as an ultra high-definition ("4K resolution”, “4K2K”, “4K”) and a super high-definition ("8K resolution”, "8K4K”, “8K”), By using a transistor including a CAC-OS in the semiconductor layer for a driver circuit and a display portion, writing can be performed in a short time and display defects can be reduced, which is preferable.
  • silicon may be used for a semiconductor in which a channel of a transistor is formed.
  • amorphous silicon may be used as silicon, it is particularly preferable to use crystalline silicon.
  • microcrystalline silicon, polycrystalline silicon, single crystal silicon, or the like is preferably used.
  • polycrystalline silicon can be formed at a lower temperature than single-crystal silicon, and has higher field-effect mobility and higher reliability than amorphous silicon.
  • the display device illustrated in FIG. 31A includes a pixel portion 502, a driver circuit portion 504, a protection circuit 506, and a terminal portion 507. Note that the protection circuit 506 may not be provided.
  • the transistor of one embodiment of the present invention can be applied to the transistor included in the pixel portion 502 or the driver circuit portion 504.
  • the transistor of one embodiment of the present invention may be applied to the protection circuit 506 as well.
  • the pixel portion 502 includes a plurality of pixel circuits 501 for driving a plurality of display elements arranged in X rows and Y columns (X and Y are each independently a natural number of 2 or more).
  • the driving circuit portion 504 includes driving circuits such as a gate driver 504a that outputs a scanning signal to the scanning lines GL_1 to GL_X and a source driver 504b that supplies a data signal to the data lines DL_1 to DL_Y.
  • the gate driver 504a may have at least a shift register.
  • the source driver 504b is configured using, for example, a plurality of analog switches. Further, the source driver 504b may be formed using a shift register or the like.
  • the terminal portion 507 is a portion provided with terminals for inputting power, a control signal, an image signal, and the like from an external circuit to a display device.
  • the protection circuit 506 is a circuit that, when a potential outside a certain range is applied to a wiring to which the protection circuit 506 is connected, connects the wiring to another wiring.
  • the protection circuit 506 illustrated in FIG. 31A includes, for example, scan lines GL_1 to GL_X which are wirings between the gate driver 504a and the pixel circuit 501 or data lines DL_1 to DL_Y which are wirings between the source driver 504b and the pixel circuit 501. Connected to various wirings.
  • the gate driver 504a and the source driver 504b may be provided over the same substrate as the pixel portion 502, or may be formed over a substrate (eg, a single crystal semiconductor film, a multi-crystal semiconductor film, A structure in which a driving circuit substrate formed using a crystalline semiconductor film) is mounted on a substrate by COG or TAB (Tape Automated Bonding) may be employed.
  • a substrate eg, a single crystal semiconductor film, a multi-crystal semiconductor film, A structure in which a driving circuit substrate formed using a crystalline semiconductor film) is mounted on a substrate by COG or TAB (Tape Automated Bonding) may be employed.
  • the plurality of pixel circuits 501 illustrated in FIG. 31A can have a configuration illustrated in FIG. 31B, for example.
  • the pixel circuit 501 illustrated in FIG. 31B includes a transistor 552, a transistor 554, a capacitor 562, and a light-emitting element 572. Further, a data line DL_n, a scanning line GL_m, a potential supply line VL_a, a potential supply line VL_b, and the like are connected to the pixel circuit 501.
  • one of the potential supply lines VL_a and VL_b is supplied with the high power supply potential VDD and the other is supplied with the low power supply potential VSS.
  • FIG. 32A illustrates an example in which an n-channel transistor is used as the transistor 554 in the pixel circuit 501 illustrated in FIG. 31B.
  • the pixel circuit 501 illustrated in FIG. 32A includes a transistor 552, a transistor 554a, a capacitor 562, and a light-emitting element 572a.
  • the transistor 552 is an n-channel transistor
  • the transistor 554a is an n-channel transistor.
  • the transistor including an oxide semiconductor in the channel formation region described in the above embodiment can be used as the transistor 552, and the transistor including silicon in the channel formation region can be used as the transistor 554a.
  • the transistor including an oxide semiconductor in a channel formation region described in the above embodiment can be used as the transistor 552 and the transistor 554a.
  • the area occupied by the transistor in the pixel is reduced, so that an extremely high-definition image can be displayed.
  • one of a source and a drain of the transistor 552 is electrically connected to the data line DL_n.
  • the other of the source and the drain of the transistor 552 is electrically connected to one electrode of the capacitor 562 and the gate of the transistor 554a.
  • the other electrode of the capacitor 562 is electrically connected to the potential supply line VL_a.
  • the gate of the transistor 552 is electrically connected to the scan line GL_m.
  • One of a source and a drain of the transistor 554a is electrically connected to the potential supply line VL_a.
  • the other of the source and the drain of the transistor 554a is electrically connected to one electrode of the light-emitting element 572a.
  • the other electrode of the light-emitting element 572a is electrically connected to the potential supply line VL_b.
  • the low power supply potential VSS is supplied to the potential supply line VL_a, and the high power supply potential VDD is supplied to the potential supply line VL_b.
  • FIG. 32B shows a structure different from that of the pixel circuit 501 shown in FIG. 32A.
  • one of a source and a drain of the transistor 552 is electrically connected to the data line DL_n.
  • the other of the source and the drain of the transistor 552 is electrically connected to one electrode of the capacitor 562 and the gate of the transistor 554a.
  • the gate of the transistor 552 is electrically connected to the scan line GL_m.
  • One of a source and a drain of the transistor 554a is electrically connected to the potential supply line VL_a.
  • the other of the source and the drain of the transistor 554a is electrically connected to the other electrode of the capacitor 562 and one electrode of the light-emitting element 572a.
  • the other electrode of the light-emitting element 572a is electrically connected to the potential supply line VL_b.
  • the high power supply potential VDD is supplied to the potential supply line VL_a
  • the low power supply potential VSS is supplied to the potential supply line VL_b.
  • FIG. 32C illustrates an example in which a p-channel transistor is used as the transistor 554 in the pixel circuit 501 illustrated in FIG. 31B.
  • the pixel circuit 501 illustrated in FIG. 32C includes a transistor 552, a transistor 554b, a capacitor 562, and a light-emitting element 572a.
  • the transistor 552 is an n-channel transistor
  • the transistor 554b is a p-channel transistor.
  • the transistor including an oxide semiconductor in the channel formation region described in the above embodiment can be used as the transistor 552, and the transistor including silicon in the channel formation region can be used as the transistor 554b.
  • one of a source and a drain of the transistor 552 is electrically connected to the data line DL_n.
  • the other of the source and the drain of the transistor 552 is electrically connected to one electrode of the capacitor 562 and the gate of the transistor 554b.
  • the other electrode of the capacitor 562 is electrically connected to the potential supply line VL_a.
  • the gate of the transistor 552 is electrically connected to the scan line GL_m.
  • One of a source and a drain of the transistor 554b is electrically connected to the potential supply line VL_a.
  • the other of the source and the drain of the transistor 554a is electrically connected to one electrode of the light-emitting element 572a.
  • the other electrode of the light-emitting element 572a is electrically connected to the potential supply line VL_b.
  • the high power supply potential VDD is supplied to the potential supply line VL_a
  • the low power supply potential VSS is supplied to the potential supply line VL_b.
  • FIG. 33A is a circuit diagram of the pixel circuit 400.
  • the pixel circuit 400 includes a transistor M1, a transistor M2, a capacitor C1, and a circuit 401.
  • the wiring S1, the wiring S2, the wiring G1, and the wiring G2 are connected to the pixel circuit 400.
  • the gate is connected to the wiring G1
  • one of the source and the drain is connected to the wiring S1
  • the other of the source and the drain is connected to one electrode of the capacitor C1, respectively.
  • the transistor M2 has a gate connected to the wiring G2, one of a source and a drain connected to the wiring S2, the other of the source and the drain connected to the other electrode of the capacitor C1, and the circuit 401, respectively.
  • the circuit 401 is a circuit including at least one display element.
  • An LED element can be used as a display element.
  • N1 A node connecting the transistor M1 and the capacitor C1 is denoted by N1
  • N2 a node connecting the transistor M2 and the circuit 401 is denoted by N2.
  • the pixel circuit 400 can hold the potential of the node N1 by turning off the transistor M1. Further, by turning off the transistor M2, the potential of the node N2 can be held. In addition, by writing a predetermined potential to the node N1 via the transistor M1 in a state where the transistor M2 is turned off, the potential of the node N2 is changed in accordance with a change in the potential of the node N1 by capacitive coupling via the capacitor C1. Can be changed.
  • a transistor to which an oxide semiconductor is applied as described in the above embodiment can be applied to one or both of the transistor M1 and the transistor M2. Therefore, the potential of the node N1 and the potential of the node N2 can be held for a long time with extremely low off-state current. Note that in the case where the period during which the potential of each node is held is short (specifically, when the frame frequency is 30 Hz or higher, a transistor to which a semiconductor such as silicon is applied may be used.
  • FIG. 33B is a timing chart relating to the operation of the pixel circuit 400. Note that, here, for the sake of simplicity, the effects of various resistances such as wiring resistance, parasitic capacitance of transistors and wirings, and threshold voltages of transistors are not considered.
  • one frame period is divided into a period T1 and a period T2.
  • the period T1 is a period for writing a potential to the node N2
  • the period T2 is a period for writing a potential to the node N1.
  • Period T1 a potential for turning on the transistor is applied to both the wiring G1 and the wiring G2. Further, the supply voltage V ref is a fixed potential to the wiring S1, and supplies a first data potential V w to the wiring S2.
  • the potential Vref is applied to the node N1 from the wiring S1 via the transistor M1. Further, the node N2, the first data potential V w via the transistor M2 is given. Therefore, a state where the potential difference V w -V ref is held in the capacitor C1.
  • a potential for turning on the transistor M1 is applied to the wiring G1
  • a potential for turning off the transistor M2 is applied to the wiring G2.
  • the second data potential V data is supplied to the wiring S1.
  • the wiring S2 may be given a predetermined constant potential or may be floating.
  • the node N1 is supplied with the second data potential V data via the transistor M1.
  • the potential of the node N2 changes by the potential dV in accordance with the second data potential V data due to the capacitive coupling by the capacitor C1. That is, a potential obtained by adding the first data potential Vw and the potential dV is input to the circuit 401.
  • FIG. 33B shows dV as a positive value, it may be a negative value. That is, the potential V data may be lower than the potential V ref .
  • the potential dV is substantially determined by the capacitance value of the capacitor C1 and the capacitance value of the circuit 401.
  • the capacitance value of the capacitor C1 is sufficiently larger than the capacitance of the circuit 401, the potential dV is a potential close to the second data potential V data.
  • the pixel circuit 400 can generate a potential to be supplied to the circuit 401 including a display element by combining two types of data signals, it is possible to perform gradation correction in the pixel circuit 400. Become.
  • the pixel circuit 400 can also generate a potential that exceeds the maximum potential that can be supplied to the wiring S1 and the wiring S2.
  • high dynamic range (HDR) display or the like can be performed.
  • the pixel circuit 400EL illustrated in FIG. 33C includes a circuit 401EL.
  • the circuit 401EL includes a light-emitting element EL, a transistor M3, and a capacitor C2.
  • the transistor M3 has a gate connected to the node N2 and one electrode of the capacitor C2, one of a source and a drain connected to a wiring supplied with the potential VL, and the other connected to one electrode of the light-emitting element EL.
  • the other electrode of the capacitor C2 is connected to a wiring to which the potential Vcom is supplied .
  • the other electrode is connected to a wiring to which the potential VH is supplied.
  • the transistor M3 has a function of controlling a current supplied to the light-emitting element EL.
  • the capacity C2 functions as a storage capacity. If the capacitor C2 is unnecessary, it can be omitted.
  • a high current can be supplied to the light-emitting element EL by applying a high potential to the gate of the transistor M3; thus, HDR display or the like can be realized.
  • a correction signal to the wiring S1 or the wiring S2, it is possible to correct variation in electrical characteristics of the transistor M3 and the light-emitting element EL.
  • the present invention is not limited to the circuits illustrated in FIGS. 33C and 33D, and may have a configuration in which a transistor, a capacitor, and the like are additionally provided.
  • This embodiment can be implemented by combining at least part of the embodiments with another embodiment described in this specification as appropriate.
  • FIGS. 34 and 35 are diagrams illustrating a configuration of an information processing device of one embodiment of the present invention.
  • FIG. 34A is a block diagram of the information processing apparatus
  • FIGS. 34B to 34E are perspective views illustrating the configuration of the information processing apparatus.
  • 35A to 35E are perspective views illustrating the configuration of an information processing device.
  • An information processing device 5200B described in this embodiment includes a calculation device 5210 and an input / output device 5220 (see FIG. 34A).
  • the arithmetic device 5210 has a function of supplying operation information and a function of supplying image information based on the operation information.
  • the input / output device 5220 has a display portion 5230, an input portion 5240, a detection portion 5250, a communication portion 5290, a function of supplying operation information, and a function of supplying image information.
  • the input / output device 5220 has a function of supplying detection information, a function of supplying communication information, and a function of receiving communication information.
  • the input unit 5240 has a function of supplying operation information.
  • the input unit 5240 supplies operation information based on the operation of the user of the information processing device 5200B.
  • a keyboard a hardware button, a pointing device, a touch sensor, an illuminance sensor, an imaging device, a voice input device, a gaze input device, a posture detection device, and the like can be used for the input unit 5240.
  • the display portion 5230 has a display panel and a function of displaying image information.
  • the display device described in the above embodiment can be used for the display portion 5230.
  • the detecting unit 5250 has a function of supplying detection information. For example, it has a function of detecting a surrounding environment in which the information processing apparatus is used and supplying the information as detection information.
  • an illuminance sensor an imaging device, a posture detection device, a pressure sensor, a human sensor, or the like can be used for the detection unit 5250.
  • the communication unit 5290 has a function of supplying communication information and a function of supplying communication information. For example, it has a function of connecting to another electronic device or a communication network by wireless communication or wired communication. Specifically, it has functions such as wireless local area communication, telephone communication, and short-range wireless communication.
  • an outer shape along a cylindrical column or the like can be applied to the display portion 5230 (see FIG. 34B).
  • the information processing device 5200B has a function of changing a display method according to the illuminance of the use environment.
  • the information processing device 5200B has a function of detecting the presence of a person and changing the display content.
  • the information processing device 5200B can be installed on, for example, a pillar of a building.
  • an advertisement, guidance, or the like can be displayed.
  • the information processing device 5200B can be used for digital signage or the like.
  • the information processing device 5200B has a function of generating image information based on, for example, a locus of a pointer used by a user (see FIG. 34C). Specifically, a display panel having a diagonal length of 20 inches or more, preferably 40 inches or more, more preferably 55 inches or more can be used. Alternatively, a plurality of display panels can be arranged and used for one display area. Alternatively, a plurality of display panels can be arranged and used for a multi-screen. Thus, the information processing device 5200B can be used for an electronic blackboard, an electronic bulletin board, an electronic signboard, and the like, for example.
  • the information processing device 5200B has, for example, a function of changing a display method according to the illuminance of the use environment (see FIG. 34D). Thereby, for example, the power consumption of the smartwatch (registered trademark) can be reduced. Alternatively, for example, an image can be displayed on a smart watch (registered trademark) so that the image can be suitably used even in an environment with strong external light such as outdoors on a sunny day.
  • the information processing device 5200B includes a display portion 5230 and the like.
  • the display portion 5230 includes, for example, a curved surface that is gently bent along the side surface of the housing (see FIG. 34E).
  • the display portion 5230 includes a display panel, and the display panel has a function of performing display on, for example, a front surface, a side surface, and an upper surface.
  • image information can be displayed not only on the front face of the mobile phone but also on the side face and the top face.
  • the information processing device 5200B has a function of changing the display method according to, for example, the illuminance of the usage environment (see FIG. 35A). Thereby, the power consumption of the smartphone can be reduced.
  • an image can be displayed on a smartphone so that the image can be suitably used even in an environment with strong external light such as outdoors in fine weather.
  • the information processing device 5200B has a function of changing a display method according to, for example, the illuminance of the use environment (see FIG. 35B).
  • a display method according to, for example, the illuminance of the use environment (see FIG. 35B).
  • an image can be displayed on the television system so that it can be suitably used even when strong external light that enters the room on a sunny day.
  • the information processing device 5200B has, for example, a function of changing a display method according to the illuminance of the use environment (see FIG. 35C).
  • a display method according to the illuminance of the use environment (see FIG. 35C).
  • an image can be displayed on the tablet computer so that the image can be suitably used even in an environment with strong external light, such as outdoors in fine weather.
  • the information processing device 5200B has a function of changing the display method according to, for example, the illuminance of the usage environment (see FIG. 35D).
  • the subject can be displayed on the digital camera so that the subject can be suitably browsed even in an environment with strong external light such as outdoors in fine weather.
  • the information processing device 5200B has a function of changing the display method according to the illuminance of the use environment (see FIG. 35E).
  • an image can be displayed on a personal computer so that it can be suitably used even in an environment with strong external light, such as outdoors in fine weather.
  • This embodiment can be implemented by combining at least part of the embodiments with another embodiment described in this specification as appropriate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

マイクロLEDを表示素子に用いた表示装置の製造コストを削減する。高い歩留まりでマイクロしLEDを表示素子に用いた表示装置を製造する。 基板（800）上に、複数のトランジスタをマトリクス状に形成し、また、基板（800）上にトランジスタと電気的に接続する導電体（21，23）を形成する。フィルム（927）上に、複数の発光素子（51）をマトリクス状に形成する。発光素子（51）はそれぞれ、一方の面に電極（85，87）を有し、他方の面がフィルム（927）と接する。導電体（21，23）と電極（85，87）とを対向させ、押出機構（929）をフィルム（927）側から基板（800）側に押し出して導電体（21，23）と電極（85，87）とを接触させ、導電体（21，23）と電極（85，87）とを電気的に接続させる表示装置の作成方法とする。

Description

表示装置の作製方法、表示装置の作製装置
　本発明の一態様は、表示装置、表示装置の作製方法、表示装置の作製装置に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。
　なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
　近年、表示装置の用途は多様化しており、例えば、携帯情報端末、家庭用のテレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、デジタルサイネージ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｇｅ：電子看板）や、ＰＩＤ（Ｐｕｂｌｉｃ　Ｉｎｆｏｒｍａｔｉｏｎ　Ｄｉｓｐｌａｙ）などに表示装置が用いられている。表示装置としては、代表的には有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子や発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の発光素子を備える表示装置、液晶素子を備える表示装置、電気泳動方式などにより表示を行う電子ペーパーなどが挙げられる。また、屋外での使用にも耐えられるよう、表示装置に求められる輝度は年々増加している。
　発光素子として小型のＬＥＤ（マイクロＬＥＤともいう）を用い、画素電極の各々に接続するスイッチング素子としてトランジスタを用いるアクティブマトリクス型のマイクロＬＥＤ表示装置が開示されている（特許文献１）。また、画素電極の各々に接続するスイッチング素子として、半導体特性を示す金属酸化物（以下、酸化物半導体ともいう）をチャネル形成領域とするトランジスタを用いるアクティブマトリクス型表示装置が知られている（特許文献２及び特許文献３）。
米国特許公開第２０１７／０１７９０９２号公報 特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
　マイクロＬＥＤを表示素子に用いた表示装置は、ＬＥＤを回路基板に実装する工程に長時間を要し、製造コストの削減が課題となっている。また、表示装置の画素数が多いほど、実装するＬＥＤの個数が増え、実装にかかる時間が長くなる。また、表示装置の精細度が高いほど、ＬＥＤの実装の難易度が高くなる。
　上記に鑑み、本発明の一態様は、マイクロＬＥＤを表示素子に用いた表示装置の製造コストを削減することを課題の一とする。又は、本発明の一態様は、高い歩留まりで、マイクロＬＥＤを表示素子に用いた表示装置を製造することを課題の一とする。又は、本発明の一態様は、マイクロＬＥＤを表示素子に用いた表示装置を低い製造コストで製造する作製装置を提供することを課題の一とする。又は、本発明の一態様は、高い歩留まりで、マイクロＬＥＤを表示素子に用いた表示装置を製造する作製装置を提供することを課題の一とする。
　本発明の一態様は、輝度が高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、コントラストが高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、応答速度が速い表示装置を提供することを課題の一とする。又は、本発明の一態様は、消費電力が低い表示装置を提供することを課題の一とする。又は、本発明の一態様は、製造コストが低い表示装置を提供することを課題の一とする。又は、本発明の一態様は、寿命が長い表示装置を提供することを課題の一とする。又は、本発明の一態様は、新規な表示装置を提供することを課題の一とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
　本発明の一態様は、基板上に、複数のトランジスタをマトリクス状に形成し、基板上に、トランジスタと電気的に接続する導電体を形成し、フィルム上に、複数の発光素子をマトリクス状に形成し、発光素子はそれぞれ、一方の面に電極を有し、他方の面がフィルムと接し、導電体と、電極とを対向させ、押出機構を、フィルム側から基板側に押し出して導電体と電極を接触させ、導電体と電極を電気的に接続させる表示装置の作製方法である。
　前述の表示装置の作製方法において、導電体と電極を接触させた後に、押出機構を介して導電体及び電極に超音波を印加し、導電体と電極を圧着させることが好ましい。
　前述の表示装置の作製方法において、フィルムは引張弾性率が３ＧＰａ以上１８ＧＰａ以下であることが好ましい。
　前述の表示装置の作製方法において、複数の発光素子が形成されたフィルムを、複数用いることが好ましい。
　前述の表示装置の作製方法において、複数の発光素子の少なくとも一つは、マイクロＬＥＤであることが好ましい。
　前述の表示装置の作製方法において、複数のトランジスタの少なくとも一つは、チャネル形成領域に金属酸化物を有することが好ましい。
　また、本発明の一態様は、ステージと、把持機構と、押出機構と、を有し、ステージは、複数のトランジスタがマトリクス状に形成された基板を保持する機能を有し、基板上には、トランジスタと電気的に接続する導電体が形成され、把持機構は、複数の発光素子がマトリクス状に形成されたフィルムを把持する機能を有し、発光素子はそれぞれ、一方の面に電極を有し、他方の面がフィルムと接し、把持機構は、導電体と、電極とを対向させる機能を有し、押出機構は、フィルム側から基板側に押し出して導電体と電極を接触させ、導電体と電極を電気的に接続させる機能を有する表示装置の作製装置である。
　本発明の一態様により、マイクロＬＥＤを表示素子に用いた表示装置の製造コストを削減できる。又は、本発明の一態様により、高い歩留まりで、マイクロＬＥＤを表示素子に用いた表示装置を製造できる。又は、本発明の一態様により、マイクロＬＥＤを表示素子に用いた表示装置を低い製造コストで製造する作製装置を提供できる。又は、本発明の一態様により、高い歩留まりで、マイクロＬＥＤを表示素子に用いた表示装置を製造する作製装置を提供できる。
　本発明の一態様により、輝度が高い表示装置を提供できる。又は、本発明の一態様により、コントラストが高い表示装置を提供できる。又は、本発明の一態様により、応答速度が速い表示装置を提供できる。又は、本発明の一態様により、消費電力が低い表示装置を提供できる。又は、本発明の一態様により、製造コストが低い表示装置を提供できる。又は、本発明の一態様により、寿命が長い表示装置を提供できる。又は、本発明の一態様により、新規な表示装置を提供できる。又は、本発明の一態様により、表示装置の新規な作製方法を提供できる。又は、本発明の一態様により、表示装置の新規な作製装置を提供できる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図１は、表示装置を示す平面図及び斜視図である。
図２Ａ１、図２Ｂ１は、表示装置の作製方法を示す斜視図である。図２Ａ２、図２Ｂ２は、表示装置の作製方法を示す断面図である。
図３Ａ１、図３Ｂ１は、表示装置の作製方法を示す斜視図である。図３Ａ２、図３Ｂ２は、表示装置の作製方法を示す断面図である。
図４Ａ１、図４Ｂ１は、表示装置の作製方法を示す斜視図である。図４Ａ２、図４Ｂ２は、表示装置の作製方法を示す断面図である。
図５Ａ１、図５Ｂ１は、表示装置の作製方法を示す斜視図である。図５Ａ２、図５Ｂ２は、表示装置の作製方法を示す断面図である。
図６Ａ１、図６Ｂ１は、表示装置の作製方法を示す斜視図である。図６Ａ２、図６Ｂ２は、表示装置の作製方法を示す断面図である。
図７は、装置の斜視図である。
図８は、装置の構成を示す概略図である。
図９Ａ、図９Ｂ、図９Ｃは、表示装置の作製方法を示す断面図である。
図１０Ａ、図１０Ｂ、図１０Ｃ、図１０Ｄは、表示装置の作製方法を示す断面図である。
図１１は、装置の斜視図である。
図１２Ａ、図１２Ｂ、図１２Ｃは、表示装置の構成例を示す。
図１３Ａ、図１３Ｂ、図１３Ｃは、表示装置の構成例を示す。
図１４Ａ、図１４Ｂ、図１４Ｃは、発光素子の構成例を示す。
図１５Ａ、図１５Ｂ、図１５Ｃは、発光素子の構成例を示す。
図１６Ａ、図１６Ｂ、図１６Ｃは、表示装置の構成例を示す。
図１７Ａ、図１７Ｂ、図１７Ｃは、表示装置の上面図である。
図１８は、表示装置の断面図である。
図１９は、表示装置の断面図である。
図２０Ａ、図２０Ｂ、図２０Ｃは、表示装置の作製方法を説明する図である。
図２１Ａ、図２１Ｂは、表示装置の作製方法を説明する図である。
図２２は、表示装置の作製方法を説明する図である。
図２３Ａ、図２３Ｂは、表示装置の作製方法を説明する図である。
図２４は、表示装置の断面図である。
図２５Ａ、図２５Ｂは、表示装置の作製方法を説明する図である。
図２６Ａ、図２６Ｂは、表示装置の作製方法を説明する図である。
図２７Ａ１、図２７Ａ２、図２７Ｂ１、図２７Ｂ２、図２７Ｃ１、図２７Ｃ２は、トランジスタを説明する図である。
図２８Ａ１、図２８Ａ２、図２８Ｂ１、図２８Ｂ２、図２８Ｃ１、図２８Ｃ２は、トランジスタを説明する図である。
図２９Ａ１、図２９Ａ２、図２９Ｂ１、図２９Ｂ２、図２９Ｃ１、図２９Ｃ２は、トランジスタを説明する図である。
図３０Ａ１、図３０Ａ２、図３０Ｂ１、図３０Ｂ２、図３０Ｃ１、図３０Ｃ２は、トランジスタを説明する図である。
図３１Ａは、表示装置のブロック図である。図３１Ｂは表示装置の回路図である。
図３２Ａ、図３２Ｂ、図３２Ｃは、表示装置の回路図である。
図３３Ａ、図３３Ｃ、図３３Ｄは、表示装置の回路図である。図３３Ｂは表示装置のタイミングチャートである。
図３４Ａ、図３４Ｂ、図３４Ｃ、図３４Ｄ、図３４Ｅは、情報処理装置を説明する図である。
図３５Ａ、図３５Ｂ、図３５Ｃ、図３５Ｄ、図３５Ｅは、情報処理装置を説明する図である。
　実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
　なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
　なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
　なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
　トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現できる。本明細書等におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）を含む。
　なお、以下では「上」、「下」などの向きを示す表現は、基本的には図面の向きと合わせて用いるものとする。しかしながら、説明を容易にするためなどの目的で、明細書中の「上」または「下」が意味する向きが、図面とは一致しない場合がある。一例としては、積層体等の積層順（または形成順）などを説明する場合に、図面において当該積層体が設けられる側の面（被形成面、支持面、接着面、平坦面など）が当該積層体よりも上側に位置していても、その向きを下、これとは反対の向きを上、などと表現する場合がある。
　本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。
　また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
（実施の形態１）
　本実施の形態では、本発明の一態様である表示装置の作製方法、表示装置の作製装置について、説明する。
　まず、本発明の一態様の表示装置の作製方法で作製できる表示装置の例を、図１に示す。図１の左側の図は表示装置の上面図、右側の図は画素部の一部を拡大した斜視図である。図１に示す表示装置７００は、基板８００上に画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６が設けられる。また画素部７０２には、複数の発光素子１７が設けられる。
　基板８００には、発光素子１７を駆動する回路が設けられていることが好ましい。基板８００には、例えば、トランジスタ、容量素子、配線、電極等により、回路が構成されている。複数の発光素子１７は、それぞれ１つ以上のトランジスタが接続されるアクティブマトリクス方式が適用されるとさらに好ましい。画素部７０２において、トランジスタは電極２１及び電極２３と電気的に接続される。また、電極２１及び電極２３は発光素子１７と電気的に接続される。つまり、画素回路は、電極２１及び電極２３を介して発光素子１７と電気的に接続される。なお、図１では、各々の発光素子１７が電極２１及び電極２３の２つの電極と電気的に接続される例を示しているが、本発明の一態様はこれに限られない。発光素子１７が有する電極の数に応じて、画素回路と電気的に接続される電極を形成すればよい。なお、本実施の形態においては、基板８００に設けられる構成要素の一つとして、発光素子１７を例示しているが、発光素子を発光デバイスと言い換えることができる。同様に容量素子を容量デバイスと言い換えても良い。
　次に、表示装置の作製方法について、図２乃至図１１を用いて説明する。図２乃至図１１に示す各図は、表示装置７００の作製方法に係る工程の各段階における斜視図、及び断面図である。実施の形態では、発光素子１７としてＬＥＤチップを用いる例を示す。
　なお、本発明の一態様である表示装置の作製方法に用いることができるＬＥＤチップの発光色は特に限定されない。例えば、白色の光を発するＬＥＤチップにも適用できる。また、例えば、赤色、緑色、青色等の可視光線の波長領域の光を発するＬＥＤチップにも適用できる。また、例えば、近赤外線、赤外線の波長領域の光を発するＬＥＤチップにも適用できる。
　本発明の一態様である表示装置の作製方法に用いることができるＬＥＤチップとして、サイズの大きいものからマクロＬＥＤ（巨大ＬＥＤともいう）、ミニＬＥＤ、マイクロＬＥＤなどがある。ここで、ＬＥＤチップの一辺の寸法が１ｍｍを超えるものをマクロＬＥＤ、１００μｍより大きく１ｍｍ以下のものをミニＬＥＤ、１００μｍ以下のものをマイクロＬＥＤと呼ぶ。画素に適用するＬＥＤチップとして、特にミニＬＥＤまたはマイクロＬＥＤを用いることが好ましい。マイクロＬＥＤを用いることで、極めて高精細な表示装置を実現できる。
　表示装置が有するトランジスタは、チャネル形成領域に金属酸化物を有することが好ましい。金属酸化物を用いたトランジスタは、消費電力を低くすることができる。そのため、マイクロＬＥＤと組み合わせることで、極めて消費電力の低減された表示装置を実現することができる。
　ＬＥＤチップ基板には、複数のＬＥＤチップが形成される。ＬＥＤチップ基板９００の一例を、図２Ａ１及び図２Ａ２に示す。図２Ａ１は、ＬＥＤチップ基板９００の斜視図、図２Ａ２は、図２Ａ１に示す一点鎖線Ｘ１−Ｘ２における断面図である。ＬＥＤチップは、基板７１Ａ上に、ｎ型半導体層、発光層及びｐ型半導体層等を有する半導体層８１、カソードとして機能する電極８５及びアノードとして機能する電極８７が形成される。ＬＥＤチップ基板９００には複数のＬＥＤチップが形成され、ＬＥＤチップ基板９００をＬＥＤチップ区画５１Ａに沿って分離することにより、複数のＬＥＤチップを作製できる。
　ＬＥＤチップ基板９００の基板７１Ａを研削し、目的の厚さまで基板７１Ａを薄くする（図２Ｂ１及び図２Ｂ２）。基板７１Ａの厚さを薄くすることで、各々のＬＥＤチップに分離しやすくなる。または、ＬＥＤチップ基板９００から基板７１Ａを除去してもよい。
　研削について詳細を説明する。まず、ＬＥＤチップ基板９００の電極８５及び電極８７側をプレート９０３に貼り合わせる。貼り合わせたＬＥＤチップ基板９００及びプレート９０３をテーブル９０５上に置く。この時、プレート側をテーブルに接触させ、真空チャック等でＬＥＤチップ基板９００及びプレート９０３をテーブル９０５に固定する。続いて、テーブル９０５をテーブル９０５面内で回転させながら、砥石ホイール９０９に設けた砥石９０７を接触させ、基板７１Ａを研削し、基板７１とする。研削の際は、砥石ホイール９０９及び砥石９０７を回転させてもよい。
　続いて、研磨剤（スラリーともいう）を用いて研削面を研磨し、基板７１表面を平坦にすることが好ましい（図３Ａ１及び図３Ａ２）。基板７１の表面を平坦にすることで、後の工程の歩留りが低下することを抑制できる。
　また、研削及び研磨を行う際には、電極８５及び電極８７側に保護を目的としたフィルム９０１を設けて固定し、その後に研磨を行うことが好ましい（図２Ｂ２参照）。研磨を行った後は、フィルム９０１を除去する。
　次に、電極８５及び電極８７側に第１のフィルム９１９を設け、ＬＥＤチップ基板９００及び第１のフィルム９１９を第１の固定具９２１に固定する（図３Ｂ１及び図３Ｂ２）。第１のフィルム９１９として、引っ張ると延伸する性質を有するフィルム（エキスパンドフィルムとも呼ばれる）を用いることが好ましい。第１のフィルム９１９として、塩化ビニル樹脂、シリコン樹脂、ポリオレフィン樹脂等を用いることができる。また、第１のフィルム９１９は表面に接着剤が設けられ、光を照射するとその接着力が弱くなる性質を有することが好ましい。具体的には、第１のフィルム９１９として紫外光を照射するとその接着力が弱くなるフィルムを好適に用いることができる。第１の固定具９２１として、例えば、図３Ｂ１に示すようなリング状の治具を好適に用いることができる。
　次に、ＬＥＤチップ基板９００のＬＥＤチップ区画５１Ａに沿って、スクライブライン９１１を形成する（図４Ａ１及び図４Ａ２）。スクライブライン９１１の形成には、マシンスクライブ法を用いることができる。マシンスクライブ法は、スクライブツールを基板７１に押し当てることにより、機械的に基板７１に溝（スクライブライン、罫書きともいう）を形成する。スクライブツールとして、ダイヤモンド刃などを用いることができる。
　また、スクライブライン９１１の形成には、レーザスクライブ法を用いてもよい。レーザスクライブ法は、レーザ光を基板７１に照射して局所的に加熱し、その後に急速に冷却することで発生する熱応力により基板７１に変質層を生じさせスクライブライン９１１を形成する方法である。レーザスクライブ法においては、スクライブライン９１１を基板７１表面に形成してもよく、また基板７１表面より内側に形成してもよい。マシンスクライブ法ではスクライブツールが摩耗することによりスクライブツールの交換が必要となるが、レーザスクライブ法ではスクライブツールの交換が不要となる。
　または、ブレードダイシング法を用いて、ＬＥＤチップ区画５１Ａに沿って基板７１を切り込んでもよい。ブレードダイシング法は、刃（ブレードともいう）を高速に回転させて対象物に切れ込みを入れることができ、刃にはダイヤモンドを用いることができる。ブレードダイシング法を用いる場合は、基板７１の厚さ方向の途中まで切り込みを入れるハーフカットとしてもよく、基板７１及び半導体層８１を厚さ方向に完全に切り込むフルカットとしてもよい。
　次に、ＬＥＤチップ基板９００を各々のＬＥＤチップに分離する。各々のＬＥＤチップに分離するには、例えば、開口部９１４を有する受け台９１３の上にＬＥＤチップ基板９００を載せ、スクライブライン９１１に沿ってブレード９１５を打ち込むことで、ＬＥＤチップ基板９００を各々のＬＥＤチップに分離することができる（図４Ｂ１及び図４Ｂ２）。または、ＬＥＤチップ基板９００をローラーで挟み、ローラーに傾斜角度が異なる面を設けることにより各々のＬＥＤチップに分離してもよい。なお、各々のＬＥＤチップに分離する際には、基板７１側に保護を目的としたシート９２３（スクライブシートともいう）を設け、その後に各々のＬＥＤチップに分離してもよい。各々のＬＥＤチップに分離した後のＬＥＤチップ基板９００を、図５Ａ１及び図５Ａ２に示す。
　次に、第１のフィルム９１９を引っ張り、各々のＬＥＤチップ５１を分離し、ＬＥＤチップ５１の間隔を広げる（図５Ｂ１及び図５Ｂ２）。ＬＥＤチップ５１の間隔を広げることで、その後のハンドリングが容易になる。ＬＥＤチップ５１に分離するには、例えば、ＬＥＤチップ５１が設けられている領域よりも大きい面積のプレート９２４を第１のフィルム９１９側からＬＥＤチップ５１側へ押し上げることにより、第１のフィルム９１９が引っ張られ、各々のＬＥＤチップ５１を分離することができる。
　次に、第２のフィルム９２７を第２の固定具９２５に固定し、第２のフィルム９２７及び第２の固定具９２５を基板７１側に設ける（図６Ａ１及び図６Ａ２）。
　なお、既に各々に分離されたＬＥＤチップ５１を用いる場合は、表示装置の作製を図６Ａ１及び図６Ａ２に示す工程から始めてもよい。分離されたＬＥＤチップ５１の基板７１側に第２のフィルム９２７を設け、第２のフィルム９２７を第２の固定具９２５に固定することで、以降に説明する工程へ進めることができる。この際、図６Ａ１及び図６Ａ２に示すように、各々のＬＥＤチップ５１の間に隔たりを設けると後の実装工程の精度が高まり、高い歩留りで表示装置を作製でき、好ましい。また、ＬＥＤチップ５１を第２のフィルム９２７内にマトリクス状に多数配置することで、後の実装工程の製造コストを削減することができる。
　次に、第１のフィルム９１９側から紫外線を照射し、第１のフィルム９１９及び第１の固定具９２１を、ＬＥＤチップ５１から分離する（図６Ｂ１及び図６Ｂ２）。前述のＬＥＤチップを分離する工程において、第１のフィルム９１９が延びることで第１のフィルム９１９がたわむ場合がある。ＬＥＤチップ５１を第１のフィルム９１９から分離し、たわみの少ない第２のフィルム９２７に固定し直すことで、後の実装工程の精度を高め、高い歩留まりで表示装置を作製できる。
　第２のフィルム９２７として、弾性を有するフィルムを用いることが好ましい。弾性を有するフィルムは、力を加えることで変形し、力を除くと元の形に戻ろうとする。第２のフィルム９２７として、引張弾性率が高いフィルムを好適に用いることができる。第２のフィルム９２７として、ポリアミド樹脂、ポリイミド樹脂、ポリエチレンナフタレート樹脂等を用いることができる。さらに、第２のフィルム９２７は耐熱性が高いことが好ましい。また、第２のフィルム９２７は表面に接着剤が設けられ、第２のフィルム９２７にＬＥＤチップ基板９００を固定することができる。第２の固定具９２５として、例えば、図６Ｂ１に示すようなリング状の治具を好適に用いることができる。
　ここで、ＬＥＤチップ５１の検査を行うことが好ましい。ＬＥＤチップ５１の検査として、外観検査を用いることができる。また、電極８５と電極８７の間に電圧を印加し、ＬＥＤチップ５１からの発光状態を検査してもよい。検査で不良と判定されたＬＥＤチップ５１に関しては、第２のフィルム９２７内における位置情報を取得することが好ましい。不良品の位置情報を取得することで、後の実装工程で不良品を実装の対象から除外できる。
　次に、回路を有する基板８００に、ＬＥＤチップ５１を実装する方法について、説明する。
　回路を有する基板８００にＬＥＤチップ５１を実装する工程に用いることができる、装置９５０の一例を、図７及び図８に示す。図７は、装置９５０の斜視図、図８は、装置９５０の構成を示す概略図である。装置９５０は、ステージ９５１と、Ｘ軸用の一軸ロボット９５３と、Ｙ軸用の一軸ロボット９５５と、把持機構９５９と、押出機構９２９と、制御装置９６１とを有する。
　ステージ９５１は基板８００を固定する機能を有する。基板８００の固定には、例えば、真空吸着機構を用いることができる。ステージ９５１は、一軸ロボット９５３及び一軸ロボット９５５により、基板８００表面に平行な面上をＸＹ方向に移動することができる。
　把持機構９５９は、ＬＥＤチップ５１及び第２のフィルム９２７を固定した第２の固定具９２５を把持する。また、把持機構９５９は、ＬＥＤチップ５１及び第２のフィルム９２７を固定した第２の固定具９２５を任意の位置へ移動する機能を有する。
　押出機構９２９は、上下動し、ＬＥＤチップ５１を基板８００に配置する機能を有する。押出機構９２９は、柱状（円柱状、多角柱状を含む）の形状を有し、ＬＥＤチップ５１と接触する側が細くなる形状でもよい。ＬＥＤチップ５１と接触する押出機構９２９先端の径は、ＬＥＤチップ５１の幅より小さいことが好ましい。
　制御装置９６１は、一軸ロボット９５３、一軸ロボット９５５、把持機構９５９、押出機構９２９をそれぞれ制御する機能を有する。また、先のＬＥＤチップ５１の検査工程で不良品と判定されたＬＥＤチップの位置情報を、制御装置９６１に取り込む。制御装置９６１に不良品の位置情報を取り込むことで、不良品を実装の対象から除外できる。
　装置９５０は、カメラ９５７等の位置合わせ機構を設けることが好ましい。基板８００に設けられたアラインメントマーカなどを基準として、第２の固定具９２５の位置を制御する。
　回路を有する基板８００にＬＥＤチップ５１を実装する方法について、詳細を図９及び図１０を用いて説明する。
　まず、第２のフィルム９２７に固定した複数のＬＥＤチップ５１と、回路を有する基板８００とを対向させる。対向させる際、カメラ９５７によりＬＥＤチップ５１の輪郭を検知し、ＬＥＤチップ５１の位置情報を取得することが好ましい。ＬＥＤチップ５１の位置情報から、把持機構９５９によりＬＥＤチップ５１の位置を調整し、ＬＥＤチップ５１の電極８５及び電極８７と、基板８００上の電極２１及び電極２３との位置を合わせる（図９Ａ）。把持機構９５９は、基板８００表面に平行な面上をＸ方向、Ｙ方向、及びθ方向に移動できることが好ましい。Ｘ方向、Ｙ方向及びθ方向に移動することにより、ＬＥＤチップ５１の電極８５及び電極８７の位置と、基板８００上の電極２１及び電極２３の位置を精度高く合わせることができる。
　なお、図８ではカメラ９５７を第２のフィルム９２７の上方に配置し、第２のフィルム９２７の上方からＬＥＤチップ５１の電極８５及び電極８７の位置を検知する構成を示しているが、本発明の一態様はこれに限られない。さらに基板８００の下方にカメラ（図示せず）を配置し、基板８００の下方からＬＥＤチップ５１の電極８５及び電極８７の位置、及び基板８００上の電極２１及び電極２３の位置を検知する構成としてもよい。
　次に、押出機構９２９を第２のフィルム９２７側から、基板８００の方向へ押し込み、電極８５と電極２１、電極８７と電極２３をそれぞれ接触させる。続いて、押出機構９２９に超音波を印加し、電極８５と電極２１、電極８７と電極２３をそれぞれ圧着する（図９Ｂ）。または、押出機構９２９を加熱し、電極８５と電極２１、電極８７と電極２３をそれぞれ熱により圧着してもよい。または、超音波及び熱を用いて圧着してもよい。なお、押出機構９２９を加熱する場合は、押出機構９２９の温度を第２のフィルム９２７の耐熱温度以下とすることが好ましい。押出機構９２９の温度を第２のフィルム９２７の耐熱温度以下とすることで、第２のフィルム９２７が変形し、たわむことを抑制できる。
　押出機構９２９は、図８に示すユニット９６３に接続する。ユニット９６３は超音波発振器を有し、押出機構９２９に超音波を印加することができる。または、ユニット９６３は加熱機構を有し、押出機構９２９に熱を加えることができる。または、ユニット９６３は、超音波発振器及び加熱機構を有し、押出機構９２９に超音波を印加するとともに、熱を加えてもよい。ユニット９６３は制御装置９６１に接続し、制御装置９６１は超音波の印加、加熱のタイミングを制御する。
　なお、電極２１上及び電極２３上にそれぞれ導電性のバンプを設け、該バンプ上にＬＥＤチップ５１を接触させてもよい。
　次に、押出機構９２９を第２のフィルム９２７から離す（図９Ｃ）。電極８５と電極２１、電極８７と電極２３がそれぞれ圧着していることにより、電極２１上及び電極２３上に実装されたＬＥＤチップ５１は、第２のフィルム９２７から分離する。第２のフィルム９２７の表面に設けられている接着剤の接着力は、電極８５と電極２１、電極８７と電極２３の圧着力より小さいことが好ましい。圧着力より弱い接着力の接着剤を第２のフィルム９２７に用いることで、基板８００へＬＥＤチップ５１を効率良く実装でき、表示装置の製造コストを削減できる。
　ここで、第２のフィルム９２７がたわむと、ＬＥＤチップ５１の電極８５及び電極８７と、基板８００上の電極２１及び電極２３との位置を合わるのが困難となり、電極８５及び電極８７と、電極２１及び電極２３の導通不良が発生する場合がある。本発明の一態様では第２のフィルム９２７は弾性を有し、押出機構９２９を第２のフィルム９２７から離すと第２のフィルム９２７は元の形状に戻ることができる。第２のフィルム９２７が元の形状に戻ることで、第２のフィルム９２７がたわむことを抑制でき、電極８５及び電極８７の位置と、電極２１及び電極２３の位置を精度高く合わせることができる。第２のフィルム９２７の引張弾性率は、３ＧＰａ以上１８ＧＰａ以下が好ましく、５ＧＰａ以上１６ＧＰａ以下がさらに好ましく、７ＧＰａ以上１４ＧＰａ以下がさらに好ましい。第２のフィルム９２７の引張弾性率を前述の範囲とすることで、ＬＥＤチップ５１を電極２１及び電極２３と接触させる際は第２のフィルム９２７は適度に伸び、かつＬＥＤチップ５１の位置を合わせる際は第２のフィルム９２７のたるみを少なくできることから高い歩留まりで表示装置を作製でき、また製造コストを削減できる。
　次に、第２のフィルム９２７に固定されているＬＥＤチップ５１と、ＬＥＤチップ５１が設けられていない電極２１及び電極２３の位置を合わせる（図１０Ａ）。位置合わせの際、ステージ９５１、把持機構９５９及び押出機構９２９のいずれか一以上を動かす構成とすることができる。ステージ９５１、把持機構９５９及び押出機構９２９のいずれか二以上を動かす構成とするとさらに好ましい。ステージ９５１、把持機構９５９及び押出機構９２９のいずれか二以上を動かす構成とすることで、ＬＥＤチップ５１の電極８５及び電極８７と、基板８００上の電極２１及び電極２３との位置合わせの精度を高めることができる。
　次に、押出機構９２９を第２のフィルム９２７側から、基板８００の方向へ押し込み、電極８５と電極２１、電極８７と電極２３をそれぞれ接触させる。続いて、電極８５と電極２１、電極８７と電極２３をそれぞれ圧着する（図１０Ｂ）。続いて、押出機構９２９を第２のフィルム９２７から離す。これにより、電極２１上及び電極２３上に実装されたＬＥＤチップ５１は、第２のフィルム９２７から分離する。
　前述の動作を繰り返し、基板８００の画素部の全面にＬＥＤチップを実装する。なお、ＬＥＤチップ５１の検査工程で不良品と判定されたＬＥＤチップ５１Ｂは、その位置情報が制御装置９６１に取り込まれており、基板８００に実装されない（図１０Ｃ及び図１０Ｄ）。不良品のＬＥＤチップ位置を制御装置９６１に取り込むことで、良品のＬＥＤチップ５１のみを基板８００に実装できる。
　本発明の一態様である表示装置の作製方法においては、異なる波長領域の色を発する複数種類のＬＥＤチップ５１を基板８００上に設けることも可能である。例えば、赤色の波長領域の光（以下、赤色光と記す）を発するＬＥＤチップ５１、緑色の波長領域の光（以下、緑色光と記す）を発するＬＥＤチップ５１、及び青色の波長領域の光（以下、青色光と記す）を発するＬＥＤチップ５１を基板８００上に設ける場合について、説明する。赤色光を発する複数のＬＥＤチップ５１を固定した第２のフィルム９２７及び第２の固定具９２５を用いて、当該ＬＥＤチップ５１を基板８００上に実装する。次に、緑色光を発する複数のＬＥＤチップ５１を固定した第２のフィルム９２７及び第２の固定具９２５を用いて、当該ＬＥＤチップ５１を基板８００上に実装する。次に、青色光を発する複数のＬＥＤチップ５１を固定した第２のフィルム９２７及び第２の固定具９２５を用いて、当該ＬＥＤチップ５１を基板８００上に実装する。このようにすることにより、基板８００上に赤色光を発するＬＥＤチップ５１、緑色光を発するＬＥＤチップ５１及び青色光を発するＬＥＤチップ５１を設けることができる。なお、実装するＬＥＤチップの種類の順番は特に限定されない。
　なお、基板８００に対して、一組の第２のフィルム９２７、第２の固定具９２５からＬＥＤチップ５１が実装される例を示したが、本発明の一態様はこれに限られない。図１１に示すように、複数組の第２のフィルム９２７、第２の固定具９２５からＬＥＤチップ５１が実装される構成としてもよい。このような構成とすることで、生産性高く表示装置７００を作製できる。また、図１１では四組の第２のフィルム９２７、第２の固定具９２５からＬＥＤチップ５１が実装される例を示しているが、何組であってもよい。
　以上が、表示装置の作製方法についての説明である。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
（実施の形態２）
　本実施の形態では、実施の形態１に示した本発明の一態様の表示装置の作製方法を用いて作製できる、表示装置の一例について説明する。
＜構成例１＞
　本発明の一態様である表示装置の作製方法を用いて作製できる表示装置１０の断面構成の一例を、図１２Ａに示す。
　表示装置１０は、基板１１と基板１３との間に、機能層１５、発光素子１７、蛍光体層３５、着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢ等を有する。図１２Ａにおいて、基板１１側が表示装置１０の表示面側に相当する。
　発光素子１７として、例えば、ＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、ＬＥＤ、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、半導体レーザなどの、自発光性の発光素子を用いることができる。特に、ＬＥＤは輝度及びコントラストが高く、応答速度が速いことから、発光素子１７として好適に用いることができ、輝度及びコントラストが高く、応答速度が速い表示装置１０とすることができる。ＬＥＤは自発光素子であることからバックライトが不要であり、また偏光板も不要であるため、輝度が高く、消費電力が少ない表示装置とすることができる。また、ＬＥＤは発光層が無機材料で構成されることから劣化が少なく、寿命が長い表示装置とすることができる。
　機能層１５は、発光素子１７を駆動する回路を含む層である。例えば機能層１５には、トランジスタ、容量素子、配線、電極等により、画素回路が構成されている。また、機能層１５は、電極２１及び電極２３と電気的に接続される。つまり、機能層１５は、電極２１及び電極２３を介して発光素子１７と電気的に接続される。
　また、電極２１及び電極２３と、機能層１５との間には、絶縁層２５が設けられている。絶縁層２５に設けられた開口を介して、電極２１及び電極２３と、機能層１５とが電気的に接続されている。これにより、機能層１５と発光素子１７とが電気的に接続されている。
　表示装置１０は、電極２１及び電極２３と、基板１１との間に接着層２７を有する。接着層２７により、基板１１と基板１３とが貼り合わされているともいえる。接着層２７は、発光素子１７を封止する封止層としても機能する。このように、表示装置１０は、一対の基板の間に発光素子１７と、発光素子を駆動する機能層１５とを有する。
　基板１１の基板１３側には、それぞれ発光素子１７と重なる位置に、着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢが設けられている。着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢは、例えばそれぞれ赤色、緑色、または青色を透過するカラーフィルタとして機能する。着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢに用いることのできる材料としては、金属材料、樹脂材料、顔料又は染料が含まれた樹脂材料などが挙げられる。
　着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢと、各発光素子１７との間に蛍光体層３５が設けられている。蛍光体層３５として、蛍光体が混合された有機樹脂層などを用いることができる。蛍光体層３５が有する蛍光体は、発光素子１７が射出する光により励起され、発光素子１７の発光色の補色の光を射出する材料を用いることができる。このような構成とすることにより、発光素子１７が射出する光と蛍光体が発する光が合わさり、蛍光体層３５は白色光を射出できる。
　例えば、蛍光体層３５が黄色光を射出する蛍光体を有し、発光素子１７が青色光を射出する構成とすることにより、蛍光体層３５から白色光が射出される。したがって、着色層ＣＦＲが設けられた発光素子１７が発した光は蛍光体層３５及び着色層ＣＦＲを透過し、赤色光２０Ｒとして表示面側に射出される。同様に、着色層ＣＦＧが設けられた発光素子１７が発した光は緑色光２０Ｇとして射出され、着色層ＣＦＢが設けられた発光素子１７が発した光は青色光２０Ｂとして射出される。これにより、１種類の発光素子１７を用いてカラー表示を行うことができる。また、表示装置に用いられる発光素子１７は１種類であるため、製造プロセスを簡略にできる。つまり、本発明の一態様により、低い製造コストで、輝度及びコントラストが高く、応答速度が速く、かつ消費電力が低い表示装置とすることができる。
　例えば、蛍光体層３５が赤色光を射出する蛍光体を有し、発光素子１７が青緑色光を射出する構成とすることにより、蛍光体層３５から白色光が射出される構成としてもよい。
　また、蛍光体層３５が赤色光を射出する蛍光体、緑色光を射出する蛍光体及び青色光を射出する蛍光体を有し、発光素子１７が近紫外光または紫色光を射出する構成とすることにより、蛍光体層３５から白色光が射出される構成としてもよい。
　なお、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の副画素で１つの色を表現する構成を示したが、本発明の一態様はこれに限られない。色要素としては特に限定はなく、ＲＧＢ以外の色を用いてもよい。例えば、イエロー（Ｙ）、シアン（Ｃ）、マゼンタ（Ｍ）などで構成されてもよい。
　また、図１２Ｂに示す表示装置１０Ａのように、発光素子１７と隣接するように遮光層３３を設けることが好ましい。遮光層３３は、隣接する発光素子１７の間に設けることが好ましい。隣接する発光素子１７の間に遮光層３３を設ける事で、隣接する画素への光漏れ、画素間の混色を抑制できる。遮光層３３には、顔料、染料、またはカーボンブラックなどを含む樹脂を用いることができる。さらに、発光素子１７の側面が遮光層３３と接することが好ましい。発光素子１７の側面を遮光層３３で覆うことにより、隣接する画素への光漏れ、画素間の混色を抑制できる。なお、図１２Ｂでは、遮光層３３の上面の高さと、発光素子１７の上面の高さが概略一致する構成を示しているが、本発明の一態様はこれに限られない。遮光層３３の上面の高さが、発光素子１７の上面の高さより低くてもよい。また、発光素子１７の上面の高さより高くてもよい。遮光層３３の上面の高さが、発光素子１７の上面の高さと概略一致または高くすることにより、隣接する画素への光漏れ、画素間の混色を効率よく抑制できる。
　図１２Ｂでは、発光素子１７と、蛍光体層３５との間に隙間がある場合を示したが、本発明の一態様はこれに限られない。図１２Ｃに示す表示装置１０Ｂのように、発光素子１７と、蛍光体層３５とが接していてもよい。このような構成とすることで、着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢと、各発光素子１７との距離が短くなり、隣接する画素への光漏れ、画素間の混色を抑制できる。
　また、図１３Ａに示す表示装置１０Ｃのように、遮光層３１を設けてもよい。遮光層３１は、隣接する着色層の間に設けられている。また、遮光層３１は、発光素子１７と重なる領域に開口部を有している。遮光層３１は、隣接する発光素子１７からの発光を遮り、隣接する発光素子１７間における混色を抑制する。ここで、着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢのそれぞれの端部を、遮光層３１と重なるように設けることにより、光漏れを抑制できる。遮光層３１としては、発光素子１７からの発光を遮る材料を用いることができ、例えば、金属材料、又は、顔料もしくは染料を含む樹脂材料等を用いることができる。
　また、図１３Ｂに示す表示装置１０Ｄのように、それぞれの着色層は、隣り合う着色層と一部が重なる構成としてもよい。着色層が重なるそれぞれの領域は、遮光層としての機能を有する。なお、図１３Ｂでは、着色層ＣＦＲの一方の端部が着色層ＣＦＧの一方の端部と重なり、着色層ＣＦＧの他方の端部が着色層ＣＦＢの一方の端部と重なり、着色層ＣＦＢの他方の端部が着色層ＣＦＲの他方の端部と重なる例を示したが、本発明の一態様はこれに限られない。
　また、図１３Ｃに示す表示装置１０Ｅのように、さらに着色層を含まない画素を形成し、該画素から白色光２０Ｗが射出される構成とすることができる。このような構成とすることで、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｗ（白）の４色の副画素で１つの色を表現できる。この様な構成とすることで、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の副画素で１つの色を表現する構成より発光素子１７に流す電流を少なくでき、消費電力が低い表示装置とすることができる。
　発光素子１７として用いることができる発光ダイオードチップ（以下、ＬＥＤチップとも記す）について、説明する。
　ＬＥＤチップは、発光ダイオードを有する。発光ダイオードの構成は特に限定されず、ＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）接合でもよく、ＰＮ接合又はＰＩＮ接合を有するホモ構造、ヘテロ構造又はダブルヘテロ構造などを用いることができる。また、超格子構造や、量子効果を生ずる薄膜を積層した単一量子井戸構造又は多重量子井戸（ＭＱＷ：Ｍｕｌｔｉ　Ｑｕａｎｔｕｍ　Ｗｅｌｌ）構造であってもよい。また、ナノコラムを用いたＬＥＤチップを用いてもよい。
　ＬＥＤチップの例を、図１４Ａ及び図１４Ｂに示す。図１４ＡはＬＥＤチップ５１の断面図、図１４ＢはＬＥＤチップ５１の上面図を示している。ＬＥＤチップ５１は、半導体層８１等を有する。半導体層８１は、ｎ型半導体層７５と、ｎ型半導体層７５上の発光層７７と、発光層７７上のｐ型半導体層７９とを有する。ｐ型半導体層７９の材料としては、発光層７７よりバンドギャップエネルギーが大きく、発光層７７へのキャリアの閉じ込めができる材料を用いることができる。また、ＬＥＤチップ５１は、ｎ型半導体層７５上にカソードとして機能する電極８５と、ｐ型半導体層７９上にコンタクト電極として機能する電極８３と、電極８３上にアノードとして機能する電極８７とが設けられる。また、電極８３の上面及び側面が絶縁層８９で覆われていることが好ましい。絶縁層８９は、ＬＥＤチップ５１の保護膜として機能する。
　半導体層８１の拡大図の例を、図１４Ｃに示す。図１４Ｃに示すように、ｎ型半導体層７５は、基板７１側のｎ型コンタクト層７５ａと発光層７７側のｎ型クラッド層７５ｂとを有してもよい。ｐ型半導体層７９は、発光層７７側のｐ型クラッド層７９ａとｐ型クラッド層７９ａ上のｐ型コンタクト層７９ｂとを有してもよい。
　発光層７７は、障壁層７７ａと井戸層７７ｂとが複数回に渡って積層された多重量子井戸（ＭＱＷ）構造を用いることができる。障壁層７７ａは、井戸層７７ｂよりバンドギャップエネルギーが大きい材料を用いることが好ましい。このような構成とすることで、エネルギーを井戸層７７ｂに閉じ込めることができ、量子効率が向上し、ＬＥＤチップ５１の発光効率を向上させることができる。
　フェイスアップ型のＬＥＤチップ５１において電極８３は光を透過する材料を用いることができ、例えば、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺＯ（Ａｌ２Ｏ３−ＺｎＯ）、Ｉｎ−Ｚｎ酸化物（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＧｅＯ２−ＺｎＯ）、ＩＣＯ（Ｉｎ２Ｏ３−ＣｅＯ２）等の酸化物を用いることができる。フェイスアップ型のＬＥＤチップ５１では、光が主に電極８７側に射出される。フェイスダウン型のＬＥＤチップ５１において電極８３は光を反射する材料を用いることができ、例えば、銀、アルミニウム、ロジウムなどの金属を用いることができる。フェイスダウン型のＬＥＤチップ５１では、光が主に基板７１側に射出される。
　基板７１としては、サファイア単結晶（Ａｌ２Ｏ３）、スピネル単結晶（ＭｇＡｌ２Ｏ４）、ＺｎＯ単結晶、ＬｉＡｌＯ２単結晶、ＬｉＧａＯ２単結晶、ＭｇＯ単結晶等の酸化物単結晶、Ｓｉ単結晶、ＳｉＣ単結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶、ＧａＮ単結晶、ＺｒＢ２等のホウ化物単結晶等を用いることができる。フェイスダウン型のＬＥＤチップ５１において基板７１は光を透過する材料を用いることが好ましく、例えば、サファイア単結晶などを用いることができる。
　基板７１とｎ型半導体層７５との間にバッファ層（図示せず）を設けてもよい。バッファ層は、基板７１とｎ型半導体層７５との格子定数の違いを緩和する機能を有する。
　発光素子１７として用いることができるＬＥＤチップ５１は、図１４Ａに示すような電極８５及び電極８７が同じ面側に配置される水平構造が好ましい。ＬＥＤチップ５１の電極８５及び電極８７が同じ面側に設けられることにより、電極２１及び電極２３との接続が容易となり、電極２１及び電極２３の構造を簡易にすることができる。さらに、発光素子１７として用いることができるＬＥＤチップ５１は、フェイスダウン型が好ましい。フェイスダウン型のＬＥＤチップ５１を用いることにより、ＬＥＤチップ５１から射出される光が効率良く表示装置の表示面側に射出され、輝度が高い表示装置とすることができる。ＬＥＤチップ５１として、市販のＬＥＤチップを用いてもよい。
　蛍光体層３５が有する蛍光体としては、蛍光体が表面に印刷または塗装された有機樹脂層、蛍光体が混合された有機樹脂層などを用いることができる。蛍光体層３５は、ＬＥＤチップ５１が射出する光により励起され、ＬＥＤチップ５１の発光色の補色の光を射出する材料を用いることができる。このような構成とすることにより、発光素子１７が射出する光と蛍光体が発する光が合わさり、蛍光体層３５から白色光を射出できる。
　例えば、青色光を射出するＬＥＤチップ５１と、青色の補色である黄色光を射出する蛍光体とを用いることにより、蛍光体層３５から白色光が射出される構成とすることができる。青色光の射出が可能なＬＥＤチップ５１としては、１３族窒化物系化合物半導体からなるダイオードが代表的であり、一例としてはＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（ｘは０以上１以下、ｙは０以上１以下、ｘ＋ｙは０以上１以下）の式で表されるＧａＮ系を有するダイオードがある。青色光で励起され、黄色光を射出する蛍光体の代表例としては、Ｙ３Ａｌ５Ｏ１２：Ｃｅ（ＹＡＧ：Ｃｅ）、（Ｂａ，Ｓｒ，Ｍｇ）２ＳｉＯ４：Ｅｕ，Ｍｎ等がある。
　例えば、青緑色光を射出するＬＥＤチップ５１と、青緑色の補色である赤色光を射出する蛍光体とを用い、蛍光体層３５から白色光が射出される構成とすることができる。
　蛍光体層３５は、複数種類の蛍光体を有してもよく、該蛍光体がそれぞれ異なる色の光を射出する構成とすることもできる。例えば、青色光を射出するＬＥＤチップ５１と、赤色光を射出する蛍光体、緑色光を射出する蛍光体とを用いて、蛍光体層３５から白色光が射出される構成とすることができる。青色光で励起され、赤色光を射出する蛍光体の代表例としては、（Ｃａ，Ｓｒ）Ｓ：Ｅｕ、Ｓｒ２Ｓｉ７Ａｌ３ＯＮ１３：Ｅｕ等がある。青色光で励起され、緑色光を射出する蛍光体の代表例としては、ＳｒＧａ２Ｓ４：Ｅｕ、Ｓｒ３Ｓｉ１３Ａｌ３Ｏ２Ｎ２１：Ｅｕ等がある。
　また、近紫外光または紫色光を射出するＬＥＤチップ５１と、赤色光を射出する蛍光体、緑色光を射出する蛍光体及び青色光を射出する蛍光体とを用いて、蛍光体層３５から白色光が射出される構成とすることができる。近紫外光または紫色光で励起され、赤色光を射出する蛍光体の代表例としては、（Ｃａ，Ｓｒ）Ｓ：Ｅｕ、Ｓｒ２Ｓｉ７Ａｌ３ＯＮ１３：Ｅｕ、Ｌａ２Ｏ２Ｓ：Ｅｕ等がある。近紫外光または紫色光で励起され、緑色光を射出する蛍光体の代表例としては、ＳｒＧａ２Ｓ４：Ｅｕ、Ｓｒ３Ｓｉ１３Ａｌ３Ｏ２Ｎ２１：Ｅｕ等がある。近紫外光または紫色光で励起され、青色光を射出する蛍光体の代表例としては、Ｓｒ１０（ＰＯ４）６Ｃｌ２：Ｅｕ、（Ｓｒ，Ｂａ，Ｃａ）１０（ＰＯ４）６Ｃｌ２：Ｅｕ等がある。
　なお、近紫外光は発光スペクトルにおいて、波長が２００ｎｍ乃至３８０ｎｍに最大ピークを有する。また、紫色光は発光スペクトルにおいて、波長が３８０ｎｍ乃至４３０ｎｍに最大ピークを有する。また、青色光は発光スペクトルにおいて、波長が４３０ｎｍ乃至４９０ｎｍに最大ピークを有する。また、緑色光は発光スペクトルにおいて、波長が４９０ｎｍ乃至５５０ｎｍに最大ピークを有する。また、黄色光は発光スペクトルにおいて、波長が５５０ｎｍ乃至５９０ｎｍに最大ピークを有する。また、赤色光は発光スペクトルにおいて、波長が６４０ｎｍ乃至７７０ｎｍに最大ピークを有する。
　蛍光体層３５が黄色光を射出する蛍光体を有し、青色光を射出するＬＥＤチップ５１を用いる場合、ＬＥＤチップ５１が射出する光は発光スペクトルにおいて、波長が３３０ｎｍ乃至５００ｎｍに最大ピークを有することが好ましく、波長が４３０ｎｍ乃至４９０ｎｍに最大ピークを有することがさらに好ましく、波長が４５０ｎｍ乃至４８０ｎｍに最大ピークを有することがさらに好ましい。これにより、蛍光体を効率よく励起できる。また、ＬＥＤチップ５１が射出する光が発光スペクトルにおいて、４３０ｎｍ乃至４９０ｎｍに最大ピークを有することにより、励起光である青色光と蛍光体からの黄色光とを混色させて白色光とすることができる。更に、ＬＥＤチップ５１が射出する光が４５０ｎｍ乃至４８０ｎｍに最大ピークを有することにより、純度の高い白色とすることができる。
　なお、基板１１の外側には各種光学部材を配置してもよい。光学部材としては、光拡散層（拡散フィルムなど）、反射防止層、及び集光フィルム等が挙げられる。また、基板１１の外側には、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜等を配置してもよい。
　また、基板１１よりも外側にタッチセンサを設けてもよい。これにより、表示装置１０と当該タッチセンサを含む構成を、タッチパネルとして機能させることができる。
＜構成例２＞
　前述の表示装置と異なる構成について説明する。本発明の一態様である表示装置が有する発光素子１７として、ＬＥＤパッケージを用いることができる。
　発光素子１７に用いることができるＬＥＤパッケージについて、説明する。
　発光素子１７には、砲弾型または表面実装（ＳＭＤ：Ｓｕｒｆａｃｅ　Ｍｏｕｎｔ　Ｄｅｖｉｃｅ）型のＬＥＤパッケージのように従来から用いられているＬＥＤパッケージを使うことができる。発光素子１７として、表面実装型のＬＥＤパッケージを用いることが特に好ましい。表面実装型のＬＥＤパッケージの例を、図１５Ａ及び図１５Ｂに示す。図１５ＡはＬＥＤパッケージ５０の断面図、図１５ＢはＬＥＤパッケージ５０の上面図を示している。ＬＥＤパッケージ５０は、基板５２上のＬＥＤチップ５１と、電極５５と、電極５７とを有する。ＬＥＤチップ５１は、ワイヤー５９及びワイヤー６１を介して、電極５５及び電極５７と電気的に接続される。また、ＬＥＤチップ５１上に蛍光体６５と、透光性を有する樹脂層６３とを有する。基板５２及びＬＥＤチップ５１は、接着層６７で貼り合わされている。なお、発光素子１７として、市販のＬＥＤパッケージを用いてもよい。
　発光素子１７に用いることができるＬＥＤパッケージは、光を射出する領域の面積が１ｍｍ２以下、好ましくは１００００μｍ２以下、より好ましくは３０００μｍ２以下、さらに好ましくは７００μｍ２以下である。なお、本明細書等において、光を射出する領域の面積が１００００μｍ２以下のＬＥＤパッケージをマイクロＬＥＤと記す場合がある。
　基板５２には、ガラスエポキシ樹脂基板、ポリイミド基板、セラミック基板、アルミナ基板、窒化アルミニウム基板等を用いることができる。
　蛍光体６５は、蛍光体が表面に印刷または塗装された有機樹脂層、蛍光体が混合された有機樹脂層などを用いることができる。蛍光体６５は、ＬＥＤチップ５１が射出する光により励起され、ＬＥＤチップ５１の発光色の補色の光を射出する材料を用いることができる。このような構成とすることにより、ＬＥＤパッケージ５０は白色光を射出できる。蛍光体６５については、前述の蛍光体層３５が有する蛍光体の説明を援用できるため、詳細な説明は省略する。
　例えば、青緑色光を射出するＬＥＤチップ５１と、青緑色の補色である赤色光を射出する蛍光体とを用い、ＬＥＤパッケージ５０から白色光が射出される構成とすることができる。
　また、近紫外光または紫色光を射出するＬＥＤチップ５１と、赤色光を射出する蛍光体、緑色光を射出する蛍光体及び青色光を射出する蛍光体とを用いて、ＬＥＤパッケージ５０から白色光が射出される構成とすることができる。
　ＬＥＤパッケージ５０として、青色光を射出するＬＥＤチップ５１と、黄色光を射出する蛍光体６５とを用いる場合、ＬＥＤチップ５１が射出する光は発光スペクトルにおいて、波長が３３０ｎｍ乃至５００ｎｍに最大ピークを有することが好ましく、波長が４３０ｎｍ乃至４９０ｎｍに最大ピークを有することがさらに好ましく、波長が４５０ｎｍ乃至４８０ｎｍに最大ピークを有することがさらに好ましい。これにより、蛍光体６５を効率よく励起できる。また、ＬＥＤチップ５１が射出する光が発光スペクトルにおいて、４３０ｎｍ乃至４９０ｎｍに最大ピークを有することにより、励起光である青色光と蛍光体６５からの黄色光とを混色させて白色光とすることができる。更に、ＬＥＤチップ５１が射出する光が４５０ｎｍ乃至４８０ｎｍに最大ピークを有することにより、純度の高い白色とすることができる。
　樹脂層６３は、透光性を有する有機樹脂で形成する。有機樹脂の種類には特に限定はなく、代表的には、エポキシ樹脂、シリコーン樹脂等の紫外線硬化性樹脂、可視光硬化性樹脂などを適宜用いることができる。なお、図１５Ａでは樹脂層６３の上面が平坦な形状を示しているが、本発明の一態様はこれに限られない。例えば、樹脂層６３の上面が凸状となっていてもよい。所望の指向性に応じて適宜形状を選択できる。
　ワイヤー５９、ワイヤー６１には、金、金を含む合金、銅、または銅を含む合金で形成された金属の細線を用いることができる。
　電極５５、電極５７は、ＬＥＤチップ５１が有する電極と電気的に接続する導電層であり、ニッケル、銅、銀、白金、または金から選ばれた一元素、または該元素を５０％以上含む合金材料で形成される。電極５５、電極５７と、ＬＥＤチップ５１の電極とは、熱圧着法または超音波ボンディング法を用いたワイヤーボンディング法により接続されている。
　ＬＥＤチップ５１の周囲に、セラミック等からなるリフレクタ５３を配置し、ＬＥＤチップ５１から発せられた光の一部が反射することにより、より多くの光がＬＥＤパッケージ５０から放出されるようにすることが好ましい。なお、図１５Ａではリフレクタ５３がテーパー状に上方に広がった形状を示しているが、本発明の一態様はこれに限られない。所望の光の指向性に応じて適宜形状を選択できる。
　なお、図１５Ａに示すＬＥＤパッケージ５０は、ＬＥＤチップ５１の電極側に光を射出するフェイスアップ型のＬＥＤチップを用いる構成を示したが、本発明の一態様に用いることができるＬＥＤパッケージ５０の構成は特に限定されない。
　図１５Ａに例示したＬＥＤパッケージと異なる例を図１５Ｃに示す。図１５ＣはＬＥＤパッケージ５０の断面図である。上面図は図１５Ｂを援用できる。図１５Ｃに示すＬＥＤパッケージ５０は、ＬＥＤチップ５１が有する電極と、電極５５及び電極５７とが対向するフリップチップ型のＬＥＤパッケージである。ＬＥＤチップ５１が有する電極と、電極５５及び電極５７とは、導電性のバンプ９０を介して電気的に接続される。図１５Ｃに示すＬＥＤパッケージ５０は、ＬＥＤチップ５１の電極の反対側に光を射出するフェイスダウン型のＬＥＤチップを用いる構成を示している。また、図１５Ａ及び図１５Ｃでは、水平構造のＬＥＤチップ５１を示しているが、本発明の一態様はこれに限られない。ＬＥＤパッケージ５０が有するＬＥＤチップ５１は、電極８５及び電極８７がそれぞれ反対側の面に配置される垂直構造であってもよい。
　なお、図１５ではＬＥＤパッケージ５０が１つのＬＥＤチップ５１を有する例を示しているが、本発明の一態様に用いることができるＬＥＤパッケージ５０の構成はこれに限られない。ＬＥＤパッケージ５０が複数のＬＥＤチップ５１を有してもよい。また、蛍光体６５を有さない構成とすることができる。例えば、赤色光を射出するＬＥＤチップ５１と、緑色光を射出するＬＥＤチップ５１と、緑色光を射出するＬＥＤチップ５１と、を有し、蛍光体６５を有さない構成とすることで、ＬＥＤパッケージ５０から白色光が射出されてもよい。
　発光素子１７として、ＬＥＤパッケージ５０を用いる表示装置の構成について説明する。
　本発明の一態様である表示装置の断面構成の一例を、図１６Ａに示す。図１６Ａに示す表示装置１０Ｆは、基板１１と基板１３との間に、機能層１５、発光素子１７、着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢ等を有する。表示装置１０Ｆは、蛍光体層３５及び遮光層３３を有さない点で、図１２Ａ乃至図１２Ｃ、及び図１３Ａ乃至図１３Ｃに示す発光素子１７にＬＥＤチップを用いる表示装置と主に相違している。図１６Ａにおいて、基板１１側が表示装置１０Ｆの表示面側に相当する。
　ＬＥＤパッケージ５０はリフレクタ５３を有することで光の指向性が高められており、発光素子１７としてＬＥＤパッケージ５０を用いる構成とする場合、遮光層３３を設けなくても隣接する画素への光漏れ、画素間の混色を抑制できる。また、発光素子１７として白色光を射出するＬＥＤパッケージ５０を用いることで、蛍光体層３５を設けなくともカラー表示を行うことができる。
　図１６Ａでは、着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢと、発光素子１７との間に隙間がある場合を示したが、本発明の一態様はこれに限られない。着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢと、発光素子１７とが接していてもよい。このような構成とすることで、着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢと、各発光素子１７との距離が短くなり、隣接する画素への光漏れ、画素間の混色を抑制できる。
　また、図１６Ｂに示す表示装置１０Ｇのように、遮光層３１を設けてもよい。遮光層３１は、隣接する着色層の間に設けられている。また、遮光層３１は、発光素子１７と重なる領域に開口部を有している。遮光層３１は、隣接する発光素子１７からの発光を遮り、隣接する発光素子１７間における混色を抑制する。ここで、着色層ＣＦＲ、着色層ＣＦＧ、及び着色層ＣＦＢそれぞれの端部を、遮光層３１と重なるように設けることにより、光漏れを抑制できる。遮光層３１としては、発光素子１７からの発光を遮る材料を用いることができ、例えば、金属材料、又は、顔料もしくは染料を含む樹脂材料等を用いることができる。
　また、図１６Ｃに示す表示装置１０Ｈのように、それぞれの着色層は、隣り合う着色層と一部が重なる構成としてもよい。着色層が重なるそれぞれの領域は、遮光層としての機能を有する。なお、図１６Ｃでは、着色層ＣＦＲの一方の端部が着色層ＣＦＧの一方の端部と重なり、着色層ＣＦＧの他方の端部が着色層ＣＦＢの一方の端部と重なり、着色層ＣＦＢの他方の端部が着色層ＣＦＲの他方の端部と重なる例を示したが、本発明の一態様はこれに限られない。
　また、さらに着色層を含まない画素を形成し、該画素から白色光が射出される構成とすることができる。このような構成とすることで、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｗ（白）の４色の副画素で１つの色を表現できる。この様な構成とすることで、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の副画素で１つの色を表現する構成より発光素子１７に流す電流を少なくでき、消費電力が低い表示装置とすることができる。
　以上が、構成例についての説明である。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
（実施の形態３）
　本実施の形態では、先の実施の形態で例示した表示装置の一例について、詳細を説明する。
＜構成例＞
　図１７Ａに、表示装置７００の上面図を示す。表示装置７００は、シール材７１２により貼り合された第１の基板７０１と第２の基板７０５を有する。また第１の基板７０１、第２の基板７０５、及びシール材７１２で封止される領域において、第１の基板７０１上に画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６が設けられる。また画素部７０２には、複数の表示素子が設けられる。
　また、第１の基板７０１の第２の基板７０５と重ならない部分に、ＦＰＣ７１６が接続されるＦＰＣ端子部７０８が設けられている。ＦＰＣ７１６によって、ＦＰＣ端子部７０８及び信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６のそれぞれに各種信号等が供給される。
　ゲートドライバ回路部７０６は、複数設けられていてもよい。また、ゲートドライバ回路部７０６及びソースドライバ回路部７０４は、それぞれ半導体基板等に別途形成され、パッケージされたＩＣチップの形態であってもよい。当該ＩＣチップは、第１の基板７０１上、またはＦＰＣ７１６に実装できる。
　画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６が有するトランジスタの構成は特に限定されない。トランジスタの半導体層として、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体などを、単体でまたは組み合わせて用いることができる。半導体材料としては、例えば、シリコンや、ゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、酸化物半導体、窒化物半導体などの化合物半導体や、有機半導体などを用いることができる。
　半導体層として有機半導体を用いる場合は、芳香環をもつ低分子有機材料やπ電子共役系導電性高分子などを用いることができる。例えば、ルブレン、テトラセン、ペンタセン、ペリレンジイミド、テトラシアノキノジメタン、ポリチオフェン、ポリアセチレン、ポリパラフェニレンビニレンなどを用いることができる。
　本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有することが好ましい。該トランジスタは、オフ電流を低くできる。よって、画像信号等の電気信号の保持時間を長くでき、オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくできるため、消費電力を低減する効果を奏する。
　また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成できる。すなわち、シリコンウェハ等により形成された駆動回路を適用しない構成も可能であり、半導体装置の部品点数を削減できる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供できる。
　図１７Ｂに示す表示装置７００Ａは、第１の基板７０１に換えて、可撓性を有する樹脂層７４３が適用され、フレキシブルディスプレイとして用いることのできる表示装置の例である。
　表示装置７００Ａは、画素部７０２が矩形形状でなく、角部が円弧状の形状を有している。また、図１７Ｂ中の領域Ｐ１に示すように、画素部７０２、及び樹脂層７４３の一部が切りかかれた切欠き部を有する。一対のゲートドライバ回路部７０６は、画素部７０２を挟んで両側に設けられる。またゲートドライバ回路部７０６は、画素部７０２の角部において、円弧状の輪郭に沿って設けられている。
　樹脂層７４３は、ＦＰＣ端子部７０８が設けられる部分が突出した形状を有している。また樹脂層７４３のＦＰＣ端子部７０８を含む一部は、図１７Ｂ中の領域Ｐ２で裏側に折り返すことができる。樹脂層７４３の一部を折り返すことで、ＦＰＣ７１６を画素部７０２の裏側に重ねて配置した状態で、表示装置７００Ａを電気機器に実装することができ、電子機器の省スペース化を図ることができる。
　また表示装置７００Ａに接続されるＦＰＣ７１６には、ＩＣ７１７が実装されている。ＩＣ７１７は、例えばソースドライバ回路としての機能を有する。このとき、表示装置７００Ａにおけるソースドライバ回路部７０４は、保護回路、バッファ回路、デマルチプレクサ回路等の少なくとも一を含む構成とすることができる。
　図１７Ｃに示す表示装置７００Ｂは、大型の画面を有する電子機器に好適に用いることのできる表示装置である。例えばテレビジョン装置、モニタ装置、パーソナルコンピュータ（ノート型またはデスクトップ型を含む）、タブレット端末、デジタルサイネージなどに好適に用いることができる。
　表示装置７００Ｂは、複数のソースドライバＩＣ７２１と、一対のゲートドライバ回路部７２２を有する。
　複数のソースドライバＩＣ７２１は、それぞれＦＰＣ７２３に取り付けられている。また、複数のＦＰＣ７２３は、一方の端子が基板７０１に、他方の端子がプリント基板７２４にそれぞれ接続されている。ＦＰＣ７２３を折り曲げることで、プリント基板７２４を画素部７０２の裏側に配置して、電気機器に実装することができ、電子機器の省スペース化を図ることができる。
　一方、ゲートドライバ回路部７２２は、基板７０１上に形成されている。これにより、狭額縁の電子機器を実現できる。
　このような構成とすることで、大型で且つ高解像度の表示装置を実現できる。例えば画面サイズが対角３０インチ以上、４０インチ以上、５０インチ以上、または６０インチ以上の表示装置を実現できる。また、解像度が４Ｋ２Ｋ、または８Ｋ４Ｋなどといった極めて高解像度の表示装置を実現できる。
＜断面構成例１＞
　図１８は、図１７Ａに示す一点鎖線Ｑ−Ｒにおける断面図である。
　図１７Ａ及び図１８に示す表示装置は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。引き回し配線部７１１は、信号線７１０を有する。画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。ソースドライバ回路部７０４は、トランジスタ７５２を有する。
　図１８に示す容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と同一の膜を加工して形成される下部電極と、半導体層と同一の金属酸化物を加工して形成される上部電極と、を有する。上部電極は、トランジスタ７５０のソース領域及びドレイン領域と同様に低抵抗化されている。また、下部電極と上部電極との間には、トランジスタ７５０の第１のゲート絶縁層として機能する絶縁膜の一部が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。また、上部電極には、トランジスタのソース電極及びドレイン電極と同一の膜を加工して得られる配線が接続されている。
　また、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上には絶縁層７７０が設けられている。絶縁層７７０は平坦化膜としての機能を有し、絶縁層７７０上に設けられる導電層７７２及び導電層７７４の上面を平坦にすることができる。導電層７７２及び導電層７７４が同一面上に位置し、また導電層７７２及び導電層７７４の上面が平坦であることにより、導電層７７２及び導電層７７４と、発光素子７８２とが容易に電気的に接続することができる。
　導電層７７２及び導電層７７４と、発光素子７８２とは、導電性のバンプ７９１及びバンプ７９３を介して電気的に接続される。図１８では、発光素子７８２が有する陰極側の電極と陽極側の電極の高さが異なり、それとともにバンプ７９１とバンプ７９３の高さが異なる構成を示している。なお、発光素子７８２が有する陰極側の電極と陽極側の電極の高さが同じの場合は、バンプ７９１とバンプ７９３の高さが概略同じとなる構成とすることができる。
　図１８に示すように、画素部７０２が有するトランジスタ７５０は、導電層７７２の下に重なるように設けられることが好ましい。トランジスタ７５０、特にチャネル形成領域と導電層７７２が重なる領域を有することで、発光素子７８２から発せられる光や、外光がトランジスタ７５０に達するのを抑制でき、トランジスタ７５０の電気特性の変動を抑制できる。
　画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２とは、異なる構造のトランジスタを用いてもよい。例えば、いずれか一方にトップゲート型のトランジスタを適用し、他方にボトムゲート型のトランジスタを適用した構成としてもよい。なお、上記ゲートドライバ回路部７０６についてもソースドライバ回路部７０４と同様である。
　信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極等と同じ導電膜で形成されている。このとき、銅元素を含む材料等の低抵抗な材料を用いると、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となるため好ましい。
　ＦＰＣ端子部７０８は、一部が接続電極として機能する配線７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。配線７６０は、異方性導電膜７８０を介してＦＰＣ７１６が有する端子と電気的に接続される。ここでは、配線７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極等と同じ導電膜で形成されている。
　第１の基板７０１及び第２の基板７０５としては、例えばガラス基板、またはプラスチック基板等の可撓性を有する基板を用いることができる。第１の基板７０１に可撓性を有する基板を用いる場合には、第１の基板７０１とトランジスタ７５０等との間に、水や水素に対するバリア性を有する絶縁層を設けることが好ましい。
　また、第２の基板７０５側には、遮光層７３８と、着色層７３６と、蛍光体層７９７と、が設けられる。着色層７３６は、発光素子７８２上に設けられる。蛍光体層７９７は、発光素子７８２及び着色層７３６の間に設けられる。また、蛍光体層７９７、発光素子７８２及び着色層７３６は互いに重なる領域を有する。図１８に示すように、蛍光体層７９７の端部は発光素子７８２の端部より外側に位置し、着色層７３６の端部は蛍光体層７９７の端部より外側に位置することが好ましい。このような構成とすることで、隣接する画素への光漏れ、画素間の混色を抑制できる。また、隣接する着色層７３６との間に遮光層７３８を設けることで、外光の映り込みを軽減し、コントラストが高い表示装置とすることができる。
　例えば、蛍光体層７９７が黄色光を射出する蛍光体を有し、発光素子７８２が青色光を射出する構成とすることにより、蛍光体層７９７から白色光が射出される。赤色を透過する着色層７３６と重なる領域に設けられた発光素子７８２が発した光は、蛍光体層７９７及び着色層７３６を透過し、赤色光として表示面側に射出される。同様に、緑色を透過する着色層７３６と重なる領域に設けられた発光素子７８２が発した光は、緑色光として射出される。青色を透過する着色層７３６と重なる領域に設けられた発光素子７８２が発した光は、青色光として射出される。これにより、１種類の発光素子７８２を用いてカラー表示を行うことができる。また、表示装置に用いられる発光素子７８２は１種類であるため、製造プロセスを簡略にできる。つまり、本発明の一態様により、低い製造コストで、輝度及びコントラストが高く、応答速度が速く、かつ消費電力が低い表示装置とすることができる。
　例えば、蛍光体層７９７が赤色光を射出する蛍光体を有し、発光素子７８２が青緑色光を射出する構成とすることにより、蛍光体層７９７から白色光が射出される構成としてもよい。
　また、蛍光体層７９７が赤色光を射出する蛍光体、緑色光を射出する蛍光体及び青色光を射出する蛍光体を有し、発光素子７８２が近紫外光または紫色光を射出する構成とすることにより、蛍光体層７９７から白色光が射出される構成としてもよい。
　図１８に示す表示装置７００は、発光素子７８２を有する。発光素子７８２として、図１４に例示した水平構造、かつフェイスダウン型のＬＥＤチップを用いることが好ましい。
　また、着色層７３６は発光素子７８２と重なる位置に設けられ、遮光層７３８は着色層７３６の端部と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に設けられている。また、蛍光体層７９７、着色層７３６及び遮光層７３８と、発光素子７８２との間は封止膜７３２で充填されている。
　遮光層７９５は、発光素子７８２と隣接するように設けられる。遮光層７９５は、隣接する発光素子７８２の間に設けることが好ましい。隣接する発光素子７８２の間に遮光層７９５を設ける事で、隣接する画素への光漏れ、画素間の混色を抑制できる。遮光層７９５には、顔料、染料、またはカーボンブラックなどを含む樹脂を用いることができる。さらに、発光素子７８２の側面が遮光層７９５と接することが好ましい。発光素子７８２の側面を遮光層７９５で覆うことにより、隣接する画素への光漏れ、画素間の混色を抑制できる。なお、図１８では、遮光層７９５の上面の高さと、発光素子７８２の上面の高さが概略一致する構成を示しているが、本発明の一態様はこれに限られない。遮光層７９５の上面の高さが、発光素子７８２の上面の高さより低くてもよく、発光素子７８２の上面の高さより高くてもよい。遮光層７９５の上面の高さが、発光素子７８２の上面の高さと概略一致または高くすることにより、隣接する画素への光漏れ、画素間の混色を効率よく抑制できる。
　図１９には、フレキシブルディスプレイに好適に適用できる表示装置の構成を示している。図１９は、図１７Ｂに示した表示装置７００Ａ中の一点鎖線Ｓ−Ｔにおける断面図である。
　図１９に示す表示装置７００Ａは、図１８で示した基板７０１に換えて、支持基板７４５、接着層７４２、樹脂層７４３、及び絶縁層７４４が積層された構成を有する。トランジスタ７５０や容量素子７９０等は、樹脂層７４３上に設けられた絶縁層７４４上に設けられている。
　支持基板７４５は、有機樹脂やガラス等を含み、可撓性を有する程度に薄い基板である。樹脂層７４３は、ポリイミドやアクリルなどの有機樹脂を含む層である。絶縁層７４４は、酸化シリコン、酸化窒化シリコン、窒化シリコン等の無機絶縁膜を含む。樹脂層７４３と支持基板７４５とは、接着層７４２によって貼り合わされている。樹脂層７４３は、支持基板７４５よりも薄いことが好ましい。
　また、図１９に示す表示装置７００Ａは、図１８で示した基板７０５に換えて保護層７４０を有する。保護層７４０は、封止膜７３２と貼り合わされている。保護層７４０としては、ガラス基板や樹脂フィルムなどを用いることができる。また、保護層７４０として、散乱板などの光学部材や、タッチセンサパネルなどの入力装置、またはこれらを２つ以上積層した構成を適用してもよい。
　また、図１９では、折り曲げ可能な領域Ｐ２を示している。領域Ｐ２では、支持基板７４５、接着層７４２のほか、絶縁層７４４等の無機絶縁膜が設けられていない部分を有する。また、領域Ｐ２において、配線７６０を覆って樹脂層７４６が設けられている。折り曲げ可能な領域Ｐ２に無機絶縁膜をできるだけ設けず、且つ、金属または合金を含む導電層と、有機材料を含む層のみを積層した構成とすることで、曲げた際にクラックが生じることを防ぐことができる。また、領域Ｐ２に支持基板７４５を設けないことで、極めて小さい曲率半径で、表示装置７００Ａの一部を曲げることができる。
　図１８に示した表示装置７００の作製方法の一例について、説明する。図２０乃至図２３に示す各図は、表示装置７００の作製方法に係る、工程の各段階における断面概略図である。
　なお、表示装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成できる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ）法や、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）法を使ってもよい。
　また、表示装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）の形成には、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等を用いることができる。
　また、表示装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工できる。または、遮蔽マスクを用いた成膜方法により、島状の薄膜を形成してもよい。または、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。フォトリソグラフィ法としては、例えば以下の２つの方法がある。１つは、加工したい薄膜上に感光性のレジスト材料を塗布し、フォトマスクを介して露光した後、現像することによりレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう１つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
　フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ　Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
　薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
〈トランジスタ等の形成〉
　まず、基板７０１上に導電層３０１、導電層３０３及び導電層３０５を形成する。導電層３０１、導電層３０３及び導電層３０５は、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することにより形成できる。
　続いて、基板７０１、導電層３０１、導電層３０３及び導電層３０５を覆って絶縁層３１１を形成する。
　続いて、半導体層３２１、半導体層３２３及び半導体層３２５を形成する（図２０Ａ）。半導体層３２１、半導体層３２３及び半導体層３２５は、半導体膜を成膜した後、レジストマスクを形成し、当該半導体膜をエッチングした後にレジストマスクを除去することにより形成できる。
　続いて、絶縁層３３１、導電層３４１、導電層３５１、絶縁層３３３、導電層３４３及び導電層３５３を形成する。絶縁層３３１及び絶縁層３３３となる絶縁膜、導電層３４１及び導電層３４３となる導電膜、導電層３５１及び導電層３５３となる導電膜をそれぞれ形成した後、レジストマスクを形成し、当該絶縁膜及び導電膜をエッチングした後にレジストマスクを除去することにより、絶縁層３３１、導電層３４１、導電層３５１、絶縁層３３３、導電層３４３及び導電層３５３を形成できる。
　続いて、絶縁層３６１及び絶縁層３６３を形成する（図２０Ｂ）。
　続いて、絶縁層３６１及び絶縁層３６３に開口を形成し、導電層３７１、導電層３７３ａ、導電層３７３ｂ、導電層３７５、導電層３７７及び配線７６０を形成する。導電層３７１、導電層３７３ａ、導電層３７３ｂ、導電層３７５、導電層３７７及び配線７６０は、導電層３０１等と同様の方法により形成できる。
　以上の工程により、信号線７１０、トランジスタ７５０、容量素子７９０及びトランジスタ７５２を形成できる（図２０Ｃ）。続いて、絶縁層３７９を形成する。絶縁層３７９はトランジスタ７５０等の保護膜としての機能を有する。
〈絶縁層７７０の形成〉
　続いて、絶縁層７７０を形成する。絶縁層７７０に感光性の材料を用いることで、フォトリソグラフィ法等により開口を形成できる。なお絶縁層７７０として、絶縁膜を成膜した後に、レジストマスクを用いて絶縁膜の一部をエッチングして開口を形成してもよい。絶縁層７７０は、有機絶縁材料を用いると、その上面の平坦性を高めることができるため好ましい。
　また、絶縁層７７０として、無機絶縁膜を用いてもよい。絶縁層７７０として、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、または窒化酸化アルミニウムなどの無機絶縁材料の層を、単層で、または積層して用いることができる。これにより、絶縁層７７０はトランジスタ７５０等の保護層として機能する。
　また、絶縁層７７０を、無機絶縁膜と有機絶縁膜の積層構造としてもよい。
　続いて、ＦＰＣ端子部７０８の配線７６０上の絶縁層３７９の一部を除去し、配線７６０を露出させる。
〈導電層７７２、導電層７７４の形成〉
　続いて、絶縁層７７０上に導電層７７２及び導電層７７４を形成する（図２１Ａ）。導電層７７２は、絶縁層７７０が有する開口を介してトランジスタ７５０と電気的に接続される。導電層７７２及び導電層７７４は、導電層３０１等と同様の方法により形成できる。導電層７７２及び導電層７７４は、光に対して反射性を有する材料を用いることが好ましい。例えば、導電層７７２及び導電層７７４として、銀、パラジウム及び銅の合金（ＡＰＣともいう）、アルミニウム、チタン、銅等を含む材料を用いることができる。
　続いて、導電層７７２上及び導電層７７４上にそれぞれ、導電性のバンプ７９１及びバンプ７９３を形成する（図２１Ｂ）。バンプ７９１及びバンプ７９３として、金、銀、錫などの金属、これらの金属を有する合金、導電性樹脂などの異方導電性フィルム、導電性ペーストを用いることができる。バンプ７９１及びバンプ７９３として、例えば、金を好適に用いることができる。バンプ７９１及びバンプ７９３の形成には、印刷法、転写法、吐出法等を用いることができる。
〈発光素子７８２の配置〉
　続いて、発光素子７８２を、バンプ７９１及びバンプ７９３上に配置する。発光素子７８２として、図１４に例示した水平構造、フェイスダウン型のＬＥＤチップを用いることが好ましい。配置の際、発光素子７８２の陰極側の電極と、陽極側の電極がそれぞれバンプ７９１及びバンプ７９３と接するように発光素子７８２を配置する。バンプ７９１、バンプ７９３、発光素子７８２、導電層７７２及び導電層７７４が圧接され、導電層７７２及び導電層７７４上に発光素子７８２が固定される。それとともに、導電層７７２及び導電層７７４と、発光素子７８２とが電気的に接続される（図２２）。
　発光素子７８２の配置に、先の実施の形態で示した表示装置の作製方法を用いることができる。また、発光素子７８２の配置には、所定の位置から発光素子７８２を取り上げ、移送し、所定の位置に置くピックアンドプレイス装置を用いることができる。または、発光素子７８２の配置に、ＦＳＡ（Ｆｌｕｉｄｉｃ　Ｓｅｌｆ　Ａｓｓｅｍｂｌｙ）方式を用いてもよい。ＦＳＡ方式では、導電層７７２上及び導電層７７４と重なる領域に、発光素子７８２と適合する凹状の絶縁層を形成し、液体中で凹部に発光素子７８２を自己整合的に配置させる。本発明の一態様では、発光素子７８２として用いるＬＥＤチップは１種類であることから、複数種類を用いる場合と比較して、発光素子７８２の配置が容易となる。
〈遮光層７９５の形成〉
　続いて、絶縁層７７０、発光素子７８２上に遮光層７９５となる遮光膜を形成する（図２２）。遮光膜として、金属材料、顔料または染料を含む樹脂を用い、フォトリソグラフィ法等により形成することができる。この時、発光素子７８２上にも遮光膜が形成されるように、該遮光膜の厚さを調整する。
　続いて、遮光層７９５となる遮光膜の一部を除去し、発光素子７８２の上面を露出させる（図２３Ａ）。遮光膜の除去には、ドライエッチング法などを用いることができる。本発明の一態様では、発光素子７８２として用いるＬＥＤチップは１種類であり、副画素間で発光素子７８２の高さを同じにできることから、容易に各発光素子７８２の上面を一様に露出させることができ、製造コストを抑制できる。つまり、本発明の一態様により、低い製造コストで、輝度及びコントラストが高く、応答速度が速く、かつ消費電力が低い表示装置とすることができる。
〈着色層７３６、蛍光体層７９７の形成〉
　続いて、基板７０５上に遮光層７３８及び着色層７３６を形成する。
　遮光層７３８には、金属材料または樹脂材料を用いることができる。遮光層７３８に金属材料を用いる場合には、導電膜を成膜した後に、フォトリソグラフィ法等を用いて不要な部分を除去することにより形成できる。また、遮光層７３８に金属材料、顔料または染料を含む感光性の樹脂材料を用いた場合は、フォトリソグラフィ法等により形成できる。
　着色層７３６には、例えば感光性の樹脂材料を用いることが好ましい。着色層７３６は、基板７０５及び遮光層７３８上に材料を塗布した後、フォトマスクを介して当該材料を露光し、現像処理の後に加熱処理を行うことで、形成できる。
　続いて、着色層７３６上に蛍光体層７９７を形成する（図２３Ｂ）。蛍光体層７９７は、例えば、蛍光体が混合された有機樹脂層などを用いてスクリーン印刷法、ディスペンス法等により形成できる。
〈基板７０１と基板７０５の貼り合せ〉
　続いて、基板７０１と基板７０５のいずれか一方、または両方に、これらを接着する接着層を形成する。接着層は、画素が配置されている領域を囲むように形成する。接着層は、例えばスクリーン印刷法、ディスペンス法等により形成できる。接着層としては、熱硬化性樹脂や紫外線硬化樹脂等を用いることができる。また、紫外線により仮硬化した後に、熱を加えることにより硬化する樹脂などを用いてもよい。または、接着層として、紫外線硬化性と熱硬化性の両方を有する樹脂などを用いてもよい。
　続いて、基板７０１と基板７０５とを貼り合せ、接着層を硬化して封止膜７３２を形成する。貼り合せは、減圧雰囲気下で行うと基板７０１と基板７０５の間に気泡等が混入することを防ぐことができるため好ましい。
　続いて、配線７６０上に異方性導電膜７８０を設ける。異方性導電膜７８０上にＦＰＣ７１６を配置して熱圧着することにより、配線７６０とＦＰＣ７１６とを電気的に接続させる。
　以上の工程により、表示装置７００を形成できる（図１８）。
＜断面構成例２＞
　先に示した表示装置７００と異なる構成例を図２４に示す。図２４は、図１７Ａに示す一点鎖線Ｑ−Ｒにおける断面図である。図２４に示す表示装置７００Ａは、発光素子７８２として図１５に例示したＬＥＤパッケージを有し、また遮光層７９５及び蛍光体層７９７を有さない点で、図１８に示す表示装置７００と主に相違している。
　図２４に示した表示装置７００Ａの作製方法の一例について、図２５及び図２６を用いて説明する。図２５及び図２６に示す各図は、表示装置７００Ａの作製方法に係る、工程の各段階における断面概略図である。絶縁層７７０を形成するまでは、前述の表示装置７００の作製方法の説明を援用できるため、詳細な説明は省略する。
〈導電層７７２、導電層７７４の形成〉
　続いて、絶縁層７７０上に導電層７７２及び導電層７７４を形成する（図２５Ａ）。導電層７７２は、絶縁層７７０が有する開口を介してトランジスタ７５０と電気的に接続される。導電層７７２及び導電層７７４は、導電層３０１等と同様の方法により形成できる。
　続いて、導電層７７２上及び導電層７７４上にそれぞれ、導電性のバンプ７９１及びバンプ７９３を形成する（図２５Ｂ）。バンプ７９１及びバンプ７９３として、金、銀、錫などの金属、これらの金属を有する合金、導電性樹脂などの異方導電性フィルム、導電性ペーストを用いることができる。バンプ７９１及びバンプ７９３の形成には、印刷法、転写法、吐出法等を用いることができる。
　例えば、バンプ７９１及びバンプ７９３として銀ペーストを用い、導電層７７２及び導電層７７４としてＡＰＣ、アルミニウム、チタン、銅のいずれか一以上を用いることができる。このような構成とすることで、発光素子７８２は、導電層７７２及び導電層７７４それぞれと、電気的に良好に接続することができる。
〈発光素子７８２の配置〉
　続いて、発光素子７８２を、バンプ７９１及びバンプ７９３上に配置する。発光素子７８２として、図１５に例示した表面実装型のＬＥＤパッケージを用いることが好ましい。配置の際、発光素子７８２の陰極側の電極と、陽極側の電極がそれぞれバンプ７９１及びバンプ７９３と接するように発光素子７８２を配置する。バンプ７９１、バンプ７９３、発光素子７８２、導電層７７２及び導電層７７４が圧接され、導電層７７２及び導電層７７４上に発光素子７８２が固定される。それとともに、導電層７７２及び導電層７７４と、発光素子７８２とが電気的に接続される（図２６Ａ）。
　発光素子７８２の配置には、ピックアンドプレイス装置を用いることができる。または、発光素子７８２の配置に、ＦＳＡ方式を用いてもよい。本発明の一態様では、発光素子７８２として用いるＬＥＤチップは１種類であることから、複数種類を用いる場合と比較して、発光素子７８２の配置が容易となる。
〈着色層の形成〉
　続いて、基板７０５上に遮光層７３８及び着色層７３６を形成する（図２６Ｂ）。遮光層７３８及び着色層７３６は、前述の表示装置７００の作製方法の説明を援用できるため、詳細な説明は省略する。
〈基板７０１と基板７０５の貼り合せ〉
　続いて、基板７０１と基板７０５のいずれか一方、または両方に、これらを接着する接着層を形成する。基板７０１と基板７０５の貼り合せは、前述の表示装置７００の作製方法の説明を援用できるため、詳細な説明は省略する。
　続いて、配線７６０上に異方性導電膜７８０を設ける。異方性導電膜７８０上にＦＰＣ７１６を配置して熱圧着することにより、配線７６０とＦＰＣ７１６とを電気的に接続させる。
　以上の工程により、表示装置７００Ａを形成できる（図２４）。
＜表示装置に入力装置を設ける構成例＞
　また、図１８、図１９及び図２４に示す表示装置に入力装置を設けてもよい。当該入力装置としては、例えば、タッチセンサ等が挙げられる。
　例えばセンサの方式としては、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。または、これら２つ以上を組み合わせて用いてもよい。
　なお、タッチパネルの構成は、入力装置を一対の基板の内側に形成する、所謂インセル型のタッチパネル、入力装置を表示装置７００上に形成する、所謂オンセル型のタッチパネル、または入力装置を表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルなどがある。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
　本実施の形態では、先の実施の形態に示した表示装置に用いることができるトランジスタの一例について、説明する。
　本発明の一態様の表示装置は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。
＜ボトムゲート型トランジスタ＞
　図２７Ａ１は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ１８１０のチャネル長方向の断面図である。図２７Ａ１において、トランジスタ１８１０は基板１７７１上に形成されている。また、トランジスタ１８１０は、基板１７７１上に絶縁層１７７２を介して電極１７４６を有する。また、電極１７４６上に絶縁層１７２６を介して半導体層１７４２を有する。電極１７４６はゲート電極として機能できる。絶縁層１７２６はゲート絶縁層として機能できる。
　また、半導体層１７４２のチャネル形成領域上に絶縁層１７４１を有する。また、半導体層１７４２の一部と接して、絶縁層１７２６上に電極１７４４ａおよび電極１７４４ｂを有する。電極１７４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極１７４４ｂは、ソース電極またはドレイン電極の他方として機能できる。電極１７４４ａの一部、および電極１７４４ｂの一部は、絶縁層１７４１上に形成される。
　絶縁層１７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層１７４１を設けることで、電極１７４４ａおよび電極１７４４ｂの形成時に生じる半導体層１７４２の露出を防ぐことができる。よって、電極１７４４ａおよび電極１７４４ｂの形成時に、半導体層１７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
　また、トランジスタ１８１０は、電極１７４４ａ、電極１７４４ｂおよび絶縁層１７４１上に絶縁層１７２８を有し、絶縁層１７２８の上に絶縁層１７２９を有する。
　半導体層１７４２に酸化物半導体を用いる場合、電極１７４４ａおよび電極１７４４ｂの、少なくとも半導体層１７４２と接する部分に、半導体層１７４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層１７４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）となる。したがって、当該領域はソース領域またはドレイン領域として機能することができる。半導体層１７４２に酸化物半導体を用いる場合、半導体層１７４２から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
　半導体層１７４２にソース領域およびドレイン領域が形成されることにより、電極１７４４ａおよび電極１７４４ｂと半導体層１７４２の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。
　半導体層１７４２にシリコンなどの半導体を用いる場合は、半導体層１７４２と電極１７４４ａの間、および半導体層１７４２と電極１７４４ｂの間に、ｎ型半導体またはｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。
　絶縁層１７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層１７２９を省略することもできる。
　図２７Ａ２に示すトランジスタ１８１１は、絶縁層１７２９上にバックゲート電極として機能できる電極１７２３を有する点が、トランジスタ１８１０と異なる。電極１７２３は、電極１７４６と同様の材料および方法で形成できる。
　一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
　また、電極１７４６および電極１７２３は、どちらもゲート電極として機能することができる。よって、絶縁層１７２６、絶縁層１７４１、絶縁層１７２８、および絶縁層１７２９は、それぞれがゲート絶縁層として機能することができる。なお、電極１７２３は、絶縁層１７２８と絶縁層１７２９の間に設けてもよい。
　なお、電極１７４６または電極１７２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ１８１１において、電極１７２３を「ゲート電極」と言う場合、電極１７４６を「バックゲート電極」と言う。また、電極１７２３を「ゲート電極」として用いる場合は、トランジスタ１８１１をトップゲート型のトランジスタの一種と考えることができる。また、電極１７４６および電極１７２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
　半導体層１７４２を挟んで電極１７４６および電極１７２３を設けることで、更には、電極１７４６および電極１７２３を同電位とすることで、半導体層１７４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ１８１１のオン電流が大きくなると共に、電界効果移動度が高くなる。
　したがって、トランジスタ１８１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ１８１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
　また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
　また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
　本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。
　図２７Ｂ１は、図２７Ａ１とは異なる構成のチャネル保護型のトランジスタ１８２０のチャネル長方向の断面図である。トランジスタ１８２０は、トランジスタ１８１０とほぼ同様の構造を有しているが、絶縁層１７４１が半導体層１７４２の端部を覆っている点が異なる。また、半導体層１７４２と重なる絶縁層１７４１の一部を選択的に除去して形成した開口部において、半導体層１７４２と電極１７４４ａが電気的に接続している。また、半導体層１７４２と重なる絶縁層１７４１の一部を選択的に除去して形成した他の開口部において、半導体層１７４２と電極１７４４ｂが電気的に接続している。絶縁層１７４１の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
　図２７Ｂ２に示すトランジスタ１８２１は、絶縁層１７２９上にバックゲート電極として機能できる電極１７２３を有する点が、トランジスタ１８２０と異なる。
　絶縁層１７２９を設けることで、電極１７４４ａおよび電極１７４４ｂの形成時に生じる半導体層１７４２の露出を防ぐことができる。よって、電極１７４４ａおよび電極１７４４ｂの形成時に半導体層１７４２の薄膜化を防ぐことができる。
　また、トランジスタ１８２０およびトランジスタ１８２１は、トランジスタ１８１０およびトランジスタ１８１１よりも、電極１７４４ａと電極１７４６の間の距離と、電極１７４４ｂと電極１７４６の間の距離が長くなる。よって、電極１７４４ａと電極１７４６の間に生じる寄生容量を小さくすることができる。また、電極１７４４ｂと電極１７４６の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
　図２７Ｃ１に示すトランジスタ１８２５は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタ１８２５のチャネル長方向の断面図である。トランジスタ１８２５は、絶縁層１７４１を用いずに電極１７４４ａおよび電極１７４４ｂを形成する。このため、電極１７４４ａおよび電極１７４４ｂの形成時に露出する半導体層１７４２の一部がエッチングされる場合がある。一方、絶縁層１７４１を設けないため、トランジスタの生産性を高めることができる。
　図２７Ｃ２に示すトランジスタ１８２６は、絶縁層１７２９上にバックゲート電極として機能できる電極１７２３を有する点が、トランジスタ１８２５と異なる。
　図２８Ａ１乃至図２８Ｃ２にトランジスタ１８１０、１８１１、１８２０、１８２１、１８２５、１８２６のチャネル幅方向の断面図をそれぞれ示す。
　図２８Ｂ２、図２８Ｃ２に示す構造では、ゲート電極とバックゲート電極とが接続され、ゲート電極とバックゲート電極との電位が同電位となる。また、半導体層１７４２は、ゲート電極とバックゲート電極と挟まれている。
　ゲート電極およびバックゲート電極のそれぞれのチャネル幅方向の長さは、半導体層１７４２のチャネル幅方向の長さよりも長く、半導体層１７４２のチャネル幅方向全体は、絶縁層１７２６、１７４１、１７２８、１７２９を間に挟んでゲート電極またはバックゲート電極に覆われた構成である。
　当該構成とすることで、トランジスタに含まれる半導体層１７４２を、ゲート電極およびバックゲート電極の電界によって電気的に取り囲むことができる。
　トランジスタ１８２１またはトランジスタ１８２６のように、ゲート電極およびバックゲート電極の電界によって、チャネル形成領域が形成される半導体層１７４２を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
　Ｓ−ｃｈａｎｎｅｌ構造とすることで、ゲート電極およびバックゲート電極の一方または双方によってチャネルを誘起させるための電界を効果的に半導体層１７４２に印加することができるため、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化することが可能となる。また、Ｓ−ｃｈａｎｎｅｌ構造とすることで、トランジスタの機械的強度を高めることができる。
＜トップゲート型トランジスタ＞
　図２９Ａ１に例示するトランジスタ１８４２は、トップゲート型のトランジスタの１つである。トランジスタ１８４２は、絶縁層１７２９を形成した後に電極１７４４ａおよび電極１７４４ｂを形成する点がトランジスタ１８１０やトランジスタ１８２０と異なる。電極１７４４ａおよび電極１７４４ｂは、絶縁層１７２８および絶縁層１７２９に形成した開口部において半導体層１７４２と電気的に接続する。
　また、電極１７４６と重ならない絶縁層１７２６の一部を除去し、電極１７４６と、除去した残りの絶縁層１７２６と、をマスクとして用いて不純物を半導体層１７４２に導入することで、半導体層１７４２中に自己整合（セルフアライメント）的に不純物領域を形成できる。トランジスタ１８４２は、絶縁層１７２６が電極１７４６の端部を越えて延伸する領域を有する。半導体層１７４２の絶縁層１７２６を介して不純物が導入された領域の不純物濃度は、絶縁層１７２６を介さずに不純物が導入された領域よりも小さくなる。半導体層１７４２は、電極１７４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）領域が形成される。
　図２９Ａ２に示すトランジスタ１８４３は、電極１７２３を有する点がトランジスタ１８４２と異なる。トランジスタ１８４３は、基板１７７１の上に形成された電極１７２３を有する。電極１７２３は、絶縁層１７７２を介して半導体層１７４２と重なる領域を有する。電極１７２３は、バックゲート電極として機能することができる。
　また、図２９Ｂ１に示すトランジスタ１８４４および図２９Ｂ２に示すトランジスタ１８４５のように、電極１７４６と重ならない領域の絶縁層１７２６を全て除去してもよい。また、図２９Ｃ１に示すトランジスタ１８４６および図２９Ｃ２に示すトランジスタ１８４７のように、絶縁層１７２６を残してもよい。
　トランジスタ１８４３乃至トランジスタ１８４７も、電極１７４６を形成した後に、電極１７４６をマスクとして用いて不純物を半導体層１７４２に導入することで、半導体層１７４２中に自己整合的に不純物領域を形成できる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
　図３０Ａ１乃至図３０Ｃ２にトランジスタ１８４２、１８４３、１８４４、１８４５、１８４６、１８４７のチャネル幅方向の断面図をそれぞれ示す。
　トランジスタ１８４３、トランジスタ１８４５、およびトランジスタ１８４７は、それぞれ先に説明したＳ−ｃｈａｎｎｅｌ構造である。ただし、これに限定されず、トランジスタ１８４３、トランジスタ１８４５、およびトランジスタ１８４７をＳ−ｃｈａｎｎｅｌ構造としなくてもよい。
　以下では、トランジスタのチャネル形成領域に好適に用いることができる金属酸化物について説明する。
　トランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む金属酸化物などであり、例えば、後述するＣＡＣ−ＯＳなどを用いることができる。
　シリコンよりもバンドギャップが広く、且つキャリア濃度の小さい金属酸化物を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量素子に蓄積した電荷を長期間に亘って保持することが可能である。
　半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜とすることができる。
　半導体層を構成する金属酸化物がＩｎ−Ｍ−Ｚｎ系酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
　特に、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、金属酸化物中に酸素欠損を形成する場合がある。金属酸化物中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
　酸素欠損に水素が入った欠陥は、金属酸化物のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、金属酸化物においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、金属酸化物のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
　また、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　また、チャネル形成領域として機能する金属酸化物のキャリア濃度は、１×１０１８ｃｍ−３以下であることが好ましく、１×１０１７ｃｍ−３未満であることがより好ましく、１×１０１６ｃｍ−３未満であることがさらに好ましく、１×１０１３ｃｍ−３未満であることがさらに好ましく、１×１０１２ｃｍ−３未満であることがさらに好ましい。なお、チャネル形成領域として機能する領域の金属酸化物のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０−９ｃｍ−３とすることができる。
　上記の金属酸化物を、高純度真性または実質的に高純度真性な金属酸化物と呼ぶ。当該金属酸化物は欠陥準位密度が低く、安定な特性を有する金属酸化物であるといえる。
　なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成の金属酸化物を用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
　半導体層を構成する金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、アルカリ金属およびアルカリ土類金属は、金属酸化物と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　また、半導体層を構成する金属酸化物に窒素が含まれていると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
　酸化物半導体は、単結晶酸化物半導体と、非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物半導体などがある。
　また、本発明の一態様で開示されるトランジスタの半導体層には、ＣＡＣ−ＯＳ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いてもよい。
　なお、本発明の一態様で開示されるトランジスタの半導体層は、上述した非単結晶酸化物半導体またはＣＡＣ−ＯＳを好適に用いることができる。また、非単結晶酸化物半導体としては、ｎｃ−ＯＳまたはＣＡＡＣ−ＯＳを好適に用いることができる。
　なお、本発明の一態様では、トランジスタの半導体層として、ＣＡＣ−ＯＳを用いることが好ましい。ＣＡＣ−ＯＳを用いることで、トランジスタに高い電気特性または高い信頼性を付与することができる。
　なお、半導体層がＣＡＡＣ−ＯＳの領域、多結晶酸化物半導体の領域、ｎｃ−ＯＳの領域、擬似非晶質酸化物半導体の領域、及び非晶質酸化物半導体の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
　以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ−ＯＳの構成について説明する。
　ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
　なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
　例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
　つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
　なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
　上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
　一方、ＣＡＣ−ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
　なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
　なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
　なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
　ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
　ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ　ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
　またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域（リング領域）と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
　また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
　ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
　ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
　一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、金属酸化物中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
　従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
　また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
　また、半導体層にＣＡＣ−ＯＳを有するトランジスタは電界効果移動度が高く、且つ駆動能力が高いので、該トランジスタを、駆動回路、代表的にはゲート信号を生成する走査線駆動回路に用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができる。また、該トランジスタを、表示装置が有する信号線駆動回路（とくに、信号線駆動回路が有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。
　また、半導体層にＣＡＣ−ＯＳを有するトランジスタは低温ポリシリコンを用いたトランジスタのように、レーザ結晶化工程が不要である。これのため、大面積基板を用いた表示装置であっても、製造コストを低減することが可能である。さらに、ウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」）、スーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」）のような高解像度であり、且つ大型の表示装置において、半導体層にＣＡＣ−ＯＳを有するトランジスタを駆動回路及び表示部に用いることで、短時間での書き込みが可能であり、表示不良を低減することが可能であり好ましい。
　または、トランジスタのチャネルが形成される半導体にシリコンを用いてもよい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
　本実施の形態では、本発明の一態様である表示装置について、説明する。
　図３１Ａに示す表示装置は、画素部５０２と、駆動回路部５０４と、保護回路５０６と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
　画素部５０２や駆動回路部５０４が有するトランジスタに、本発明の一態様のトランジスタを適用することができる。また保護回路５０６にも、本発明の一態様のトランジスタを適用してもよい。
　画素部５０２は、Ｘ行Ｙ列（Ｘ、Ｙはそれぞれ独立に２以上の自然数）に配置された複数の表示素子を駆動する複数の画素回路５０１を有する。
　駆動回路部５０４は、走査線ＧＬ＿１乃至ＧＬ＿Ｘに走査信号を出力するゲートドライバ５０４ａ、データ線ＤＬ＿１乃至ＤＬ＿Ｙにデータ信号を供給するソースドライバ５０４ｂなどの駆動回路を有する。ゲートドライバ５０４ａは、少なくともシフトレジスタを有する構成とすればよい。またソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
　端子部５０７は、外部の回路から表示装置に電源、制御信号、及び画像信号等を入力するための端子が設けられた部分をいう。
　保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。図３１Ａに示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬ＿１乃至ＧＬ＿Ｘ、またはソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬ＿１乃至ＤＬ＿Ｙ等の各種配線に接続される。
　また、ゲートドライバ５０４ａとソースドライバ５０４ｂは、それぞれ画素部５０２と同じ基板上に設けられていてもよいし、ゲートドライバ回路またはソースドライバ回路が別途形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）をＣＯＧやＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）によって基板に実装する構成としてもよい。
　また、図３１Ａに示す複数の画素回路５０１は、例えば、図３１Ｂに示す構成とすることができる。図３１Ｂに示す画素回路５０１は、トランジスタ５５２と、トランジスタ５５４と、容量素子５６２と、発光素子５７２と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、走査線ＧＬ＿ｍ、電位供給線ＶＬ＿ａ、電位供給線ＶＬ＿ｂ等が接続されている。
　なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。トランジスタ５５４のゲートに与えられる電位に応じて、発光素子５７２に流れる電流が制御されることにより、発光素子５７２からの発光輝度が制御される。
　図３１Ｂに示した画素回路５０１中のトランジスタ５５４として、ｎチャネル型のトランジスタを用いる例を、図３２Ａに示す。図３２Ａに示す画素回路５０１は、トランジスタ５５２と、トランジスタ５５４ａと、容量素子５６２と、発光素子５７２ａと、を有する。トランジスタ５５２はｎチャネル型のトランジスタ、トランジスタ５５４ａはｎチャネル型のトランジスタである。例えば、トランジスタ５５２として、先の実施の形態に示したチャネル形成領域に酸化物半導体を有するトランジスタを適用し、トランジスタ５５４ａとしてチャネル形成領域にシリコンを有するトランジスタを適用できる。
　また、例えば、トランジスタ５５２及びトランジスタ５５４ａとして、先の実施の形態に示したチャネル形成領域に酸化物半導体を有するトランジスタを適用できる。このような構成とすることで、トランジスタが画素内で占める面積が小さくなり、極めて高精細な画像を表示することができる。
　図３２Ａに示す画素回路５０１において、トランジスタ５５２のソースまたはドレインの一方は、データ線ＤＬ＿ｎと電気的に接続される。トランジスタ５５２のソースまたはドレインの他方は、容量素子５６２の一方の電極、およびトランジスタ５５４ａのゲートと電気的に接続される。容量素子５６２の他方の電極は、電位供給線ＶＬ＿ａと電気的に接続される。トランジスタ５５２のゲートは、走査線ＧＬ＿ｍと電気的に接続される。トランジスタ５５４ａのソースまたはドレインの一方は、電位供給線ＶＬ＿ａと電気的に接続される。トランジスタ５５４ａのソースまたはドレインの他方は、発光素子５７２ａの一方の電極と電気的に接続される。発光素子５７２ａの他方の電極は、電位供給線ＶＬ＿ｂと電気的に接続される。電位供給線ＶＬ＿ａには低電源電位ＶＳＳが与えられ、電位供給線ＶＬ＿ｂには高電源電位ＶＤＤが与えられる。
　図３２Ａに示す画素回路５０１と異なる構成を、図３２Ｂに示す。図３２Ｂに示す画素回路５０１において、トランジスタ５５２のソースまたはドレインの一方は、データ線ＤＬ＿ｎと電気的に接続される。トランジスタ５５２のソースまたはドレインの他方は、容量素子５６２の一方の電極、およびトランジスタ５５４ａのゲートと電気的に接続される。トランジスタ５５２のゲートは、走査線ＧＬ＿ｍと電気的に接続される。トランジスタ５５４ａのソースまたはドレインの一方は、電位供給線ＶＬ＿ａと電気的に接続される。トランジスタ５５４ａのソースまたはドレインの他方は、容量素子５６２の他方の電極、および発光素子５７２ａの一方の電極と電気的に接続される。発光素子５７２ａの他方の電極は、電位供給線ＶＬ＿ｂと電気的に接続される。電位供給線ＶＬ＿ａには高電源電位ＶＤＤが与えられ、電位供給線ＶＬ＿ｂには低電源電位ＶＳＳが与えられる。
　図３１Ｂに示した画素回路５０１中のトランジスタ５５４として、ｐチャネル型のトランジスタを用いる例を、図３２Ｃに示す。図３２Ｃに示す画素回路５０１は、トランジスタ５５２と、トランジスタ５５４ｂと、容量素子５６２と、発光素子５７２ａと、を有する。トランジスタ５５２はｎチャネル型のトランジスタ、トランジスタ５５４ｂはｐチャネル型のトランジスタである。例えば、トランジスタ５５２として、先の実施の形態に示したチャネル形成領域に酸化物半導体を有するトランジスタを適用し、トランジスタ５５４ｂとして、チャネル形成領域にシリコンを有するトランジスタを適用できる。
　図３２Ｃに示す画素回路５０１において、トランジスタ５５２のソースまたはドレインの一方は、データ線ＤＬ＿ｎと電気的に接続される。トランジスタ５５２のソースまたはドレインの他方は、容量素子５６２の一方の電極、およびトランジスタ５５４ｂのゲートと電気的に接続される。容量素子５６２の他方の電極は、電位供給線ＶＬ＿ａと電気的に接続される。トランジスタ５５２のゲートは、走査線ＧＬ＿ｍと電気的に接続される。トランジスタ５５４ｂのソースまたはドレインの一方は、電位供給線ＶＬ＿ａと電気的に接続される。トランジスタ５５４ａのソースまたはドレインの他方は、発光素子５７２ａの一方の電極と電気的に接続される。発光素子５７２ａの他方の電極は、電位供給線ＶＬ＿ｂと電気的に接続される。電位供給線ＶＬ＿ａには高電源電位ＶＤＤが与えられ、電位供給線ＶＬ＿ｂには低電源電位ＶＳＳが与えられる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
　画素に表示される階調を補正するためのメモリを備える画素回路と、これを有する表示装置について説明する。先の実施の形態で例示したトランジスタは、以下で例示する画素回路に用いられるトランジスタに適用することができる。
＜回路構成＞
　図３３Ａに、画素回路４００の回路図を示す。画素回路４００は、トランジスタＭ１、トランジスタＭ２、容量Ｃ１、及び回路４０１を有する。また画素回路４００には、配線Ｓ１、配線Ｓ２、配線Ｇ１、及び配線Ｇ２が接続される。
　トランジスタＭ１は、ゲートが配線Ｇ１と、ソース及びドレインの一方が配線Ｓ１と、ソース及びドレインの他方が容量Ｃ１の一方の電極と、それぞれ接続する。トランジスタＭ２は、ゲートが配線Ｇ２と、ソース及びドレインの一方が配線Ｓ２と、ソース及びドレインの他方が容量Ｃ１の他方の電極、並びに回路４０１と、それぞれ接続する。
　回路４０１は、少なくとも一の表示素子を含む回路である。表示素子としてＬＥＤ素子を適用することができる。
　トランジスタＭ１と容量Ｃ１とを接続するノードをＮ１、トランジスタＭ２と回路４０１とを接続するノードをＮ２とする。
　画素回路４００は、トランジスタＭ１をオフ状態とすることで、ノードＮ１の電位を保持することができる。また、トランジスタＭ２をオフ状態とすることで、ノードＮ２の電位を保持することができる。また、トランジスタＭ２をオフ状態とした状態で、トランジスタＭ１を介してノードＮ１に所定の電位を書き込むことで、容量Ｃ１を介した容量結合により、ノードＮ１の電位の変位に応じてノードＮ２の電位を変化させることができる。
　ここで、トランジスタＭ１、トランジスタＭ２のうちの一方または両方に、前述の実施の形態で例示した、酸化物半導体が適用されたトランジスタを適用することができる。そのため極めて低いオフ電流により、ノードＮ１及びノードＮ２の電位を長期間に亘って保持することができる。なお、各ノードの電位を保持する期間が短い場合（具体的には、フレーム周波数が３０Ｈｚ以上である場合等）には、シリコン等の半導体を適用したトランジスタを用いてもよい。
＜駆動方法例＞
　続いて、図３３Ｂを用いて、画素回路４００の動作方法の一例を説明する。図３３Ｂは、画素回路４００の動作に係るタイミングチャートである。なおここでは説明を容易にするため、配線抵抗などの各種抵抗や、トランジスタや配線などの寄生容量、及びトランジスタのしきい値電圧などの影響は考慮しない。
　図３３Ｂに示す動作では、１フレーム期間を期間Ｔ１と期間Ｔ２とに分ける。期間Ｔ１はノードＮ２に電位を書き込む期間であり、期間Ｔ２はノードＮ１に電位を書き込む期間である。
〔期間Ｔ１〕
　期間Ｔ１では、配線Ｇ１と配線Ｇ２の両方に、トランジスタをオン状態にする電位を与える。また、配線Ｓ１には固定電位である電位Ｖｒｅｆを供給し、配線Ｓ２には第１データ電位Ｖｗを供給する。
　ノードＮ１には、トランジスタＭ１を介して配線Ｓ１から電位Ｖｒｅｆが与えられる。また、ノードＮ２には、トランジスタＭ２を介して第１データ電位Ｖｗが与えられる。したがって、容量Ｃ１には電位差Ｖｗ−Ｖｒｅｆが保持された状態となる。
〔期間Ｔ２〕
　続いて期間Ｔ２では、配線Ｇ１にはトランジスタＭ１をオン状態とする電位を与え、配線Ｇ２にはトランジスタＭ２をオフ状態とする電位を与える。また、配線Ｓ１には第２データ電位Ｖｄａｔａを供給する。配線Ｓ２には所定の定電位を与える、またはフローティングとしてもよい。
　ノードＮ１には、トランジスタＭ１を介して第２データ電位Ｖｄａｔａが与えられる。このとき、容量Ｃ１による容量結合により、第２データ電位Ｖｄａｔａに応じてノードＮ２の電位が電位ｄＶだけ変化する。すなわち、回路４０１には、第１データ電位Ｖｗと電位ｄＶを足した電位が入力されることとなる。なお、図３３ＢではｄＶが正の値であるように示しているが、負の値であってもよい。すなわち、電位Ｖｄａｔａが電位Ｖｒｅｆより低くてもよい。
　ここで、電位ｄＶは、容量Ｃ１の容量値と、回路４０１の容量値によって概ね決定される。容量Ｃ１の容量値が回路４０１の容量値よりも十分に大きい場合、電位ｄＶは第２データ電位Ｖｄａｔａに近い電位となる。
　このように、画素回路４００は、２種類のデータ信号を組み合わせて表示素子を含む回路４０１に供給する電位を生成することができるため、画素回路４００内で階調の補正を行うことが可能となる。
　また画素回路４００は、配線Ｓ１及び配線Ｓ２に供給可能な最大電位を超える電位を生成することも可能となる。発光素子を用いた場合では、ハイダイナミックレンジ（ＨＤＲ）表示等を行うことができる。
　図３３Ｃに示す画素回路４００ＥＬは、回路４０１ＥＬを有する。回路４０１ＥＬは、発光素子ＥＬ、トランジスタＭ３、及び容量Ｃ２を有する。
　トランジスタＭ３は、ゲートがノードＮ２及び容量Ｃ２の一方の電極と、ソース及びドレインの一方が電位ＶＬが与えられる配線と、他方が発光素子ＥＬの一方の電極と、それぞれ接続される。容量Ｃ２は、他方の電極が電位Ｖｃｏｍが与えられる配線と接続する。発光素子ＥＬは、他方の電極が電位ＶＨが与えられる配線と接続する。
　トランジスタＭ３は、発光素子ＥＬに供給する電流を制御する機能を有する。容量Ｃ２は保持容量として機能する。容量Ｃ２は不要であれば省略できる。
　なお、ここでは発光素子ＥＬのカソード側がトランジスタＭ３と接続する構成を示しているが、図３３Ｄに示すようにアノード側にトランジスタＭ３を接続してもよい。そのとき、電位ＶＨと電位ＶＬの値を適宜変更できる。
　画素回路４００ＥＬは、トランジスタＭ３のゲートに高い電位を与えることで、発光素子ＥＬに大きな電流を流すことができるため、例えばＨＤＲ表示などを実現できる。また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、トランジスタＭ３や発光素子ＥＬの電気特性のばらつきの補正を行うこともできる。
　なお、図３３Ｃ、図３３Ｄで例示した回路に限られず、別途トランジスタや容量などを追加した構成としてもよい。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
（実施の形態７）
　本実施の形態では、本発明の一態様の情報処理装置の構成について、図３４および図３５を参照しながら説明する。
　図３４および図３５は、本発明の一態様の情報処理装置の構成を説明する図である。図３４Ａは情報処理装置のブロック図であり、図３４Ｂ乃至図３４Ｅは情報処理装置の構成を説明する斜視図である。また、図３５Ａ乃至図３５Ｅは情報処理装置の構成を説明する斜視図である。
＜情報処理装置＞
　本実施の形態で説明する情報処理装置５２００Ｂは、演算装置５２１０と、入出力装置５２２０と、を有する（図３４Ａ参照）。
　演算装置５２１０は、操作情報を供給される機能を備え、操作情報に基づいて画像情報を供給する機能を備える。
　入出力装置５２２０は、表示部５２３０、入力部５２４０、検知部５２５０、通信部５２９０、操作情報を供給する機能および画像情報を供給される機能を備える。また、入出力装置５２２０は、検知情報を供給する機能、通信情報を供給する機能および通信情報を供給される機能を備える。
　入力部５２４０は操作情報を供給する機能を備える。例えば、入力部５２４０は、情報処理装置５２００Ｂの使用者の操作に基づいて操作情報を供給する。
　具体的には、キーボード、ハードウェアボタン、ポインティングデバイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視線入力装置、姿勢検出装置などを、入力部５２４０に用いることができる。
　表示部５２３０は表示パネルおよび画像情報を表示する機能を備える。例えば、先の実施の形態に示す表示装置を表示部５２３０に用いることができる。
　検知部５２５０は検知情報を供給する機能を備える。例えば、情報処理装置が使用されている周辺の環境を検知して、検知情報として供給する機能を備える。
　具体的には、照度センサ、撮像装置、姿勢検出装置、圧力センサ、人感センサなどを検知部５２５０に用いることができる。
　通信部５２９０は通信情報を供給される機能および供給する機能を備える。例えば、無線通信または有線通信により、他の電子機器または通信網と接続する機能を備える。具体的には、無線構内通信、電話通信、近距離無線通信などの機能を備える。
＜情報処理装置の構成例１＞
　例えば、円筒状の柱などに沿った外形を表示部５２３０に適用することができる（図３４Ｂ参照）。情報処理装置５２００Ｂは、使用環境の照度に応じて、表示方法を変更する機能を備える。また、情報処理装置５２００Ｂは、人の存在を検知して、表示内容を変更する機能を備える。これにより、情報処理装置５２００Ｂは、例えば、建物の柱に設置することができる。または、広告または案内等を表示することができる。または、情報処理装置５２００Ｂは、デジタルサイネージ等に用いることができる。
＜情報処理装置の構成例２＞
　情報処理装置５２００Ｂは、例えば、使用者が使用するポインタの軌跡に基づいて画像情報を生成する機能を備える（図３４Ｃ参照）。具体的には、対角線の長さが２０インチ以上、好ましくは４０インチ以上、より好ましくは５５インチ以上の表示パネルを用いることができる。または、複数の表示パネルを並べて１つの表示領域に用いることができる。または、複数の表示パネルを並べてマルチスクリーンに用いることができる。これにより、情報処理装置５２００Ｂは、例えば、電子黒板、電子掲示板、電子看板等に用いることができる。
＜情報処理装置の構成例３＞
　情報処理装置５２００Ｂは、例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図３４Ｄ参照）。これにより、例えば、スマートウオッチ（登録商標）の消費電力を低減することができる。または、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をスマートウオッチ（登録商標）に表示することができる。
＜情報処理装置の構成例４＞
　情報処理装置５２００Ｂは、表示部５２３０などを有する。表示部５２３０は、例えば、筐体の側面に沿って緩やかに曲がる曲面を備える（図３４Ｅ参照）。または、表示部５２３０は表示パネルを備え、表示パネルは、例えば、前面、側面および上面に表示する機能を備える。これにより、例えば、携帯電話の前面だけでなく、側面および上面に画像情報を表示することができる。
＜情報処理装置の構成例５＞
　情報処理装置５２００Ｂは、例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図３５Ａ参照）。これにより、スマートフォンの消費電力を低減することができる。または、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をスマートフォンに表示することができる。
＜情報処理装置の構成例６＞
　情報処理装置５２００Ｂは、例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図３５Ｂ参照）。これにより、晴天の日に屋内に差し込む強い外光が当たっても好適に使用できるように、映像をテレビジョンシステムに表示することができる。
＜情報処理装置の構成例７＞
　情報処理装置５２００Ｂは、例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図３５Ｃ参照）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をタブレットコンピュータに表示することができる。
＜情報処理装置の構成例８＞
　情報処理装置５２００Ｂは、例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図３５Ｄ参照）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に閲覧できるように、被写体をデジタルカメラに表示することができる。
＜情報処理装置の構成例９＞
　情報処理装置５２００Ｂは、例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図３５Ｅ参照）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をパーソナルコンピュータに表示することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施できる。
Ｃ１：容量、Ｃ２：容量、ＣＦＢ：着色層、ＣＦＧ：着色層、ＣＦＲ：着色層、ＤＬ＿ｎ：データ線、ＤＬ＿Ｙ：データ線、ＤＬ＿１：データ線、ＥＬ：発光素子、Ｇ１：配線、Ｇ２：配線、ＧＬ＿ｍ：走査線、ＧＬ＿Ｘ：走査線、ＧＬ＿１：走査線、Ｍ１：トランジスタ、Ｍ２：トランジスタ、Ｍ３：トランジスタ、Ｎ１：ノード、Ｎ２：ノード、Ｐ１：領域、Ｐ２：領域、Ｓ１：配線、Ｓ２：配線、Ｔ１：期間、Ｔ２：期間、１０：表示装置、１０Ａ：表示装置、１０Ｂ：表示装置、１０Ｃ：表示装置、１０Ｄ：表示装置、１０Ｅ：表示装置、１０Ｆ：表示装置、１０Ｇ：表示装置、１０Ｈ：表示装置、１１：基板、１３：基板、１５：機能層、１７：発光素子、２０Ｂ：青色光、２０Ｇ：緑色光、２０Ｒ：赤色光、２０Ｗ：白色光、２１：電極、２３：電極、２５：絶縁層、２７：接着層、３１：遮光層、３３：遮光層、３５：蛍光体層、５０：ＬＥＤパッケージ、５１：ＬＥＤチップ、５１Ａ：ＬＥＤチップ区画、５１Ｂ：ＬＥＤチップ、５２：基板、５３：リフレクタ、５５：電極、５７：電極、５９：ワイヤー、６１：ワイヤー、６３：樹脂層、６５：蛍光体、６７：接着層、７１：基板、７１Ａ：基板、７５：ｎ型半導体層、７５ａ：ｎ型コンタクト層、７５ｂ：ｎ型クラッド層、７７：発光層、７７ａ：障壁層、７７ｂ：井戸層、７９：ｐ型半導体層、７９ａ：ｐ型クラッド層、７９ｂ：ｐ型コンタクト層、８１：半導体層、８３：電極、８５：電極、８７：電極、８９：絶縁層、９０：バンプ、３０１：導電層、３０３：導電層、３０５：導電層、３１１：絶縁層、３２１：半導体層、３２３：半導体層、３２５：半導体層、３３１：絶縁層、３３３：絶縁層、３４１：導電層、３４３：導電層、３５１：導電層、３５３：導電層、３６１：絶縁層、３６３：絶縁層、３７１：導電層、３７３ａ：導電層、３７３ｂ：導電層、３７５：導電層、３７７：導電層、３７９：絶縁層、４００：画素回路、４００ＥＬ：画素回路、４０１：回路、４０１ＥＬ：回路、５０１：画素回路、５０２：画素部、５０４：駆動回路部、５０４ａ：ゲートドライバ、５０４ｂ：ソースドライバ、５０６：保護回路、５０７：端子部、５５２：トランジスタ、５５４：トランジスタ、５５４ａ：トランジスタ、５５４ｂ：トランジスタ、５６２：容量素子、５７２：発光素子、５７２ａ：発光素子、７００：表示装置、７００Ａ：表示装置、７００Ｂ：表示装置、７０１：基板、７０２：画素部、７０４：ソースドライバ回路部、７０５：基板、７０６：ゲートドライバ回路部、７０８：ＦＰＣ端子部、７１０：信号線、７１１：配線部、７１２：シール材、７１６：ＦＰＣ、７１７：ＩＣ、７２１：ソースドライバＩＣ、７２２：ゲートドライバ回路部、７２３：ＦＰＣ、７２４：プリント基板、７３２：封止膜、７３６：着色層、７３８：遮光層、７４０：保護層、７４２：接着層、７４３：樹脂層、７４４：絶縁層、７４５：支持基板、７４６：樹脂層、７５０：トランジスタ、７５２：トランジスタ、７６０：配線、７７０：絶縁層、７７２：導電層、７７４：導電層、７８０：異方性導電膜、７８２：発光素子、７９０：容量素子、７９１：バンプ、７９３：バンプ、７９５：遮光層、７９７：蛍光体層、８００：基板、９００：ＬＥＤチップ基板、９０１：フィルム、９０３：プレート、９０５：テーブル、９０７：砥石、９０９：砥石ホイール、９１１：スクライブライン、９１３：台、９１４：開口部、９１５：ブレード、９１９：フィルム、９２１：固定具、９２３：シート、９２４：プレート、９２５：固定具、９２７：フィルム、９２９：押出機構、９５０：装置、９５１：ステージ、９５３：一軸ロボット、９５５：一軸ロボット、９５７：カメラ、９５９：把持機構、９６１：制御装置、９６３：ユニット、１７２３：電極、１７２６：絶縁層、１７２８：絶縁層、１７２９：絶縁層、１７４１：絶縁層、１７４２：半導体層、１７４４ａ：電極、１７４４ｂ：電極、１７４６：電極、１７７１：基板、１７７２：絶縁層、１８１０：トランジスタ、１８１１：トランジスタ、１８２０：トランジスタ、１８２１：トランジスタ、１８２５：トランジスタ、１８２６：トランジスタ、１８４２：トランジスタ、１８４３：トランジスタ、１８４４：トランジスタ、１８４５：トランジスタ、１８４６：トランジスタ、１８４７：トランジスタ、５２００Ｂ：情報処理装置、５２１０：演算装置、５２２０：入出力装置、５２３０：表示部、５２４０：入力部、５２５０：検知部、５２９０：通信部

Claims (7)

  1. 　基板上に、複数のトランジスタをマトリクス状に形成し、
    　前記基板上に、前記トランジスタと電気的に接続する導電体を形成し、
    　フィルム上に、複数の発光素子をマトリクス状に形成し、
    　前記発光素子はそれぞれ、一方の面に電極を有し、他方の面が前記フィルムと接し、
    　前記導電体と、前記電極とを対向させ、
    　押出機構を、前記フィルム側から前記基板側に押し出して前記導電体と前記電極を接触させ、前記導電体と前記電極を電気的に接続させる表示装置の作製方法。
  2. 　請求項１において、
    　前記導電体と前記電極を接触させた後に、前記押出機構を介して前記導電体及び前記電極に超音波を印加し、前記導電体と前記電極を圧着する表示装置の作製方法。
  3. 　請求項１または請求項２において、
    　前記フィルムは、引張弾性率が３ＧＰａ以上１８ＧＰａ以下である表示装置の作製方法。
  4. 　請求項１乃至請求項３のいずれか一において、
    　前記複数の発光素子が形成されたフィルムを、複数用いる表示装置の作製方法。
  5. 　請求項１乃至請求項４のいずれか一において、
    　前記複数の発光素子の少なくとも一つは、マイクロＬＥＤである表示装置の作製方法。
  6. 　請求項１乃至請求項５のいずれか一において、
    　前記複数のトランジスタの少なくとも一つは、チャネル形成領域に金属酸化物を有する表示装置の作製方法。
  7. 　ステージと、把持機構と、押出機構と、を有し、
    　前記ステージは、複数のトランジスタがマトリクス状に形成された基板を保持する機能を有し、
    　前記基板上には、前記トランジスタと電気的に接続する導電体が形成され、
    　前記把持機構は、複数の発光素子がマトリクス状に形成されたフィルムを把持する機能を有し、
    　前記発光素子はそれぞれ、一方の面に電極を有し、他方の面が前記フィルムと接し、
    　前記把持機構は、前記導電体と、前記電極とを対向させる機能を有し、
    　前記押出機構は、前記フィルム側から前記基板側に押し出して前記導電体と前記電極を接触させ、前記導電体と前記電極を電気的に接続させる機能を有する表示装置の作製装置。
PCT/IB2019/057956 2018-09-28 2019-09-20 表示装置の作製方法、表示装置の作製装置 WO2020065472A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020547475A JPWO2020065472A1 (ja) 2018-09-28 2019-09-20 表示装置の作製方法、表示装置の作製装置
KR1020217009540A KR20210064238A (ko) 2018-09-28 2019-09-20 표시 장치의 제작 방법, 표시 장치의 제작 장치
US17/278,754 US20220045039A1 (en) 2018-09-28 2019-09-20 Method for Manufacturing Display Device and Display Device Manufacturing Apparatus
CN201980063963.7A CN113196366A (zh) 2018-09-28 2019-09-20 显示装置的制造方法、显示装置的制造装置
JP2023205233A JP2024026275A (ja) 2018-09-28 2023-12-05 表示装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-185029 2018-09-28
JP2018185029 2018-09-28

Publications (1)

Publication Number Publication Date
WO2020065472A1 true WO2020065472A1 (ja) 2020-04-02

Family

ID=69951344

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2019/057956 WO2020065472A1 (ja) 2018-09-28 2019-09-20 表示装置の作製方法、表示装置の作製装置

Country Status (5)

Country Link
US (1) US20220045039A1 (ja)
JP (2) JPWO2020065472A1 (ja)
KR (1) KR20210064238A (ja)
CN (1) CN113196366A (ja)
WO (1) WO2020065472A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021237824A1 (zh) * 2020-05-26 2021-12-02 Tcl华星光电技术有限公司 Mini LED 背光结构和 Mini LED 背光模组
EP4102307A1 (fr) * 2021-06-08 2022-12-14 The Swatch Group Research and Development Ltd Pièce d'horlogerie à illumination localisée
WO2023127585A1 (ja) * 2021-12-28 2023-07-06 株式会社東海理化電機製作所 表示装置製造用治具、表示装置の製造方法、表示装置製造用治具を用いて製造された表示装置、及び表示装置の製造方法を用いて製造された表示装置
KR20240007656A (ko) 2021-05-13 2024-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11710760B2 (en) 2019-06-21 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and manufacturing method of display device
CN111710691B (zh) * 2020-06-05 2023-01-24 深圳市华星光电半导体显示技术有限公司 柔性Micro-LED显示面板及其制作方法
KR20240046227A (ko) * 2021-10-26 2024-04-08 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
CN114664968B (zh) * 2022-03-15 2023-11-14 中国科学院长春光学精密机械与物理研究所 一种可见-红外双波段光电探测器
WO2024075078A1 (en) * 2022-10-06 2024-04-11 Vuereal Inc. Phosphor protection in microled displays

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012078798A (ja) * 2010-09-08 2012-04-19 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置及び当該ｅｌ表示装置を具備する電子機器
JP2012204768A (ja) * 2011-03-28 2012-10-22 Panasonic Corp 発光素子搭載基板の製造方法
US20170221801A1 (en) * 2012-10-22 2017-08-03 Sensor Electronic Technology, Inc. Multi-Terminal Device Packaging
JP2017533453A (ja) * 2014-10-17 2017-11-09 インテル・コーポレーション 微小持ち上げ・接合組立法
JP2018005160A (ja) * 2016-07-08 2018-01-11 株式会社ジャパンディスプレイ 表示装置
JP2018523848A (ja) * 2015-07-23 2018-08-23 ソウル セミコンダクター カンパニー リミテッド ディスプレイ装置及びその製造方法
JP2018142713A (ja) * 2015-09-02 2018-09-13 オキュラス ブイアール，エルエルシー 半導体デバイスの組立

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
JP7096261B2 (ja) * 2017-07-18 2022-07-05 ルーメンス カンパニー リミテッド 発光ダイオードモジュール製造装置及び方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012078798A (ja) * 2010-09-08 2012-04-19 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置及び当該ｅｌ表示装置を具備する電子機器
JP2012204768A (ja) * 2011-03-28 2012-10-22 Panasonic Corp 発光素子搭載基板の製造方法
US20170221801A1 (en) * 2012-10-22 2017-08-03 Sensor Electronic Technology, Inc. Multi-Terminal Device Packaging
JP2017533453A (ja) * 2014-10-17 2017-11-09 インテル・コーポレーション 微小持ち上げ・接合組立法
JP2018523848A (ja) * 2015-07-23 2018-08-23 ソウル セミコンダクター カンパニー リミテッド ディスプレイ装置及びその製造方法
JP2018142713A (ja) * 2015-09-02 2018-09-13 オキュラス ブイアール，エルエルシー 半導体デバイスの組立
JP2018005160A (ja) * 2016-07-08 2018-01-11 株式会社ジャパンディスプレイ 表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021237824A1 (zh) * 2020-05-26 2021-12-02 Tcl华星光电技术有限公司 Mini LED 背光结构和 Mini LED 背光模组
US11703630B2 (en) 2020-05-26 2023-07-18 Tcl China Star Optoelectronics Technology Co., Ltd. Mini-LED backlight panel and mini-LED backlight module
KR20240007656A (ko) 2021-05-13 2024-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
EP4102307A1 (fr) * 2021-06-08 2022-12-14 The Swatch Group Research and Development Ltd Pièce d'horlogerie à illumination localisée
WO2023127585A1 (ja) * 2021-12-28 2023-07-06 株式会社東海理化電機製作所 表示装置製造用治具、表示装置の製造方法、表示装置製造用治具を用いて製造された表示装置、及び表示装置の製造方法を用いて製造された表示装置

Also Published As

Publication number Publication date
CN113196366A (zh) 2021-07-30
JP2024026275A (ja) 2024-02-28
US20220045039A1 (en) 2022-02-10
KR20210064238A (ko) 2021-06-02
JPWO2020065472A1 (ja) 2021-11-04

Similar Documents

Publication Publication Date Title
WO2020065472A1 (ja) 表示装置の作製方法、表示装置の作製装置
JP7476409B2 (ja) 表示装置
US20210043616A1 (en) Display apparatus and manufacturing method thereof
JP6871253B2 (ja) 表示装置の作製方法
WO2019220275A1 (ja) 表示装置、及び表示装置の駆動方法
KR20210010696A (ko) 표시 장치
US20230410730A1 (en) Electronic device
US11844238B2 (en) Display device
JP2018060587A (ja) 半導体装置、及び表示システム
US20240162275A1 (en) Display device and method of fabricating the same
WO2022238797A1 (ja) 電子機器
US11824064B2 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20220013622A1 (en) Display device
JP2018022149A (ja) 表示装置の作製方法、表示装置、表示モジュールおよび電子機器
US20240030389A1 (en) Display device and method of fabricating the same
JP2018010229A (ja) 表示装置、表示モジュール、電子機器、及び表示装置の作製方法
KR20230120199A (ko) 표시 장치
CN117337454A (zh) 电子设备
CN115117118A (zh) 显示装置
TW202005099A (zh) 半導體裝置
JP2018036487A (ja) 表示装置、および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19866671

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020547475

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19866671

Country of ref document: EP

Kind code of ref document: A1