KR20210055339A - 스토리지 장치 및 그 동작 방법 - Google Patents

스토리지 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20210055339A
KR20210055339A KR1020190141662A KR20190141662A KR20210055339A KR 20210055339 A KR20210055339 A KR 20210055339A KR 1020190141662 A KR1020190141662 A KR 1020190141662A KR 20190141662 A KR20190141662 A KR 20190141662A KR 20210055339 A KR20210055339 A KR 20210055339A
Authority
KR
South Korea
Prior art keywords
memory
turbo
write
block
turbo write
Prior art date
Application number
KR1020190141662A
Other languages
English (en)
Other versions
KR102694542B1 (ko
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190141662A priority Critical patent/KR102694542B1/ko
Priority to US16/925,181 priority patent/US11360886B2/en
Priority to CN202010821138.3A priority patent/CN112783432A/zh
Publication of KR20210055339A publication Critical patent/KR20210055339A/ko
Application granted granted Critical
Publication of KR102694542B1 publication Critical patent/KR102694542B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30047—Prefetch instructions; cache control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/063—Address space extension for I/O modules, e.g. memory mapped I/O
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른 향상된 쓰기 응답 속도를 갖는 스토리지 장치는, 복수의 터보 라이트 블록들 및 호스트로부터 입력되는 쓰기 요청에 응답하여, 상기 복수의 터보 라이트 블록들 및 상기 복수의 노멀 메모리 블록들 중 어느 하나의 블록에 상기 쓰기 요청에 대응되는 데이터를 저장하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하되, 상기 복수의 터보 라이트 블록들은 서로 다른 데이터 비트 수를 저장하도록 프로그램 되는 메모리 셀들을 각각 포함할 수 있다.

Description

스토리지 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 스토리지 장치 및 그것의 동작 방법에 관한 것이다.
스토리지 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 스토리`지 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다.
휘발성 메모리 장치는 전원이 공급된 경우에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는, 향상된 쓰기 응답 속도를 갖는 스토리지 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 복수의 터보 라이트 블록들 및 복수의 노멀 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러는, 호스트로부터 입력된 쓰기 요청에 포함된 터보 라이트 모드 정보 및 터보 라이트 블록 정보에 따라 상기 쓰기 요청에 대응되는 쓰기 데이터를 저장할 물리 어드레스를 생성하는 터보 라이트 제어부 및 상기 쓰기 데이터를 상기 물리 어드레스에 대응되는 메모리 셀들에 저장하도록 상기 메모리 장치를 제어하는 메모리 동작 제어부를 포함하되, 상기 터보 라이트 모드 정보는, 상기 쓰기 데이터를 상기 복수의 터보 라이트 블록들에 저장할 것인지를 나타내는 정보이고, 상기 터보 라이트 블록 정보는, 상기 복수의 터보 라이트 블록들 중 상기 쓰기 데이터를 저장할 터보 라이트 블록을 나타내는 정보이고, 상기 복수의 터보 라이트 블록들은 서로 다른 데이터 비트 수를 저장하도록 프로그램되는 메모리 셀들을 각각 포함한다.
본 발명의 실시 예에 따른 복수의 터보 라이트 블록들 및 복수의 노멀 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법은, 호스트로부터 쓰기 요청을 수신하는 단계, 상기 쓰기 요청에 포함된 터보 라이트 모드 정보 및 터보 라이트 블록 정보에 따라 상기 쓰기 요청에 대응되는 쓰기 데이터를 저장할 물리 어드레스를 생성하는 단계, 및 상기 쓰기 데이터를 상기 복수의 터보 라이트 블록들 및 상기 복수의 노멀 메모리 블록들 중 상기 물리 어드레스에 대응되는 어느 하나의 블록에 저장하도록 상기 메모리 장치를 제어하는 단계를 포함하되, 상기 터보 라이트 모드 정보는, 상기 쓰기 데이터를 상기 복수의 터보 라이트 블록들에 저장할 것인지를 나타내는 정보이고, 상기 터보 라이트 블록 정보는, 상기 복수의 터보 라이트 블록들 중 상기 쓰기 데이터를 저장할 터보 라이트 블록을 나타내는 정보이고,상기 복수의 터보 라이트 블록들은 서로 다른 데이터 비트 수를 저장하도록 프로그램 되는 메모리 셀들을 각각 포함한다.
본 기술에 따르면 향상된 쓰기 응답 속도를 갖는 스토리지 장치 및 그 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 스토리지 장치를 설명하기 위한 도면이다.
도 2는 도 1의 메모리 컨트롤러의 터보 라이트 쓰기 동작을 상세하게 설명하기 위한 도면이다.
도 3은 리덕션 모드(Reduction mode)를 설명하기 위한 도면이다.
도 4는 넌리덕션 모드(Non-Reduction mode)를 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 터보 라이트 기능을 설명하기 위한 장치도이다.
도 6은 본 발명의 다른 실시 예에 따른 터보 라이트 기능을 설명하기 위한 장치도이다.
도 7은 본 발명의 실시 예에 따른 쓰기 요청을 설명하기 위한 도면이다.
도 8은 터보 라이트 플러쉬 동작을 상세하게 설명하기 위한 도면이다.
도 9는 본 발명의 실시 예에 따른 터보 라이트 플러쉬 동작을 설명하기 위한 도면이다.
도 10은 본 발명의 다른 실시 예에 따른 터보 라이트 플러쉬 동작을 설명하기 위한 도면이다.
도 11은 본 발명의 다른 실시 예에 따른 터보 라이트 플러쉬 동작을 설명하기 위한 도면이다.
도 12는 본 발명의 실시 예에 따른 터보 라이트 플러쉬 요청을 설명하기 위한 도면이다.
도 13은 도 2 및 도 8의 터보 라이트 어드레스 저장부의 구성을 설명하기 위한 도면이다.
도 14는 본 발명의 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 15는 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 16은 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 17은 도 16의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLK1)의 구조를 설명하기 위한 도면이다.
도 18은 메모리 셀이 저장하는 비트 수에 따른 문턱전압 분포들을 설명하기 위한 도면이다.
도 19는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 20은 본 발명의 실시 예에 따른 스토리지 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 21은 본 발명의 실시 예에 따른 스토리지 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 22는 본 발명의 실시 예에 따른 스토리지 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 별명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 스토리지 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 스토리지 장치(50)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다. 스토리지 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(300)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
스토리지 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 데이터 스토리지 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 스토리지 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 스토리지 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 스토리지 장치, PCI(peripheral component interconnection) 카드 형태의 스토리지 장치, PCI-E(PCI express) 카드 형태의 스토리지 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 스토리지 장치들 중 어느 하나로 구성될 수 있다.
스토리지 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 스토리지 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작할 수 있다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다.
메모리 셀은 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC) 중 어느 하나로 동작할 수 있다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 메모리 블록은 메모리 장치(100)에 저장된 데이터를 지우는 단위일 수 있다. 실시 예에서, 메모리 블록은 복수의 페이지들을 포함할 수 있다. 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다.
실시 예에서, 메모리 장치(100)에 포함된 메모리 블록들은 터보 라이트 블록(111) 및 노멀 메모리 블록(112)을 포함할 수 있다. 터보 라이트 블록(111)은 호스트(300)로부터 제공된 쓰기 요청에 포함된 터보 라이트 모드 정보가 설정 상태인 경우, 데이터를 저장하는 메모리 블록일 수 있다. 노멀 메모리 블록(112)은 호스트(300)로부터 제공된 쓰기 요청에 포함된 터보 라이트 모드 정보가 해제 상태인 경우, 데이터를 저장하는 메모리 블록일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 수신된 커맨드에 대응되는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 프로그램 동작, 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작은 메모리 장치(100)에 포함된 메모리 셀들에 데이터를 저장하는 동작일 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)로부터 입력되는 프로그램 커맨드에 따라 어드레스에 의해 선택된 영역에 데이터를 저장하는 프로그램 동작을 수행할 수 있다. 리드 동작은 메모리 셀들에 저장된 데이터를 리드 전압을 이용하여 센싱하는 동작일 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)로부터 입력되는 리드 커맨드에 따라 어드레스에 의해 선택된 영역에 저장된 데이터를 센싱할 수 있다. 소거 동작은 메모리 셀들에 저장된 데이터를 삭제하는 동작일 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)로부터 입력되는 소거 커맨드에 따라 어드레스에 의해 선택된 영역에 저장된 데이터를 삭제할 것이다. 실시 예에서, 메모리 셀들에 저장된 데이터를 삭제한다는 것은 메모리 셀들의 문턱전압이 소거 상태에 대응하는 문턱전압분포에 속하도록 메모리 셀들의 문턱전압을 낮추는 것일 수 있다.
터보 라이트 기능은 호스트(300)가 쓰기 요청한 데이터를 터보 라이트 블록(111)에 저장하는 기능일 수 있다.
터보 라이트 기능은 호스트(300)가 데이터를 터보 라이트 블록(111)에 저장할 것을 요구하는 터보 라이트 쓰기 동작과 터보 라이트 블록(111)을 비울 것을 요구하는 터보 라이트 플러쉬 동작을 포함할 수 있다.
터보 라이트 블록(111)은 호스트(300)가 터보 라이트 쓰기 동작에 따라 데이터를 저장할 메모리 블록일 수 있다. 터보 라이트 블록(111)은 호스트(300)가 정의한 메모리 블록일 수 있다. 호스트(300)는 스토리지 장치(50)의 저장 가능 용량 중 일부를 터보 라이트 기능을 위해 할당하도록 스토리지 장치(50)를 제어할 수 있다. 호스트(300)는 용량을 특정하여 메모리 장치(100)에 포함된 메모리 블록들 중 일부 메모리 블록들을 터보 라이트 기능을 위해 할당할 것을 스토리지 장치(50)에 요청할 수 있다. 따라서, 호스트(300)는 저장할 데이터를 터보 라이트 블록(111)에 저장할 지 아니면 노멀 메모리 블록들(112)에 저장할지 여부를 결정할 수 있다.
터보 라이트 블록(111)에 포함된 메모리 셀이 저장하는 비트 수는 노멀 메모리 블록(112)에 포함된 메모리 셀이 저장하는 비트 수 보다 적을 수 있다. 예를 들어, 터보 라이트 블록(111)에 포함된 메모리 셀은 SLC로 구성될 수 있다. 노멀 메모리 블록(112)에 포함된 메모리 셀은 MLC로 구성될 수 있다. 또는 터보 라이트 블록(111)에 포함된 메모리 셀은 SLC, MLC, 또는 TLC로 구성될 수 있고, 노멀 메모리 블록(112)에 포함된 메모리 셀은 QLC로 구성될 수 있다.
따라서, 노멀 메모리 블록(112)에 데이터를 저장하는 속도보다 터보 라이트 블록(111)에 데이터를 저장하는 속도가 더 빠를 수 있다. 실시 예에서, 터보 라이트 블록(111)은 데이터가 노멀 메모리 블록(112)에 저장되기 전에 임시로 저장되는 메모리 블록일 수 있다.
터보 라이트 블록(111)에 데이터를 저장할 것인지 여부는 호스트(300)의 요청에 따라 결정될 수 있다. 호스트(300)는 터보 라이트 블록(111)을 일종의 캐시 버퍼로 사용하므로, 터보 라이트 블록(111)은 터보 라이트 버퍼로 불리울 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 터보 라이트 플러쉬 동작을 수행할 수 있다. 터보 라이트 플러쉬 동작은 터보 라이트 블록(111)을 비우는 동작일 수 있다. 호스트(300)는 터보 라이트 동작의 수행을 요청하는 터보 라이트 플러쉬 요청을 메모리 컨트롤러(200)에 제공할 수 있다.
터보 라이트 플러쉬 요청에 따라 터보 라이트 블록(111)에 저장된 데이터는 복수의 터보 라이트 블록(111)들 중 다른 터보 라이트 블록(111) 또는 노멀 메모리 블록(112)에 이동될 수 있다.
터보 라이트 블록(111)에 데이터를 저장하는 속도는 노멀 메모리 블록(112)에 데이터를 저장하는 속도보다 빠르다. 따라서, 터보 라이트 플러쉬 동작시에, 터보 라이트 블록(111)에 저장된 데이터를 노멀 메모리 블록(112)으로 이동하는 것보다, 다른 터보 라이트 블록(111)으로 이동하는 것이 더 빠를 수 있다.
실시 예에서, 터보 라이트 기능은 두 가지 모드로 구현될 수 있다. 예를 들어, 터보 라이트 기능은 리덕션 모드(Reduction mode) 또는 넌리덕션(Non-reduction mode) 중 어느 하나의 모드로 구현될 수 있다. 호스트(300)는 스토리지 장치와의 통신을 통해 사전에 둘 중 하나의 모드로 터보 라이트 기능을 사용할 것을 결정할 수 있다. 리덕션 모드(Reduction mode) 및 넌리덕션 모드(Non-Reduction mode)에 대해서는 후술하는 도 3 및 도 4를 통한 설명에서 보다 상세하게 설명한다.
실시 예에서, 터보 라이트 블록(111)은 복수 개일 수 있다. 이 경우, 복수의 터보 라이트 블록(111)들은 서로 상이한 데이터 비트 수를 저장하는 메모리 셀들을 각각 포함할 수 있다.
예를 들어, 터보 라이트 블록(111)들은 제1 터보 라이트 블록, 제2 터보 라이트 블록 및 제3 터보 라이트 블록을 포함할 수 있다. 실시 예에서, 제1 터보 라이트 블록은 SLC방식으로 프로그램될 수 있다. 제2 터보 라이트 블록은 MLC방식으로 프로그램될 수 있다. 제3 터보 라이트 블록은 TLC방식으로 프로그램될 수 있다.
데이터를 터보 라이트 블록(111)에 저장할 것인지, 노멀 메모리 블록(112)에 저장할 것인 지는 호스트(300)로부터 제공된 쓰기 요청에 따라 결정될 수 있다. 이 경우, 호스트(300)는 복수의 터보 라이트 블록(111)들 중 어느 터보 라이트 블록(111)에 데이터를 저장할 것인지 나타내는 터보 라이트 블록 정보를 쓰기 요청에 포함시켜 스토리지 장치(50)에 제공할 수 있다.
메모리 컨트롤러(200)는 메모리 장치(100)의 전반적인 동작을 제어할 수 있다.
스토리지 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 사전에 저장된 펌웨어(firmware, FW)를 실행할 수 있다.
펌웨어(FW)는 호스트(300)로부터 입력된 요청을 수신하거나 호스트(300)로 응답을 출력하는 호스트 장치 인터페이스 레이어(Host Interface Layer, HIL), 호스트(300)의 인터페이스와 메모리 장치(100)의 인터페이스 사이의 동작을 관리하는 플래시 변환 레이어(Flash Translation Layer, FTL) 및 메모리 장치(100)에 커맨드를 제공하거나, 메모리 장치(100)로부터 응답을 수신하는 플래시 인터페이스 레이어(Flash Interface Layer, FIL)를 포함할 수 있다.
호스트(300)로부터 쓰기 요청이 입력되면, 메모리 컨트롤러(200)는 호스트(300)로부터 저장될 데이터와 해당 데이터를 식별하기 위한 논리 어드레스(Logical Address, LA)를 입력 받을 수 있다. 메모리 컨트롤러(200)는 입력된 논리 어드레스를 메모리 장치(100)에 포함된 메모리 셀들 중 데이터가 저장될 메모리 셀들의 물리적인 주소를 나타내는 물리 어드레스(Physical Address, PA)로 변환할 수 있다. 메모리 컨트롤러(200)는 데이터를 저장하기 위한 프로그램 커맨드, 변환된 물리 어드레스 및 저장할 데이터를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 호스트(300)로부터 소거 요청이 입력되면, 메모리 컨트롤러(200)는 호스트(300)로부터 소거할 데이터를 식별하는 논리 어드레스를 입력 받을 수 있다. 메모리 컨트롤러(200)는 입력된 논리 어드레스에 대응되는 물리 어드레스를 획득하고, 메모리 장치(100)에 소거 커맨드 및 물리 어드레스를 제공할 수 있다. 다양한 실시 예에서, 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청과 무관하게 자체적으로 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling), 가비지 컬렉션(garbage collection) 또는 리드 리클레임(read reclaim)과 같은 배경 동작(background operation)들을 수행하기 위해 메모리 장치(100)를 제어할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 터보 라이트 제어부(210), 맵 데이터 저장부(220) 및 메모리 동작 제어부(230)를 포함할 수 있다.
터보 라이트 제어부(210)는 호스트(300)로부터 입력된 쓰기 요청으로부터 터보 라이트 모드 정보 및 터보 라이트 블록 정보를 획득할 수 있다. 구체적으로, 터보 라이트 제어부(210)는 쓰기 요청을 디코딩하여 터보 라이트 모드 정보 및 터보 라이트 블록 정보를 획득할 수 있다.
터보 라이트 모드 정보는 쓰기 요청에 대응되는 쓰기 데이터를, 터보 라이트 블록(111)에 저장할 것인지를 나타내는 정보일 수 있다. 예를 들어, 설정 상태의 터보 라이트 모드 정보는 쓰기 데이터를 터보 라이트 블록(111)에 저장할 것을 나타낼 수 있다. 또는 해제 상태의 터보 라이트 모드 정보는 쓰기 데이터를 노멀 메모리 블록(112)에 저장할 것을 나타낼 수 있다.
터보 라이트 블록 정보는 복수의 터보 라이트 블록(111)들 중 쓰기 데이터를 저장할 터보 라이트 블록(111)을 나타내는 정보일 수 있다. 구체적으로, 터보 라이트 블록 정보는 쓰기 데이터가 저장될 터보 라이트 블록(111)에 포함된 메모리 셀이 저장할 수 있는 데이터 비트 수에 관한 정보를 포함할 수 있다.
실시 예에서, 터보 라이트 제어부(210)는 호스트(300)로부터 입력된 터보 라이트 플러쉬 요청으로부터 대상 블록 정보 및 저장 블록 정보를 획득할 수 있다. 구체적으로, 터보 라이트 제어부(210)는 터보 라이트 플러쉬 요청을 디코딩하여 대상 블록 정보 및 저장 블록 정보를 획득할 수 있다. 대상 블록 정보는 비워질 터보 라이트 블록에 관한 정보를 포함할 수 있다. 구체적으로, 대상 블록 정보는 터보 라이트 플러쉬 동작을 수행할 터보 라이트 블록에 포함된 메모리 셀이 저장할 수 있는 데이터 비트 수에 관한 정보를 포함할 수 있다.
저장 블록 정보는 터보 라이트 플러쉬 동작에 따라 데이터가 저장될 메모리 블록에 관한 정보를 포함할 수 있다. 구체적으로, 저장 블록 정보는 터보 라이트 플러쉬 동작에 따라 데이터가 저장될 메모리 블록에 포함된 메모리 셀이 저장할 수 있는 데이터 비트 수에 관한 정보를 포함할 수 있다.
실시 예에서, 호스트(300)는 저장 블록 정보가 생략된 터보 라이트 플러쉬 요청을 터보 라이트 제어부(210)에 제공할 수 있다. 호스트(300)는 터보 라이트 플러쉬 동작을 수행할 터보 라이트 블록(111)에 대한 정보인 대상 블록 정보만을 포함하는 터보 라이트 플러쉬 요청을 터보 라이트 제어부(210)에 제공할 수 있다. 이 경우, 메모리 동작 제어부(230)는 터보 라이트 플러쉬 동작에 따라 데이터가 저장될 메모리 블록을 터보 라이트 블록(111) 또는 노멀 메모리 블록(112)으로 선택할 수 있다.
맵 데이터 저장부(220)는 터보 라이트 블록(111) 및 노멀 메모리 블록(112)의 어드레스 정보를 포함할 수 있다. 예를 들어, 맵 데이터 저장부(220)는 터보 라이트 블록(111) 및 노멀 메모리 블록(112)의 물리 어드레스에 관한 정보를 포함할 수 있다.
메모리 동작 제어부(230)는 메모리 장치(100)의 동작을 제어할 수 있다. 구체적으로, 메모리 동작 제어부(230)는 터보 라이트 제어부(210)가 획득한 터보 라이트 모드 정보 및 터보 라이트 블록 정보를 기초로 데이터를 저장할 물리 어드레스를 결정할 수 있다.
메모리 동작 제어부(230)는 쓰기 요청에 포함된 터보 라이트 모드 정보가 설정 상태의 터보 라이트 모드 정보이면, 맵 데이터 저장부(220)에 저장된 터보 라이트 블록(111)의 물리 어드레스를 획득할 수 있다. 실시 예에서, 메모리 동작 제어부(230)는 터보 라이트 블록 정보에 따라 복수의 터보 라이트 블록(111)들 중 터보 라이트 블록 정보가 나타내는 터보 라이트 블록(111)의 물리 어드레스를 획득할 수 있다.
메모리 동작 제어부(230)는 쓰기 요청에 포함된 터보 라이트 모드 정보가 해제 상태의 터보 라이트 모드 정보이면, 맵 데이터 저장부(220)에 저장된 노멀 메모리 블록(112)의 물리 어드레스를 획득할 수 있다.
메모리 동작 제어부(230)는 메모리 장치(100)로 데이터를 저장할 것을 지시하는 프로그램 커맨드, 물리 어드레스 및 쓰기 데이터를 제공할 수 있다.
실시 예에서, 메모리 동작 제어부(230)는 터보 라이트 플러쉬 요청에 포함된 대상 블록 정보를 기초로 터보 라이트 플러쉬 동작을 수행할 메모리 블록인 대상 블록의 어드레스를 획득할 수 있다. 메모리 동작 제어부(230)는 터보 라이트 플러쉬 요청에 포함된 저장 블록 정보를 기초로 대상 블록에 저장되었던 데이터를 이동할 메모리 블록인 저장 블록의 어드레스를 획득할 수 있다.
메모리 동작 제어부(230)는 터보 라이트 플러쉬 요청에 응답하여, 대상 블록에 저장된 데이터를 리드하고, 리드된 데이터를 저장 블록에 저장하도록 메모리 장치(100)를 제어할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 스토리지 장치(50)와 통신할 수 있다.
실시 예에서, 호스트(300)는 터보 라이트 요청 생성부(310)를 포함할 수 있다.
호스트(300)는 저장할 데이터를 터보 라이트 블록(111)에 저장하고자 하는 경우, 설정 상태의 터보 라이트 모드 정보를 포함하는 쓰기 요청을 생성할 수 있다. 호스트(300)는 저장할 데이터를 노멀 메모리 블록(112)에 저장하고자 하는 경우, 해제 상태의 터보 라이트 모드 정보를 포함하는 쓰기 요청을 생성할 수 있다.
실시 예에서, 호스트(300)는 복수의 터보 라이트 블록(111)들 중 특정 터보 라이트 블록(111)에 데이터를 저장할 것을 스토리지 장치(50)에 요청할 수 있다. 이 경우, 호스트(300)는 복수의 터보 라이트 블록(111)들 중 데이터를 저장할 터보 라이트 블록(111)에 포함된 메모리 셀이 저장할 수 있는 데이터 비트 수에 관한 정보인 터보 라이트 블록 정보를 포함하는 쓰기 요청을 생성할 수 있다.
호스트(300)는 생성한 쓰기 요청을 메모리 컨트롤러(200)에 제공할 수 있다.
실시 예에서, 호스트(300)는 터보 라이트 플러쉬 동작에 따라 비워질 터보 라이트 블록(111)인 대상 블록에 관한 정보인 대상 블록 정보를 포함하는 터보 라이트 플러쉬 요청을 생성할 수 있다. 실시 예에서, 대상 블록 정보는 대상 블록에 포함된 메모리 셀이 저장할 수 있는 데이터 비트 수에 관한 정보일 수 있다. 대상 블록은 복수의 터보 라이트 블록(111)들 중 어느 하나의 터보 라이트 블록(111)일 수 있다.
호스트(300)는 대상 블록에 저장되었던 데이터를 이동할 메모리 블록인 저장 블록에 관한 정보인 저장 블록 정보를 포함하는 터보 라이트 플러쉬 요청을 생성할 수 있다. 실시 예에서, 저장 블록 정보는 저장 블록에 포함된 메모리 셀이 저장할 수 있는 데이터 비트 수에 관한 정보일 수 있다. 저장 블록은 복수의 터보 라이트 블록(111)들 중 어느 하나의 터보 라이트 블록(111) 또는 노멀 메모리 블록(112)일 수 있다.
도 2는 도 1의 메모리 컨트롤러의 터보 라이트 쓰기 동작을 상세하게 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 컨트롤러(200)는 터보 라이트 제어부(210), 맵 데이터 저장부(220) 및 메모리 동작 제어부(230)를 포함할 수 있다.
터보 라이트 제어부(210)는 호스트로부터 입력된 쓰기 요청으로부터 터보 라이트 모드 정보 및 터보 라이트 블록 정보를 획득할 수 있다. 구체적으로, 터보 라이트 제어부(210)는 쓰기 요청을 디코딩하여 터보 라이트 모드 정보 및 터보 라이트 블록 정보를 획득할 수 있다. 터보 라이트 제어부(210)는 획득한 터보 라이트 모드 정보 및 터보 라이트 블록 정보를 메모리 동작 제어부(230)에 제공할 수 있다.
맵 데이터 저장부(220)는 터보 라이트 어드레스 저장부(221) 및 노멀 메모리 블록 어드레스 저장부(222)를 포함할 수 있다. 터보 라이트 어드레스 저장부(221)는 터보 라이트 블록의 물리 어드레스에 관한 정보인 터보 라이트 어드레스 정보를 포함할 수 있다. 구체적으로, 터보 라이트 어드레스 정보는 터보 라이트 블록들 중 프리 블록들의 물리 어드레스에 관한 정보일 수 있다. 프리 블록은 아직 프로그램되지 않은 페이지가 존재하는 블록으로, 데이터를 저장할 수 있는 상태에 있는 블록일 수 있다.
노멀 메모리 블록 어드레스 저장부(222)는 노멀 메모리 블록의 물리 어드레스에 관한 정보를 포함할 수 있다. 구체적으로, 노멀 메모리 블록 어드레스 저장부(222)는 노멀 메모리 블록들 중 프리 블록들의 물리 어드레스에 관한 정보를 포함할 수 있다.
터보 라이트 쓰기 동작 또는 터보 라이트 플러쉬 동작이 수행됨에 따라 기존에 프리 블록으로 판단된 블록의 모든 페이지가 프로그램될 수 있다. 따라서, 기존에 프리 블록으로 판단된 블록은 더 이상 프리 블록이 아닐 수 있다. 따라서, 맵 데이터 저장부(220)는 터보 라이트 쓰기 동작 또는 터보 라이트 플러쉬 동작이 수행될 때마다 터보 라이트 어드레스 정보를 업데이트할 수 있다.
메모리 동작 제어부(230)는 쓰기 요청에 포함된 터보 라이트 모드 정보가 설정 상태의 터보 라이트 모드 정보이면, 터보 라이트 어드레스 저장부(221)에 저장된 터보 라이트 어드레스 정보를 획득할 수 있다. 실시 예에서, 메모리 동작 제어부(230)는 복수의 터보 라이트 블록들 중 터보 라이트 블록 정보가 나타내는 터보 라이트 블록의 물리 어드레스를 획득할 수 있다.
메모리 동작 제어부(230)는 쓰기 요청에 포함된 터보 라이트 모드 정보가 해제 상태의 터보 라이트 모드 정보이면, 노멀 메모리 블록 어드레스 저장부(222)에 저장된 노멀 메모리 블록의 물리 어드레스를 획득할 수 있다.
메모리 동작 제어부(230)는 메모리 장치(100)로 데이터를 저장할 것을 지시하는 프로그램 커맨드를 제공할 수 있다. 또한, 메모리 동작 제어부(230)는 획득한 물리 어드레스 및 쓰기 데이터를 메모리 장치(100)에 제공할 수 있다.
도 3은 리덕션 모드(Reduction mode)를 설명하기 위한 도면이다.
도 3을 참조하면, 스토리지 장치의 저장 영역은 노멀 영역(QLC) 및 터보 라이트 영역(SLC)으로 구분될 수 있다. 노멀 영역(QLC)은 도 1을 참조하여 설명된 노멀 메모리 블록(112)들의 저장 용량을 나타내는 영역일 수 있다. 터보 라이트 영역(SLC)은 도 1을 참조하여 설명된 터보 라이트 블록(111)들의 저장 용량을 나타내는 영역일 수 있다.
터보 라이트 영역은 사용자가 임의로 접근할 수 없는 영역일 수 있다. 터보 라이트 영역(SLC)에 포함된 메모리 셀이 저장하는 비트 수는 노멀 영역(QLC)에 포함된 메모리 셀이 저장하는 비트 수 보다 적을 수 있다. 예를 들어, 노멀 영역(QLC)은 네 개의 데이터 비트 수를 저장할 수 있는 QLC로 구성될 수 있다. 터보 라이트 영역(SLC)은 하나의 데이터 비트 수를 저장할 수 있는 SLC로 구성될 수 있다. 다만, 이는 하나의 예시일 뿐, 노멀 영역 및 터보 라이트 영역은 각각 다양한 데이터 비트 수를 저장하는 메모리 셀들로 구성될 수 있다.
실시 예에서, 터보 라이트 영역(SLC)의 최대 크기는 사전에 미리 설정될 수 있다.
호스트는 스토리지 장치와의 통신을 통해 리덕션 모드(Reduction mode)로 터보 라이트 기능을 사용할 수 있다. 리덕션 모드(Reduction mode)는 터보 라이트 영역(SLC)이 사전에 할당되어 있지 않은 모드일 수 있다. 호스트는 스토리지 장치에게 예를 들어, 10GB의 터보 라이트 영역을 리덕션 모드(Reduction mode)로 사용할 것을 요청할 수 있다. 스토리지 장치는 사전에 미리 10GB의 터보 라이트 영역을 할당해 놓을 필요는 없으나, 언제든지 호스트가 터보 라이트 영역(SLC)에 데이터를 저장할 것을 요구하면, 10GB에 해당하는 터보 라이트 영역을 확보할 수 있어야 한다.
구체적으로, 초기 상태(a)의 저장 영역은 노멀 영역(QLC)만으로 구성될 수 있다. 즉, 초기 상태(a)에서, 저장 영역은 100GB의 데이터를 저장할 수 있는 노멀 영역(QLC)만으로 구성될 수 있다. 터보 라이트 쓰기 동작은 노멀 영역(QLC)의 일부를 새로운 터보 라이트 영역(SLC)으로 할당하므로 노멀 영역(QLC)의 용량이 감소할 수 있다. 리덕션 모드(Reduction mode)의 경우, 터보 라이트 영역(SLC)에 데이터가 저장될 때마다, 노멀 영역(QLC)의 용량은 점차 감소될 수 있다.
제1 저장 상태(b)는 5GB에 해당하는 쓰기 데이터를 터보 라이트 영역(SLC)에 저장한 상태를 나타낸다. SLC로 구성된 5GB의 터보라이트 영역(SLC)의 사용은 QLC를 기준으로 노멀 영역(QLC)에서 20GB의 용량 감소를 초래한다. 제1 저장 상태(b)는 5GB의 저장 영역이 터보 라이트 영역(SLC)으로 할당된 후, 80GB의 노멀 영역(QLC)과 5GB의 터보 라이트 영역(SLC)을 포함하는 상태일 수 있다. 제1 저장 상태(b)에서, 스토리지 장치는 호스트로부터 3GB의 쓰기 데이터를 터보 라이트 영역(SLC)에 저장하라는 쓰기 요청을 추가로 수신할 수 있다.
제2 저장 상태(c)는 3GB에 해당하는 쓰기 데이터를 추가로 터보 라이트 영역(SLC)에 저장한 상태를 나타낸다. SLC로 구성된 3GB의 터보라이트 영역의 사용은 QLC를 기준으로 노멀 영역(QLC)에서 12GB의 용량 감소를 초래한다. 제2 저장 상태(c)는 3GB의 저장 영역이 추가로 터보 라이트 영역(SLC)으로 할당된 후, 68GB의 노멀 영역(QLC)과 8GB의 터보 라이트 영역(SLC)을 포함하는 상태일 수 있다.
터보 라이트 영역(SLC)은 사용자가 접근할 수 없는 영역이므로, 사용자는 스토리지 장치의 잔여 용량이 초기 상태(a)에서 제1 저장 상태(b) 및 제2 저장 상태(c)에 이르는 동안 실제로 저장된 데이터는 8GB임에도 불구하고, 100GB, 80GB, 68GB로 감소하는 것으로 인식할 수 있다. 리덕션 모드(Reduction mode)는 터보 라이트 영역(SLC)이 사용되지 않는 경우 스토리지 장치의 총 용량을 사용자가 접근할 수 있다는 이점이 있다.
도 4는 넌리덕션 모드(Non-Reduction mode)를 설명하기 위한 도면이다.
도 4를 참조하면, 호스트는 스토리지 장치와의 통신을 통해 넌리덕션 모드(Non-Reduction mode)로 터보 라이트 기능을 사용할 수 있다. 넌리덕션 모드(Non-Reduction mode)는 터보 라이트 영역(SLC)이 사전에 할당되어 있는 모드일 수 있다. 호스트는 스토리지 장치에게 예를 들어, 10GB의 터보 라이트 영역을 넌리덕션 모드(Non-Reduction mode)로 사용할 것을 요청할 수 있다. 스토리지 장치는 사전에 미리 10GB의 터보 라이트 영역(SLC)을 할당해 놓을 수 있다. 호스트가 터보 라이트 영역(SLC)에 데이터를 저장할 것을 요구하면, 미리 할당된 10GB에 해당하는 터보 라이트 영역(SLC) 중 일부에 해당 데이터가 저장될 수 있다.
구체적으로, 초기 상태(a)의 저장 영역은 60GB의 노멀 영역(QLC)과 10GB의 터보 라이트 영역(SLC)으로 구성될 수 있다. 터보 라이트 쓰기 동작은 미리 할당된 터보 라이트 영역(SLC) 중 일부에 데이터를 저장하므로, 노멀 영역(QLC)의 용량에 영향을 미치지 않을 수 있다. 즉, 넌리덕션 모드(Non-Reduction mode)의 경우, 터보 라이트 영역(SLC)에 데이터가 저장되더라도, 노멀 영역(QLC)의 용량은 일정하게 유지될 수 있다.
제1 저장 상태(b)는 5GB에 해당하는 쓰기 데이터를 터보 라이트 영역(SLC)에 저장한 상태를 나타낸다. 제1 저장 상태(b)는 5GB의 데이터가 터보 라이트 영역(SLC)에 저장된 후, 여전히 60GB의 노멀 영역(QLC)과 10GB의 터보 라이트 영역(SLC)을 포함하는 상태일 수 있다. 제1 저장 상태(b)에서, 스토리지 장치는 호스트로부터 3GB의 쓰기 데이터를 터보 라이트 영역(SLC)에 저장하라는 쓰기 요청을 추가로 수신할 수 있다.
제2 저장 상태(c)는 3GB에 해당하는 쓰기 데이터를 터보 라이트 영역(SLC)에 추가로 저장한 상태를 나타낸다. 제2 저장 상태(c)는 3GB의 데이터가 터보 라이트 영역(SLC)에 추가로 저장된 후, 여전히 60GB의 노멀 영역(QLC)과 10GB의 터보 라이트 영역(SLC)을 포함하는 상태일 수 있다.
초기 상태(a)에서 제1 저장 상태(b) 및 제2 저장 상태(c)에 이르는 동안 터보 라이트 영역(SLC)에 8GB의 데이터가 저장될 수 있다. 이에 따라, 사용자는 스토리지 장치의 잔여 용량이 70GB, 65GB, 62GB로, 터보 라이트 영역(SLC)에 저장되는 데이터의 양과 동일한 크기만큼 감소하는 것으로 인식할 수 있다. 즉, 넌리덕션 모드(Non-Reduction mode)는 사전에 터보 라이트 영역을 할당하여 사용하므로, 사용자는 터보 라이트 영역에 저장되는 데이터의 양만큼 스토리지 장치의 잔여 용량이 감소하는 것으로 인식할 수 있다.
도 5는 본 발명의 실시 예에 따른 터보 라이트 기능을 설명하기 위한 장치도이다.
도 5를 참조하면, 호스트(300)는 복수의 쓰기 요청들(쓰기 요청1, 쓰기 요청2)과 이에 대응되는 쓰기 데이터들(DATA1, DATA2)을 메모리 컨트롤러(200)에 제공할 수 있다.
실시 예에서, 각각의 쓰기 요청들(쓰기 요청1, 쓰기 요청2)은 터보 라이트 모드 정보를 포함할 수 있다. 터보 라이트 모드 정보는 쓰기 요청에 대응되는 쓰기 데이터를, 터보 라이트 블록(SLC)에 저장할 것인지를 나타내는 정보일 수 있다. 예를 들어, 설정 상태의 터보 라이트 모드 정보는 쓰기 데이터를 터보 라이트 블록(SLC)에 저장할 것을 나타낼 수 있다. 또는 해제 상태의 터보 라이트 모드 정보는 쓰기 데이터를 노멀 메모리 블록(QLC)에 저장할 것을 나타낼 수 있다.
실시 예에서, 호스트(300)는 터보 라이트 플러쉬 요청을 메모리 컨트롤러(200)에 제공할 수 있다. 터보 라이트 플러쉬 요청에 따라 터보 라이트 블록(SLC)에 저장된 데이터는 복수의 터보 라이트 블록(SLC)들 중 다른 터보 라이트 블록(SLC) 또는 노멀 메모리 블록(QLC)에 이동될 수 있다.
메모리 컨트롤러(200)는 호스트로(300)부터 쓰기 요청1 및 이에 대응되는 쓰기 데이터1(DATA1)를 수신할 수 있다(①). 메모리 컨트롤러(200)는 쓰기 요청1으로부터 설정 상태의 터보 라이트 모드 정보를 획득할 수 있다. 쓰기 요청1에 대응되는 쓰기 데이터1(DATA1)은 메모리 장치(200)의 터보 라이트 블록(SLC)에 저장될 수 있다(②). 이후, 메모리 컨트롤러(200)는 호스트(300)로부터 터보 라이트 블록(SLC)에 저장된 쓰기 데이터1(DATA1)을 비우라는 터보 라이트 플러쉬 요청을 수신할 수 있다(③). 메모리 컨트롤러(200)는 터보 라이트 플러쉬 요청에 응답하여, 터보 라이트 블록(SLC)에 저장된 쓰기 데이터1(DATA1)을 노멀 메모리 블록(QLC)에 비우는 터보 라이트 플러쉬 동작을 수행할 수 있다(④).
메모리 컨트롤러(200)는 호스트로(300)부터 쓰기 요청2 및 이에 대응되는 쓰기 데이터2(DATA2)를 수신할 수 있다. 메모리 컨트롤러(200)는 쓰기 요청2로부터 해제 상태의 터보 라이트 모드 정보를 획득할 수 있다. 따라서, 쓰기 요청2에 대응되는 쓰기 데이터2(DATA2)는 메모리 장치(100)의 노멀 메모리 블록(QLC)에 저장될 수 있다. 쓰기 데이터2(DATA2)의 경우, 호스트(300)의 쓰기 요청에 따라 터보 라이트 블록(SLC)을 거치지 않고 바로 노멀 메모리 블록(QLC)에 저장될 수 있다. 따라서, 쓰기 데이터2(DATA2)는 터보 라이트 플러쉬 동작이 생략될 수 있다.
도 5의 실시 예에 따른 터보 라이트 블록(SLC)은 싱글 레벨 셀로만 구성될 수 있다. 따라서, 도 5의 실시 예에 따른 쓰기 요청은 복수의 터보 라이트 블록들 중 쓰기 데이터를 저장할 터보 라이트 블록을 나타내는 정보인 터보 라이트 블록 정보을 포함하지 않을 수 있다.
도 6은 본 발명의 다른 실시 예에 따른 터보 라이트 기능을 설명하기 위한 장치도이다.
도 5와 비교하여, 도 6의 터보 라이트 블록들은 다중 레벨의 터보 라이트 블록들을 포함할 수 있다. 구체적으로, 메모리 장치(100)는 제1 내지 제3 터보 라이트 블록으로 구성될 수 있다. 제1 터보 라이트 블록(SLC)은 하나의 데이터 비트 수를 저장할 수 있는 싱글 레벨 셀들로 구성될 수 있다. 제2 터보 라이트 블록(MLC)은 두 개의 데이터 비트 수를 저장할 수 있는 멀티 레벨 셀들로 구성될 수 있다. 제3 터보 라이트 블록(TLC)은 세 개의 데이터 비트 수를 저장할 수 있는 트리플 레벨 셀들로 구성될 수 있다.
도 6의 실시 예에 따른 쓰기 요청은 터보 라이트 모드 정보 외에 터보 라이트 블록 정보가 추가로 포함할 수 있다. 터보 라이트 블록 정보는 복수의 터보 라이트 블록들 중 쓰기 데이터가 저장될 터보 라이트 블록을 나타내는 정보일 수 있다. 구체적으로, 제1 터보 라이트 블록(SLC), 제2 터보 라이트 블록(MLC) 및 제3 터보 라이트 블록(TLC) 중 쓰기 데이터가 저장될 블록을 나타내는 정보를 포함할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 쓰기 요청1 및 이에 대응되는 쓰기 데이터1(DATA1)를 수신할 수 있다(①). 메모리 컨트롤러(200)는 쓰기 요청1로부터 설정 상태인 터보 라이트 모드 정보 및 제1 터보 라이트 블록(SLC)을 지정하는 터보 블록 정보를 획득할 수 있다. 쓰기 데이터1(DATA1)은 메모리 장치(100)의 제1 터보 라이트 블록(SLC)에 저장될 수 있다(②). 이후, 메모리 컨트롤러(200)는 호스트(300)로부터 제1 터보 라이트 블록(SLC)에 저장된 쓰기 데이터1(DATA1)를 노멀 메모리 블록(QLC)에 비우라는 터보 라이트 플러쉬 요청을 수신할 수 있다(③). 메모리 컨트롤러(200)는 터보 라이트 플러쉬 요청에 응답하여, 제1 터보 라이트 블록(SLC)에 저장된 쓰기 데이터1(DATA1)을 노멀 메모리 블록(QLC)에 비우는 터보 라이트 플러쉬 동작을 수행할 수 있다(④).
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 쓰기 요청2 및 이에 대응되는 쓰기 데이터2(DATA2)를 수신할 수 있다(⑤). 메모리 컨트롤러(200)는 쓰기 요청2로부터 설정 상태인 터보 라이트 모드 정보 및 제2 터보 라이트 블록(MLC)을 지정하는 터보 블록 정보를 획득할 수 있다. 쓰기 데이터2(DATA2)는 메모리 장치(100)의 제2 터보 라이트 블록(MLC)에 저장될 수 있다(⑥). 이후, 메모리 컨트롤러(200)는 호스트로(300)부터 제2 터보 라이트 블록(MLC)에 저장된 쓰기 데이터2(DATA2)를 제3 터보 라이트 블록(TLC)에 비우라는 터보 라이트 플러쉬 요청을 수신할 수 있다(⑦). 메모리 컨트롤러(200)는 터보 라이트 플러쉬 요청에 응답하여, 제2 터보 라이트 블록(MLC)에 저장된 쓰기 데이터2(DATA2)를 제3 터보 라이트 블록(TLC)에 비우는 터보 라이트 플러쉬 동작을 수행할 수 있다(⑧).
도 6의 터보 라이트 플러쉬 동작은 서로 상이한 데이터 비트 수를 저장하는 메모리 셀들을 포함하는 둘 이상의 터보 라이트 블록들 간에도 수행될 수 있다. 실시 예에서, 제1 터보 라이트 블록(SLC), 제2 터보 라이트 블록(MLC) 및 제3 터보 라이트 블록(TLC) 중 적어도 어느 하나의 터보 라이트 블록에서 다른 터보 라이트 블록으로 데이터가 이동될 수 있다. 메모리 셀이 저장할 수 있는 데이터 비트 수가 많을수록, 해당 메모리 셀에 데이터가 저장되는데 소요되는 시간이 길 수 있다. 노멀 메모리 블록(QLC)에 포함된 메모리 셀들보다 터보 라이트 블록에 포함된 메모리 셀들이 적을 수의 데이터 비트를 저장할 수 있다. 따라서, 도 6의 터보 라이트 플러쉬 동작은 노멀 메모리 블록(QLC)이 아닌 터보 라이트 블록에 데이터를 비움으로써, 터보 라이트 플러쉬 동작 속도를 증가시킬 수 있다.
도 7은 본 발명의 실시 예에 따른 쓰기 요청을 설명하기 위한 도면이다.
도 7을 참조하면, 호스트가 제공하는 쓰기 요청에는 쓰기 커맨드, 터보 라이트 모드 정보 및 터보 라이트 블록 정보가 포함될 수 있다. 쓰기 커맨드는 호스트가 메모리 컨트롤러에 쓰기 요청에 대응되는 동작을 수행하도록 요청하는 커맨드일 수 있다.
터보 라이트 모드 정보는 쓰기 요청에 대응되는 쓰기 데이터를, 터보 라이트 블록에 저장할 것인지를 나타내는 정보일 수 있다. 예를 들어, 설정 상태의 터보 라이트 모드 정보는 쓰기 데이터를 터보 라이트 블록에 저장할 것을 나타낼 수 있다. 또는 해제 상태의 터보 라이트 모드 정보는 쓰기 데이터를 노멀 메모리 블록에 저장할 것을 나타낼 수 있다.
실시 예에서, 터보 라이트 모드 정보가 '1'로 설정된 경우 터보 라이트 모드는 설정 상태일 수 있다. 터보 라이트 모드 정보가 '0'으로 설정된 경우 터보 라이트 모드는 해제 상태일 수 있다. 다만, 실시 예에 따라 터보 라이트 모드 정보가 '0'로 설정된 경우 터보 라이트 모드는 해제 상태이고, 터보 라이트 모드 정보가 '1'으로 설정된 경우 터보 라이트 모드는 설정 상태일 수도 있다.
터보 라이트 블록 정보는 복수의 터보 라이트 블록들 중 쓰기 데이터를 저장할 터보 라이트 블록을 나타내는 정보일 수 있다. 터보 라이트 블록 정보는 쓰기 데이터가 저장될 터보 라이트 블록에 포함된 메모리 셀이 저장할 수 있는 데이터 비트 수에 관한 정보를 포함할 수 있다.
예를 들어, 터보 라이트 블록 정보는 싱글 레벨 셀들(SLC)로 구성된 제1 터보 라이트 블록, 멀티 레벨 셀들(MLC)로 구성된 제2 터보 라이트 블록 또는 트리플 레벨 셀들(TLC)로 구성된 제3 터보 라이트 블록 중 적어도 어느 하나의 블록을 지정하는 정보를 포함할 수 있다. 터보 라이트 블록 정보가 제1 터보 라이트 블록을 지정하는 경우, 쓰기 데이터는 제1 터보 라이트 블록에 저장될 수 있다. 터보 라이트 블록 정보가 제2 터보 라이트 블록을 지정하는 경우, 쓰기 데이터는 제2 터보 라이트 블록에 저장될 수 있다. 터보 라이트 블록 정보가 제3 터보 라이트 블록을 지정하는 경우, 쓰기 데이터는 제3 터보 라이트 블록에 저장될 수 있다.
도 8은 터보 라이트 플러쉬 동작을 상세하게 설명하기 위한 도면이다.
도 8을 참조하면, 메모리 컨트롤러(200)는 터보 라이트 제어부(210), 맵 데이터 저장부(220) 및 메모리 동작 제어부(230)를 포함할 수 있다.
터보 라이트 제어부(210)는 호스트로부터 입력된 터보 라이트 플러쉬 요청으로부터 대상 블록 정보 및 저장 블록 정보를 획득할 수 있다. 구체적으로, 터보 라이트 제어부(210)는 터보 라이트 플러쉬 요청을 디코딩하여 대상 블록 정보 및 저장 블록 정보를 획득할 수 있다. 터보 라이트 제어부(210)는 획득한 대상 블록 정보 및 저장 블록 정보를 메모리 동작 제어부(230)에 제공할 수 있다.
맵 데이터 저장부(220)는 터보 라이트 어드레스 저장부(221) 및 노멀 메모리 블록 어드레스 저장부(222)를 포함할 수 있다. 터보 라이트 어드레스 저장부(221)는 터보 라이트 블록의 물리 어드레스에 관한 정보인 터보 라이트 어드레스 정보를 포함할 수 있다. 구체적으로, 터보 라이트 어드레스 정보는 터보 라이트 블록들 중 프리 블록들의 물리 어드레스에 관한 정보일 수 있다. 프리 블록은 아직 프로그램되지 않은 페이지가 존재하는 블록으로, 데이터를 저장할 수 있는 상태에 있는 블록일 수 있다.
노멀 메모리 블록 어드레스 저장부(222)는 노멀 메모리 블록의 물리 어드레스에 관한 정보를 포함할 수 있다. 구체적으로, 노멀 메모리 블록 어드레스 저장부(222)는 노멀 메모리 블록들 중 프리 블록들의 물리 어드레스에 관한 정보를 포함할 수 있다.
터보 라이트 쓰기 동작 또는 터보 라이트 플러쉬 동작이 수행됨에 따라 기존에 프리 블록으로 판단된 블록의 모든 페이지가 프로그램될 수 있다. 따라서, 기존에 프리 블록으로 판단된 블록은 더 이상 프리 블록이 아닐 수 있다. 따라서, 맵 데이터 저장부(220)는 터보 라이트 쓰기 동작 또는 터보 라이트 플러쉬 동작이 수행될 때마다 터보 라이트 어드레스 정보를 업데이트할 수 있다.
메모리 동작 제어부(230)는 터보 라이트 플러쉬 요청에 포함된 대상 블록 정보를 기초로 터보 라이트 플러쉬 동작을 수행할 메모리 블록인 대상 블록의 어드레스를 획득할 수 있다. 메모리 동작 제어부(230)는 터보 라이트 플러쉬 요청에 포함된 저장 블록 정보를 기초로 대상 블록에 저장되었던 데이터를 이동할 메모리 블록인 저장 블록의 어드레스를 획득할 수 있다.
메모리 동작 제어부(230)는 터보 라이트 플러쉬 요청에 응답하여, 대상 블록에 저장된 데이터를 리드하고, 리드된 데이터를 저장 블록에 저장하도록 메모리 장치(100)를 제어할 수 있다.
메모리 동작 제어부(230)는 터보 라이트 어드레스 정보에 기초하여, 대상 블록 정보 또는 저장 블록 정보에 대응되는 블록의 물리 어드레스를 메모리 장치(100)에 제공할 수 있다. 또한, 메모리 동작 제어부(230)는 터보 라이트 플러쉬 동작에 필요한 커맨드 및 데이터를 메모리 장치(100)에 제공할 수 있다.
도 9는 본 발명의 실시 예에 따른 터보 라이트 플러쉬 동작을 설명하기 위한 도면이다.
도 9를 참조하면, 복수의 메모리 블록들은 터보 라이트 블록(SLC) 및 노멀 메모리 블록(QLC)으로 구성될 수 있다. 터보 라이트 블록(SLC)은 하나의 데이터 비트 수를 저장하는 SLC로 구성될 수 있다. 노멀 메모리 블록(QLC)은 네 개의 데이터 비트 수를 저장하는 QLC로 구성될 수 있다. 다만, 실시 예에 따라 터보 라이트 블록(SLC) 및 노멀 메모리 블록(QLC)은 다양한 데이터 비트 수를 저장하는 메모리 셀들로 구성될 수도 있다.
도 9를 참조하면, 호스트로부터 입력된 터보 라이트 플러쉬 요청에 응답하여 터보 라이트 플러쉬 동작이 수행될 수 있다. 터보 라이트 플러쉬 동작은 빗금으로 표시된 데이터가 터보 라이트 블록(SLC)에서 노멀 메모리 블록(QLC)으로 이동되는 동작일 수 있다. 호스트는 터보 라이트 블록의 잔여 저장 영역을 알고 있을 수 있다. 호스트가 터보 라이트 블록에 더 잔여 저장 영역이 없다고 판단하면, 터보 라이트 플러쉬 요청을 스토리지 장치에 제공할 수 있다. 스토리지 장치는 터보 라이트 플러쉬 요청에 응답하여, 터보 라이트 블록(SLC)에 저장된 데이터를 노멀 메모리 블록(QLC)으로 이동시킬 수 있다. SLC로 구성된 블록의 네 개의 페이지에 저장된 데이터는 QLC로 구성된 블록의 한 개의 페이지에 저장될 수 있다. 따라서, 터보 라이트 블록(SLC)의 네 개의 페이지(Tpage1, Tpage2, Tpage3, Tpage4)에 각각 저장되어 있던 데이터는, 노멀 메모리 블록(QLC)의 한 개의 페이지(Npage3)로 이동될 수 있다.
실시 예에서, 터보 라이트 블록(SLC)에 더 이상 잔여 저장 영역이 없으므로, 터보 라이트 플러쉬 동작이 완료될 때까지 터보 라이트 쓰기 동작이 수행될 수 없다. 따라서, 터보 라이트 플러쉬 동작에 소요되는 시간을 줄이는 것이 호스트의 쓰기 요청에 대한 응답의 지연 시간을 줄이는데 중요할 수 있다. 메모리 셀이 저장할 수 있는 데이터 비트 수가 많을수록, 해당 메모리 셀에 데이터가 저장되는데 소요되는 시간이 길 수 있다. 따라서, QLC로 구성된 노멀 메모리 블록(QLC)에 데이터를 저장하는데 걸리는 시간은, MLC 또는 TLC로 구성된 메모리 블록에 데이터를 저장하는데 걸리는 시간보다 길 수 있다. 이하 도 10을 통해 터보 라이트 플러쉬 동작의 지연 시간을 줄이기 위한 본 발명의 실시 예를 설명하기로 한다.
도 10은 본 발명의 다른 실시 예에 따른 터보 라이트 플러쉬 동작을 설명하기 위한 도면이다.
도 9와 비교하여, 도 10의 터보 라이트 블록들은 다중 레벨의 터보 라이트 블록들을 포함할 수 있다. 이때, 터보 라이트 블록들 각각이 포함하는 메모리 셀들이 저장할 수 있는 데이터 비트 수는 서로 상이할 수 있다. 예를 들어, 터보 라이트 블록은 SLC로 구성된 제1 터보 라이트 블록(SLC), MLC로 구성된 제2 터보 라이트 블록(MLC) 및 TLC로 구성된 제3 터보 라이트 블록(TLC) 중 적어도 어느 하나를 포함할 수 있다. 다만, 실시 예에 따라 터보 라이트 블록들 각각에 포함된 메모리 셀이 저장할 수 있는 데이터 비트 수는 이에 한정되지 않을 수 있다.
도 10을 참조하면, 호스트는 제1 터보 라이트 블록(SLC)에 저장된 데이터 비우라는 터보 라이트 플러쉬 요청을 제공할 수 있다. 메모리 컨트롤러는 터보 라이트 플러쉬 요청에 응답하여, 제1 터보 라이트 블록(SLC)에 저장된 데이터를 다른 터보 라이트 블록 또는 노멀 메모리 블록으로 이동시킬 수 있다.
터보 라이트 플러쉬 요청에는 대상 블록 정보 및 저장 블록 정보가 포함될 수 있다. 대상 블록 정보는 비위질 터보 라이트 블록에 관한 정보를 포함할 수 있다. 실시 예에서, 대상 블록 정보에 대응되는 블록은 제1 터보 라이트 블록(SLC)일 수 있다.
저장 블록 정보는 터보 라이트 플러쉬 동작에 따라 이동된 데이터가 저장될 블록에 관한 정보를 포함할 수 있다. 실시 예에서, 저장 블록 정보가 제2 터보 라이트 블록(MLC)에 대응되면, 제1 터보 라이트 블록(SLC)에 저장되어 있던 데이터가 제2 터보 라이트 블록(MLC)으로 이동하는 터보 라이트 플러쉬A 동작이 수행될 수 있다. 저장 블록 정보가 제3 터보 라이트 블록(TLC)에 대응되면, 제1 터보 라이트 블록(SLC)에 저장되어 있던 데이터가 제3 터보 라이트 블록(TLC)으로 이동하는 터보 라이트 플러쉬B 동작이 수행될 수 있다. 또한, 저장 블록 정보가 노멀 메모리 블록(QLC)에 대응되면, 제1 터보 라이트 블록(SLC)에 저장되어 있던 데이터가 노멀 메모리 블록(QLC)으로 이동하는 터보 라이트 플러쉬C 동작이 수행될 수 있다.
도 9와 비교하여, 도 10의 터보 라이트 플러쉬 동작은 서로 다른 데이터 비트 수를 저장하는 메모리 셀들을 포함하는 두 개 이상의 터보 라이트 블록들 간에도 수행될 수 있다. 실시 예에서, 제1 터보 라이트 블록(SLC), 제2 터보 라이트 블록(MLC) 및 제3 터보 라이트 블록(TLC) 중 적어도 어느 하나의 터보 라이트 블록에서, 다른 터보 라이트 블록으로 데이터가 이동될 수 있다. 상술한 바와 같이, 메모리 셀이 저장할 수 있는 데이터 비트 수가 많을수록, 해당 메모리 셀에 데이터가 저장되는데 소요되는 시간이 길 수 있다. 따라서, 도 9의 실시 예와 비교하여, 노멀 메모리 블록(QLC) 대신 터보 라이트 블록으로 데이터를 이동시킴으로써 터보 라이트 플러쉬 동작의 속도가 증가될 수 있다. 도 10의 실시 예에서, 터보 라이트 플러쉬 A, 터보 라이트 플러쉬 B, 터보 라이트 플러쉬 C의 순서로 터보 라이트 플러쉬 동작의 속도가 빠를 수 있다.
도 11은 본 발명의 다른 실시 예에 따른 터보 라이트 플러쉬 동작을 설명하기 위한 도면이다.
도 11을 참조하면, 호스트는 제2 터보 라이트 블록(MLC)에 저장된 데이터 비우라는 터보 라이트 플러쉬 요청을 제공할 수 있다. 메모리 컨트롤러는 터보 라이트 플러쉬 요청에 응답하여, 제2 터보 라이트 블록(MLC)에 저장된 데이터를 다른 터보 라이트 블록 또는 노멀 메모리 블록(QLC)으로 이동시킬 수 있다.
터보 라이트 플러쉬 요청에는 대상 블록 정보 및 저장 블록 정보가 포함될 수 있다. 대상 블록 정보는 비위질 터보 라이트 블록에 관한 정보를 포함할 수 있다. 실시 예에서, 대상 블록 정보에 대응되는 블록은 제2 터보 라이트 블록(MLC)일 수 있다.
저장 블록 정보는 터보 라이트 플러쉬 동작에 따라 이동된 데이터가 저장될 블록에 관한 정보를 포함할 수 있다. 실시 예에서, 저장 블록 정보가 제1 터보 라이트 블록(SLC)에 대응되면, 제2 터보 라이트 블록(MLC)에 저장되어 있던 데이터가 제1 터보 라이트 블록(SLC)으로 이동하는 터보 라이트 플러쉬D 동작이 수행될 수 있다. 저장 블록 정보가 제3 터보 라이트 블록(TLC)에 대응되면, 제2 터보 라이트 블록(MLC)에 저장되어 있던 데이터가 제3 터보 라이트 블록(TLC)으로 이동하는 터보 라이트 플러쉬E 동작이 수행될 수 있다. 또한, 저장 블록 정보가 노멀 메모리 블록(QLC)에 대응되면, 제2 터보 라이트 블록(MLC)에 저장되어 있던 데이터가 노멀 메모리 블록(QLC)으로 이동하는 터보 라이트 플러쉬F 동작이 수행될 수 있다.
실시 예에서, 터보 라이트 플러쉬 동작 또한 서로 상이한 데이터 비트 수를 저장하는 메모리 셀들을 포함하는 두 개 이상의 터보 라이트 블록들 간에도 수행될 수 있다. 따라서, 도 9의 실시 예와 비교하여, 노멀 메모리 블록(QLC) 대신 터보 라이트 블록으로 데이터를 이동시킴으로써 터보 라이트 플러쉬 동작의 속도가 증가될 수 있다. 실시 예에서, 터보 라이트 플러쉬 D, 터보 라이트 플러쉬 E, 터보 라이트 플러쉬 F의 순서로 터보 라이트 플러쉬 동작의 속도가 빠를 수 있다.
도 12는 본 발명의 실시 예에 따른 터보 라이트 플러쉬 요청을 설명하기 위한 도면이다.
도 12를 참조하면, 터보 라이트 플러쉬 요청은 터보 라이트 플러쉬 커맨드, 대상 블록 정보 및 저장 블록 정보를 포함할 수 있다. 터보 라이트 플러쉬 커맨드는 호스트가 메모리 컨트롤러에 터보 라이트 플러쉬 동작을 수행하도록 요청하는 커맨드일 수 있다.
대상 블록 정보는 비워질 터보 라이트 블록에 관한 정보를 포함할 수 있다. 호스트는 직접 대상 블록을 지정할 수 있다. 호스트가 지정한 대상 블록에 저장된 데이터는, 대상 블록 정보가 포함된 터보 라이트 플러쉬 요청에 응답하여, 다른 터보 라이트 블록 또는 노멀 메모리 블록에 이동될 수 있다.
대상 블록 정보는 터보 라이트 플러쉬 동작에 따라 비워질 터보 라이트 블록에 포함된 메모리 셀들이 저장할 수 있는 데이터 비트 수에 관한 정보를 포함할 수도 있다. 예를 들어, 대상 블록 정보가 SLC로 구성된 제1 터보 라이트 블록을 지정하면, 제1 터보 라이트 블록에 저장된 데이터가 비워질 수 있다. 대상 블록 정보가 MLC로 구성된 제2 터보 라이트 블록을 지정하면, 제2 터보 라이트 블록에 저장된 데이터가 비워질 수 있다. 마찬가지로, 대상 블록 정보가 TLC로 구성된 제3 터보 라이트 블록을 지정하면, 제3 터보 라이트 블록에 저장된 데이터가 비워질 수 있다.
저장 블록 정보는 터보 라이트 플러쉬 동작에 따라 이동된 데이터가 저장될 블록에 관한 정보를 포함할 수 있다. 구체적으로, 저장 블록 정보는 터보 라이트 플러쉬 동작에 따라 데이터가 저장될 블록에 포함된 각각의 메모리 셀들이 저장할 수 있는 데이터 비트 수에 관한 정보를 포함할 수 있다. 예를 들어, 저장 블록 정보가 SLC로 구성된 제1 터보 라이트 블록을 지정하면, 제1 터보 라이트 블록에 이동된 데이터가 저장될 수 있다. 대상 블록 정보가 MLC로 구성된 제2 터보 라이트 블록을 지정하면, 제2 터보 라이트 블록에 이동된 데이터가 저장될 수 있다. 마찬가지로, 대상 블록 정보가 TLC로 구성된 제3 터보 라이트 블록을 지정하면, 제3 터보 라이트 블록에 이동된 데이터가 저장될 수 있다.
도 13은 도 2 및 도 8의 터보 라이트 어드레스 저장부의 구성을 설명하기 위한 도면이다.
도 13을 참조하면, 터보 라이트 어드레스 저장부는 터보 라이트 블록의 물리 어드레스에 관한 정보인 터보 라이트 어드레스 정보를 포함할 수 있다. 구체적으로, 터보 라이트 어드레스 정보는 터보 라이트 블록들 중 프리 블록들의 물리 어드레스에 관한 정보일 수 있다. 프리 블록은 아직 프로그램되지 않은 페이지가 존재하는 블록으로, 데이터를 저장할 수 있는 상태에 있는 블록일 수 있다.
실시 예에서, 메모리 컨트롤러는 설정 상태인 터보 라이트 모드 정보를 포함하는 쓰기 요청을 수신할 수 있다. 이때, 터보 라이트 어드레스 정보를 기초로 터보 라이트 블록 정보에 대응되는 터보 라이트 블록의 물리 어드레스를 획득할 수 있다. 또한, 메모리 컨트롤러는 터보 라이트 플러쉬 요청에 응답하여, 터보 라이트 어드레스 정보를 기초로 대상 블록 및 저장 블록의 물리 어드레스를 획득할 수 있다.
터보 라이트 어드레스 정보는 터보 라이트 블록들마다 서로 다른 물리 어드레스가 대응된 정보일 수 있다. 저장 가능한 데이터 비트 수가 동일한 메모리 셀들로 구성된 터보 라이트 블록이 두 개 이상 존재할 수 있다. 따라서, 각각의 터보 라이트 블록들에 포함된 메모리 셀이 저장 가능한 데이터 비트 수가 같더라도 서로 다른 물리 어드레스가 대응될 수 있다.
도 13을 참조하면, 제1 터보 라이트 블록(TWB1)에 포함된 메모리 셀들은 하나의 데이터 비트 수를 저장할 수 있는 SLC로 구성될 수 있다. 이때, 제1 터보 라이트 블록(TWB1)은 제1 물리 어드레스(ADDR1)에 대응될 수 있다. 제2 터보 라이트 블록(TWB2)에 포함된 메모리 셀들은 두 개의 데이터 비트 수를 저장할 수 있는 MLC로 구성될 수 있다. 이때, 제2 터보 라이트 블록(TWB2)은 제2 물리 어드레스(ADDR2)에 대응될 수 있다. 제3 터보 라이트 블록(TWB3)에 포함된 메모리 셀들은 세 개의 데이터 비트 수를 저장할 수 있는 TLC로 구성될 수 있다. 이때, 제3 터보 라이트 블록(TWB3)은 제3 물리 어드레스(ADDR3)에 대응될 수 있다. 제4 터보 라이트 블록(TWB4)에 포함된 메모리 셀들은 두 개의 데이터 비트 수를 저장할 수 있는 MLC로 구성될 수 있다. 이때, 제4 터보 라이트 블록(TWB1)은 제4 물리 어드레스(ADDR4)에 대응될 수 있다. 제k 터보 라이트 블록(TWBk)에 포함된 메모리 셀들은 세 개의 데이터 비트 수를 저장할 수 있는 TLC로 구성될 수 있다. 이때, 제k 터보 라이트 블록(TWBk)은 제k 물리 어드레스(ADDRk)에 대응될 수 있다.
도 14는 본 발명의 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 14를 참조하면, S1401단계에서 메모리 컨트롤러는 호스트로부터 쓰기 요청을 수신할 수 있다.
S1403단계에서, 메모리 컨트롤러는 수신한 쓰기 요청을 디코딩하여 터보 라이트 모드 정보 및 터보 라이트 블록 정보를 획득할 수 있다. 터보 라이트 모드 정보는 쓰기 요청에 대응되는 쓰기 데이터를 복수의 터보 라이트 블록들에 저장할 것인지를 나타내는 정보일 수 있다.
터보 라이트 블록 정보는 복수의 터보 라이트 블록들 중 쓰기 데이터를 저장할 터보 라이트 블록에 대한 정보일 수 있다.
S1405단계에서, 터보 라이트 모드가 설정 상태에 있는지 여부를 판단할 수 있다. 터보 라이트 모드가 설정 상태인 경우, 쓰기 요청에 대응되는 쓰기 데이터는 터보 라이트 블록에 저장될 수 있다. 터보 라이트 모드가 해제 상태인 경우, 쓰기 데이터는 노멀 메모리 블록에 저장될 수 있다.
터보 라이트 모드가 설정 상태이면 S1409단계가 수행될 수 있다. 터보 라이트 모드가 해제 상태이면 S1407단계가 수행될 수 있다.
S1407단계에서, 메모리 컨트롤러는 노멀 메모리 블록에 데이터를 저장하도록 메모리 장치를 제어할 수 있다. 메모리 컨트롤러는 쓰기 요청에 포함된 터보 라이트 모드 정보가 해제 상태의 터보 라이트 모드 정보이면, 쓰기 데이터를 저장할 물리 어드레스를 노멀 메모리 블록의 물리 어드레스로 결정할 수 있다. 메모리 컨트롤러는 메모리 장치로 노멀 메모리 블록에 데이터를 저장할 것을 지시하는 프로그램 커맨드를 제공할 수 있다. 또한, 메모리 컨트롤러는 메모리 장치로 결정된 물리 어드레스 및 쓰기 데이터를 제공할 수 있다.
S1409단계에서, 메모리 컨트롤러는 터보 라이트 블록 정보에 대응되는 터보 라이트 블록에 데이터를 저장하도록 메모리 장치를 제어할 수 있다. 메모리 컨트롤러는 터보 라이트 블록 정보를 기초로 쓰기 데이터를 저장할 터보 라이트 블록의 물리 어드레스를 결정할 수 있다.
메모리 컨트롤러는 메모리 장치로 터보 라이트 블록 정보에 대응되는 터보 라이트 블록에 데이터를 저장할 것을 지시하는 프로그램 커맨드를 제공할 수 있다. 또한, 메모리 컨트롤러는 결정된 물리 어드레스 및 쓰기 데이터를 제공할 수 있다.
S1411단계에서, 메모리 컨트롤러는 호스트로부터 수신한 쓰기 요청에 대응되는 터보 라이트 쓰기 동작을 완료하고, 호스트로 쓰기 완료 통지를 제공할 수 있다.
도 15는 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 15를 참조하면, S1501단계에서, 메모리 컨트롤러는 호스트로부터 터보 라이트 플러쉬 요청을 수신할 수 있다.
S1503단계에서, 메모리 컨트롤러는 터보 라이트 플러쉬 요청을 디코딩하여 대상 블록 정보 및 저장 블록 정보를 획득할 수 있다. 대상 블록 정보는 비워질 터보 라이트 블록에 관한 정보를 포함할 수 있다.
대상 블록 정보는 터보 라이트 플러쉬 동작을 수행할 터보 라이트 블록에 포함된 메모리 셀이 저장할 수 있는 데이터 비트 수에 관한 정보를 포함할 수 있다. 저장 블록 정보는 터보 라이트 플러쉬 동작에 따라 데이터가 저장될 메모리 블록에 관한 정보를 포함할 수 있다. 구체적으로, 저장 블록 정보는 터보 라이트 플러쉬 동작에 따라 데이터가 저장될 메모리 블록에 포함된 메모리 셀이 저장할 수 있는 데이터 비트 수에 관한 정보를 포함할 수 있다.
S1505단계에서, 메모리 컨트롤러는 대상 블록 정보에 대응되는 블록에 저장된 데이터를 저장 블록에 대응되는 블록으로 이동시키도록 메모리 장치를 제어할 수 있다. 메모리 컨트롤러는 터보 라이트 플러쉬 요청에 포함된 대상 블록 정보를 기초로 터보 라이트 플러쉬 동작을 수행할 메모리 블록인 대상 블록의 물리 어드레스를 결정할 수 있다. 메모리 컨트롤러는 터보 라이트 플러쉬 요청에 포함된 저장 블록 정보를 기초로 대상 블록에 저장되었던 데이터를 이동할 메모리 블록인 저장 블록의 물리 어드레스를 결정할 수 있다.
메모리 컨트롤러는 터보 라이트 플러쉬 요청에 응답하여, 대상 블록에 저장된 데이터를 리드하고, 리드된 데이터를 저장 블록에 저장하도록 메모리 장치를 제어할 수 있다.
S1507단계에서, 메모리 컨트롤러는 터보 라이트 플러쉬 동작을 완료하고, 호스트로 터보 라이트 플러쉬 완료 통지를 제공할 수 있다.
도 16은 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 16을 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 로우 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLm)을 통해 페이지 버퍼 그룹(123)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 같은 워드라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 따라서, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다.
행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)의 선택된 영역에 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성될 수 있다. 주변 회로(120)는 메모리 셀 어레이(110)를 구동할 수 있다. 예를 들어, 주변 회로(120)는 제어 로직(130)의 제어에 따라 행 라인들(RL) 및 비트 라인들(BL1~BLn)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다.
주변 회로(120)는 로우 디코더(121), 전압 생성부(122), 페이지 버퍼 그룹(123), 컬럼 디코더(124) 및 입출력 회로(125)를 포함할 수 있다.
로우 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 실시 예에서, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
로우 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 로우 디코더(121)는 제어 로직(130)으로부터 로우 어드레스(RADD)를 수신한다.
로우 디코더(121)는 로우 어드레스(RADD)를 디코딩하도록 구성된다. 로우 디코더(121)는 디코딩된 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 또한, 로우 디코더(121)는 디코딩된 어드레스에 따라 전압 발생부(122)가 생성한 전압들을 적어도 하나의 워드 라인(WL)에 인가하도록 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
예를 들어, 프로그램 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다. 리드 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 것이다.
실시 예에서, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 로우 디코더(121)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 로우 디코더(121)는 선택된 메모리 블록에 연결되는 워드 라인들에 접지 전압을 인가할 수 있다.
전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다. 전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 구체적으로, 전압 생성부(122)는 동작 신호(OPSIG)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 프로그램 전압, 검증 전압, 패스 전압, 리드 전압 및 소거 전압 등을 생성할 수 있다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다.
예를 들면, 전압 생성부(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다.
생성된 복수의 전압들은 로우 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
페이지 버퍼 그룹(123)은 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)을 포함한다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 각각 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제어 로직(130)의 제어에 응답하여 동작한다. 구체적으로 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
구체적으로, 프로그램 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 데이터 입출력 회로(125)를 통해 수신한 데이터(DATA)를 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱 전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 것이다. 프로그램 검증 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 페이지 데이터를 읽는다.
리드 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 페이지의 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 컬럼 디코더(124)의 제어에 따라 데이터 입출력 회로(125)로 출력한다.
소거 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 플로팅(floating) 시킬 수 있다.
컬럼 디코더(124)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(125)와 페이지 버퍼 그룹(123) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(125)와 데이터를 주고받을 수 있다.
입출력 회로(125)는 도 2를 참조하여 설명된 메모리 컨트롤러(200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(130)에 전달하거나, 데이터(DATA)를 컬럼 디코더(124)와 주고받을 수 있다.
센싱 회로(126)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(123)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(130) 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRYBIT)를 출력하여 주변 회로들(120)을 제어할 수 있다. 또한, 제어 로직(130)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
도 17은 도 16의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLK1)의 구조를 설명하기 위한 도면이다.
도 17을 참조하면, 메모리 블록(BLK1)은 제1 셀렉트 라인과 제2 셀렉트 라인 사이에 서로 평행하게 배열된 다수의 워드 라인들이 연결될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다. 보다 구체적으로 설명하면, 메모리 블록(BLK1)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 다수의 스트링들(strings; ST)을 포함할 수 있다. 도 3의 비트라인들(BL1~BLn)은 도 2의 제1 내지 제 m 비트라인들(BL1~BLm)일 수 있다. 비트 라인들(BL1~BLn)은 스트링들(ST)에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들(ST)에 공통으로 연결될 수 있다. 스트링들(ST)은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(MC1~MC16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(MC1~MC16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(MC1~MC16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 소스 셀렉트 트랜지스터들(SST)의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들(DST)의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(MC1~MC16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PG)라 할 수 있다. 따라서, 메모리 블록(BLK1)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들(PG)이 포함될 수 있다. 도 17에서, 소스 라인(SL), 소스 선택 라인(SSL), 워드 라인들(WL1~WL16) 및 드레인 선택 라인(DSL)은 도 16의 행라인들(RL)에 포함될 수 있다.
하나의 메모리 셀이 1비트의 데이터를 저장하는 싱글 레벨 셀(single level cell; SLC)인 경우 하나의 물리 페이지(PG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 또한 하나의 메모리 셀이 2 이상의 비트의 데이터를 저장할 수 있다. 이 경우 하나의 물리 페이지(PG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
도 18은 메모리 셀이 저장하는 비트 수에 따른 문턱전압 분포들을 설명하기 위한 도면이다.
도 18을 참조하면, 각 그래프의 가로 축은 문턱전압의 크기, 세로 축은 메모리 셀들의 개수를 나타낸다.
메모리 셀이 1 비트의 데이터를 저장하는 SLC인 경우, 메모리 셀은 제1 프로그램 상태(P1) 또는 제2 프로그램 상태(P2) 중 어느 하나의 상태에 해당하는 문턱전압을 가질 수 있다.
리드 전압(Va1)은 제1 프로그램 상태(P1) 및 제2 프로그램 상태(P2)를 구분하기 위한 전압일 수 있다. 제1 프로그램 상태(P1)를 갖는 메모리 셀은 리드 전압(Va1) 보다 낮은 문턱전압을 가지므로 온셀(On Cell)로 리드될 수 있다. 제2 프로그램 상태(P2)를 갖는 메모리 셀은 리드 전압(Va1) 보다 높은 문턱전압을 가지므로 오프셀(Off Cell)로 리드될 수 있다.
메모리 셀이 2비트의 데이터를 저장하는 MLC인 경우, 메모리 셀은 제1 프로그램 상태 내지 제4 프로그램 상태들(P1~P4) 중 어느 하나의 상태에 해당하는 문턱전압을 가질 수 있다.
제1 내지 제3 리드 전압들(Vb1~Vb3)은 제1 프로그램 상태 내지 제4 프로그램 상태들(P1~P4) 각각을 구분하기 위한 리드 전압들일 수 있다. 제1 리드 전압(Vb1)은 제1 프로그램 상태(P1) 및 제2 프로그램 상태(P2)를 구분하기 위한 리드 전압일 수 있다. 제2 리드 전압(Vb2)은 제2 프로그램 상태(P2) 및 제3 프로그램 상태(P3)를 구분하기 위한 리드 전압일 수 있다. 제3 리드 전압(Vb3)은 제3 프로그램 상태(P3) 및 제4 프로그램 상태(P4)를 구분하기 위한 리드 전압일 수 있다.
메모리 셀이 3비트의 데이터를 저장하는 TLC인 경우, 메모리 셀은 제1 내지 제8 프로그램 상태들(P1~P8) 중 어느 하나의 상태에 해당하는 문턱전압을 가질 수 있다.
제1 내지 제7 리드 전압들(Vc1~Vc7)은 제1 내지 제8 프로그램 상태들(P1~P8) 각각을 구분하기 위한 리드 전압들일 수 있다. 제1 리드 전압(Vc1)은 제1 프로그램 상태(P1) 및 제2 프로그램 상태(P2)를 구분하기 위한 리드 전압일 수 있다. 제2 리드 전압(Vc2)은 제2 프로그램 상태(P2) 및 제3 프로그램 상태(P3)를 구분하기 위한 리드 전압일 수 있다. 마찬가지 방식으로 제7 리드 전압(Vc7)은 제7 프로그램 상태(P7) 및 제8 프로그램 상태(P8)를 구분하기 위한 리드 전압일 수 있다.
메모리 셀이 4비트의 데이터를 저장하는 QLC인 경우, 메모리 셀은 제1 내지 제16 프로그램 상태들(P1~P16) 중 어느 하나의 상태를 가질 수 있다.
제1 내지 제15 리드 전압들(Vd1~Vd15)은 제1 내지 제16 프로그램 상태들(P1~P16)각각을 구분하기 위한 리드 전압들일 수 있다. 제1 리드 전압(Vd1)은 제1 프로그램 상태(P1) 및 제2 프로그램 상태(P2)를 구분하기 위한 리드 전압일 수 있다. 제2 리드 전압(Vd2)은 제2 프로그램 상태(P2) 및 제3 프로그램 상태(P3)를 구분하기 위한 리드 전압일 수 있다. 마찬가지 방식으로 제15 리드 전압(Vd15)은 제15 프로그램 상태(P15) 및 제16 프로그램 상태(P16)를 구분하기 위한 리드 전압일 수 있다.
하나의 메모리 셀이 저장하는 데이터 비트의 개수가 증가할수록, 프로그램 상태들의 개수 및 각 프로그램 상태를 구분하기 위한 리드 전압의 개수가 증가할 수 있다.
도 19는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 19를 참조하면, 메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공할 수 있다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동할 수 있다.
메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 스토리지 장치의 동작을 제어할 수 있다.
프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 어드레스(logical address, LA)를 물리 어드레스(physical address, PA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 어드레스(LA)를 입력 받아, 물리 어드레스(PA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1010)는 리드 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 비휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 20은 본 발명의 실시 예에 따른 스토리지 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 20을 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치 (2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 메모리 컨트롤러(2100)는 도 2를 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자들로 구성될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 20의 메모리 컨트롤러(2100)는 도 1를 참조하여 설명된 메모리 컨트롤러(200)일 수 있다. 또한, 메모리 장치(2200)는 도 1를 참조하여 설명된 메모리 장치(100)에 해당할 수 있다.
도 21은 본 발명의 실시 예에 따른 스토리지 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 21을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
본 발명의 실시 예에 따르면, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력 받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들을 포함할 수 있다.
도 22는 본 발명의 실시 예에 따른 스토리지 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 22를 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 비휘발성 메모리 장치들을 포함할 수 있고, 복수의 비휘발성 메모리 장치들은 도 2를 참조하여 설명된 메모리 장치(100)와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 2를 참조하여 설명된 스토리지 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
50: 스토리지 장치
100: 메모리 장치
111: 터보 라이트 블록
112: 노멀 메모리 블록
200: 메모리 컨트롤러
210: 터보 라이트 제어부
220: 맵 데이터 저장부
230: 메모리 동작 제어부
300: 호스트
310: 터보 라이트 요청 생성부

Claims (31)

  1. 복수의 터보 라이트 블록들 및 복수의 노멀 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    호스트로부터 입력된 쓰기 요청에 포함된 터보 라이트 모드 정보 및 터보 라이트 블록 정보에 따라 상기 쓰기 요청에 대응되는 쓰기 데이터를 저장할 물리 어드레스를 생성하는 터보 라이트 제어부; 및
    상기 쓰기 데이터를 상기 물리 어드레스에 대응되는 메모리 셀들에 저장하도록 상기 메모리 장치를 제어하는 메모리 동작 제어부;를 포함하되,
    상기 터보 라이트 모드 정보는,
    상기 쓰기 데이터를 상기 복수의 터보 라이트 블록들에 저장할 것인지를 나타내는 정보이고,
    상기 터보 라이트 블록 정보는,
    상기 복수의 터보 라이트 블록들 중 상기 쓰기 데이터를 저장할 터보 라이트 블록을 나타내는 정보이고,
    상기 복수의 터보 라이트 블록들은 서로 다른 데이터 비트 수를 저장하도록 프로그램되는 메모리 셀들을 각각 포함하는 메모리 컨트롤러.
  2. 제 1항에 있어서,
    상기 복수의 노멀 메모리 블록들은 상기 복수의 터보 라이트 블록들에 포함된 메모리 셀들 보다 많은 데이터 비트 수를 저장하도록 프로그램 되는 메모리 셀들을 포함하는 메모리 컨트롤러.
  3. 제 1항에 있어서,
    상기 복수의 터보 라이트 블록들에 포함된 메모리 셀들은 싱글 레벨 셀(SLC)로 프로그램 되고, 상기 복수의 노멀 메모리 블록들에 포함된 메모리 셀들은 쿼드러플 레벨 셀(QLC)로 프로그램 되는 메모리 컨트롤러.
  4. 제 1항에 있어서,
    상기 복수의 터보 라이트 블록들 중 어느 하나의 터보 라이트 블록에 포함된 메모리 셀들은 싱글 레벨 셀(SLC), 멀티 레벨 셀(MLC) 또는 트리플 레벨 셀(TLC) 중 어느 하나로 프로그램 되는 메모리 컨트롤러.
  5. 제 1항에 있어서, 상기 복수의 노멀 메모리 블록들에 포함된 메모리 셀들은,
    쿼드러플 레벨 셀(QLC)로 프로그램 되는 메모리 컨트롤러.
  6. 제 1항에 있어서, 상기 터보 라이트 블록 정보는,
    상기 복수의 터보 라이트 블록들 중 상기 쓰기 데이터가 저장될 터보 라이트 블록에 포함된 하나의 메모리 셀에 저장되는 데이터 비트 수에 관한 정보를 포함하는 메모리 컨트롤러.
  7. 제 1항에 있어서,
    상기 복수의 노멀 메모리 블록들 및 상기 복수의 터보 라이트 블록들의 물리 어드레스에 관한 정보를 저장하는 맵 데이터 저장부를 더 포함하는 메모리 컨트롤러.
  8. 제 1항에 있어서, 상기 메모리 동작 제어부는,
    설정 상태의 상기 터보 라이트 모드 정보에 응답하여, 상기 복수의 터보 라이트 블록들 중 어느 하나의 터보 라이트 블록에 상기 쓰기 데이터를 저장하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러.
  9. 제 1항에 있어서, 상기 메모리 동작 제어부는,
    해제 상태의 상기 터보 라이트 모드 정보에 응답하여, 상기 복수의 노멀 메모리 블록들 중 어느 하나의 노멀 메모리 블록에 상기 쓰기 데이터를 저장하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러.
  10. 제 1항에 있어서, 상기 복수의 터보 라이트 블록들에 저장될 수 있는 데이터의 최대 크기는 상기 호스트의 요청에 따라 사전에 미리 설정된 메모리 컨트롤러.
  11. 제 1항에 있어서, 상기 터보 라이트 제어부는,
    상기 호스트로부터 상기 복수의 터보 라이트 블록들 중 대상 블록에 저장된 데이터를 이동시킬 것을 지시하는 터보 라이트 플러쉬 요청을 수신하고, 상기 터보 라이트 플러쉬 요청으로부터 상기 대상 블록을 나타내는 대상 블록 정보를 획득하는 메모리 컨트롤러.
  12. 제 11항에 있어서, 상기 터보 라이트 제어부는,
    상기 터보 라이트 플러쉬 요청으로부터 상기 대상 블록에 저장된 데이터를 저장할 메모리 블록인 저장 블록에 관한 정보인 저장 블록 정보를 획득하는 메모리 컨트롤러.
  13. 제 12항에 있어서, 상기 메모리 동작 제어부는,
    상기 대상 블록에 저장된 데이터를, 상기 저장 블록으로 이동하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러.
  14. 제 12항에 있어서, 상기 메모리 동작 제어부는,
    상기 대상 블록에 저장된 데이터를 리드하고, 리드된 데이터를 상기 저장 블록에 프로그램하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러.
  15. 제 12항에 있어서, 상기 대상 블록에 포함된 메모리 셀이 저장할 수 있는 데이터 비트 수는, 상기 저장 블록에 포함된 메모리 셀이 저장할 수 있는 데이터 비트 수와 상이한 메모리 컨트롤러.
  16. 제 11항에 있어서, 상기 대상 블록 정보는,
    상기 대상 블록에 포함된 메모리 셀에 저장되는 데이터 비트 수에 관한 정보를 포함하는 메모리 컨트롤러.
  17. 제 12항에 있어서, 상기 저장 블록 정보는,
    상기 저장 블록에 포함된 메모리 셀이 저장할 수 있는 데이터 비트 수에 관한 정보를 포함하는 메모리 컨트롤러.
  18. 제 1항에 있어서, 상기 복수의 터보 라이트 블록들은,
    상기 호스트의 요청에 따라 미리 결정된 용량에 대응되는 만큼 할당된 메모리 블록들인 메모리 컨트롤러.
  19. 제 1항에 있어서, 상기 복수의 터보 라이트 블록들은,
    설정 상태의 상기 터보 라이트 모드 정보를 포함하는 쓰기 요청이 입력될 때마다 할당되는 메모리 컨트롤러.
  20. 복수의 터보 라이트 블록들 및 복수의 노멀 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
    호스트로부터 쓰기 요청을 수신하는 단계;
    상기 쓰기 요청에 포함된 터보 라이트 모드 정보 및 터보 라이트 블록 정보에 따라 상기 쓰기 요청에 대응되는 쓰기 데이터를 저장할 물리 어드레스를 생성하는 단계; 및
    상기 쓰기 데이터를 상기 복수의 터보 라이트 블록들 및 상기 복수의 노멀 메모리 블록들 중 상기 물리 어드레스에 대응되는 어느 하나의 블록에 저장하도록 상기 메모리 장치를 제어하는 단계를 포함하되,
    상기 터보 라이트 모드 정보는,
    상기 쓰기 데이터를 상기 복수의 터보 라이트 블록들에 저장할 것인지를 나타내는 정보이고,
    상기 터보 라이트 블록 정보는,
    상기 복수의 터보 라이트 블록들 중 상기 쓰기 데이터를 저장할 터보 라이트 블록을 나타내는 정보이고,상기 복수의 터보 라이트 블록들은 서로 다른 데이터 비트 수를 저장하도록 프로그램 되는 메모리 셀들을 각각 포함하는 메모리 컨트롤러의 동작 방법.
  21. 제 20항에 있어서, 상기 터보 라이트 블록 정보는,
    상기 복수의 터보 라이트 블록들 중 상기 쓰기 데이터가 저장될 터보 라이트 블록에 포함된 하나의 메모리 셀에 저장되는 데이터 비트 수에 관한 정보를 포함하는 메모리 컨트롤러의 동작 방법.
  22. 제 20항에 있어서, 상기 메모리 장치를 제어하는 단계는,
    설정 상태의 상기 터보 라이트 모드 정보에 응답하여, 상기 복수의 터보 라이트 블록들 중 어느 하나의 터보 라이트 블록에 상기 쓰기 데이터를 저장하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법.
  23. 제 20항에 있어서, 상기 메모리 장치를 제어하는 단계는,
    해제 상태의 상기 터보 라이트 모드 정보에 응답하여, 상기 복수의 노멀 메모리 블록들 중 어느 하나의 노멀 메모리 블록에 상기 쓰기 데이터를 저장하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법.
  24. 제 20항에 있어서,
    상기 호스트로부터 상기 복수의 터보 라이트 블록들 중 대상 블록에 저장된 데이터를 이동시킬 것을 지시하는 터보 라이트 플러쉬 요청을 수신하는 단계; 및
    상기 터보 라이트 플러쉬 요청으로부터 상기 대상 블록을 나타내는 대상 블록 정보를 획득하는 단계를 더 포함하는 메모리 컨트롤러의 동작 방법.
  25. 제 24항에 있어서,
    상기 터보 라이트 플러쉬 요청으로부터 상기 대상 블록에 저장된 데이터를 저장할 메모리 블록인 저장 블록에 관한 정보인 저장 블록 정보를 획득하는 단계를 더 포함하는 메모리 컨트롤러의 동작 방법.
  26. 제 24항에 있어서, 상기 대상 블록 정보는,
    상기 대상 블록에 포함된 메모리 셀에 저장되는 데이터 비트 수에 관한 정보를 포함하는 메모리 컨트롤러의 동작 방법.
  27. 제 25항에 있어서, 상기 저장 블록 정보는,
    상기 저장 블록에 포함된 메모리 셀에 저장되는 데이터 비트 수에 관한 정보를 포함하는 메모리 컨트롤러의 동작 방법.
  28. 제 20항에 있어서, 상기 복수의 터보 라이트 블록들은,
    상기 호스트의 요청에 따라 미리 결정된 용량에 대응되는 만큼 할당된 메모리 블록들인 메모리 컨트롤러의 동작 방법.
  29. 제 20항에 있어서, 상기 복수의 터보 라이트 블록들은,
    설정 상태의 상기 터보 라이트 모드 정보를 포함하는 쓰기 요청이 입력될 때마다 할당되는 메모리 컨트롤러의 동작 방법.
  30. 복수의 터보 라이트 블록들 및 복수의 노멀 메모리 블록들을 포함하는 메모리 장치; 및
    호스트로부터 입력되는 쓰기 요청에 응답하여, 상기 복수의 터보 라이트 블록들 및 상기 복수의 노멀 메모리 블록들 중 어느 하나의 블록에 상기 쓰기 요청에 대응되는 데이터를 저장하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러;를 포함하되,
    상기 복수의 터보 라이트 블록들은 서로 다른 데이터 비트 수를 저장하도록 프로그램 되는 메모리 셀들을 각각 포함하는 스토리지 장치.
  31. 제 30항에 있어서, 상기 메모리 컨트롤러는,
    상기 호스트로부터 상기 복수의 터보 라이트 블록들 중 대상 블록에 저장된 데이터를 저장 블록으로 이동시킬 것을 지시하는 터보 라이트 플러쉬 요청을 수신하고, 상기 터보 라이트 플러쉬 요청에 포함된 대상 블록 정보 및 저장 블록 정보에 따라 상기 대상 블록에 저장된 데이터를 상기 저장 블록에 저장하도록 상기 메모리 장치를 제어하는 스토리지 장치.
KR1020190141662A 2019-11-07 2019-11-07 스토리지 장치 및 그 동작 방법 KR102694542B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190141662A KR102694542B1 (ko) 2019-11-07 2019-11-07 스토리지 장치 및 그 동작 방법
US16/925,181 US11360886B2 (en) 2019-11-07 2020-07-09 Storage device and operating method thereof
CN202010821138.3A CN112783432A (zh) 2019-11-07 2020-08-14 存储装置和其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190141662A KR102694542B1 (ko) 2019-11-07 2019-11-07 스토리지 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20210055339A true KR20210055339A (ko) 2021-05-17
KR102694542B1 KR102694542B1 (ko) 2024-08-13

Family

ID=75750264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190141662A KR102694542B1 (ko) 2019-11-07 2019-11-07 스토리지 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11360886B2 (ko)
KR (1) KR102694542B1 (ko)
CN (1) CN112783432A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11681462B2 (en) 2021-01-18 2023-06-20 SK Hynix Inc. Memory system, operating method thereof and computing system

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7490469B2 (ja) * 2020-06-25 2024-05-27 キオクシア株式会社 ストレージデバイス、ストレージシステム及び制御方法
KR20220028897A (ko) * 2020-08-31 2022-03-08 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070010160A (ko) * 2004-04-16 2007-01-22 스펜션 엘엘씨 다중-비트 플래쉬 메모리 디바이스들에서 고성능 기입을위한 방법들 및 시스템들
KR20150125813A (ko) * 2014-04-30 2015-11-10 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 및 읽기 방법들

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035989B1 (en) * 2000-02-16 2006-04-25 Sun Microsystems, Inc. Adaptive memory allocation
KR100771521B1 (ko) 2006-10-30 2007-10-30 삼성전자주식회사 멀티 레벨 셀을 포함하는 플래시 메모리 장치 및 그것의데이터 쓰기 방법
US8806090B2 (en) * 2011-05-31 2014-08-12 Micron Technology, Inc. Apparatus including buffer allocation management and related methods
KR102550343B1 (ko) 2016-07-27 2023-07-03 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 그것의 동작 방법
KR20210016227A (ko) * 2019-08-02 2021-02-15 삼성전자주식회사 빠른 쓰기 및 빠른 읽기를 지원하기 위한 복수의 버퍼 영역들을 포함하는 메모리 장치 및 이를 포함하는 스토리지 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070010160A (ko) * 2004-04-16 2007-01-22 스펜션 엘엘씨 다중-비트 플래쉬 메모리 디바이스들에서 고성능 기입을위한 방법들 및 시스템들
KR20150125813A (ko) * 2014-04-30 2015-11-10 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 및 읽기 방법들

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11681462B2 (en) 2021-01-18 2023-06-20 SK Hynix Inc. Memory system, operating method thereof and computing system

Also Published As

Publication number Publication date
KR102694542B1 (ko) 2024-08-13
CN112783432A (zh) 2021-05-11
US20210141722A1 (en) 2021-05-13
US11360886B2 (en) 2022-06-14

Similar Documents

Publication Publication Date Title
KR102535104B1 (ko) 저장 장치 및 그 동작 방법
US11531492B2 (en) Device and method of operating the same
KR20190107963A (ko) 저장 장치 및 그 동작 방법
KR20210142981A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210012820A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220036468A (ko) 저장 장치 및 그 동작 방법
KR20210055514A (ko) 스토리지 장치 및 그 동작 방법
KR20210017912A (ko) 메모리 컨트롤러 및 그 동작 방법
KR102694542B1 (ko) 스토리지 장치 및 그 동작 방법
KR20220059259A (ko) 메모리 시스템 및 그 동작 방법
KR20210014412A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210062476A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220030090A (ko) 저장 장치 및 그 동작 방법
KR20200114009A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210017909A (ko) 저장 장치 및 그 동작 방법
KR20200099882A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220028332A (ko) 저장 장치 및 그 동작 방법
KR20220020731A (ko) 메모리 장치 및 그 동작 방법
KR102669450B1 (ko) 저장 장치 및 그 동작 방법
KR20210033719A (ko) 메모리 장치 및 그 동작 방법
KR20200136173A (ko) 메모리 장치 및 그 동작 방법
KR20200127758A (ko) 스토리지 장치 및 그 동작 방법
KR20220064101A (ko) 저장 장치 및 그 동작 방법
US11908532B2 (en) Memory device and method of operating the memory device
KR20230139233A (ko) 메모리 컨트롤러 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant