KR20200099882A - 메모리 컨트롤러 및 그 동작 방법 - Google Patents

메모리 컨트롤러 및 그 동작 방법 Download PDF

Info

Publication number
KR20200099882A
KR20200099882A KR1020190018075A KR20190018075A KR20200099882A KR 20200099882 A KR20200099882 A KR 20200099882A KR 1020190018075 A KR1020190018075 A KR 1020190018075A KR 20190018075 A KR20190018075 A KR 20190018075A KR 20200099882 A KR20200099882 A KR 20200099882A
Authority
KR
South Korea
Prior art keywords
mapping data
extended
memory
memory device
information
Prior art date
Application number
KR1020190018075A
Other languages
English (en)
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190018075A priority Critical patent/KR20200099882A/ko
Priority to US16/589,953 priority patent/US11288202B2/en
Priority to CN201911012119.XA priority patent/CN111580744B/zh
Publication of KR20200099882A publication Critical patent/KR20200099882A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로 효율적인 맵핑 데이터를 생성하는 메모리 컨트롤러는, 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 복수의 확장된 맵핑 데이터들을 포함하는 맵 세그먼트가 상기 메모리 장치에 저장되었는지를 나타내는 비트맵 정보를 상기 메모리 장치로부터 수신하는 맵핑 데이터 판단부 및 상기 비트맵 정보를 기초로 상기 복수의 확장된 맵핑 데이터들의 생성에 관한 정보를 출력하는 맵핑 데이터 관리부를 포함하고, 상기 복수의 확장된 맵핑 데이터들 각각은 논리 블록 어드레스와 물리 블록 어드레스 사이의 맵핑 관계를 나타내는 맵핑 정보 및 추가 필드 정보를 포함하는 것을 특징으로 한다.

Description

메모리 컨트롤러 및 그 동작 방법{MEMORY CONTROLLER AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 메모리 컨트롤러 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터, 스마트폰, 스마트패드 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터를 저장하는 장치에 따라, 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치와 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리, 특히 불휘발성 메모리에 데이터를 저장하는 장치를 포함한다.
저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치에 데이터를 저장하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리와 불휘발성 메모리로 구분될 수 있다. 여기서 불휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등을 포함한다.
본 발명의 실시 예는 효율적인 맵핑 데이터의 생성을 위한 메모리 컨트롤러 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 컨트롤러는, 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 복수의 확장된 맵핑 데이터들을 포함하는 맵 세그먼트가 상기 메모리 장치에 저장되었는지를 나타내는 비트맵 정보를 상기 메모리 장치로부터 수신하는 맵핑 데이터 판단부 및 상기 비트맵 정보를 기초로 상기 복수의 확장된 맵핑 데이터들의 생성에 관한 정보를 출력하는 맵핑 데이터 관리부를 포함하고, 상기 복수의 확장된 맵핑 데이터들 각각은 논리 블록 어드레스와 물리 블록 어드레스 사이의 맵핑 관계를 나타내는 맵핑 정보 및 추가 필드 정보를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 메모리 컨트롤러의 동작 방법은, 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서, 호스트로부터 확장된 맵핑 데이터의 생성을 위한 요청을 수신하는 단계, 상기 요청에 기초하여, 복수의 확장된 맵핑 데이터들에 대응하는 맵 세그먼트의 비트맵 정보를 상기 메모리 장치로부터 수신하는 단계, 상기 비트맵 정보를 기초로 비트맵의 생성 여부를 결정하는 단계, 상기 복수의 확장된 맵핑 데이터들을 생성하는 단계 및 상기 복수의 확장된 맵핑 데이터들 각각은 논리 블록 어드레스와 물리 블록 어드레스 사이의 맵핑 관계를 나타내는 맵핑 정보 및 추가 필드를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 메모리 컨트롤러의 동작 방법은, 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서, 확장된 맵핑 데이터를 호스트로 출력하기 위한 요청을 수신하는 단계, 상기 요청에 기초하여, 복수의 확장된 맵핑 데이터들에 대응하는 맵 세그먼트의 비트맵 정보를 상기 메모리 장치로부터 수신하는 단계 및 상기 비트맵 정보를 기초로 상기 복수의 확장된 맵핑 데이터들의 출력 여부를 결정하는 단계를 포함하고, 상기 복수의 확장된 맵핑 데이터들 각각은 논리 블록 어드레스와 물리 블록 어드레스 사이의 맵핑 관계를 나타내는 맵핑 정보 및 추가 필드를 포함하는 것을 특징으로 한다.
본 기술에 따르면, 효율적인 맵핑 데이터의 생성을 위한 메모리 컨트롤러 및 그 동작 방법이 제공된다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 메모리 컨트롤러의 구성을 설명하기 위한 도면이다.
도 3은 호스트의 요청에 따라 생성되는 노멀 맵핑 데이터 및 확장된 맵핑 데이터를 설명하기 위한 도면이다.
도 4는 메모리 장치에 저장되는 비트맵을 설명하기 위한 도면이다.
도 5는 맵 세그먼트에 대응하는 맵핑 데이터들의 생성이 완료된 후 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 6은 비트맵의 업데이트를 설명하기 위한 도면이다.
도 7은 맵 세그먼트에 대응하는 맵핑 데이터들이 이미 생성된 경우, 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 8은 호스트의 요청에 대응하는 맵핑 데이터들을 호스트로 출력하는 방법을 설명하기 위한 도면이다.
도 9는 호스트의 요청에 대응하는 맵핑 데이터들이 존재하지 않는 경우, 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 10은 도 1의 메모리 장치의 구조를 설명하기 위한 블록도이다.
도 11은 도 10의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 12는 도 11의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 13은 도 11의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 14는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 15는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 16은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 17은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 18은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 19는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 20은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트(300)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어할 수 있다.
저장 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.
메모리 컨트롤러(200)는 맵핑 데이터 판단부(210)를 포함할 수 있다. 맵핑 데이터 판단부(210)는 호스트(300)로부터 맵핑 데이터 생성 요청(MG_REQ)을 수신할 수 있다. 맵핑 데이터 생성 요청(MG_REQ)은 확장 맵핑 데이터 요청일 수 있다. 확장 맵핑 데이터 요청은 확장된 맵핑 데이터의 생성 또는 리드를 위한 요청일 수 있다. 확장된 맵핑 데이터는 논리 블록 어드레스(Logical Block Address, LBA) 및 물리 블록 어드레스(Physical Block Address, PBA) 간 맵핑 관계를 나타내는 맵핑 정보 및 추가 필드 정보를 포함할 수 있다. 추가 필드 정보는 논리 블록 어드레스와 물리 블록 어드레스의 맵핑 관계가 업데이트 된 횟수에 관한 정보 및/또는 확장된 맵핑 데이터의 에러 정정을 위한 정보를 포함할 수 있다. 확장된 맵핑 데이터는 핫 데이터 영역의 논리 블록 어드레스(LBA)를 포함하는 데이터일 수 있다. 핫 데이터 영역은 호스트(300)가 논리 블록 어드레스(LBA)에 액세스 하는 빈도에 따라 결정될 수 있다.
맵핑 데이터 판단부(210)는 메모리 컨트롤러(200)의 내부 동작 또는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ)에 기초하여, 복수의 확장된 맵핑 데이터들에 대응하는 맵 세그먼트의 비트맵 정보(BM_INF)를 수신할 수 있다. 구체적으로, 맵핑 데이터 판단부(210)는 메모리 컨트롤러(200)의 내부 동작 또는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ)에 대응하는 확장된 맵핑 데이터가 속하는 맵 세그먼트의 비트맵 정보(BM_INF)를 수신할 수 있다. 하나의 맵 세그먼트는 복수의 확장된 맵핑 데이터들을 포함할 수 있다. 비트맵 정보(BM_INF)는 맵 세그먼트에 관한 정보를 포함할 수 있다. 즉, 맵 세그먼트에 대응되는 복수의 확장된 맵핑 데이터들에 관한 정보를 포함할 수 있다. 구체적으로, 비트맵 정보(BM_INF)는 복수의 확장된 맵핑 데이터들의 생성 완료 여부 및 저장 위치에 관한 정보를 포함할 수 있다. 맵핑 데이터 판단부(210)는 비트맵 정보(BM_INF)를 맵핑 데이터 관리부(220)에 출력할 수 있다.
맵핑 데이터 관리부(220)는 비트맵 정보(BM_INF)를 기초로 복수의 확장된 맵핑 데이터들의 생성 또는 출력 여부를 결정할 수 있다. 또, 맵핑 데이터 관리부(220)는 비트맵 정보(BM_INF)를 기초로 맵핑 데이터 생성 요청(MG_REQ)에 대응하는 응답을 출력할 수 있다.
구체적으로, 호스트(300)로부터 수신된 요청이 복수의 확장된 맵핑 데이터들의 생성을 위한 요청이면, 맵핑 데이터 관리부(220)는 복수의 확장된 맵핑 데이터들을 생성하여 출력할 수 있다. 또는, 호스트(300)로부터 수신된 요청이 복수의 확장된 맵핑 데이터들의 리드를 위한 요청이면, 맵핑 데이터 관리부(220)는 메모리 장치(100)에 저장된 복수의 확장된 맵핑 데이터들을 호스트(300)로 출력할 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
실시 예에서, 메모리 장치(100)는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장 층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치(100)는 물론, 전하 저장 층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
실시 예에서, 메모리 장치(100)에 포함된 각각의 메모리 셀들은 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC)로 구성될 수 있다. 또는 메모리 장치(100)에 포함된 각각의 메모리 셀들은 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 따라, 설정된 동작 전압으로 프로그램 동작 또는 소거 동작을 수행할 수 있다.
메모리 장치(100)는 맵핑 데이터 저장부(130)를 포함할 수 있다. 맵핑 데이터 저장부(130)는 맵핑 데이터 관리부(220)가 생성한 확장된 맵핑 데이터를 수신할 수 있다. 맵핑 데이터 관리부(220)가 생성한 확장된 맵핑 데이터는 메모리 컨트롤러(200)의 내부 동작 또는 호스트(300)의 맵핑 데이터 생성 요청에 따라 생성된 맵핑 데이터일 수 있다. 맵핑 데이터 저장부(130)는 맵핑 데이터 관리부(220)로부터 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 수신할 수 있다. 맵 세그먼트에 대응하는 확장된 맵핑 데이터들의 수는 다양할 수 있다. 즉, 맵핑 데이터 관리부(220)가 맵 세그먼트에 포함된 확장된 맵핑 데이터들을 모두 생성하면, 맵 세그먼트에 포함된 확장된 맵핑 데이터들이 맵핑 데이터 저장부(130)에 저장될 수 있다.
구체적으로, 맵핑 데이터 관리부(220)가 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들을 모두 생성하면, 맵핑 데이터 저장부(130)는 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들을 맵핑 데이터 관리부(220)로부터 수신할 수 있다. 맵핑 데이터 저장부(130)는 수신된 확장된 맵핑 데이터들을 저장할 수 있다.
맵핑 데이터 저장부(130)는 메모리 컨트롤러(200)의 요청에 따라 맵핑 데이터 저장부(130)에 저장된 복수의 확장된 맵핑 데이터들을 출력할 수 있다. 맵핑 데이터 저장부(130)에서 출력되는 복수의 확장된 맵핑 데이터들은 맵 세그먼트에 대응하는 데이터들일 수 있다. 실시 예에서, 하나의 맵 세그먼트에 포함된 복수의 확장된 맵핑 데이터들이 모두 출력되면, 다음 맵 세그먼트에 포함된 복수의 확장된 맵핑 데이터들이 출력될 수 있다.
메모리 장치(100)는 비트맵 저장부(150)를 포함할 수 있다. 비트맵 저장부(150)는 비트맵(Bitmap)을 저장할 수 있다. 비트맵은 맵 세그먼트마다 설정될 수 있다. 즉 복수의 확장된 맵핑 데이들을 포함하는 맵 세그먼트 마다 비트맵이 존재할 수 있다. 비트맵 저장부(150)는 복수의 맵 세그먼트들에 각각 대응하는 판정 비트들을 포함할 수 있다. 메모리 장치(100)의 초기 동작 시, 비트맵 저장부(150)에 판정 비트들이 포함될 수 있다. 판정 비트들은 디폴트값으로 설정될 수 있다. 이후, 맵 세그먼트에 포함되는 맵핑 데이터들이 할당되면, 해당 맵 세그먼트에 대응하는 맵핑 데이터들을 생성한 후, 판정 비트는 업데이트될 수 있다.
비트맵은 판정 비트 및 저장 위치에 관한 정보를 포함할 수 있다. 판정 비트는 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 모두 생성되었는지를 나타내는 비트일 수 있다. 또, 저장 위치는 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 저장된 위치를 나타낼 수 있다.
맵 세그먼트에 대응하는 비트맵이 비트맵 저장부(150)에 저장되지 않은 경우, 비트맵 저장부(150)는 메모리 컨트롤러(200)의 요청에 따라 비트맵을 생성할 수 있다. 초기에 생성된 비트맵은 맵 세그먼트 별로 디폴트값으로 설정될 수 있다. 디폴트값은 “0” 또는 “1”로 설정될 수 있다. 따라서, 메모리 컨트롤러(200)가 호스트(300)의 요청에 대응하는 맵 세그먼트에 포함된 복수의 확장된 맵핑 데이터들을 모두 생성한 경우, 비트맵은 업데이트 될 수 있다. 구체적으로, 판정 비트는 디폴트 값에서 특정값으로 변경될 수 있다. 또, 저장 위치는 복수의 확장된 맵핑 데이터들이 저장된 메모리 블록 및 메모리 블록 내 페이지에 대한 주소를 나타내도록 변경될 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(LBA)(Logical Block Address, LBA)를 입력 받고, 논리 블록 어드레스(LBA)를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(PBA)(Physical Block Address, PBA)로 변환할 수 있다. 또한 메모리 컨트롤러(200)는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 간의 맵핑(mapping) 관계를 구성하는 맵핑 정보를 버퍼 메모리에 저장할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 블록 어드레스(PBA)(Physical Block Address, PBA) 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청 없이, 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
호스트(300)는 호스트 메모리(310)를 포함할 수 있다. 호스트 메모리(310)는 맵핑 데이터 관리부(220)로부터 수신된 복수의 확장된 맵핑 데이터들을 저장할 수 있다. 복수의 확장된 맵핑 데이터들은 호스트(300)의 요청에 따라 메모리 장치(100)에 저장된 데이터들일 수 있다. 구체적으로, 메모리 컨트롤러(200)의 내부 동작 또는 호스트(300)의 맵핑 데이터 생성 요청(MG_REQ)에 기초하여, 복수의 확장된 맵핑 데이터들이 메모리 장치(100)에 저장된 후, 호스트(300)의 맵핑 데이터 리드 요청(MR_REQ)에 기초하여, 메모리 장치(100)에 저장된 복수의 확장 맵핑 데이터들이 호스트 메모리(310)에 저장될 수 있다.
호스트 메모리(310)에 저장되는 복수의 확장된 맵핑 데이터들은 맵 세그먼트 단위로 저장될 수 있다. 맵 세그먼트는 복수의 확장된 맵핑 데이터들에 대응될 수 있다. 즉, 맵 세그먼트는 복수의 확장된 맵핑 데이터들을 포함할 수 있다. 실시 예에서, 하나의 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 호스트 메모리(310)에 저장되면, 다음 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 호스트 메모리(310)에 저장될 수 있다.
도 2는 도 1의 메모리 컨트롤러의 구성을 설명하기 위한 도면이다.
도 2를 참조하면, 도 2의 메모리 컨트롤러(200)는 맵핑 데이터 판단부(210) 및 맵핑 데이터 관리부(220)를 포함할 수 있다.
맵핑 데이터 판단부(210)는 호스트(300)로부터 맵핑 데이터 생성 요청(MG_REQ)을 수신할 수 있다(①). 맵핑 데이터 생성 요청(MG_REQ)은 확장 맵핑 데이터 요청일 수 있다. 확장 맵핑 데이터 요청은 확장된 맵핑 데이터의 생성 또는 리드를 위한 요청일 수 있다. 맵핑 데이터 생성 요청(MG_REQ)은 하나 또는 복수의 확장된 맵핑 데이터들의 생성을 위한 요청일 수 있다. 확장된 맵핑 데이터는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 사이의 맵핑 관계를 나타내는 맵핑 정보 및 추가 필드 정보를 포함할 수 있다. 추가 필드 정보는 확장된 맵핑 데이터의 업데이트 횟수에 관한 정보 및/또는 확장된 맵핑 데이터의 에러 정정을 위한 정보를 포함할 수 있다. 에러 정정을 위한 정보는 에러 정정 비트를 포함할 수 있다. 에러 정정 비트는 패리티 비트(Parity bit)일 수 있다. 패리티 비트(Parity bit)는 정보의 전달 과정에서 오류가 생겼는지를 검사하기 위해 추가된 비트일 수 있다.
맵핑 데이터 판단부(210)는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ)을 기초로 비트맵 요청(BM_REQ)을 메모리 장치(100)에 출력할 수 있다(②). 맵핑 데이터 판단부(210)는 비트맵 요청(BM_REQ)에 대응하는 비트맵 정보(BM_INF)를 수신하여, 확장된 맵핑 데이터의 생성 여부를 결정할 수 있다.
구체적으로, 메모리 컨트롤러(200)의 내부 동작 또는 맵핑 데이터 생성 요청(MG_REQ)에 따른 확장된 맵핑 데이터의 생성 여부를 결정하는 비트맵 정보(BM_INF)를 수신하기 위해, 맵핑 데이터 판단부(210)는 비트맵 요청(BM_REQ)을 메모리 장치(100)에 출력할 수 있다. 비트맵 정보(BM_INF)는 판정 비트 및 저장 위치를 포함할 수 있다. 판정 비트는 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 생성되었음을 나타낼 수 있다. 또, 저장 위치는 호스트(300)의 요청에 대응하는 복수의 확장된 맵핑 데이터들이 메모리 장치(100)에 저장된 주소를 나타낼 수 있다. 비트맵 정보(BM_INF)는 맵 세그먼트 단위로 메모리 장치(100)에 저장될 수 있다. 맵 세그먼트는 복수의 확장된 맵핑 데이터들에 대응하는 단위일 수 있다. 즉 하나의 맵 세그먼트는 복수의 확장된 맵핑 데이터들을 포함할 수 있다. 하나의 맵 세그먼트가 포함하는 확장된 맵핑 데이터들의 수는 다양할 수 있다.
메모리 장치(100)는 맵 세그먼트에 대응하는 비트맵 정보(BM_INF)를 출력할 수 있다(③). 맵 세그먼트는 복수의 확장된 맵핑 데이터들을 포함할 수 있다. 실시 예에서, 맵 세그먼트는 호스트(300)로부터 수신된 요청에 대응하는 확장된 맵핑 데이터를 포함할 수 있다. 다른 실시 예에서, 맵 세그먼트는 메모리 컨트롤러(200) 내부의 동작에 대응하는 확장된 맵핑 데이터를 포함할 수 있다.
비트맵 정보(BM_INF)는 비트맵 저장부(150)에 저장된 비트맵에 관한 정보를 포함할 수 있다. 비트맵은 복수의 맵 세그먼트들 각각에 대응하는 판정 비트를 포함할 수 있다. 판정 비트는 맵 세그먼트에 포함된 복수의 확장된 맵핑 데이터들이 모두 생성되었는지를 나타낼 수 있다. 실시 예에서, 판정 비트는 “0” 또는 “1”일 수 있다.
구체적으로, 맵 세그먼트에 포함된 복수의 맵핑 데이터들 모두가 메모리 장치(100)에 저장되지 않은 경우, 판정 비트는 “0”일 수 있다. 또는, 맵 세그먼트에 포함된 복수의 맵핑 데이터들 모두 메모리 장치(100)에 저장된 경우, 판정 비트는 “1”일 수 있다.
판정 비트가 “0”인 경우, 판정 비트는 “0”에서 “1”로 업데이트 될 수 있다. 다른 실시 에에서, 판정 비트의 디폴트 값이 “1”이면, 맵 세그먼트에 포함된 확장된 맵핑 데이터들이 모두 생성된 후, 판정 비트는 “1”에서 “0”으로 업데이트 될 수 있다.
본 도면에서, 메모리 장치(100)로부터 수신된 비트맵 정보(BM_INF)는 맵 세그먼트에 포함된 복수의 맵핑 데이터들이 모두 저장되지 않은 것을 나타내는 것으로 가정한다. 확장된 맵핑 데이터는 호스트(300)로부터 수신된 요청에 대응하는 맵핑 데이터일 수 있다. 또는 확장된 맵핑 데이터는 호스트(300)의 요청없이 생성되는 맵핑 데이터일 수 있다.
맵핑 데이터 판단부(210)는 메모리 장치(100)로부터 수신된 비트맵 정보(BM_INF)를 기초로 생성 정보(GE_INF)를 출력할 수 있다(④). 생성 정보(GE_INF)는 비트맵 정보(BM_INF)의 생성 및 확장된 맵핑 데이터들의 생성을 위한 정보를 포함할 수 있다.
구체적으로, 비트맵 정보(BM_INF)가 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 모두 생성되지 않음을 나타내는 경우, 맵핑 데이터 판단부(210)는 비트맵을 생성하기 위한 생성 정보(GE_INF)를 출력할 수 있다. 또, 비트맵 정보(BM_INF)가 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 생성되지 않았음을 나타내는 경우, 생성 정보(GE_INF)는 복수의 확장된 맵핑 데이터들을 생성하기 위한 정보를 포함할 수 있다. 반대로, 비트맵 정보(BM_INF)가 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 생성되었음을 나타내는 경우, 생성 정보(GE_INF)는 복수의 확장된 맵핑 데이들이 이미 생성되었음을 나타내기 위한 정보를 포함할 수 있다.
맵핑 데이터 관리부(220)는 맵핑 데이터 판단부(210)로부터 생성 정보(GE_INF)를 수신할 수 있다(④). 맵핑 데이터 관리부(220)는 생성 정보(GE_INF)를 기초로 비트맵 및/또는 확장된 맵핑 데이터들을 생성할 수 있다.
실시 예에서, 메모리 장치(100)로부터 비트맵 정보(BM_INF)를 수신하지 못한 경우, 맵핑 데이터 관리부(220)는 비트맵을 생성하기 위한 비트맵 생성 커맨드(BG_CMD)를 메모리 장치(100)로 출력할 수 있다(⑤). 메모리 장치(100)는 비트맵 생성 커맨드(BG_CMD)에 대응하는 비트맵을 생성할 수 있다. 구체적으로, 메모리 장치(100)는 판정 비트 및 저장 위치를 포함하는 비트맵을 생성할 수 있다. 비트맵이 생성될 때, 판정 비트 및 저장 위치는 디폴트 값을 가질 수 있다. 디폴트 값은 “0” 또는 “1”일 수 있다.
맵핑 데이터 관리부(220)는 비트맵 생성 이후 확장된 맵핑 데이터들을 생성할 수 있다. 구체적으로, 맵핑 데이터 관리부(220)는 맵 세그먼트 단위로 확장된 맵핑 데이터들을 생성할 수 있다. 맵 세그먼트는 복수의 확장된 맵핑 데이터들을 포함할 수 있다. 맵핑 데이터 관리부(220)는 맵 세그먼트에 포함된 복수의 확장된 맵핑 데이터들이 생성되면, 생성된 복수의 확장된 맵핑 데이터들을 메모리 장치(100)로 출력할 수 있다.
도 3은 호스트의 요청에 따라 생성되는 노멀 맵핑 데이터 및 확장된 맵핑 데이터를 설명하기 위한 도면이다.
도 3을 참조하면, 호스트(300)의 요청에 따라 메모리 컨트롤러(200)가 생성하는 맵핑 데이터의 타입은 노멀 맵핑 데이터 및 확장된 맵핑 데이터 중 어느 하나일 수 있다. 도 3의 (a)는 노멀 맵핑 데이터의 예를 나타내고, 도 3의 (b)는 확장된 맵핑 데이터의 예를 나타낸다.
실시 예에서, 노멀 맵핑 데이터는 호스트(300)의 맵핑 데이터 생성 요청(MG_REQ)에 따라 생성될 수 있다. 노멀 맵핑 데이터는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 사이의 맵핑 관계를 나타내는 맵핑 정보를 포함할 수 있다. 노멀 맵핑 데이터는 추가 필드 정보를 포함하지 않을 수 있다.
제1 및 제2 맵핑 데이터(Mapping_DATA1, Mapping_DATA2)는 노멀 맵핑 데이터일 수 있다. 즉, 맵핑 데이터 관리부(220)는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ)을 기초로, 제1 및 제2 맵핑 데이터(Mapping_DATA1, Mapping_DATA2)를 생성할 수 있다. 다른 실시 예에서, 맵핑 데이터 관리부(220)는 더 많은 수의 노멀 맵핑 데이터를 생성할 수 있다.
제1 및 제2 맵핑 데이터(Mapping_DATA1, Mapping_DATA2)는 각각 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 사이의 맵핑 관계를 나타내는 맵핑 정보를 포함할 수 있다. 실시 예에서, 제1 맵핑 데이터(Mapping_DATA1)는 제1 논리 블록 어드레스(LBA1) 및 제1 물리 블록 어드레스(PBA1) 간 맵핑 관계를 나타내는 맵핑 정보를 포함할 수 있다. 제2 맵핑 데이터(Mapping_DATA2)는 제2 논리 블록 어드레스(LBA2) 및 제2 물리 블록 어드레스(PBA2) 간 맵핑 관계를 나타내는 맵핑 정보를 포함할 수 있다.
실시 예에서, 확장된 맵핑 데이터는 메모리 컨트롤러(200)의 내부 동작 또는 호스트(300)의 맵핑 데이터 생성 요청(MG_REQ)에 따라 생성될 수 있다. 맵핑 데이터 생성 요청(MG_REQ)은 핫 데이터 정보를 기초로 호스트(300)로부터 수신될 수 있다. 맵핑 데이터 생성 요청(MG_REQ)은 확장된 맵핑 데이터를 생성하기 위한 요청일 수 있다.
맵핑 데이터 관리부(220)는 맵핑 데이터 생성 요청(MG_REQ)을 기초로 확장된 맵핑 데이터를 생성할 수 있다. 확장된 맵핑 데이터는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 사이의 맵핑 관계를 나타내는 맵핑 정보 및 추가 필드 정보를 포함할 수 있다. 노멀 맵핑 데이터는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 사이의 맵핑 관계를 나타내는 맵핑 정보를 포함할 수 있다. 즉, 확장된 맵핑 데이터는 노멀 맵핑 데이터 및 추가 필드 정보를 포함하는 데이터일 수 있다.
확장된 맵핑 데이터는 호스트(300)로 출력될 수 있다. 호스트(300)는 확장된 맵핑 데이터를 호스트 메모리(310)에 저장할 수 있다. 이후 호스트(300)는 동작 요청과 함께 동작 요청에 대응하는 확장된 맵핑 데이터를 메모리 컨트롤러(200)로 출력할 수 있다. 메모리 컨트롤러(200)는 동작 요청 및 동작 요청에 대응하는 확장된 맵핑 데이터를 기초로 메모리 장치(100)에 수행되는 동작을 제어할 수 있다.
실시 예에서, 제3 및 제4 맵핑 데이터(Mapping_DATA3, Mapping_DATA4)는 확장된 맵핑 데이터일 수 있다. 즉, 맵핑 데이터 관리부(220)는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ)을 기초로, 제3 및 제4 맵핑 데이터(Mapping_DATA3, Mapping_DATA4)를 생성할 수 있다. 다른 실시 예에서, 맵핑 데이터 제어부(230)는 더 많은 수의 확장된 맵핑 데이터를 생성할 수 있다.
제3 및 제4 맵핑 데이터(Mapping_DATA3, Mapping_DATA4)는 각각 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 사이의 맵핑 관계를 나타내는 맵핑 정보 및 추가 필드 정보(k3, k4)를 포함할 수 있다. 실시 예에서, 제3 및 제4 맵핑 데이터(Mapping_DATA3, Mapping_DATA4)는 각각 노멀 맵핑 데이터 및 추가 필드 정보를 포함할 수 있다.
즉, 제3 맵핑 데이터(Mapping_DATA3)는 제3 논리 블록 어드레스(LBA3) 및 제3 물리 블록 어드레스(PBA3) 간 맵핑 관계를 나타내는 맵핑 정보 및 추가 필드 정보(k3)를 포함할 수 있다. 제4 맵핑 데이터(Mapping_DATA4)는 제4 논리 블록 어드레스(LBA4) 및 제4 물리 블록 어드레스(PBA4) 간 맵핑 관계를 나타내는 맵핑 정보 및 추가 필드 정보(k4)를 포함할 수 있다. 제3 및 제4 맵핑 데이터(Mapping_DATA3, Mapping_DATA4)가 포함하는 추가 필드 정보(k3, k4)에는 논리 블록 어드레스와 물리 블록 어드레스의 맵핑 관계가 업데이트 된 횟수 또는 에러 정정을 위한 데이터가 저장될 수 있다. 에러 정정을 위한 데이터는 에러 정정 비트가 포함될 수 있다. 에러 정정 비트는 패리티 비트(Parity bit)일 수 있다. 패리티 비트(Parity bit)는 정보의 전달 과정에서 오류가 생겼는지를 검사하기 위해 추가된 비트일 수 있다.
실시 예에서, 추가 필드 정보에 확장된 맵핑 데이터가 업데이트된 횟수가 저장된 경우, 맵핑 데이터 제어부(230)는 추가 필드 정보에 포함된 데이터를 기초로 메모리 장치(100)에 출력하는 맵핑 데이터를 결정할 수 있다. 실시 예에서, 추가 필드 정보에 확장된 맵핑 데이터의 에러를 정정하기 위한 데이터가 포함된 경우, 메모리 컨트롤러(200)는 추가 필드 정보에 포함된 데이터를 기초로 확장된 맵핑 데이터에 발생한 에러를 정정하기 위한 동작을 수행할 수 있다.
도 4는 메모리 장치에 저장되는 비트맵을 설명하기 위한 도면이다.
도 4를 참조하면, 도 4의 (a)는 메모리 장치(100)에 최초로 저장되는 비트맵을 나타낸다. 도 4의 (b)는 메모리 장치(100)에 저장된 최초의 저장 위치를 나타낸다. 비트맵과 저장 위치는 각각 맵 세그먼트에 대응할 수 있다. 맵 세그먼트는 복수의 확장된 맵핑 데이터들을 포함할 수 있다. 또, HPB(Host Performance Booster) 맵핑 데이터는 복수의 맵 세그먼트들을 포함할 수 있다.
실시 예에서, 메모리 장치(100)에 최초로 저장되는 비트맵에는 판정 비트의 디폴트값이 포함될 수 있다. 판정 비트의 디폴트값은 “0” 또는 “1”일 수 있다. 본 도면에서는, 판정 비트의 디폴트값은 “0”인 것으로 가정한다.
도 4의 (b)는 맵 세그먼트에 포함된 복수의 확장된 맵핑 데이터들이 저장된 초기의 위치를 나타낸 도면이다. 즉, 맵 세그먼트에 포함된 복수의 확장된 맵핑 데이터들의 생성 전, 맵 세그먼트에 대응하는 저장 위치의 값은 디폴트값일 수 있다. 도 4의 (b)에서, 저장 위치의 디폴트값은 “0”인 것으로 가정한다.
실시 예에서, 메모리 장치(100)로부터 비트맵 정보(BM_INF)를 수신하지 못한 경우, 맵핑 데이터 관리부(220)는 비트맵을 생성하기 위한 비트맵 생성 커맨드(BG_CMD)를 메모리 장치(100)로 출력할 수 있다. 도 4의 (a)는 메모리 장치(100)가 비트맵 생성 커맨드(BG_CMD)를 수신하여 생성한 초기의 비트맵을 나타낸다.
구체적으로, 비트맵은 맵 세그먼트 단위로 생성될 수 있다. 도 4는 제1 맵 세그먼트(Map_Segment1) 및 제2 맵 세그먼트(Map_Segment2)에 대응하는 비트맵의 생성 직후를 나타낸다. 다른 실시 예에서, 메모리 장치(100)는 비트맵 생성 커맨드(BG_CMD)를 수신하여, 더 많은 수의 맵 세그먼트들에 대응하는 비트맵들을 생성할 수 있다.
맵 세그먼트는 복수의 확장된 맵핑 데이터들을 포함하는 단위일 수 있다. 구체적으로, 하나의 맵 세그먼트는 적어도 둘 이상의 확장된 맵핑 데이터들을 포함할 수 있다. 실시 예에서, 호스트(300)로부터 수신된 맵핑 데이터의 생성 요청에 대응하는 확장된 맵핑 데이터들의 수를 기초로, 확장된 맵핑 데이터들을 포함하는 맵 세그먼트들이 설정될 수 있다. 즉, 메모리 컨트롤러(200)가 생성해야 하는 확장된 맵핑 데이터들의 수에 따라 맵 세그먼트들이 설정될 수 있다.
실시 예에서, 제1 맵 세그먼트(Map_Segment1) 및 제2 맵 세그먼트(Map_Segment2)에 각각 대응하는 비트맵이 생성될 수 있다. 판정 비트는 메모리 컨트롤러(200)의 내부 동작 또는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ)에 대응하는 확장된 맵핑 데이터들의 생성 여부를 나타낼 수 있다.
비트맵 생성 커맨드(BG_CMD)를 기초로 생성된 비트맵에 포함된 판정 비트는 맨 처음 디폴트 값으로 설정될 수 있다. 디폴트 값은 “0” 또는 “1”일 수 있다. 도 4에서 디폴트 값은 “0”인 것으로 가정한다.
판정 비트는 맵 세그먼트에 대응하는 확장된 맵핑 데이터들이 모두 생성되면 업데이트 될 수 있다. 구체적으로, 맵 세그먼트에 포함된 확장된 맵핑 데이터들이 모두 생성되면, 판정 비트는 “0”에서 “1”로 업데이트 될 수 있다. 다른 실시 에에서, 판정 비트의 디폴트 값이 “1”이면, 맵 세그먼트에 포함된 확장된 맵핑 데이터들이 모두 생성된 후, 판정 비트는 “1”에서 “0”으로 업데이트 될 수 있다.
실시 예에서, 맵 세그먼트에 대응하는 저장 위치가 메모리 장치에 저장될 수 있다. 저장 위치는 비휘발성 메모리에 저장될 수 있다. 저장 위치는 메모리 컨트롤러(200) 내부 동작 또는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ)에 대응하는 확장된 맵핑 데이터들이 저장된 주소를 나타낼 수 있다. 확장된 맵핑 데이터들이 저장된 주소는 메모리 블록 및 메모리 블록 내 페이지의 주소를 나타낼 수 있다.
저장 위치는 맵 세그먼트에 포함된 복수의 확장된 맵핑 데이터들이 저장된 위치를 나타낼 수 있다. 저장 위치는 맵 세그먼트에 포함된 복수의 확장된 맵핑 데이터들이 모두 생성되면 업데이트 될 수 있다.
실시 예에서, 비트맵 생성 커맨드(BG_CMD)를 기초로 생성된 저장 위치는 디폴트 값으로 설정될 수 있다. 디폴트 값은 “0” 또는 “1”일 수 있다. 도 4의 (b)에서 디폴트 값은 “0”인 것으로 가정한다. 이후, 맵 세그먼트에 대응하는 확장된 맵핑 데이터들이 모두 생성되면, 저장 위치가 업데이트 될 수 있다.
구체적으로, 맵 세그먼트에 포함된 확장된 맵핑 데이터들이 모두 생성되면, 저장 위치는 확장된 맵핑 데이터들이 저장된 메모리 블록 및 메모리 블록 내 페이지의 주소로 업데이트 될 수 있다. 즉, 저장 위치는 메모리 셀 어레이에 포함된 복수의 메모리 블록들 중 확장된 맵핑 데이터들이 저장된 메모리 블록의 위치 및 메모리 블록 내 페이지의 위치에 관한 정보를 포함할 수 있다.
도 5는 맵 세그먼트에 대응하는 맵핑 데이터들의 생성이 완료된 후 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 5를 참조하면, 메모리 컨트롤러(200)는 맵핑 데이터 관리부(220)를 포함할 수 있다. 본 도면에서, 메모리 컨트롤러(200)에 포함된 맵핑 데이터 판단부(210)는 생략된 것으로 가정한다.
도 5는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ) 또는 메모리 컨트롤러(200)의 내부 동작에 대응하는 복수의 확장된 맵핑 데이터들을 생성한 이후의 동작을 나타낸다. 실시 예에서, 맵핑 데이터 관리부(220)는 맵 세그먼트 단위로 확장된 맵핑 데이터들을 생성할 수 있다. 맵핑 데이터 관리부(220)는 맵 세그먼트에 포함된 복수의 확장된 맵핑 데이터들을 생성하면 복수의 확장된 맵핑 데이터들을 메모리 장치(100)에 저장하기 위한 동작을 수행할 수 있다.
실시 예에서, 맵핑 데이터 관리부(220)는 맵 세그먼트 프로그램 커맨드(MSP_CMD)를 메모리 장치(100)에 출력할 수 있다. 맵 세그먼트 프로그램 커맨드(MSP_CMD)는 맵핑 데이터 관리부(220)가 생성한 복수의 확장된 맵핑 데이터들을 메모리 장치(100)에 저장하기 위한 커맨드일 수 있다.
구체적으로, 맵핑 데이터 관리부(220)는 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들의 생성이 완료되면 맵 세그먼트 프로그램 커맨드(MSP_CMD)를 메모리 장치(100)에 출력할 수 있다. 즉, 맵 세그먼트에 포함된 확장된 맵핑 데이터들의 생성이 완료될 때 마다, 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 메모리 장치(100)에 저장하기 위한 커맨드를 출력할 수 있다. 실시 예에서, 하나의 맵 세그먼트에 포함된 확장된 맵핑 데이터들의 생성이 완료되면, 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 메모리 장치(100)에 저장하고, 이후 맵핑 데이터 관리부(220)는 다음 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 생성할 수 있다.
실시 예에서, 맵핑 데이터 관리부(220)는 비트맵 프로그램 커맨드(BMP_CMD)를 메모리 장치(100)에 출력할 수 있다. 비트맵 프로그램 커맨드(BMP_CMD)는 맵 세그먼트 프로그램 커맨드(MSP_CMD)에 대응하는 확장된 맵핑 데이터들이 모두 메모리 장치(100)에 저장된 후 출력될 수 있다. 즉, 비트맵 프로그램 커맨드(BMP_CMD)는 맵 세그먼트 프로그램 커맨드(MSP_CMD) 출력 이후 출력될 수 있다. 메모리 장치(100)는 비트맵 프로그램 커맨드(BMP_CMD)를 수신하여, 비트맵을 업데이트 할 수 있다.
구체적으로, 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 모두 저장되었음을 나타내기 위해, 비트맵이 업데이트 될 수 있다. 메모리 장치(100)가 비트맵 프로그램 커맨드(BMP_CMD)를 수신하면, 메모리 장치(100)에 저장된 맵 세그먼트에 대응하는 비트맵이 업데이트 될 수 있다. 실시 예에서, 비트맵에 포함된 판정 비트가 디폴트 값에서 특정 값으로 업데이트 될 수 있다. 또, 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 저장된 위치 정보가 업데이트 될 수 있다.
맵핑 데이터 관리부(220)는 메모리 장치(100)에 저장된 비트맵이 업데이트 되면, 메모리 컨트롤러(200)의 내부 동작 또는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ)에 따른 복수의 확장된 맵핑 데이터들의 생성이 완료되었음을 나타내는 응답을 호스트(300)로 출력할 수 있다. 즉, 하나의 맵 세그먼트에 대응하는 확장된 맵핑 데이터들이 모두 생성될 때 마다, 해당 응답을 호스트(300)로 출력할 수 있다. 맵핑 데이터 관리부(220)가 출력하는 응답은 생성 완료 응답(GC_RES)일 수 있다. 호스트(300)는 생성 완료 응답(GC_RES)을 수신한 후, 메모리 장치(100)에 저장된 복수의 확장된 맵핑 데이터를 리드하기 위한 요청을 메모리 컨트롤러(200)에 출력할 수 있다.
도 6은 비트맵의 업데이트를 설명하기 위한 도면이다.
도 6을 참조하면, 도 6의 (a)는 맵 세그먼트에 대응하는 판정 비트를 포함하는 비트맵을 도시한다. 도 6의 (b)는 메모리 장치(100)에 저장된 맵 세그먼트에 대응하는 저장 위치를 도시한다. 맵 세그먼트는 복수의 확장된 맵핑 데이터들을 포함할 수 있다. 또, HPB(Host Performance Booster) 맵핑 데이터는 복수의 맵 세그먼트들을 포함할 수 있다.
실시 예에서, 메모리 컨트롤러(200) 내부 동작 또는 호스트(300)로부터 맵핑 데이터 생성 요청(MG_REQ)을 수신하여, 맵 세그먼트에 포함된 복수의 확장된 맵핑 데이터들이 생성될 수 있다.
실시 예에서, 메모리 컨트롤러(200)의 내부 동작 또는 호스트(300)로부터 수신된 요청에 대응하는 확장된 맵핑 데이터가 메모리 장치(100)에 저장되지 않은 경우, 확장된 맵핑 데이터를 생성하기 위한 맵 세그먼트가 설정될 수 있다. 맵 세그먼트의 수는 맵 세그먼트에 최대로 포함될 수 있는 확장된 맵핑 데이터들의 수에 따라 결정될 수 있다. 즉, 맵 세그먼트의 수는 호스트(300)로부터 수신된 요청에 따라 생성해야 할 확장된 맵핑 데이터들의 수에 따라 결정될 수 있다.
맵 세그먼트에 대응하는 확장된 맵핑 데이터들의 수는 다양할 수 있다. 본 도면에서는 하나의 맵 세그먼트에 대응하는 확장된 맵핑 데이터들의 수는 4개인 것으로 가정한다. 따라서, 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ)에 따라 생성해야 할 확장된 맵핑 데이터들의 수가 8개면, 맵 세그먼트의 수는 2개로 설정될 수 있다.
맵핑 데이터 관리부(220)는 맵핑 데이터 판단부(210)로부터 생성 정보(GE_INF)를 수신하여 확장된 맵핑 데이터들을 생성할 수 있다. 생성 정보(GE_INF)는 메모리 컨트롤러(200)의 내부 동작 또는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ)에 대응하는 확장된 맵핑 데이터들이 메모리 장치(100)에 저장되지 않았다는 정보를 포함할 수 있다. 생성 정보(GE_INF)에 기초하여, 맵핑 데이터 관리부(220)는 메모리 컨트롤러(200)의 내부 동작 또는 맵핑 데이터 생성 요청(MG_REQ)에 대응하는 확장된 맵핑 데이터들을 생성할 수 있다.
실시 예에서, 메모리 컨트롤러(200)의 내부 동작 또는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ)은 복수의 맵핑 데이터들을 순차적으로 생성하는 요청일 수 있다. 다양한 실시 예에서, 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ)은 무작위의 맵핑 데이터를 생성하기 위한 요청일 수 있다. 호스트(300)로부터 수신된 요청이 무작위 맵핑 데이터의 생성을 위한 요청인 경우, 요청받은 순서대로, 확장된 맵핑 데이터들의 생성을 위한 맵 세그먼트들이 설정될 수 있다.
맵핑 데이터 관리부(220)는 제1 맵 세그먼트(Map_Segment1)에 대응하는 확장된 맵핑 데이터들을 생성할 수 있다. 제1 맵 세그먼트(Map_Segment1)에 대응하는 복수의 맵핑 데이터들을 생성한 후, 제2 맵 세그먼트(Map_Segment2)에 대응하는 복수의 맵핑 데이터들이 생성될 수 있다.
맵핑 데이터 관리부(220)가 제1 맵 세그먼트(Map_Segment1)에 대응하는 확장된 맵핑 데이터들을 모두 생성하면, 비트맵이 업데이트 될 수 있다. 구체적으로, 제1 맵 세그먼트(Map_Segment1)에 대응하는 확장된 맵핑 데이터들이 모두 생성되면, 맵핑 데이터 관리부(220)는 제1 맵 세그먼트(Map_Segment1)에 대응하는 확장된 맵핑 데이터들을 메모리 장치(100)에 저장하기 위한 맵 세그먼트 프로그램 커맨드(MSP_CMD)를 메모리 장치(100)에 출력할 수 있다.
제1 맵 세그먼트(Map_Segment1)에 대응하는 확장된 맵핑 데이터들이 모두 메모리 장치(100)에 저장되면, 제1 맵 세그먼트(Map_Segment1)에 대응하는 비트맵을 업데이트 하기 위해, 맵핑 데이터 관리부(220)는 비트맵 프로그램 커맨드(BMP_CMD)를 메모리 장치(100)에 출력할 수 있다. 메모리 장치(100)는 비트맵 프로그램 커맨드(BMP_CMD)를 수신하여, 비트맵을 업데이트할 수 있다. 실시 예에서, 비트맵에 포함된 판정 비트 및 저장 위치가 업데이트 될 수 있다.
판정 비트는 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 모두 생성되었는지 나타내는 비트일 수 있다. 또, 저장 위치는 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 저장된 위치를 나타낼 수 있다.
도 6의 (a)를 참조하면, 제1 맵 세그먼트(Map_Segment1)에 대응하는 확장된 맵핑 데이터들이 모두 생성되었음을 나타내기 위해, 판정 비트는 디폴트 값에서 특정 값으로 변경될 수 있다.
구체적으로, 도 6의 (a)에서, 판정 비트의 디폴트값은 “0”이기 때문에, 제1 맵 세그먼트(Map_Segment1)에 대응하는 복수의 맵핑 데이터들이 모두 생성된 후, 제1 맵 세그먼트(Map_Segment1)에 대응하는 판정 비트가 “1”로 업데이트 될 수 있다.
또, 도 6의 (b)를 참조하면, 제1 맵 세그먼트(Map_Segment1)에 대응하는 확장된 맵핑 데이터들의 저장 위치가 업데이트 될 수 있다. 저장 위치는 디폴트 값인 “0”에서 제1 맵 세그먼트(Map_Segment1)에 대응하는 확장된 맵핑 데이터들이 저장된 주소로 업데이트 될 수 있다. 도 6에서, 제1 맵 세그먼트(Map_Segment1)에 대응하는 확장된 맵핑 데이터들이 저장된 주소는 제0 메모리 블록(Block0)의 제1 페이지(Page1)로 가정한다.
맵핑 데이터 관리부(220)는 제1 맵 세그먼트(Map_Segment1)에 대응하는 확장된 맵핑 데이터들이 모두 생성되어 메모리 장치(100)에 저장되고, 비트맵이 업데이트 된 후, 제2 맵 세그먼트(Map_Segment2)에 대응하는 확장된 맵핑 데이터들을 생성할 수 있다.
도 6의 (a) 및 (b)에서, 제2 맵 세그먼트(Map_Segment2)에 대응하는 확장된 맵핑 데이터들이 모두 생성되기 전인 것으로 가정한다. 비트맵에 포함된 판정 비트 및 저장 위치에 관한 정보는 디폴트 값(0)으로 설정될 수 있다. 제2 맵 세그먼트(Map_Segment2)에 대응하는 확장된 맵핑 데이터들이 모두 생성되면, 제2 맵 세그먼트(Map_Segment2)에 대응하는 비트맵이 업데이트 될 수 있다.
실시 예에서, 맵핑 데이터 관리부(220)가 메모리 컨트롤러(200)의 내부 동작 또는 호스트(300)의 요청에 따라 확장된 맵핑 데이터를 생성하는 중에 저장 장치(50)가 파워 슬립 모드로 동작할 수 있다. 파워 슬립 모드는 저장 장치(50)가 저 전력 상태로 동작하는 것을 의미할 수 있다. 저장 장치(50)가 파워 슬립 모드로 동작하면, 맵핑 데이터 관리부(220)가 생성 중인 확장된 맵핑 데이터들이 소멸될 수 있다. 그러나, 맵 세그먼트에 대응하는 확장된 맵핑 데이터들이 생성될 때 마다, 확장된 맵핑 데이터들이 메모리 장치(100)에 저장되기 때문에, 맵핑 데이터 관리부(220)는 메모리 장치(100)에 저장된 확장된 맵핑 데이터들을 제외한 확장된 맵핑 데이터들을 생성할 수 있다.
실시 예에서, 저장 장치(50)가 파워 슬립 모드로 동작 시, 맵핑 데이터 관리부(220)가 생성 중이던 제2 맵 세그먼트(Map_Segment2)에 포함된 맵핑 데이터들이 소멸될 수 있다. 그러나, 제1 맵 세그먼트(Map_Segment1)에 대응하는 복수의 맵핑 데이터들이 모두 생성되어 메모리 장치(100)에 저장되었기 때문에, 맵핑 데이터 관리부(220)는 제2 세그먼트에 대응하는 확장된 맵핑 데이터들만 생성할 수 있다. 즉, 맵핑 데이터 관리부(220)는 제1 맵 세그먼트(Map_Segment1)에 대응하는 확장된 맵핑 데이터들의 생성을 생략할 수 있다.
따라서, 저장 장치(50)의 파워 슬립 모드가 종료되면, 맵핑 데이터 관리부(220)는 메모리 장치(100)에 저장된 비트맵에 관한 비트맵 정보(BM_INF)를 수신하여, 비트맵에 포함된 판정 비트를 기초로 확장된 맵핑 데이터의 생성 여부를 결정할 수 있다.
즉, 비트맵의 판정 비트는 맵 세그먼트에 대응하는 확장된 맵핑 데이터들이 모두 생성되었는지 여부를 나타내기 때문에, 맵핑 데이터 관리부(220)는 판정 비트를 기초로 확장된 맵핑 데이터들의 생성 여부를 결정할 수 있다. 결과적으로, 맵 세그먼트에 포함된 확장된 맵핑 데이터들의 생성이 완료되지 않은 경우, 해당 맵 세그먼트에 포함된 확장된 맵핑 데이터들이 다시 생성될 수 있다.
따라서, 맵핑 데이터 관리부(220)가 제2 맵 세그먼트(Map_Segment2)에 포함된 복수의 맵핑 데이터들을 다시 생성한 후, 제2 맵 세그먼트(Map_Segment2)에 대응하는 비트맵이 업데이트 될 수 있다.
도 7은 맵 세그먼트에 대응하는 맵핑 데이터들이 이미 생성된 경우, 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 2 및 도 7을 참조하면, 메모리 컨트롤러(200)는 맵핑 데이터 판단부(210) 및 맵핑 데이터 관리부(220)를 포함할 수 있다. 도 7은 메모리 컨트롤러(200)의 내부 동작 또는 호스트(300)의 맵핑 데이터 생성 요청(MG_REQ)에 대응하는 확장된 맵핑 데이터들이 메모리 장치(100)에 이미 저장된 경우 메모리 컨트롤러(200)의 동작을 나타낸다.
맵핑 데이터 판단부(210)는 호스트(300)로부터 맵핑 데이터 생성 요청(MG_REQ)을 수신할 수 있다(①). 맵핑 데이터 생성 요청(MG_REQ)은 확장된 맵핑 데이터를 생성하기 위한 요청일 수 있다. 맵핑 데이터 생성 요청(MG_REQ)은 복수의 확장된 맵핑 데이터들의 생성을 위한 요청일 수 있다. 확장된 맵핑 데이터는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 사이의 맵핑 관계를 나타내는 맵핑 정보 및 추가 필드 정보를 포함할 수 있다. 추가 필드 정보는 논리 블록 어드레스와 물리 블록 어드레스의 맵핑 관계가 업데이트 된 횟수에 관한 정보 및/또는 확장된 맵핑 데이터의 에러 정정을 위한 정보를 포함할 수 있다. 에러 정정을 위한 정보는 에러 정정 비트를 포함할 수 있다. 에러 정정 비트는 패리티 비트(Parity bit)일 수 있다. 패리티 비트(Parity bit)는 정보의 전달 과정에서 오류가 생겼는지를 검사하기 위해 추가된 비트일 수 있다.
맵핑 데이터 판단부(210)는 메모리 컨트롤러(200)의 내부 동작 또는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ)을 기초로 메모리 장치(100)로 비트맵 요청(BM_REQ)을 출력할 수 있다(②). 맵핑 데이터 판단부(210)는 비트맵 요청(BM_REQ)에 대응하는 비트맵 정보(BM_INF)를 수신할 수 있다(③). 맵핑 데이터 판단부(210)는 비트맵 정보(BM_INF)를 수신하여, 확장된 맵핑 데이터의 생성 여부를 결정할 수 있다.
실시 예에서, 비트맵 정보(BM_INF)는 맵 세그먼트에 대응하는 비트맵에 관한 정보를 포함할 수 있다. 맵 세그먼트는 복수의 확장된 맵핑 데이터들에 대응될 수 있다. 즉, 맵 세그먼트는 복수의 확장된 맵핑 데이터들을 포함할 수 있다. 따라서, 비트맵 정보(BM_INF)는 메모리 컨트롤러(200)의 내부 동작 또는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ)에 대응하는 확장된 맵핑 데이터들을 포함하는 적어도 하나 이상의 맵 세그먼트에 대응하는 정보를 포함할 수 있다.
비트맵 정보(BM_INF)는 맵 세그먼트에 대응하는 판정 비트 및 저장 위치에 관한 정보를 포함할 수 있다. 판정 비트는 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 모두 생성되었는지 여부를 나타내는 비트일 수 있다. 또, 저장 위치는 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 저장된 주소를 나타낼 수 있다.
맵 세그먼트에 대응하는 비트맵에 관한 정보가 메모리 장치(100)에 저장되지 않은 경우, 비트맵 정보(BM_INF)는 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 모두 생성되지 않음을 나타낼 수 있다. 맵 세그먼트에 대응하는 비트맵에 관한 정보가 메모리 장치(100)에 저장된 경우, 맵핑 데이터 판단부(210)는 판정 비트 및 저장 위치에 관한 정보를 포함하는 비트맵 정보(BM_INF)를 수신할 수 있다.
도 7에서, 메모리 컨트롤러(200)의 내부 동작 또는 호스트(300)의 맵핑 데이터 생성 요청(MG_REQ)에 대응하는 확장된 맵핑 데이터들이 이미 메모리 장치(100)에 저장된 것으로 가정한다. 따라서, 메모리 장치(100)로 출력되는 비트맵 정보(BM_INF)에는 확장된 맵핑 데이터들에 대응하는 적어도 하나 이상의 맵 세그먼트의 비트맵은 확장된 맵핑 데이터들이 메모리 장치(100)에 저장되었음을 나타내는 정보를 포함할 수 있다. 구체적으로, 판정 비트는 특정값을 가질 수 있고, 저장 위치에 관한 정보는 확장된 맵핑 데이터들이 저장된 주소에 관한 정보를 포함할 수 있다.
맵핑 데이터 판단부(210)는 메모리 장치(100)로부터 수신된 비트맵 정보(BM_INF)를 기초로 생성 정보(GE_INF)를 출력할 수 있다(④). 실시 예에서, 생성 정보(GE_INF)는 메모리 컨트롤러(200)의 내부 동작 또는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ)에 대응하는 확장된 맵핑 데이터들이 이미 생성되었다는 정보를 포함할 수 있다. 즉, 생성 정보(GE_INF)는 맵핑 데이터 관리부(220)가 호스트(300)의 요청에 대응하는 확장된 맵핑 데이터들의 생성을 하지 않는다는 정보를 포함할 수 있다.
맵핑 데이터 관리부(220)가 맵핑 데이터 판단부(210)로부터 생성 정보(GE_INF)를 수신하면, 맵핑 데이터 관리부(220)는 생성 완료 응답(GC_RES)을 호스트(300)로 출력할 수 있다(⑤). 실시 예에서, 생성 정보(GE_INF)는 메모리 컨트롤러(200)의 내부 동작 또는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ)에 대응하는 확장된 맵핑 데이터들이 모두 생성되었음을 나타내는 정보를 포함할 수 있다. 맵핑 데이터 관리부(220)는 호스트(300)로부터 수신된 요청에 대응하는 확장된 맵핑 데이터들을 모두 생성하였음을 나타내는 생성 완료 응답(GC_RES)을 호스트(300)로 출력할 수 있다.
호스트(300)는 맵핑 데이터 관리부(220)로부터 생성 완료 응답(GC_RES)을 수신한 후, 맵핑 데이터 생성 요청(MG_REQ)에 따라 생성된 확장된 맵핑 데이터들의 리드 요청을 메모리 컨트롤러(200)에 출력할 수 있다.
도 8은 호스트의 요청에 대응하는 맵핑 데이터들을 호스트로 출력하는 방법을 설명하기 위한 도면이다.
도 2 및 도 8을 참조하면, 메모리 컨트롤러(200)는 맵핑 데이터 판단부(210) 및 맵핑 데이터 관리부(220)를 포함할 수 있다. 도 8에서, 맵핑 데이터 판단부(210)는 호스트(300)로부터 수신된 맵핑 데이터 리드 요청(MR_REQ)에 대응하는 확장된 맵핑 데이터가 메모리 장치(100)에 저장되었는지 여부를 판단할 수 있다. 맵핑 데이터 관리부(220)는 호스트(300)의 맵핑 데이터 리드 요청(MR_REQ)에 대응하는 확장된 맵핑 데이터들을 메모리 장치(100)로부터 수신하여 호스트(300)로 출력할 수 있다.
실시 예에서, 맵핑 데이터 판단부(210)는 호스트(300)로부터 맵핑 데이터 리드 요청(MR_REQ)을 수신할 수 있다(①). 맵핑 데이터 리드 요청(MR_REQ)은 메모리 장치(100)에 저장된 확장된 맵핑 데이터들을 리드하기 위한 요청일 수 있다. 확장된 맵핑 데이터는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 사이의 맵핑 관계를 나타내는 맵핑 정보 및 추가 필드 정보를 포함할 수 있다. 추가 필드 정보는 확장된 맵핑 데이터의 업데이트 횟수에 관한 정보 및/또는 확장된 맵핑 데이터의 에러 정정을 위한 정보를 포함할 수 있다.
맵핑 데이터 판단부(210)는 호스트(300)로부터 수신된 맵핑 데이터 리드 요청(MR_REQ)을 기초로 메모리 장치(100)로 비트맵 요청(BM_REQ)을 출력할 수 있다(②). 맵핑 데이터 판단부(210)는 비트맵 요청(BM_REQ)에 대응하는 비트맵 정보(BM_INF)를 수신할 수 있다(③). 맵핑 데이터 판단부(210)는 비트맵 정보(BM_INF)를 기초로 확장된 맵핑 데이터의 출력 여부를 결정할 수 있다.
실시 예에서, 비트맵 정보(BM_INF)는 맵 세그먼트에 대응하는 비트맵에 관한 정보를 포함할 수 있다. 맵 세그먼트는 복수의 확장된 맵핑 데이터들에 대응할 수 있다. 즉, 맵 세그먼트는 복수의 확장된 맵핑 데이터들을 포함할 수 있다. 비트맵 정보(BM_INF)는 맵 세그먼트에 대응하는 판정 비트 및 저장 위치에 관한 정보를 포함할 수 있다. 판정 비트는 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 모두 생성되었는지 나타내는 비트일 수 있다. 또, 저장 위치는 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 저장된 위치를 나타낼 수 있다.
맵 세그먼트에 대응하는 비트맵 정보(BM_INF)가 메모리 장치(100)에 저장되지 않은 경우, 비트맵 정보(BM_INF)에 포함된 판정 비트는 “0”일 수 있다. 맵 세그먼트에 대응하는 비트맵 정보(BM_INF)가 메모리 장치(100)에 저장된 경우, 맵핑 데이터 판단부(210)는 업데이트된 판정 비트 및 맵 세그먼트에 포함된 복수의 확장된 맵핑 데이터들이 저장된 저장 위치에 관한 정보를 포함하는 비트맵 정보(BM_INF)를 수신할 수 있다.
실시 예에서, 메모리 장치(100)에 저장된 비트맵 정보(BM_INF)는 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 모두 생성되기 전 또는 모두 생성된 후의 정보를 포함할 수 있다.
구체적으로, 맵 세그먼트에 대응하는 확장된 맵핑 데이터들이 모두 생성되기 전인 경우, 비트맵 정보(BM_INF)는 디폴트 값의 판정 비트 및 저장 위치 정보를 포함할 수 있다. 맵 세그먼트에 대응하는 확장된 맵핑 데이터들이 모두 생성된 후인 경우, 비트맵 정보(BM_INF)는 특정 값의 판정 비트 및 확장된 맵핑 데이터들이 저장된 주소에 관한 정보를 포함하는 저장 위치에 관한 정보를 포함할 수 있다.
도 8에서, 호스트(300)의 맵핑 데이터 리드 요청(MR_REQ)에 대응하는 확장된 맵핑 데이터들이 모두 메모리 장치(100)에 저장된 것으로 가정한다. 따라서, 맵핑 데이터 판단부(210)는 확장된 맵핑 데이터들이 포함된 적어도 하나 이상의 맵 세그먼트에 대응하는 비트맵에 관한 정보를 수신할 수 있다. 이 때, 적어도 하나 이상의 맵 세그먼트에 대응하는 비트맵은 특정 값의 판정 비트 및 확장된 맵핑 데이터들이 저장된 주소에 관한 정보를 포함할 수 있다.
맵핑 데이터 판단부(210)는 메모리 장치(100)로부터 수신된 비트맵 정보(BM_INF)를 기초로 생성 정보(GE_INF)를 출력할 수 있다(④). 생성 정보(GE_INF)는 호스트(300)로부터 수신된 요청에 대응하는 확장된 맵핑 데이터들의 저장 여부를 나타내는 정보를 포함할 수 있다.
맵핑 데이터 관리부(220)는 맵핑 데이터 판단부(210)로부터 생성 정보(GE_INF)를 수신할 수 있다. 맵핑 데이터 관리부(220)는 생성 정보(GE_INF)를 수신하여, 호스트(300)의 요청에 대응하는 확장된 맵핑 데이터들을 출력할 수 있다. 호스트(300)의 맵핑 데이터 리드 요청(MR_REQ)에 대응하는 확장된 맵핑 데이터들이 모두 메모리 장치(100)에 저장된 경우, 생성 정보(GE_INF)는 확장된 맵핑 데이터들이 모두 생성되었음을 나타내는 판정 비트에 관한 정보를 포함할 수 있다. 또, 생성 정보(GE_INF)는 해당 확장된 맵핑 데이터들이 저장된 주소를 나타내는 저장 위치에 관한 정보를 포함할 수 있다.
실시 예에서, 맵핑 데이터 관리부(220)는 호스트(300)의 맵핑 데이터 리드 요청(MR_REQ)에 대응하는 확장된 맵핑 데이터들을 출력하기 위한 맵핑 데이터 리드 커맨드(MDR_CMD)를 메모리 장치(100)에 출력할 수 있다(⑤). 맵핑 데이터 리드 커맨드(MDR_CMD)는 생성 정보(GE_INF)를 기초로 결정될 수 있다.
즉, 생성 정보(GE_INF)가 호스트(300)의 요청에 대응하는 확장된 맵핑 데이터들이 모두 저장되었음을 나타내는 정보를 포함하면, 맵핑 데이터 관리부(220)는 맵핑 데이터 리드 커맨드(MDR_CMD)를 메모리 장치(100)로 출력할 수 있다. 맵핑 데이터 관리부(220)는 맵핑 데이터 리드 커맨드(MDR_CMD)와 함께 확장된 맵핑 데이터들이 저장된 주소를 메모리 장치(100)로 출력할 수 있다.
실시 예에서, 맵핑 데이터 관리부(220)는 메모리 장치(100)로부터 확장된 맵핑 데이터를 수신할 수 있다(⑥). 실시 예에서, 맵핑 데이터 관리부(220)는 메모리 장치(100)로부터 복수의 확장된 맵핑 데이터들을 수신할 수 있다.
구체적으로, 맵핑 데이터 관리부(220)는 맵핑 데이터 리드 커맨드(MDR_CMD)에 대응하는 확장된 맵핑 데이터들을 메모리 장치(100)로부터 수신할 수 있다. 맵핑 데이터 관리부(220)는 맵 세그먼트 단위로 확장된 맵핑 데이터들을 수신할 수 있다. 즉, 맵핑 데이터 관리부(220)는 메모리 장치(100)로부터 확장된 맵핑 데이터들을 수신할 때, 하나의 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 모두 수신한 후, 다음 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 수신할 수 있다.
맵핑 데이터 관리부(220)는 메모리 장치(100)로부터 수신된 확장된 맵핑 데이터들을 호스트(300)로 출력할 수 있다(⑦). 맵핑 데이터 관리부(220)는 호스트(300)로부터 수신된 맵핑 데이터 리드 요청(MR_REQ)에 대응하는 확장된 맵핑 데이터들을 호스트(300)로 출력할 수 있다. 맵핑 데이터 관리부(220)는 맵 세그먼트 단위로 확장된 맵핑 데이터들을 호스트(300)로 출력할 수 있다. 즉, 맵핑 데이터 관리부(220)는 메모리 장치(100)로부터 수신될 때와 동일하게, 하나의 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 모두 출력한 후, 다음 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 호스트(300)로 출력할 수 있다.
실시 예에서, 호스트(300)는 맵핑 데이터 관리부(220)로부터 수신된 확장된 맵핑 데이터들을 호스트 메모리(310)에 저장할 수 있다. 호스트 메모리(310)에 저장되는 확장된 맵핑 데이터들은 맵 세그먼트 단위일 수 있다. 즉, 호스트(300)는 맵핑 데이터 관리부(220)로부터 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 수신하여, 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 호스트 메모리(310)에 저장할 수 있다. 호스트(300)는 하나의 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 저장한 후 다음 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 저장할 수 있다.
도 9는 호스트의 요청에 대응하는 맵핑 데이터들이 존재하지 않는 경우, 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 2 및 도 9를 참조하면, 메모리 컨트롤러(200)는 맵핑 데이터 판단부(210) 및 맵핑 데이터 관리부(220)를 포함할 수 있다. 도 9에서, 맵핑 데이터 판단부(210)는 호스트(300)로부터 수신된 맵핑 데이터 리드 요청(MR_REQ)에 대응하는 확장된 맵핑 데이터가 메모리 장치(100)에 저장되었는지를 판단할 수 있다. 맵핑 데이터 관리부(220)는 호스트(300)의 맵핑 데이터 리드 요청(MR_REQ)에 대응하는 응답을 호스트(300)로 출력할 수 있다.
실시 예에서, 맵핑 데이터 판단부(210)는 호스트(300)로부터 맵핑 데이터 리드 요청(MR_REQ)을 수신할 수 있다(①). 맵핑 데이터 리드 요청(MR_REQ)은 메모리 장치(100)에 저장된 확장된 맵핑 데이터들을 리드하기 위한 요청일 수 있다. 확장된 맵핑 데이터는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 사이의 맵핑 관계를 나타내는 맵핑 정보 및 추가 필드 정보를 포함할 수 있다. 추가 필드 정보는 논리 블록 어드레스와 물리 블록 어드레스의 맵핑 관계가 업데이트 된 횟수에 관한 정보 및/또는 확장된 맵핑 데이터의 에러 정정을 위한 정보를 포함할 수 있다. 에러 정정을 위한 정보는 에러 정정 비트를 포함할 수 있다. 에러 정정 비트는 패리티 비트(Parity bit)일 수 있다. 패리티 비트(Parity bit)는 정보의 전달 과정에서 오류가 생겼는지를 검사하기 위해 추가된 비트일 수 있다.
맵핑 데이터 판단부(210)는 호스트(300)로부터 수신된 맵핑 데이터 리드 요청(MR_REQ)을 기초로 메모리 장치(100)로 비트맵 요청(BM_REQ)을 출력할 수 있다(②). 맵핑 데이터 판단부(210)는 비트맵 요청(BM_REQ)에 대응하는 비트맵 정보(BM_INF)를 수신할 수 있다(③). 맵핑 데이터 판단부(210)는 비트맵 정보(BM_INF))를 기초로 확장된 맵핑 데이터의 출력 여부를 결정할 수 있다.
실시 예에서, 비트맵 정보(BM_INF)는 맵 세그먼트에 대응하는 비트맵에 관한 정보를 포함할 수 있다. 맵 세그먼트는 복수의 확장된 맵핑 데이터들에 대응할 수 있다. 즉, 맵 세그먼트는 복수의 확장된 맵핑 데이터들을 포함할 수 있다. 비트맵 정보(BM_INF)는 맵 세그먼트에 대응하는 판정 비트 및 저장 위치에 관한 정보를 포함할 수 있다. 판정 비트는 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 모두 생성되었는지 나타내는 비트일 수 있다. 또, 저장 위치는 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 저장된 위치를 나타낼 수 있다.
맵 세그먼트에 대응하는 비트맵 정보(BM_INF)가 메모리 장치(100)에 저장되지 않은 경우, 비트맵 정보(BM_INF)는 디폴트값의 판정 비트 및 저장 위치를 포함할 수 있다. 맵 세그먼트에 대응하는 비트맵 정보(BM_INF)가 메모리 장치(100)에 저장된 경우, 맵핑 데이터 판단부(210)는 업데이트된 판정 비트 및 저장 위치에 관한 정보를 포함하는 비트맵 정보(BM_INF)를 수신할 수 있다.
도 9에서, 호스트(300)의 맵핑 데이터 리드 요청(MR_REQ)에 대응하는 확장된 맵핑 데이터들의 일부 또는 전부가 메모리 장치(100)에 저장되지 않은 것으로 가정한다. 따라서, 맵핑 데이터 판단부(210)는 디폴트값의 판정 비트 및 저장 위치가 포함된 비트맵 정보(BM_INF) 또는 확장된 맵핑 데이터들 중 일부가 포함된 맵 세그먼트에 대응하는 비트맵에 관한 정보를 수신할 수 있다. 이때, 확장된 맵핑 데이터들 중 일부가 포함된 맵 세그먼트에 대응하는 비트맵은 특정 값의 판정 비트 및 확장된 맵핑 데이터들이 저장된 주소에 관한 정보를 포함할 수 있다.
맵핑 데이터 판단부(210)는 메모리 장치(100)로부터 수신된 비트맵 정보(BM_INF)를 기초로 생성 정보(GE_INF)를 출력할 수 있다(④). 생성 정보(GE_INF)는 호스트(300)로부터 수신된 요청에 대응하는 확장된 맵핑 데이터들의 저장 여부를 나타내는 정보를 포함할 수 있다.
맵핑 데이터 관리부(220)는 맵핑 데이터 판단부(210)로부터 생성 정보(GE_INF)를 수신할 수 있다. 맵핑 데이터 관리부(220)는 생성 정보(GE_INF)를 수신하여, 호스트(300)의 요청에 대응하는 확장된 맵핑 데이터들을 출력할 수 있다. 그러나 도 9에서, 맵핑 데이터 리드 요청(MR_REQ)에 대응하는 확장된 맵핑 데이터들의 전부 또는 일부가 메모리 장치(100)에 저장되지 않았기 때문에, 맵핑 데이터 판단부(210)는 호스트(300)의 요청에 대응하는 확장된 맵핑 데이터들의 생성이 완료되지 않았는 정보를 포함하는 생성 정보(GE_INF)를 출력할 수 있다.
맵핑 데이터 관리부(220)가 맵핑 데이터 판단부(210)로부터 생성 정보(GE_INF)를 수신하면, 맵핑 데이터 관리부(220)는 생성 미완료 응답(GNC_RES)을 호스트(300)로 출력할 수 있다. 실시 예에서, 생성 정보(GE_INF)는 메모리 컨트롤러(200)의 내부 동작 또는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ)에 대응하는 확장된 맵핑 데이터들이 모두 생성되지 않았음을 나타내는 정보를 포함할 수 있다. 맵핑 데이터 관리부(220)는 호스트(300)로부터 수신된 요청에 대응하는 확장된 맵핑 데이터들이 전부 생성되지 않았음을 나타내는 생성 미완료 응답(GNC_RES)을 호스트(300)로 출력할 수 있다(⑤).
호스트(300)는 맵핑 데이터 관리부(220)로부터 생성 미완료 응답(GNC_RES)을 수신한 후, 아직 생성되지 않은 확장된 맵핑 데이터들의 생성을 위한 맵핑 데이터 생성 요청(MG_REQ)을 출력할 수 있다. 맵핑 데이터 관리부(220)는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ)을 기초로 확장된 맵핑 데이터들을 생성할 수 있다.
도 10은 도 1의 메모리 장치의 구조를 설명하기 위한 블록도이다.
도 10을 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(125)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결되고, 비트 라인들(BL1~BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성(nonvolatile) 메모리 셀들이다.
메모리 셀 어레이(110)에 포함된 복수의 메모리 셀들은 그 용도에 따라 복수의 블록들로 구분되어 사용될 수 있다. 메모리 장치(100)를 제어하기 위해서 필요한 다양한 설정 정보들인 시스템 정보은 복수의 블록들에 저장될 수 있다.
제 1 내지 제 z 메모리 블록들(BLK1~BLKz) 각각은 복수의 셀 스트링들을 포함한다. 제 1 내지 제 m 셀 스트링들은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)에 연결된다. 제 1 내지 제 m 셀 스트링들 각각은 드레인 선택 트랜지스터, 직렬 연결된 복수의 메모리 셀들 및 소스 선택 트랜지스터를 포함한다. 드레인 선택 트랜지스터(DST)는 드레인 선택 라인(DSL)에 연결된다. 제 1 내지 제 n 메모리 셀들은 각각 제 1 내지 제 n 워드 라인들에 연결된다. 소스 선택 트랜지스터(SST)는 소스 선택 라인(SSL)에 연결된다. 드레인 선택 트랜지스터(DST)의 드레인 측은 해당 비트 라인에 연결된다. 제 1 내지 제 m 셀 스트링들의 드레인 선택 트랜지스터들은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)에 연결된다. 소스 선택 트랜지스터(SST)의 소스 측은 공통 소스 라인(CSL)에 연결된다. 실시 예로서, 공통 소스 라인(CSL)은 제 1 내지 제 z 메모리 블록들(BLK1~BLKz)에 공통 연결될 수 있다. 드레인 선택 라인(DSL), 제 1 내지 제 n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL)은 행 라인들(RL)에 포함된다. 드레인 선택 라인(DSL), 제 1 내지 제 n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL)은 어드레스 디코더(121)에 의해 제어된다. 공통 소스 라인(CSL)은 제어 로직(125)에 의해 제어된다. 제 1 내지 제 m 비트 라인들(BL1~BLm)은 읽기 및 쓰기 회로(123)에 의해 제어된다.
주변 회로(120)는 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 제어 로직(125)을 포함한다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(121)는 제어 로직(125)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(125)을 통해 어드레스(ADDR)를 수신한다.
실시 예로서, 메모리 장치(100)의 프로그램 동작 및 읽기 동작은 페이지 단위로 수행된다.
프로그램 및 읽기 동작 시에, 제어 로직(125)이 수신한 어드레스(ADDR)는 블록 어드레스 및 행 어드레스를 포함할 것이다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 하나의 메모리 블록을 선택한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 행 어드레스에 따라 전압 발생기(122)로부터 제공받은 전압들을 행 라인들(RL)에 인가하여 선택된 메모리 블록의 하나의 워드 라인을 선택한다.
소거 동작 시에 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 하나의 메모리 블록을 선택한다. 소거 동작은 하나의 메모리 블록 전체 또는 일부에 대해서 수행될 수 있다.
부분 소거 동작 시에 어드레스(ADDR)는 블록 및 행 어드레스들을 포함할 것이다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 하나의 메모리 블록을 선택한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 행 어드레스들을 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 행 어드레스들에 따라 전압 발생기(122)로부터 제공받은 전압들을 행 라인들(RL)들에 인가하여 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택한다.
실시 예로서, 어드레스 디코더(121)는 블록 디코더, 워드라인 디코더 및 어드레스 버퍼 등을 포함할 수 있다.
전압 발생기(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 전압 발생기(122)는 제어 로직(125)의 제어에 응답하여 동작한다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 발생기(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 예를 들면, 전압 발생기(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(125)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다. 생성된 복수의 전압들은 어드레스 디코더(121)에 의해 선택된 워드 라인들에 인가된다.
프로그램 동작 시에, 전압 발생기(122)는 고전압의 프로그램 펄스 및 프로그램 펄스보다 낮은 패스 펄스를 생성할 것이다. 읽기 동작 시에, 전압 발생기(122)는 리드전압 및 리드전압보다 높은 패스전압을 생성할 것이다. 소거 동작 시에, 전압 발생기(122)는 소거 전압을 생성할 것이다.
읽기 및 쓰기 회로(123)는 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어 로직(125)의 제어에 응답하여 동작한다.
제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터를 통신한다. 프로그램 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트 라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱 전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 것이다. 프로그램 검증 동작 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트 라인들(BL1~BLm)을 통해 페이지 데이터를 읽는다.
읽기 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트 라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 데이터 입출력 회로(124)로 출력한다. 소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트 라인들(BL)을 플로팅(floating) 시킬 수 있다.
실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(125)의 제어에 응답하여 동작한다. 프로그램 시에, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다.
제어 로직(125)은 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)에 연결된다. 제어 로직(125)은 메모리 장치(100)의 전반적인 동작을 제어할 수 있다. 제어 로직(125)은 외부 컨트롤러로부터 커맨드(CMD) 및 어드레스(ADDR)를 수신한다. 제어 로직(125)은 커맨드(CMD)에 응답하여 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)를 제어하도록 구성된다.
도 11은 도 10의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 11을 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 3차원 구조를 가질 수 있다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다. 각 메모리 블록의 구조는 도 12 및 도 13을 참조하여 더 상세히 설명된다.
도 12는 도 11의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 12를 참조하면, 메모리 블록(BLKa)은 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m)을 포함한다. 실시 예로서, 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 'U'자형으로 형성될 수 있다. 메모리 블록(BLKa) 내에서, 행 방향(즉 +X 방향)으로 m개의 셀 스트링들이 배열된다. 도 12에서, 열 방향(즉 +Y 방향)으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 유사한 구조를 가질 수 있다. 실시 예로서, 선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막을 포함할 수 있다. 실시 예로서, 채널층을 제공하기 위한 필라(pillar)가 각 셀 스트링(each cell string)에 제공될 수 있다. 실시 예로서, 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 셀 스트링에 제공될 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCp) 사이에 연결된다.
실시 예로서, 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 행 방향으로 신장되는 소스 선택 라인에 연결되고, 상이한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 상이한 소스 선택 라인들에 연결된다. 도 12에서, 제 1 행의 셀 스트링들(CS11~CS1m)의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결되어 있다. 제 2 행의 셀 스트링들(CS21~CS2m)의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결되어 있다.
다른 실시 예로서, 셀 스트링들(CS11~CS1m, CS21~CS2m)의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결된다.
제 1 내지 제 n 메모리 셀들(MC1~MCn)은 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)은 +Z 방향과 역방향으로 순차적으로 배열되며, 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 직렬 연결된다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 +Z 방향으로 순차적으로 배열되며, 파이프 트랜지스터(PT)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 연결된다. 각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트 라인과 메모리 셀들(MCp+1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11~CS1m)의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21~CS2m)의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
열 방향으로 배열되는 셀 스트링들은 열 방향으로 신장되는 비트 라인에 연결된다. 도 12에서, 제 1 열의 셀 스트링들(CS11, CS21)은 제 1 비트 라인(BL1)에 연결되어 있다. 제 m 열의 셀 스트링들(CS1m, CS2m)은 제 m 비트 라인(BLm)에 연결되어 있다.
행 방향으로 배열되는 셀 스트링들 내에서 동일한 워드 라인에 연결되는 메모리 셀들은 하나의 페이지를 구성한다. 예를 들면, 제 1 행의 셀 스트링들(CS11~CS1m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 하나의 페이지를 구성한다. 제 2 행의 셀 스트링들(CS21~CS2m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 다른 하나의 페이지를 구성한다. 드레인 선택 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 셀 스트링들이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 것이다.
다른 실시 예로서, 제 1 내지 제 m 비트 라인들(BL1~BLm) 대신 이븐 비트 라인들 및 오드 비트 라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 짝수 번째 셀 스트링들은 이븐 비트 라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 홀수 번째 셀 스트링들은 오드 비트 라인들에 각각 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCp) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MCp+1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKa)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKa)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKa)의 크기는 감소하는 반면 메모리 블록(BLKa)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱 전압을 가질 수 있다. 메모리 블록(BLKa)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱 전압은 각각의 더미 메모리 셀들에 연결된 더미 워드 라인들에 인가되는 전압을 제어함으로써, 더미 메모리 셀들은 요구되는 문턱 전압을 가질 수 있다.
도 13은 도 11의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 13을 참조하면 메모리 블록(BLKb)은 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m')을 포함한다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은 +Z 방향을 따라 신장된다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은, 메모리 블록(BLK1') 하부의 기판(미도시) 위에 적층된, 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn) 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결된다. 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결된다. 제 1 행에 배열된 셀 스트링들(CS11'~CS1m')의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결된다. 제 2 행에 배열된 셀 스트링들(CS21'~CS2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결된다. 다른 실시 예로서, 셀 스트링들(CS11'~CS1m', CS21'~CS2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들의 드레인 선택 트랜지스터들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
결과적으로, 각 셀 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 13의 메모리 블록(BLKb)은 도 12의 메모리 블록(BLKa)과 유사한 등가 회로를 갖는다.
다른 실시 예로서, 제 1 내지 제 m 비트 라인들(BL1~BLm) 대신 이븐 비트 라인들 및 오드 비트 라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 짝수 번째 셀 스트링들은 이븐 비트 라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 홀수 번째 셀 스트링들은 오드 비트 라인들에 각각 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCn) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MC1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKb)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKb)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKb)의 크기는 감소하는 반면 메모리 블록(BLKb)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱 전압을 가질 수 있다. 메모리 블록(BLKb)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱 전압은 각각의 더미 메모리 셀들에 연결된 더미 워드 라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱 전압을 가질 수 있다.
도 14는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 14를 참조하면, S1401 단계에서, 맵핑 데이터 관리부(220)는 맵핑 데이터 생성을 시작할 수 있다. 맵핑 데이터 관리부(220)는 호스트(300)로부터 맵핑 데이터 생성 요청(MG_REQ)을 수신하거나 또는 메모리 컨트롤러(200)의 내부 동작에 따라 맵핑 데이터를 생성을 시작할 수 있다.
실시 예에서, 맵핑 데이터 판단부(210)는 호스트(300)로부터 맵핑 데이터 생성 요청(MG_REQ)을 수신할 수 있다. 맵핑 데이터 생성 요청(MG_REQ)은 확장 맵핑 데이터 요청일 수 있다. 확장 맵핑 데이터 요청은 확장된 맵핑 데이터의 생성 또는 리드를 위한 요청일 수 있다. 확장된 맵핑 데이터는 논리 블록 어드레스(Logical Block Address, LBA) 및 물리 블록 어드레스(Physical Block Address, PBA) 간 맵핑 관계를 나타내는 맵핑 정보 및 추가 필드 정보를 포함할 수 있다.
S1403 단계에서, 맵핑 데이터 판단부(210)는 메모리 장치(100)로부터 비트맵 정보(BM_INF)를 확인할 수 있다. 구체적으로, 맵핑 데이터 판단부(210)는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ) 또는 메모리 컨트롤러(200)의 내부 동작을 기초로 비트맵 요청(BM_REQ)을 메모리 장치(100)에 출력할 수 있다. 맵핑 데이터 판단부(210)는 비트맵 요청(BM_REQ)에 대응하는 비트맵 정보(BM_INF)를 수신하여, 확장된 맵핑 데이터의 생성 여부를 결정할 수 있다.
S1405 단계에서, 맵핑 데이터 판단부(210)는 판정 비트가 “0”인지 판단할 수 있다. 즉, 맵핑 데이터 판단부(210)는 판정 비트가 디폴트 값을 포함하는지를 판단할 수 있다. 판정 비트는 비트맵에 포함된 비트일 수 있다. 판정 비트는 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 모두 생성되었는지를 나타내는 비트일 수 있다.
맵핑 데이터 판단부(210)는 메모리 장치(100)로부터 비트맵 정보(GE_INF)를 수신하여, 확장된 맵핑 데이터가 메모리 장치(100)에 저장되었는지 판단할 수 있다. 판정 비트가 “0”이 아니면, 즉 “1”이면 S1407 단계로 진행한다. 판정 비트가 “0”이면 S1409 단계로 진행한다.
S1407 단계에서, 맵핑 데이터 관리부(220)는 생성 완료 응답(GC_RES)을 호스트(300)에 출력할 수 있다. 구체적으로, 비트맵 정보(GE_INF)에 포함된 판정 비트가 “0”이 아니면, 즉 디폴트 값이 아니면, 비트맵 정보(GE_INF)는 확장된 맵핑 데이터들이 모두 생성되어 메모리 장치(100)에 저장되었음을 나타낼 수 있다. 확장된 맵핑 데이터들이 모두 생성되면, 맵핑 데이터 관리부(220)는 맵핑 데이터를 생성할 필요가 없기 때문에, 맵핑 데이터 관리부(220)는 생성 완료 응답(GC_RES)을 호스트(300)로 출력할 수 있다.
결과적으로, 맵핑 데이터 관리부(220)가 맵핑 데이터 판단부(210)로부터 생성 정보(GE_INF)를 수신하면, 맵핑 데이터 관리부(220)는 생성 완료 응답(GC_RES)을 호스트(300)로 출력할 수 있다. 생성 정보(GE_INF)는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ) 또는 메모리 컨트롤러(200)의 내부 동작에 대응하는 확장된 맵핑 데이터들이 모두 생성되었음을 나타내는 정보를 포함할 수 있다.
S1409 단계에서, 맵핑 데이터 관리부(220)는 맵핑 데이터를 생성할 수 있다. 맵핑 데이터 관리부(220)가 생성하는 맵핑 데이터는 확장된 맵핑 데이터일 수 있다. 실시 예에서, 맵핑 데이터 관리부(220)는 맵 세그먼트 단위로 확장된 맵핑 데이터들을 생성할 수 있다. 맵 세그먼트는 복수의 확장된 맵핑 데이터들을 포함할 수 있다. 맵핑 데이터 관리부(220)는 맵 세그먼트에 포함된 복수의 확장된 맵핑 데이터들이 생성되면, 생성된 복수의 확장된 맵핑 데이터들을 메모리 장치(100)로 출력할 수 있다.
S1411 단계에서, 맵핑 데이터 관리부(220)는 맵 세그먼트 프로그램 커맨드(MSP_CMD)를 메모리 장치(100)에 출력할 수 있다. 맵 세그먼트 프로그램 커맨드(MSP_CMD)는 맵핑 데이터 관리부(220)가 생성한 복수의 확장된 맵핑 데이터들을 메모리 장치(100)에 저장하기 위한 커맨드일 수 있다.
구체적으로, 맵핑 데이터 관리부(220)는 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들의 생성이 완료되면 맵 세그먼트 프로그램 커맨드(MSP_CMD)를 메모리 장치(100)에 출력할 수 있다. 즉, 맵 세그먼트에 포함된 확장된 맵핑 데이터들의 생성이 완료될 때 마다, 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 메모리 장치(100)에 저장하기 위한 커맨드를 출력할 수 있다. 실시 예에서, 하나의 맵 세그먼트에 포함된 확장된 맵핑 데이터들의 생성이 완료되면, 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 메모리 장치(100)에 저장하고, 이후 맵핑 데이터 관리부(220)는 다음 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 생성할 수 있다.
S1413 단계에서, 실시 예에서, 맵핑 데이터 관리부(220)는 비트맵 프로그램 커맨드(BMP_CMD)를 메모리 장치(100)에 출력할 수 있다. 비트맵 프로그램 커맨드(BMP_CMD)는 맵 세그먼트 프로그램 커맨드(MSP_CMD)에 대응하는 확장된 맵핑 데이터들이 모두 메모리 장치(100)에 저장된 후 출력될 수 있다. 즉, 비트맵 프로그램 커맨드(BMP_CMD)는 맵 세그먼트 프로그램 커맨드(MSP_CMD) 출력 이후 출력될 수 있다. 메모리 장치(100)는 비트맵 프로그램 커맨드(BMP_CMD)를 수신하여, 비트맵을 업데이트 할 수 있다.
구체적으로, 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 모두 저장되었음을 나타내기 위해, 비트맵이 업데이트 될 수 있다. 메모리 장치(100)가 비트맵 프로그램 커맨드(BMP_CMD)를 수신하면, 메모리 장치(100)에 저장된 맵 세그먼트에 대응하는 비트맵이 업데이트 될 수 있다. 실시 예에서, 비트맵에 포함된 판정 비트가 디폴트 값에서 특정 값으로 업데이트 될 수 있다. 또, 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 저장된 위치 정보가 업데이트 될 수 있다.
도 15는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 15를 참조하면, S1501 단계에서, 맵핑 데이터 관리부(220)는 맵 세그먼트에 포함된 맵핑 데이터의 생성을 개시할 수 있다. 구체적으로 맵 세그먼트는 복수의 맵핑 데이터들을 포함할 수 있다. 맵 세그먼트가 포함하는 복수의 맵핑 데이터들은 메모리 컨트롤러(200)의 내부 동작 또는 호스트(300)의 맵핑 데이터 생성 요청(MG_REQ)에 따라 생성해야 할 확장된 맵핑 데이터들일 수 있다.
실시 예에서, 확장된 맵핑 데이터는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 사이의 맵핑 관계를 나타내는 맵핑 정보 및 추가 필드 정보를 포함할 수 있다. 추가 필드 정보는 논리 블록 어드레스와 물리 블록 어드레스의 맵핑 관계가 업데이트 된 횟수에 관한 정보 및/또는 확장된 맵핑 데이터의 에러 정정을 위한 정보를 포함할 수 있다. 에러 정정을 위한 정보는 에러 정정 비트를 포함할 수 있다. 에러 정정 비트는 패리티 비트(Parity bit)일 수 있다. 패리티 비트(Parity bit)는 정보의 전달 과정에서 오류가 생겼는지를 검사하기 위해 추가된 비트일 수 있다.
S1503 단계에서, 저장 장치(50)는 현재 동작 상태가 파워 슬립 모드로 동작하고 있는지를 판단할 수 있다. 파워 슬립 모드는 저장 장치(50)가 저 전력 상태로 동작하는 것을 의미할 수 있다. 저장 장치(50)가 파워 슬립 모드로 동작하면, 맵핑 데이터 관리부(220)가 생성 중인 확장된 맵핑 데이터들이 소멸될 수 있다. 저장 장치(50)의 현재 동작 상태가 파워 슬립 모드인 경우, S1505 단계로 진행한다.
S1505 단계에서, 맵핑 데이터 관리부(220)는 맵핑 데이터의 생성을 중단할 수 있다. 즉, 저장 장치(50)가 저 전력 상태로 동작하게 되면, 맵핑 데이터 관리부(220)는 맵핑 데이터의 생성을 중단할 수 있다. 저장 장치(50)가 파워 슬립 모드인 경우, 저장 장치(50)는 최소한의 동작만 수행할 수 있다.
S1507 단계에서, 저장 장치(50)의 상태는 파워 웨이크 상태가 될 수 있다. 파워 웨이크 상태는 저장 장치(50)가 정상 전력 상태로 동작할 수 있는 상태를 의미할 수 있다. 저장 장치(50)가 정상 전력 상태로 동작할 수 있게 되면, 맵핑 데이터 관리부(220)는 확장된 맵핑 데이터를 다시 생성할 수 있다.
S1509 단계에서, 저장 장치(50)가 정상 전력 상태로 동작하는 경우, 맵핑 데이터 판단부(210)는 메모리 장치(100)로부터 비트맵 정보(BM_INF)를 수신할 수 있다. 맵핑 데이터 판단부(210)는 비트맵 정보(BM_INF)를 기초로 생성 정보(GE_INF)를 맵핑 데이터 관리부(220)에 출력할 수 있다.
맵핑 데이터 판단부(210)는 비트맵 정보(BM_INF)에 포함된 판정 비트를 통해 생성이 완료된 확장된 맵핑 데이터들에 대응하는 맵 세그먼트들을 확인할 수 있다. 즉, 맵 세그먼트에 대응하는 비트맵의 판정 비트에 따라, 생성이 완료된 확장된 맵핑 데이터들을 확인할 수 있다. 또한, 맵핑 데이터 관리부(220)는 생성이 중단된 확장된 맵핑 데이터들에 대응하는 맵 세그먼트들을 확인할 수 있다. 즉, 맵 세그먼트에 대응하는 비트맵의 판정 비트에 따라, 생성이 중단된 확장된 맵핑 데이터들을 확인할 수 있다.
S1511 단계에서, 맵핑 데이터 관리부(220)는 해당 맵 세그먼트에 포함된 모든 맵핑 데이터를 재 생성할 수 있다. 즉, 맵핑 데이터 관리부(220)는 맵핑 데이터 판단부(210)로부터 수신된 생성 정보(GE_INF)를 기초로 생성이 중단된 맵 세그먼트에 포함된 확장된 맵핑 데이터들을 다시 생성할 수 있다. 생성 정보(GE_INF)는 호스트(300)로부터 수신된 요청에 대응하는 확장된 맵핑 데이터들의 저장 여부를 나타내는 정보를 포함할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 휘발성 램으로 구성되기 ‹š문에, 저장 장치(50)가 파워 슬립 모드로 동작하는 경우, 생성 중인 맵핑 데이터가 소멸될 수 있다. 그러나, 맵 세그먼트에 대응하는 확장된 맵핑 데이터들이 생성될 때 마다, 확장된 맵핑 데이터들이 메모리 장치(100)에 저장되기 때문에, 맵핑 데이터 관리부(220)는 메모리 장치(100)에 저장된 확장된 맵핑 데이터들을 제외한 확장된 맵핑 데이터들을 생성할 수 있다. 따라서, 메모리 장치(100)에 저장된 확장된 맵핑 데이터들을 제외한 맵핑 데이터들이 생성될 수 있다.
도 16은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 16을 참조하면, S1601 단계에서, 맵핑 데이터 판단부(210)는 호스트(300)로부터 맵핑 데이터 리드 요청(MR_REQ)을 수신할 수 있다. 맵핑 데이터 리드 요청(MR_REQ)은 메모리 장치(100)에 저장된 확장된 맵핑 데이터들을 리드하기 위한 요청일 수 있다. 확장된 맵핑 데이터는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 사이의 맵핑 관계를 나타내는 맵핑 정보 및 추가 필드 정보를 포함할 수 있다. 추가 필드 정보는 확장된 맵핑 데이터의 업데이트 횟수에 관한 정보 및/또는 확장된 맵핑 데이터의 에러 정정을 위한 정보를 포함할 수 있다.
S1603 단계에서, 맵핑 데이터 판단부(210)는 메모리 장치(100)로부터 수신된 비트맵 정보(BM_INF)를 확인할 수 있다. 구체적으로, 맵핑 데이터 판단부(210)는 호스트(300)로부터 수신된 맵핑 데이터 리드 요청(MR_REQ)을 기초로 메모리 장치(100)로 비트맵 요청(BM_REQ)을 출력할 수 있다. 맵핑 데이터 판단부(210)는 비트맵 요청(BM_REQ)에 대응하는 비트맵 정보(BM_INF)를 수신할 수 있다. 맵핑 데이터 판단부(210)는 비트맵 정보(BM_INF)를 기초로 확장된 맵핑 데이터의 출력 여부를 결정할 수 있다.
S1605 단계에서, 맵핑 데이터 판단부(210)는 판정 비트가 “0”인지 판단할 수 있다. 즉, 맵핑 데이터 판단부(210)는 판정 비트가 디폴트 값을 포함하는지를 판단할 수 있다. 판정 비트는 비트맵에 포함된 비트일 수 있다. 판정 비트는 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 모두 생성되었는지를 나타내는 비트일 수 있다.
맵핑 데이터 판단부(210)는 메모리 장치(100)로부터 비트맵 정보(GE_INF)를 수신하여, 호스트(300)의 맵핑 데이터 리드 요청(MR_REQ)에 대응하는 확장된 맵핑 데이터가 메모리 장치(100)에 저장되었는지 판단할 수 있다. 판정 비트가 “0”이 아니면, 즉 “1”이면 S1611 단계로 진행한다. 판정 비트가 “0”이면 S1607 단계로 진행한다.
S1607 단계에서, 맵핑 데이터 관리부(220)는 생성 완료 응답(GNC_RES)을 호스트(300)에 출력할 수 있다. 구체적으로, 비트맵 정보(BM_INF)가 맵핑 데이터가 생성되지 않았다는 정보를 포함하는 경우, 맵핑 데이터 리드 요청(MR_REQ)에 대응하는 확장된 맵핑 데이터들의 전부 또는 일부가 메모리 장치(100)에 저장되지 않을 수 있다. 맵핑 데이터 리드 요청(MR_REQ)에 대응하는 확장된 맵핑 데이터들의 전부 또는 일부가 메모리 장치(100)에 저장되지 않은 경우, 맵핑 데이터 판단부(210)는 확장된 맵핑 데이터들의 생성이 완료되지 않았는 정보를 포함하는 생성 정보(GE_INF)를 출력할 수 있다.
맵핑 데이터 관리부(220)가 맵핑 데이터 판단부(210)로부터 생성 정보(GE_INF)를 수신하면, 맵핑 데이터 관리부(220)는 생성 미완료 응답(GNC_RES)을 호스트(300)로 출력할 수 있다. 실시 예에서, 생성 정보(GE_INF)는 호스트(300)로부터 수신된 맵핑 데이터 생성 요청(MG_REQ) 또는 메모리 컨트롤러(200)의 내부 동작에 대응하는 확장된 맵핑 데이터들이 모두 생성되지 않았음을 나타내는 정보를 포함할 수 있다. 맵핑 데이터 관리부(220)는 호스트(300)로부터 수신된 요청 또는 메모리 컨트롤러(200)의 내부 동작에 대응하는 확장된 맵핑 데이터들이 전부 생성되지 않았음을 나타내는 생성 미완료 응답(GNC_RES)을 호스트(300)로 출력할 수 있다.
S1609 단계에서, 맵핑 데이터 관리부(220)는 맵핑 데이터 리드 커맨드(MDR_CMD)를 메모리 장치(100)에 출력할 수 있다. 구체적으로, 맵핑 데이터 관리부(220)는 호스트(300)의 맵핑 데이터 리드 요청(MR_REQ)에 대응하는 확장된 맵핑 데이터들을 출력하기 위한 맵핑 데이터 리드 커맨드(MDR_CMD)를 출력할 수 있다. 맵핑 데이터 리드 커맨드(MDR_CMD)는 생성 정보(GE_INF)를 기초로 결정될 수 있다.
즉, 생성 정보(GE_INF)가 호스트(300)의 요청에 대응하는 확장된 맵핑 데이터들이 모두 저장되었음을 나타내는 정보를 포함하면, 맵핑 데이터 관리부(220)는 맵핑 데이터 리드 커맨드(MDR_CMD)를 메모리 장치(100)로 출력할 수 있다. 맵핑 데이터 관리부(220)는 맵핑 데이터 리드 커맨드(MDR_CMD)와 함께 확장된 맵핑 데이터들이 저장된 주소를 메모리 장치(100)로 출력할 수 있다.
S1611 단계에서, 맵핑 데이터 관리부(220)는 맵핑 데이터를 수신할 수 있다. 구체적으로, 맵핑 데이터 관리부(220)는 메모리 장치(100)로부터 확장된 맵핑 데이터를 수신할 수 있다. 실시 예에서, 맵핑 데이터 관리부(220)는 메모리 장치(100)로부터 복수의 확장된 맵핑 데이터들을 수신할 수 있다.
실시 예에서, 맵핑 데이터 관리부(220)는 맵핑 데이터 리드 커맨드(MDR_CMD)에 대응하는 확장된 맵핑 데이터들을 메모리 장치(100)로부터 수신할 수 있다. 맵핑 데이터 관리부(220)는 맵 세그먼트 단위로 확장된 맵핑 데이터들을 수신할 수 있다. 즉, 맵핑 데이터 관리부(220)는 메모리 장치(100)로부터 확장된 맵핑 데이터들을 수신할 때, 하나의 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 모두 수신한 후, 다음 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 수신할 수 있다.
S1613 단계에서, 맵핑 데이터 관리부(220)는 메모리 장치(100)로부터 수신된 확장된 맵핑 데이터들을 호스트(300)로 출력할 수 있다. 맵핑 데이터 관리부(220)는 호스트(300)로부터 수신된 맵핑 데이터 리드 요청(MR_REQ)에 대응하는 확장된 맵핑 데이터들을 호스트(300)로 출력할 수 있다. 맵핑 데이터 관리부(220)는 맵 세그먼트 단위로 확장된 맵핑 데이터들을 호스트(300)로 출력할 수 있다. 즉, 맵핑 데이터 관리부(220)는 메모리 장치(100)로부터 수신될 때와 동일하게, 하나의 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 모두 출력한 후, 다음 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 호스트(300)로 출력할 수 있다.
실시 예에서, 호스트(300)는 맵핑 데이터 관리부(220)로부터 수신된 확장된 맵핑 데이터들을 호스트 메모리(310)에 저장할 수 있다. 호스트 메모리(310)에 저장되는 확장된 맵핑 데이터들은 맵 세그먼트 단위일 수 있다. 즉, 호스트(300)는 맵핑 데이터 관리부(220)로부터 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 수신하여, 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 호스트 메모리(310)에 저장할 수 있다. 호스트(300)는 하나의 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 저장한 후 다음 맵 세그먼트에 대응하는 확장된 맵핑 데이터들을 저장할 수 있다.
도 17은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
도 17을 참조하면, 메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1010)는 리드 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 18은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 18을 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 장치(2200)는 도 10을 참조하여 설명된 메모리 장치(100)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 19는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 19를 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
도 20은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 20을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 10 내지 도 13을 참조하여 설명된 메모리 장치와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
50: 저장 장치
100: 메모리 장치
130: 맵핑 데이터 저장부
150: 비트맵 저장부
200: 메모리 컨트롤러
210: 맵핑 데이터 판단부
220: 맵핑 데이터 관리부
300: 호스트
310: 호스트 메모리

Claims (20)

  1. 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    복수의 확장된 맵핑 데이터들을 포함하는 맵 세그먼트가 상기 메모리 장치에 저장되었는지를 나타내는 비트맵 정보를 상기 메모리 장치로부터 수신하는 맵핑 데이터 판단부 및
    상기 비트맵 정보를 기초로 상기 복수의 확장된 맵핑 데이터들의 생성에 관한 정보를 출력하는 맵핑 데이터 관리부를 포함하고,
    상기 복수의 확장된 맵핑 데이터들 각각은 논리 블록 어드레스와 물리 블록 어드레스 사이의 맵핑 관계를 나타내는 맵핑 정보 및 추가 필드 정보를 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  2. 제 1항에 있어서,
    상기 복수의 확장된 맵핑 데이터들 각각은 핫 데이터 영역의 논리 블록 어드레스를 포함하는 데이터이고, 상기 핫 데이터 영역은 호스트가 논리 블록 어드레스에 액세스 하는 빈도에 따라 결정되는 것을 특징으로 하는 메모리 컨트롤러.
  3. 제 1항에 있어서,
    상기 확장된 맵핑 데이터의 상기 추가 필드 정보는 상기 논리 블록 어드레스와 상기 물리 블록 어드레스의 맵핑 관계가 업데이트 된 횟수에 관한 정보를 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  4. 제 1항에 있어서,
    상기 추가 필드 정보는 에러 정정을 위한 정보를 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  5. 제 1항에 있어서, 상기 맵핑 데이터 관리부는,
    상기 비트맵 정보를 기초로 상기 복수의 확장된 맵핑 데이터들의 생성 여부를 결정하는 것을 특징으로 하는 메모리 컨트롤러.
  6. 제 1항에 있어서, 상기 맵핑 데이터 관리부는,
    상기 복수의 확장된 맵핑 데이터들에 대응하는 맵 세그먼트의 비트맵을 생성하기 위한 커맨드를 상기 메모리 장치로 출력하는 것을 특징으로 하는 메모리 컨트롤러.
  7. 제 5항에 있어서, 상기 맵핑 데이터 관리부는,
    상기 복수의 확장된 맵핑 데이터들의 생성 중 파워 슬립 모드로 동작하는 경우, 상기 파워 슬립 모드가 종료되면 상기 비트맵 정보를 기초로 상기 복수의 확장된 맵핑 데이터들을 생성하는 것을 특징으로 하는 메모리 컨트롤러.
  8. 제 5항에 있어서, 상기 맵핑 데이터 관리부는,
    상기 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들을 모두 생성하면, 상기 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들 저장하기 위한 커맨드를 상기 메모리 장치로 출력하는 것을 특징으로 하는 메모리 컨트롤러.
  9. 제 8항에 있어서, 상기 맵핑 데이터 관리부는,
    상기 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들을 모두 생성하면, 상기 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들이 생성되었음을 나타내는 응답을 호스트로 출력하는 것을 특징으로 하는 메모리 컨트롤러.
  10. 제 5항에 있어서, 상기 맵핑 데이터 관리부는,
    상기 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들을 모두 생성하면, 상기 맵 세그먼트에 대응하는 비트맵을 업데이트하기 위한 커맨드를 상기 메모리 장치로 출력하는 것을 특징으로 하는 메모리 컨트롤러.
  11. 제 1항에 있어서, 상기 맵핑 데이터 관리부는,
    상기 비트맵 정보를 기초로 상기 복수의 확장된 맵핑 데이터들을 호스트로 출력하기 위한 커맨드를 상기 메모리 장치로 출력하는 것을 특징으로 하는 메모리 컨트롤러.
  12. 제 1항에 있어서,
    상기 복수의 확장된 맵핑 데이터들이 존재하지 않으면,
    상기 맵핑 데이터 관리부는 상기 복수의 확장된 맵핑 데이터들이 존재하지 않음을 나타내는 생성 미완료 응답을 출력하는 것을 특징으로 하는 메모리 컨트롤러.
  13. 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
    호스트로부터 확장된 맵핑 데이터의 생성을 위한 요청을 수신하는 단계;
    상기 요청에 기초하여, 복수의 확장된 맵핑 데이터들에 대응하는 맵 세그먼트의 비트맵 정보를 상기 메모리 장치로부터 수신하는 단계;
    상기 비트맵 정보를 기초로 비트맵의 생성 여부를 결정하는 단계;
    상기 복수의 확장된 맵핑 데이터들을 생성하는 단계; 및
    상기 복수의 확장된 맵핑 데이터들 각각은 논리 블록 어드레스와 물리 블록 어드레스 사이의 맵핑 관계를 나타내는 맵핑 정보 및 추가 필드를 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  14. 제 13항에 있어서,
    상기 복수의 확장된 맵핑 데이터들이 이미 생성된 경우, 생성 완료 응답을 상기 호스트로 출력하는 단계를 더 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  15. 제 13항에 있어서,
    상기 복수의 확장된 맵핑 데이터들이 모두 생성되면, 상기 복수의 확장된 맵핑 데이터들을 상기 메모리 장치에 저장하기 위한 커맨드를 상기 메모리 장치로 출력하는 단계를 더 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  16. 제 15항에 있어서, 상기 복수의 확장된 맵핑 데이터들을 생성하는 단계는,
    상기 맵 세그먼트에 대응하는 복수의 맵핑 데이터들이 모두 생성될 때까지, 해당 세그먼트에 대응하는 복수의 맵핑 데이터들을 다시 생성하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  17. 제 13항에 있어서,
    상기 복수의 확장된 맵핑 데이터들이 모두 생성되면, 상기 비트맵을 업데이트 하기 위한 커맨드를 상기 메모리 장치로 출력하는 단계를 더 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  18. 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
    확장된 맵핑 데이터를 호스트로 출력하기 위한 요청을 수신하는 단계;
    상기 요청에 기초하여, 복수의 확장된 맵핑 데이터들에 대응하는 맵 세그먼트의 비트맵 정보를 상기 메모리 장치로부터 수신하는 단계; 및
    상기 비트맵 정보를 기초로 상기 복수의 확장된 맵핑 데이터들의 출력 여부를 결정하는 단계;를 포함하고,
    상기 복수의 확장된 맵핑 데이터들 각각은 논리 블록 어드레스와 물리 블록 어드레스 사이의 맵핑 관계를 나타내는 맵핑 정보 및 추가 필드를 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  19. 제 18항에 있어서, 상기 복수의 확장된 맵핑 데이터들의 출력 여부를 결정하는 단계는,
    상기 맵 세그먼트에 대응하는 복수의 확장된 맵핑 데이터들의 출력 여부를 결정하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  20. 제 18항에 있어서,
    상기 복수의 확장된 맵핑 데이터들이 존재하지 않으면, 생성 미완료 응답을 상기 호스트로 출력하는 단계를 더 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
KR1020190018075A 2019-02-15 2019-02-15 메모리 컨트롤러 및 그 동작 방법 KR20200099882A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190018075A KR20200099882A (ko) 2019-02-15 2019-02-15 메모리 컨트롤러 및 그 동작 방법
US16/589,953 US11288202B2 (en) 2019-02-15 2019-10-01 Memory controller and method of operating the same
CN201911012119.XA CN111580744B (zh) 2019-02-15 2019-10-23 存储器控制器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190018075A KR20200099882A (ko) 2019-02-15 2019-02-15 메모리 컨트롤러 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20200099882A true KR20200099882A (ko) 2020-08-25

Family

ID=72042108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190018075A KR20200099882A (ko) 2019-02-15 2019-02-15 메모리 컨트롤러 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11288202B2 (ko)
KR (1) KR20200099882A (ko)
CN (1) CN111580744B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11847332B2 (en) 2021-02-26 2023-12-19 SK Hynix Inc. Data storage apparatus and operating method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11449244B2 (en) 2020-08-11 2022-09-20 Silicon Motion, Inc. Method and apparatus for performing access management of memory device in host performance booster architecture with aid of device side table information
CN112905111A (zh) * 2021-02-05 2021-06-04 三星（中国）半导体有限公司 数据缓存的方法和数据缓存的装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPQ055999A0 (en) * 1999-05-25 1999-06-17 Silverbrook Research Pty Ltd A method and apparatus (npage01)
US6343324B1 (en) * 1999-09-13 2002-01-29 International Business Machines Corporation Method and system for controlling access share storage devices in a network environment by configuring host-to-volume mapping data structures in the controller memory for granting and denying access to the devices
CN100405304C (zh) * 2006-07-27 2008-07-23 清华大学 基于存储区域网络的高速固态存储设备的实现方法
CN101241476B (zh) * 2008-01-30 2010-12-08 中国科学院计算技术研究所 一种虚拟存储系统和方法
KR100963140B1 (ko) 2008-11-27 2010-06-16 한국과학기술원 직접 메모리 접근 장치 및 직접 메모리 접근 방법
CN101458613B (zh) * 2008-12-31 2011-04-20 成都市华为赛门铁克科技有限公司 一种混合分级阵列的实现方法、混合分级阵列和存储系统
US8874824B2 (en) * 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
US8621134B2 (en) * 2010-11-08 2013-12-31 Lsi Corporation Storage tiering with minimal use of DRAM memory for header overhead
WO2013022915A1 (en) 2011-08-09 2013-02-14 Lsi Corporation I/o device and computing host interoperation
US8756458B2 (en) * 2011-12-12 2014-06-17 Apple Inc. Mount-time reconciliation of data availability
US10019353B2 (en) * 2012-03-02 2018-07-10 Longitude Enterprise Flash S.A.R.L. Systems and methods for referencing data on a storage medium
US9311226B2 (en) * 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
US9237481B2 (en) * 2012-07-09 2016-01-12 Intel Corporation Methods and arrangements for traffic indication map segmentation in wireless networks
KR20140057454A (ko) 2012-11-02 2014-05-13 삼성전자주식회사 비휘발성 메모리 장치 및 이와 통신하는 호스트 장치
KR102002921B1 (ko) * 2012-12-05 2019-07-23 삼성전자주식회사 버퍼 운영 방법 및 그에 따른 반도체 저장 장치
KR20150132151A (ko) 2013-03-12 2015-11-25 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 프로그램 가능한 어드레스 매핑 및 메모리 액세스 동작
US20140281689A1 (en) * 2013-03-15 2014-09-18 Teradata Corporation Method and system for rebuilding data following a disk failure within a raid storage system
US9336129B2 (en) * 2013-10-02 2016-05-10 Sandisk Technologies Inc. System and method for bank logical data remapping
US10162748B2 (en) * 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US9335943B2 (en) * 2014-06-30 2016-05-10 Intel Corporation Method and apparatus for fine grain memory protection
KR102148889B1 (ko) * 2014-08-18 2020-08-31 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 메모리 컨트롤러를 포함하는 불휘발성 메모리 시스템
KR20170031389A (ko) 2015-09-11 2017-03-21 삼성전자주식회사 수신 장치 및 그 신호 처리 방법
KR20170081118A (ko) 2015-12-30 2017-07-11 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치, 스토리지 장치의 동작 방법, 그리고 스토리지 장치를 액세스하는 액세스 방법
US10229051B2 (en) * 2015-12-30 2019-03-12 Samsung Electronics Co., Ltd. Storage device including nonvolatile memory device and controller, operating method of storage device, and method for accessing storage device
KR20180065075A (ko) * 2016-12-06 2018-06-18 에스케이하이닉스 주식회사 메모리 시스템 및 이를 이용한 웨어-레벨링 방법
US10089219B1 (en) * 2017-01-20 2018-10-02 Intuit Inc. Mock server for testing
JP6429963B2 (ja) * 2017-09-14 2018-11-28 株式会社日立製作所 ストレージ装置及びストレージ装置の制御方法
KR102411290B1 (ko) * 2017-10-24 2022-06-22 삼성전자주식회사 선택적으로 퍼지 동작을 수행하도록 구성되는 호스트 장치 및 스토리지 장치를 포함하는 스토리지 시스템
US11099980B2 (en) * 2018-05-09 2021-08-24 International Business Machines Corporation Host aware update write
US10713158B2 (en) * 2018-06-28 2020-07-14 Western Digital Technologies, Inc. Non-volatile storage system with dynamic allocation of applications to memory based on usage monitoring
KR20200076531A (ko) * 2018-12-19 2020-06-29 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20200088713A (ko) * 2019-01-15 2020-07-23 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11847332B2 (en) 2021-02-26 2023-12-19 SK Hynix Inc. Data storage apparatus and operating method thereof

Also Published As

Publication number Publication date
CN111580744A (zh) 2020-08-25
US11288202B2 (en) 2022-03-29
US20200264982A1 (en) 2020-08-20
CN111580744B (zh) 2023-07-11

Similar Documents

Publication Publication Date Title
KR102535627B1 (ko) 메모리 컨트롤러 및 그 동작 방법
KR102596407B1 (ko) 저장 장치 및 그 동작 방법
KR20200114149A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210012820A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200114009A (ko) 메모리 컨트롤러 및 그 동작 방법
US10606747B2 (en) Storage device and method of operating the same
US20200151117A1 (en) Storage device and method of operating the same
KR20210090439A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200088709A (ko) 저장 장치 및 그 동작 방법
CN111580744B (zh) 存储器控制器及其操作方法
KR102501778B1 (ko) 저장 장치 및 그 동작 방법
CN111338979A (zh) 存储器控制器及其操作方法
CN111258931A (zh) 存储器控制器及操作该存储器控制器的方法
KR20200106748A (ko) 메모리 장치 및 그 동작 방법
US10996881B2 (en) Storage device and method of operating the same
KR20220028332A (ko) 저장 장치 및 그 동작 방법
KR102640951B1 (ko) 메모리 컨트롤러 및 그 동작 방법
KR102456175B1 (ko) 저장 장치 및 그 동작 방법
KR20210068902A (ko) 메모리 장치 및 그 동작 방법
KR20200095130A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200116808A (ko) 저장 장치 및 그 동작 방법
KR20200136173A (ko) 메모리 장치 및 그 동작 방법
KR102626058B1 (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220052161A (ko) 메모리 장치 및 그 동작 방법
KR20200136738A (ko) 메모리 컨트롤러 및 그 동작 방법