JP7490469B2 - ストレージデバイス、ストレージシステム及び制御方法 - Google Patents

Description

本発明の実施形態は、不揮発性メモリを制御する技術に関する。

ストレージデバイスの１つとして、不揮発性メモリを備えるソリッドステートドライブ（ＳＳＤ）が知られている。ＳＳＤは、ホストデバイス（以下、ホストと称する）から受け取ったデータを不揮発性メモリに書き込む。

書き込みモードとして、書き込み速度優先の第１の書き込みモードと、書き込み容量優先の第２の書き込みモードを備え、書き込み状況等に基づいて書き込みモードを選択するＳＳＤが開発されている。

しかし、書き込みモードの切り替えタイミングは、ＳＳＤが判断している。従って、ホストが望むタイミングで書き込み性能を高くすることができない場合がある。

米国特許出願公開第２０１７／０１７７４６９号明細書

本発明が解決しようとする課題は、ホストが望むタイミングで書き込み性能を高くすることができるストレージデバイス、ストレージシステム及び制御方法を提供することである。

実施形態によれば、ストレージデバイスは、ホストに接続可能であり、不揮発性メモリと、不揮発性メモリに電気的に接続されるコントローラと、を具備する。コントローラは、ホストから第１の指示を受け取った場合、ホストから受け取ったライトデータの書き込みモードとして、不揮発性メモリの第１の領域にメモリセル当たりにｎビットのデータを書き込むための第１の書き込みモードを選択し、ホストから第２の指示を受け取った場合、書き込みモードとして、不揮発性メモリの第２の領域にメモリセル当たりにｍビットのデータを書き込むための第２の書き込みモードを選択し、ホストから第１の書き込みモードによる書き込み時間の目標値を示す第４の指示を受け取った場合、第１の書き込みモードによるデータ書き込み時間が目標値に達すると、第１の書き込みモードによるデータ書き込み動作を停止する。ｎは１以上の正整数であり、ｍはｎよりも大きい正整数である。

実施形態に係るストレージデバイスを含むストレージシステムの構成例を示すブロック図である。 実施形態に係るストレージデバイスに含まれるＮＡＮＤ型フラッシュメモリの一構成例を示す図である。 実施形態に係るストレージデバイスに含まれるＮＡＮＤ型フラッシュメモリの他の構成例を示す図である。 実施形態に係るストレージデバイスに含まれるＮＡＮＤ型フラッシュメモリに含まれるＳＬＣバッファの構成例を示す図である。 第１実施形態に係るストレージシステムのホストの書き込み処理の一例を示すフローチャートである。 第１実施形態に係るストレージシステムのストレージデバイスの書き込み処理の一例を示すフローチャートである。 第１実施形態に係るストレージデバイスの書き込み処理の一例を示す図である。 第１実施形態に係るストレージシステムのホストの書き込み処理の他の例を示すフローチャートである。 第２実施形態に係るストレージシステムのホストの書き込み処理の一例を示すフローチャートである。 第２実施形態に係るストレージシステムのストレージデバイスの書き込み処理の一例を示すフローチャートである。 第２実施形態に係るストレージデバイスの書き込み処理の一例を示す図である。 第３実施形態に係るストレージシステムのホストの書き込み処理の一例を示すフローチャートである。 第３実施形態に係るストレージシステムのストレージデバイスの書き込み処理の一例を示すフローチャートである。 第４実施形態に係るストレージシステムのストレージデバイスの書き込み処理の一例を示すフローチャートである。 第４実施形態に係るストレージデバイスの書き込み処理の一例を示す図である。 第４実施形態に係るストレージシステムのホストの書き込み処理の他の例を示すフローチャートである。 第４実施形態に係るストレージシステムのストレージデバイスの書き込み処理の他の例を示すフローチャートである。 第５実施形態に係るストレージシステムのホストの書き込み処理の一例を示すフローチャートである。 第５実施形態に係るストレージシステムのストレージデバイスの書き込み処理の一例を示すフローチャートである。 第５実施形態に係るストレージデバイスの書き込み処理の一例を示す図である。 第６実施形態に係るストレージシステムのホストの書き込み処理の一例を示すフローチャートである。 第６実施形態に係るストレージシステムのストレージデバイスの書き込み処理の一例を示すフローチャートである。 第６実施形態に係るストレージデバイスの書き込み処理の一例を示す図である。 第７実施形態に係るストレージシステムのホストの書き込み処理の一例を示すフローチャートである。 第７実施形態に係るストレージシステムのストレージデバイスの書き込み処理の一例を示すフローチャートである。 第７実施形態に係るストレージデバイスの書き込み処理の一例を示す図である。 第８実施形態に係るストレージシステムのホストの書き込み処理の一例を示すフローチャートである。 第８実施形態に係るストレージシステムのストレージデバイスの書き込み処理の一例を示すフローチャートである。 第８実施形態に係るストレージデバイスの書き込み処理の一例を示す図である。 第９実施形態に係るストレージシステムのホストの書き込み処理の一例を示すフローチャートである。 第９実施形態に係るストレージシステムのストレージデバイスの書き込み処理の一例を示すフローチャートである。 第９実施形態に係るストレージデバイスの書き込み処理の一例を示す図である。 第１０実施形態に係るストレージシステムのホストの書き込み処理の一例を示すフローチャートである。 第１０実施形態に係るストレージシステムのストレージデバイスの書き込み処理の一例を示すフローチャートである。 第１０実施形態に係るストレージデバイスの書き込み処理の一例を示す図である。

以下、図面を参照して、実施形態を説明する。以下の説明は、実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、以下に説明する構成要素の構造、形状、配置、材質等に限定されるものではない。当業者が容易に想到し得る変形は、当然に開示の範囲に含まれる。説明をより明確にするため、図面において、各要素のサイズ、厚み、平面寸法又は形状等を実際の実施態様に対して変更して模式的に表す場合もある。複数の図面において、互いの寸法の関係や比率が異なる要素が含まれることもある。複数の図面において、対応する要素には同じ参照数字を付して重複する説明を省略する場合もある。いくつかの要素に複数の呼称を付す場合があるが、これら呼称の例はあくまで例示であり、これらの要素に他の呼称を付すことを否定するものではない。また、複数の呼称が付されていない要素についても、他の呼称を付すことを否定するものではない。なお、以下の説明において、「接続」は直接的な接続のみならず、他の要素を介して間接的に接続されることも意味する。

以下、実施の形態について図面を参照して説明する。

（第１実施形態）
第１実施形態に係るストレージデバイスを含むストレージシステムの構成について説明する。図１は、第１実施形態に係るストレージデバイスを含むストレージシステム１の構成例を示すブロック図である。ストレージデバイスは、不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すように構成された半導体ストレージデバイスである。不揮発性メモリの一例は、これに限定されないが、ＮＡＮＤ型フラッシュメモリを含む。以下、不揮発性メモリをＮＡＮＤ型フラッシュメモリと称する。ここでは、半導体ストレージデバイスは、ＮＡＮＤ型フラッシュメモリ５を含むＳＳＤ３である。

ストレージシステム１は、ホスト２と、ＳＳＤ３とを含む。ホスト２は、ＳＳＤ３を制御するように構成された情報処理装置である。ホスト２の例は、パーソナルコンピュータ、サーバコンピュータ、携帯端末、車載機器である。

ここでは、ホスト２にケーブルまたはネットワークを介してＳＳＤ３が接続されている例について説明するが、ＳＳＤ３は、ホスト２に内蔵されてもよい。

ホスト２とＳＳＤ３とを接続するためのインタフェースとしては、これに限定されないが、ＳＡＴＡ（Ｓｅｒｉａｌ ＡＴＡ）、ＳＡＳ（Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ）、ＵＦＳ（Ｕｎｉｖｅｒｓａｌ Ｆｌａｓｈ Ｓｔｏｒａｇｅ）、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）（登録商標）、Ｅｔｈｅｒｎｅｔ（登録商標）を使用し得る。

ＳＳＤ３は、コントローラ４と、ＮＡＮＤ型フラッシュメモリ５と、ＤＲＡＭ６と、を備える。

ＮＡＮＤ型フラッシュメモリ５は、マトリクス状に配置された複数のメモリセルを有する。ＮＡＮＤ型フラッシュメモリ５は、２次元構造のフラッシュメモリであってもよいし、３次元構造のフラッシュメモリであってもよい。ＮＡＮＤ型フラッシュメモリ５は、複数のＮＡＮＤ型フラッシュメモリチップ（すなわち複数のＮＡＮＤ型フラッシュメモリダイ）を含んでいてもよい。各チップは、メモリセル当たりに１ビット又は複数ビットのデータを格納可能に構成されたフラッシュメモリとして実現され得る。

メモリセル当たりに１ビットのデータを格納可能に構成されたフラッシュメモリは、メモリセル当たりに１ビットのデータを格納可能なシングルレベルセル（ＳＬＣ）フラッシュメモリと称される。メモリセル当たりに複数ビットのデータを格納可能に構成されたフラッシュメモリの例は、メモリセル当たりに２ビットのデータを格納可能なマルチレベルセル（ＭＬＣ、あるいは４ＬＣ）フラッシュメモリ、メモリセル当たりに３ビットのデータを格納可能なトリプルレベルセル（ＴＬＣ、あるいは８ＬＣ）フラッシュメモリ、メモリセル当たりに４ビットのデータを格納可能なクワッドレベルセル（ＱＬＣ、あるいは１６ＬＣ）フラッシュメモリ、メモリセル当たりに５ビット以上のデータを格納可能なフラッシュメモリ等を含む。なお、メモリセル当たりに２ビット以上のデータを格納するフラッシュメモリをＭＬＣフラッシュメモリと称することもあるが、以下では、メモリセル当たりに２ビットのデータを格納するフラッシュメモリをＭＬＣフラッシュメモリと称する。

ＮＡＮＤ型フラッシュメモリ５のメモリセルアレイは、複数のブロックＢＬＫ０～ＢＬＫｘ－１を含む。ブロックＢＬＫ０～ＢＬＫｘ－１の各々は、複数のページＰ０～Ｐｙ－１を含む。ページＰ０～Ｐｙ－１の各々は、同一ワード線に接続された複数のメモリセルを含む。ブロックＢＬＫ０～ＢＬＫｘ－１の各々は、ＮＡＮＤ型フラッシュメモリ５からデータを消去するデータ消去動作の単位である。ブロックは、「消去ブロック」、「物理ブロック」、または「物理消去ブロック」と称されることもある。ページは、データ書き込み動作およびデータ読み出し動作の単位である。なお、ワード線をデータ書き込み動作およびデータ読み出し動作の単位としてもよい。

ブロックＢＬＫ０～ＢＬＫｘ－１の各々に対して許容できる最大プログラム／イレーズサイクル数には限界がある。あるブロックの１回のプログラム／イレーズサイクルは、このブロック内のすべてのメモリセルを消去状態にするための消去動作と、このブロックのページそれぞれにデータを書き込む書き込み動作（より詳しくは、プログラム動作）とを含む。

コントローラ４は、Ｓｙｓｔｅｍ－ｏｎ－ａ－ｃｈｉｐ（ＳｏＣ）のような回路によって実現されてもよい。コントローラ４は、ＮＡＮＤインタフェース（Ｉ／Ｆ）１３を介して、ＮＡＮＤ型フラッシュメモリ５に電気的に接続されている。ＮＡＮＤ Ｉ／Ｆ１３は、これに限定されないが、Ｔｏｇｇｌｅ ＮＡＮＤフラッシュインタフェース、オープンＮＡＮＤフラッシュインタフェース（ＯＮＦＩ）に準拠している。ＮＡＮＤ Ｉ／Ｆ１３は、複数のチャネル（Ｃｈ）を介して、ＮＡＮＤ型フラッシュメモリ５内の複数のＮＡＮＤ型フラッシュメモリチップにそれぞれ接続されている。複数のＮＡＮＤ型フラッシュメモリチップが並列に駆動されることにより、ＮＡＮＤ型フラッシュメモリ５に対するアクセスを広帯域化することができる。ＮＡＮＤ Ｉ／Ｆ１３は、ＥＣＣ処理部１８を含んでいる。ここでは、ＮＡＮＤ Ｉ／Ｆ１３内にＥＣＣ処理部１８が設けられている例について説明するが、コントローラ４内にＥＣＣ処理部１８が設けられてもよい。

ＥＣＣ処理部１８は、ＮＡＮＤ型フラッシュメモリ５に書き込まれるデータと、ＮＡＮＤ型フラッシュメモリ５から読み出されたデータとを、誤り訂正符号（ＥＣＣ）で保護するための機能を有する回路として実現され得る。ＥＣＣ処理部１８は、ＮＡＮＤ型フラッシュメモリ５に書き込まれるデータにＥＣＣを付加する。また、ＥＣＣ処理部１８は、ＮＡＮＤ型フラッシュメモリ５から読み出されたデータに付加されたＥＣＣを用いて、読み出されたデータに誤りが発生しているか否かを判別し、誤りが発生している場合にはその誤りを訂正する。

コントローラ４は、ＮＡＮＤ型フラッシュメモリ５を制御する。

コントローラ４は、上述したＮＡＮＤ Ｉ／Ｆ１３以外に、ホストインタフェース（Ｉ／Ｆ）１１、ＣＰＵ１２、ＤＲＡＭインタフェース（Ｉ／Ｆ）１４、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）１５、スタティックＲＡＭ（ＳＲＡＭ）１６を含む。これらホストＩ／Ｆ１１、ＣＰＵ１２、ＮＡＮＤ Ｉ／Ｆ１３、ＤＲＡＭ Ｉ／Ｆ１４、ＤＭＡＣ１５、ＳＲＡＭ１６は、バス１０を介して相互接続される。

ホストＩ／Ｆ１１は、ホスト２との通信を実行するように構成されたホストインタフェース回路である。ホストＩ／Ｆ１１は、例えば、ＳＡＴＡインタフェースコントローラ、ＳＡＳインタフェースコントローラ、ＰＣＩｅコントローラ、Ｅｔｈｅｒｎｅｔコントローラ等である。

ホストＩ／Ｆ１１は、ホスト２から様々なコマンドを受信する。ＳＡＴＡインタフェースではＡＴＡ規格で定義されたＡＴＡコマンドが使用され、ＳＡＳインタフェースではＳＣＳＩ規格で定義されたＳＣＳＩコマンドが使用され、ＰＣＩｅインタフェースおよびＥｔｈｅｒｎｅｔインタフェースではＮＶＭ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）（登録商標）規格で規定されたＮＶＭｅコマンドが使用される。

ＣＰＵ１２は、ホストインタフェース１１、ＮＡＮＤコントローラ１３、およびＤＲＡＭインタフェース１４を制御するように構成されたプロセッサである。ＣＰＵ１２は、図示しないＲＯＭ等に格納されている制御プログラム（ファームウェア）を実行することによって様々な処理を行う。ＣＰＵ１２はライト制御部２２、ガベージコレクション（以下、ＧＣと称する）／コンパクション制御部２６として機能することができる。

ＳＳＤ３は、揮発性メモリであるランダムアクセスメモリ（ＲＡＭ）として、ダイナミックランダムアクセスメモリ（ＤＲＡＭ６）を備えている。ここでは、ＤＲＡＭ６を備えている場合について説明するが、スタティックランダムアクセスメモリ（ＳＲＡＭ）のようなランダムアクセスメモリがコントローラ４に内蔵されていてもよい。なお、ＤＲＡＭ６は、コントローラ４に内蔵されていてもよい。

ＤＲＡＭ６等のランダムアクセスメモリには、ＮＡＮＤ型フラッシュメモリ５に書き込まれるデータを一時的に格納するためのライトバッファ３２が設けられる。

また、ＤＲＡＭ６等のランダムアクセスメモリには、論理物理アドレス変換テーブルとして機能するルックアップテーブル（Ｌ２Ｐテーブル）３４のキャッシュ領域が設けられている。論理アドレスは、ＳＳＤ３の論理アドレス空間内の論理アドレスをアドレス指定するためにホスト２によって使用されるアドレスである。論理アドレスとしては、論理ブロックアドレス（ＬＢＡ：Ｌｏｇｉｃａｌ Ｂｌｏｃｋ Ａｄｄｒｅｓｓ（Ａｄｄｒｅｓｓｉｎｇ））が使用され得る。Ｌ２Ｐテーブル３４は、論理アドレス（以下、ＬＢＡと称する）それぞれとＮＡＮＤ型フラッシュメモリ５の物理アドレス（ＰＢＡ：Ｐｈｙｓｉｃａｌ Ｂｌｏｃｋ Ａｄｄｒｅｓｓ）それぞれとの間のマッピングを管理する。

コントローラ４は、ＮＡＮＤ型フラッシュメモリ５のデータ管理及びブロック管理を実行するように構成されたフラッシュトランスレーション層（ＦＴＬ）として機能し得る。

ＦＴＬによって実行されるデータ管理は、（１）ＬＢＡそれぞれとＮＡＮＤ型フラッシュメモリ５の物理アドレスそれぞれとの間の対応関係を示すマッピング情報の管理、（２）ＮＡＮＤ型フラッシュメモリ５の制約（例えば、ページ単位のリード／ライト動作とブロック単位の消去動作）を隠蔽するための処理、を含む。

コントローラ４は、Ｌ２Ｐテーブル３４を使用して、ＬＢＡそれぞれと物理アドレスそれぞれとの間のマッピングを管理する。あるＬＢＡに対応する物理アドレスは、このＬＢＡに対応するデータが書き込まれたＮＡＮＤ型フラッシュメモリ５内の最新の物理的な記憶位置を示す。Ｌ２Ｐテーブル３４は、ＳＳＤ３の電源オン時にＮＡＮＤ型フラッシュメモリ５からＤＲＡＭ６にロードされてもよい。

ＮＡＮＤ型フラッシュメモリ５においては、ページへのデータ書き込みはそのページが含まれるブロックの１消去サイクル（プログラム／イレーズサイクル）当たり１回のみ可能である。つまり、データが既に書き込まれているブロック内の領域に新たなデータを直接上書きすることができない。そのため、既に書き込まれているデータを更新する場合には、コントローラ４はそのブロック（または別のブロック）内の未書き込み領域に新たなデータを書き込み、そして以前のデータを無効データとして扱う。換言すれば、コントローラ４は、あるＬＢＡに対応する更新データを、このＬＢＡに対応する以前のデータが格納されている物理記憶位置ではなく、別の物理記憶位置に書き込む。そして、コントローラ４は、Ｌ２Ｐテーブル３４を更新してこの別の物理記憶位置を示す物理アドレスをこのＬＢＡに関連付けると共に、以前のデータを無効化する。

無効データとは、Ｌ２Ｐテーブル３４から参照されていない物理的な記憶位置に記憶されているデータを意味する。例えば、Ｌ２Ｐテーブル３４から参照されていない物理的な記憶位置に記憶されているデータ（すなわち最新のデータとしてＬＢＡに関連付けられていないデータ）は無効データである。無効データは、もはやホスト２からリードされる可能性が無いデータである。あるＬＢＡに関連付けられている論理領域に更新データが格納されると、それまでその論理領域に格納されていた有効データは無効データとなり、更新データが有効データとなる。

有効データとは、あるＬＢＡに対応する最新のデータを意味する。例えば、Ｌ２Ｐテーブル３４から参照されている物理的な記憶位置に記憶されているデータ（すなわち最新のデータとしてＬＢＡに関連付けられているデータ）は有効データである。有効データは、後にホスト２からリードされる可能性があるデータである。

ＦＴＬによって実行されるブロック管理は、バッドブロック（不良ブロック）の管理と、ウェアレベリング処理と、ＧＣ処理を含む。

ウェアレベリング処理は、ブロックそれぞれの書き換え回数（プログラム／イレーズサイクルの数）を均一化するための動作である。

ＧＣ処理は、有効データと無効データとが混在するブロックの個数を減らし且つフリーブロックの個数を増やすための動作である。フリーブロックとは、有効データを含まないブロックを意味する。フリーブロックは、データ消去動作が施された後、新たなデータの書き込み先ブロックとして利用可能なブロックである。一方、有効データを格納しているブロックはアクティブブロックである。

ＮＡＮＤ型フラッシュメモリ５は、メモリセル当たりに何ビットのデータが書き込まれるかにより異なる複数の書き込みモードにより書き込み処理を実行することができる。書き込みモードは、例えばメモリセル当たりに１ビットのデータが書き込まれる書き込みモード（以下、ＳＬＣモードと称する）、メモリセル当たりに２ビットのデータが書き込まれる書き込みモード（以下、ＭＬＣモードと称する）、メモリセル当たりに３ビットのデータが書き込まれる書き込みモード（以下、ＴＬＣモードと称する）、メモリセル当たりに４ビットのデータが書き込まれる書き込みモード（以下、ＱＬＣモードと称する）、メモリセル当たりに５ビット以上のデータが書き込まれる書き込みモード等を含む。

例えば、ＮＡＮＤ型フラッシュメモリ５は、メモリセル当たりに２ビットのデータを格納可能なＭＬＣフラッシュメモリ（すなわち、４ＬＣフラッシュメモリ）として実現されていてもよい。

この場合、通常は、２ページ分のデータである下位ページデータおよび上位ページデータが、同一ワード線に接続された複数のメモリセルに書き込まれる。これにより、メモリセル当たりに２ビットのデータを書き込むことができる。このＭＬＣフラッシュメモリ内の任意の領域（例えば、１つ以上の任意のブロック）は、メモリセル当たりに１ビットのデータのみを格納可能なＳＬＣ領域として使用することができる。

このＳＬＣ領域にデータを書き込む書き込み動作においては、１ページ分のデータのみが同一ワード線に接続された複数のメモリセルに書き込まれる。これにより、ＳＬＣ領域として使用される各ブロックにおいては、ＳＬＣフラッシュメモリ内の各ブロック（すなわち、ＳＬＣブロック）と同様に、メモリセル当たりに１ビットのデータのみを書き込むことができる。この結果、ＳＬＣ領域として使用される各ブロックは、ＳＬＣブロックとして機能する。

あるいは、ＮＡＮＤ型フラッシュメモリ５は、メモリセル当たりに３ビットのデータを格納可能なＴＬＣフラッシュメモリ（８ＬＣフラッシュメモリ）であってもよい。

この場合、通常は、３ページ分のデータである下位ページデータ、ミドルページデータ、および上位ページデータが、同一ワード線に接続された複数のメモリセルに書き込まれる。これにより、メモリセル当たりに３ビットのデータを書き込むことができる。このＴＬＣフラッシュメモリ内の任意の領域（例えば、１つ以上の任意のブロック）は、上述のＳＬＣ領域として使用されてもよいし、メモリセル当たりに２ビットのデータを格納可能なＭＬＣ領域として使用されてもよい。なお、ＳＬＣ領域およびＭＬＣ領域は、ブロックよりも細かい単位（例えば、ワード線の単位、ブロック内のワード線の集合の単位）で設定されてもよい。ＭＬＣ領域においては、２ページ分のデータのみが同一ワード線に接続された複数のメモリセルに書き込まれる。これにより、ＭＬＣ領域においては、メモリセル当たりに２ビットのデータのみを書き込むことができる。

あるいは、ＮＡＮＤ型フラッシュメモリ５は、メモリセル当たりに４ビットのデータを格納可能なＱＬＣフラッシュメモリ（１６ＬＣフラッシュメモリ）であってもよい。

この場合、通常、４ページ分のデータが、同一ワード線に接続された複数のメモリセルに書き込まれる。これにより、メモリセル当たりに４ビットのデータを書き込むことができる。このＱＬＣフラッシュメモリ内の任意の領域（例えば、１つ以上の任意のブロック）は、上述のＳＬＣ領域として使用されてもよいし、上述のＭＬＣ領域として使用されてもよいし、あるいは、メモリセル当たりに３ビットのデータを格納可能なＴＬＣ領域として使用されてもよい。なお、ＳＬＣ領域、ＭＬＣ領域、およびＴＬＣ領域は、ブロックよりも細かい単位（例えば、ワード線の単位、ブロック内のワード線の集合の単位）で設定されてもよい。ＴＬＣ領域においては、３ページ分のデータのみが、同一ワード線に接続された複数のメモリセルに書き込まれる。これにより、ＴＬＣ領域においては、メモリセル当たりに３ビットのデータを書き込むことができる。

各書き込みモードにおけるメモリセル当たりの記憶密度は、ＳＬＣモードでは２値（すなわち、ワード線当たり１ページ）であり、ＭＬＣモードでは４値（すなわち、ワード線当たり２ページ）であり、ＴＬＣモードでは８値（すなわち、ワード線当たり３ページ）であり、ＱＬＣモードでは１６値（すなわち、ワード線当たり４ページ）である。そして、ＮＡＮＤ型フラッシュメモリ５に対するデータの読み出し速度および書き込み速度は、記憶密度が高いほど遅く、記憶密度が低いほど速い。したがって、これら４つのモードでは、ＱＬＣモードにおけるデータの読み出しおよび書き込みが最も遅く、ＳＬＣモードにおける読み出しおよび書き込みが最も速い。

また、ＮＡＮＤ型フラッシュメモリ５の寿命（エンデュランス）は、記憶密度が高いほど短く、記憶密度が低いほど長い。記憶密度が低いほど、隣り合う状態に対応する閾値電圧分布間のマージンは広くなり、記憶密度が高いほど、閾値電圧分布間のマージンは狭くなる。広いマージンは、たとえメモリセルに加わるストレスによってこのメモリセルの閾値電圧がずれても、このメモリセルのデータが誤ったデータとして読み出されてしまう確率の上昇を抑制する。

そのため、例えば、ＳＬＣモードにおける許容可能なメモリセルの個別の疲弊度は、ＱＬＣモードにおける許容可能なメモリセルの個別の疲弊度よりも高くなる。したがって、閾値電圧分布間のマージンが広い低記憶密度の書き込みモードを使用した場合は、閾値電圧分布間のマージンが狭い高記憶密度の書き込みモードを使用した場合に比べ、ＮＡＮＤ型フラッシュメモリ５の寿命を長くすること（すなわち、許容できる最大プログラム／イレーズサイクル数を増やすこと）ができる。

４つのモードでは、ＱＬＣモードにおける寿命が最も短くなり、ＳＬＣモードにおける寿命が最も長くなる。例えば、ＱＬＣモードでデータが書き込まれた場合に許容できる最大プログラム／イレーズサイクル数は数ｋサイクルであり、ＳＬＣモードでデータが書き込まれた場合に許容できる最大プログラム／イレーズサイクル数は数十ｋサイクルである。

なお、ＮＡＮＤ型フラッシュメモリ５は、メモリセル当たりに５ビット以上を格納可能に構成されていてもよい。この場合においても、ＮＡＮＤ型フラッシュメモリ５内の任意の領域は、メモリセル当たりに４ビット以下のデータのみが書き込まれる領域として使用され得る。

各書き込みモードに応じたＮＡＮＤ型フラッシュメモリ５の記憶容量の例を説明する。ここでは、ＮＡＮＤ型フラッシュメモリ５に含まれる複数のＮＡＮＤ型フラッシュメモリチップが、メモリセル当たりに４ビットを格納可能に構成されたＱＬＣフラッシュメモリとして実現される場合を想定する。また、ＮＡＮＤ型フラッシュメモリ５にＱＬＣモードでデータが書き込まれた場合、ＳＳＤ３の記憶容量は５１２ＧＢであることを想定する。

バッドブロック等がない最適な条件下では、ＮＡＮＤ型フラッシュメモリ５にＴＬＣモードでデータが書き込まれた場合のＳＳＤ３の記憶容量は３８４ＧＢであり、ＭＬＣモードでデータが書き込まれた場合のＳＳＤ３の記憶容量は２５６ＧＢであり、ＳＬＣモードでデータが書き込まれた場合のＳＳＤ３の記憶容量は１２８ＧＢである。

このように、データがいずれの書き込みモードで書き込まれるかによって、ＮＡＮＤ型フラッシュメモリ５の記憶容量は異なる。

実施形態では、ＮＡＮＤ型フラッシュメモリ５の書き込みモードは、メモリセル当たりに格納可能なビット数が異なる第１、第２の書き込みモードが選択可能となっている。第１の書き込みモードは、メモリセル当たりに格納可能なビット数が少ない、ＳＳＤ３のライト性能（およびリード性能）を向上させるための性能優先の書き込みモードである。一方、第２の書き込みモードは、メモリセル当たりに格納可能なビット数が多い、記憶容量を増加させるための容量優先の書き込みモードである。ＮＡＮＤ型フラッシュメモリ５が書き込みモードとして、ＳＬＣモード、ＭＬＣモード、ＴＬＣモード、ＱＬＣモードを備える場合の第１の書き込みモードと第２の書き込みモードの組み合わせの例を示す。

（１）第１の組み合わせでは、第１の書き込みモードはＳＬＣモードとし、第２の書き込みモードはＭＬＣモードとする。
（２）第２の組み合わせでは、第１の書き込みモードはＳＬＣモードとし、第２の書き込みモードはＴＬＣモードとする。
（３）第３の組み合わせでは、第１の書き込みモードはＳＬＣモードとし、第２の書き込みモードはＱＬＣモードとする。
（４）第４の組み合わせでは、第１の書き込みモードはＭＬＣモードとし、第２の書き込みモードはＴＬＣモードとする。
（５）第５の組み合わせでは、第１の書き込みモードはＭＬＣモードとし、第２の書き込みモードはＱＬＣモードとする。
（６）第６の組み合わせでは、第１の書き込みモードはＴＬＣモードとし、第２の書き込みモードはＱＬＣモードとする。

以下の説明では、性能優先の第１の書き込みモードはＳＬＣモードであり、容量優先の第２の書き込みモードはＴＬＣモードとする。従来は、ＳＳＤが第１、第２の書き込みモードの何れを使うかを決めていた。例えば、ランダムアクセスが続いた場合や大量のライトデータを受け取った場合、ＳＳＤは書き込み速度を維持するために、性能優先の第１の書き込みモードを選択する可能性がある。例えば、第１の書き込みモードによる書き込み処理の実行によるフリーブロックの使用量は、第２の書き込みモードによる書き込み処理の実行によるフリーブロックの使用量より多くなる。

従来のストレージシステムでは、ＮＡＮＤ型フラッシュメモリ５の書き込みモードはＳＳＤ３が或る戦略に基づいて選択していた。しかし、ＳＳＤ３の選択結果は、ホスト２の希望と一致する保証はない。ホスト２が性能優先の第１の書き込みモードによる書き込みを望むタイミングの前に、ＳＳＤ３が性能優先の第１の書き込みモードによる書き込み処理を実行して、ＮＡＮＤ型フラッシュメモリ５のブロックを使用することがある。この場合、書き込み可能なブロック数が限られているため、ホスト２が性能優先の第１の書き込みモードによる書き込みを望むタイミングで、性能優先の第１の書き込みモードを選択することはできず、容量優先の第２の書き込みモードを選択せざるを得ない。

実施形態では、後述するように、ホスト２がＮＡＮＤ型フラッシュメモリ５の書き込みモードを指定するように構成されている。

ＮＡＮＤ型フラッシュメモリ５の書き込み処理の概要を説明する。ここでは、一例として、第１の書き込みモードとしてＳＬＣモード、第２の書き込みモードとしてＴＬＣモードが使用される場合を説明する。ＮＡＮＤ型フラッシュメモリ５の各ブロックはＴＬＣブロックとしてもＳＬＣブロックとしても使用可能である。

ホスト２からＳＳＤ３に送られたライトデータはライトバッファ３２に一旦記憶される。ライトバッファ３２から読み出されたライトデータはＮＡＮＤ型フラッシュメモリ５の書き込み先ブロックに書き込まれる。

図２は、ＮＡＮＤ型フラッシュメモリ５の書き込みモードがＳＬＣモードに設定された場合の書き込み処理の一例を示す。書き込みモードがＳＬＣモードに設定された場合、ライトデータはＳＬＣ書き込み先ブロック１０２に書き込まれる。ＳＬＣ書き込み先ブロック１０２はＳＬＣブロックである。

図３は、ＮＡＮＤ型フラッシュメモリ５の書き込みモードがＴＬＣモードに設定された場合の書き込み処理の一例を示す。書き込みモードがＴＬＣモードに設定された場合、ライトデータはＴＬＣ書き込み先ブロック１２６に書き込まれる。ＴＬＣ書き込み先ブロック１２６はＴＬＣブロックである。

図２及び図３に示すように、ＮＡＮＤ型フラッシュメモリ５は、アクティブブロックプール１０４とフリーブロックプール１１６を含む。コントローラ４は、ＮＡＮＤ型フラッシュメモリ５の各ブロックＢＬＫをアクティブブロックプール１０４かフリーブロックプール１１６に割り当てる。アクティブブロックプール１０４は、１以上のＳＬＣブロック１０６と１以上のＴＬＣブロック１０８を含む。フリーブロックプール１１６は、１以上のフリーブロック１１８を含む。

コントローラ４は、フリーブロックプール１１６に割り当てられているフリーブロック１１８のいずれか１つにデータ消去処理を実行した後、当該ブロックをＳＬＣ書き込み先ブロック１０２又はＴＬＣ書き込み先ブロック１２６に割り当てる。

コントローラ４は、ＳＬＣ書き込み先ブロック１０２又はＴＬＣ書き込み先ブロック１２６に新たなデータを書き込み余地が無くなると、すなわち、ＳＬＣ書き込み先ブロック１０２又はＴＬＣ書き込み先ブロック１２６がライトデータで埋まると、ＳＬＣ書き込み先ブロック１０２又はＴＬＣ書き込み先ブロック１２６をアクティブブロックプール１０４に割り当てる。

フリーブロックプール１１６に割り当てられているフリーブロックの数を増やすためにＧＣ／コンパクション処理が実行される。ＧＣ／コンパクション処理においては、コントローラ４は、アクティブブロックプール１０４に割り当てられているＳＬＣブロック１０６、ＴＬＣブロック１０８のいずれか１のブロックをコピー元ブロック１１２とする。例えば、コントローラ４は、有効データと無効データとが混在するアクティブブロックの中で有効データが少ないブロックをコピー元ブロックとしてもよい。コントローラ４は、フリーブロックプール１１６に割り当てられているフリーブロック１１８のいずれか１のブロックをコピー先ブロック１１４とする。

コントローラ４は、コピー元ブロック１１２の有効データをコピー先ブロック１１４にコピーする。コントローラ４は、Ｌ２Ｐテーブル３４を更新して、コピーされたコピー元ブロック１１２の有効データのＬＢＡそれぞれにコピー先ブロック１１４の物理アドレスをマッピングする。有効データがコピー先ブロック１１４にコピーされることによって無効データのみを含むことになったコピー元ブロック１１２はフリーブロックに割り当てられる。

なお、各ブロックはＴＬＣブロックとしてもＳＬＣブロックとしても使用可能であるので、ＳＬＣ書き込み先ブロック１０２に割り当てられるブロックは特定のブロックに固定する必要はない。ＳＬＣ書き込み先ブロック１０２に割り当てられるフリーブロックを生成するためのＧＣ／コンパクション処理のコピー元ブロックはＳＬＣブロックに限らず、ＴＬＣブロックでもよい。ＳＬＣブロックは、ＴＬＣブロックに比べて３３％のデータしか格納しておらず、コピーするデータ量が少ないので、コピー元ブロックとして選ばれる可能性が高い。しかし、ＴＬＣブロックでも無効データの割合が高く、有効データの割合が低い場合、コピー元ブロックとして選ばれる可能性がある。例えば、ブロックＢＬＫ０はＳＬＣ書き込み先ブロック１０２に割り当てられ、ＳＬＣアクティブブロック１０６とされた後、ＧＣ／コンパクション処理によりフリーブロック１１８とされ、次にＴＬＣ書き込み先ブロック１２６に割り当てられてもよい。このような方式をＳＬＣ／ＴＬＣ切り替え方式と称する。ＳＬＣ／ＴＬＣ切り替え方式では、書き込みモードがＳＬＣモードの場合でもＴＬＣモードの場合でも、フリーブロックプール１１６は共通である。

これに対して、ＳＬＣ書き込み先ブロック１０２に割り当てられるブロックが特定のブロック、例えばブロックＢＬＫ０～ＢＬＫ９９に決められている方式もある。この方式をＳＬＣ固定方式と称する。ＳＬＣ固定方式では、ＳＬＣ書き込み先ブロック用のフリーブロックプールとＴＬＣ書き込み先ブロック用のフリーブロックプールとを別々に設ける必要がある。そして、ＳＬＣ書き込み先ブロック１０２用のフリーブロックを作るＧＣ／コンパクション処理とＴＬＣ書き込み先ブロック１２６用のフリーブロックを作るＧＣ／コンパクション処理は別々な処理となる。

実施形態は、ＳＬＣ／ＴＬＣ切り替え方式にもＳＬＣ固定方式にも適用可能である。

なお、ＳＬＣブロックがコピー元ブロック１１２として選択され、ＳＬＣバッファのデータがＧＣ処理によってＴＬＣブロックに書き直す処理をコンパクション処理と称することもあるが、この明細書では、アクティブブロックであるコピー元ブロックの有効データをコピー先ブロックにコピーしてコピー元ブロックをフリーブロックとすることによりフリーブロックを生成する処理をＧＣ／コンパクション処理と総称する。

ＮＡＮＤ型フラッシュメモリ５において、ＳＬＣブロックとして使われているブロックの集合をＳＬＣバッファと称する。ＳＬＣバッファは、本来はＴＬＣブロックであるが、一時的にＳＬＣモードによりデータが書き込まれるＳＬＣブロックを含む。ＳＬＣバッファ内のＳＬＣブロックに書き込まれたデータは、ＧＣ／コンパクション処理によりＴＬＣブロックにＴＬＣモードにより書き直される。

図４は、ＳＬＣバッファの概念を説明する図である。図４（ａ）は、ＮＡＮＤ型フラッシュメモリ５の書き込みモードがＳＬＣモードに設定された場合のＳＬＣバッファ１２２の一例を示す。この場合、ＳＬＣバッファ１２２は、ライトデータの書き込み先ブロックとされているＳＬＣ書き込み先ブロック１０２と、ライトデータが既に書き込まれたＳＬＣブロック１０６を含む。ＮＡＮＤ型フラッシュメモリ５のＳＬＣバッファ１２２以外のブロックは、ＴＬＣブロック１０８を含む。

図４（ｂ）は、ＮＡＮＤ型フラッシュメモリ５の書き込みモードがＴＬＣモードに設定された場合のＳＬＣバッファ１２２の一例を示す。この場合、ＳＬＣバッファ１２２は、ライトデータが既に書き込まれたＳＬＣブロック１０６を含む。ＮＡＮＤ型フラッシュメモリ５のＳＬＣバッファ１２２以外のブロックは、ＴＬＣブロック１０８とＴＬＣ書き込み先ブロック１２６を含む。

上述したように、ＳＬＣブロック１０２、１０６の記憶容量はＴＬＣブロック１２６、１０８の記憶容量の１／３であるので、ＳＬＣバッファ１２２のブロック数が増えると、ＳＳＤ３の記憶容量が減少する。ＳＳＤ３の記憶容量が所定容量以下にならないようにするため、ＳＬＣバッファ１２２のブロック数には上限が決められてもよい。

図５は、第１実施形態に係るストレージシステム１におけるホスト２の書き込み処理の一例を示すフローチャートである。図６は、第１実施形態に係るストレージシステム１におけるＳＳＤ３の書き込み処理の一例を示すフローチャートである。図７は、第１実施形態に係るＳＳＤ３の書き込み処理における書き込み性能とフリーブロック数の変化の一例を示す図である。

図５に示すように、ホスト２は、ステップＳ１０２で、高い書き込み性能を望むタイミング、ＳＬＣ書き込み禁止タイミング及びＳＬＣ書き込み許可タイミングを決定する。ホスト２のオペレーティングシステム又はアプリケーションプログラムは、高い書き込み性能を望むタイミングを先ず決定する。ホスト２のＳＳＤドライバ（ＮＶＭｅドライバ、ＳＡＴＡドライバ等）を駆動するＯＳは、高い書き込み性能を望むタイミングを決定することができる。ホスト２のユーザ又はオペレータがこのタイミングを決定し、ホスト２に入力してもよい。次いで、ホスト２は、高い書き込み性能を望むタイミング又はその直前のタイミングをＳＬＣ書き込み許可タイミングとする。さらに、ホスト２は、ＳＬＣ書き込み許可タイミングより前のいずれかのタイミングをＳＬＣ書き込み禁止タイミングとする。

ホスト２は、ステップＳ１０４で、ＳＬＣ書き込み禁止タイミングになったか否かを判定し、ＳＬＣ書き込み禁止タイミングになるまで、ステップＳ１０４の処理を繰り返し実行する。

ＳＬＣ書き込み禁止タイミングになったことを判定した場合（ステップＳ１０４のＹＥＳ）、ホスト２は、ステップＳ１０６で、ＳＬＣ書き込み禁止コマンドをＳＳＤ３に送る。ホスト２は、ステップＳ１０６の処理の実行後、書き込みたいデータがあれば、ライトコマンドをＳＳＤ３に送ってもよい。

ステップＳ１０６の処理の実行後、ホスト２は、ステップＳ１０８で、ＳＬＣ書き込み許可タイミングになったか否かを判定し、ＳＬＣ書き込み許可タイミングになるまで、ステップＳ１０８の処理を繰り返し実行する。

ＳＬＣ書き込み許可タイミングになったことを判定した場合（ステップＳ１０８のＹＥＳ）、ホスト２は、ステップＳ１１０で、ＳＬＣ書き込み許可コマンドをＳＳＤ３に送り、ステップＳ１１２で、ライトコマンドをＳＳＤ３に送り、処理を終了する。なお、ステップＳ１１２は書き込むデータがある場合に実行されるものである。そのため、ホスト２は、ステップＳ１１２の処理を複数回実行する場合もあるし、１回も実行しない場合もある。

ＳＳＤ３では、図６に示すように、コントローラ４が、ステップＳ１２２で、ＳＬＣ書き込み禁止コマンドをホスト２から受け取ると、ステップＳ１２４で、ライトデータの書き込みモードをＴＬＣモードに設定する。この後、ホスト２からライトデータを受け取った場合、コントローラ４は、図３に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＴＬＣ書き込み先ブロック１２６に書き込む。

コントローラ４は、ステップＳ１２６で、ＳＬＣ書き込み許可コマンドをホスト２から受け取ると、ステップＳ１２８で、フリーブロックプール１１６に十分な数のフリーブロック１１８があるか否かを判定する。具体的には、フリーフロックの数が予め設定された個数を超えているか否かを判定する。この個数は、ＳＬＣモードによる書き込み処理を実行できる条件に関するものであり、例えば１０個としてもよい。この場合、フリーブロックプール１１６内のフリーブロック１１８の数が１０個より多ければＳＬＣモードによる書き込み処理を実行することができるが、１０個以下であればＳＬＣモードによる書き込み処理を実行することができないとされる。

フリーブロックプール１１６に十分な数のフリーブロックが無いことを判定した場合（ステップＳ１２８のＮＯ）、コントローラ４は、ステップＳ１３０で、エラーをホスト２に返す。ステップＳ１３０の処理の実行後、コントローラ４は、処理を終了する。

フリーブロックプール１１６に十分な数のフリーブロックがあることを判定した場合（ステップＳ１２８のＹＥＳ）、コントローラ４は、ステップＳ１３２で、ライトデータの書き込みモードをＳＬＣモードに設定し、ステップＳ１３４で、書き込みモードをＳＬＣモードに設定したことをホスト２に返す。

ステップＳ１３５で、ホスト２からライトコマンドを受け取ると、コントローラ４は、ステップＳ１３６で、図２に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＳＬＣ書き込み先ブロック１０２に書き込む。ステップＳ１３６の処理の実行後、コントローラ４は、処理を終了する。なお、ホスト２からライトコマンドが送られてこない場合は、ステップＳ１３５、Ｓ１３６は実行されない。

なお、フローチャートには示していないが、フリーブロックの数が所定数以下になると、コントローラ４は、ホスト２からの指示とは無関係に、ライトデータの書き込みモードをＴＬＣモードに変更してもよい。そして、フリーブロックの数が増えると、ＳＬＣ書き込みが禁止されていなければ、コントローラ４は、ライトデータの書き込みモードをＳＬＣモードに変更してもよい。

また、図５では、ホスト２は、ＳＬＣ書き込み禁止コマンドとＳＬＣ書き込み許可コマンドの一組をＳＳＤ３に送る例を示すが、高い書き込み性能を望むタイミングが複数ある場合は、二組以上のＳＬＣ書き込み禁止コマンド、ＳＬＣ書き込み許可コマンドをＳＳＤ３に送ってもよい。

図７は、書き込み性能とフリーブロック数の変化の一例を示す図である。図７（ａ）は、ＳＳＤ３が書き込みモードを決定する比較例における書き込み性能とフリーブロック数の変化の一例を示す。ＳＳＤ３は、書き込みモードとしてＳＬＣモードを先ず選択したとする。最初は書き込み性能は高いが、フリーブロックの数は減少する。書き込み処理が進むと、フリーブロックの数は減少する。フリーブロックの数が所定数以下になると、ＳＬＣモードによる書き込み処理が不可能となり、書き込みモードはＴＬＣモードに変更され、書き込み性能は低くなる。そのため、この後、ホスト２がＳＬＣモードによる書き込み処理を望んだとしても、そのタイミングでＳＬＣモードによる書き込み処理は実行されない。

図７（ｂ）は第１実施形態における書き込み性能とフリーブロック数の変化の一例を示す。ＳＳＤ３は、ホスト２から指示が無ければ、書き込みモードとしてＳＬＣモードを選択するとする。比較例と同様に、最初は書き込み性能は高いが、フリーブロックの数は急激に減少する。ホスト２は、或る時点でＳＬＣ書き込み禁止コマンドをＳＳＤ３に送る。この時点以降は書き込みモードがＴＬＣモードに設定されるので、書き込み性能が低くなるが、フリーブロックの数の減少は緩やかになる。ホスト２は、高い書き込み性能を望むタイミング又はその直前のタイミングでＳＬＣ書き込み許可コマンドをＳＳＤ３に送る。ＳＳＤ３は、ＳＬＣ書き込み許可コマンドを受け取ると、書き込みモードをＳＬＣモードに設定するので、ＳＳＤ３は、ホスト２が望むタイミングでＳＬＣモードによる書き込み処理を実行できる。

図８は、第１実施形態に係るストレージシステム１におけるホスト２の書き込み処理の他の例を示すフローチャートである。図５に示した例では、ホスト２は、ＳＬＣ書き込み禁止／許可の２つのタイミングを事前に決定し、そのタイミングになったら、ＳＬＣ禁止／許可コマンドをＳＳＤ３に送る。しかし、図８に示すように、事前にタイミングを決定しない方法も可能である。

ホスト２は、ステップＳ１４０で、ホスト動作についてのＳＬＣ書き込み／禁止の閾値を決定する。例えば、ホスト２が含むＣＰＵの使用率について６０％を閾値としてもよい。ホスト２は、ＣＰＵ使用率が６０％を上回ったらアプリケーションの負荷が高いと判断できるので、ＳＬＣ書き込みを許可し、書き込み処理の実行速度を高速にしてユーザエクスペリエンスを上げてもよい。ホスト２は、ＣＰＵ使用率が６０％を下回ったらＳＬＣ書き込みを禁止し、書き込み処理の実行速度を低速にしてもよい。

ホスト２は、ステップＳ１４２で、閾値を下回る動作をした（ＣＰＵ使用率が６０％以下である）か否かを判定する。閾値を下回る動作をしたことを判定すると（ステップＳ１４２のＹＥＳ）、ホスト２は、ステップＳ１４４で、ＳＬＣ書き込み禁止コマンドをＳＳＤ３に送る。ホスト２は、ステップＳ１４４の処理の実行後、書き込みたいデータがあれば、ライトコマンドをＳＳＤ３に送ってもよい。

ステップＳ１４４の処理の実行後又はステップＳ１４２で閾値を下回る動作をしていないことを判定すると（ステップＳ１４２のＮＯ）、ホスト２は、ステップＳ１４６で、閾値を上回る動作をした（ＣＰＵ使用率が６０％より大きい）か否かを判定する。閾値を上回る動作をしたことを判定すると（ステップＳ１４６のＹＥＳ）、ホスト２は、ステップＳ１４８で、ＳＬＣ書き込み許可コマンドをＳＳＤ３に送り、ステップＳ１５０で、ライトコマンドをＳＳＤ３に送る。なお、ステップＳ１５０は書き込むデータがある場合に実行されるものである。そのため、ホスト２は、ステップＳ１５０の処理を複数回実行する場合もあるし、１回も実行しない場合もある。

ステップＳ１４６で閾値を上回る動作をしていないことを判定すると（ステップＳ１４６のＮＯ）、ホスト２は、ステップＳ１４２の処理を再度実行する。

このようにしても、ホスト２は、ホスト２の動作からＳＬＣ書き込み禁止／許可タイミングを随時判定し、判定結果に基づいてＳＬＣ書き込み禁止／許可コマンドをＳＳＤ３に送るので、望むタイミングでＳＳＤ３の書き込みモードをＳＬＣ書き込みモードに設定できる。

ＳＳＤ３は、ホスト２からＳＬＣ書き込みに関するコマンドを受け取ると、コマンドの種類（ＳＬＣ書き込み禁止コマンドかＳＬＣ書き込み許可コマンド）を判別し、図６と同様な処理を実行する。

以上説明したように、第１実施形態によれば、ホスト２が望むタイミングでＳＬＣモードによる書き込み処理を実行することができる。

他の実施形態を説明する。他の実施形態の説明において、第１実施形態と同じ構成要素は同じ参照数字を付して詳細な説明は省略する。また、第１実施形態と同じ図面は図示を省略する。

（第２実施形態）
第１実施形態では、ＳＬＣモード処理コマンドを受け取ると、ＳＬＣ禁止コマンドを受け取るまでＳＳＤ３ではＳＬＣモードによる書き込み処理が実行される。第２実施形態では、ＳＬＣモードによる書き込み処理の実行を制限する。より詳細には、第２実施形態では、ＳＬＣ書き込み可能容量をホスト２が指定し、ＳＬＣ書き込み容量が可能容量を超えると、ＳＬＣモードによる書き込み処理が停止される。

図９は、第２実施形態に係るストレージシステム１におけるホスト２の書き込み処理の一例を示すフローチャートである。図１０は、第２実施形態に係るストレージシステム１におけるＳＳＤ３の書き込み処理の一例を示すフローチャートである。図１１は、第２実施形態に係るＳＳＤ３の書き込み処理における書き込み性能とフリーブロック数の変化の一例を示す図である。

図９に示すように、ホスト２は、ステップＳ１０２Ａで、高い書き込み性能を望むタイミング、ＳＬＣ書き込み禁止タイミング、ＳＬＣ書き込み許可タイミング及びＳＬＣモードによる書き込み処理により書き込みたい容量（以下、ＳＬＣ書き込み可能容量と称する）を決定する。

ホスト２は、ステップＳ１０４で、ＳＬＣ書き込み禁止タイミングになったか否かを判定し、ＳＬＣ書き込み禁止タイミングになるまで、ステップＳ１０４の処理を繰り返し実行する。

ＳＬＣ書き込み禁止タイミングになったことを判定した場合（ステップＳ１０４のＹＥＳ）、ホスト２は、ステップＳ１０６で、ＳＬＣ書き込み禁止コマンドをＳＳＤ３に送る。ホスト２は、ステップＳ１０６の処理の実行後、ライトコマンドをＳＳＤ３に送ってもよい。

ステップＳ１０６の処理の実行後、ホスト２は、ステップＳ１０８で、ＳＬＣ書き込み許可タイミングになったか否かを判定し、ＳＬＣ書き込み許可タイミングになるまで、ステップＳ１０８の処理を繰り返し実行する。

ＳＬＣ書き込み許可タイミングになったことを判定した場合（ステップＳ１０８のＹＥＳ）、ホスト２は、ステップＳ２０２で、ＳＬＣ書き込み可能容量をＳＳＤ３に送る。ＳＬＣ書き込み可能容量はＳＬＣ書き込み可能容量指定コマンドとしてＳＳＤ３に送られてもよい。ホスト２は、何バイトのデータをＳＬＣモードにより書き込みたいかを把握しているので、データ量に応じてＳＬＣ書き込み可能容量を決定することができる。

ステップＳ２０２の処理の実行後、ホスト２は、ステップＳ１１０で、ＳＬＣ書き込み許可コマンドをＳＳＤ３に送り、ステップＳ１１２で、ライトコマンドをＳＳＤ３に送り、処理を終了する。なお、ステップＳ１１２は書き込むデータがある場合に実行されるものである。そのため、ホスト２は、ステップＳ１１２の処理を複数回実行する場合もあるし、１回も実行しない場合もある。

なお、ＳＬＣ書き込み可能容量とＳＬＣ書き込み許可コマンドを送る順番はこの逆でもよい。また、ＳＬＣ書き込み可能容量とＳＬＣ書き込み許可コマンドを別々に送る代わりに、ＳＬＣ書き込み可能容量とＳＬＣ書き込み許可コマンドを同時に送ってもよい。例えば、ＳＬＣ書き込み許可コマンドのパラメータにＳＬＣ書き込み可能容量を含めてもよい。

ＳＳＤ３では、図１０に示すように、コントローラ４は、ステップＳ１２２で、ＳＬＣ書き込み禁止コマンドをホスト２から受け取ると、ステップＳ１２４で、ライトデータの書き込みモードをＴＬＣモードに設定する。この後、コントローラ４は、ステップＳ２１２で、ＳＬＣ書き込み可能容量をホスト２から受け取る。コントローラ４は、ステップＳ１２６で、ＳＬＣ書き込み許可コマンドをホスト２から受け取ると、ステップＳ１２８で、フリーブロックプール１１６に十分な数のフリーブロック１１８があるか否かを判定する。

なお、ホスト２がＳＬＣ書き込み可能容量とＳＬＣ書き込み許可コマンドの送り方（同時に送るか否か、別々に送る場合の順番等）を図９に示した例から変更した場合は、その変更に従ってＳＳＤ３のＳＬＣ書き込み可能容量とＳＬＣ書き込み許可コマンドの受け取り方も変更される。

フリーブロックプール１１６に十分な数のフリーブロックが無いことを判定した場合（ステップＳ１１８のＮＯ）、コントローラ４は、ステップＳ１３０で、エラーをホスト２に返す。ステップＳ１３０の処理の実行後、コントローラ４は、処理を終了する。

フリーブロックプール１１６に十分な数のフリーブロックがあることを判定した場合（ステップＳ１１８のＹＥＳ）、コントローラ４は、ステップＳ１３２で、ライトデータの書き込みモードをＳＬＣモードに設定し、ステップＳ１３４で、書き込みモードをＳＬＣモードに設定したことをホスト２に返す。

ステップＳ１３５で、ホスト２からライトコマンドを受け取ると、コントローラ４は、ステップＳ１３６で、図２に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＳＬＣ書き込み先ブロック１０２に書き込む。なお、ホスト２からライトコマンドが送られてこない場合は、ステップＳ１３５、Ｓ１３６は実行されない。

コントローラ４は、ステップＳ２１４で、ＳＬＣモードによる書き込み容量が書き込み可能容量を超えたか否か、又はフリーブロックプール１１６に十分な数のフリーブロックが無いか否かを判定する。ＳＬＣモードによる書き込み容量が書き込み可能容量を超えていないこと、又はフリーブロックプール１１６に十分な数のフリーブロックがあることを判定した場合（ステップＳ２１４のＮＯ）、コントローラ４は、ステップＳ１３５で、ライトコマンドを受け取ると、ステップＳ１３６の書き込み処理を継続する。

ＳＬＣモードによる書き込み容量が書き込み可能容量を超えていること、又はフリーブロックプール１１６に十分な数のフリーブロックが無いことを判定した場合（ステップＳ２１４のＹＥＳ）、コントローラ４は、ステップＳ２１６で、ホスト２からのコマンドを受け取らなくても、ライトデータの書き込みモードをＴＬＣモードに設定し、ステップＳ２１８で、図３に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＴＬＣ書き込み先ブロック１２６に書き込み、処理を終了する。

図１１は、書き込み性能とフリーブロック数の変化の一例を示す図である。図１１（ａ）は、図７（ａ）に示した比較例の変化の一例を示す。

図１１（ｂ）は第２実施形態における書き込み性能とフリーブロック数の変化の一例を示す。第１実施形態と同様に、ユーザが望むタイミングで書き込み性能が高くなる。さらに、第２実施形態によれば、書き込み容量が書き込み可能容量を超えた場合、又はフリーブロックプール１１６に十分な数のフリーブロックが無くなった場合、ＳＬＣモードによる書き込み処理の実行は停止され、以降はＴＬＣモードによる書き込み処理が実行される。これ以降、書き込み性能は低下するが、フリーブロックの数の減少は緩やかになる。図１１（ｂ）は、書き込み容量が書き込み可能容量を超えたことにより、ＳＬＣモードによる書き込み処理の実行が停止された例を示す。

（第３実施形態）
第２実施形態と同様に、第３実施形態もＳＬＣモードによる書き込み処理の実行制限に関する。第３実施形態では、ＳＬＣモードによる書き込み処理を実行したい時間（以下、ＳＬＣ書き込み可能時間）をホスト２が指定し、ＳＬＣ書き込み時間が可能時間を超えると、ＳＬＣモードによる書き込み処理が停止される。

図１２は、第３実施形態に係るストレージシステム１におけるホスト２の書き込み処理の一例を示すフローチャートである。図１３は、第３実施形態に係るストレージシステム１におけるＳＳＤ３の書き込み処理の一例を示すフローチャートである。

図１２に示すように、ホスト２は、ステップＳ１０２Ｂで、高い書き込み性能を望むタイミング、ＳＬＣ書き込み禁止タイミング、ＳＬＣ書き込み許可タイミング及びＳＬＣ書き込み可能時間を決定する。

ホスト２は、ステップＳ１０４で、ＳＬＣ書き込み禁止タイミングになったか否かを判定し、ＳＬＣ書き込み禁止タイミングになるまで、ステップＳ１０４の処理を繰り返し実行する。

ＳＬＣ書き込み禁止タイミングになったことを判定した場合（ステップＳ１０４のＹＥＳ）、ホスト２は、ステップＳ１０６で、ＳＬＣ書き込み禁止コマンドをＳＳＤ３に送る。ホスト２は、ステップＳ１０６の処理の実行後、書き込みたいデータがあれば、ライトコマンドをＳＳＤ３に送ってもよい。

ステップＳ１０６の処理の実行後、ホスト２は、ステップＳ１０８で、ＳＬＣ書き込み許可タイミングになったか否かを判定し、ＳＬＣ書き込み許可タイミングになるまで、ステップＳ１０８の処理を繰り返し実行する。

ＳＬＣ書き込み許可タイミングになったことを判定した場合（ステップＳ１０８のＹＥＳ）、ホスト２は、ステップＳ３０２で、ＳＬＣ書き込み可能時間をＳＳＤ３に送る。ＳＬＣ書き込み可能時間はＳＬＣ書き込み可能時間指定コマンドとしてＳＳＤ３に送られてもよい。ホスト２は、データをＳＬＣモードにより何秒間書き込みたいかを把握しているので、書き込みたい時間に応じてＳＬＣ書き込み可能時間を決定することができる。

ステップＳ３０２の処理の実行後、ホスト２は、ステップＳ１１０で、ＳＬＣ書き込み許可コマンドをＳＳＤ３に送り、ステップＳ１１２で、ライトコマンドをＳＳＤ３に送り、処理を終了する。なお、ステップＳ１１２は書き込むデータがある場合に実行されるものである。そのため、ホスト２は、ステップＳ１１２の処理を複数回実行する場合もあるし、１回も実行しない場合もある。

なお、ＳＬＣ書き込み可能時間とＳＬＣ書き込み許可コマンドを送る順番はこの逆でもよい。また、ＳＬＣ書き込み可能時間とＳＬＣ書き込み許可コマンドを別々に送る代わりに、ＳＬＣ書き込み可能時間とＳＬＣ書き込み許可コマンドを同時に送ってもよい。例えば、ＳＬＣ書き込み許可コマンドのパラメータにＳＬＣ書き込み可能時間を含めてもよい。

ＳＳＤ３では、図１３に示すように、コントローラ４は、ステップＳ１２２で、ＳＬＣ書き込み禁止コマンドをホスト２から受け取ると、ステップＳ１２４で、ライトデータの書き込みモードをＴＬＣモードに設定する。この後、ホスト２からライトデータを受け取った場合、コントローラ４は、図３に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＴＬＣ書き込み先ブロック１２６に書き込む。この後、コントローラ４は、ステップＳ３１２で、ＳＬＣ書き込み可能時間をホスト２から受け取る。コントローラ４は、ステップＳ１２６で、ＳＬＣ書き込み許可コマンドをホスト２から受け取ると、ステップＳ１２８で、フリーブロックプール１１６に十分な数のフリーブロック１１８があるか否かを判定する。

なお、ホスト２がＳＬＣ書き込み可能時間とＳＬＣ書き込み許可コマンドの送り方を図１２に示した例から変更した場合は、その変更に従ってＳＳＤ３のＳＬＣ書き込み可能容量とＳＬＣ書き込み許可コマンドの受け取り方も変更される。

フリーブロックプール１１６に十分な数のフリーブロックが無いことを判定した場合（ステップＳ１２８のＮＯ）、コントローラ４は、ステップＳ１３０で、エラーをホスト２に返す。ステップＳ１３０の処理の実行後、コントローラ４は、処理を終了する。

フリーブロックプール１１６に十分な数のフリーブロックがあることを判定した場合（ステップＳ１２８のＹＥＳ）、コントローラ４は、ステップＳ１３２で、ホスト２からのコマンドを受け取らなくても、ライトデータの書き込みモードをＳＬＣモードに設定し、ステップＳ１３４で、書き込みモードをＳＬＣモードに設定したことをホスト２に返す。

ステップＳ１３５で、ホスト２からライトコマンドを受け取ると、コントローラ４は、ステップＳ１３６で、図２に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＳＬＣ書き込み先ブロック１０２に書き込む。なお、ホスト２からライトコマンドが送られてこない場合は、ステップＳ１３５、Ｓ１３６は実行されない。

コントローラ４は、ステップＳ３１４で、ＳＬＣモードによる書き込み時間が書き込み可能時間を超えたか否か、又はフリーブロックプール１１６に十分な数のフリーブロックが無いか否かを判定する。ＳＬＣモードによる書き込み時間が書き込み可能時間を超えていないこと、又はフリーブロックプール１１６に十分な数のフリーブロックがあることを判定した場合（ステップＳ３１４のＮＯ）、コントローラ４は、ステップＳ１３５で、ライトコマンドを受け取ると、ステップＳ１３６の書き込み処理を継続する。

ＳＬＣモードによる書き込み時間が書き込み可能時間を超えていること、又はフリーブロックプール１１６に十分な数のフリーブロックが無いことを判定した場合（ステップＳ３１４のＹＥＳ）、コントローラ４は、ステップＳ２１６で、ライトデータの書き込みモードをＴＬＣモードに設定し、ステップＳ２１８で、図３に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＴＬＣ書き込み先ブロック１２６に書き込み、処理を終了する。

第３実施形態によれば、書き込み時間が書き込み可能時間を超えた場合、又はフリーブロックプール１１６に十分な数のフリーブロックが無くなった場合、ＳＬＣモードによる書き込み処理の実行は停止され、以降はＴＬＣモードによる書き込み処理が実行される。第２実施形態では、書き込み時間ではなく書き込み容量に基づいて、ＳＬＣモードによる書き込み処理の実行は停止される。第３実施形態による書き込み性能とフリーブロック数の変化の一例は、図１１に示した第２実施形態による変化例と同じであるので、図示は省略する。第３実施形態と第２実施形態は、書き込み性能が低下するタイミングを決める基準が異なるが、書き込み容量と書き込み時間は互いに関連する。そのため、第２実施形態、第３実施形態の何れを用いても効果はほぼ同じである。

第２、第３実施形態のホスト２の処理は、図５に示した第１実施形態のホスト２の処理に基づくが、第２、第３実施形態のホスト２の処理は、図８に示した第１実施形態の変形例のホスト２の処理に基づいてもよい。その場合、図８のＳＬＣ書き込み許可コマンドを送信するステップＳ１４８の直前にＳＬＣ書き込み可能容量をＳＳＤ３に送るステップＳ２０２（図９）又はＳＬＣ書き込み可能時間をＳＳＤ３に送るステップＳ３０２（図１２）が実行される。

（第４実施形態）
第２、第３実施形態は、ＳＬＣ書き込み許可時の書き込み処理の実行制限についての実施形態であった。次に、ＳＬＣ書き込み禁止時にＧＣ／コンパクション処理を実行して、フリーブロックを生成し、フリーブロックの数を回復させる第４実施形態を説明する。

図１４は、第４実施形態に係るストレージシステム１におけるＳＳＤ３の書き込み処理の一例を示すフローチャートである。図１５は、第４実施形態に係るＳＳＤ３の書き込み処理における書き込み性能とフリーブロック数の変化の一例を示す図である。

ホスト２の処理は、図５に示す第１実施形態、図８に示す第１実施形態の変形例、図９に示す第２実施形態、図１２に示す第３実施形態の処理のいずれであってもよい。

ＳＳＤ３では、図１４に示すように、コントローラ４は、ステップＳ１２２で、ＳＬＣ書き込み禁止コマンドをホスト２から受け取ると、ステップＳ１２４で、ライトデータの書き込みモードをＴＬＣモードに設定する。この後、ホスト２からライトデータを受け取った場合、コントローラ４は、図３に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＴＬＣ書き込み先ブロック１２６に書き込む。この後、コントローラ４は、ステップＳ４０２で、図３に示すように、フリーブロックを生成するためのＧＣ／コンパクション処理を実行する。ＧＣ／コンパクション処理の実行タイミングは、ホスト２からライトコマンドやリードコマンド等のＩ／Ｏコマンドが送られて来ない、所謂アイドル期間であってもよい。しかし、アイドル期間が無い場合は、ホストからのＩ／Ｏコマンドの実行を遅延させて、ＧＣ／コンパクション処理を優先的に実行することがある。ＧＣ／コンパクション処理とホストからのＩ／Ｏコマンドのどちらを優先的に実行するかを示す指標としてＧＣ／コンパクション処理の優先度がある。優先度は、ＳＳＤ３が決めてもよいし、ホスト２が指定してもよい。

ステップＳ４０２の処理の実行後、コントローラ４は、ステップＳ１２６で、ＳＬＣ書き込み許可コマンドをホスト２から受け取ると、ステップＳ１３２で、ライトデータの書き込みモードをＳＬＣモードに設定し、ステップＳ１３４で、書き込みモードをＳＬＣモードに設定したことをホスト２に返す。

ステップＳ１３５で、ホスト２からライトコマンドを受け取ると、コントローラ４は、ステップＳ１３６で、図２に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＳＬＣ書き込み先ブロック１０２に書き込む。なお、ホスト２からライトコマンドが送られてこない場合は、ステップＳ１３５、Ｓ１３６は実行されない。

ステップＳ１３６の処理の実行後、コントローラ４は、ステップＳ４０４で、フリーブロックプール１１６に十分な数のフリーブロック１１８があるか否かを判定する。

フリーブロックプール１１６に十分な数のフリーブロックがあることを判定した場合（ステップＳ４０４のＹＥＳ）、コントローラ４は、ステップＳ１３５で、ライトコマンドを受け取ると、ステップＳ１３６の書き込み処理を継続する。

フリーブロックプール１１６に十分な数のフリーブロックが無いことを判定した場合（ステップＳ４０４のＮＯ）、コントローラ４は、ステップＳ４０６で、ライトデータの書き込みモードをＴＬＣモードに設定し、ステップＳ４０７で、ライトコマンドをホスト２から受け取ると、ステップＳ４０８で、ライトデータをＮＡＮＤ型フラッシュメモリ５のＴＬＣ書き込み先ブロック１２６に書き込み、処理を終了する。

図１５は、書き込み性能とフリーブロック数の変化の一例を示す図である。図１５（ａ）は、図７（ｂ）に示した第１実施形態における書き込み性能とフリーブロック数の変化の例を比較のために示す。

図１５（ｂ）は第４実施形態における書き込み性能とフリーブロック数の変化の一例を示す。第４実施形態においては、ＳＳＤ３がＳＬＣ書き込み禁止コマンドを受け取ると、ＧＣ／コンパクション処理が実行され、フリーブロック数は増加する。そのため、ホスト２が望むタイミングになった時、フリーブロックの数は、第１実施形態に比べて多い。そのため、ホスト２が高い書き込み性能を望むタイミングが長時間であっても、その期間の最後までフリーブロックが存在し、ＳＬＣモードによる書き込み処理が実行できる。

しかし、ＧＣ／コンパクション処理を実行しない第１実施形態では、図１５（ａ）に示すように、ＳＬＣ書き込み禁止コマンドを受け取っても、ＴＬＣモードによる書き込み処理の実行によりフリーブロック数は緩やかに減少する。そのため、ホスト２が高い書き込み性能を望むタイミングが長時間の場合、その期間の途中でフリーブロックが所定の数以下となり、それ以降ＳＬＣモードによる書き込み処理が実行できなくなる場合がある。

図１４に示すＳＳＤ３の書き込み処理例では、ＧＣ／コンパクション処理の実行タイミングはＳＳＤ３が決めている。しかし、ＧＣ／コンパクション処理の実行タイミングをホスト２が指定するように第4実施形態を変形することも可能である。

図１６は、第４実施形態の変形例に係るストレージシステム１におけるホスト２の書き込み処理の一例を示すフローチャートである。図１７は、第４実施形態の変形例に係るストレージシステム１におけるＳＳＤ３の書き込み処理の一例を示すフローチャートである。

図１６に示すように、ホスト２は、ステップＳ１０２で、高い書き込み性能を望むタイミング、ＳＬＣ書き込み禁止タイミング及びＳＬＣ書き込み許可タイミングを決定する。

ホスト２は、ステップＳ１０４で、ＳＬＣ書き込み禁止タイミングになったか否かを判定し、ＳＬＣ書き込み禁止タイミングになるまで、ステップＳ１０４の処理を繰り返し実行する。

ＳＬＣ書き込み禁止タイミングになったことを判定した場合（ステップＳ１０４のＹＥＳ）、ホスト２は、ステップＳ１０６で、ＳＬＣ書き込み禁止コマンドをＳＳＤ３に送る。ホスト２は、ステップＳ１０６の処理の実行後、書き込みたいデータがあれば、ライトコマンドをＳＳＤ３に送ってもよい。

ステップＳ１０６の処理の実行後、ホスト２は、ステップＳ４１２で、ＧＣ／コンパクションコマンドをＳＳＤ３に送る。ホスト２は、Ｉ／ＯコマンドをＳＳＤ３に送らないタイミングでＧＣ／コンパクションコマンドをＳＳＤ３に送る。ＧＣ／コンパクションコマンドは、ＧＣ／コンパクション処理の優先度を含んでもよい。ホスト２は、優先度を含むＧＣ／コンパクションコマンドをＳＳＤ３に送ることにより、ＧＣ／コンパクション処理の実行の優先度を制御することができ、その結果、書き込み性能の劣化度合いも制御することができる。そのため、ＧＣ／コンパクション処理の実行による書き込み性能の劣化を制御することができる。

ステップＳ１０８で、ＳＬＣ書き込み許可タイミングになったか否かを判定し、ＳＬＣ書き込み許可タイミングになるまで、ステップＳ１０８の処理を繰り返し実行する。

ＳＬＣ書き込み許可タイミングになったことを判定した場合（ステップＳ１０８のＹＥＳ）、ホスト２は、ステップＳ１１０で、ＳＬＣ書き込み許可コマンドをＳＳＤ３に送り、ステップＳ１１２で、ライトコマンドをＳＳＤ３に送り、処理を終了する。なお、ステップＳ１１２は書き込むデータがある場合に実行されるものである。そのため、ホスト２は、ステップＳ１１２の処理を複数回実行する場合もあるし、１回も実行しない場合もある。

なお、図１６の処理は、図５に示した第１実施形態のホスト２の処理に基づくが、図１６の処理は、図８に示した第１実施形態の変形例のホスト２の処理に基づいてもよい。その場合、図８のＳＬＣ書き込み禁止コマンドをＳＳＤ３に送るステップＳ１４４とＳＬＣ書き込み許可コマンドをＳＳＤ３に送るステップＳ１４８との間にＧＣ／コンパクションコマンドをＳＳＤ３に送るステップＳ４１２が実行される。

ＳＳＤ３では、図１７に示すように、コントローラ４は、ステップＳ１２２で、ＳＬＣ書き込み禁止コマンドをホスト２から受け取ると、ステップＳ１２４で、ライトデータの書き込みモードをＴＬＣモードに設定する。この後、ホスト２からライトデータを受け取った場合、コントローラ４は、図３に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＴＬＣ書き込み先ブロック１２６に書き込む。この後、コントローラ４は、ステップＳ４１６で、ＧＣ／コンパクションコマンドを受け取ると、ステップＳ４１８で、ＧＣ／コンパクション処理を実行する。ＧＣ／コンパクションコマンドとともに、ＧＣ／コンパクション処理の優先度を受け取った場合、コントローラ４は、ステップＳ４１８で、受け取った優先度に従ってＧＣ／コンパクション処理を実行する。

ステップＳ４１８の処理の実行後、コントローラ４は、ステップＳ１２６で、ＳＬＣ書き込み許可コマンドをホスト２から受け取ると、ステップＳ１３２で、ライトデータの書き込みモードをＳＬＣモードに設定し、ステップＳ１３４で、書き込みモードをＳＬＣモードに設定したことをホスト２に返す。

ステップＳ１３５で、ホスト２からライトコマンドを受け取ると、コントローラ４は、ステップＳ１３６で、図２に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＳＬＣ書き込み先ブロック１０２に書き込む。なお、ホスト２からライトコマンドが送られてこない場合は、ステップＳ１３５、Ｓ１３６は実行されない。

ステップＳ１３６の処理の実行後、コントローラ４は、ステップＳ４２２で、フリーブロックプール１１６に十分な数のフリーブロック１１８があるか否かを判定する。

フリーブロックプール１１６に十分な数のフリーブロックがあることを判定した場合（ステップＳ４２２のＹＥＳ）、コントローラ４は、ステップＳ１３６の書き込み処理を継続する。

フリーブロックプール１１６に十分な数のフリーブロックが無いことを判定した場合（ステップＳ４２２のＮＯ）、コントローラ４は、ステップＳ４２４で、ライトデータの書き込みモードをＴＬＣモードに設定し、ステップＳ４２５で、ライトコマンドをホスト２から受け取ると、ステップＳ４２６で、ライトデータをＮＡＮＤ型フラッシュメモリ５のＴＬＣ書き込み先ブロック１２６に書き込み、処理を終了する。

（第５実施形態）
第４実施形態はＧＣ／コンパクション処理の実行開始に関するものであるが、ＧＣ／コンパクション処理を必要以上に実行すると、書き込み性能が必要以上に劣化する。次に、ＧＣ／コンパクション処理の実行終了タイミングを制御する第５実施形態を説明する。

図１８は、第５実施形態に係るストレージシステム１におけるホスト２の書き込み処理の一例を示すフローチャートである。図１９は、第５実施形態に係るストレージシステム１におけるＳＳＤ３の書き込み処理の一例を示すフローチャートである。図２０は、第５実施形態に係るＳＳＤ３の書き込み処理における書き込み性能とフリーブロック数の変化の一例を示す図である。

図１８に示すように、ホスト２は、ステップＳ１０２Ｃで、高い書き込み性能を望むタイミング、ＳＬＣ書き込み禁止タイミング、ＳＬＣ書き込み許可タイミング及びフリーブロックの目標容量を決定する。

ホスト２は、ステップＳ１０４で、ＳＬＣ書き込み禁止タイミングになったか否かを判定し、ＳＬＣ書き込み禁止タイミングになるまで、ステップＳ１０４の処理を繰り返し実行する。

ＳＬＣ書き込み禁止タイミングになったことを判定した場合（ステップＳ１０４のＹＥＳ）、ホスト２は、ステップＳ５０２で、フリーブロックの目標容量をＳＳＤ３に送る。目標容量は目標容量指定コマンドとしてＳＳＤ３に送られてもよい。フリーブロックの目標容量は、ＧＣ／コンパクション処理の実行終了時点あるいはホスト２が高性能を望むタイミングの開始時点でフリーブロックプール１１６に割り当てられているフリーブロック１１８の容量である。言い換えると、フリーブロックの目標容量は、ＧＣ／コンパクション処理を何時まで実行するかを判断するための指標である。フリーブロックの目標容量は、ホスト２が高性能を望むタイミングの終了時点でフリーブロックプール１１６に割り当てられているフリーブロックが十分残るような値に決定されている。

ステップＳ５０２の処理の実行後、ホスト２は、ステップＳ１０６で、ＳＬＣ書き込み禁止コマンドをＳＳＤ３に送る。ホスト２は、ステップＳ１０６の処理の実行後、書き込みたいデータがあれば、ライトコマンドをＳＳＤ３に送ってもよい。

ステップＳ１０６の処理の実行後、ホスト２は、ステップＳ１０８で、ＳＬＣ書き込み許可タイミングになったか否かを判定し、ＳＬＣ書き込み許可タイミングになるまで、ステップＳ１０８の処理を繰り返し実行する。

ＳＬＣ書き込み許可タイミングになったことを判定した場合（ステップＳ１０８のＹＥＳ）、ホスト２は、ステップＳ１１０で、ＳＬＣ書き込み許可コマンドをＳＳＤ３に送り、ステップＳ１１２で、ライトコマンドをＳＳＤ３に送り、処理を終了する。なお、ステップＳ１１２は書き込むデータがある場合に実行されるものである。そのため、ホスト２は、ステップＳ１１２の処理を複数回実行する場合もあるし、１回も実行しない場合もある。

なお、フリーブロックの目標容量とＳＬＣ書き込み禁止コマンドを送る順番はこの逆でもよい。また、フリーブロックの目標容量とＳＬＣ書き込み禁止コマンドを別々に送る代わりに、フリーブロックの目標容量とＳＬＣ書き込み禁止コマンドを同時に送ってもよい。例えば、ＳＬＣ書き込み禁止コマンドのパラメータにフリーブロックの目標容量を含めてもよい。

なお、図１８の処理は、図５に示した第１実施形態のホスト２の処理に基づくが、図１８の処理は、図８に示した第１実施形態の変形例のホスト２の処理に基づいてもよい。その場合、図８のＳＬＣ書き込み禁止コマンドをＳＳＤ３に送るステップＳ１４４の前にフリーブロックの目標容量をＳＳＤ３に送るステップＳ５０２が実行される。

ＳＳＤ３では、図１９に示すように、コントローラ４は、ステップＳ５０４で、フリーブロックの目標容量をホスト２から受け取ると、ステップＳ５０６で、目標容量をＳＬＣモードで書き込んだ際のブロックサイズで除算して、目標容量を実現するために必要な目標ブロック数を計算する。

ステップＳ５０６の処理の実行後、コントローラ４は、ステップＳ１２２で、ＳＬＣ書き込み禁止コマンドをホスト２から受け取ると、ステップＳ１２４で、ライトデータの書き込みモードをＴＬＣモードに設定する。この後、ホスト２からライトデータを受け取った場合、コントローラ４は、図３に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＴＬＣ書き込み先ブロック１２６に書き込む。

なお、ホスト２がフリーブロックの目標容量とＳＬＣ書き込み禁止コマンドの送り方を図１８に示した例から変更した場合は、その変更に従ってＳＳＤ３のフリーブロックの目標容量とＳＬＣ書き込み禁止コマンドの受け取り方も変更される。

ステップＳ１２４の処理の実行後、コントローラ４は、ステップＳ５０８で、フリーブロックプール１１６に割り当てられているフリーブロック１１８の数が目標ブロック数を超えているか否かを判定する。

フリーブロック１１８の数が目標ブロック数を超えていないことを判定した場合（ステップＳ５０８のＮＯ）、コントローラ４は、ステップＳ５１２で、ＧＣ／コンパクション処理を実行する。コントローラ４は、フリーブロック１１８の数が目標ブロック数を超えることを判定するまでステップＳ５１２の処理を実行する。すなわち、コントローラ４は、フリーブロック１１８の数が目標ブロック数を超えると、ＧＣ／コンパクション処理の実行を停止する。

フリーブロック１１８の数が目標ブロック数を超えていることを判定した場合（ステップＳ５０８のＹＥＳ）、コントローラ４は、ステップＳ１２６で、ＳＬＣ書き込み許可コマンドをホスト２から受け取ると、ステップＳ１３２で、ライトデータの書き込みモードをＳＬＣモードに設定し、ステップＳ１３４で、書き込みモードをＳＬＣモードに設定したことをホスト２に返す。

ステップＳ１３５で、ホスト２からライトコマンドを受け取ると、コントローラ４は、ステップＳ１３６で、図２に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＳＬＣ書き込み先ブロック１０２に書き込み、処理を終了する。なお、ホスト２からライトコマンドが送られてこない場合は、ステップＳ１３５、Ｓ１３６は実行されない。

図２０は、書き込み性能とフリーブロック数の変化の一例を示す図である。図２０（ａ）は、図１５（ｂ）に示した第４実施形態における書き込み性能とフリーブロック数の変化の例を示す。図２０（ｂ）は第５実施形態における書き込み性能とフリーブロック数の変化の一例を示す。

図２０（ａ）に示すように、第４実施形態では、ＳＳＤ３がＳＬＣ書き込み禁止コマンドを受け取ると、ＧＣ／コンパクション処理を実行し、フリーブロック数は増加する。しかし、ＧＣ／コンパクション処理が実行されると、その間、ホスト２からのライトデータの書き込み処理は待機するので、書き込み性能は劣化する。

しかし、第５実施形態によれば、図２０（ｂ）に示すように、ＳＬＣ書き込み禁止コマンドとともにフリーブロックの目標容量がホスト２から送られ、フリーブロックの目標容量が実現されると、ＧＣ／コンパクション処理の実行は停止するので、必要以上にＧＣ／コンパクション処理が実行されることがない。ＧＣ／コンパクション処理の実行による書き込み性能劣化期間は、第４実施形態に比べて短い。ＧＣ／コンパクション処理の実行時間が短いので、ブロックの疲弊を抑えることができる。

（第６実施形態）
第５実施形態では、ホスト２が、フリーブロックの目標容量を指定して、ＳＳＤ３がそれに従ってＧＣ／コンパクション処理の実行終了タイミングを決めるが、次に、ホスト２が、ＧＣ／コンパクション処理の目標実行時間を指定して、ＳＳＤ３がそれに従ってＧＣ／コンパクション処理の実行終了タイミングを決める第６実施形態を説明する。

図２１は、第６実施形態に係るストレージシステム１におけるホスト２の書き込み処理の一例を示すフローチャートである。図２２は、第６実施形態に係るストレージシステム１におけるＳＳＤ３の書き込み処理の一例を示すフローチャートである。図２３は、第６実施形態に係るＳＳＤ３の書き込み処理における書き込み性能とフリーブロック数の変化の一例を示す図である。

図２１に示すように、ホスト２は、ステップＳ１０２Ｄで、高い書き込み性能を望むタイミング、ＳＬＣ書き込み禁止タイミング、ＳＬＣ書き込み許可タイミング及びＣＧ／コンパクション処理の目標実行時間を決定する。

ホスト２は、ステップＳ１０４で、ＳＬＣ書き込み禁止タイミングになったか否かを判定し、ＳＬＣ書き込み禁止タイミングになるまで、ステップＳ１０４の処理を繰り返し実行する。

ＳＬＣ書き込み禁止タイミングになったことを判定した場合（ステップＳ１０４のＹＥＳ）、ホスト２は、ステップＳ６０２で、ＧＣ／コンパクション処理の目標実行時間をＳＳＤ３に送る。目標実行時間は目標実行時間指定コマンドとしてＳＳＤ３に送られてもよい。ＧＣ／コンパクション処理の目標実行時間は、例えばＳＬＣ書き込み禁止期間のＧＣ／コンパクション処理の実行による性能低下を許容する時間から決定される。

ステップＳ６０２の処理の実行後、ホスト２は、ステップＳ１０６で、ＳＬＣ書き込み禁止コマンドをＳＳＤ３に送る。ホスト２は、ステップＳ１０６の処理の実行後、書き込みたいデータがあれば、ライトコマンドをＳＳＤ３に送ってもよい。

ステップＳ１０６の処理の実行後、ホスト２は、ステップＳ１０８で、ＳＬＣ書き込み許可タイミングになったか否かを判定し、ＳＬＣ書き込み許可タイミングになるまで、ステップＳ１０８の処理を繰り返し実行する。

ＳＬＣ書き込み許可タイミングになったことを判定した場合（ステップＳ１０８のＹＥＳ）、ホスト２は、ステップＳ１１０で、ＳＬＣ書き込み許可コマンドをＳＳＤ３に送り、ステップＳ１１２で、ライトコマンドをＳＳＤ３に送り、処理を終了する。なお、ステップＳ１１２は書き込むデータがある場合に実行されるものである。そのため、ホスト２は、ステップＳ１１２の処理を複数回実行する場合もあるし、１回も実行しない場合もある。

なお、ＧＣ／コンパクション処理の目標実行時間とＳＬＣ書き込み禁止コマンドを送る順番はこの逆でもよい。また、ＧＣ／コンパクション処理の目標実行時間とＳＬＣ書き込み禁止コマンドを別々に送る代わりに、ＧＣ／コンパクション処理の目標実行時間とＳＬＣ書き込み禁止コマンドを同時に送ってもよい。例えば、ＳＬＣ書き込み禁止コマンドのパラメータにＧＣ／コンパクション処理の目標実行時間を含めてもよい。

なお、図２１の処理は、図５に示した第１実施形態のホスト２の処理に基づくが、図２１の処理は、図８に示した第１実施形態の変形例のホスト２の処理に基づいてもよい。その場合、図８のＳＬＣ書き込み禁止コマンドをＳＳＤ３に送るステップＳ１４４の前にＧＣ／コンパクション処理の目標実行時間をＳＳＤ３に送るステップＳ６０２が実行される。

ＳＳＤ３では、図２２に示すように、コントローラ４は、ステップＳ６０２で、ＧＣ／コンパクション処理の目標実行時間をホスト２から受け取る。

ステップＳ６０２の処理の実行後、コントローラ４は、ステップＳ１２２で、ＳＬＣ書き込み禁止コマンドをホスト２から受け取ると、ステップＳ１２４で、ライトデータの書き込みモードをＴＬＣモードに設定する。この後、ホスト２からライトデータを受け取った場合、コントローラ４は、図３に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＴＬＣ書き込み先ブロック１２６に書き込む。

なお、ホスト２がＧＣ／コンパクション処理の目標実行時間とＳＬＣ書き込み禁止コマンドの送り方を図２１に示した例から変更した場合は、その変更に従ってＳＳＤ３のＧＣ／コンパクション処理の目標実行時間とＳＬＣ書き込み禁止コマンドの受け取り方も変更される。

ステップＳ１２４の処理の実行後、コントローラ４は、ステップＳ６０４で、ＧＣ／コンパクション処理の実行時間が目標実行時間を超えているか否かを判定する。

ＧＣ／コンパクション処理の実行時間が目標実行時間を超えていないことを判定した場合（ステップＳ６０４のＮＯ）、コントローラ４は、ステップＳ６０６で、ＧＣ／コンパクション処理を実行する。コントローラ４は、ＧＣ／コンパクション処理の実行時間が目標実行時間を超えることを判定するまでステップＳ６０４の処理を実行する。すなわち、コントローラ４は、ＧＣ／コンパクション処理の実行時間が目標実行時間を超えると、ＧＣ／コンパクション処理の実行を停止する。

ＧＣ／コンパクション処理の実行時間が目標実行時間を超えていることを判定した場合（ステップＳ６０４のＹＥＳ）、コントローラ４は、ステップＳ１２６で、ＳＬＣ書き込み許可コマンドをホスト２から受け取ると、ステップＳ１３２で、ライトデータの書き込みモードをＳＬＣモードに設定し、ステップＳ１３４で、書き込みモードをＳＬＣモードに設定したことをホスト２に返す。

ステップＳ１３５で、ホスト２からライトコマンドを受け取ると、コントローラ４は、ステップＳ１３６で、図２に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＳＬＣ書き込み先ブロック１０２に書き込み、処理を終了する。なお、ホスト２からライトコマンドが送られてこない場合は、ステップＳ１３５、Ｓ１３６は実行されない。

図２３は、書き込み性能とフリーブロック数の変化の一例を示す図である。図２３（ａ）は、図１５（ｂ）に示した第４実施形態における書き込み性能とフリーブロック数の変化の例を示す。図２３（ｂ）は第６実施形態における書き込み性能とフリーブロック数の変化の一例を示す。

図２３（ａ）に示すように、第４実施形態では、ＳＳＤ３がＳＬＣ書き込み禁止コマンドを受け取ると、ＧＣ／コンパクション処理が実行され、フリーブロック数は増加する。しかし、ＧＣ／コンパクション処理が実行されると、その間、ホスト２からのライトデータの書き込み処理は待機するので、書き込み性能は劣化する。

しかし、第６実施形態によれば、図２３（ｂ）に示すように、ＳＬＣ書き込み禁止コマンドとともにＧＣ／コンパクション処理の目標実行時間がホスト２から送られ、ＧＣ／コンパクション処理の実行時間が目標実行時間に達すると、ＧＣ／コンパクション処理の実行は停止するので、必要以上にＧＣ／コンパクション処理が実行されることがない。ＧＣ／コンパクション処理の実行による書き込み性能劣化期間は、第４実施形態に比べて短い。ＧＣ／コンパクション処理の実行時間が短いので、ブロックの疲弊を抑えることができる。

なお、第５、第６実施形態では、ＳＬＣ書き込み禁止コマンド毎に、フリーブロックの目標容量、ＧＣ／コンパクション処理の目標実行時間をホスト２が指定しているが、これらの目標容量、目標実行時間は変更された時だけ指定してもよい。この場合、ＳＳＤ３は、目標容量、目標実行時間を記憶しておいて、目標容量、目標実行時間がホスト２から指定されない場合は、記憶しておいた前回の目標容量、目標実行時間を使ってもよい。さらに、目標容量、目標実行時間は毎回同じでもよい。その場合、ホスト２は、ＳＬＣ書き込み禁止コマンドの最初の送信時に目標容量、目標実行時間を送信してもよい。

（第７実施形態）
第５実施形態又は第６実施形態では、ホスト２がフリーブロックの目標容量又はＧＣ／コンパクション処理の目標実行時間を指定し、指定された目標容量又は目標実行時間に基づいて、ＳＳＤ３がＧＣ／コンパクション処理の実行終了タイミングを決めることにより、書き込み性能が劣化する期間を短くしている。しかし、第５実施形態又は第６実施形態では、ＳＬＣ書き込み禁止コマンドの受信時からＳＬＣ書き込み許可コマンドの受信時までの期間の前半はＧＣ／コンパクション処理の実行期間であり、後半はＧＣ／コンパクション処理が実行されない期間である。次に、ＳＬＣ書き込み禁止コマンドの受信時からＳＬＣ書き込み許可コマンドの受信時までの期間中、ホスト２の指定情報に基づいた優先度でＧＣ／コンパクション処理を実行する第７実施形態を説明する。

図２４は、第７実施形態に係るストレージシステム１におけるホスト２の書き込み処理の一例を示すフローチャートである。図２５は、第７実施形態に係るストレージシステム１におけるＳＳＤ３の書き込み処理の一例を示すフローチャートである。図２６は、第７実施形態に係るＳＳＤ３の書き込み処理における書き込み性能とフリーブロック数の変化の一例を示す図である。

図２４に示すように、ホスト２は、ステップＳ１０２Ｅで、高い書き込み性能を望むタイミング、ＳＬＣ書き込み禁止タイミング、ＳＬＣ書き込み許可タイミング及び書き込み性能の劣化度合いの許容値を決定する。

ホスト２は、ステップＳ１０４で、ＳＬＣ書き込み禁止タイミングになったか否かを判定し、ＳＬＣ書き込み禁止タイミングになるまで、ステップＳ１０４の処理を繰り返し実行する。

ＳＬＣ書き込み禁止タイミングになったことを判定した場合（ステップＳ１０４のＹＥＳ）、ホスト２は、ステップＳ７０２で、書き込み性能の劣化度合いの許容値をＳＳＤ３に送る。許容値は許容値指定コマンドとしてＳＳＤ３に送られてもよい。書き込み性能は保証スループット（バイト／秒）、レイテンシー（秒）等により表され得る。保証スループット（バイト／秒）の下限値、レイテンシー（秒）の上限値が劣化度合いの許容値としてＳＳＤ３に送られる。

ステップＳ７０２の処理の実行後、ホスト２は、ステップＳ１０６で、ＳＬＣ書き込み禁止コマンドをＳＳＤ３に送る。

ステップＳ１０６の処理の実行後、ホスト２は、ステップＳ１０８で、ＳＬＣ書き込み許可タイミングになったか否かを判定し、ＳＬＣ書き込み許可タイミングになるまで、ステップＳ１０８の処理を繰り返し実行する。

ＳＬＣ書き込み許可タイミングになったことを判定した場合（ステップＳ１０８のＹＥＳ）、ホスト２は、ステップＳ１１０で、ＳＬＣ書き込み許可コマンドをＳＳＤ３に送り、ステップＳ１１２で、ライトコマンドをＳＳＤ３に送り、処理を終了する。なお、ステップＳ１１２は書き込むデータがある場合に実行されるものである。そのため、ホスト２は、ステップＳ１１２の処理を複数回実行する場合もあるし、１回も実行しない場合もある。

なお、書き込み性能の劣化度合いの許容値とＳＬＣ書き込み禁止コマンドを送る順番はこの逆でもよい。また、書き込み性能の劣化度合いの許容値とＳＬＣ書き込み禁止コマンドを別々に送る代わりに、書き込み性能の劣化度合いの許容値とＳＬＣ書き込み禁止コマンドを同時に送ってもよい。例えば、ＳＬＣ書き込み禁止コマンドのパラメータに書き込み性能の劣化度合いの許容値を含めてもよい。

なお、図２４の処理は、図５に示した第１実施形態のホスト２の処理に基づくが、図２４の処理は、図８に示した第１実施形態の変形例のホスト２の処理に基づいてもよい。その場合、図８のＳＬＣ書き込み禁止コマンドをＳＳＤ３に送るステップＳ１４４の前に書き込み性能の劣化度合いの許容値をＳＳＤ３に送るステップＳ７０２が実行される。

ＳＳＤ３では、図２５に示すように、コントローラ４は、ステップＳ７０４で、書き込み性能の劣化度合いの許容値をホスト２から受け取る。

ステップＳ７０４の処理の実行後、コントローラ４は、ステップＳ１２２で、ＳＬＣ書き込み禁止コマンドをホスト２から受け取ると、ステップＳ１２４で、ライトデータの書き込みモードをＴＬＣモードに設定する。この後、ホスト２からライトデータを受け取った場合、コントローラ４は、図３に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＴＬＣ書き込み先ブロック１２６に書き込む。

なお、ホスト２が書き込み性能の劣化度合いの許容値とＳＬＣ書き込み禁止コマンドの送り方を図２４に示した例から変更した場合は、その変更に従ってＳＳＤ３の書き込み性能の劣化度合いの許容値とＳＬＣ書き込み禁止コマンドの受け取り方も変更される。

ステップＳ１２４の処理の実行後、コントローラ４は、ステップＳ７０６で、書き込み性能の劣化度合いが許容値を超えないようにＧＣ／コンパクション処理の優先度を決定する。ＧＣ／コンパクション処理の優先度が高い程、フリーブロックの生成速度は向上するが、書き込み性能は劣化し、ＧＣ／コンパクション処理の優先度が低い程、フリーブロックの生成速度は低下するが、書き込み性能は余り劣化しない。コントローラ４は、ホスト２が指定した書き込み性能の劣化度合いの許容値に応じてＧＣ／コンパクション処理の優先度を決定する。第５、第６実施形態と異なり、第７実施形態では、ＧＣ／コンパクション処理は、ＳＬＣ書き込み禁止コマンドの受信時からＳＬＣ書き込み許可コマンドの受信時までの期間中実行される。

ステップＳ７０６の処理の実行後、コントローラ４は、ステップＳ７０８で、この決定した優先度に従ってＧＣ／コンパクション処理を実行する。これにより、ＧＣ／コンパクション処理の実行により書き込み性能は劣化するが、劣化の度合いは許容値に収まっている。

ステップＳ７０８の処理の実行後、コントローラ４は、ステップＳ１２６で、ＳＬＣ書き込み許可コマンドをホスト２から受け取ると、ステップＳ１３２で、ライトデータの書き込みモードをＳＬＣモードに設定し、ステップＳ１３４で、書き込みモードをＳＬＣモードに設定したことをホスト２に返す。

ステップＳ１３５で、ホスト２からライトコマンドを受け取ると、コントローラ４は、ステップＳ１３６で、図２に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＳＬＣ書き込み先ブロック１０２に書き込み、処理を終了する。なお、ホスト２からライトコマンドが送られてこない場合は、ステップＳ１３５、Ｓ１３６は実行されない。

図２６は、書き込み性能とフリーブロック数の変化の一例を示す図である。図２６（ａ）は、図２３（ｂ）に示した第６実施形態における書き込み性能とフリーブロック数の変化の例を示す。図２６（ｂ）は第７実施形態における書き込み性能とフリーブロック数の変化の一例を示す。

図２６（ａ）に示すように、第６実施形態では、ＳＳＤ３がＳＬＣ書き込み禁止コマンドを受け取ると、ＧＣ／コンパクション処理が実行され、フリーブロック数は増加する。しかし、ＧＣ／コンパクション処理が実行されると、その間、ホスト２からのライトデータの書き込み処理は待機するので、書き込み性能は劣化する。ＳＬＣ書き込み禁止コマンドの受信時からＳＬＣ書き込み許可コマンドの受信時までの期間の前半のみでＧＣ／コンパクション処理が実行される。そのため、ＳＬＣ書き込み禁止コマンドの受信時からＳＬＣ書き込み許可コマンドの受信時までの期間の前半と後半では書き込み性能が異なる。

しかし、第７実施形態によれば、ＳＬＣ書き込み禁止コマンドとともに書き込み性能の劣化度合いの許容値がホスト２から送られ、劣化度合いの許容値に応じたＧＣ／コンパクション処理の優先度をＳＳＤ３が計算する。そのため、図２６（ｂ）に示すように、ＳＬＣ書き込み禁止コマンドの受信時からＳＬＣ書き込み許可コマンドの受信時までの期間中ＧＣ／コンパクション処理が実行され、その期間中の書き込み性能は均一になる。

（第８実施形態）
第７実施形態では、書き込み性能の劣化は抑えられるが、ＧＣ／コンパクション処理の実行終了時にフリーブロックプール１１６に割り当てられているフリーブロックの数が所望数に達しない可能性がある。次に、所望数のフリーブロックを生成するとともに、書き込み性能の劣化を最小限に抑えることができる第８実施形態を説明する。

図２７は、第８実施形態に係るストレージシステム１におけるホスト２の書き込み処理の一例を示すフローチャートである。図２８は、第８実施形態に係るストレージシステム１におけるＳＳＤ３の書き込み処理の一例を示すフローチャートである。図２９は、第８実施形態に係るＳＳＤ３の書き込み処理における書き込み性能とフリーブロック数の変化の一例を示す図である。

図２７に示すように、ホスト２は、ステップＳ１０２Ｆで、高い書き込み性能を望むタイミング、ＳＬＣ書き込み禁止タイミング、ＳＬＣ書き込み許可タイミング、フリーブロック生成の目標容量及びＧＣ／コンパクション処理の目標実行時間を決定する。

ホスト２は、ステップＳ１０４で、ＳＬＣ書き込み禁止タイミングになったか否かを判定し、ＳＬＣ書き込み禁止タイミングになるまで、ステップＳ１０４の処理を繰り返し実行する。

ＳＬＣ書き込み禁止タイミングになったことを判定した場合（ステップＳ１０４のＹＥＳ）、ホスト２は、ステップＳ７１２で、フリーブロックの目標容量をＳＳＤ３に送る。目標容量は目標容量指定コマンドとしてＳＳＤ３に送られてもよい。フリーブロックの目標容量は、第５実施形態で説明した容量である。

ステップＳ７１２の処理の実行後、ホスト２は、ステップＳ７１４で、ＧＣ／コンパクション処理の目標実行時間をＳＳＤ３に送る。目標実行時間は目標実行時間指定コマンドとしてＳＳＤ３に送られてもよい。ＧＣ／コンパクション処理の目標実行時間は、第６実施形態で説明した時間である。

ステップＳ７１４の処理の実行後、ホスト２は、ステップＳ１０６で、ＳＬＣ書き込み禁止コマンドをＳＳＤ３に送る。

ステップＳ１０６の処理の実行後、ホスト２は、ステップＳ１０８で、ＳＬＣ書き込み許可タイミングになったか否かを判定し、ＳＬＣ書き込み許可タイミングになるまで、ステップＳ１０８の処理を繰り返し実行する。

ＳＬＣ書き込み許可タイミングになったことを判定した場合（ステップＳ１０８のＹＥＳ）、ホスト２は、ステップＳ１１０で、ＳＬＣ書き込み許可コマンドをＳＳＤ３に送り、ステップＳ１１２で、ライトコマンドをＳＳＤ３に送り、処理を終了する。なお、ステップＳ１１２は書き込むデータがある場合に実行されるものである。そのため、ホスト２は、ステップＳ１１２の処理を複数回実行する場合もあるし、１回も実行しない場合もある。

なお、フリーブロックの目標容量とＧＣ／コンパクション処理の目標実行時間とＳＬＣ書き込み禁止コマンドを送る順番が変わってもよい。また、フリーブロックの目標容量とＧＣ／コンパクション処理の目標実行時間とＳＬＣ書き込み禁止コマンドを別々に送る代わりに、フリーブロックの目標容量とＧＣ／コンパクション処理の目標実行時間とＳＬＣ書き込み禁止コマンドを同時に送ってもよい。例えば、ＳＬＣ書き込み禁止コマンドのパラメータにフリーブロックの目標容量とＧＣ／コンパクション処理の目標実行時間を含めてもよい。

なお、図２７の処理は、図５に示した第１実施形態のホスト２の処理に基づくが、図２７の処理は、図８に示した第１実施形態の変形例のホスト２の処理に基づいてもよい。その場合、図８のＳＬＣ書き込み禁止コマンドをＳＳＤ３に送るステップＳ１４４の前にフリーブロックの目標容量をＳＳＤ３に送るステップＳ７１２とＧＣ／コンパクション処理の目標実行時間をＳＳＤ３に送るステップＳ７１４が実行される。

ＳＳＤ３では、図２８に示すように、コントローラ４は、ステップＳ７２２で、フリーブロックの目標容量をホスト２から受け取り、ステップＳ７２３で、ＧＣ／コンパクション処理の目標実行時間を受け取る。

ステップＳ７２３の処理の実行後、コントローラ４は、ステップＳ７２４で、目標容量をＳＬＣモードで書き込んだ際のブロックサイズで除算して、目標容量を実現するために必要な目標ブロック数を計算する。

ステップＳ７２４の処理の実行後、コントローラ４は、ステップＳ１２２で、ＳＬＣ書き込み禁止コマンドをホスト２から受け取ると、ステップＳ１２４で、ライトデータの書き込みモードをＴＬＣモードに設定する。この後、ホスト２からライトデータを受け取った場合、コントローラ４は、図３に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＴＬＣ書き込み先ブロック１２６に書き込む。

なお、ホスト２が、フリーブロックの目標容量とＧＣ／コンパクション処理の目標実行時間とＳＬＣ書き込み禁止コマンドの送り方を図２７に示した例から変更した場合は、その変更に従ってＳＳＤ３のフリーブロックの目標容量とＧＣ／コンパクション処理の目標実行時間とＳＬＣ書き込み禁止コマンドの受け取り方も変更される。

ステップＳ１２４の処理の実行後、コントローラ４は、ステップＳ７２６で、ＧＣ／コンパクション処理を目標実行時間だけ実行すると、フリーブロックプール１１６に割り当てられているフリーブロックの数が目標ブロック数に達するようにＧＣ／コンパクション処理の優先度を決定する。ＧＣ／コンパクション処理の優先度が高い程、フリーブロックの数の増加率はより大きく、ＧＣ／コンパクション処理の優先度が低い程、フリーブロックの数の増加率はより小さい。

ステップＳ７２６の処理の実行後、コントローラ４は、ステップＳ７２８で、この決定した優先度に従って、目標実行時間だけＧＣ／コンパクション処理を実行する。これにより、ＧＣ／コンパクション処理の実行により目標とする数のフリーブロックを生成し、かつ書き込み性能の劣化を最小限に抑えることができる。

ステップＳ７２８の処理の実行後、コントローラ４は、ステップＳ１２６で、ＳＬＣ書き込み許可コマンドをホスト２から受け取ると、ステップＳ１３２で、ライトデータの書き込みモードをＳＬＣモードに設定し、ステップＳ１３４で、書き込みモードをＳＬＣモードに設定したことをホスト２に返す。

ステップＳ１３５で、ホスト２からライトコマンドを受け取ると、コントローラ４は、ステップＳ１３６で、図２に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＳＬＣ書き込み先ブロック１０２に書き込み、処理を終了する。なお、ホスト２からライトコマンドが送られてこない場合は、ステップＳ１３５、Ｓ１３６は実行されない。

図２９は、書き込み性能とフリーブロック数の変化の一例を示す図である。図２９（ａ）は、図１５（ｂ）に示した第４実施形態における書き込み性能とフリーブロック数の変化の例を示す。図２９（ｂ）は第８実施形態における書き込み性能とフリーブロック数の変化の一例を示す。

図２９（ａ）に示すように、第４実施形態では、ＳＳＤ３がＳＬＣ書き込み禁止コマンドを受け取ってからＳＳＤ３がＳＬＣ書き込み許可コマンドを受け取るまで、ＧＣ／コンパクション処理が実行され、フリーブロック数は増加する。しかし、ＧＣ／コンパクション処理が実行されると、その間、ホスト２からのライトデータの書き込み処理は待機するので、書き込み性能は劣化する。

しかし、第８実施形態によれば、図２９（ｂ）に示すように、ＳＬＣ書き込み許可コマンドとともにフリーブロックの目標容量とＧＣ／コンパクション処理の実行時間がホスト２から送られ、ＧＣ／コンパクション処理の実行終了時にフリーブロックプール１１６に割り当てられているフリーブロックの数が目標ブロック数に達するようにＧＣ／コンパクション処理の優先度をＳＳＤ３が決定する。そのため、ＧＣ／コンパクション処理の実行により目標とする数のフリーブロックを生成し、かつ書き込み性能の劣化を最小限に抑えることができる。

（第９実施形態）
ＧＣ／コンパクション処理の実行によりＷＡＦが悪化しそうな場合、ＧＣ／コンパクション処理の実行を停止する第９実施形態を説明する。

図３０は、第９実施形態に係るストレージシステム１におけるホスト２の書き込み処理の一例を示すフローチャートである。図３１は、第９実施形態に係るストレージシステム１におけるＳＳＤ３の書き込み処理の一例を示すフローチャートである。図３２は、第９実施形態に係るＳＳＤ３の書き込み処理におけるＷＡＦ変化の一例を示す図である。

図３０に示すように、ホスト２は、ステップＳ１０２Ｇで、高い書き込み性能を望むタイミング、ＳＬＣ書き込み禁止タイミング、ＳＬＣ書き込み許可タイミング、フリーブロック生成の目標容量及びＷＡＦ制限値Ｗを決定する。

ホスト２は、ステップＳ１０４で、ＳＬＣ書き込み禁止タイミングになったか否かを判定し、ＳＬＣ書き込み禁止タイミングになるまで、ステップＳ１０４の処理を繰り返し実行する。

ＳＬＣ書き込み禁止タイミングになったことを判定した場合（ステップＳ１０４のＹＥＳ）、ホスト２は、ステップＳ８０２で、フリーブロックの目標容量をＳＳＤ３に送る。目標容量は目標容量指定コマンドとしてＳＳＤ３に送られてもよい。フリーブロックの目標容量は、第５実施形態で説明した容量である。

ステップＳ８０２の処理の実行後、ホスト２は、ステップＳ８０４で、ＷＡＦ制限値ＷをＳＳＤ３に送る。ＷＡＦ制限値ＷはＷＡＦ制限値指定コマンドとしてＳＳＤ３に送られてもよい。ＷＡＦは、ホスト２から送られてきたライトデータのデータ量に対するＮＡＮＤ型フラッシュメモリ５に実際に書き込まれたデータのデータ量の比であり、ＧＣ／コンパクション処理の実行により１より大きくなる。ＷＡＦが大きくなることは、プログラム／イレーズサイクルが増加するので、ＮＡＮＤ型フラッシュメモリ５の疲弊が進む。第９実施形態は、ＷＡＦに基づいてＧＣ／コンパクション処理の実行を停止するものであり、ＷＡＦ制限値Ｗは停止条件に関する。

ステップＳ８０４の処理の実行後、ホスト２は、ステップＳ１０６で、ＳＬＣ書き込み禁止コマンドをＳＳＤ３に送る。

ステップＳ１０６の処理の実行後、ホスト２は、ステップＳ１０８で、ＳＬＣ書き込み許可タイミングになったか否かを判定し、ＳＬＣ書き込み許可タイミングになるまで、ステップＳ１０８の処理を繰り返し実行する。

ＳＬＣ書き込み許可タイミングになったことを判定した場合（ステップＳ１０８のＹＥＳ）、ホスト２は、ステップＳ１１０で、ＳＬＣ書き込み許可コマンドをＳＳＤ３に送り、処理を終了する。なお、書き込むデータがある場合、ホスト２は、ステップＳ１１０の処理の実行後、ライトコマンドをＳＳＤ３に送る。

なお、フリーブロックの目標容量とＷＡＦ制限値Ｗを送る順番はこの逆でもよい。また、フリーブロックの目標容量とＷＡＦ制限値ＷとＳＬＣ書き込み禁止コマンドを別々に送る代わりに、フリーブロックの目標容量とＷＡＦ制限値ＷとＳＬＣ書き込み禁止コマンドを同時に送ってもよい。例えば、ＳＬＣ書き込み禁止コマンドのパラメータにフリーブロックの目標容量とＷＡＦ制限値Ｗを含めてもよい。

なお、図３０の処理は、図５に示した第１実施形態のホスト２の処理に基づくが、図３０の処理は、図８に示した第１実施形態の変形例のホスト２の処理に基づいてもよい。その場合、図８のＳＬＣ書き込み禁止コマンドをＳＳＤ３に送るステップＳ１４４の前にフリーブロックの目標容量をＳＳＤ３に送るステップＳ８０２とＷＡＦ制限値ＷをＳＳＤ３に送るステップＳ８０４が実行される。

ＳＳＤ３では、図３１に示すように、コントローラ４は、ステップＳ８１２で、フリーブロックの目標容量をホスト２から受け取り、ステップＳ８１４で、目標容量をＳＬＣモードで書き込んだ際のブロックサイズで除算して、目標容量を実現するために必要な目標ブロック数を計算する。

ステップＳ８１４の処理の実行後、コントローラ４は、ステップＳ８１６で、ＷＡＦ制限値Ｗをホスト２から受け取る。

ステップＳ８１６の処理の実行後、コントローラ４は、ステップＳ１２２で、ＳＬＣ書き込み禁止コマンドをホスト２から受け取ると、ステップＳ１２４で、ライトデータの書き込みモードをＴＬＣモードに設定する。この後、ホスト２からライトデータを受け取った場合、コントローラ４は、図３に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＴＬＣ書き込み先ブロック１２６に書き込む。

なお、ホスト２が、フリーブロックの目標容量とＷＡＦ制限値ＷとＳＬＣ書き込み禁止コマンドの送り方を図３０に示した例から変更した場合は、その変更に従ってＳＳＤ３のフリーブロックの目標容量とＷＡＦ制限値ＷとＳＬＣ書き込み禁止コマンドの受け取り方も変更される。

ステップＳ１２４の処理の実行後、コントローラ４は、ステップＳ８２２で、フリーブロック数が目標ブロック数を超えているか否かを判定する。

フリーブロック数が目標ブロック数を超えていることを判定すると（ステップＳ８２２のＹＥＳ）、コントローラ４は、処理を終了する。ここでも、ホスト２からライトデータを受け取った場合、コントローラ４は、図３に示すように、ライトデータをＮＡＮＤ型フラッシュメモリ５のＴＬＣ書き込み先ブロック１２６に書き込む。

フリーブロック数が目標ブロック数を超えていないことを判定すると（ステップＳ８２２のＮＯ）、コントローラ４は、ステップＳ８２４で、ＧＣ／コンパクション処理の対象ブロックを選択し、選択したブロックをコピー元ブロックとする。対象ブロックの選択方法の一例は、有効データ量が少ない順に選択することである。選択方法の他の例は、今後上書きされる可能性の低いコールドデータが格納されているブロックであって、ＷＡＦ制限値を超えないブロックを選択することである。

ステップＳ８２４の処理の実行後、コントローラ４は、ステップＳ８２６で、ＧＣ／コンパクション処理の対象ブロック内の有効データ量Ｄを取得し、ステップＳ８２８で（Ｄ＋Ｂ）／Ｂ≦Ｗであるか否かを判定する。Ｂは、ブロックのデータサイズである。（Ｄ＋Ｂ）／Ｂは、現在のＧＣ／コンパクション処理の実行によりＤサイズのデータの書き込みが行われ、Ｂサイズのデータの書き込みが将来あった場合のＷＡＦを示す。そのため、ステップＳ８２８の処理は、ＷＡＦがＷＡＦ制限値Ｗ以上悪化するか否かを判定する。

（Ｄ＋Ｂ）／Ｂ≦Ｗであることを判定すると（ステップＳ８２８のＹＥＳ）、コントローラ４は、ステップＳ８３０で、ＧＣ／コンパクション処理を実行する。ステップＳ８３０の処理の実行後、コントローラ４は、ステップＳ８２２の処理を実行する。

（Ｄ＋Ｂ）／Ｂ≦Ｗでないことを判定すると（ステップＳ８２８のＮＯ）、コントローラ４は、処理を終了する。

図３２は、ＧＣ／コンパクション処理の実行とＷＡＦの変化の一例を示す図である。ここでは、フリーブロックの目標数が３であり、ブロックＢＬＫ１、ＢＬＫ２、ＢＬＫ３がコピー元ブロックとして選択され得る場合を想定する。ブロックＢＬＫ１、ＢＬＫ２、ＢＬＫ３の有効データ量はそれぞれ２５％、５０％、７５％とする。ＷＡＦ制限値Ｗは１.５とする。

先ず、ブロックＢＬＫ１がコピー元ブロックとして選択されると、ＷＡＦは１．２５となり、ステップＳ８２８の判定はＹＥＳとなり、ステップＳ８０３でＧＣ／コンパクション処理が実行される。

次に、ブロックＢＬＫ２がコピー元ブロックとして選択されると、ＷＡＦは１．５となり、ステップＳ８２８の判定はＹＥＳとなり、ステップＳ８０３でＧＣ／コンパクション処理が実行される。

最後に、ブロックＢＬＫ３がコピー元ブロックとして選択されると、ＷＡＦは１．７５となり、ステップＳ８２８の判定はＮＯとなり、ＧＣ／コンパクション処理が実行されない。

第９実施形態によれば、コピー元ブロックの選択の際、ＧＣ／コンパクション処理の実行によりＷＡＦが悪化しそうな場合、コピー元ブロックとして選択しないので、ＧＣ／コンパクション処理の実行によりＮＡＮＤ型フラッシュメモリ５の疲弊が進むことを防止できる。

（第１０実施形態）
第９実施形態は、１回のＧＣ／コンパクション処理の実行に関するＷＡＦに基づきＧＣ／コンパクション処理の実行を制御するものであるが、次に、ＧＣ／コンパクション処理の実行を開始してからのＷＡＦの平均値に基づいてＧＣ／コンパクション処理の実行を制御する第１０実施形態を説明する。

図３３は、第１０実施形態に係るストレージシステム１におけるホスト２の書き込み処理の一例を示すフローチャートである。図３４は、第１０実施形態に係るストレージシステム１におけるＳＳＤ３の書き込み処理の一例を示すフローチャートである。図３５は、第１０実施形態に係るＳＳＤ３の書き込み処理におけるＷＡＦ変化の一例を示す図である。

図３３に示すように、第１０実施形態のホスト２の処理は、高い書き込み性能を望むタイミング、ＳＬＣ書き込み禁止タイミング、ＳＬＣ書き込み許可タイミング、フリーブロック生成の目標容量及びＷＡＦ制限値Ｗを決定するステップＳ１０２Ｇ（図３０）が高い書き込み性能を望むタイミング、ＳＬＣ書き込み禁止タイミング、ＳＬＣ書き込み許可タイミング、フリーブロック生成の目標容量及びＷＡＦ平均制限値Ｗ２を決定するステップＳ１０２Ｈに変更された点と、ＷＡＦ制限値ＷをＳＳＤ３に送るステップＳ８０４（図３０）がＷＡＦ制限平均値Ｗ２をＳＳＤ３に送るステップＳ８０６に変更された点が第９実施形態の処理と異なる。

図３４に示すように、第１０実施形態のＳＳＤ３の処理は、ＷＡＦ制限値Ｗをホストから受け取るステップＳ８１６（図３１）がＷＡＦ制限平均値Ｗ２をホストから受け取るステップＳ９０４に変更された点と、ＧＣ／コンパクション対象ブロック内の有効データを取得するステップＳ８２６（図３１）の次に実行ＷＡＦの平均値を計算するステップＳ９１４が追加された点と、ＷＡＦを制限値Ｗと比較するステップＳ８２８（図３１）がＷＡＦ平均値を制限値Ｗ２と比較するステップＳ９１６に変更された点が第９実施形態の処理と異なる。

図３５は、ＧＣ／コンパクション処理の実行とＷＡＦの変化の一例を示す図である。ここでも、フリーブロックの目標数が３であり、ブロックＢＬＫ１、ＢＬＫ２、ＢＬＫ３がコピー元ブロックとして選択され得る場合を想定する。ブロックＢＬＫ１、ＢＬＫ２、ＢＬＫ３の有効データ量はそれぞれ２５％、５０％、７５％とする。ＷＡＦ制限値Ｗ２は１．５とする。

先ず、ブロックＢＬＫ１がコピー元ブロックとして選択されると、ＷＡＦは１．２５となり、ステップＳ９１６の判定はＹＥＳとなり、ステップＳ８０３でＧＣ／コンパクション処理が実行される。

次に、ブロックＢＬＫ２がコピー元ブロックとして選択されると、ＷＡＦ平均値は１．３７５となり、ステップＳ８２８の判定はＹＥＳとなり、ステップＳ８０３でＧＣ／コンパクション処理が実行される。

最後に、ブロックＢＬＫ３がコピー元ブロックとして選択されると、ＷＡＦは１．５となり、ステップＳ８２８の判定はＹＥＳとなり、ステップＳ８０３でＧＣ／コンパクション処理が実行される。

第１０実施形態によっても、ＧＣ／コンパクション処理の実行によりＷＡＦが悪化しそうな場合、ＧＣ／コンパクション処理の実行を停止するので、ＧＣ／コンパクション処理の実行によりＮＡＮＤ型フラッシュメモリ５の疲弊が進むことを防止できる。

なお、各実施形態を説明したが、各実施形態を組み合わせて新しい実施形態とすることも可能である。各実施形態に、それ以外の複数の実施形態の中の少なくとも一つの実施形態を組み合わせてもよい。

なお、本発明は上記の各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

１…ストレージシステム、２…ホスト、３…ＳＳＤ、４…コントローラ、５…ＮＡＮＤ型フラッシュメモリ、６…ＤＲＡＭ、１１…ホストＩ／Ｆ、１２…ＣＰＵ、１３…ＮＡＮＤ Ｉ／Ｆ、１４…ＤＲＡＭ Ｉ／Ｆ、２２…ライト制御部、２６…ＧＣ／コンパクション制御部

Claims (17)

1. 不揮発性メモリと、
   前記不揮発性メモリに電気的に接続されるコントローラと、
   を具備し、ホストに接続可能なストレージデバイスであって、
   前記コントローラは、
   前記ホストから第１の指示を受け取った場合、前記ホストから受け取ったライトデータの書き込みモードとして、前記不揮発性メモリの第１の領域にメモリセル当たりにｎビットのデータを書き込むための第１の書き込みモードを選択し、
   前記ホストから第２の指示を受け取った場合、前記書き込みモードとして、前記不揮発性メモリの第２の領域にメモリセル当たりにｍビットのデータを書き込むための第２の書き込みモードを選択し、
   前記ホストから前記第１の書き込みモードによる書き込み時間の目標値を示す第４の指示を受け取った場合、前記第１の書き込みモードによるデータ書き込み時間が前記目標値に達すると、前記第１の書き込みモードによるデータ書き込み動作を停止し、
   前記ｎは１以上の正整数であり、
   前記ｍは前記ｎよりも大きい正整数である、ストレージデバイス。
2. 前記コントローラは、前記ホストから前記第１の書き込みモードによる書き込みデータ量の目標量を示す第３の指示を受け取った場合、前記第１の書き込みモードによる書き込みデータ量が前記目標量に達すると、前記第１の書き込みモードによるデータ書き込み動作を停止する、請求項１記載のストレージデバイス。
3. 前記コントローラは、前記第１の書き込みモードによるデータ書き込み動作を停止した後、前記書き込みモードとして前記第２の書き込みモードを選択する、請求項１記載のストレージデバイス。
4. 不揮発性メモリと、
   前記不揮発性メモリに電気的に接続されるコントローラと、
   を具備し、ホストに接続可能なストレージデバイスであって、
   前記不揮発性メモリは、各々がデータ消去動作の単位である複数のブロックを含み、
   前記複数のブロックの各々は、有効データを格納しているアクティブブロック又は有効データを格納していないフリーブロックであり、
   前記コントローラは、
   前記ホストから第１の指示を受け取った場合、前記ホストから受け取ったライトデータの書き込みモードとして、前記不揮発性メモリの第１の領域にメモリセル当たりにｎビットのデータを書き込むための第１の書き込みモードを選択し、
   前記ホストから第２の指示を受け取った場合、前記書き込みモードとして、前記第１の書き込みモード以外の書き込みモードを選択し、
   前記ホストから前記第２の指示を受け取った場合、さらに、前記第１の領域のフリーブロックの個数を増やすためのフリーブロック生成処理を実行し、
   前記ホストから前記フリーブロック生成処理の実行による書き込み性能の劣化度合いの許容値を示す第７の指示を受信した場合、前記フリーブロック生成処理の実行による書き込み性能の劣化度合いが前記許容値を超えないように、前記フリーブロック生成処理の実行優先度を調整し、
   前記ｎは１以上の正整数である、ストレージデバイス。
5. 前記フリーブロック生成処理はガベージコレクション処理とコンパクション処理の少なくとも一方を含む、請求項４記載のストレージデバイス。
6. 前記コントローラは、前記ホストから前記フリーブロック生成処理の実行後に前記第１の領域に含まれている前記フリーブロックの総容量の目標量を示す第５の指示を受信した場合、前記第１の領域に含まれている前記フリーブロックの総容量が前記目標量に達すると、前記フリーブロック生成処理の実行を停止する、請求項４記載のストレージデバイス。
7. 前記コントローラは、前記ホストから前記フリーブロック生成処理の実行時間の目標時間を示す第６の指示を受信した場合、前記フリーブロック生成処理の実行時間が前記目標時間に達すると、前記フリーブロック生成処理の実行を停止する、請求項４記載のストレージデバイス。
8. 前記書き込み性能は、スループット又はレイテンシーを含む、請求項４記載のストレージデバイス。
9. 前記コントローラは、前記ホストから前記フリーブロック生成処理の実行後に前記第１の領域に含まれている前記フリーブロックの総容量の目標量及び前記フリーブロック生成処理の実行時間の目標時間を示す第８の指示を受信した場合、前記フリーブロック生成処理の実行後に前記第１の領域に含まれている前記フリーブロックの総容量が前記目標量に達するように、前記フリーブロック生成処理の実行優先度を調整する、請求項４記載のストレージデバイス。
10. 不揮発性メモリと、
    前記不揮発性メモリに電気的に接続されるコントローラと、
    を具備し、ホストに接続可能なストレージデバイスであって、
    前記不揮発性メモリは、各々がデータ消去動作の単位である複数のブロックを含み、
    前記複数のブロックの各々は、有効データを格納しているアクティブブロック又は有効データを格納していないフリーブロックであり、
    前記コントローラは、
    前記ホストから第１の指示を受け取った場合、前記ホストから受け取ったライトデータの書き込みモードとして、前記不揮発性メモリの第１の領域にメモリセル当たりにｎビットのデータを書き込むための第１の書き込みモードを選択し、
    前記ホストから第２の指示を受け取った場合、前記書き込みモードとして、前記第１の書き込みモード以外の書き込みモードを選択し、
    前記ホストから前記第２の指示を受け取った場合、さらに、前記第１の領域のフリーブロックの個数を増やすためのフリーブロック生成処理を実行し、
    前記ホストから前記不揮発性メモリの疲弊の進み度合いの目標値を示す第９の指示を受信した場合、１個のアクティブブロックの有効データを他のアクティブブロックにコピーするコピー動作を実行する前に、前記コピー動作の実行の結果前記不揮発性メモリの疲弊の進み度合いが前記目標値を超える場合、前記コピー動作を実行せず、
    前記ｎは１以上の正整数である、ストレージデバイス。
11. 不揮発性メモリと、
    前記不揮発性メモリに電気的に接続されるコントローラと、
    を具備し、ホストに接続可能なストレージデバイスであって、
    前記不揮発性メモリは、各々がデータ消去動作の単位である複数のブロックを含み、
    前記複数のブロックの各々は、有効データを格納しているアクティブブロック又は有効データを格納していないフリーブロックであり、
    前記コントローラは、
    前記ホストから第１の指示を受け取った場合、前記ホストから受け取ったライトデータの書き込みモードとして、前記不揮発性メモリの第１の領域にメモリセル当たりにｎビットのデータを書き込むための第１の書き込みモードを選択し、
    前記ホストから第２の指示を受け取った場合、前記書き込みモードとして、前記第１の書き込みモード以外の書き込みモードを選択し、
    前記ホストから前記第２の指示を受け取った場合、さらに、前記第１の領域のフリーブロックの個数を増やすためのフリーブロック生成処理を実行し、
    前記ホストから前記不揮発性メモリの疲弊の進み度合いの目標値を示す第１０の指示を受信した場合、１個のアクティブブロックの有効データを他のアクティブブロックにコピーするコピー動作を実行する前に、前記コピー動作の実行の結果前記フリーブロック生成処理の実行開始時からの前記不揮発性メモリの疲弊の進み度合いの平均値が前記目標値を超える場合、前記コピー動作を実行せず、
    前記ｎは１以上の正整数である、ストレージデバイス。
12. ホストと、
    前記ホストに接続可能なストレージデバイスと、
    を具備するストレージシステムであって、
    前記ホストは、前記ストレージデバイスに性能を優先させる場合、第１の指示を前記ストレージデバイスに送り、前記ストレージデバイスに容量を優先させる場合、第２の指示を前記ストレージデバイスに送り、
    前記ストレージデバイスは、
    不揮発性メモリと、
    前記不揮発性メモリに電気的に接続されるコントローラと、を具備し、
    前記コントローラは、
    前記ホストから前記第１の指示を受け取った場合、前記ホストから受け取ったライトデータの書き込みモードとして、前記不揮発性メモリの第１の領域にメモリセル当たりにｎビットのデータを書き込むための第１の書き込みモードを選択し、
    前記ホストから前記第２の指示を受け取った場合、前記書き込みモードとして、前記不揮発性メモリの第２の領域にメモリセル当たりにｍビットのデータを書き込むための第２の書き込みモードを選択し、
    前記ホストから前記第１の書き込みモードによる書き込み時間の目標値を示す第４の指示を受け取った場合、前記第１の書き込みモードによるデータ書き込み時間が前記目標値に達すると、前記第１の書き込みモードによるデータ書き込み動作を停止し、
    前記ｎは１以上の正整数であり、
    前記ｍは前記ｎよりも大きい正整数である、ストレージシステム。
13. 不揮発性メモリを制御する制御方法であって、
    ホストから第１の指示を受け取った場合、前記ホストから受け取ったライトデータの書き込みモードとして、前記不揮発性メモリの第１の領域にメモリセル当たりにｎビットのデータを書き込むための第１の書き込みモードを選択することと、
    前記ホストから第２の指示を受け取った場合、前記書き込みモードとして、前記不揮発性メモリの第２の領域にメモリセル当たりにｍビットのデータを書き込むための第２の書き込みモードを選択することと、
    前記ホストから前記第１の書き込みモードによる書き込み時間の目標値を示す第４の指示を受け取った場合、前記第１の書き込みモードによるデータ書き込み時間が前記目標値に達すると、前記第１の書き込みモードによるデータ書き込み動作を停止することと、を具備し、
    前記ｎは１以上の正整数であり、
    前記ｍは前記ｎよりも大きい正整数である、制御方法。
14. 前記ホストから前記第１の書き込みモードによる書き込みデータ量の目標量を示す第３の指示を受け取った場合、前記第１の書き込みモードによる書き込みデータ量が前記目標量に達すると、前記第１の書き込みモードによるデータ書き込み動作を停止することをさらに具備する、請求項１３記載の制御方法。
15. 前記第１の書き込みモードによるデータ書き込み動作を停止した後、前記書き込みモードとして前記第２の書き込みモードを選択することをさらに具備する、請求項１３記載の制御方法。
16. 不揮発性メモリを制御する制御方法であって、
    前記不揮発性メモリは、各々がデータ消去動作の単位である複数のブロックを含み、前記複数のブロックの各々は、有効データを格納しているアクティブブロック又は有効データを格納していないフリーブロックであり、
    ホストから第１の書き込みモードによる書き込み処理の実施を許可する第１の指示を受け取った場合、前記ホストから受け取ったライトデータの書き込みモードとして、前記第１の書き込みモードを選択し、前記第１の書き込みモードにおいて、前記不揮発性メモリの第１の領域にメモリセル当たりにｎビットのデータを書き込むことと、
    前記ホストから前記第１の書き込みモードによる書き込み処理の実施を禁止する第２の指示を受け取った場合、前記書き込みモードとして、前記第１の書き込みモード以外の第２の書き込みモードを選択し、前記第２の書き込みモードにおいて、前記不揮発性メモリの第２の領域にメモリセル当たりにｍビットのデータを書き込むことと、
    前記第１の書き込みモードによる書き込み処理の実施が禁止されている第１の状態で、前記第１の領域のフリーブロックの個数を増やすためのフリーブロック生成処理を実行することと、
    前記ホストから前記フリーブロック生成処理の実行後に前記第１の領域に含まれている前記フリーブロックの総容量の目標量を示す第５の指示を受信した場合、前記第１の領域に含まれている前記フリーブロックの総容量が前記目標量に達すると、前記フリーブロック生成処理の実行を停止し、前記フリーブロック生成処理の実行を停止した後も、前記第１の状態を維持することと、
    前記ホストから前記第１の指示を受け取った場合、前記第１の状態を解除し、前記書き込みモードとして前記第１の書き込みモードを選択することと、を具備し、
    前記ｎは１以上の正整数であり、前記ｍは前記ｎよりも大きい正整数である、
    制御方法。
17. 不揮発性メモリを制御する制御方法であって、
    前記不揮発性メモリは、各々がデータ消去動作の単位である複数のブロックを含み、前記複数のブロックの各々は、有効データを格納しているアクティブブロック又は有効データを格納していないフリーブロックであり、
    ホストから第１の書き込みモードによる書き込み処理の実施を許可する第１の指示を受け取った場合、前記ホストから受け取ったライトデータの書き込みモードとして、前記第１の書き込みモードを選択し、前記第１の書き込みモードにおいて、前記不揮発性メモリの第１の領域にメモリセル当たりにｎビットのデータを書き込むことと、
    前記ホストから前記第１の書き込みモードによる書き込み処理の実施を禁止する第２の指示を受け取った場合、前記書き込みモードとして、前記第１の書き込みモード以外の第２の書き込みモードを選択し、前記第２の書き込みモードにおいて、前記不揮発性メモリの第２の領域にメモリセル当たりにｍビットのデータを書き込むことと、
    前記第１の書き込みモードによる書き込み処理の実施が禁止されている第１の状態で、前記第１の領域のフリーブロックの個数を増やすためのフリーブロック生成処理を実行することと、
    前記ホストから前記フリーブロック生成処理の実行時間の目標時間を示す第６の指示を受信した場合、前記フリーブロック生成処理の実行時間が前記目標時間に達すると、前記フリーブロック生成処理の実行を停止し、前記フリーブロック生成処理の実行を停止した後も、前記第１の状態を維持することと、
    前記ホストから前記第１の指示を受け取った場合、前記第１の状態を解除し、前記書き込みモードとして前記第１の書き込みモードを選択することと、を具備し、
    前記ｎは１以上の正整数であり、前記ｍは前記ｎよりも大きい正整数である、
    制御方法。

Images