KR20210035218A - 기판을 처리하는 방법, 처리 장치, 및 처리 시스템 - Google Patents

기판을 처리하는 방법, 처리 장치, 및 처리 시스템 Download PDF

Info

Publication number
KR20210035218A
KR20210035218A KR1020217004556A KR20217004556A KR20210035218A KR 20210035218 A KR20210035218 A KR 20210035218A KR 1020217004556 A KR1020217004556 A KR 1020217004556A KR 20217004556 A KR20217004556 A KR 20217004556A KR 20210035218 A KR20210035218 A KR 20210035218A
Authority
KR
South Korea
Prior art keywords
film
etching
processing
substrate
layer
Prior art date
Application number
KR1020217004556A
Other languages
English (en)
Inventor
다쿠야 구보
강송윤
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210035218A publication Critical patent/KR20210035218A/ko

Links

Images

Classifications

    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3476—Testing and control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L43/02—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Hall/Mr Elements (AREA)
  • Multi-Process Working Machines And Systems (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Abstract

하나의 예시적 실시 형태에 있어서, 기판을 처리하는 방법이 제공된다. 기판은, 에칭층과 마스크를 구비한다. 마스크는, 에칭층의 제1 표면 상에 마련된다. 이 방법은, 제1 공정, 제2 공정 및 제3 공정을 구비한다. 제1 공정은, 마스크의 제2 표면에 제1 막을 형성한다. 제2 공정은, 에칭층의 제1 표면을 에칭함으로써, 에칭층의 재료를 갖는 제2 막을 제1 막 상에 형성한다. 제3 공정은, 제2 공정 후의 기판을 처리 가스의 플라스마에 노출시킴으로써, 제1 막 및 제2 막을 제거한다. 제1 막은, 전극 재료를 갖는다. 처리 가스는, 산소를 갖는다.

Description

기판을 처리하는 방법, 처리 장치, 및 처리 시스템
본 개시의 예시적 실시 형태는, 기판을 처리하는 방법, 처리 장치, 및 처리 시스템에 관한 것이다.
특허문헌 1에는, 플라스마 처리 방법 및 플라스마 처리 장치에 관한 기술이 개시되어 있다. 특허문헌 1에 개시되어 있는 기술은, 난 에칭 재제의 도전체로 이루어지는 제1층, 절연체로 이루어지는 제2층 및 도전체로 이루어지는 제3층을 순차 적층하여 이루어지는 적층체의 각 층에 마스크를 이용해서 플라스마 에칭 처리를 실시하는 방법이다.
일본 특허 공개 제2004-247584호 공보
에칭의 가공 정밀도를 향상시키는 기술을 제공한다.
하나의 예시적 실시 형태에 있어서, 기판을 처리하는 방법이 제공된다. 기판은, 에칭층과 마스크를 구비한다. 마스크는, 에칭층의 제1 표면 상에 마련된다. 이 방법은, 제1 공정, 제2 공정 및 제3 공정을 구비한다. 제1 공정은, 마스크의 제2 표면에 제1 막을 형성한다. 제2 공정은, 에칭층의 제1 표면을 에칭함으로써, 에칭층의 재료를 갖는 제2 막을 제1 막 상에 형성한다. 제3 공정은, 제2 공정 후의 기판을 처리 가스의 플라스마에 노출시킴으로써, 제1 막 및 제2 막을 제거한다. 제1 막은, 전극 재료를 갖는다. 처리 가스는, 산소를 갖는다.
본 개시에 의하면, 에칭의 가공 정밀도를 향상시킬 수 있다.
도 1은 하나의 예시적 실시 형태에 따른 방법을 도시하는 도면이다.
도 2는 하나의 예시적 실시 형태에 따른 처리 시스템을 도시하는 도면이다.
도 3은 하나의 예시적 실시 형태에 따른 플라스마 처리 장치를 도시하는 도면이다.
도 4는 도 2 및 도 3 각각에 도시하는 제어부의 기능을 도시하는 도면이다.
도 5는 도 1에 도시하는 방법에 따른 처리의 흐름을 기판의 단면도에 의해 나타내는 도면이다.
도 6은 도 1에 도시하는 방법이 적용되는 기판의 구성의 일례를 도시하는 도면이다.
이하, 다양한 예시적 실시 형태에 대해서 설명한다. 하나의 예시적 실시 형태에 있어서, 기판을 처리하는 방법이 제공된다. 기판은, 에칭층과 마스크를 구비한다. 마스크는, 에칭층의 제1 표면 상에 마련된다. 이 방법은, 제1 공정, 제2 공정 및 제3 공정을 구비한다. 제1 공정은, 마스크의 제2 표면에 제1 막을 형성한다. 제2 공정은, 에칭층의 제1 표면을 에칭함으로써, 에칭층의 재료를 갖는 제2 막을 제1 막 상에 형성한다. 제3 공정은, 제2 공정 후의 기판을 처리 가스의 플라스마에 노출시킴으로써, 제1 막 및 제2 막을 제거한다. 제1 막은, 전극 재료를 갖는다. 처리 가스는, 산소를 갖는다.
상기 예시적 실시 형태에 따르면, 기판은, 산소를 포함하는 처리 가스의 플라스마에 노출됨으로써, 전극 재료의 제1 막이, 제1 막 상에 퇴적되어 에칭층의 재료를 갖는 제2 막과 함께, 마스크의 제2 표면으로부터 적합하게 박리될 수 있다. 이 때문에, 에칭층의 에칭에 있어서, 마스크 잔막을 충분히 유지하면서, 마스크 형상의 CD(Critical Dimension)의 변화를 충분히 억제할 수 있다. 따라서, 에칭층의 에칭에 의해 에칭층의 재료를 포함하는 막이 마스크의 제2 표면 상에 형성되어 미세한 에칭 가공이 곤란해지는 사태가 방지될 수 있다.
하나의 예시적 실시 형태에 있어서, 에칭층은, 전극 재료층을 구비하고, 전극 재료층은, 제1 표면에 연장된다. 제1 공정은, 전극 재료층을 에칭하여, 전극 재료층의 재료의 스퍼터에 의해 제1 막을 형성한다. 이와 같이, 에칭층의 제1 표면에 전극 재료층이 연장되는 경우를 생각할 수 있다. 이 경우, 에칭층의 에칭에 의해 전극 재료의 제1 막의 형성이 행하여져서, 에칭층의 에칭과 제1 막의 형성이 제1 공정에서 함께 행하여진다. 따라서, 처리의 간략화가 가능하게 될 수 있다.
하나의 예시적 실시 형태에 있어서, 제1 공정은, 화학 증착 또는 물리 증착에 의해 제1 막을 형성한다. 이와 같이, 제1 막이 화학 증착 또는 물리 증착에 의한 성막 처리에 의해 형성될 수 있으므로, 제1 막의 형성의 타이밍이 비교적 유연하게 조정될 수 있다.
하나의 예시적 실시 형태에 있어서, 제1 공정, 제2 공정, 제3 공정의 일련의 공정을 반복해서 실행한다. 따라서, 마스크 잔막의 유지, 및 마스크 형상의 CD의 변화의 억제가, 보다 현저하게 실현될 수 있다.
하나의 예시적 실시 형태에 있어서, 에칭층은, 자기 터널 접합 영역을 포함한다. 자기 터널 접합 영역은 난 휘발성 재료를 갖고 있는데, 이렇게 난 휘발성 재료의 자기 터널 접합 영역을 갖는 에칭층에 대하여 상기 예시적 실시 형태가 적용될 수 있다.
하나의 예시적 실시 형태에 있어서, 제1 막은, 루테늄 또는 탄소의 전극 재료를 갖는다. 이와 같이, 제1 막의 전극 재료에, 루테늄 또는 탄소의 전극 재료가 사용될 수 있으므로, 제1 막의 형성이 비교적 용이하게 행해진다.
하나의 예시적 실시 형태에 있어서, 기판을 처리하는 처리 장치가 제공된다. 제어 장치는, 기판이 수용되도록 구성되는 처리 용기와, 처리 장치를 제어하도록 구성되는 제어부를 구비한다. 제어부는, 제1 막 형성부와, 제2 막 형성부와, 막 제거부를 구비한다. 제1 막 형성부는, 처리 용기 내에 수용된 기판이 에칭층과 마스크를 구비하고 마스크가 에칭층의 제1 표면 상에 마련되어 있을 경우에, 전극 재료를 갖는 제1 막을 마스크의 제2 표면에 형성하도록 처리 장치를 제어하도록 구성된다. 제2 막 형성부는, 제1 막 형성부에 의한 제1 막의 형성 후에 에칭층의 제1 표면을 에칭함으로써, 에칭층의 재료를 갖는 제2 막을 제1 막 상에 형성하도록 처리 장치를 제어하도록 구성된다. 막 제거부는, 제2 막 형성부에 의해 제2 막이 형성된 기판을, 산소를 갖는 처리 가스의 플라스마에 노출시킴으로써, 제1 막 및 제2 막을 제거하도록 처리 장치를 제어하도록 구성된다.
상기 예시적 실시 형태에 따르면, 기판은, 산소를 포함하는 처리 가스의 플라스마에 노출됨으로써, 전극 재료의 제1 막이, 제1 막 상에 퇴적되어 에칭층의 재료를 갖는 제2 막과 함께, 마스크의 제2 표면으로부터 적합하게 박리될 수 있다. 이 때문에, 에칭층의 에칭에 있어서, 마스크 잔막을 충분히 유지하면서, 마스크 형상의 CD의 변화를 충분히 억제할 수 있다. 따라서, 에칭층의 에칭에 의해 에칭층의 재료를 포함하는 막이 마스크의 제2 표면 상에 형성되어 미세한 에칭 가공이 곤란해지는 사태가 방지될 수 있다.
하나의 예시적 실시 형태에 있어서, 제1 막 형성부는, 에칭층이 전극 재료층을 구비하고 전극 재료층이 제1 표면에 연장되는 경우에, 전극 재료층을 에칭하여 전극 재료층의 재료의 스퍼터에 의해, 제1 막을 형성하도록 처리 장치를 제어하도록 구성된다. 이와 같이, 에칭층의 제1 표면에 전극 재료층이 연장되는 경우를 생각할 수 있다. 이 경우, 에칭층의 에칭에 의해 전극 재료의 제1 막의 형성이 행하여져서, 에칭층의 에칭과 제1 막의 형성이 제1 막 형성부에 의해 함께 행하여진다. 따라서, 처리의 간략화가 가능하게 될 수 있다.
하나의 예시적 실시 형태에 있어서, 기판을 처리하는 처리 시스템이 제공된다. 처리 시스템은, 기판에 대하여 성막 처리를 행하도록 구성되는 성막 장치와, 기판에 대하여 에칭 처리를 행하도록 구성되는 에칭 장치와, 처리 시스템을 제어하도록 구성되는 제어부를 구비한다. 제어부는, 제1 막 형성부와, 제2 막 형성부와, 막 제거부를 구비한다. 제1 막 형성부는, 성막 장치에 수용된 기판이 에칭층과 마스크를 구비하고 마스크가 에칭층의 제1 표면 상에 마련되어 있을 경우에, 전극 재료를 갖는 제1 막을 마스크의 제2 표면에 형성하도록 처리 시스템을 제어하도록 구성된다. 제2 막 형성부는, 제1 막 형성부에 의한 제1 막의 형성 후에 기판을 에칭 장치에 이송하여 에칭층의 제1 표면을 에칭함으로써, 에칭층의 재료를 갖는 제2 막을 제1 막 상에 형성하도록 처리 시스템을 제어하도록 구성된다. 막 제거부는, 제2 막 형성부에 의해 제2 막이 형성된 기판을, 산소를 갖는 처리 가스의 플라스마에 노출시킴으로써, 제1 막 및 제2 막을 제거하도록 처리 시스템을 제어하도록 구성된다.
상기 예시적 실시 형태에 따르면, 기판은, 산소를 포함하는 처리 가스의 플라스마에 노출됨으로써, 전극 재료의 제1 막이, 제1 막 상에 퇴적되어 에칭층의 재료를 갖는 제2 막과 함께, 마스크의 제2 표면으로부터 적합하게 박리될 수 있다. 이 때문에, 에칭층의 에칭에 있어서, 마스크 잔막을 충분히 유지하면서, 마스크 형상의 CD의 변화를 충분히 억제할 수 있다. 따라서, 에칭층의 에칭에 의해 에칭층의 재료를 포함하는 막이 마스크의 제2 표면 상에 형성되어 미세한 에칭 가공이 곤란해지는 사태가 방지될 수 있다.
하나의 예시적 실시 형태에 있어서, 제1 막 형성부는, 화학 증착 또는 물리 증착에 의해 제1 막을 형성하도록 처리 시스템을 제어하도록 구성된다. 이와 같이, 제1 막이 화학 증착 또는 물리 증착에 의한 성막 처리에 의해 형성될 수 있으므로, 제1 막의 형성의 타이밍이 비교적 유연하게 조정될 수 있다.
이하, 도면을 참조하여 다양한 예시적 실시 형태에 대해서 상세하게 설명한다. 또한, 각 도면에서 동일하거나 또는 상당하는 부분에 대해서는 동일한 부호를 부여하는 것으로 한다. 도 1에 도시하는 방법(MT)은, 기판을 처리하는 방법의 예시적 실시 형태이다. 방법(MT)은, 도 2에 도시하는 처리 시스템(1)에 의해 실행될 수 있다.
먼저, 도 3을 참조하여, 예시적 실시 형태에 따른 처리 시스템(1)의 구성에 대해서 설명한다. 처리 시스템(1)은, 도 1에 도시하는 방법(MT)의 실행에 사용될 수 있다.
처리 시스템(1)은, 캐리어 설치 포트(11), 대기 반송실(120), 로드 로크 모듈(LLM1), 로드 로크 모듈(LLM2)을 구비한다. 처리 시스템(1)은, 진공 반송실(13), 처리 모듈(PM1), 처리 모듈(PM2), 처리 모듈(PM3), 처리 모듈(PM4)을 구비한다.
대기 반송실(120)과, 로드 로크 모듈(LLM1), 로드 로크 모듈(LLM2)은, 도어 밸브(G2)를 통해서 기밀을 유지하면서 서로 접속되어 있다. 로드 로크 모듈(LLM1), 로드 로크 모듈(LLM2)과, 반송 암(131)은, 게이트 밸브(G3)를 통해서 기밀을 유지하면서 서로 접속되어 있다. 반송 암(131)과, 처리 모듈(PM1) 내지 처리 모듈(PM4)은, 게이트 밸브(G4)를 통해서 기밀을 유지하면서 서로 접속되어 있다.
캐리어 설치 포트(11)에는, 반송 용기(C)가 적재되어 있다. 캐리어 설치 포트(11)는, 반송 용기(C)의 반입 포트에 상당하고 있다. 반송 용기(C)는, 복수매의 기판(W)을 수용한다. 반송 용기(C)는, 도어(G1)를 통해서 대기 반송실(120)에 접속되어 있다.
대기 반송실(120)은, 반송 용기(C)로부터 취출된 기판(W)을 대기 분위기 하에서 반송한다. 대기 반송실(120) 내에는, 반송 암(121)이 마련되어 있다. 반송 암(121)은, 회전, 신축, 승강, 및 좌우로의 이동을 자유롭게 행할 수 있다.
반송 암(121)은, 반송 용기(C)로부터 기판(W)을 1매씩 취출하여, 취출한 기판(W)을 반송한다. 대기 반송실(120)의 측면에는, 얼라인먼트실(120a)이 마련되어 있다. 얼라인먼트실(120a)은, 기판(W)의 위치 정렬을 행하기 위한 오리엔타를 내장하고 있다.
대기 반송실(120)에는, 로드 로크 모듈(LLM1), 로드 로크 모듈(LLM2) 각각이, 도어 밸브(G2)를 통해서 접속되어 있다. 로드 로크 모듈(LLM1), 로드 로크 모듈(LLM2)은 모두, 각각의 내부의 상태를 대기 분위기와 예비 진공 분위기로 전환해서 기판(W)을 대기시킨다. 로드 로크 모듈(LLM1), 로드 로크 모듈(LLM2)은 모두, 대기 반송실(120)과 진공 반송실(13)의 사이를 연결하도록 배치되어 있다.
로드 로크 모듈(LLM1), 로드 로크 모듈(LLM2) 각각에는, 진공 펌프, 누설 밸브가 접속되어 있다. 진공 펌프, 누설 밸브는, 로드 로크 모듈(LLM1), 로드 로크 모듈(LLM2) 각각의 내부를 대기 분위기와 진공 분위기로 전환한다.
로드 로크 모듈(LLM1), 로드 로크 모듈(LLM2) 각각에는, 적재대(LS)가 마련되어 있다. 적재대(LS)는, 반입된 기판(W)을 적재한다.
로드 로크 모듈(LLM1), 로드 로크 모듈(LLM2) 각각에는, 진공 반송실(13)이 게이트 밸브(G3)를 통해서 접속되어 있다. 진공 반송실(13)은, 진공 분위기 하에서 기판(W)을 반송한다.
진공 반송실(13)에는, 처리 모듈(PM1) 내지 처리 모듈(PM4)이, 게이트 밸브(G4)를 통해서 접속되어 있다. 진공 반송실(13)에는, 진공 반송실(13)의 내부를 진공 분위기로 유지하기 위한 도시하지 않은 진공 펌프가 접속되어 있다.
진공 반송실(13) 내에는, 반송 암(131)이 마련되어 있다. 반송 암(131)은, 회전 및 신축을 자유롭게 행할 수 있다. 반송 암(131)은 로드 로크 모듈(LLM1), 로드 로크 모듈(LLM2)과, 처리 모듈(PM1) 내지 처리 모듈(PM4)의 사이에서, 기판(W)을 반송한다.
처리 모듈(PM1 내지 PM4)은 모두, 기판(W)에 대하여 프로세스 처리를 실행한다. 처리 모듈(PM1) 내지 처리 모듈(PM4)은 모두, 기판(W)을 수용하도록 구성되는 처리 용기(PS)를 구비한다. 프로세스 처리는, 처리 용기(PS) 내에 수용된 기판(W)에 대하여 행하여진다. 프로세스 처리는, 예를 들어 에칭 처리, 성막 처리 등일 수 있다.
처리 모듈(PM1) 내지 처리 모듈(PM4) 각각은, 기판(W)에 대하여 예를 들어 서로 다른 종류의 프로세스 처리를 실행할 수 있다.
일 실시 형태에 있어서, 예를 들어 처리 모듈(PM1)은, 처리 용기(PS) 내에 배치된 기판(W)에 대하여 성막 처리를 행하도록 구성되는 성막 장치 각각일 수 있다. 이 경우, 처리 모듈(PM1)(성막 장치)은, 도 3에 도시하는 플라스마 처리 장치(10)일 수 있다.
일 실시 형태에 있어서, 예를 들어 처리 모듈(PM2)은, 처리 용기(PS) 내에 배치된 기판(W)에 대하여 에칭 처리를 행하도록 구성되는 에칭 장치일 수 있다. 이 경우, 처리 모듈(PM2)(에칭 장치)은, 도 3에 도시하는 플라스마 처리 장치(10)일 수 있다.
처리 시스템(1)은 제어부(Cnt)를 구비한다. 제어부(Cnt)는, 처리 시스템(1)의 각 부(도 2에 도시하는 반송 암(121), 처리 모듈(PM1) 내지 처리 모듈(PM4) 등)의 동작을 통괄적으로 제어하도록 구성된다.
제어부(Cnt)는, 물리적으로는, 도시하지 않은 프로세서, 메모리, 스토리지, 통신 장치, 버스 등을 포함하는 컴퓨터 장치로서 구성될 수 있다. 제어부(Cnt)의 프로세서는, CPU, 메모리 등을 구비한다.
처리 시스템(1)의 각 부의 동작은, 프로세서가 스토리지 등에 저장되어 있는 컴퓨터 프로그램(예를 들어 도 1에 도시하는 방법(MT)을 실행하는 프로그램)을 프로세서, 메모리에 판독시켜, 당해 컴퓨터 프로그램을 실행함으로써 실현된다.
이상과 같이 설명한 처리 시스템(1)에 의한 기판(W)의 처리 동작에 대해서 개요적으로 설명한다. 캐리어 설치 포트(11) 상의 반송 용기(C)에 수용된 기판(W)은, 반송 암(121)에 의해 취출되어, 대기 반송실(120) 내를 반송되는 도중에 얼라인먼트실(120a)에서 위치 결정이 이루어진다. 이 위치 결정 후에, 기판(W)은, 로드 로크 모듈(LLM1), 로드 로크 모듈(LLM2) 중 어느 한쪽에 전달된다.
기판(W)이 로드 로크 모듈(LLM1), 로드 로크 모듈(LLM2) 중 어느 한쪽에 전달된 후, 로드 로크 모듈(LLM1), 로드 로크 모듈(LLM2) 각각의 내부가 예비 진공 분위기로 된다. 이 후, 기판(W)은, 반송 암(131)에 의해 취출되어, 진공 반송실(13) 내에 반송된다. 이 후, 기판(W)은, 진공 반송실(13)과 처리 모듈(PM1 내지 PM4)의 사이에서 반송되어, 처리 모듈(PM1) 내지 처리 모듈(PM4) 내에서 프로세스 처리를 받는다. 프로세스 처리 후의 기판(W)은, 반입 시와는 반대의 경로(얼라인먼트실(120a)를 제외함)를 통과해서 반송 용기(C)에 수용된다.
이하, 도 3을 참조하여, 예시적 실시 형태에 따른 플라스마 처리 장치(10)의 구성에 대해서 설명한다. 플라스마 처리 장치(10)는, 도 1에 도시하는 방법(MT)의 실행에 사용될 수 있다. 플라스마 처리 장치(10)는, 도 2에 도시하는 처리 시스템(1)의 처리 모듈(PM1) 내지 처리 모듈(PM4)의 어느 것에 사용될 수 있다.
도 3에는, 플라스마 처리 장치(10)의 종단면의 구조가 개략적으로 도시되어 있다. 도 3에 도시하는 플라스마 처리 장치(10)는, 용량 결합형 플라스마 처리 장치이다.
플라스마 처리 장치(10)는, 에칭 처리 및 성막 처리의 실행에 사용할 수 있다. 이 경우, 방법(MT)이 에칭 처리 및 성막 처리를 포함하는 경우에는, 에칭 처리 및 성막 처리가 일관되게 하나의 장치(플라스마 처리 장치(10))에 의해 실행될 수 있다. 또한, 방법(MT)이 에칭 처리 및 성막 처리를 포함하는 경우에, 에칭 처리 및 성막 처리는, 각각 별도의 처리 장치에 의해 실행될 수 있다.
플라스마 처리 장치(10)는 처리 용기(12)를 구비하고 있다. 처리 용기(12)는 기판(W)을 수용한다. 처리 용기(12)는, 대략 원통 형상을 갖고 있다. 처리 용기(12)는, 처리 용기(12)의 내부 공간을 챔버(12c)로서 제공하고 있다. 처리 용기(12)는, 예를 들어 알루미늄으로 구성되어 있다. 처리 용기(12)는 접지 전위에 접속되어 있다.
처리 용기(12)의 내벽면, 즉, 챔버(12c)를 구획 형성하는 벽면에는, 내플라스마성을 갖는 막이 형성되어 있다. 이 막은, 양극 산화 처리에 의해 형성된 막, 또는 세라믹스제의 막일 수 있다. 이 세라믹스제의 막은, 예를 들어 산화이트륨을 포함하는 막이다.
처리 용기(12)의 측벽(12s)에는, 기판(W)의 반송을 위한 개구(12g)가 마련되어 있다. 개구(12g)는, 게이트 밸브(14)에 의해 개폐 가능하게 되어 있다.
챔버(12c) 내에서는, 지지부(15)가, 처리 용기(12)의 저부로부터 상방으로 연장되어 있다. 지지부(15)는, 대략 원통 형상을 갖고 있으며, 석영 등의 절연 재료를 갖는다.
챔버(12c) 내에는, 스테이지(16)가 마련되어 있다. 스테이지(16)는, 스테이지(16) 상에 탑재된 기판(W)을 지지하도록 구성되어 있다.
기판(W)은, 웨이퍼와 같이 원반 형상을 가질 수 있다. 스테이지(16)는, 하부 전극(18) 및 정전 척(20)을 포함하고 있다. 스테이지(16)는, 지지부(15)에 의해 지지되어 있다.
하부 전극(18)은, 제1 플레이트(18a) 및 제2 플레이트(18b)를 포함하고 있다. 제1 플레이트(18a) 및 제2 플레이트(18b)는, 알루미늄 등의 금속을 포함하고 있고, 대략 원반 형상을 갖고 있다. 제2 플레이트(18b)는, 제1 플레이트(18a) 상에 마련되어 있고, 제1 플레이트(18a)에 전기적으로 접속되어 있다.
제2 플레이트(18b) 상에는, 정전 척(20)이 마련되어 있다. 정전 척(20)은, 절연층과 당해 절연층 내에 내장된 전극을 갖고 있다.
정전 척(20)의 전극에는, 스위치(23)를 통해서 직류 전원(22)이 전기적으로 접속되어 있다. 정전 척(20)의 전극에 직류 전원(22)으로부터의 직류 전압이 인가되면, 정전 척(20)은 정전력을 발생시킨다. 정전 척(20)은, 이 정전력에 의해 기판(W)을 정전 척(20)에 끌어 당겨, 기판(W)을 보유 지지한다.
제2 플레이트(18b)의 주연부 상에는, 기판(W)의 에지와 정전 척(20)을 둘러싸도록 포커스 링(24)이 배치되어 있다. 포커스 링(24)은, 플라스마 처리의 균일성을 향상시키기 위해서 마련되어 있다. 포커스 링(24)은, 플라스마 처리에 따라서 적절히 선택되는 재료를 갖고 있으며, 예를 들어 석영을 갖는다.
정전 척(20) 상에 적재된 기판(W)은, 유로(18f)에 냉매를 공급하는 칠러 유닛과, 온도 조절부(HT)에 전력을 공급하는 히터 전원(HP)을 사용해서 제어될 수 있다.
유로(18f)는, 제2 플레이트(18b)의 내부에 마련되어 있다. 유로(18f)에는, 처리 용기(12)의 외부에 마련된 칠러 유닛으로부터 배관(26a)을 통해서 냉매가 공급된다. 유로(18f)에 공급된 냉매는, 배관(26b)을 통해서 칠러 유닛으로 되돌려진다. 이와 같이, 유로(18f)에는, 유로(18f) 내를 순환하도록 냉매가 공급된다. 이 냉매의 온도를 칠러 유닛에 의해 제어함으로써, 정전 척(20)에 의해 지지된 기판(W)의 온도가 제어될 수 있다.
온도 조절부(HT)는, 정전 척(20)에 마련되어 있다. 온도 조절부(HT)에는, 히터 전원(HP)이 접속되어 있다. 히터 전원(HP)으로부터 온도 조절부(HT)에 전력이 공급됨으로써, 정전 척(20)의 온도가 조절되어, 정전 척(20) 상에 적재되는 기판(W)의 온도가 조절되도록 되어 있다. 또한, 온도 조절부(HT)는, 제2 플레이트(18b) 내에 매립되어 있을 수도 있다.
온도 조절부(HT)에는, 도시하지 않은 온도 센서를 구비하고, 이 온도 센서는, 온도 조절부(HT)의 주위의 온도를 검출하여, 이 검출 결과를 검출 신호로서 제어부(Cnt)에 출력한다. 온도 센서에 의해 검출되는 온도는, 정전 척(20) 상에 적재된 기판(W)의 온도와 동등하다.
플라스마 처리 장치(10)에는, 가스 공급 라인(28)이 마련되어 있다. 가스 공급 라인(28)은, 전열 가스 공급 기구로부터의 전열 가스, 예를 들어 He 가스를, 정전 척(20)의 상면과 기판(W)의 이면의 사이에 공급한다.
플라스마 처리 장치(10)는, 상부 전극(30)을 더 구비하고 있다. 상부 전극(30)은, 스테이지(16)의 상방에 마련되어 있고, 하부 전극(18)에 대하여 대략 평행하게 마련되어 있다. 상부 전극(30)은, 부재(32)과 함께 처리 용기(12)의 상부 개구를 닫고 있다. 부재(32)는 절연성을 갖고 있다. 상부 전극(30)은, 부재(32)를 통해서 처리 용기(12)의 상부에 지지되어 있다.
상부 전극(30)은, 천장판(34) 및 지지체(36)를 포함하고 있다. 천장판(34)은 챔버(12c)에 면하고 있다. 천장판(34)에는, 복수의 가스 토출 구멍(34a)이 마련되어 있다. 천장판(34)은, 예를 들어 실리콘을 갖지만, 이에 한정하지 않고, 알루미늄제 모재의 표면에 내플라스마성의 막을 마련한 구조를 가질 수 있다. 또한, 당해 막은, 세라믹스제의 막일 수 있다. 세라믹스제의 당해 막은, 양극 산화 처리에 의해 형성된 막, 또는 산화이트륨을 포함하는 막 등이다.
지지체(36)는, 천장판(34)을 착탈 가능하게 지지한다. 지지체(36)는, 알루미늄 등의 도전성 재료를 갖는다. 지지체(36)의 내부에는, 가스 확산실(36a)이 마련되어 있다.
가스 확산실(36a)로부터는 복수의 가스 구멍(36b)이 하방으로 연장되어 있고, 복수의 가스 구멍(36b)은, 복수의 가스 토출 구멍(34a)에 각각 연통하고 있다. 지지체(36)에는, 가스 확산실(36a)에 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는, 밸브 군(42) 및 유량 제어기 군(44)을 통해서, 가스 소스 군(40)이 접속되어 있다. 가스 소스 군(40)은 복수의 가스 소스를 갖고 있다. 복수의 가스 소스는, 적어도 1 이상의 희가스의 소스, 탄화수소 가스의 소스, 산소를 포함하는 가스의 소스를 포함하고 있다.
희가스의 소스로서, Ar 가스의 소스를 포함할 수 있다. 탄화수소 가스의 소스로서, 예를 들어 CH4 가스의 소스를 포함할 수 있다. 산소를 포함하는 가스의 소스로서, 예를 들어 O2 가스의 소스를 포함할 수 있다.
밸브 군(42)은 복수의 밸브를 포함하고 있다. 유량 제어기 군(44)은, 매스 플로우 컨트롤러 등의 복수의 유량 제어기를 포함하고 있다. 가스 소스 군(40)의 복수의 가스 소스는 각각, 밸브 군(42)의 대응 밸브와 유량 제어기 군(44)의 대응 유량 제어기를 통해서, 가스 공급관(38)에 접속되어 있다.
플라스마 처리 장치(10)는, 가스 소스 군(40)의 복수의 가스 소스 중 선택된 1 이상의 가스 소스로부터의 가스를, 개별로 조정된 유량으로 챔버(12c)에 공급하는 것이 가능하다.
챔버(12c) 내에서, 지지부(15)와 처리 용기(12)의 측벽(12s)의 사이에는, 배플 플레이트(48)가 마련되어 있다. 배플 플레이트(48)는, 예를 들어 알루미늄제 모재에 산화이트륨 등의 세라믹스가 피복된 구성을 갖는다. 배플 플레이트(48)에는, 복수의 관통 구멍이 형성되어 있다.
배플 플레이트(48)의 하방에서는, 배기관(52)이 처리 용기(12)의 저부에 접속되어 있다. 배기관(52)에는, 배기 장치(50)가 접속되어 있다. 배기 장치(50)는, 압력 제어기와, 터보 분자 펌프 등의 진공 펌프를 갖고 있어, 챔버(12c)를 감압할 수 있다.
플라스마 처리 장치(10)는 제1 고주파 전원(62)을 구비한다. 제1 고주파 전원(62)은, 플라스마 생성용 제1 고주파를 발생시키는 전원이며, 27 내지 100[MHz]의 범위 내의 주파수, 예를 들어 60[MHz]의 주파수를 갖는 고주파를 발생시킨다. 제1 고주파 전원(62)은, 정합기(63)를 통해서 상부 전극(30)에 접속되어 있다.
정합기(63)는, 제1 고주파 전원(62)의 출력 임피던스와 부하측(상부 전극(30)측)의 입력 임피던스를 정합시키기 위한 회로를 갖고 있다. 또한, 제1 고주파 전원(62)은, 정합기(63)를 통해서 하부 전극(18)에 접속되어 있어도 된다. 제1 고주파 전원(62)이 하부 전극(18)에 접속되어 있는 경우에는, 상부 전극(30)은 접지 전위에 접속된다.
플라스마 처리 장치(10)는 제2 고주파 전원(64)을 구비한다. 제2 고주파 전원(64)은, 기판(W)에 이온을 인입하기 위한 바이어스용 제2 고주파를 발생시키는 전원이다. 제2 고주파의 주파수는, 제1 고주파의 주파수보다도 낮다.
제2 고주파의 주파수는, 400[kHz] 내지 13.56[MHz]의 범위 내의 주파수이며, 예를 들어 400[kHz]이다. 제2 고주파 전원(64)은, 정합기(65)를 통해서 하부 전극(18)에 접속되어 있다.
정합기(65)는, 제2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(18)측)의 입력 임피던스를 정합시키기 위한 회로를 갖고 있다.
플라스마 처리 장치(10)의 제어부(Cnt)는, 처리 시스템(1)의 제어부(Cnt)와 마찬가지이다. 플라스마 처리 장치(10)가 처리 시스템(1)의 처리 모듈(PM1) 내지 처리 모듈(PM4)의 어느 것일 경우, 처리 시스템(1)의 제어부(Cnt)는, 플라스마 처리 장치(10)의 제어부(Cnt)로서 기능한다.
이어서, 도 1로 돌아가서, 방법(MT)에 대해서 설명한다. 이하에서는, 도 4, 도 5, 도 6이 참조된다. 도 1에 도시하는 방법(MT)은, 기판(W)이 도 5의 (a)부에 나타내는 구성을 구비하는 경우에 실행될 수 있다.
도 5의 (a)부에 나타내는 기판(W)은, 에칭층(EL)과 마스크(MK1) 등(또한 도 5의 (d)부에 나타내는 마스크(MK2) 등)을 구비하고, 마스크(MK1) 등이 에칭층(EL)의 표면(FS1)(제1 표면) 상에 마련되어 있다. 마스크(MK1)(또한 마스크(MK2) 등)의 표면(FS2)(제2 표면)은, 표면(FS1) 상에 연장되어 있다.
하나의 예시적 실시 형태에서는, 도 5의 (a)부에 나타내는 구성의 기판(W)은, 예를 들어 MRAM(Magnetoresistive Random Access Memory)의 제조에 사용된다. 이 경우, 기판(W)은, 도 6에 도시하는 바와 같이, 지지 기판(SW), 영역(RA), 영역(RB)을 구비할 수 있다. 영역(RA)은 에칭층(EL)에 대응하고, 영역(RB)은 마스크(MK1)에 대응하고 있다. 에칭층(EL)은, MTJ(Magnetoresistive Tunnel Junction) 영역을 갖는다.
영역(RA)은, 지지 기판(SW) 상에 마련되고, 영역(RB)은, 영역(RA) 상에 마련된다. 영역(RA)은 층(LY1) 내지 층(LY16)을 구비하고, 영역(RB)은 층(LY17) 내지 층(LY20)을 구비한다. 영역(RA)에 있어서, 층(LY1) 내지 층(LY16)은, 지지 기판(SW) 상에 차례로 적층된다. 영역(RB)에 있어서, 층(LY17) 내지 층(LY20)은, 영역(RA) 상에(층(LY16) 상에) 차례로 적층된다.
지지 기판(SW)은, Si(실리콘)를 갖는다. 층(LY1)은, SiO2(이산화규소)를 갖는다. 층(LY2)은, Ta(탄탈륨)를 갖는다. 층(LY3)은, Ru(루테늄)를 갖는다. 층(LY4)은, Ta를 갖는다. 층(LY5)은, Pt(백금)를 갖는 하지층이다. 층(LY6)은, Pt/Co(Co: 코발트)를 갖는 자성층이다. 층(LY7)은, Co를 갖는다. 층(LY8)은, Ru를 갖는다. 층(LY9)은, Pt/Co를 갖는 자성층이다.
층(LY10)은, Co를 갖는다. 층(LY11)은, Ta를 갖는다. 층(LY12)은, CoFeB(Fe: 철, B: 붕소)를 갖는다. 층(LY13)은, MgO(산화마그네슘)를 갖는다. 층(LY14)은, CoFeB를 갖는다. 층(LY15)은, Ta를 갖는다. 층(LY16)은, Ru를 갖는다. 층(LY17)은, TiN(질화티타늄)을 갖는다. 층(LY18)은, SiO2를 갖는다. 층(LY19)은, SiC(탄화규소)를 갖는다. 층(LY20)은, SOG(Spin On Glass)층이다.
방법(MT)을 실행하는 제어부(Cnt)는, 기능적으로는, 도 4에 도시한 바와 같이, 제1 막 형성부(CP1), 제2 막 형성부(CP2), 막 제거부(CP3)를 구비한다. 제1 막 형성부(CP1), 제2 막 형성부(CP2), 막 제거부(CP3)는, 도 1에 도시하는 방법(MT)의 실행을 실현한다.
방법(MT)이 에칭 처리만을 포함하는 경우, 방법(MT)이 성막 처리와 에칭 처리를 포함하는 경우의 어느 것에서든, 제1 막 형성부(CP1), 제2 막 형성부(CP2) 및 막 제거부(CP3)가 사용될 수 있다. 방법(MT)이 에칭 처리만을 포함하는 경우, 방법(MT)이 성막 처리와 에칭 처리를 포함하는 경우의 어느 것에서든, 1대의 플라스마 처리 장치(10)만이 사용될 수 있다.
또한, 방법(MT)이 성막 처리와 에칭 처리를 포함하는 경우에는, 성막 처리 및 에칭 처리 각각은, 처리 시스템(1)의 처리 모듈(PM1) 내지 처리 모듈(PM4)의 어느 것에 의해 행하여질 수 있다. 처리 모듈(PM1) 내지 처리 모듈(PM4)은, 성막 장치와 에칭 장치를 포함한다. 성막 장치, 에칭 장치의 어느 한쪽 또는 양쪽은, 플라스마 처리 장치(10)일 수 있다.
방법(MT)이 1대의 플라스마 처리 장치(10)만에 의해 행하여지는 경우, 방법(MT)이 처리 시스템(1)의 처리 모듈(PM1) 등에 의해 행하여지는 경우의 어느 것에서든, 방법(MT)은 진공 일관으로 실행될 수 있다.
방법(MT)은, 스텝 ST1(제1 공정), 스텝 ST2(제2 공정), 스텝 ST3(제3 공정)을 구비한다. 제1 막 형성부(CP1)는, 스텝 ST1을 실행하도록 구성된다. 제2 막 형성부(CP2)는, 스텝 ST2를 실행하도록 구성된다. 막 제거부(CP3)는, 스텝 ST3을 실행하도록 구성된다.
스텝 ST1은, 도 5의 (b)부에 나타내는 바와 같이, 마스크(MK1)의 표면(FS2)에 제1 막(F1)을 형성한다. 제1 막(F1)은, 전극 재료를 갖는다. 제1 막(F1)의 전극 재료는, 예를 들어 Ru 또는 C(탄소)를 갖는다.
에칭층(EL)이, 도 5의 (a)부에 나타내는 바와 같이, 전극 재료층(ED)를 구비할 경우, 제1 막(F1)은, 스텝 ST1에서, 에칭 처리에 의해 형성될 수 있다. 전극 재료층(ED)의 재료는, 제1 막(F1)의 전극 재료를 포함한다. 전극 재료층(ED)은, 에칭층(EL)의 표면(FS1)에 연장된다. 스텝 ST1은, 플라스마 처리 장치(10)의 처리 용기(12) 내에 수용된 기판(W)에 대하여 실행된다. 스텝 ST1은, 전극 재료층(ED)을 에칭하여, 전극 재료층(ED)의 재료의 스퍼터에 의해 제1 막(F1)을 마스크(MK1)의 표면(FS2)에 형성한다.
전극 재료층(ED)은, 에칭층(EL)이 MTJ 영역을 구비할 경우, MTJ 영역에 포함되며, 예를 들어 Ru층일 수 있다. 전극 재료층(ED)이 Ru층인 경우, 스텝 ST1에서 실행되는 에칭 처리는, RIE(Reactive Ion Etching)일 수 있다. RIE의 에칭 처리에 사용하는 가스는, 희가스(예를 들어 Ar 가스)를 주로 포함하지만, 희가스와 함께, 예를 들어 CH4 가스(또한 O2 가스)를 포함할 수 있다.
또한, 제1 막(F1)은, 스텝 ST1에서, 성막 처리에 의해 형성될 수 있다. 이 경우, 스텝 ST1은, 플라스마 처리 장치(10)의 처리 용기(12) 내 또는 처리 시스템(1)의 성막 장치(처리 모듈(PM1) 등)의 처리 용기(PS) 내에 수용된 기판(W)에 대하여 실행된다. 스텝 ST1은, CVD(Chemical Vapor Deposition)(화학 증착) 또는 PVD(Physical Vapor Deposition)(물리 증착)에 의해, 제1 막(F1)을 형성한다.
스텝 ST2는, 에칭층(EL)의 표면(FS1)을 에칭함으로써, 도 5의 (c)부에 나타내는 바와 같이, 에칭층(EL)의 재료를 갖는 제2 막(F2)을 제1 막(F1) 상에 형성한다. 제2 막(F2)은, 스텝 ST2에서, 에칭 처리에 의해 형성된다.
스텝 ST1이 플라스마 처리 장치(10)에 의해 행해진 경우, 스텝 ST2는, 계속해서 스텝 ST1이 행하여진 플라스마 처리 장치(10)에 의해 행하여진다. 스텝 ST1이 처리 시스템(1)의 성막 장치(처리 모듈(PM1) 등)에 의해 행해진 경우, 스텝 ST2는, 기판(W)이 처리 시스템(1)의 에칭 장치(처리 모듈(PM2) 등)에 이송된 후에, 당해 에칭 장치에 의해 행하여진다.
스텝 ST2는, 스텝 ST1에서 에칭 처리가 실행되었을 경우에는, 스텝 ST1에서 행하여진 에칭 처리가 계속해서 행하여져도 된다. 즉, 스텝 ST2에서 실행되는 에칭 처리는, RIE일 수 있다. RIE의 에칭 처리에 사용하는 가스는, 희가스(예를 들어 Ar 가스)를 주로 포함하지만, 희가스와 함께, 예를 들어 CH4 가스(또한 O2 가스)를 포함할 수 있다.
스텝 ST3은, 도 5의 (d)부에 나타내는 바와 같이, 스텝 ST2 후의 기판(W)을 처리 가스의 플라스마에 노출시킴으로써, 제1 막(F1) 및 제2 막(F2)을, 표면(FS1) 및 표면(FS2)을 포함하는 기판(W)의 표면으로부터 제거한다. 스텝 ST3에 의해, 마스크(MK1)를 포함하는 마스크(MK2)가 형성된다. 마스크(MK2)는, 스텝 ST3 후의 에칭층(EL)의 표면(FS1) 상에 연장된다. 마스크(MK2)는, 에칭층(EL)에 대한 새로운 마스크로서 기능할 수 있다.
스텝 ST3에서 사용되는 처리 가스는, 산소(O)를 가질 수 있다. 처리 가스는, 산소를 가짐과 함께, 희가스(Ar 가스 등)를 포함할 수 있다.
방법(MT)에 의하면, 기판(W)은, 산소를 포함하는 처리 가스의 플라스마에 노출됨으로써, Ru 등의 전극 재료의 제1 막(F1)이, 제1 막(F1) 상에 퇴적되어, 에칭층(EL)의 재료를 갖는 제2 막(F2)과 함께, 마스크(MK1)의 표면(FS2)으로부터 적합하게 박리될 수 있다. 이 때문에, 에칭층(EL)의 에칭에 있어서, 마스크(MK1) 등의 잔막을 충분히 유지하면서, 마스크(MK1) 등의 형상의 CD의 변화를 충분히 억제할 수 있다. 따라서, 에칭층(EL)의 에칭에 의해 에칭층(EL)의 재료를 포함하는 막이 마스크(MK1)의 표면(FS2) 상에 형성되어 미세한 에칭 가공이 곤란해지는 사태가 방지될 수 있다.
또한, 에칭층(EL)의 표면(FS1)에 전극 재료층(ED)이 연장될 경우를 생각할 수 있다. 이 경우, 에칭층(EL)의 에칭에 의해 전극 재료의 제1 막(F1)의 형성이 행하여져서, 에칭층(EL)의 에칭과 제1 막(F1)의 형성이 제1 막 형성부(CP1)에 의해 스텝 ST1에서 함께 행하여진다. 따라서, 처리의 간략화가 가능하게 될 수 있다.
또한, 제1 막(F1)이 화학 증착 또는 물리 증착에 의한 성막 처리에 의해 형성되는 경우에는, 제1 막(F1)의 형성의 타이밍이 비교적 유연하게 조정될 수 있다.
또한, 하나의 예시적 실시 형태에 있어서, 스텝 ST1, 스텝 ST2, 스텝 ST3을 반복해서 실행해도 된다. 이 경우, 마스크 잔막의 유지, 및 마스크 형상의 CD의 변화의 억제가, 보다 현저하게 실현될 수 있다.
또한, 하나의 예시적 실시 형태에 있어서, 방법(MT)은, 예를 들어 난 휘발성 재료의 막을 포함하는 MTJ 영역을 갖는 에칭층(EL)에 대한 에칭에 사용될 수 있다. 이 경우, 40[nm] 이상의 마스크 잔막, 40[nm] 이하의 마스크 형상의 CD가, 충분히 실현될 수 있다. 이와 같이, MTJ 영역은 난 휘발성 재료를 갖고 있지만, 이렇게 난 휘발성 재료의 MTJ 영역을 갖는 에칭층에 대하여 상기 방법(MT)이 적용될 수 있다.
또한, 제1 막(F1)은, Ru 또는 C의 전극 재료가 사용될 수 있으므로, 제1 막(F1)의 형성이 비교적 용이하게 행해질 수 있다. 예를 들어 에칭층(EL)이 MTJ 접합 영역을 포함하는 경우에는, MTJ 영역에는 Ru층이 포함되어 있으므로, 당해 Ru층의 Ru를 사용함으로써, 제1 막(F1)의 형성이 보다 용이하게 행해질 수 있다.
에칭층(EL)이, 도 6에 도시하는 기판(W)의 구성과 같이, 서로 이격되어 배치된 복수의 전극 재료층(ED)(Ru를 갖는 층(LY3), 층(LY8), 층(LY16))을 포함하는 경우를 생각할 수 있다. 이 경우, 복수의 전극 재료층(ED)을 사용하여, 스텝 ST1, 스텝 ST2, 스텝 ST3을 반복해서 실행할 수 있다. 이 경우의 스텝 ST1은, 전극 재료층(ED)에 대한 에칭 처리에 의해 제1 막(F1)을 형성한다. 또한, 방법(MT)이, 에칭 처리에 의해 제1 막(F1)을 형성하는 스텝 ST1과, 성막 처리에 의해 제1 막(F1)을 형성하는 스텝 ST1을 함께 포함하는 경우도 생각할 수 있다.
이상, 다양한 예시적 실시 형태에 대해서 설명해 왔지만, 상술한 예시적 실시 형태에 한정되지 않고, 다양한 생략, 치환 및 변경이 이루어져도 된다. 또한, 다른 실시 형태에서의 요소를 조합해서 다른 실시 형태를 형성하는 것이 가능하다.
이상의 설명으로부터, 본 개시의 다양한 실시 형태는, 설명의 목적으로 본 명세서에서 설명되어 있으며, 본 개시의 범위 및 주지로부터 일탈하지 않고 다양한 변경을 이룰 수 있음이 이해될 것이다. 따라서, 본 명세서에 개시한 다양한 실시 형태는 한정하는 것을 의도하고 있지 않으며, 참된 범위와 주지는, 첨부의 특허 청구 범위에 의해 나타난다.
1: 처리 시스템 10: 플라스마 처리 장치
11: 캐리어 설치 포트 12: 처리 용기
120: 대기 반송실 120a: 얼라인먼트실
121: 반송 암 12c: 챔버
12g: 개구 12s: 측벽
13: 진공 반송실 131: 반송 암
14: 게이트 밸브 15: 지지부
16: 스테이지 18: 하부 전극
18a: 제1 플레이트 18b: 제2 플레이트
18f: 유로 20: 정전 척
22: 직류 전원 23: 스위치
24: 포커스 링 26a: 배관
26b: 배관 28: 가스 공급 라인
30: 상부 전극 32: 부재
34: 천장판 34a: 가스 토출 구멍
36: 지지체 36a: 가스 확산실
36b: 가스 구멍 36c: 가스 도입구
38: 가스 공급관 40: 가스 소스 군
42: 밸브 군 44: 유량 제어기 군
48: 배플 플레이트 50: 배기 장치
52: 배기관 62: 제1 고주파 전원
63: 정합기 64: 제2 고주파 전원
65: 정합기 C: 반송 용기
Cnt: 제어부 CP1: 제1 막 형성부
CP2: 제2 막 형성부 CP3: 막 제거부
ED: 전극 재료층 EL: 에칭층
FS1: 표면 FS2: 표면
F1: 제1 막 F2: 제2 막
G1: 도어 G2: 도어 밸브
G3: 게이트 밸브 G4: 게이트 밸브
HP: 히터 전원 HT: 온도 조절부
LLM1: 로드 로크 모듈 LLM2: 로드 로크 모듈
LS: 적재대 LY1 내지 LY20: 층
MK1: 마스크 MK2: 마스크
MT: 방법 PM1: 처리 모듈
PM2: 처리 모듈 PM3: 처리 모듈
PM4: 처리 모듈 PS: 처리 용기
RA: 영역 RB: 영역
SW: 지지 기판 W: 기판

Claims (10)

  1. 기판을 처리하는 방법이며,
    상기 기판은, 에칭층과 마스크를 구비하고,
    상기 마스크는, 상기 에칭층의 제1 표면 상에 마련되고,
    당해 방법은,
    상기 마스크의 제2 표면에 제1 막을 형성하는 제1 공정과,
    상기 에칭층의 상기 제1 표면을 에칭함으로써, 해당 에칭층의 재료를 갖는 제2 막을 상기 제1 막 상에 형성하는 제2 공정과,
    상기 제2 공정 후의 상기 기판을 처리 가스의 플라스마에 노출시킴으로써, 상기 제1 막 및 상기 제2 막을 제거하는 제3 공정
    을 구비하고,
    상기 제1 막은, 전극 재료를 갖고,
    상기 처리 가스는, 산소를 갖는
    방법.
  2. 제1항에 있어서, 상기 에칭층은, 전극 재료층을 구비하고,
    상기 전극 재료층은, 상기 제1 표면에 연장되고,
    상기 제1 공정은, 상기 전극 재료층을 에칭하여, 해당 전극 재료층의 재료의 스퍼터에 의해 상기 제1 막을 형성하는, 방법.
  3. 제1항에 있어서, 상기 제1 공정은, 화학 증착 또는 물리 증착에 의해 상기 제1 막을 형성하는, 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 공정, 상기 제2 공정, 상기 제3 공정의 일련의 공정을 반복해서 실행하는, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 에칭층은, 자기 터널 접합 영역을 포함하는, 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 막은, 루테늄 또는 탄소의 전극 재료를 갖는, 방법.
  7. 기판을 처리하는 처리 장치이며,
    상기 기판이 수용되도록 구성되는 처리 용기와,
    당해 처리 장치를 제어하도록 구성되는 제어부
    를 구비하고,
    상기 제어부는,
    상기 처리 용기 내에 수용된 상기 기판이 에칭층과 마스크를 구비하고, 해당 마스크가 해당 에칭층의 제1 표면 상에 마련되어 있을 경우에, 전극 재료를 갖는 제1 막을 해당 마스크의 제2 표면에 형성하도록 당해 처리 장치를 제어하도록 구성되는 제1 막 형성부와,
    상기 제1 막 형성부에 의한 상기 제1 막의 형성 후에 상기 에칭층의 상기 제1 표면을 에칭함으로써, 해당 에칭층의 재료를 갖는 제2 막을 해당 제1 막 상에 형성하도록 당해 처리 장치를 제어하도록 구성되는 제2 막 형성부와,
    상기 제2 막 형성부에 의해 상기 제2 막이 형성된 상기 기판을, 산소를 갖는 처리 가스의 플라스마에 노출시킴으로써, 상기 제1 막 및 해당 제2 막을 제거하도록 당해 처리 장치를 제어하도록 구성되는 막 제거부
    를 구비하는,
    처리 장치.
  8. 제7항에 있어서, 상기 제1 막 형성부는, 상기 에칭층이 전극 재료층을 구비하고, 해당 전극 재료층이 상기 제1 표면에 연장될 경우에, 해당 전극 재료층을 에칭하여 해당 전극 재료층의 재료의 스퍼터에 의해, 상기 제1 막을 형성하도록 당해 처리 장치를 제어하도록 구성되는, 처리 장치.
  9. 기판을 처리하는 처리 시스템이며,
    상기 기판에 대하여 성막 처리를 행하도록 구성되는 성막 장치와,
    상기 기판에 대하여 에칭 처리를 행하도록 구성되는 에칭 장치와,
    당해 처리 시스템을 제어하도록 구성되는 제어부
    를 구비하고,
    상기 제어부는,
    상기 성막 장치에 수용된 상기 기판이 에칭층과 마스크를 구비하고, 해당 마스크가 해당 에칭층의 제1 표면 상에 마련되어 있을 경우에, 전극 재료를 갖는 제1 막을 해당 마스크의 제2 표면에 형성하도록 당해 처리 시스템을 제어하도록 구성되는 제1 막 형성부와,
    상기 제1 막 형성부에 의한 상기 제1 막의 형성 후에 상기 기판을 상기 에칭 장치에 이송하여 상기 에칭층의 상기 제1 표면을 에칭함으로써, 해당 에칭층의 재료를 갖는 제2 막을 해당 제1 막 상에 형성하도록 당해 처리 시스템을 제어하도록 구성되는 제2 막 형성부와,
    상기 제2 막 형성부에 의해 상기 제2 막이 형성된 상기 기판을, 산소를 갖는 처리 가스의 플라스마에 노출시킴으로써, 상기 제1 막 및 해당 제2 막을 제거하도록 당해 처리 시스템을 제어하도록 구성되는 막 제거부
    를 구비하는,
    처리 시스템.
  10. 제9항에 있어서, 상기 제1 막 형성부는, 화학 증착 또는 물리 증착에 의해 상기 제1 막을 형성하도록 당해 처리 시스템을 제어하도록 구성되는, 처리 시스템.
KR1020217004556A 2018-07-30 2019-07-30 기판을 처리하는 방법, 처리 장치, 및 처리 시스템 KR20210035218A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-142317 2018-07-30
JP2018142317 2018-07-30
PCT/JP2019/029885 WO2020027152A1 (ja) 2018-07-30 2019-07-30 基板を処理する方法、処理装置、および、処理システム

Publications (1)

Publication Number Publication Date
KR20210035218A true KR20210035218A (ko) 2021-03-31

Family

ID=69231825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217004556A KR20210035218A (ko) 2018-07-30 2019-07-30 기판을 처리하는 방법, 처리 장치, 및 처리 시스템

Country Status (6)

Country Link
US (1) US11832524B2 (ko)
JP (1) JP7058332B2 (ko)
KR (1) KR20210035218A (ko)
CN (1) CN112352304A (ko)
TW (1) TWI812762B (ko)
WO (1) WO2020027152A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247584A (ja) 2003-02-14 2004-09-02 Hitachi High-Technologies Corp プラズマ処理方法およびプラズマ処理装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299391A (ja) * 1992-04-16 1993-11-12 Sony Corp ドライエッチング方法
JP3185408B2 (ja) * 1992-09-29 2001-07-09 ソニー株式会社 ドライエッチング方法
JPH07263420A (ja) * 1994-03-23 1995-10-13 Sony Corp 積層配線のドライエッチング方法およびドライエッチング装置
US6177353B1 (en) * 1998-09-15 2001-01-23 Infineon Technologies North America Corp. Metallization etching techniques for reducing post-etch corrosion of metal lines
US6893893B2 (en) * 2002-03-19 2005-05-17 Applied Materials Inc Method of preventing short circuits in magnetic film stacks
JP2005268252A (ja) 2004-03-16 2005-09-29 Sony Corp 磁気記憶装置の製造方法
US20060264054A1 (en) * 2005-04-06 2006-11-23 Gutsche Martin U Method for etching a trench in a semiconductor substrate
JP2007123766A (ja) * 2005-10-31 2007-05-17 Tokyo Electron Ltd エッチング方法、プラズマ処理装置及び記憶媒体
US20080194107A1 (en) * 2007-02-08 2008-08-14 Nec Electronics Corporation Method of manufacturing semiconductor device
US20100062606A1 (en) * 2007-04-11 2010-03-11 Ulvac, Inc. Dry etching method
KR20100106501A (ko) * 2007-12-21 2010-10-01 램 리써치 코포레이션 고 식각율 레지스트 마스크를 이용한 식각
KR100943860B1 (ko) * 2007-12-21 2010-02-24 주식회사 하이닉스반도체 자기터널접합 셀 형성방법
JP2010103224A (ja) 2008-10-22 2010-05-06 Toshiba Corp 磁気抵抗素子、及び磁気メモリ
JP5175750B2 (ja) * 2009-01-19 2013-04-03 株式会社日立製作所 磁性記憶素子を用いた半導体集積回路装置の製造方法
JP5601181B2 (ja) 2010-12-02 2014-10-08 富士通セミコンダクター株式会社 磁気抵抗効果素子及びその製造方法
JP2013258244A (ja) * 2012-06-12 2013-12-26 Tokyo Electron Ltd エッチング方法及びプラズマ処理装置
JP6041709B2 (ja) * 2013-03-05 2016-12-14 東京エレクトロン株式会社 金属層をエッチングする方法
KR102025256B1 (ko) * 2013-07-25 2019-09-26 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9123879B2 (en) * 2013-09-09 2015-09-01 Masahiko Nakayama Magnetoresistive element and method of manufacturing the same
JP2015084396A (ja) * 2013-09-19 2015-04-30 東京エレクトロン株式会社 エッチング方法
JP6289996B2 (ja) * 2014-05-14 2018-03-07 東京エレクトロン株式会社 被エッチング層をエッチングする方法
US9806252B2 (en) * 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9887350B2 (en) * 2015-05-31 2018-02-06 Headway Technologies, Inc. MTJ etching with improved uniformity and profile by adding passivation step
US9705071B2 (en) * 2015-11-24 2017-07-11 International Business Machines Corporation Structure and method to reduce shorting and process degradation in STT-MRAM devices
JP6656082B2 (ja) * 2016-05-19 2020-03-04 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247584A (ja) 2003-02-14 2004-09-02 Hitachi High-Technologies Corp プラズマ処理方法およびプラズマ処理装置

Also Published As

Publication number Publication date
US20220115589A1 (en) 2022-04-14
WO2020027152A1 (ja) 2020-02-06
JPWO2020027152A1 (ja) 2021-08-02
US11832524B2 (en) 2023-11-28
CN112352304A (zh) 2021-02-09
TWI812762B (zh) 2023-08-21
TW202013499A (zh) 2020-04-01
JP7058332B2 (ja) 2022-04-21

Similar Documents

Publication Publication Date Title
US10896821B2 (en) Asymmetric wafer bow compensation by physical vapor deposition
US20200075343A1 (en) Method for processing target object
TWI833873B (zh) 膜之蝕刻方法
CN115244666A (zh) 钼的原子层蚀刻
CN112259457B (zh) 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
JP2009062604A (ja) 真空処理システムおよび基板搬送方法
JP6211893B2 (ja) エッチング処理方法及び基板処理装置
JP2007273620A (ja) 基板搬送装置及び基板処理装置
KR20160028335A (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 기록 매체
US20140251945A1 (en) Method of etching metal layer
US20150206724A1 (en) Systems and Methods for Integrated Resputtering in a Physical Vapor Deposition Chamber
JP4541931B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP2010123733A (ja) 基板処理装置及びその処理方法、並びに記憶媒体
TWI723162B (zh) 磁阻元件之製造方法及磁阻元件之製造系統
JP7058332B2 (ja) 基板を処理する方法、処理装置、および、処理システム
US10790152B2 (en) Method for etching multilayer film
JP7390219B2 (ja) エッジリングの保持方法、プラズマ処理装置、及び基板処理システム
JP2010219266A (ja) 基板処理装置
JP5825948B2 (ja) 基板処理装置及び半導体装置の製造方法
US10181559B2 (en) Etching method
KR20190039651A (ko) 피가공물의 처리 방법
JP5975128B2 (ja) 基板処理装置、基板処理方法
TW202040689A (zh) 蝕刻膜之方法及電漿處理裝置
TW201923895A (zh) 蝕刻方法
JP2005045075A (ja) 基板処理方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right