KR20200135116A

KR20200135116A - 전자 부품의 실장 구조 및 전자 부품의 실장 방법

Info

Publication number: KR20200135116A
Application number: KR1020190116504A
Authority: KR
Inventors: 다이지 와타나베
Original assignee: 고도가이샤 쥬쥬비
Priority date: 2019-05-23
Filing date: 2019-09-23
Publication date: 2020-12-02
Also published as: US20200375034A1; CN111988910A; JP2020191418A; TW202044677A; TWI733235B; JP6623356B1; US11013118B2

Abstract

본 발명은 단순한 가공으로 전자 부품을 프린트 기판의 측면에 실장하고, 전자 부품의 실장 면적을 확대하는 전자 부품의 실장 구조 및 실장 방법을 제공하는 것으로, 비아 홀의 내벽면을 덮는 도전 도금층이 프린트 기판의 도전 패턴층에 전기 접속하는 비아를, 비아를 따라 절단하고, 절단한 단면을 노출하는 도전 도금층의 절단면을, 전자 부품의 실장 접속부와 땜납 접속하는 랜드 패턴으로 하며, 랜드 패턴이 노출되는 단면은 프린트 기판의 측면과 평행한 면이기 때문에, 측면과 평행한 단면에 전자 부품을 실장할 수 있는 것이다.

Description

전자 부품의 실장 구조 및 전자 부품의 실장 방법{ELECTRONIC COMPONENT MOUNT STRUCTURE AND METHOD OF MOUNTING ELECTRONIC COMPONENTS}

본 발명은 프린트 기판에 전자 부품을 실장하는 전자 부품의 실장 구조 및 실장 방법에 관한 것으로, 더욱 상세하게는 프린트 기판의 측면과 평행한 단면(端面)에 전자 부품을 표면 실장하는 전자 부품의 실장 구조 및 실장 방법에 관한 것이다.

종래, 저항, 코일, 전기 커넥터, 소켓, IC 칩 등 각종 전자 부품은 표면 실장 공정에서 프린트 기판의 표면(기판에 평행한 기판의 상면) 상에 실장되어 있다. 즉, 이 표면 실장 공정에서는 프린트 기판의 표면에 형성하는 랜드 패턴 상에 크림 땜납 등을 통해 전자 부품의 바닥면에 노출시킨 도전 패드를 배치하고, 리플로 오븐을 통해 랜드 패턴과 도전 패드 사이를 크림 땜납으로 납땜하여, 전자 부품과 프린트 기판의 도전 패턴을 전기 접속하고 있다.

이 실장 구조에서는 프린트 기판의 표면(기판과 평행한 평면)의 면적에 한계가 있기 때문에, 그 표면에 실장되는 전자 부품의 수나 크기에 한계가 있다. 특히, 전자 기기의 소형, 경량화로부터, 제한된 크기의 프린트 기판에는 가능한 한 고밀도 실장화가 요구되고 있기 때문에, 실장하는 전자 부품이 한 개라도 증가한 경우에는 보다 큰 프린트 기판으로 변경하고, 이를 위해 전자 기기의 케이스의 형상도 변경하는 대대적인 설계 변경이 필요하게 되어 있었다.

그래서, 프린트 기판의 측면에도 전자 부품을 실장 가능하게 하여, 실장 면적을 확대시킨 전자 부품의 실장 구조가 특허문헌 1에 개시되어 있다. 이 특허문헌 1에 기재된 전자 부품의 실장 구조는 프린트 배선판의 내장 동박(도전 패턴층)을 기판의 측면에 노출시켜, 그 노출부 혹은 노출부에 설치된 구리 도금부를 전자 부품의 접속부와 땜납 접속하는 랜드로 하여, 전자 부품을 기판의 측면에도 실장 가능하게 하고 있다.

또한, 도 17에 나타내는 바와 같이, 프린트 배선 기판(110)의 표면(110a)에 실장한 수 커넥터(101)와, 프린트 배선 기판(120)의 표면(120a)에 실장한 암 커넥터(103)를 서로 끼워 맞춤 접속하고, 표면(110a, 120a)에 전자 부품의 실장 면적을 확대시킨 전자 부품의 실장 구조(100)도 알려져 있다(특허문헌 2).

이 전자 부품의 실장 구조(100)는 수형 커넥터(101)의 수 컨택트(102)와, 암 커넥터(103)의 암 컨택트(104)가 각각 도전성 금속판을 그 판 두께 방향에 타발하여 형성되고, 각 절연 하우징(105, 106)으로부터 프린트 배선 기판(110, 120)의 표면(110a, 120a)측에 돌출되며, 표면(110a, 120a)에 대향하는 절단면의 평면을, 실장 접속부(102a, 104a)로 하고 있다.

한편, 실장 접속부(102a, 104a)에 대향하는 프린트 배선 기판(110, 120)의 표면(110a, 120a) 상에는 도시하지 않은 랜드 패턴이 형성되고, 실장 접속부(102a, 104a)와 랜드 패턴 사이를 땜납 접속함으로써, 수형 커넥터(101)와 암 커넥터(103)가 각각 프린트 배선 기판(110, 120)의 표면(110a, 120a)에 실장된다.

수형 커넥터(101)와 암형 커넥터(103)를, 도 17에 나타내는 바와 같이 끼워 맞춤 접속하면, 서로 접촉하는 암 컨택트(104)와 수 컨택트(102)를 통해 프린트 배선 기판(110, 120)의 표면(110a, 120a)에 배선되는 도전 패턴 사이가 전기 접속한다. 이와 같이 하여 적층 배치되는 프린트 배선 기판(110, 120)의 상호를 전기 접속함으로써, 전자 부품을 실장하는 실장 면적을 확대시켜도 복수의 기판을 전자 기기의 케이스 내에 효율적으로 배치할 수 있고, 기기의 케이스 내의 점유 공간을 최소한으로 할 수 있다.

일본 공개특허공보 평4-271188호 일본 공개특허공보 2000-260509호

특허문헌 1에 개시된 전자 부품의 실장 구조는 프린트 기판의 측면에 노출되는 내장 동박(도전 패턴층)의 노출부에 전자 부품의 접속부를 땜납 접속하기 때문에, 전자 부품의 실장 위치가 내장 동박(도전 패턴층)의 노출 위치로 한정되고, 또한 그 노출부가 미소하기 때문에, 전자 부품의 접속부를 땜납 접속하는 것이 곤란해진다.

또한, 프린트 기판의 측면에 노출되는 내장 동박(도전 패턴층)의 노출부에 설치된 구리 도금부에 전자 부품의 접속부를 땜납 접속하는 경우에는 프린트 기판의 측면에서, 그 측면에 노출되는 다른 내장 동박(도전 패턴층)과 전기 접속하지 않고, 특정의 내장 동박에 구리 도금부를 설치한 도금 공정이 매우 곤란하고, 또한 동일하게 전자 부품의 실장 위치가 구리 도금부의 위치에 한정된다는 문제가 있었다.

도 17에 나타내는 종래의 전자 부품의 실장 구조(100)에서는 2장의 프린트 배선 기판(110, 120)의 전자 부품을 실장하는 실장면(110a, 120a)을 대향시켜 서로 평행하게 배치하기 때문에, 실장면으로부터의 높이가 높은 전자 부품을 실장할 수 없어, 한정된 전자 부품을 선택하거나, 그 실장 위치가 제약되는 경우가 있었다.

또한, 2장의 프린트 배선 기판(110, 120) 사이를 적층 방향(도 중, 상하 방향)으로 겹치게 하기 때문에, 적층 방향의 높이가 높아지고, 박형화되어 높이가 제약된 전자 기기 내에 배치할 수 없으며, 또한, 프린트 배선 기판(110, 120)의 각 표면(110a, 120a)에 배선된 도전 패턴 사이가 평행으로 접근하여, 고주파 신호가 흐르면 서로 전자 간섭이 발생할 우려가 있었다.

본 발명은 이러한 종래의 문제점을 고려하여 이루어진 것으로, 단순한 가공으로 전자 부품을 프린트 기판의 측면에 실장하고, 전자 부품의 실장 면적을 확대하는 전자 부품의 실장 구조 및 실장 방법을 제공하는 것을 목적으로 한다.

또한, 실장하는 전자 부품의 크기나 실장 위치가 제약되지 않는 전자 부품의 실장 구조 및 실장 방법을 제공하는 것을 목적으로 한다.

또한, 2장의 프린트 기판 사이를 한 세트의 커넥터를 끼워 맞춤 접속하여 접속해도, 프린트 배선 기판에 배선된 도전 패턴 사이의 전자 간섭을 저감시킨 전자 부품의 실장 구조 및 실장 방법을 제공하는 것을 목적으로 한다.

상술한 목적을 달성하기 위해, 청구항 1에 기재된 전자 부품의 실장 구조는 절연 기판의 표면, 배면 혹은 내부 중 적어도 어느 것에, 절연 기판과 평행하게 배선된 1 또는 2 이상의 도전 패턴층과, 적어도 어느 도전 패턴층에 비아 홀이 접하고, 비아 홀의 내벽면을 덮는 도전 도금층이 비아 홀에 접하는 도전 패턴층에 전기 접속하는 비아를 갖고, 비아를 따라 절단한 단면에 도전 도금층의 절단면이 노출되는 프린트 기판과, 비아를 따라 절단한 도전 도금층의 절단면과 대응하는 부위에 실장 접속부가 면하는 전자 부품을 구비하고, 도전 도금층의 절단면을 실장 접속부와 땜납 접속하는 랜드 패턴으로 하여 전자 부품이 프린트 기판의 단면에 표면 실장되는 전자 부품의 실장 구조로서, 복수의 도전 패턴층에 도전 도금층이 전기 접속하는 비아가 비아를 따라 절단됨과 함께 복수의 각 도전 패턴층에 전기 접속하는 접속 부위 사이에 천공된 구멍 혹은 오목홈에서 분할되고, 구멍 혹은 오목홈에서 분할됨으로써 서로 절연된 복수의 도전 도금층의 절단면을 각각 복수의 각 도전 패턴층에 전기 접속하는 랜드 패턴으로 하는 것을 특징으로 한다.

복수의 도전 패턴층 사이를 접속할 목적으로 형성되는 비아가 구멍 혹은 오목홈에서 복수의 비아로 분단되고, 분단된 각 비아의 도전 도금층이 서로 절연되어, 각각 도전 패턴층에 전기 접속한다.

청구항 2에 기재된 전자 부품의 실장 구조는 프린트 기판이 비아 홀에 충전되는 도전성 페이스트로 이루어지는 도전 충전체를 갖고, 비아를 따라 절단한 단면의 한 쌍의 도전 도금층의 절단면 사이에 도전 충전체의 절단면이 동일 평탄면에서 연속하여 노출되고, 구멍 혹은 오목홈에서 분할됨으로써 서로 절연된 복수의 도전 도금층 및/또는 도전 충전체의 절단면을 각각 복수의 각 도전 패턴층에 전기 접속하는 랜드 패턴으로 하는 것을 특징으로 한다.

패드 온 비아의 제조 공정에서 비아 홀은 도전성 페이스트로 이루어지는 도전 충전체로 충전된다.

비아를 따라 절단한 도전 도금층의 절단면의 폭은 도전 도금층의 도금 두께에 상당하는 세폭이고, 구멍 혹은 오목홈에서 분할됨으로써 서로 절연된 복수의 각 한 쌍의 세폭의 도전 도금층의 절단면 사이에 도전성 페이스트로 이루어지는 도전 충전체의 절단면이 동일 평탄면에서 연속한다.

청구항 3에 기재된 전자 부품의 실장 구조는 절연 기판의 표면, 배면 혹은 내부 중 적어도 어느 것에, 절연 기판과 평행하게 배선된 1 또는 2 이상의 도전 패턴층과, 적어도 어느 도전 패턴층에 비아 홀이 접하고, 비아 홀의 내벽면을 덮는 도전 도금층이 비아 홀에 접하는 도전 패턴층에 전기 접속하는 비아를 갖고, 비아를 따라 절단한 단면에 도전 도금층의 절단면이 노출되는 프린트 기판과, 도전 도금층의 절단면과 대응하는 부위에 실장 접속부가 면하는 전자 부품을 구비하고, 도전 도금층의 절단면을 실장 접속부와 땜납 접속하는 랜드 패턴으로 하여 전자 부품이 프린트 기판의 단면에 표면 실장되는 전자 부품의 실장 구조로서, 비아를 따라 절단된 단면은 프린트 기판이 인접하는 측면으로부터 돌출되고, 전자 부품은 다른 상대측 프린트 기판의 평면에 실장되는 상대측 커넥터에 끼워 맞춤 접속하는 전기 커넥터인 것을 특징으로 한다.

전기 커넥터는 프린트 기판의 두께 방향에 평행한 단면에 실장되기 때문에, 상대측 커넥터에 끼워 맞춤 접속하면, 다른 프린트 기판의 평면에 직교하는 연직 방향을 따라 프린트 기판이 접속된다.

청구항 4에 기재된 전자 부품의 실장 구조는 프린트 기판은 비아 홀에 충전되는 도전성 페이스트로 이루어지는 도전 충전체를 갖고, 비아를 따라 절단한 단면의 한 쌍의 도전 도금층의 절단면 사이에 도전 충전체의 절단면이 동일 평탄면에서 연속하여 노출되고, 도전 도금층 및/또는 도전 충전체의 절단면을 전기 커넥터의 실장 접속부와 땜납 접속하는 랜드 패턴으로 하는 것을 특징으로 한다.

도전 도금층의 절단면의 폭은 도전 도금층의 도금 두께에 상당하는 세폭이고, 비아를 따라 절단함으로써, 한 쌍의 세폭의 도전 도금층의 절단면 사이에 도전성 페이스트로 이루어지는 도전 충전체의 절단면이 동일 평탄면에서 연속한다.

청구항 5에 기재된 전자 부품의 실장 구조는 절연 기판의 배면을 따라 배선된 배면 도전 패턴층에 제1 비아 홀이 접하고, 제1 비아 홀의 내벽면을 덮는 제1 도전 도금층이 배면 도전 패턴층에 전기 접속하는 제1 비아와, 배면 도전 패턴층을 절연 기판의 표면에 투영시킨 투영 범위 내의 절연 기판의 표면을 따라 배선된 표면 도전 패턴층에 제2 비아 홀이 접하고, 제2 비아 홀의 내벽면을 덮는 제2 도전 도금층이 표면 도전 패턴층에 전기 접속하는 제2 비아를 갖고, 제1 비아와 제2 비아를 따라 절단한 단면에 제1 도전 도금층과 제2 도전 도금층의 절단면이 노출되는 프린트 기판과, 제1 도전 도금층의 절단면과 대응하는 부위에 제1 실장 접속부가 면하는 외부 컨택트와, 제2 도전 도금층의 절단면과 대응하는 부위에 제2 실장 접속부가 면하는 중심 컨택트를 갖는 동축 커넥터를 구비하고, 제1 도전 도금층과, 제2 도전 도금층의 각 절단면을 각각 외부 컨택트의 제1 실장 접속부와, 중심 컨택트의 제2 실장 접속부가 땜납 접속하는 랜드 패턴으로 하고, 그라운드 패턴으로 하는 배면 도전 패턴층과 신호 패턴으로 하는 표면 도전 패턴층으로 구성되는 마이크로스트립 라인에 동축 커넥터가 전기 접속하는 것을 특징으로 한다.

배면 도전 패턴층과 표면 도전 패턴층으로부터 프린트 기판에 구성되는 마이크로스트립 라인에 마이크로스트립 라인과 동일 방향에 동축 커넥터가 접속된다.

청구항 6에 기재된 전자 부품의 실장 구조는 프린트 기판은 제1 비아 홀에 충전되는 도전성 페이스트로 이루어지는 제1 도전 충전체와, 제2 비아 홀에 충전되는 도전성 페이스트로 이루어지는 제2 도전 충전체를 추가로 갖고, 단면의 한 쌍의 제1 도전 도금층과 한 쌍의 제2 도전 도금층의 절단면 사이에 각각 제1 도전 충전체와 제2 도전 충전체의 절단면이 동일 평탄면에서 연속하여 노출되고, 제1 도전 도금층 및/또는 제1 도전 충전체와, 제2 도전 도금층 및/또는 제2 도전 충전체의 각 절단면을 각각 외부 컨택트의 제1 실장 접속부와, 중심 컨택트의 제2 실장 접속부가 땜납 접속하는 랜드 패턴으로 하는 것을 특징으로 한다.

패드 온 비아의 제조 공정에서 제1 비아 홀과 제2 비아 홀은 각각 도전성 페이스트로 이루어지는 제1 도전 충전체와 제2 도전 충전체로 충전된다.

비아를 따라 절단한 단면에 노출되는 제1 도전 도금층 및/또는 제1 도전 충전체와, 제2 도전 도금층 및/또는 제2 도전 충전체의 각 절단면을 각각 외부 컨택트의 제1 실장 접속부와, 중심 컨택트의 제2 실장 접속부가 땜납 접속하는 랜드 패턴으로 하기 때문에, 비아를 따라 절단하는 간단한 가공으로, 프린트 기판의 측면에 동축 커넥터를 표면 실장할 수 있다.

청구항 7에 기재된 전자 부품의 실장 구조는 절연 기판의 표면을 따라 서로 절연하여 배선되는 복수의 표면측 배선 패턴으로 이루어지는 제1 도전 패턴층과, 절연 기판의 배면을 따라 서로 절연하여 배선되는 복수의 배면측 배선 패턴으로 이루어지는 제2 도전 패턴층과, 절연 기판의 두께 방향에서 겹치는 복수의 표면측 배선 패턴과 배면측 배선 패턴에 각각 복수의 비아 홀이 접하고, 복수의 비아 홀의 각 내벽면을 덮는 도전 도금층이 각각 비아 홀에 접하는 표면측 배선 패턴과 배면측 배선 패턴에 전기 접속하는 복수의 비아를 갖고, 복수의 비아를 따라 절단한 단면에 복수의 비아마다 도전 도금층의 절단면이 노출되는 프린트 기판과, 복수의 비아마다 도전 도금층의 절단면과 대응하는 부위에 복수의 각 컨택트의 다리부가 면하는 프린트 기판 접속용 커넥터를 구비하고, 도전 도금층의 절단면을 각 컨택트의 다리부와 땜납 접속하는 랜드 패턴으로 하여, 프린트 기판 접속용 커넥터가 프린트 기판의 단면에 표면 실장되는 전자 부품의 실장 구조로서,

복수의 표면측 배선 패턴과 배면측 배선 패턴에 각각 도전 도금층이 전기 접속하는 비아가 비아를 따라 절단됨과 함께, 표면측 배선 패턴과 배면측 배선 패턴에 전기 접속하는 접속 부위 사이에 천공된 오목홈에서 분할되고, 오목홈에서 분할됨으로써 서로 절연된 복수의 도전 도금층의 절단면을, 각각 표면측 배선 패턴과 배면측 배선 패턴에 전기 접속하는 랜드 패턴으로 하는 것을 특징으로 한다.

전자 부품의 각 컨택트가 프린트 기판의 복수의 각 배선 패턴층에 전기 접속한 상태에서 프린트 기판 접속용 커넥터가 프린트 기판의 단면에 실장된다.

청구항 8에 기재된 전자 부품의 실장 구조는 프린트 기판은 복수의 비아 홀에 각각 충전되는 도전성 페이스트로 이루어지는 도전 충전체를 추가로 갖고, 비아를 따라 절단한 단면의 한 쌍의 도전 도금층의 절단면 사이에 도전 충전체의 절단면이 동일 평탄면에서 연속하여 노출되고, 오목홈에서 분할됨으로써 서로 절연된 복수의 도전 도금층 및/또는 도전 충전체의 절단면을, 각각 표면측 배선 패턴과 배면측 배선 패턴 중 어느 것에 전기 접속하고, 프린트 기판 접속용 커넥터의 각 컨택트의 다리부와 땜납 접속하는 랜드 패턴으로 하는 것을 특징으로 한다.

패드 온 비아의 제조 공정에서 복수의 비아 홀은 각각 도전성 페이스트로 이루어지는 도전 충전체로 충전된다.

복수의 비아를 따라 절단한 단면에 노출되는 각 비아마다의 도전 도금층 및/또는 도전 충전체의 절단면을 각 컨택트의 다리부와 땜납 접속하는 랜드 패턴으로 하기 때문에, 각 비아를 따라 프린트 기판을 절단하는 간단한 가공으로, 프린트 기판의 측면에 다수의 배선 패턴에 각각 각 컨택트가 접속하는 프린트 기판 접속용 커넥터를 표면 실장할 수 있다.

각 비아의 한 쌍의 세폭의 도전 도금층의 절단면 사이에 도전성 페이스트로 이루어지는 도전 충전체의 절단면이 동일 평탄면에서 연속한다.

청구항 9에 기재된 전자 부품의 실장 방법은

(A) 절연 기판의 표면, 배면 혹은 내부 중 적어도 어느 것에, 절연 기판과 평행하게 복수의 도전 패턴층을 배선한 프린트 기판을 형성하고,

(B) 프린트 기판에 복수의 도전 패턴층에 접하는 비아 홀을 천공하고,

(C) 비아 홀의 내벽면에 비아 홀이 접하는 복수의 도전 패턴층에 전기 접속하는 도전 도금층을 도착하여 비아를 형성하고,

(D) 비아에 충전체를 충전하고,

(E1) 비아를 따라 프린트 기판을 절단한 단면에 도전 도금층과 충전체의 절단면을 동일 평탄면에서 연속하여 노출시키고,

(E2) 도전 도금층과 충전체의 절단면을 복수의 도전 패턴층에 각각 전기 접속하는 접속 부위 사이에 천공하는 오목홈에서 분할되고,

(F) 오목홈에서 분할됨으로써, 서로 절연된 복수의 도전 도금층의 절단면을, 각각 복수의 각 도전 패턴층에 전기 접속하는 랜드 패턴으로 하여, 전자 부품의 실장 접속부를 땜납 접속하고,

(G) 프린트 기판의 단면에 전자 부품을 표면 실장하는

(A) 내지 (G)의 각 공정을 구비한 것을 특징으로 한다.

프린트 기판에 비아를 형성하고 비아를 따라 절단하는 것만으로, 프린트 기판의 두께 방향을 따른 단면에 전자 부품을 표면 실장하는 랜드 패턴이 형성된다.

청구항 10에 기재된 전자 부품의 실장 방법은

(D) 공정이 비아에 도전성 페이스트로 이루어지는 도전 충전체를 충전하고,

(F) 공정이 상기 오목홈에서 분할됨으로써, 서로 절연된 복수의 도전 도금층 및/또는 도전 충전체의 절단면을 랜드 패턴으로 하여, 전자 부품의 실장 접속부를 땜납 접속하는 공정인 것을 특징으로 한다.

프린트 기판에 패드 온 비아를 형성하고, 비아를 따라 절단하는 것만으로, 프린트 기판의 두께 방향을 따른 단면에 전자 부품을 표면 실장하는 폭넓은 랜드 패턴이 형성된다.

청구항 1의 발명에 의하면, 1개의 비아의 중간에 구멍 혹은 오목홈을 천공하는 것만으로 복수의 도전 패턴층에 각각 접속하고, 서로 절연하는 복수의 랜드 패턴을 프린트 기판의 단면에 형성할 수 있다.

청구항 2, 청구항 4 및 청구항 10의 발명에 의하면, 랜드 패턴을 세폭의 한 쌍의 도전 도금층의 절단면에 추가하여 그 사이의 도전 충전체의 절단면까지 확장할 수 있기 때문에, 전자 부품의 실장 접속부를 땜납 접속하는 접속 면적이 확대되어, 한 쌍의 도전 도금층의 절단면만을 랜드 패턴으로 하는 경우에 비해, 랜드 패턴과 실장 접속부 사이에 보다 큰 전류를 흐르게 할 수 있다.

또한, 한 쌍의 세폭의 도전 도금층의 절단면 사이에 도전 충전체의 절단면이 동일 평탄면에서 연속하기 때문에, 랜드 패턴에 땜납 접속하는 전자 부품의 실장 접속부를 안정적으로 지지할 수 있음과 함께, 실장 접속부를 땜납 접속하는 랜드 패턴의 영역이 확대되어, 납땜 실장 공정이 용이해진다.

청구항 3의 발명에 의하면, 프린트 기판을 다른 프린트 기판의 실장면인 평면에 직교시켜 접속할 수 있기 때문에, 다른 프린트 기판의 실장면에 실장되는 전자 부품과 간섭하지 않는다.

또한, 프린트 배선 기판과 다른 프린트 기판의 평면에 배선되는 신호 패턴 사이는 서로 직교 방향에 배선되기 때문에, 상호의 전자 간섭을 저감시킬 수 있다.

청구항 5의 발명에 의하면, 동축 커넥터를 특성 임피던스가 일정한 마이크로스트립 라인의 연장 방향에 접속할 수 있다.

청구항 6의 발명에 의하면, 랜드 패턴을 세폭의 한 쌍의 제1 도전 도금층 혹은 제2 도전 도금층의 절단면에 추가하여 그 사이의 제1 도전 충전체 혹은 제2 도전 충전체의 절단면까지 확장할 수 있기 때문에, 동축 커넥터의 외부 컨택트의 제1 실장 접속부 혹은 중심 컨택트의 제2 실장 접속부를 땜납 접속하는 접속 면적이 확대되어, 랜드 패턴과 외부 컨택트 혹은 중심 컨택트 사이에 보다 큰 전류를 흐르게 할 수 있다.

또한, 랜드 패턴에 땜납 접속하는 동축 커넥터의 외부 컨택트의 제1 실장 접속부와 중심 컨택트의 제2 실장 접속부를 안정적으로 지지할 수 있음과 함께, 제1 실장 접속부와 제2 실장 접속부를 땜납 접속하는 랜드 패턴의 영역이 확대되어, 납땜 실장 공정이 용이해진다.

청구항 7의 발명에 의하면, 프린트 기판 사이를 접속하는 프린트 기판 접속용 커넥터가 프린트 기판의 두께 방향을 따른 단면에 실장되기 때문에, 기판 표면의 실장 면적을 감소시키지 않고, 상대측의 프린트 기판 접속용 커넥터와 접속함으로써, 다른 프린트 기판과 접속할 수 있다.

청구항 8의 발명에 의하면, 복수의 각 랜드 패턴을 세폭의 한 쌍의 도전 도금층의 절단면에 추가하여 그 사이의 도전 충전체의 절단면까지 확장할 수 있기 때문에, 프린트 기판 접속용 커넥터의 각 컨택트의 다리부를 땜납 접속하는 접속 면적이 확대되어, 한 쌍의 도전 도금층의 절단면만을 랜드 패턴으로 하는 경우에 비해, 랜드 패턴과 각 컨택트 사이에 보다 큰 전류를 흐르게 할 수 있다.

또한, 한 쌍의 세폭의 도전 도금층의 절단면 사이에 도전 충전체의 절단면이 동일 평탄면에서 연속하기 때문에, 랜드 패턴에 땜납 접속하는 프린트 기판 접속용 커넥터의 각 컨택트의 다리부를 안정적으로 지지할 수 있음과 함께, 각 컨택트의 다리부를 땜납 접속하는 랜드 패턴의 영역이 확대되어, 납땜 실장 공정이 용이해진다.

청구항 9 및 청구항 10의 발명에 의하면, 비아를 따라 절단하는 단순한 가공으로 전자 부품을 프린트 기판의 두께 방향을 따른 측면에 실장하고, 전자 부품의 실장 면적을 확대할 수 있다.

또한, 전자 부품을 프린트 기판의 두께 방향에 대해 직교하는 방향에 실장하기 때문에, 프린트 기판의 평면 상의 실장 높이가 제약되어 있어도 실장하는 전자 부품의 크기나 실장 위치가 제약되지 않는다.

또한, 랜드 패턴이 되는 세폭의 한 쌍의 도전 도금층의 절단면 사이에 충전체의 절단면이 동일 평탄면에서 연속하기 때문에, 랜드 패턴에 땜납 접속하는 전자 부품의 실장 접속부를 안정적으로 랜드 패턴 상에 지지할 수 있어, 납땜하는 실장 공정이 용이해진다.

도 1은 본원 발명의 제1 실시형태에 따른 전자 부품의 실장 구조(1)를 나타내는 요부 사시도이다.
도 2는 비아(2A, 2B, 2C, 2D)가 형성된 프린트 기판(10)의 부분 확대 평면도이다.
도 3은 도 2의 A-A선에서 절단한 단면도이다.
도 4는 프린트 기판(10)을 비아(2A, 2B, 2C, 2D)를 따른 A-A선에서 절단한 요부 확대 사시도이다.
도 5는 A-A선에서 절단한 프린트 기판(10)의 단면(11)에 오목홈(13)을 오목 설치한 상태를 나타내는 요부 확대 사시도이다.
도 6은 본원 발명의 제2 실시형태에 따른 전자 부품의 실장 구조(20)를 나타내는 요부 사시도이다.
도 7은 프린트 기판(10)의 단면(11)에 동축 소켓(25)을 실장한 상태를 나타내는 측면도이다.
도 8은 프린트 기판(10)의 단면(11)에 블라인드 홀(21)을 오목 설치한 상태를 나타내는 요부 확대 사시도이다.
도 9는 동축 소켓(25)에 동축 플러그(29)를 접속한 상태를 나타내는 사시도이다.
도 10은 본원 발명의 제3 실시형태에 따른 전자 부품의 실장 구조(30)를 나타내는 요부 사시도이다.
도 11은 프린트 기판(10)의 단면(11)에 오목홈(31)을 오목 설치한 상태를 나타내는 요부 확대 사시도이다.
도 12는 프린트 기판(10)의 단면(11)에 헤더 커넥터(34)를 실장한 상태를 나타내는 요부 확대 평면도이다.
도 13은 제3 실시형태의 프린트 기판(10, 15) 사이를 접속한 상태를 나타내는 사시도이다.
도 14는 본원 발명의 제4 실시형태에 따른 전자 부품의 실장 구조(40)를 나타내는 요부 사시도이다.
도 15는 본원 발명의 제5 실시형태에 따른 전자 부품의 실장 구조(50)를 나타내는 요부 사시도이다.
도 16은 제5 실시형태의 프린트 기판(10, 15) 사이를 접속한 상태를 나타내는 사시도이다.
도 17은 종래의 전자 부품의 실장 구조(100)를 나타내는 종단면도이다.

본 발명의 제1 실시형태에 따른 전자 부품의 실장 구조(1)와 전자 부품의 실장 방법을 도 1 내지 도 5를 사용하여 설명한다. 이 전자 부품의 실장 구조(1)의 프린트 기판(10)은 빌드업 공법에 의해, 4층의 동박 등으로 이루어지는 도전 패턴층(L1 내지 L4)을 절연 기판(12)의 표면(12a)과 내부와 배면(12b)을 따라 평행하게 배선된 빌드업 기판이다. 프린트 기판(10)에 전자 부품(7)을 실장하는 실장면은 통상 표면(12a) 혹은 배면(12b)이지만, 본 실시형태에서는 도 1에 나타내는 바와 같이, 도전 패턴층(L1 내지 L4)의 적층 방향(이하, 두께 방향이라고 함)에 평행한 프린트 기판(10)의 측면이 되는 단면(11)에 복수의 표면 실장용 전자 부품(7)을 실장하고 있다.

프린트 기판(10)에는 빌드업 공법의 과정에서, 도전 패턴층(L1 내지 L4) 사이를 도통할 목적으로, 도 2, 도 3에 나타내는 4개의 비아(2A, 2B, 2C, 2D)가 형성되어 있다. 이 중, 비아(2A)와 비아(2B)는 표면(12a)을 따라 배선된 도전 패턴층(L4)과 배면(12b)을 따라 배선된 도전 패턴층(L1)을 접속하는 스루 홀 비아, 비아(2C)는 절연 기판(12)의 내부에 평행하게 배선된 도전 패턴층(L2, L3)을 접속하는 매립된 비아, 비아(2D)는 내부에 평행하게 배선된 도전 패턴층(L2)과 배면(12b)을 따라 배선된 도전 패턴층(L1)을 접속하는 블라인드 비아이지만, 본 명세서에서는 각 비아(2A, 2B, 2C, 2D)에 대해 특별히 개별적으로 설명할 필요가 없는 한, 비아(2)로서 설명한다. 또한, 비아(2)는 복수의 도전 패턴층(L1 내지 L4) 사이를 도통할 목적으로 형성하지만, 본 발명에서는 비아(2)가 어느 한 층의 도전 패턴층(L1 내지 L4)에만 접속하는 것이어도 된다.

각 비아(2)는 프린트 기판(10)의 두께 방향에 레이저 등으로 천공되고, 어느 도전 패턴층(L1 내지 L4)에 접하는 원통형의 비아 홀(3)과, 비아 홀(3)의 내벽면에 도착되는 도전 도금층(4)으로 이루어져 있다. 도전 도금은 어느 금속을 사용해도 가능하지만, 형상을 추종하는 구리 도금으로 이루어지는 구리 도금층(4)이 바람직하다. 구리 도금층(4)이 비아 홀(3)의 내벽면 전체에 도착됨으로써, 비아 홀(3)이 접하는 도전 패턴층(L1 내지 L4)에 전기 접속한다. 따라서, 비아(2A)의 구리 도금층(4A)과 비아(2B)의 구리 도금층(4B)은 도전 패턴층(L1, L4)에, 비아(2C)의 구리 도금층(4C)은 도전 패턴층(L2, L3)에, 비아(2D)의 구리 도금층(4D)은 도전 패턴층(L1, L3)에 각각 전기 접속하고 있다.

또한, 비아 홀(3)의 내벽면에 도착하는 도전 도금층(4)은 화학 도금과 전기 도금 중 어느 방법이어도 되지만, 후술하는 바와 같이 도전 도금층(4)의 도금 두께는 두꺼울수록 좋기 때문에, 전기 도금이 바람직하다.

본 실시형태에서는 비아(2A)의 비아 홀(3A)과 비아(2B)의 비아 홀(3B)에, 비아(2A, 2B)에 패드 온 비아를 형성하는 공정에 채용하는 진공 인쇄 등의 방법으로 은 페이스트 등의 도전 페이스트로 이루어지는 도전 충전체(5)가 충전되어 있다. 그러나, 비아 홀(3) 내에 충전하는 충전체는 절연 합성 수지로 이루어지는 절연 충전체여도 되고, 또한, 비아(2C, 2D)와 같이 반드시 비아 홀(3)을 충전체로 채우지 않아도 된다.

전자 부품(7)을 실장하는 상기 프린트 기판(10)의 단면(11)은 도 2에 나타내는 바와 같이, 이들 4개의 비아(2A, 2B, 2C, 2D)의 중심을 연결하는 A-A선을 따라 프린트 기판(10)의 두께 방향으로 절단한 절단면이다. 프린트 기판(10)의 절단은 금형을 사용한 프레스 가공으로 절단해도 되지만, 프린트 기판(10)을 양호한 정밀도로 덧대어 자르는 것이 가능한, 라우터 가공으로 절단하는 것이 바람직하다.

비아(2A, 2B, 2C, 2D)의 중심을 연결하는 A-A선을 따라 프린트 기판(10)을 절단하면, 도 4에 나타내는 바와 같이, 각 비아(2)의 구리 도금층(4)과 도전 충전체(5)의 절단면도, 절단면인 단면(11)에 나타난다. 이 중, 구리 도금층(4)의 절단면은 구리 도금층(4)이 원통형의 비아 홀(3)의 내벽면에 도착되어 있기 때문에, 비아(2)를 따라 절단됨으로써, 서로 평행한 한 쌍의 가늘고 긴 띠 형상의 윤곽으로 나타난다. 또한, 비아(2)의 비아 홀(3)에 충전체가 충전되어 있는 경우에는 상기 한 쌍의 가늘고 긴 띠 형상의 구리 도금층(4)의 절단면 사이에, 구리 도금층(4)의 절단면에 동일 평탄면에서 연속하는 충전체의 띠 형상의 절단면이 나타난다.

본 실시형태에서는 비아(2A, 2B)의 비아 홀(3A, 3B)에 도전 충전체(5)가 충전되어 있기 때문에, 단면(11)에는 구리 도금층(4)과 도전 충전체(5)의 절단면으로 이루어지는 폭이 비아 홀(3A, 3B)의 내경에, 길이가 프린트 기판(12)의 두께에 상당하는 장방형의 절단면이 나타난다. 도전 충전체(5)는 각각 구리 도금층(4A, 4B4)에 전기 접속하기 때문에, 그 절단면 전체를 전자 부품(7)의 실장 접속부(8)와 땜납 접속하는 랜드 패턴(9A, 9B)으로 한다. 또한, 비아(2C, 2D)의 비아 홀(3C, 3D)에는 도전 충전체(5)가 충전되어 있지 않기 때문에, 단면(11)에 나타나는 구리 도금층(4C, 4D)의 절단면을, 전자 부품(7)의 실장 접속부(8)와 땜납 접속하는 랜드 패턴(9C, 9D)으로 한다.

여기서, 구리 도금층(4A)과 구리 도금층(4B)은 도전 패턴층(L1, L4)에, 구리 도금층(4C)은 도전 패턴층(L2, L3)에, 구리 도금층(4D)은 도전 패턴층(L1, L3)에, 각각 전기 접속되어 있기 때문에, 도전 패턴층(L1, L4)에 전기 접속하는 랜드 패턴(9A) 및 랜드 패턴(9B)과, 도전 패턴층(L2, L3)에 전기 접속하는 랜드 패턴(9C)과, 도전 패턴층(L1, L3)에 전기 접속하는 랜드 패턴(9D)을 단면(11)에 형성할 수 있고, 도 1에 나타내는 바와 같이 전자 부품(7)을 프린트 기판(10)의 두께 방향에 평행한 단면(11)에 표면 실장할 수 있다.

이 중, 복수의 도전 패턴층(L1 내지 L4)에 전기 접속하는 랜드 패턴(9)은 구리 도금층(4)이 각 도전 패턴층(L1 내지 L4)에 전기 접속하는 접속 위치 사이에서, 오목홈이나 구멍을 천공함으로써 비아(2) 및 도전 충전체(5)를 절단하고, 각 도전 패턴층(L1 내지 L4)마다 접속하는 랜드 패턴(9)으로 분할할 수 있다. 예를 들면, 본 실시형태에서는 도 5에 나타내는 바와 같이, 도전 패턴층(L1, L4)에 전기 접속하는 비아(2A)의 도전 도금층(4A)과 도전 충전체(5)를, 도전 패턴층(L1, L4)에 전기 접속하는 절연 기판(12)의 배면(12b)과 표면(12a) 사이의 임의의 위치에 천공한 오목홈(13)에서 절단하고, 비아(2A)에 대해 형성되는 랜드 패턴(9A)을, 도전 패턴층(L1)에 전기 접속하는 랜드 패턴(9A1)과 도전 패턴층(L4)에 전기 접속하는 랜드 패턴(9A4)으로 분할하고 있다.

이로써, 도 1에 나타내는 바와 같이, 전자 부품(7A)의 한 세트의 도전 패드(8A1, 8A4)를, 각각 단면(11)에 나타나는 랜드 패턴(9A1, 9A4) 상에 배치하고, 서로를 땜납 접속함으로써, 도전 패턴층(L1)과 도전 패턴층(L4) 사이에 접속하는 전자 부품(7)을 프린트 기판(10)의 단면(11)에 표면 실장할 수 있다.

이하, 이와 같이 구성되는 프린트 기판(10)의 단면(11)에 전자 부품(7)을 실장하는 방법을 설명한다. 먼저, 절연 기판(12)에 4층의 동박의 도전 패턴층(L1 내지 L4)과, 4개의 비아(2A, 2B, 2C, 2D)가 형성된 프린트 기판(10)을 코어층(12C)으로부터 순서대로 빌드업 공법으로 제조한다. 즉, 코어층(12C)의 배면과 표면에, 각각 원하는 패턴으로 형성한 도전 패턴층(L2, L3)을 형성하고, 도전 패턴층(L2, L3)과 코어층(12C)을 관통하고, 도전 패턴층(L2, L3)에 접하는 원통형의 비아(2C)의 비아 홀(3C)을 레이저 가공으로 천공한다. 그 후, 비아 홀(3C)의 내벽면 전체에 구리 도금층(4)을 도착하고, 도전 패턴층(L2, L3)에 전기 접속하는 구리 도금층(4C)을 형성한다.

이어서, 코어층(12C)의 하방에 절연판(12)의 하층(12D)을 첩부하고, 동일한 방법으로 도전 패턴층(L1)과 구리 도금층(4D)이 도전 패턴층(L1, L3)에 전기 접속하는 비아(2D)를 형성하고, 추가로 코어층(12C)의 상방에 절연판(12)의 상층(12U)을 첩부하고, 동일한 방법으로 도전 패턴층(L4)과, 각각 구리 도금층(4A, 4B)이 도전 패턴층(L1, L4)에 전기 접속하는 비아(2A, 2B)를 형성한다. 또한, 본 실시형태에서는 프린트 기판(10)을 A-A선의 비아(2A, 2B, 2C, 2D)를 따라 절단하기 때문에, 비아(2A, 2B, 2C, 2D)는 동일 직선 상이 되는 각 위치에 형성된다.

이어서, 비아(2A, 2B)에, 도전 페이스트로 이루어지는 도전 충전체(5)를 충전하고, 도전 페이스트가 경화된 후, 프린트 기판(10)을 비아(2A, 2B, 2C, 2D)를 따른 도 2에 나타내는 A-A선에서 라우터 가공으로 절단하고, 절단면의 단면(11)에, 각 비아(2A, 2B, 2C, 2D)의 구리 도금층(4A, 4B, 4C, 4D)과 도전 충전체(5)의 절단면을 노출시켜, 전자 부품(7)의 실장 접속부(8)와 땜납 접속하는 랜드 패턴(9A, 9B, 9C, 9D)으로 한다. 이 중, 랜드 패턴(9A)은 도 5에 나타내는 바와 같이, 오목홈(13)을 오목 설치함으로써, 랜드 패턴(9A1)과 랜드 패턴(9A4)으로 분할되고, 도 5에 나타내는 바와 같이, 단면(11)에 랜드 패턴(9A1, 9A4, 9B, 9C, 9D)이 노출된다.

이어서, 단면(11)에 나타나는 랜드 패턴(9A1, 9A4, 9B, 9C, 9D) 상에 땜납 디스펜서를 사용하여 크림 땜납을 적당량 부착하고, 추가로 그 위에 전자 부품(7)이 대응하는 컨택트의 다리부나 도전 패드로 이루어지는 실장 접속부(8)를 배치하고, 리플로우 오븐을 통해, 혹은 가열 블로어로 크림 땜납을 가열하고, 각 랜드 패턴(9)과 전자 부품(7)의 실장 접속부(8) 사이를 땜납 접속함으로써, 전자 부품(8)을 프린트 기판(10)의 단면(11)에 표면 실장한다.

다음으로, 본 발명의 제2 실시형태에 따른 전자 부품의 실장 구조(20)를, 도 6 내지 도 9를 사용하여 설명한다. 또한, 이하의 다른 실시형태에 따른 실장 구조의 설명에서, 상술한 제1 실시형태에 따른 전자 부품의 실장 구조(1)와 동일하거나 혹은 유사하게 작용하는 구성에 대해서는 동일한 번호를 붙여 그 설명을 생략한다.

제2 실시형태에 따른 실장 구조(20)의 프린트 기판(10)은 절연 기판(12)의 배면(12b) 전체를 덮는 도전 패턴층(L1)과, 절연 기판(12)의 내부에 배선되는 도전 패턴층(L2)과, 절연 기판(12)의 표면(12a)을 따라 배선되는 도전 패턴층(L4)을 갖는 빌드업 기판으로서, 도전 패턴층(L1)과 도전 패턴층(L2)은 접지되고, 각각 그라운드 패턴으로서 작용하고 있다. 또한, 도전 패턴층(L4)은 절연 기판(12)의 표면(12a)에 배선된 고주파 신호가 흐르는 1개의 신호 패턴(22)이다. 따라서, 유전체인 절연 기판(12)을 통해 배선되는 그라운드 패턴(L1, L2)과 신호 패턴(22)으로부터 프린트 기판(10)에 마이크로스트립 라인(23)의 전송선로가 형성된다.

프린트 기판(10)에는 추가로 도전 도금층(4A)이 도전 패턴층(L1, L4)에 전기 접속하는 비아(2A)와, 동일 직선 상이 되는 그 양측에, 각각 도전 도금층(4C)이 도전 패턴층(L1, L2)에 전기 접속하는 한 세트의 비아(2C, 2C)가 형성되고, 어느 비아(2A, 2C, 2C)도 도전 충전체(5)가 충전되어 있다.

따라서, 비아(2A, 2C, 2C)의 중심을 따라 프린트 기판(10)을 절단한 단면(11)에는 도 8에 나타내는 바와 같이, 비아(2A)의 도전 도금층(4A)과 도전 충전체(5)의 절단면으로 구성되는 랜드 패턴(9A)과, 비아(2C)의 도전 도금층(4C)과 도전 충전체(5)의 절단면으로 구성되는 한 세트의 랜드 패턴(9C, 9C)이 나타나고, 랜드 패턴(9A)은 그 중간에 블라인드 홀(21)이 오목 설치됨으로써, 상방의 신호 패턴(22)에 전기 접속하는 랜드 패턴(9A4)과 하방의 그라운드 패턴의 도전 패턴층(L1)에 전기 접속하는 랜드 패턴(9A1)으로 분할된다.

프린트 기판(10)의 단면(11)에 실장되는 전자 부품(7)은 인슐레이터(28)를 통해 원통형상의 외부 컨택트(26)의 중심에 중심 컨택트(27)가 장착된 동축 소켓(25)이고, 중심 컨택트(27)의 실장 접속부가 되는 다리부(27a)는 랜드 패턴(9A4)에 평행하게 대향하도록 직각으로 절곡되어 있다. 또한, 외부 컨택트(26)는 중심 컨택트(27)와 접촉하지 않도록 중심 컨택트(27)의 다리부(27a)를 삽입 통과시키는 원통형상의 일부가 잘라내어지고, 남은 원통형상의 단면으로부터, 외부 컨택트(26)의 실장 접속부가 되는 3개의 다리부(26a, 26a, 26a)가 한 세트의 랜드 패턴(9C, 9C)과 랜드 패턴(9A1)에 대향하도록 직각으로 절곡되어 연이어 설치되어 있다.

이로써, 동축 소켓(25)의 중심 컨택트(27)의 다리부(27a)를 랜드 패턴(9A4)에 납땜하고, 외부 컨택트(26)의 단면을 한 세트의 랜드 패턴(9C, 9C)과 랜드 패턴(9A1)에 납땜함으로써, 동축 소켓(25)의 중심 컨택트(27)가 신호 패턴(22)에 전기 접속함과 함께, 외부 컨택트(2)가 그라운드 패턴에 전기 접속하고, 도 6, 도 7에 나타내는 바와 같이, 마이크로스트립 라인(23)의 방향을 따라 그 종단의 프린트 기판(10)의 단면(11)에 실장된다.

도 9에 나타내는 바와 같이, 동축 소켓(25)에 끼워 맞춤 접속하는 상대측의 동축 플러그(29)의 접속 방향은 프린트 기판(10)에 평행이 되기 때문에, 동축 플러그(29)와의 접속이 프린트 기판(10)의 표면(12a)이나 배면(12b)에 실장되는 다른 전자 부품(7)과 간섭하는 경우가 없고, 또한 동축 플러그(29)로부터 인출되는 동축 케이블(29a)은 마이크로스트립 라인(23)을 따라 인출되지 않기 때문에, 서로 전자 간섭이 발생하는 경우가 없다.

이 실시형태에서는 프린트 기판(10)의 표면(12a)을 따라 형성되는 도전 패턴층(L4)을 고주파 신호가 흐르는 신호 패턴(22)으로 하여 마이크로스트립 라인(23)의 전송로가 형성되어 있지만, 프린트 기판(10)의 표면(12a)과 배면(12b)을 따라 형성되는 도전 패턴층(L1, L4)을 그라운드 패턴으로 하여, 절연 기판(12) 내에 배선되는 도전 패턴층으로부터 고주파 신호가 흐르는 1개의 신호 패턴을 형성하고, 그라운드 패턴과 신호 패턴으로부터 스트립 라인의 전송로에 동축 커넥터(25, 29)를 전기 접속해도 된다.

다음으로, 본 발명의 제3 실시형태에 따른 전자 부품의 실장 구조(30)를 도 10 내지 도 13을 사용하여 설명한다. 제3 실시형태에 따른 실장 구조(30)의 프린트 기판(10)은 절연 기판(12)의 배면(12b)을 따라 배선되는 도전 패턴층(L1)과, 절연 기판(12)의 표면(12a)을 따라 배선되는 도전 패턴층(L4)을 갖고, 도전 패턴층(L4)은 각각 서로 절연하여 배선되는 다수의 표면측 배선 패턴(32, 32‥)으로 구성되고, 모든 표면측 배선 패턴(32, 32‥)은 프린트 기판(10)의 표면(12a)의 일측(도 11의 우하 방향)에 서로 평행하게 인출되고 있다. 또한, 도전 패턴층(L4)은 서로 절연하여 배면(12b)을 따라 배선되는 도시하지 않은 다수의 배면측 배선 패턴으로 구성되고, 프린트 기판(10)의 상기 일측에서, 각 표면측 배선 패턴(32, 32‥)을 배면(12b)에 투영시킨 부위에 서로 평행하게 인출되고 있다.

이 표면측 배선 패턴(32)과 배면측 배선 패턴이 두께 방향에서 겹치는 프린트 기판(10)의 상기 일측에는 각각 두께 방향에서 겹치는 표면측 배선 패턴(32)과 배면측 배선 패턴에 관통하고, 도전 도금층(4)이 표면측 배선 패턴(32)과 배면측 배선 패턴에 전기 접속하는 다수의 비아(2, 2‥)가 동일 직선 상에 형성되고, 각 비아(2)에 도전 충전체(5)가 충전되어 있다. 그러나, 표면측 배선 패턴(32)과 배면측 배선 패턴은 반드시 1대 1로 두께 방향의 대응 부위에 인출될 필요는 없고, 비아(2)가 관통하고, 그 도전 도금층(4)이 전기 접속하는 것이면, 각각 상기 일측의 임의의 위치에 인출되어도 된다.

본 실시형태에서는 이 다수의 비아(2, 2‥)를 따라 프린트 기판(1)을 절단하고, 절단한 단면(11)에 각 비아(2)의 도전 도금층(4)과 도전 충전체(5)의 절단면으로 이루어지는 랜드 패턴(9)을 면하게 하고 있다. 두께 방향을 따라 가늘고 긴 띠 형상으로 면하는 모든 랜드 패턴(9, 9‥)은 단면(11)의 중간에서 수평 방향에 가늘고 긴 오목홈(31)이 오목 설치됨으로써, 표면측 배선 패턴(32)에 접속하는 랜드 패턴(91)과, 배면측 배선 패턴에 전기 접속하는 랜드 패턴(92)으로 분할되어 있다. 또한, 가늘고 긴 오목홈(31)의 내(內)바닥면에서 랜드 패턴(9)이 절단된 양측에는 후술하는 헤더 커넥터(34)를 위치 결정하는 위치 결정 구멍(33, 33)이 오목 설치되어 있다.

프린트 기판(10)의 단면(11)에 실장되는 전자 부품(7)은 도 13에 나타내는 바와 같이, 다른 프린트 기판(15)에 실장되는 소켓 커넥터(38)와 끼워 맞춤 접속하고, 2장의 프린트 기판(10, 15)에 배선되는 배선 패턴 사이를 접속하는 헤더 커넥터(34)이고, 도 10에 나타내는 바와 같이, 가늘고 긴 직방체 형상의 절연 하우징(35)과, 절연 하우징(35)에 상하 2단으로 나누어 수평 방향으로 서로 절연하여 장착된 다수의 수 컨택트(36)를 구비하고 있다.

절연 하우징(35)에는 전방(도면에서, 우측 대각선 아래 방향)으로부터 끼워 맞춤 접속하는 소켓 커넥터(38)를 넣었다 빼게 하는 끼워 맞춤 오목부(35a)가 전면으로부터 오목 설치되고, 또한, 그 끼워 맞춤 오목부(35a)의 안쪽면으로부터는 상하 2단으로 나눠진 수 컨택트(36)를 평면과 바닥면을 따라 지지하는 컨택트 지지 플레이트(35b)가 돌출 설치되어 있다. 또한, 절연 하우징(35)의 단면(11)에 대향하는 후면의 양측에는 각각 위치 결정 구멍(33, 33)에 삽입되고, 헤더 커넥터(34)를 단면(11)의 적정 위치에 위치 결정하는 한 쌍의 엠보스(37, 37)가 돌출 설치되어 있다.

상단의 수 컨택트(36)와 하단의 수 컨택트(36)는 각각 단면(11)에 상하로 나눠져 노출되는 대응하는 랜드 패턴(91, 92)에 대향하여 노출되도록, 랜드 패턴(91, 92)과 동일한 수가 절연 하우징(35)에 장착되고, 가늘고 긴 띠 형상의 금속편이 상단과 하단에서 상하 대칭의 L자 형상으로 절곡되고, 절곡된 전방은 컨택트 지지 플레이트(35b)를 따라 노출되는 접촉부(36a)와, 단면(11)을 따라 절곡된 후방은 다리부(36b)로 되어 있다. 이 중, 상단의 수 컨택트(36)의 접촉부(36a)는 컨택트 지지 플레이트(36b)의 평면에 노출되고, 소켓 커넥터(38)의 도시하지 않은 암 컨택트에 접촉하고, 후방의 다리부(36b)는 도 12에 나타내는 바와 같이, 헤더 커넥터(34)가 단면(11)의 적정 위치에 위치 결정되었을 때, 랜드 패턴(91)의 대응 부위에 노출되고, 랜드 패턴(91)과 땜납 접속하는 실장 접속부로 되어 있다. 한편, 하단의 수 컨택트(36)의 접촉부(36a)는 컨택트 지지 플레이트(36b)의 바닥면에 노출되고, 소켓 커넥터(38)의 도시하지 않은 암 컨택트에 접촉하고, 후방의 다리부(36b)는 헤더 커넥터(34)가 적정 위치에 위치 결정되었을 때, 랜드 패턴(92)의 대응 부위에 노출되고, 랜드 패턴(92)과 땜납 접속하는 실장 접속부로 되어 있다.

따라서, 단면(11)에 노출되는 각 랜드 패턴(91, 92) 상에 크림 땜납을 부착시킨 후, 헤더 커넥터(34)의 엠보스(37, 37)를 위치 결정 구멍(33, 33)에 삽입하여, 헤더 커넥터(34)를 적정 위치에 위치 결정하고, 리플로우 오븐 등을 통해 크림 땜납을 가열 용융시키면, 크림 땜납으로 땜납 접속하는 랜드 패턴(91, 92)과 다리부(36b)의 접속부를 통해 프린트 기판(10)의 표면측 배선 패턴(32)과 배면측 배선 패턴에 각 수 컨택트(36)가 전기 접속하는 상태에서 헤더 커넥터(34)가 프린트 기판(10)의 단면(11)에 실장된다.

이와 같이, 프린트 기판(10)의 단면(11)에 실장된 헤더 커넥터(34)에, 동일하게 하여, 다른 프린트 기판(15)의 단면에 실장되는 소켓 커넥터(38)를 도 13에 나타내는 바와 같이, 끼워 맞춤 접속하면 2장의 프린트 기판(10, 15)에 배선되는 배선 패턴 사이가 각각에 전기 접속한다.

상술한 각 실시형태에서는 복수의 비아(2)의 중심을 통과하는 직선을 따라 프린트 기판(10)을 절단한 절단면을 랜드 패턴(9)을 노출시키는 단면(11)으로 하고 있지만, 단면(11)에 절단면이 나타나면, 반드시 비아(2)의 중심을 통과하는 직선을 따라 절단할 필요는 없고, 또한 복수의 비아(2)를 굴곡하는 절단선을 따라 절단하고, 일부에 곡면을 포함하는 단면(11)으로 해도 되고, 직사각형의 절단선을 따라 절단한 절단면을 단면(11)으로 해도 된다.

본 발명의 제4 실시형태에 따른 전자 부품의 실장 구조(40)는 도 14에 나타내는 바와 같이, 프린트 기판(10)을 복수의 비아(2)를 통과하는 ㄷ자 형상의 오목부를 따라 절단하고, 그 절단면을 단면(11)으로 하여, 단면(11)에 전자 부품(7)을 실장한 것이다. 이 실장 구조(40)에서는 ㄷ자 형상의 단면(11)의 내오목면(11a)에 전자 부품(7)이 실장되고, 그 양측에 내오목면(11a)으로부터 상대적으로 프린트 기판(10)의 돌출부(10a)가 돌출되기 때문에, 실장된 전자 부품(7)은 돌출부(10a)로 보호되고, 의도하지 않은 외력을 잘 받지 않는다.

또한, 본 발명의 제4 실시형태에 따른 전자 부품의 실장 구조(50)는 제3 실시형태에 따른 전자 부품의 실장 구조(30)에서의 프린트 기판(10)의 단면(11)을, 도 15에 나타내는 바와 같이, 복수의 비아(2)를 통과하는 절단선이 주위로부터 ㄷ자 형상으로 돌출되는 선단의 일변이 되도록 프린트 기판(10)을 절단하고, 그 절단면을 단면(51)으로 한 것으로, 다른 구성은 제3 실시형태에 따른 전자 부품의 실장 구조(30)와 동일하기 때문에, 동일한 번호를 붙여 그 설명을 생략한다.

이 전자 부품의 실장 구조(50)에서는 프린트 기판(10)의 주위의 측면으로부터 ㄷ자 형상으로 돌출되는 돌출부(52)의 선단면을 단면(51)으로 하고, 그 단면(51)에 프린트 기판간 접속용 커넥터인 헤더 커넥터(34)가 실장된다. 헤더 커넥터(34)는 끼워 맞춤 접속하는 상대측의 소켓 커넥터(38)와의 접속 방향을 돌출부(52)의 돌출 방향으로 하여 단면(52)에 실장되기 때문에, 소켓 커넥터(38)를 다른 프린트 기판(15)의 표면(15a) 상에 기립시켜 실장하면, 서로 직교하는 2장의 프린트 기판(10, 15) 사이를 접속할 수 있다.

따라서, 일방의 프린트 기판(10, 15)의 표면(12a, 15a)에 실장되는 전자 부품(7)이 타방의 프린트 기판(15, 10)이나 그 프린트 기판(15, 10)에 실장된 프린트 기판간 접속용 커넥터(38, 34)와 간섭하지 않고, 프린트 기판 사이를 접속할 수 있다.

또한, 2장의 기판(10, 15)은 직교한 자세로 접속되기 때문에, 각 기판(10, 15)의 표면 혹은 배면에 배선되는 신호 패턴 사이가 접근하는 것에 의한 전자 간섭을 저감시킬 수 있다.

이 제4 실시형태에서는 다수의 수 컨택트(36)와 이 수 컨택트(36)에 접촉하는 다수의 암 컨택트가 각각 서로 절연되어 배열된 헤더 커넥터(34)와 소켓 커넥터(38)로 이루어지는 한 세트의 프린트 기판간 접속용 커넥터에서 설명했지만, 헤더 커넥터(34)와 소켓 커넥터(38)를, 상술한 제2 실시형태에서 설명한 동축 소켓(25)과 동축 플러그(29)로 바꾸고, 고주파 신호가 흐르는 동축 선로 사이를 접속하는 경우에도 적용할 수 있다.

현재, 극한까지 소형화가 요망되는 스마트폰 등의 휴대 정보 통신 단말 기기에서는 고주파 신호의 안테나 신호를 프린트 기판 사이에서 접속하는 종래 구조의 프린트 기판 접속용 커넥터의 끼워 맞춤 접속 높이가 0.6㎜ 혹은 0.8㎜이고, 0.6㎜ 혹은 0.8㎜의 간격으로 평행하게 배치되는 프린트 기판에 상호의 전자 간섭의 문제 없이 안테나 신호를 흐르게 하기 위해서는 그 최대 주파수를 3.6GHz역까지로 하는 것이 한계였다. 따라서, 안테나 신호가 향후 예정되어 있는 10GHz 이상이 되면, 프린트 기판 사이에 흐르는 안테나 신호 사이의 전자 간섭을 피할 수 없지만, 본 발명과 같이 동축 소켓(25)과 동축 플러그(29)의 일방을 프린트 기판(10)의 단면(11)에 실장하면, 2장의 프린트 기판(10, 15)을 직교시켜 접속하고, 10GHz 이상의 대역의 안테나 신호를 흐르게 해도 서로의 전자 간섭을 느낄 수 있다.

상술한 각 실시형태에서 사용하는 프린트 기판은 종이 페놀 기판, 유리 에폭시 기판, 세라믹 기판 등 각종 재료로 형성할 수 있다. 또한, 상술한 프린트 기판은 빌드업 기판으로 설명했지만, 절연체의 표면, 배면, 내부 중 어느 것에 도전 패턴이 배선되는 프린트 기판이면 편면 기판이나 양면 기판이어도 된다.

또한, 상술한 각 실시형태에서, 비아 홀(3)에 충전하는 도전 충전체(5)는 비아 홀(3)의 개구를 충전체로 평탄면으로 하는 패드 온 비아 공정의 일부 공정에서 충전하는 것이었지만, 다른 방법으로 충전해도 되고, 또한 패드 온 비아 공정에서 형성되는 패드를 비아 홀(3) 상에 남긴 것이어도 된다.

또한, 비아 홀(3)에 충전하는 충전체에는 각종 재료를 사용할 수 있지만, 비아를 따라 절단하는 공정을 용이하게 하기 위해, 비아 홀(3)에 충전한 후, 일정한 경도로 경화하는 재료가 바람직하다.

본 발명은 높은 실장 밀도로 다수의 전자 부품을 실장하는 프린트 기판에 적합하다.

1: 전자 부품의 실장 구조 및 실장 방법
2: 비아
3: 비아 홀
4: 도전 도금층
5: 도전 충전체
7: 전자 부품
8: 실장 접속부
9: 랜드 패턴
10: 프린트 기판
11: 단면
20: 제2 실시형태의 실장 구조
22: 신호 패턴
23: 마이크로스트립 라인
25: 동축 소켓(동축 커넥터)
30: 제3 실시형태의 실장 구조
31: 가늘고 긴 오목홈
34: 헤더 커넥터(프린트 기판 접속용 커넥터)
40: 제4 실시형태의 실장 구조
50: 제5 실시형태의 실장 구조
51: 단면

Claims

절연 기판의 표면, 배면 혹은 내부 중 적어도 어느 것에, 상기 절연 기판과 평행하게 배선된 1 또는 2 이상의 도전 패턴층과, 적어도 어느 상기 도전 패턴층에 비아 홀이 접하고, 상기 비아 홀의 내벽면을 덮는 도전 도금층이 상기 비아 홀에 접하는 상기 도전 패턴층에 전기 접속하는 비아를 갖고, 상기 비아를 따라 절단한 단면에 상기 도전 도금층의 절단면이 노출되는 프린트 기판과,
상기 비아를 따라 절단한 상기 도전 도금층의 절단면과 대응하는 부위에 실장 접속부가 면하는 전자 부품을 구비하고,
상기 도전 도금층의 절단면을 상기 실장 접속부와 땜납 접속하는 랜드 패턴으로 하여 상기 전자 부품이 상기 프린트 기판의 상기 단면에 표면 실장되는 전자 부품의 실장 구조로서,
복수의 상기 도전 패턴층에 상기 도전 도금층이 전기 접속하는 상기 비아가, 상기 비아를 따라 절단됨과 함께 복수의 상기 각 도전 패턴층에 전기 접속하는 접속 부위 사이에 천공된 구멍 혹은 오목홈에서 분할되고, 상기 구멍 혹은 상기 오목홈에서 분할됨으로써 서로 절연된 복수의 상기 도전 도금층의 절단면을 각각 상기 각 도전 패턴층에 전기 접속하는 상기 랜드 패턴으로 하는, 전자 부품의 실장 구조.
제 1 항에 있어서,
상기 프린트 기판은 상기 비아 홀에 충전되는 도전성 페이스트로 이루어지는 도전 충전체를 갖고, 상기 비아를 따라 절단한 단면의 한 쌍의 상기 도전 도금층의 절단면 사이에 상기 도전 충전체의 절단면이 동일 평탄면에서 연속하여 노출되고,
상기 구멍 혹은 상기 오목홈에서 분할됨으로써 서로 절연된 복수의 상기 도전 도금층 및/또는 상기 도전 충전체의 절단면을 각각 상기 각 도전 패턴층에 전기 접속하는 상기 랜드 패턴으로 하는, 전자 부품의 실장 구조.
절연 기판의 표면, 배면 혹은 내부 중 적어도 어느 것에, 상기 절연 기판과 평행하게 배선된 1 또는 2 이상의 도전 패턴층과, 적어도 어느 상기 도전 패턴층에 비아 홀이 접하고, 상기 비아 홀의 내벽면을 덮는 도전 도금층이 상기 비아 홀에 접하는 상기 도전 패턴층에 전기 접속하는 비아를 갖고, 상기 비아를 따라 절단한 단면에 상기 도전 도금층의 절단면이 노출되는 프린트 기판과,
상기 도전 도금층의 절단면과 대응하는 부위에 실장 접속부가 면하는 전자 부품을 구비하고,
상기 도전 도금층의 절단면을 상기 실장 접속부와 땜납 접속하는 랜드 패턴으로 하여 상기 전자 부품이 상기 프린트 기판의 상기 단면에 표면 실장되는 전자 부품의 실장 구조로서,
상기 비아를 따라 절단된 상기 단면은 상기 프린트 기판이 인접하는 측면으로부터 돌출되고,
상기 전자 부품은 다른 상대측 프린트 기판의 평면에 실장되는 상대측 커넥터에 끼워 맞춤 접속하는 전기 커넥터인, 전자 부품의 실장 구조.
제 3 항에 있어서,
상기 프린트 기판은 상기 비아 홀에 충전되는 도전성 페이스트로 이루어지는 도전 충전체를 갖고, 상기 비아를 따라 절단한 단면의 한 쌍의 상기 도전 도금층의 절단면 사이에 상기 도전 충전체의 절단면이 동일 평탄면에서 연속하여 노출되고,
상기 도전 도금층 및/또는 상기 도전 충전체의 절단면을 상기 전기 커넥터의 상기 실장 접속부와 땜납 접속하는 상기 랜드 패턴으로 하는, 전자 부품의 실장 구조.
절연 기판의 배면을 따라 배선된 배면 도전 패턴층에 제1 비아 홀이 접하고, 상기 제1 비아 홀의 내벽면을 덮는 제1 도전 도금층이 상기 배면 도전 패턴층에 전기 접속하는 제1 비아와, 상기 배면 도전 패턴층을 상기 절연 기판의 표면에 투영시킨 투영 범위 내의 상기 절연 기판의 표면을 따라 배선된 표면 도전 패턴층에 제2 비아 홀이 접하고, 상기 제2 비아 홀의 내벽면을 덮는 제2 도전 도금층이 상기 표면 도전 패턴층에 전기 접속하는 제2 비아를 갖고, 상기 제1 비아와 상기 제2 비아를 따라 절단한 단면에 상기 제1 도전 도금층과 상기 제2 도전 도금층의 절단면이 노출되는 프린트 기판과,
상기 제1 도전 도금층의 절단면과 대응하는 부위에 제1 실장 접속부가 면하는 외부 컨택트와, 상기 제2 도전 도금층의 절단면과 대응하는 부위에 제2 실장 접속부가 면하는 중심 컨택트를 갖는 동축 커넥터를 구비하고,
상기 제1 도전 도금층과, 상기 제2 도전 도금층의 각 절단면을 각각 상기 외부 컨택트의 제1 실장 접속부와, 상기 중심 컨택트의 제2 실장 접속부가 땜납 접속하는 랜드 패턴으로 하고,
그라운드 패턴으로 하는 상기 배면 도전 패턴층과 신호 패턴으로 하는 상기 표면 도전 패턴층으로 구성되는 마이크로스트립 라인에 상기 동축 커넥터가 전기 접속하는, 전자 부품의 실장 구조.
제 5 항에 있어서,
상기 프린트 기판은 상기 제1 비아 홀에 충전되는 도전성 페이스트로 이루어지는 제1 도전 충전체와, 상기 제2 비아 홀에 충전되는 도전성 페이스트로 이루어지는 제2 도전 충전체를 추가로 갖고, 상기 단면의 한 쌍의 상기 제1 도전 도금층과 한 쌍의 상기 제2 도전 도금층의 절단면 사이에 각각 상기 제1 도전 충전체와 상기 제2 도전 충전체의 절단면이 동일 평탄면에서 연속하여 노출되고,
상기 제1 도전 도금층 및/또는 상기 제1 도전 충전체와, 상기 제2 도전 도금층 및/또는 상기 제2 도전 충전체의 각 절단면을 각각 상기 외부 컨택트의 제1 실장 접속부와, 상기 중심 컨택트의 제2 실장 접속부가 땜납 접속하는 랜드 패턴으로 하는, 전자 부품의 실장 구조.
절연 기판의 표면을 따라 서로 절연하여 배선되는 복수의 표면측 배선 패턴으로 이루어지는 제1 도전 패턴층과, 상기 절연 기판의 배면을 따라 서로 절연하여 배선되는 복수의 배면측 배선 패턴으로 이루어지는 제2 도전 패턴층과, 상기 절연 기판의 두께 방향에서 겹치는 복수의 상기 표면측 배선 패턴과 상기 배면측 배선 패턴에 각각 복수의 비아 홀이 접하고, 상기 복수의 비아 홀의 각 내벽면을 덮는 도전 도금층이 각각 상기 비아 홀에 접하는 상기 표면측 배선 패턴과 상기 배면측 배선 패턴에 전기 접속하는 복수의 비아를 갖고, 복수의 상기 비아를 따라 절단한 단면에 복수의 상기 비아마다 상기 도전 도금층의 절단면이 노출되는 프린트 기판과,
복수의 상기 비아마다 상기 도전 도금층의 절단면과 대응하는 부위에 복수의 각 컨택트의 다리부가 면하는 프린트 기판 접속용 커넥터를 구비하고,
상기 도전 도금층의 절단면을 상기 각 컨택트의 다리부와 땜납 접속하는 랜드 패턴으로 하여, 상기 프린트 기판 접속용 커넥터가 상기 프린트 기판의 상기 단면에 표면 실장되는 전자 부품의 실장 구조로서,
복수의 상기 표면측 배선 패턴과 상기 배면측 배선 패턴에 각각 상기 도전 도금층이 전기 접속하는 상기 비아가, 상기 비아를 따라 절단됨과 함께, 상기 표면측 배선 패턴과 상기 배면측 배선 패턴에 전기 접속하는 접속 부위 사이에 천공된 오목홈에서 분할되고, 상기 오목홈에서 분할됨으로써 서로 절연된 복수의 상기 도전 도금층의 절단면을, 각각 상기 표면측 배선 패턴과 상기 배면측 배선 패턴에 전기 접속하는 상기 랜드 패턴으로 하는, 전자 부품의 실장 구조.
제 7 항에 있어서,
상기 프린트 기판은 복수의 상기 비아 홀에 각각 충전되는 도전성 페이스트로 이루어지는 도전 충전체를 추가로 갖고, 상기 비아를 따라 절단한 단면의 한 쌍의 상기 도전 도금층의 절단면 사이에 상기 도전 충전체의 절단면이 동일 평탄면에서 연속하여 노출되고,
상기 오목홈에서 분할됨으로써 서로 절연된 복수의 상기 도전 도금층 및/또는 상기 도전 충전체의 절단면을, 각각 상기 표면측 배선 패턴과 상기 배면측 배선 패턴 중 어느 것에 전기 접속하고, 상기 프린트 기판 접속용 커넥터의 상기 각 컨택트의 다리부와 땜납 접속하는 상기 랜드 패턴으로 하는, 전자 부품의 실장 구조.
(A) 절연 기판의 표면, 배면 혹은 내부 중 적어도 어느 것에, 상기 절연 기판과 평행하게 복수의 도전 패턴층을 배선한 프린트 기판을 형성하고,
(B) 상기 프린트 기판에 복수의 상기 도전 패턴층에 접하는 비아 홀을 천공하고,
(C) 상기 비아 홀의 내벽면에 상기 비아 홀이 접하는 복수의 상기 도전 패턴층에 전기 접속하는 도전 도금층을 도착하여 비아를 형성하고,
(D) 상기 비아에 충전체를 충전하고,
(E1) 상기 비아를 따라 상기 프린트 기판을 절단한 단면에 상기 도전 도금층과 상기 충전체의 절단면을 동일 평탄면에서 연속하여 노출시키고,
(E2) 상기 도전 도금층과 상기 충전체의 절단면을 복수의 상기 도전 패턴층에 각각 전기 접속하는 접속 부위 사이에 천공하는 오목홈에서 분할되고,
(F) 상기 오목홈에서 분할됨으로써, 서로 절연된 복수의 상기 도전 도금층의 절단면을, 각각 복수의 상기 각 도전 패턴층에 전기 접속하는 랜드 패턴으로 하여, 전자 부품의 실장 접속부를 땜납 접속하고,
(G) 상기 프린트 기판의 상기 단면에상기 전자 부품을 표면 실장하는
(A) 내지 (G)의 각 공정을 구비한, 전자 부품의 실장 방법.
제 9 항에 있어서,
상기 (D) 공정은 상기 비아에 도전성 페이스트로 이루어지는 도전 충전체를 충전하고,
상기 (F) 공정은 상기 오목홈에서 분할됨으로써, 서로 절연된 복수의 상기 도전 도금층 및/또는 상기 도전 충전체의 절단면을 랜드 패턴으로 하여, 상기 전자 부품의 실장 접속부를 땜납 접속하는 공정인, 전자 부품의 실장 방법.