KR20200086319A - 반도체 웨이퍼의 집적 방법 및 디바이스 - Google Patents

반도체 웨이퍼의 집적 방법 및 디바이스 Download PDF

Info

Publication number
KR20200086319A
KR20200086319A KR1020207016258A KR20207016258A KR20200086319A KR 20200086319 A KR20200086319 A KR 20200086319A KR 1020207016258 A KR1020207016258 A KR 1020207016258A KR 20207016258 A KR20207016258 A KR 20207016258A KR 20200086319 A KR20200086319 A KR 20200086319A
Authority
KR
South Korea
Prior art keywords
glass substrate
semiconductor
semiconductor wafer
semiconductor component
cutout
Prior art date
Application number
KR1020207016258A
Other languages
English (en)
Other versions
KR102538306B1 (ko
Inventor
로만 오솔트
노베르트 암브로시우스
Original Assignee
엘피케이에프 레이저 앤드 일렉트로닉스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘피케이에프 레이저 앤드 일렉트로닉스 악티엔게젤샤프트 filed Critical 엘피케이에프 레이저 앤드 일렉트로닉스 악티엔게젤샤프트
Publication of KR20200086319A publication Critical patent/KR20200086319A/ko
Application granted granted Critical
Publication of KR102538306B1 publication Critical patent/KR102538306B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

특히 3D 집적을 위한 한정된 공간에서의 반도체 구성요소(9)의 집적 방법으로서, 캐리어 기판(10) 및/또는 재분배 층(RDL)(13)에 대해 위치결정된 후, 반도체 구성요소(들)(9)가 포팅 화합물(12)의 도입에 의해 자신의 상대 위치에서 보호되고 고정되며, 이 방법은, 포팅 화합물(12)의 도입 이전에 격벽(3)에 의해 분리되는 다수의 컷아웃(2)을 가지고 반도체 구성요소(9)를 수용하는 역할을 하는 유리 기판(1)이 반도체 구성요소(9)가 유리 기판(1)의 각각의 격벽(3)의 -마주하는- 측벽 표면(8)에 의해서 둘러싸이는 방식으로 위치되는 것으로 특징지어진다.

Description

반도체 웨이퍼의 집적 방법 및 디바이스
본 발명은 한정된 공간에서의 반도체 웨이퍼의 집적, 특히 3D 집적을 위한 방법에 관한 것으로, 기판 및/또는 재분배 층(RDL)에 대해 위치결정한 후, 반도체 웨이퍼는 포팅 화합물(potting compound)의 도입에 의해 자신의 상대 위치에서 보호되고 고정된다. 또한, 본 발명은 방법에 사용하기 위한 디바이스 및 제조 중간 제품과 최종 제품으로서의 상응하는 집적 반도체 웨이퍼 디바이스에 관련된다.
반도체 산업은 다양한 구성요소의 집적 밀도의 지속적인 개선으로 인해 급속한 성장을 겪고 있다. 대부분의 경우, 집적 밀도의 이러한 개선은 보다 많은 구성요소들이 특정 영역 내에 집적될 수 있도록 최소 피처 크기의 반복적인 감소로부터 나온다.
최근 소형화, 고속화 및 더 큰 대역폭, 그리고 또한 더 낮은 전력 소비에 대한 요구가 증가함에 따라, 이는 다이(die)로도 지칭되는 패키징되지 않은 반도체 웨이퍼에 대한 더 작고 더 창조적인 패키징 기술에 대한 필요성을 증가시켰다.
집적을 진행하는 과정에서, 회로 보드 상에 서로 나란히 개별 반도체 웨이퍼로서 이전에 장착되었던 점점 더 많은 어셈블리가 하나의 "더 큰" 반도체 웨이퍼 내에 결합되고 있다. 여기서 "더 큰"은 다이 상의 회로의 수를 의미하는데, 이는 제조 공정의 개선을 진행한 결과로서 절대 크기가 감소할 수 있기 때문이다.
적층형 반도체 디바이스에서, 로직, 메모리, 프로세서 회로 등과 같은 능동 회로는 적어도 부분적으로 별개의 기판 상에 생산된 후 기능성 디바이스를 형성하기 위해 서로 물리적 및 전기적으로 결합된다. 이러한 결합 공정은 개선이 요구되는 고도로 발전된 기술을 사용한다.
예를 들어, 반도체 웨이퍼 상의 CPU 및 캐시와 같은 2개의 상호 보완적인 어셈블리의 조합은 "온-다이(on-die)"라는 용어로 설명될 수 있다: CPU는 "온-다이", 즉 직접 동일한 반도체 웨이퍼 상의 캐시를 가지며, 이는 데이터 교환을 뚜렷하게 가속화한다. 구성 및 연결 기술(CCT)은 반도체 웨이퍼 패키징의 추가 처리 및 회로 환경으로의 집적에 관련된다.
다수의 집적 회로는 일반적으로 단일 반도체 웨이퍼 상에 생산되고 웨이퍼 상의 개별 반도체 웨이퍼는 스크라이브 라인을 따라 절단된 집적 회로에 의해 단일화된다. 개별 반도체 웨이퍼는 일반적으로 예를 들어 다중 반도체 웨이퍼 모듈 또는 다른 유형의 패키지(패키징) 내에 따로따로 캡슐화된다.
웨이퍼 레벨 패키지(WLP) 구조는 전기 제품의 반도체 구성요소를 위한 패키지 구조로서 사용된다. 전기 입출력(I/O) 콘택트 수의 증가 및 고성능 집적 회로(IC)에 대한 증가된 수요는 팬-아웃 유형의 WLP 발전으로 이어져 전기 I/O 콘택트에 대한 추가의 센터-센터 거리를 허용한다.
이는 하나 이상의 전기 재분배 층(RDL)을 포함하는 전기 재분배 구조의 사용을 포함한다. 각각의 RDL은 구조화된 금속화 층으로서 설계될 수 있고 캡슐에 매립된 전자 구성요소를 반도체 구성요소 패키지의 외부 접속 및/또는 반도체 구성요소 패키지의 하부면에 배치된 반도체 웨이퍼(들)의 하나 이상의 전극(들)에 연결하도록 설계된 전기 상호접속부로서의 역할을 한다.
DE 10 2007 022 959 A1은 반도체 웨이퍼가 포팅 화합물에 매립된 반도체 패키지를 개시한다. 재분배 층에는 반도체 웨이퍼 패키지의 표면 실장을 위한 솔더 볼이 제공된다. 반도체 패키지를 통과하는 콘택트를 통해 반도체 패키지의 표면 상에 땜납 재료가 제공되며, 이것에 의해 제 2 반도체 패키지가 제 1 반도체 패키지 상에 적층될 수 있다.
US 6 716 670 B1은 표면 실장을 위한 반도체 웨이퍼 패키지를 개시한다. 메인 표면에 콘택트가 제공되며, 제 2 반도체 웨이퍼 패키지가 상기 콘택트에 부착될 수 있다.
DE 10 2006 033 175 A1은 로직부 및 전원부를 포함하는 전자 모듈을 개시한다. 로직부 및 전원부는 서로 위아래로 배치된 기판 상에 배치되고 함께 포팅된다.
더욱이, US 2014/0091473 A1 및 US 2015/0069623 A1은 TSMC의 3D 반도체 웨이퍼 집적을 기술하며, 여기서 반도체 웨이퍼는 합성 수지 내에 포팅되고 실리콘 비아 또는 금속 웹이 포팅 화합물 내에 매립되는 것처럼 스루 도금이 구현된다.
또한 US 2015/0303174 A1은 복잡한 3D 집적에 관한 것이고 US 2017/0207204 A1은 "집적 팬 아웃 패키징"에 관한 것이다.
포팅 화합물의 도입은 반도체 웨이퍼 서로 간에 그리고 또한 반도체 웨이퍼의 사전결정된 원하는 위치에 대해 상대적인 변위를 발생시킬 수 있다. 또한, 응고에 의한 포팅 화합물의 수축으로 인해 응력이 발생하며, 이 응력은 불균일한 변형을 발생시킬 수 있다. 또한, 흘러들어가는 포팅 화합물의 동력으로 인해 기판 상의 반도체 웨이퍼가 드리프트된다. 후면 금속화 가공이 뒤틀림 문제를 야기할 수 있다는 것 또한 이미 알려져있다.
본 발명은 이와 관련된 불리한 영향을 피할 수 있는 가능성을 제공하는 목적에 기초한다.
이러한 목적은 청구범위 제 1 항의 특징에 따른 방법에 의해 본 발명에 따라 달성된다. 방법 기술의 관점에서, 본 발명의 추가 구성은 추가 청구범위 제 2 항 내지 제 7 항으로부터 수집될 수 있다.
따라서, 본 발명은 포팅 화합물의 도입 전에, 보다 적절하게는 "격벽"으로 표현되는 벽 표면에 의해 분리되는 다수의 컷아웃을 갖는 유리로 구성되고 하나 이상의 반도체 웨이퍼를 수용하는 역할을 하는 기판이, 적어도 개별 반도체 웨이퍼가 유리 기판의 격벽에 의해 서로 분리되는 방식으로 반도체 웨이퍼에 대해 위치되거나 고정되는 방법을 제공한다. 다시 말해서, 각각의 컷아웃에 배치되고 다른 반도체 웨이퍼로부터 분리되는 방식으로 배치된 하나 이상의 반도체 웨이퍼로 인해서, 이들은 포팅 화합물의 도입의 결과로서 원치 않는 영향에 대항해 최적으로 보호된다. 유리 기판은 기판 또는 반도체 웨이퍼를 운반하는 플라스틱 기판의 범위의 주 평면에 평행한 반도체 웨이퍼의 변위를 100㎛ 미만, 그리고 실시예에 따라서는 10㎛ 미만으로 제한한다는 것이 이미 실험에서 밝혀졌다. 이를 위해, 유리 기판은 반도체 웨이퍼에 적응된 컷아웃을 갖는 마스크를 형성하는데, 이 컷아웃은 바람직하게는 스루홀(Through Glass Via:TGV)이 이미 장착되어 있고 스루 도금(through plating)을 가능하게 할 수 있다.
본 발명에 따르면, 유리 기판은 상당히 감소된 포팅 재료의 양으로 인해 캐리어 기판의 변형뿐 아니라 바람직하지 않은 반도체 웨이퍼의 변위를 배제한다. 또한 팽창, 특히 열 팽창 또는 수분 변화로 인한 팽창도 방지된다. 이 경우, 유리 기판의 증가된 탄성 계수는 또한 생산 공정 및 디바이스 특성에 긍정적인 영향을 미친다. 또한, 유리 기판을 사용하는 것은 RF 특성을 개선시켜 무선 주파수 기술에서의 다양한 실질적인 응용을 가능케 한다.
유리 기판이 비선형 자가 초점에 의해 레이저 방사선에 의해서 가공되고 이후에 채택된 에칭 속도 및 지속시간을 갖는 에칭에 의해 이방성 재료 제거를 거친다는 사실로 인해, 처음으로 사실상 평면인 격벽의 측벽 표면이 기판 내의 컷아웃의 경계 표면으로서 생산되고, 그 결과 반도체 웨이퍼는 측벽 표면으로부터 매우 작은 거리에 배치되며 따라서 인접한 반도체 웨이퍼로부터도 매우 작은 거리에 배치될 수 있다.
유리 기판에 측벽 표면을 형성하는 컷아웃을 생산하는 방법에서 레이저 유도 딥 에칭이 사용되는데, 이는 LIDE라는 명칭으로 알려져있다. 이 경우에, LIDE 방법은 매우 정밀한 홀(Through Glass Via = TGV) 및 구조를 매우 빠른 속도로 도입할 수 있게 하고 따라서 유리 기판의 생산을 위한 전제조건을 제공한다.
원칙적으로, 반도체 웨이퍼가 캐리어 층 또는 재분배 층(RDL) 상에 위치된 후에, 유리 기판은 상기 층에 연결되고, 컷아웃들 사이의 격벽은 각각의 경우에 모든 면에서 반도체 웨이퍼를 감싸는 것으로 가정된다. 또한, 캐리어 층 또는 다른 층과 무관하게 유리 기판에 반도체 웨이퍼를 고정시키는 것이 고려될 수 있으며, 그 결과 반도체 웨이퍼 및 유리 기판은 추가 생산 공정에 사용될 수 있는 구조 단위를 형성한다.
결과적으로, 반도체 웨이퍼가 유리 기판의 컷아웃에 포팅되는 방법을 구현하는 것이 또한 가능하다. 이를 위해서, 반도체 웨이퍼는 기판이 선택적으로 생략될 수 있도록 유리 기판에 끼워질 수 있다.
또한, 본 발명에 따른 목적은 작은 간격을 가지고 또는 심지어 인접하는 방식으로 반도체 웨이퍼를 둘러싸는, 공동(cavity)으로도 불리는 다수의 컷아웃이 구비된 유리 기판에 의해서 달성되고, 여기서 컷아웃은 매우 편평한 코스를 갖는, 다시 말하면 특히 유리 기판의 표면 사이에 감소된 간격 폭을 갖지 않거나 컷아웃 내로 볼록하게 연장하는 벽 표면 영역을 갖지 않는 측벽 표면에 의해 경계지어진다.
이 경우에, 벽 표면은 V-형 코스, 즉 연속적으로 증가하는 컷아웃의 명확한 폭을 가질 수 있으며, 여기서 경사는 바람직하게는 전환점 없이 일정하게 구현될 수 있다.
본 발명에 따르면 투명, 반투명 또는 투과성 포팅 화합물, 예를 들어 폴리머가 사용된다는 사실로 인해, 서로 다른 반도체 웨이퍼 사이의 광학적 연결을 구현할 수 있다.
청구범위 제 6 항의 본 발명에 따른 방법의 특정한 실시예는 아래의 방법 단계들:
- 접착층에 의해 고정된 적어도 하나의 반도체 웨이퍼, 특히 반도체 구성요소를 갖는 캐리어 기판을 제공하는 단계,
- 적어도 하나의 컷아웃을 갖는 유리 기판을 제공하는 단계,
- 적어도 하나의 반도체 웨이퍼, 특히 반도체 구성요소가 적어도 하나의 컷아웃에 배치되는 방식으로 유리 기판을 캐리어 기판의 접착층 상에 위치시키는 단계,
- 포팅 화합물에 의해 적어도 하나의 반도체 웨이퍼, 특히 반도체 구성요소를 적어도 하나의 컷아웃에 매립하는 단계; 및
- 반도체 웨이퍼, 유리 기판 및 포팅 화합물을 포함하는 나머지 패키지로부터 캐리어 기판 및 접착 필름을 제거하는 단계
에 의해서 특징지어진다.
일 바람직한 발전에서, 재분배 층 및 콘택트 요소, 특히 솔더 볼은 적어도 하나의 반도체 웨이퍼, 특히 반도체 구성요소와 전기적으로 접촉하여 패키지에 적용될 수 있다.
디바이스 기술의 관점에서 바람직한 발전으로서, 본 발명에 따른 방법에 따라서 바람직하게 제조된 제조 중간 제품으로서의 집적 반도체 웨이퍼 디바이스, 특히 집적 반도체 구성요소 장치는 아래의 특징:
- 캐리어 기판,
- 그 위에 배치된 접착 필름,
- 상기 접착 필름 상에 고정된 적어도 하나의 반도체 웨이퍼, 특히 반도체 구성요소,
- 접착 필름 상에 고정되고 자신들 사이에 격벽을 형성하는 컷아웃을 갖는 유리 기판으로서, 각각의 컷아웃에 하나 이상의 반도체 웨이퍼, 특히 반도체 구성요소가 포팅 화합물로 매립되는 유리 기판
에 의해서 특징지어진다.
이로부터 생산될 수 있는 완성된 최종 제품으로서, 본 발명은 캐리어 기판 및 접착 필름을 제거한 결과 자신들 사이에 격벽을 형성하는 컷아웃을 갖는 유리 기판이 남으며, 각각의 컷아웃에는 하나 이상의 반도체 웨이퍼, 특히 반도체 구성요소가 포팅 화합물로 매립되는 집적 반도체 웨이퍼 디바이스를 제공한다. 또한, 디바이스는 상기 하나 이상의 반도체 웨이퍼, 특히 반도체 구성요소와 전기적으로 접촉하는 재분배 층 및 재분배 층 상의 콘택트 요소, 특히 땜납 볼을 포함한다.
중간 및 최종 제품은 본 발명에 따른 방법과 관련하여 이미 전술된 종래 기술의 단점을 피한다. 종속 청구항 제 8 항 및 제 11 항 내지 제 17 항에 청구된 추가의 바람직한 실시예는 본 발명에 따른 디바이스의 특정한 특징 및 파라미터에 관한 것으로, 불필요한 반복을 피하기 위해 예시적인 실시예의 설명에서 보다 상세히 설명된다.
따라서 본 발명은 다양한 실시예를 허용한다. 기본 원리의 추가 설명을 위해 복수의 이러한 예시적인 실시예가 도면에 도시되고 아래에 설명된다. 도면에서:
도 1은 제 1 실시예에서 컷아웃 및 스루 콘택트(TGV)를 갖는 유리 기판의 수직 단면도,
도 2는 제 2 실시예에서 컷아웃 및 스루 콘택트를 갖는 유리 기판의 수평 단면도,
도 3은 제 3 실시예에서 컷아웃 및 스루 콘택트를 갖는 유리 기판의 수직 단면도,
도 4a 내지 도 4f는 반도체 웨이퍼의 집적을 위한 본 발명에 따른 방법을 수행할 때의 순서도,
도 5a 내지 도 5d는 제조 중간 제품으로서 집적 반도체 웨이퍼 디바이스의 다양한 실시예의 수직 단면도,
도 6a 내지 도 6c는 제조 중간 제품으로서 집적 반도체 웨이퍼 디바이스의 다양한 추가 실시예의 개략적인 수직 단면도, 그리고
도 7 내지 도 9는 집적 반도체 웨이퍼 디바이스의 다양한 추가 실시예의 개략적이고 부분적인 평면도를 도시한다.
도 1은 모든 실시예를 대표하는 방식으로 본 발명에 따른 유리 기판(1)의 가장 중요한 특징을 도시한다. 두께(D)를 갖는 유리 기판(1)에는 거리(b)에서 복수의 컷아웃(2)이 제공된다. 스루홀(4) -TGV로 약칭되는 소위 "스루 유리 비아"(through glass vias)(4)- 는 컷아웃(2)을 둘러싸는 유리 기판(1)의 격벽(3)에 생성되며, 금속화(5)는 통상적인 방식으로 상기 스루홀 내에 도입된다. 유리 기판(1)은 적어도 실질적으로 무-알칼리 유리, 특히 알루모보로실리케이트 유리 또는 붕규산염 유리로 구성된다.
도 2는 유사한 유리 기판(1)의 평면도를 도시하며, 이는 차례로 평면도에서 직사각형 컷아웃(2)을 갖는다. 격벽(3)의 영역에서, 도 2에서 좌측에 도시된 컷아웃(2)의 양측에는, 그로부터 소정 거리에 상기 컷아웃의 좁은 측면(6, 7) 옆에 있는 스루홀(4)이 도입된다. 또한 이러한 스루홀(4)은 도 2의 우측에 도시된 컷아웃(2) 아래에 평행한 2열로 놓인다.
컷아웃(2)은 도 1에 도시된 바와 같이 연속 스루 개구뿐만 아니라 블라인드홀로서도 구현될 수 있다.
도 3에 따른 유리 기판(1)의 실시예에서, 중간 격벽(3)을 갖는 컷아웃(2)이 다시 한번 도입된다. 그러나 이 경우에, 도 1에 따른 실시예에서와 다르게, 컷아웃(2)의 대향하는 측벽 표면(8)은 유리 기판(1)의 주 평면에 직각으로 배치되지 않고, 측벽 표면(8)이 10°, 특히 8° 또는 5°에 이를 수 있는 유리 기판(1)에 대한 표면 법선(F)에 대해 플랭크 각도를 가정한다는 사실로 인해서 도 3에 대해 상향으로 V-형으로 개방된다. 측면 표면(8)은 반드시 평면일 필요는 없으며; 또한 대향하는 측면 표면(8)과 모래시계 형태의 코스를 또한 형성할 수 있다.
각각 도 1 및 도 3에 따른 유리 기판(1)의 경우에 추가의 기하학적 비율은 다음과 같이 제시된다: 재료 두께(D)는 예를 들어 ＜500㎛, 바람직하게는 ＜300㎛ 또는 훨씬 더 바람직하게는 ＜100㎛일 수 있다. 격벽(3)의 벽 두께(b)는 ＜500㎛이고, 바람직한 계조는 ＜300㎛, ＜200㎛, ＜100㎛ 또는 ＜50㎛이며 바람직하게는 유리 기판(1)의 재료 두께(D)보다 작다. 따라서, 유리 기판(1)의 재료 두께(D)에 대한 유리 기판(1) 내의 2개의 컷아웃(2) 사이의 최대 잔여 벽 두께(b)의 비 b/D는 ＜1:1, 바람직하게는 ＜2:3, ＜1:3 또는 ＜1:6일 수 있다.
유리 기판(1)에서 컷아웃(2)의 크기는 원칙적으로 측벽 표면(8)으로부터 가능한 최소 거리에서 반도체 구성요소(9)를 수용할 수 있도록 선택된다. 컷아웃(2)의 위치는 이들이 집적 반도체 구성요소 장치 -소위 "칩 패키지" 또는 "팬아웃 패키지"- 에서 반도체 구성요소(9)의 원하는 추후 위치결정에 상응하도록 선택된다.
도 4a 내지 도 4f는 본 발명에 따른 유리 기판(1)이 칩 패키지의 생산에 어떻게 사용될 수 있는지 개략적으로 도시한다. 도 4a는 초기 상황으로서 접착 필름(11)이 제공된 캐리어 기판(10)을 도시하며, 그 위에 반도체 구성요소(9)가 위치된다. 도 4b에서, 사전제공된 유리 기판(1)은 접착 필름(11) 상에 배치되고, 여기서 격벽(3)의 측벽 표면(8)과 이들에 대향하는 반도체 구성요소(12)의 측면 사이의 전술된 작은 거리는 30㎛ 미만, 바람직하게는 20㎛ 미만, 10㎛ 미만 또는 5㎛ 미만이다.
이어서, 단계 c에서, 반도체 구성요소(9)를 유리 기판(1) 내의 자신의 위치에 고정시키기 위해 포팅 화합물(12)이 컷아웃(2)에 포팅된다. 단계 d에서, 캐리어 기판(10)을 갖는 접착 필름(11)이 탈착된다. 따라서 유리 기판(1), 상기 유리 기판 내에 도입된 금속화(5)를 갖는 스루홀(4) 및 포팅 화합물(12)에 매립된 반도체 구성요소(9)의 조밀한 유닛이 존재한다. 이어서, 단계 e에서, 재분배 층(13) -소위 "RDL"- 이 전자 구성요소(9)가 노출된 유닛의 측면 상에 적용되며 -이것은 유닛이 터닝된 후의 도 4e의 상단면이다. 마지막으로, 도 4f에서 알 수 있는 바와 같이, 반도체 구성요소와 접촉하기 위한 솔더 볼(14)은 재분배 층(13)의 대응하는 연결 지점(도시되지 않음)에 적용된다.
도 5는 각각의 경우에 도 4의 단계 c)까지 가공된 집적 반도체 구성요소 장치의 다양한 실시예를 도시한다. 포팅 화합물(12)에 의해 대응하는 컷아웃(2)에 고정된 하나 이상의 반도체 구성요소(9)를 갖는 캐리어 기판(10), 접착 필름(11) 및 유리 기판(1)을 포함하는 제조 중간 제품이 구현된다. 도 5a는 단일 반도체 구성요소(9)를 갖는, 도 5b는 복수의 구성요소(9)를 갖는 유리 기판(1)을 도시한다. 도 5c에 도시된 바와 같이, 금속화(5)로 부분적으로 채워진 스루홀(4)이 컷아웃(2)에 대한 에지 영역에서 생산되었다.
도 5d는 투과성 유리 기판(1)을 통해 반도체 구성요소(9) 사이에 광학 데이터 통신(15)을 가능하게 하는 투명한 포팅 화합물(12)의 사용을 도시한다.
도 6a에 도시된 실시예에서, 유리 기판(1)의 컷아웃(2)은 반도체 구성요소(9)가 실질적으로 격벽(3)과 직접 접촉하는 이 평면 내의 위치에서 캐리어 기판(10) 상에 사전-고정되도록 매우 좁게 절단되었다.
도 6b는 도 3에 도시된 구성을 취하며, 여기서 유리 기판의 측벽 표면(8)은 플랭크 각도로 경사졌다. 이러한 경우에, 컷아웃(2)의 개방 바닥 표면은, 반도체 구성요소(9)가 경사진 측벽 표면(8)의 하부 에지에 대해 자신의 베이스 영역에 의해서 기대며 따라서 유사하게 구성요소 위치의 사전-고정이 발생하도록 치수가 정해진다.
2개의 대향하는 측벽 표면(8)에는 각각 자신의 높이의 대략 절반에 V-형 돌출부(16)가 제공되고, 반도체 구성요소(9)가 상기 돌출부을 지탱한다는 사실에 의해 도 6c에 도시된 실시예에서 동일한 효과가 달성된다.
유리 기판(1)의 각각의 컷아웃(2)에 반도체 구성요소(9)를 단단히 끼우는 과정에서 구성요소(9)의 경사/재밍(jamming)을 방지하기 위해, 도 7 내지 9에 도시된 바와 같이, 각각의 컷아웃(2)의 코너 영역 내에, 유리 기판(1) 내의 구성요소(9)의 코너를 위한 리세스(17)를 생성하는 것이 가능하다.
도 8에 따른 실시예에서, 측벽 표면(8)으로부터 돌출하는 정지부(18)가 유리 기판(1)에 추가로 배치되어, 컷아웃(2)에 반도체 구성요소(9)의 위치를 고정할 때에 소위 "과잉 결정(overdetermination)"을 피한다.
도 9에 따른 마지막 실시예에서, 마지막으로, 반도체 구성요소(9)의 사전-고정은 최종적으로 정지부(18)에 대향하는 유리 기판(1)의 측벽 표면(8)에서 2개의 스프링 요소(19)에 의해 추가로 최적화된다. 구조적 요소 리세스(17), 정지부(18) 및 스프링 요소(19)는 또한 각각의 경우에서 개별적으로 또는 다른 방식으로 집적 반도체 웨이퍼 디바이스의 서로 다른 컷아웃(2)에 다양한 조합으로 따로따로 사용될 수 있음이 지적되어야 한다.

Claims (23)

  1. 특히 3D 집적을 위한 반도체 웨이퍼, 특히 한정된 공간에서의 반도체 구성요소(9)의 집적 방법으로서,
    캐리어 기판(10) 및/또는 재분배 층(RDL)(13)에 대해 위치결정된 후, 반도체 웨이퍼(들), 특히 반도체 구성요소(들)(9)가 포팅 화합물(12)의 도입에 의해 자신의 상대 위치에서 보호되고 고정되는, 3D 집적을 위한 반도체 웨이퍼, 특히 한정된 공간에서의 반도체 구성요소(9)의 집적 방법에 있어서,
    포팅 화합물(12)의 도입 이전에, 격벽(3)에 의해 분리되는 다수의 컷아웃(2)을 가지고 각각의 경우에 적어도 하나의 반도체 웨이퍼, 특히 반도체 구성요소(9)를 수용하는 역할을 하는 유리 기판(1)은 적어도 하나의 반도체 웨이퍼, 특히 반도체 구성요소(9)가 유리 기판(1)의 각각의 격벽(3)의 -마주하는- 측벽 표면(8)에 의해서 둘러싸이는 방식으로 위치되는 것으로 특징지어지는, 방법.
  2. 제 1 항에 있어서,
    컷아웃(2)은 스루홀(through hole) 또는 블라인드홀(blind hole)로서 구현되는 것으로 특징지어지는, 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    스루홀(4)이 유리 기판(1) 내로 도입되고, 적어도 개별 스루홀에는 컷아웃(2) 내에 반도체 구성요소(9)의 상대 위치를 고정하기 전에 스루 도금(through plating)을 위한 금속화(5)가 제공되는 것으로 특징지어지는, 방법.
  4. 제 1 항 내지 제 3 항 중 적어도 한 항에 있어서,
    포팅 화합물(12)의 도입 이전에 반도체 구성요소(9)가 각각의 컷아웃(2) 내에 고정되는 것으로 특징지어지는, 방법.
  5. 제 4 항에 있어서,
    반도체 구성요소(9)는 적어도 하나의 측벽 표면(8)과의 접촉에 의해 고정되는 것으로 특징지어지는, 방법.
  6. 제 5 항에 있어서,
    각각의 측벽 표면(8)에서 하나 이상의 돌출부(16) 및/또는 스프링 요소(19)가 반도체 구성요소(9)를 고정시키도록 사용되는 것으로 특징지어지는, 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    리세스(17)가 특히 유리 기판(1)의 컷아웃(2)의 코너 영역에 도입되는 것으로 특징지어지는, 방법.
  8. 제 1 항 내지 제 7 항 중 적어도 한 항에 있어서,
    투명 또는 투과성 폴리머가 포팅 화합물(12)로서 사용되는 것으로 특징지어지는, 방법.
  9. 팬-아웃 패키지를 생산하기 위한, 특히 제 1 항 내지 제 8 항 중 어느 한 항에 따른 한정된 공간에서의 반도체 웨이퍼, 특히 반도체 구성요소의 집적, 특히 3D 집적을 위한 방법으로서,
    - 접착층(11)에 의해 고정된 적어도 하나의 반도체 웨이퍼, 특히 반도체 구성요소(9)를 갖는 캐리어 기판(10)을 제공하는 단계,
    - 적어도 하나의 컷아웃(2)을 갖는 유리 기판(1)을 제공하는 단계,
    - 적어도 하나의 반도체 웨이퍼, 특히 반도체 구성요소(9)가 적어도 하나의 컷아웃(2)에 배치되는 방식으로 유리 기판(1)을 캐리어 기판(10)의 접착층(11) 상에 위치시키는 단계,
    - 포팅 화합물(12)에 의해 적어도 하나의 반도체 웨이퍼, 특히 반도체 구성요소(9)를 적어도 하나의 컷아웃(2)에 매립하는 단계; 및
    - 반도체 웨이퍼(9), 유리 기판(1) 및 포팅 화합물(12)을 포함하는 나머지 패키지로부터 캐리어 기판(10) 및 접착 필름(11)을 제거하는 단계
    에 의해서 특징지어지는, 방법.
  10. 제 9 항에 있어서,
    재분배 층(13) 및 그 위의 콘택트 요소, 특히 솔더 볼(14)이 적어도 하나의 반도체 웨이퍼, 특히 반도체 구성요소(9)와 전기적으로 접촉하여 패키지에 적용되는 것으로 특징지어지는, 방법.
  11. 제 1 항 내지 제 10 항 중 적어도 한 항에 따른 방법에 사용하기 위한 유리 기판(1)을 포함하는 디바이스로서,
    유리 기판(1)의 재료 두께(D)는 500㎛ 미만, 바람직하게는 300㎛ 또는 100㎛ 미만인 것으로 특징지어지는, 방법.
  12. 바람직하게는 제 1 항 내지 제 10 항 중 하나 이상의 항에 따른 방법에 따라 생산된 제조 중간 제품으로서의 집적 반도체 웨이퍼 디바이스, 특히 집적 반도체 구성요소 장치로서,
    - 캐리어 기판(10),
    - 그 위에 배치된 접착 필름(11),
    - 접착 필름(11) 상에 고정된 적어도 하나의 반도체 웨이퍼, 특히 반도체 구성요소(9),
    - 접착 필름(11) 상에 고정되고 자신들 사이에 격벽(3)을 형성하는 컷아웃(2)을 갖는 유리 기판(1)으로서, 각각의 컷아웃에는 하나 이상의 반도체 웨이퍼, 특히 반도체 구성요소(9)가 포팅 화합물(12)로 매립되는 유리 기판(1)
    에 의해서 특징지어지는, 디바이스.
  13. 바람직하게는 제 1 항 내지 제 10 항 중 하나 이상의 항에 따른 방법에 따라 생산된 팬-아웃 패키지 형태의 최종 제품으로서의 집적 반도체 웨이퍼 디바이스, 특히 집적 반도체 구성요소 장치로서,
    - 자신들 사이에 격벽(3)을 형성하는 컷아웃(2)을 갖는 유리 기판(1)으로서, 각각의 컷아웃에는 하나 이상의 반도체 웨이퍼, 특히 반도체 구성요소(9)가 포팅 화합물(12)로 매립되는 유리 기판(1),
    - 하나 이상의 반도체 웨이퍼, 특히 반도체 구성요소(9)와 전기적으로 접촉하는 재분배 층(13), 및
    - 재분배 층(13) 상의 콘택트 요소, 특히 솔더 볼(14)
    에 의해서 특징지어지는, 디바이스.
  14. 제 11 항 내지 제 13 항 중 적어도 한 항에 있어서,
    격벽(3)의 벽 두께(b)는 500㎛ 미만, 바람직하게는 300㎛, 200㎛, 100㎛ 또는 50㎛ 미만인 것으로 특징지어지는, 디바이스.
  15. 제 11 항 내지 제 14 항 중 적어도 한 항에 있어서,
    격벽(3)의 벽 두께(b)는 유리 기판(1)의 재료 두께(D)보다 작은 것으로 특징지어지는, 디바이스.
  16. 제 11 항 내지 제 12 항 중 적어도 한 항에 있어서,
    유리 기판(1)의 재료 두께(D)에 대한 유리 기판(1) 내의 두 컷아웃(2) 사이의 격벽(3)의 최대 잔여 벽 두께(b)의 비율(b/D)은 1:1, 2:3, 1:3 또는 1:6 미만인 것으로 특징지어지는, 디바이스.
  17. 제 11 항 내지 제 16 항 중 적어도 한 항에 있어서,
    격벽(3)의 측벽 표면(8)과 반도체 웨이퍼, 특히 반도체 구성요소(9) 사이의 거리는 30㎛, 20㎛, 10㎛ 또는 5㎛ 미만 것으로 특징지어지는, 디바이스.
  18. 제 11 항 내지 제 16 항 중 적어도 한 항에 있어서,
    격벽(3)의 측벽 표면(8)과 특히 측벽 표면(8)의 돌출부(16)의 영역 내의 반도체 웨이퍼, 특히 반도체 구성요소(9) 사이의 거리는 0인 것으로 특징지어지는, 디바이스.
  19. 제 11 항 내지 제 18 항 중 적어도 한 항에 있어서,
    컷아웃(2) 사이의 격벽(3)의 측벽 표면(8)은 유리 기판(1)에 대한 표면 법선(F)에 대해 0° 내지 10°, 특히 ＜8° 또는 ＜5°의 플랭크 각도(flank angle)(a)를 갖는 것으로 특징지어지는, 디바이스.
  20. 제 11 항 내지 제 19 항 중 적어도 한 항에 있어서,
    격벽(3)의 2개의 대향하는 측벽 표면(8)은 특히 각각의 컷아웃(2) 내에 반도체 구성요소(9)를 고정하기 위한 돌출부(16)를 형성하기 위해, V-형 및/또는 모래시계형 코스를 형성하는 것으로 특징지어지는, 디바이스.
  21. 제 11 항 내지 제 20 항 중 적어도 한 항에 있어서,
    유리 기판(1)은 적어도 실질적으로 알칼리 프리(alkali-free) 유리, 특히 알루모보로실리케이트 유리 또는 붕규산염 유리로 구성되는 것으로 특징지어지는, 디바이스.
  22. 제 11 항 내지 제 21 항 중 어느 한 항에 있어서,
    반도체 구성요소(9)를 고정하기 위한 하나 이상의 정지부(18), 돌출부(16) 및/또는 스프링 요소(19)가 각각의 측벽 표면(8)에 배치되는 것으로 특징지어지는, 디바이스.
  23. 제 11 항 내지 제 22 항 중 어느 한 항에 있어서,
    특히 컷아웃(2)의 코너 영역 내의 유리 기판(1)의 리세스(17)가 도입되는 것으로 특징지어지는, 디바이스.
KR1020207016258A 2017-11-10 2018-10-17 반도체 웨이퍼의 집적 방법 및 디바이스 KR102538306B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102017126410.8 2017-11-10
DE102017126410 2017-11-10
DE102018211313.0 2018-07-09
DE102018211313 2018-07-09
PCT/EP2018/078361 WO2019091728A1 (de) 2017-11-10 2018-10-17 Verfahren und vorrichtung zur integration von halbleiter-wafern

Publications (2)

Publication Number Publication Date
KR20200086319A true KR20200086319A (ko) 2020-07-16
KR102538306B1 KR102538306B1 (ko) 2023-06-07

Family

ID=63965654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207016258A KR102538306B1 (ko) 2017-11-10 2018-10-17 반도체 웨이퍼의 집적 방법 및 디바이스

Country Status (7)

Country Link
US (1) US11515259B2 (ko)
EP (1) EP3707972A1 (ko)
JP (1) JP7090153B2 (ko)
KR (1) KR102538306B1 (ko)
CN (1) CN111434191B (ko)
MY (1) MY197514A (ko)
WO (1) WO2019091728A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220149170A (ko) * 2021-04-30 2022-11-08 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12040317B2 (en) 2019-12-06 2024-07-16 Osram Opto Semiconductors Gmbh Optoelectronic device
DE102020200817B3 (de) * 2020-01-23 2021-06-17 Lpkf Laser & Electronics Aktiengesellschaft Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung
DE102020112879A1 (de) 2020-05-12 2021-11-18 Lpkf Laser & Electronics Aktiengesellschaft Verbundstruktur mit zumindest einer elektronischen Komponente sowie ein Verfahren zur Herstellung einer solchen Verbundstruktur

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080123318A1 (en) * 2006-11-08 2008-05-29 Atmel Corporation Multi-component electronic package with planarized embedded-components substrate
JP2010205877A (ja) * 2009-03-03 2010-09-16 Shinko Electric Ind Co Ltd 半導体装置の製造方法、半導体装置及び電子装置
JP2014107431A (ja) * 2012-11-28 2014-06-09 Ibiden Co Ltd 電子部品内蔵配線板、及び、電子部品内蔵配線板の製造方法
US20160071779A1 (en) * 2014-09-05 2016-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having recessed edges and method of manufacture
JP2016092107A (ja) * 2014-10-31 2016-05-23 日立化成株式会社 半導体装置及びその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4479140A (en) * 1982-06-28 1984-10-23 International Business Machines Corporation Thermal conduction element for conducting heat from semiconductor devices to a cold plate
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
JP2005136302A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2006054310A (ja) * 2004-08-11 2006-02-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
TWI279897B (en) * 2005-12-23 2007-04-21 Phoenix Prec Technology Corp Embedded semiconductor chip structure and method for fabricating the same
US20070170599A1 (en) * 2006-01-24 2007-07-26 Masazumi Amagai Flip-attached and underfilled stacked semiconductor devices
JP4875925B2 (ja) * 2006-05-29 2012-02-15 イビデン株式会社 多層配線板及びその製造方法
DE102006033175A1 (de) 2006-07-18 2008-01-24 Robert Bosch Gmbh Elektronikanordnung
US20080157358A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Wafer level package with die receiving through-hole and method of the same
DE102007022959B4 (de) 2007-05-16 2012-04-19 Infineon Technologies Ag Verfahren zur Herstellung von Halbleitervorrichtungen
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8584354B2 (en) * 2010-08-26 2013-11-19 Corning Incorporated Method for making glass interposer panels
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP2013004576A (ja) * 2011-06-13 2013-01-07 Shinko Electric Ind Co Ltd 半導体装置
US8908387B2 (en) 2011-10-31 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9209156B2 (en) 2012-09-28 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuits stacking approach
KR101472640B1 (ko) * 2012-12-31 2014-12-15 삼성전기주식회사 회로 기판 및 회로 기판 제조방법
US9425121B2 (en) 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
US9601463B2 (en) 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same
US9881908B2 (en) 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package on package structure and methods of forming same
JP2017168567A (ja) * 2016-03-15 2017-09-21 ソニー株式会社 固体撮像装置、及び、固体撮像装置の製造方法
US10044390B2 (en) 2016-07-21 2018-08-07 Qualcomm Incorporated Glass substrate including passive-on-glass device and semiconductor die
KR101870153B1 (ko) * 2016-11-28 2018-06-25 주식회사 네패스 절연 프레임을 이용한 반도체 패키지 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080123318A1 (en) * 2006-11-08 2008-05-29 Atmel Corporation Multi-component electronic package with planarized embedded-components substrate
JP2010205877A (ja) * 2009-03-03 2010-09-16 Shinko Electric Ind Co Ltd 半導体装置の製造方法、半導体装置及び電子装置
JP2014107431A (ja) * 2012-11-28 2014-06-09 Ibiden Co Ltd 電子部品内蔵配線板、及び、電子部品内蔵配線板の製造方法
US20160071779A1 (en) * 2014-09-05 2016-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having recessed edges and method of manufacture
JP2016092107A (ja) * 2014-10-31 2016-05-23 日立化成株式会社 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220149170A (ko) * 2021-04-30 2022-11-08 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치

Also Published As

Publication number Publication date
CN111434191A (zh) 2020-07-17
JP7090153B2 (ja) 2022-06-23
US11515259B2 (en) 2022-11-29
US20200266152A1 (en) 2020-08-20
KR102538306B1 (ko) 2023-06-07
WO2019091728A1 (de) 2019-05-16
MY197514A (en) 2023-06-19
JP2021502706A (ja) 2021-01-28
EP3707972A1 (de) 2020-09-16
CN111434191B (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
KR102538306B1 (ko) 반도체 웨이퍼의 집적 방법 및 디바이스
US10692837B1 (en) Chip package assembly with modular core dice
US20220167506A1 (en) Circuit board with bridge chiplets
CN109087908B (zh) 封装结构、电子设备及封装方法
EP3050102B1 (en) Semiconductor device with via bar
TWI470764B (zh) 抗扭斜多晶粒封裝
KR20200003706A (ko) 패키지들 내의 휨을 감소시키기 위한 더미 다이들
CN115588651A (zh) 半导体封装件以及其制造方法
US8436462B2 (en) Semiconductor housing package, semiconductor package structure including the semiconductor housing package, and processor-based system including the semiconductor package structure
TW202127597A (zh) 封裝結構及其製造方法
US10134635B1 (en) Stress relieving through-silicon vias
US10332854B2 (en) Anchoring structure of fine pitch bva
TWI655714B (zh) 封裝基板、封裝半導體裝置與其之封裝方法
US10770432B2 (en) ASICS face to face self assembly
JP2021530098A (ja) 半導体チップ積層配置、およびそのような半導体チップ積層配置を製造するための半導体チップ
JP7438374B2 (ja) 集積半導体ウェーハ装置のための設置方法及び設置装置
US20140332930A1 (en) Integrated circuit device and configuration method thereof
US20150016043A1 (en) Integrated circuit package with a conductive grid formed in a packaging substrate
US20230207439A1 (en) Package architecture with in-glass blind and through cavities to accommodate dies
US11973061B2 (en) Chip package including stacked chips and chip couplers
US20230207436A1 (en) Via micro-modules for through mold via replacement
US20210153354A1 (en) Interposer using inclined electrode and manufacturing method thereof
KR20230035258A (ko) 패키징용 기판, 반도체 패키지, 패키징용 기판의 제조방법 및 반도체 패키지의 제조방법
CN114695337A (zh) 具有缓解模具材料的进入的流量控制器的半导体组合件
TW202406064A (zh) 封裝結構及其製作方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal