KR20200079436A - 전자 부품 - Google Patents

Abstract

금속 단자 등의 도전성 단자에 대해 복수의 칩 부품을 매우 용이하게 접속하는 것이 가능한 전자 부품을 제공하는 것이다.
양 단부면에 제1 단자 전극(22)와 제2 단자 전극(24)이 각각 형성된 복수의 칩 부품(20a, 20b)과, 칩 부품(20a, 20b)이 수용되는 수용 오목부(62a, 62b)가 내부에 구비되어 있음과 함께, 수용 오목부의 개구면을 따라 개구 에지면(66)이 구비되어 있는 케이스(60)를 갖는 전자 부품이다. 케이스(60)에는, 개별 금속 단자(30, 40)가 장착된다. 개별 금속 단자(30, 40)는, 케이스(60)의 수용 오목부(62a, 62b)의 내측벽을 따라 삽입되어 제1 단자 전극(22)에 접속되는 내측 전극부(32, 42)와, 내측 전극부(32, 42)에 연속하여 개구 에지면(66)을 따라 형성되어 있는 개구 에지 전극부(34, 44)와, 개구 에지 전극부(34, 44)에 연속하여 케이스(60)의 외측면을 따라 형성되어 있는 측면 전극부(36, 46)를 구비한다.

Description

전자 부품{ELECTRONIC DEVICE}

본 발명은 예를 들어 적층 세라믹 콘덴서 등의 칩 부품이 수용되는 케이스를 갖는 전자 부품에 관한 것이다.

적층 세라믹 콘덴서 등의 전자 부품으로서는, 단체로 직접 기판 등에 면 실장등을 행하는 등 통상의 칩 부품 외에, 예를 들어 특허문헌 1에 개시되어 있는 바와 같이, 복수의 칩 부품에 금속제의 캡(금속 단자)이 장착된 전자 부품이 알려져 있다.

금속 단자가 장착되어 있는 전자 부품은, 실장 후에 있어서, 칩 부품이 기판으로부터 받는 변형 응력을 완화하거나, 칩 부품을 충격 등으로부터 보호하는 효과를 갖는 것이 보고되어 있고, 내구성 및 신뢰성 등이 요구되는 분야에 있어서 사용되고 있다.

그러나, 종래의 전자 부품에서는, 복수의 칩 부품을 동시에 금속 단자에 접속하기 위한 작업이 용이하지 않다.

일본 특허 공개 평 11-102837호 공보

본 발명은 이러한 실상을 감안하여 이루어지고, 그 목적은, 금속 단자 등의 도전성 단자에 대해 복수의 칩 부품을 매우 용이하게 접속하는 것이 가능한 전자 부품을 제공하는 것이다.

상기 목적을 달성하기 위해서, 본 발명의 제1 관점에 관한 전자 부품은,

양 단부면에 제1 단자 전극과 제2 단자 전극이 각각 형성된 복수의 칩 부품과,

상기 칩 부품이 수용되는 수용 오목부가 내부에 구비되어 있음과 함께, 상기 수용 오목부의 개구면을 따라 개구 에지면이 구비되어 있는 케이스와,

상기 케이스의 수용 오목부의 내측벽을 따라 삽입되어 상기 제1 단자 전극에 접속되는 내측 전극부와, 상기 내측 전극부에 연속하여 상기 개구 에지면을 따라 형성되어 있는 개구 에지 전극부와, 상기 개구 에지 전극부에 연속하여 상기 케이스의 외측면을 따라 형성되어 있는 측면 전극부를 구비하는 개별 도전성 단자를 갖는다.

본 발명의 전자 부품을 조립하는 경우에는, 케이스의 일면에만 형성된 개구면으로부터 복수의 칩 부품을 수용부의 내부에 수용하는 것만으로, 개별 도전성 단자의 내측 전극부가 칩 부품의 제1 단자 전극에 접속할 수 있다. 또한, 칩 부품의 단자 전극별로 개별 도전성 단자의 내측 접속부를 접속함으로써, 용이하게 칩 부품의 병렬 접속, 또는 직렬 접속을 실현할 수 있다.

또한, 본 발명의 전자 부품에서는, 칩 부품이 케이스의 수용 오목부의 내부에 수용되기 때문에, 케이스에 의해 칩 부품이 보호되어, 전자 부품의 신뢰성이 향상된다. 또한, 개별 도전성 단자의 개구 에지 전극부와 측면 전극부가, 케이스의 외부로 인출되기 때문에, 케이스의 수용 오목부를 구성하는 벽면에 관통 구멍 등을 마련할 필요가 없다. 그 때문에, 케이스의 수용 오목부를, 수지의 충전 공간으로서도 사용할 수 있다.

또한, 케이스의 외부에 노출되어 있는 개구 에지 전극부 또는 측면 전극부를, 실장용 전극면으로서 사용할 수 있다. 특히, 측면 전극부를 실장용 전극면으로서 사용함으로써 회로 기판(외부 회로)에 대한 전자 부품의 고착 강도를 향상시킬 수 있다. 또한, 측면 전극부와 케이스의 측벽 외면과의 사이에 간극 등을 형성함으로써, 전자 부품의 공진 등을 억제하는 것이 용이해진다.

또한, 개별 도전성 단자의 개구 에지 전극부와 측면 전극부가, 케이스의 외부로 인출되기 때문에, 복수의 전자 부품의 케이스끼리를 겹쳐서 배치함으로써, 복수의 전자 부품의 개별 도전성 단자끼리를 서로 접속할 수도 있다. 또한, 복수의 전자 부품의 케이스끼리를 배열하여 배치함으로써, 다른 케이스의 개별 도전성 단자끼리를 서로 접속할 수도 있다. 즉, 전자 부품의 실장 자유도도 향상된다. 또한, 본 발명의 전자 부품은, 비교적 콤팩트하다.

본 발명의 전자 부품은, 상기 개별 도전성 단자는, 상기 측면 전극부에 연속하여 상기 개구 에지면과 반대측에 위치하는 상기 케이스의 반개구면을 따라 형성되어 있는 반개구 전극부를, 더 갖고 있어도 된다. 이와 같이 구성함으로써, 개별 도전성 단자의 반개구 전극부를, 회로 기판 등에 대한 실장면으로서 사용할 수도 있다. 또한, 본 발명의 전자 부품을 복수로 겹쳐서 배치함으로써, 개별 도전성 단자끼리의 접속도 용이하다.

상기 내측 전극부에는, 상기 제1 단자 전극을 향하여 스프링력으로 압박되는 만곡부가 구비되어 있어도 된다. 이와 같이 구성함으로써, 내측 전극부와 제1 단자 전극이 압접 상태로 접속되어, 이들을 땜납이나 도전성 접착제 등의 접속 부재로 접속할 필요가 없어진다. 땜납을 사용하지 않고 단자와 전극을 접속할 수 있기 때문에, 단자의 재료로서 구리나 구리 합금 등을 사용하는 것이 가능해지고, ESR(등가 직렬 저항)을 저감할 수 있다. 또한, 땜납을 사용하지 않으므로, 열 팽창 차 등에 의해 칩 부품에 크랙 등이 생길 우려를 저감할 수 있다.

상기 내측 전극부의 상기 개구 에지면측의 근방에는, 폭 방향을 따라서 관통 구멍이 형성되어 있어도 된다. 관통 구멍을 형성함으로써, 개구 에지 전극부 또는 측면 전극부를 회로 기판 등에 땜납 등으로 접속할 때에 내측 전극부의 방향으로의 땜납 오름을 관통 구멍으로 방지할 수 있다. 즉, 소위 땜납 브리지를 유효하게 방지할 수 있다.

상기 내측 전극부의 상기 개구 에지면측의 근방에는, 폭 방향을 따라서 외측으로 돌출되는 걸림 결합편이 형성되어 있어도 되고, 상기 걸림 결합편이 걸림 결합하는 걸림 결합 볼록부가 상기 개구 에지면에 형성되어 있어도 된다. 이와 같이 구성함으로써, 개별 도전성 단자의 내측 전극부를 케이스의 내부에 삽입하는 것만으로, 원 터치식으로 걸림 결합 볼록부에 걸림 결합편이 걸림 결합하여, 케이스에 대한 단자의 위치 결정과 견고한 고정을 용이하게 행할 수 있다.

상기 내측 전극부의 표면에는, 땜납 부착 방지 처리가 이루어져 있어도 된다. 이와 같이 구성함으로써, 소위 땜납 브리지를 유효하게 방지할 수 있다.

상기 수용 오목부에는, 인접하는 상기 칩 부품을 칸막이하는 칸막이벽이 구비되어 있어도 된다. 칸막이벽이 형성되어 있음으로써, 칩 부품의 장착이 용이해짐과 함께, 인접하는 칩 부품의 절연이 용이하게 된다.

본 발명의 전자 부품은, 상기 수용 오목부의 내부에서 인접하는 상기 칩 부품의 상기 제2 단자 전극의 상호간을 접속하도록, 상기 케이스의 수용 오목부의 내측벽을 따라 삽입되어 있는 내측 전극부를 갖는 공통 도전성 단자를, 더 가져도 된다. 이와 같이 구성함으로써, 케이스의 내부에서 칩 부품의 직렬 접속이 용이해진다.

상기 공통 도전성 단자는, 내측 전극부에 연속하여 상기 개구 에지면을 따라 형성되어 있는 개구 에지 전극부와, 상기 개구 에지 전극부에 연속하여 상기 케이스의 외측면을 따라 형성되어 있는 측면 전극부를, 더 구비해도 된다. 이와 같이 구성함으로써, 공통 도전성 단자를 회로 기판 등에 접속하는 것이 용이해진다.

또한, 공통 도전성 단자를 회로 기판 등에 접속함으로써, 전자 부품과 회로 기판의 실장 강도를 향상시킬 수 있음과 함께, 공진을 방지할 수도 있다. 또한, 실장된 공통 도전성 단자가 외부의 회로 패턴과 접속되어 있는 경우에는, 2 병렬의 콘덴서 회로를 구성할 수 있다. 한편, 실장된 공통 도전성 단자가 외부의 회로 패턴과 접속되지 않은 경우(플로팅 패턴의 경우)에는, 2 직렬의 콘덴서 회로를 구성할 수 있다.

본 발명의 전자 부품은, 상기 측면 전극부에 연속하여 상기 개구 에지면과 반대측에 위치하는 상기 케이스의 반개구면을 따라 형성되어 있는 반개구 전극부를, 더 가져도 된다. 반개구 전극부를 실장용 전극면으로서 사용하는 것도 가능해진다.

상기 내측 전극부에는, 상기 제2 단자 전극을 향하여 스프링력으로 압박되는 만곡부가 구비되어 있어도 된다. 땜납 등을 사용하지 않고, 공통 도전성 단자와 제2 단자 전극의 접속이 용이해진다.

상기 수용 오목부에는, 인접하는 상기 칩 부품을 칸막이하는 칸막이벽이 구비되어 있어도 되고, 상기 칸막이벽에는, 상기 공통 도전성 단자의 상기 내측 전극부를 연결하는 연결 홈이 형성되어 있어도 된다. 공통 도전성 단자에 의해, 연결 홈을 통하여 인접하는 칩 부품의 제2 단자 전극끼리를 접속하는 것이 가능해진다.

상기 목적을 달성하기 위해서, 본 발명의 제2 관점에 관한 전자 부품은,

양 단부면에 단자 전극이 형성된 복수의 칩 부품과,

상기 칩 부품이 수용되는 수용 오목부가 내부에 구비되어 있음과 함께, 상기 수용 오목부의 개구면을 따라 개구 에지면이 구비되어 있는 케이스와,

각각 대향하여 배치되는 1쌍의 개별 도전성 단자를 갖고,

상기 개별 도전성 단자는,

상기 케이스의 수용 오목부의 내측벽을 따라 삽입되어 상기 단자 전극에 접속되는 내측 전극부와, 상기 내측 전극부에 연속하여 상기 개구 에지면을 따라 형성되어 있는 개구 에지 전극부와, 상기 개구 에지 전극부에 연속하여 상기 케이스의 외측면을 따라 형성되어 있는 측면 전극부를 구비하고,

1쌍의 상기 개별 도전성 단자의 각각의 사이에는, 복수의 상기 칩 부품이 단부면끼리를 마주보게 하여 배치된다.

본 발명의 전자 부품은, 각각 대향하여 배치되는 1쌍의 개별 도전성 단자를 갖고, 1쌍의 개별 도전성 단자의 각각의 사이에는, 복수의 칩 부품이 단부면끼리를 마주보게 하여 배치된다. 그 때문에, 수용 오목부의 내부에서는 복수의 칩 부품을 직렬로 배치시키는 것이 가능해지고, 이들 각 칩 부품의 단자 전극끼리를 접속함으로써, 직렬 접속된 복수의 칩 부품을 포함하는 전자 부품을 구성할 수 있다.

바람직하게는, 인접하는 상기 각 칩 부품의 상기 단자 전극끼리를 접속하는 중간 접속체를 갖는다. 이와 같은 구성으로 함으로써, 중간 접속체를 통하여, 인접하는 각 칩 부품의 단자 전극끼리를 용이하게 접속할 수 있다.

도 1은 본 발명의 일 실시 형태에 관한 전자 부품의 개략 사시도이다.
도 2a는 도 1에 도시하는 케이스를 투명하게 하여 내부를 나타내는 전자 부품의 개략 사시도이다.
도 2b는 도 1에 도시하는 케이스를 다른 각도로부터 본 개략 사시도이다.
도 3은 도 1에 도시하는 III-III선을 따르는 전자 부품의 단면도이다.
도 4는 도 1에 도시하는 IV-IV선을 따르는 전자 부품의 단면도이다.
도 5a는 도 1에 도시하는 전자 부품의 실장 상태의 일례를 나타내는 정면도이다.
도 5b는 도 1에 도시하는 전자 부품의 실장 상태의 다른 예를 나타내는 측면도이다.
도 5c는 도 1에 도시하는 전자 부품의 실장 상태의 또 다른 예를 나타내는 정면도이다.
도 6a는 본 발명의 다른 실시 형태에 관한 전자 부품의 실장 상태의 일례를 나타내는 측면도이다.
도 6b는 도 6a에 도시하는 실시 형태에 관한 전자 부품의 실장 상태의 다른 예를 나타내는 측면도이다.
도 6c는 도 6a에 도시하는 실시 형태에 관한 전자 부품의 실장 상태의 또 다른 예를 나타내는 측면도이다.
도 7은 본 발명의 또 다른 실시 형태에 관한 전자 부품의 개략 사시도이다.
도 8a는 도 7에 도시하는 케이스를 투명하게 하여 내부를 나타내는 전자 부품의 개략 사시도이다.
도 8b는 도 7에 도시하는 케이스를 다른 각도로부터 본 개략 사시도이다.
도 8c는 도 7에 도시하는 금속 단자의 개략 사시도이다.
도 8d는 도 8c에 도시하는 금속 단자를 다른 각도로부터 본 개략 사시도이다.
도 9는 도 7에 도시하는 IX-IX선을 따르는 전자 부품의 단면도이다.
도 10은 도 7에 도시하는 X-X선을 따르는 전자 부품의 단면도이다.
도 11은 도 7에 도시하는 전자 부품의 실장 상태의 일례를 나타내는 일부 투과 측면도이다.
도 12는 본 발명의 다른 실시 형태에 관한 전자 부품의 개략 사시도이다.
도 13a는 도 12에 도시하는 금속 단자의 개략 사시도이다.
도 13b는 도 13a에 도시하는 금속 단자를 다른 각도로부터 본 개략 사시도이다.
도 13c는 도 13a에 도시하는 금속 단자를 다른 각도로부터 본 개략 사시도이다.
도 14는 본 발명의 다른 실시 형태에 관한 전자 부품의 개략 사시도이다.
도 15a는 도 14에 도시하는 케이스를 투명하게 하여 내부를 나타내는 전자 부품의 개략 사시도이다.
도 15b는 도 14에 도시하는 케이스를 다른 각도로부터 본 개략 사시도이다.
도 16은 도 14에 도시하는 전자 부품의 실장 상태의 일례를 나타내는 일부 투과 측면도이다.

이하, 본 발명을, 도면에 도시하는 실시 형태에 기초하여 설명한다.

제1 실시 형태

도 1 및 도 2a에 도시하는 바와 같이, 본 발명의 제1 실시 형태에 관한 전자 부품(10)은, 2개의 콘덴서 칩(칩 부품)(20a 및 20b)과, 1쌍의 개별 금속 단자(30 및 40)와, 공통 금속 단자(50)와, 절연 케이스(60)를 갖는다. 또한, 개별 금속 단자(30 및 40)와 공통 금속 단자(50)는, 금속 이외의 도전성 재료로 구성된 도전성 단자로 구성되어도 된다.

도 2a에 도시하는 바와 같이, 콘덴서 칩(20a 및 20b)은, 각각 대략 직육면체 형상이며, 서로 대략 동일한 형상 및 사이즈를 갖고 있다. 도 3에 도시하는 바와 같이, 콘덴서 칩(20a 및 20b)은, 각각 내부 전극층(26)과 유전체층(28)이 Y축 방향을 따라서 적층되어 있는 소자 본체를 갖고, 소자 본체의 X축 방향(길이 방향)으로 서로 대항하는 제1 및 제2 단부면(21, 23)에는, 각각 제1 및 제2 단자 전극(22, 24)이 형성되어 있고, 적층 방향으로 인접하는 어느 내부 전극층(26)에 접속되어 있다.

콘덴서 칩(20a 및 20b)에 있어서의 유전체층(28)의 재질은, 특별히 한정되지 않고, 예를 들어 티타늄산칼슘, 티타늄산스트론튬, 티타늄산바륨 또는 이들의 혼합물 등의 유전체 재료로 구성된다. 각 유전체층(28)의 두께는, 특별히 한정되지 않지만, 1㎛ 내지 수백㎛인 것이 일반적이다. 본 실시 형태에서는, 각 유전체층(28)의 두께는, 바람직하게는 1.0 내지 5.0㎛이다.

내부 전극층(26)에 함유되는 도전체 재료는 특별히 한정되지 않지만, 유전체층(28)의 구성 재료가 내환원성을 갖는 경우에는, 비교적 저렴한 비금속을 사용할 수 있다. 비금속으로는, Ni 또는 Ni 합금이 바람직하다. Ni 합금으로는, Mn, Cr, Co 및 Al로부터 선택되는 1종 이상의 원소와 Ni의 합금이 바람직하고, 합금 중의 Ni 함유량은 95중량％ 이상인 것이 바람직하다. 또한, Ni 또는 Ni 합금 중에는, P 등의 각종 미량 성분이 0.1중량％ 정도 이하 포함되어 있어도 된다. 또한, 내부 전극층(26)은, 시판되고 있는 전극용 페이스트를 사용하여 형성해도 된다. 내부 전극층(26)의 두께는 용도 등에 따라 적절하게 결정하면 된다.

제1 및 제2 단자 전극(22, 24)의 재질도 특별히 한정되지 않고 통상 구리나 구리 합금, 니켈이나 니켈 합금 등이 사용되지만, 은이나 은과 팔라듐의 합금 등도 사용할 수 있다. 단자 전극(22, 24)의 두께도 특별히 한정되지 않지만, 통상 10 내지 50㎛정도이다. 또한, 제1 및 제2 단자 전극(22, 24)의 표면에는, Ni, Cu, Sn 등으로부터 선택되는 적어도 1종의 금속 피막이 형성되어 있어도 된다.

콘덴서 칩(20a 및 20b)의 형상이나 사이즈는, 목적이나 용도에 따라 적절하게 결정하면 된다. 콘덴서 칩(20a 및 20b)은, 예를 들어 세로(도 2a에 도시하는 X축 치수) 1.0 내지 6.5㎜×가로(도 2a에 도시하는 Z축 치수) 0.5 내지 5.5㎜×두께(도 2a에 도시하는 Z축 치수) 0.3 내지 3.5㎜ 정도이다. 복수의 콘덴서 칩(20a 및 20b)의 각각에 대해, 서로 크기나 형상이 상이해도 상관없다. 또한, 도면에 있어서, X축과 Y축과 Z축은, 서로 수직이다.

도 1 및 도 2b에 도시하는 바와 같이, 본 실시 형태에서는, 절연 케이스(60)는, 직육면체 형상의 케이스로 구성되고, Z축의 상측 방향을 향하여 개구되는 복수의 수용 오목부(62a, 62b)를 둘러싸는 외벽(61)과 저벽(63)을 갖고 있다. Y축 방향으로 인접하는 수용 오목부(62a, 62b)는, 칸막이벽(64)에 의해 대부분이 칸막이되어 있지만, 칸막이벽(64)에 마련된 연결 홈(65)에 의해, 서로 연통되어 있다.

연결 홈(65)은, 각 수용 오목부(62a, 62b)에 있어서의 X축 방향에 있어서의 일방측의 내벽면을 따라 형성되어 있다. 연결 홈(65)을 통하여, 공통 금속 단자(50)의 내측 전극부(52)가 각 수용 오목부(62a, 62b)를 걸치도록 내벽면을 따라 수용 오목부(62a, 62b)의 내부에 장착되어 있다.

본 실시 형태에서는, 연결 홈(65)의 X축 방향의 폭은, 공통 금속 단자(50)의 내측 전극부(52)가 삽입되어 고정될 수 있는 정도의 폭이다. 또한, 연결 홈(65)의 Z축 방향의 깊이는, 각 수용 오목부(62a, 62b)의 Z축 방향의 깊이와 동일 정도이다. 본 실시 형태에서는, 공통 금속 단자(50)는, 연결 홈(65)을 통하여, 수용 오목부(62a, 62b)의 내부에 삽입되는 내측 전극부(52)만으로 구성되고, 내측 전극부(52)는, 직사각형의 평판으로 구성되어 있다. 내측 전극부(52)는, 도 2a에 도시하는 바와 같이, 양쪽의 콘덴서 칩(20a, 20b)의 제2 단자 전극(24, 24)에 접촉하여 전기적으로 접속되어 있다.

도 2b에 도시하는 바와 같이, 본 실시 형태에서는, 절연 케이스(60)의 각 수용 오목부(62a, 62b)의 개구면은, Z축 방향의 상면만이며, 각 수용 오목부(62a, 62b)의 외벽(61)과 저벽(63)에는, 케이스(60)의 외부와 통하는 구멍, 절결, 홈 또는 개구가 전혀 형성되어 있지 않다. 절연 케이스(60)의 각 수용 오목부(62a, 62b)의 개구면을 따라, 케이스(60)에는, 개구 에지면(66)이, 외벽(61)의 Z축 방향의 상면에 구비되어 있다. 본 실시 형태에서는, 개구 에지면(66)은, 칸막이벽(64)의 Z축 방향의 상면에 대해 단차가 없는 면이지만, 상이해도 된다.

도 1 및 도 2a에 도시하는 바와 같이, 제1 개별 금속 단자(30)는, 절연 케이스(60)의 한쪽 수용 오목부(62a)의 X축 방향의 다른 쪽 내측벽을 따라 삽입되는 내측 전극부(32)를 갖는다. 내측 전극부(32)는, 도 3에 도시하는 바와 같이, Y축 방향의 한쪽 콘덴서 칩(20a)의 제1 단자 전극(22)에 접촉하여 전기적으로 접속된다. 내측 전극부(32)에 연속하여 개구 에지면(66)을 따라 개구 에지 전극부(34)가 형성되어 있다.

또한, 개구 에지 전극부(34)에 연속하여 절연 케이스(60)의 외벽(61)의 외측면(외측벽)을 따라 측면 전극부(36)가 개구 에지 전극부(34)와 일체로 형성되어 있다. 본 실시 형태에서는, 측면 전극부(36)는, 외벽(61)의 외측면을 따라서 Z축 방향으로 연장되도록 형성되어 있다. 또한, 도 4에 도시하는 바와 같이, 측면 전극부(36)는, 외벽(61)의 외벽면에 접촉하고 있을 필요는 없고, 외벽(61)의 외벽면에 소정의 간극으로 평행하게 배치해도 된다. 또한, 개구 에지 전극부(34)는, 외벽의 개구 에지면(66)에 접촉하고 있는 것이 바람직하지만, 다소의 간극이 있어도 된다.

도 1 및 도 2a에 도시하는 바와 같이, 제2 개별 금속 단자(40)는, 절연 케이스(60)의 다른 쪽 수용 오목부(62b)의 X축 방향의 다른 쪽 내측벽을 따라 삽입되는 내측 전극부(42)를 갖는다. 내측 전극부(42)는, 도 3에 도시하는 바와 같이, Y축 방향의 다른 쪽 콘덴서 칩(20b)의 제1 단자 전극(22)에 접촉하여 전기적으로 접속된다. 내측 전극부(42)에 연속하여 개구 에지면(66)을 따라 개구 에지 전극부(44)가 형성되어 있다.

또한, 개구 에지 전극부(44)에 연속하여 절연 케이스(60)의 외벽(61)의 외측면을 따라서 측면 전극부(46)가 개구 에지 전극부(44)와 일체로 형성되어 있다. 본 실시 형태에서는, 측면 전극부(46)는, 외벽(61)의 외측면을 따라서 Z축 방향으로 연장되도록 형성되어 있다.

또한, 측면 전극부(46)는, 측면 전극부(36)와 마찬가지로, 외벽(61)의 외벽면에 접촉하고 있을 필요는 없고, 외벽(61)의 외벽면에 소정의 간극으로 평행하게 배치해도 된다. 또한, 개구 에지 전극부(44)는, 외벽의 개구 에지면(66)에 접촉하고 있는 것이 바람직하지만, 다소의 간극이 있어도 된다. 제1 개별 금속 단자(30)와 제2 개별 금속 단자(40)는, 절연 케이스(60)에 대해, Y축 방향으로 소정 간격(칸막이벽(64)의 Y축 방향의 두께에 대응)으로 이격하여 장착되어 절연된다.

본 실시 형태에서는, 각 수용 오목부(62a, 62b)의 X축 방향의 길이는, 절연 케이스(60)에 단자(30, 40, 50)가 장착된 상태로, 각 콘덴서 칩(20a, 20b)의 단자 전극(22, 24)이 내측 전극부(32, 42, 52)에 압접되도록 결정된다. 또한, 각 단자(30, 40, 50)의 내측 전극부(32, 42, 52)와 수용 오목부(62a, 62b)의 내벽면 사이에, 탄력성 시트를 개재시켜, 탄력성 시트의 변형에 의해, 각 콘덴서 칩(20a, 20b)의 단자 전극(22, 24)이 내측 전극부(32, 42, 52)에 압접되도록 해도 된다.

또한, 각 수용 오목부(62a, 62b)의 Y축 방향의 폭은, 콘덴서 칩(20a, 20b)이 각 수용 오목부(62a, 62b)의 내부에 들어갈 수 있도록 결정되어 있다. 또한, 각 수용 오목부(62a, 62b)의 Z축 방향의 깊이는, 각 수용 오목부(62a, 62b)의 내부에 콘덴서 칩(20a, 20b)을 수용한 경우에, 칩(20a, 20b)의 Z축 방향의 상단이, 개구 에지면(66)으로부터 Z축 방향의 상부로 튀어 나오지 않도록 결정된다. 단, 칩(20a, 20b)의 Z축 방향의 상단은, 개구 에지면(66)으로부터 Z축 방향의 상부에 다소 튀어나오도록 해도 된다. 절연 케이스(60)는, 세라믹, 유리 또는 합성 수지 등의 절연체로 구성되어 있고, 절연체는 난연성의 재료로 구성되어 있어도 된다.

본 실시 형태에서는, 콘덴서 칩(20a 및 20b)을 수용 오목부(62a, 62b) 내에 용이하게 수용하는 것이 가능하게 되어 있다. 이와 같이, 수용 오목부(62a, 62b) 내에 콘덴서 칩(20a 및 20b)을 수용함으로써, 콘덴서 칩(20a 및 20b)을 충격 등으로부터 유효하게 보호할 수 있다.

본 실시 형태에서는, 도 2a에 도시하는 바와 같이, 공통 금속 단자(50)는, 금속 단자(30, 40)과 대향하는 위치에서, 다른 콘덴서 칩(20a, 20b)의 제2 단자 전극(24, 24)끼리를 접속한다. 제1 개별 금속 단자(30) 및 제2 개별 금속 단자(40)는, 다른 콘덴서 칩(20a, 20b)의 제1 개별 금속 단자(22, 22)에 각각 접속되어 있다. 그 결과, 제1 개별 금속 단자(30)와 제2 개별 금속 단자(40) 사이에서는, 콘덴서 칩(20a, 20b)이 직렬로 접속되어 있다.

제1 개별 금속 단자(30) 및 제2 개별 금속 단자(40)는, 동일한 구성을 갖고, 각각 1매의 도전성 판편(예를 들어, 금속판)을 대략 C자 형상으로 절곡 성형하여 형성된다. 금속판의 판 두께로는, 특별히 한정되지 않지만, 바람직하게는 0.01 내지 2.0㎜ 정도이다. 공통 금속 단자(50)를 구성하는 금속판의 두께도, 제1 개별 금속 단자(30) 및 제2 개별 금속 단자(40)와 동일 정도이다.

이하에, 전자 부품(10)의 제조 방법에 대해 설명한다.

각 콘덴서 칩(20a 및 20b)은, 일반적인 적층 세라믹 콘덴서의 제조 방법에 의해 제조된다.

제1 개별 금속 단자(30)의 제조에서는, 먼저, 평판형의 금속 판재를 준비한다. 금속 판재의 재질은, 도전성을 갖는 금속 재료라면 특별히 한정되지 않고, 예를 들어 철, 니켈, 구리, 은 등 또는 이들을 포함하는 합금을 사용할 수 있다. 다음에, 금속 판재를 기계 가공함으로써, 내측 전극부(32), 개구 에지 전극부(34) 및 측면 전극부(36)의 형상을 부여한 중간 부재를 얻는다.

다음에, 기계 가공에 의해 형성된 중간 부재의 표면에, 도금에 의한 금속 피막을 형성함으로써, 제1 개별 금속 단자(30)를 얻는다. 도금에 사용되는 재료로서는, 특별히 한정되지 않지만, 예를 들어 Ni, Sn, Cu 등을 들 수 있다. 또한, 제1 개별 금속 단자(30)의 제조에서는, 띠형으로 연속되는 금속 판재로부터, 복수의 제1 개별 금속 단자(30)가, 서로 연결된 상태로 형성되어도 된다. 제2 개별 금속 단자(40)의 제조 방법도, 제1 개별 금속 단자(30)와 마찬가지이다.

공통 금속 단자(50)의 제조 방법에서는, 전술한 금속 판재를 기계 가공함으로써, 공통 금속 단자(50)의 형상을 부여한 중간 부재를 얻고, 여기에 도금에 의한 금속 피막을 형성하면 된다. 절연 케이스(60)는, 예를 들어 사출 성형에 의해 제조할 수 있다.

상술한 바와 같이 하여 얻어진 제1 개별 금속 단자(30), 제2 개별 금속 단자(40) 및 공통 금속 단자(50)를, 절연 케이스(60)에 장착한다. 금속 단자(30, 40)는, 각각의 내측 전극부(32, 42)를, 각각 절연 케이스(60)의 수용 오목부(62a, 62b)의 X축 방향의 편측에 형성되어 있는 내벽면을 따라 삽입함으로써, 절연 케이스(60)에 장착할 수 있다. 또한, 공통 금속 단자(50)는, 그의 내측 전극부(52)를 연결 홈(65)을 따라서, 수용 오목부(62a, 62b)의 내벽면을 따라 삽입함으로써, 절연 케이스(60)에 장착할 수 있다.

마지막으로, 각각의 수용 오목부(62a, 62b)의 내부에, 콘덴서 칩(20a, 20b)을 개구부 상측으로부터 삽입하는 것만으로, 도 1에 도시하는 전자 부품(10)을 제조할 수 있다.

본 실시 형태에 관한 전자 부품(10)에서는, 전자 부품(10)을 조립하는 경우에는, 절연 케이스(60)의 일면에만 형성된 개구면으로부터 복수의 콘덴서 칩(20a, 20b)을 수용 오목부(62a, 62b)의 내부에 수용만 하면 된다. 또한, 공통 금속 단자(50)의 내측 접속부(52)를 절연 케이스(60)의 내측벽을 따라 장착함으로써, 콘덴서 칩(20a, 20b)의 직렬 접속도 용이하게 실현할 수 있다.

또한, 공통 금속 단자(50)를 사용하지 않고, 각각의 수용 오목부(62a, 62b)의 X축 방향의 양 내벽면에, 동일한 개별 금속 단자(30, 40)를 장착함으로써, 콘덴서 칩(20a, 20b)의 병렬 접속도 가능해진다.

또한, 본 실시 형태의 전자 부품(10)에서는, 개별 금속 단자(30, 40)의 개구 에지 전극부(34, 44)와 측면 전극부(36, 46)가, 절연 케이스(60)의 외부로 인출된다. 이 때문에, 케이스(60)의 수용 오목부(62a, 62b)를 구성하는 내벽면에 관통 구멍 등을 마련할 필요가 없다. 그 때문에, 콘덴서 칩(20a, 20b)이 수용되어 있는 케이스(60)의 수용 오목부(62a, 62b)의 내부에 용융 수지를 충전해도, 수지가 관통 구멍 등으로부터 비어져 나오는 것을 유효하게 방지할 수 있다. 즉, 본 실시 형태에서는, 각 수용 오목부(62a, 62b)를 수지의 충전 공간으로도 사용할 수 있다.

또한, 본 실시 형태의 전자 부품(10)에서는, 도 5a 및 도 5b에 도시하는 바와 같이, 절연 케이스(60)의 외부에 노출되어 있는 개별 금속 단자(30, 40)의 측면 전극부(36, 46)를, 실장용 전극면으로서 사용할 수 있다. 특히, 측면 전극부(36, 46)를 실장용 전극면으로서 사용함으로써, 회로 기판(외부 회로)(70)의 개별 회로 패턴(72, 72)에 대한 전자 부품(10)의 고착 강도를 향상시킬 수 있다.

회로 기판(외부 회로)(70)의 개별 회로 패턴(72, 72)과, 전자 부품(10)의 측면 전극부(36, 46)는, 예를 들어 땜납(80) 등에 의해 접속할 수 있지만, 땜납(80) 이외의 접속 부재로 접속해도 된다. 땜납(80) 이외의 접속 부재로서는, 예를 들어 도전성 접착제, 이방 도전성 테이프 등이 예시된다. 또한, 측면 전극부(36, 46)와 케이스(60)의 측벽 외면의 사이에 간극 등을 형성함으로써, 전자 부품(10)의 공진 등을 억제하는 것이 용이해진다.

또한, 도 5a 및 도 5b에 도시하는 바와 같이, 회로 기판(외부 회로)(70)의 개별 회로 패턴(72, 72)과, 전자 부품(10)의 측면 전극부(36, 46)를 접속하기 위해서는, 회로 기판(70)의 표면을, X축에 대략 수직으로 배치한다.

본 실시 형태에서는, 도 5c에 도시하는 바와 같이, 복수의 전자 부품(10)의 절연 케이스(60)끼리를 배열하여 배치함으로써, 다른 절연 케이스(60)의 개별 금속 단자(30, 40)끼리를, 회로 기판(70)의 공통 회로 패턴(74)으로 서로 접속할 수도 있다. 이 경우에는, 합계 4개의 콘덴서 칩(20a, 20b, 20a, 20b)을 직렬로 접속할 수도 있다. 즉, 전자 부품(10)의 실장 자유도도 향상된다. 또한, 본 실시 형태의 전자 부품(10)은, 비교적 콤팩트하다. 또한, 회로 기판(70)의 공통 회로 패턴(74)으로 접속하는 대신, 제1 개별 금속 단자(30)와 제2 개별 금속 단자(40)를 외부 도체 등으로 접속하는 것으로도, 4개의 직렬 회로가 되는 콘덴서를 구성할 수 있다.

또한 본 실시 형태에서는, 도 1에 도시하는 바와 같이, 수용 오목부(62a, 62b)에는, 인접하는 콘덴서 칩(20a, 20b)을 칸막이하는 칸막이벽(64)이 구비되어 있기 때문에, 콘덴서 칩(20a, 20b)의 장착이 용이해짐과 함께, 인접하는 콘덴서 칩(20a, 20b)의 절연이 용이해진다. 또한, 칸막이벽(64)에는, 연결 홈(65)이 형성되어 있다는 점에서, 공통 금속 단자(50)의 내측 전극부(52)를 수용 오목부(62a, 62b)의 내부에 용이하게 삽입하는 것이 가능하다.

또한 본 실시 형태에서는, 예를 들어 도 5b에 도시하는 바와 같이, 개별 금속 단자(30, 40)의 적어도 내측 전극부(32, 42)의 표면에, 땜납 부착 방지 처리가 이루어져 있는 것이 바람직하다. 이와 같이 구성함으로써, 땜납(80)이 콘덴서 칩(20a, 20b)의 단자 전극(22) 부근까지 들어가는 것을 억제하여, 소위 땜납 브리지를 유효하게 방지할 수 있다.

또한, 측면 전극부(36, 46)의 표면은, 땜납 부착 방지 처리는 이루어져 있지 않고, 오히려 땜납(80)이 부착되기 쉬운 표면 처리(피막 형성을 포함함)가 실시되어 있다. 개구 에지 전극부(34, 44)의 표면에 관해서는, 케이스 바이 케이스이며, 땜납 부착 방지 처리를 행함으로써, 땜납의 기어오름을 억제할 수 있지만, 땜납(80)에 의한 고정을 중시하는 경우에는, 땜납 부착 방지 처리는 하지 않아도 된다. 땜납 부착 방지 처리로서는, 땜납(80)이 부착되기 쉬운 주석 도금막 등의 박리 처리 등이 예시된다.

또한, 본 실시 형태에 관한 전자 부품(10)에서는, 땜납을 사용하지 않고, 금속 단자(30, 40, 50)와 콘덴서 칩(20a, 20b)의 접속을 행하는 것이 가능하다. 이 때문에, 금속 단자의 재료로서 구리나 구리 합금 등을 사용하는 것이 가능해지고, ESR(등가 직렬 저항)을 저감할 수 있다. 또한, 땜납을 사용하지 않으므로, 열 팽창 차 등에 의해 콘덴서 칩에 크랙 등이 생길 우려를 저감할 수 있다.

또한, 개구 에지 전극부(34, 44)를, 개별 회로 패턴(72), 또는, 공통 회로 패턴(74)에 실장해도 된다. 이 경우, 케이스(60)의 개구면이 실장면측에 배치되므로, 케이스(60)가 보호 커버로서의 역할을 할 수 있다.

제2 실시 형태

도 6a 내지 도 6c에 도시하는 실시 형태에 관한 전자 부품(10a)은, 이하에 도시하는 점을 제외하고, 제1 실시 형태에 관한 전자 부품(10)과 마찬가지의 구성을 갖고, 마찬가지의 작용 효과를 발휘한다. 도 6a 내지 도 6c에 있어서, 제1 실시 형태의 전자 부품(10)에 있어서의 각 부재와 공통되는 부재에는, 공통된 부호를 부여하고, 그 설명은 일부 생략한다.

본 실시 형태의 전자 부품(10a)에서는, 개별 금속 단자(30a, 40a)는, 측면 전극부(36, 46)에 연속하여 개구 에지면(66)과 반대측에 위치하는 절연 케이스(60)의 반(反)개구면(저면)(68)을 따라 형성되어 있는 반개구 전극부(38, 48)를, 더 갖는다.

또한, 공통 금속 단자(50a)에 관해서는, 내측 전극부(52)에 연속하여 개구 에지면(66)을 따라 형성되어 있는 개구 에지 전극부(54)과, 개구 에지 전극부(54)에 연속하여 절연 케이스(60)의 외측면을 따라 형성되어 있는 측면 전극부(56)를, 더 구비한다. 또한, 이 공통 금속 단자(50a)는, 측면 전극부(56)에 연속하여 개구 에지면(66)과 반대측에 위치하는 케이스의 반(反)개구면(68)을 따라 형성되어 있는 반개구 전극부(58)를, 더 갖는다.

본 실시 형태의 전자 부품(10a)에서는, 도 6a에 도시하는 바와 같이, 반개구 전극부(38, 48, 58)를 실장용 전극면으로서 사용하는 것도 가능해진다. 즉, 반개구 전극부(38, 48, 58)를, 땜납(80)을 통하여, 회로 기판(70)의 개별 회로 패턴(72, 72a) 등에, 각각 접속할 수도 있다. 또한, 공통 금속 단자(50a)가 접속하는 개별 회로 패턴(72a)은, 다른 회로 패턴과는 접속되지 않는 플로팅 패턴이어도 된다.

또한, 도 6a에서 도시하는 바와 같이, 공통 금속 단자(50a)가 접속하는 개별 회로 패턴(72a)이, 다른 회로 패턴과 접속되는 경우, 병렬 회로로 되는 2개의 콘덴서를 구성할 수 있다. 한편, 공통 금속 단자(50a)가 접속하는 개별 회로 패턴(72a)이, 다른 회로 패턴과 접속되지 않는 플로팅 패턴의 경우, 직렬 회로로 되는 2개의 콘덴서를 구성할 수 있다. 또한, 개별 금속 단자(30a, 40a)의 반개구 전극부(38, 48)와, 공통 금속 단자(50a)의 반개구 전극부(58)가, 개별 회로 패턴(72, 72a)과 접속함으로써, 전자 부품(10a)과 회로 기판(70)의 실장 강도를 향상시킬 수 있다. 또한 공진을 방지할 수도 있다.

또한, 도 6b에 도시하는 바와 같이, 본 실시 형태의 전자 부품(10a)은, Z축 방향으로 복수로 적층하여 배치하여 접속해도 된다. 이 경우에는, 상측에 적층된 전자 부품(10a)의 금속 단자(30a, 40a, 50a)의 반개구 전극부(38, 48, 58)가, 하측에 배치된 전자 부품(10a)의 금속 단자(30a, 40a, 50a)의 개구 에지 전극부(34, 44, 54)에 접속되는 것이 바람직하다. 접속을 위한 방법으로는, 특별히 한정되지 않고, 도전성 접착제, 레이저 용접, 땜납 등에 의한 방법이 생각된다.

또한, 도 6b에서 도시되는 바와 같이, 공통 금속 단자(50a)가 접속하는 개별 회로 패턴(72)이, 다른 회로 패턴과 접속되는 경우, 4개의 콘덴서를 4 병렬 회로로 할 수 있다. 한편, 공통 금속 단자(50a)가 접속하는 개별 회로 패턴(72a)이, 다른 회로 패턴과 접속되지 않는 플로팅 패턴의 경우, 4개의 콘덴서를 2 직렬 2 병렬 회로로 할 수 있다.

또한, 도 6c에서 도시되는 본 실시 형태의 전자 부품(10a)에서는, 절연 케이스(60)의 개구면을 Z축 방향의 하측을 향해서, 금속 단자(30a, 40a, 50a)의 개구 에지 전극부(34, 44, 54)를, 회로 기판(70)의 회로 패턴(72)에 땜납 등으로 접속해도 된다. 본 실시 형태의 전자 부품(10a)에서는, 회로 기판 등에 대한 실장 시의 베리에이션을 증가시킬 수 있다. 또한, 케이스(60)의 개구면이 실장면측에 배치되므로, 케이스(60)가 보호 커버로서의 역할을 할 수 있다. 또한, 개별 금속 단자(30a, 40a)의 개구 전극부(34, 44)와 공통 금속 단자(50a)의 개구 에지 전극부(54)가, 개별 회로 패턴(72, 72a)과 접속함으로써, 전자 부품(10a)과 회로 기판(70)의 실장 강도를 향상시킬 수 있다. 또한 공진을 방지할 수도 있다.

제3 실시 형태

도 7 내지 도 11에 도시하는 실시 형태에 관한 전자 부품(10b)은, 이하에 도시하는 점을 제외하고, 상술한 실시 형태의 전자 부품(10 또는 10a)과 마찬가지의 구성을 갖고, 마찬가지의 작용 효과를 발휘한다. 도 7 내지 도 11에 있어서, 상술한 실시 형태의 전자 부품(10 또는 10a)에 있어서의 각 부재와 공통되는 부재에는, 공통된 부호를 부여하고, 그 설명은 일부 생략한다.

본 실시 형태의 전자 부품(10b)에서는, 도 8b에 도시하는 바와 같이, 절연 케이스(60a)는, 칸막이벽(64)에 의해 분리된 복수의 수용 오목부(62a, 62b)를 갖는다. 연결 홈(65)의 Z축 방향의 홈 깊이는, 전술한 실시 형태의 연결 홈(65)의 홈 깊이보다도 얕게 형성되어 있고, 저벽(63)이, 복수의 수용 오목부(62a, 62b)별로 분리하여 형성되어 있다. 또한, 연결 홈(65)과 X축 방향의 반대측에 위치하는 각 수용 오목부(62a, 62b)의 개구면의 구석부에는, 각각 걸림 결합 볼록부(67)가 형성되어 있다.

도 8c에 도시하는 바와 같이, 공통 금속 단자(50b)는, 1쌍의 내측 전극부(52)를 갖는다. 이들은, Z축 방향으로 연장되는 슬릿(53)에 의해 분리되고, 연결편(525) 및 개구 에지 전극부(54)에 의해 연결되어 있다. 개구 에지 전극부(54)에는, 측면 전극부(56)가 연속하여 형성되어 있다. 각 내측 전극부(52)는, 도 8b에 도시하는 수용 홈(62a, 62b)의 연결 홈(65)이 형성되어 있는 측의 X축 방향의 내벽면에 삽입되고, 도 8c에 도시하는 연결편(525)은, 도 8b에 도시하는 연결 홈(65)에 걸림 결합된다.

또한, 본 실시 형태에서는, 도 8d에 도시하는 바와 같이, 개별 금속 단자(30b(40b))가, 도 8b에 도시하는 절연 케이스(60a)의 수용 오목부(62a(62b))의 X축 방향의 한쪽 내측벽을 따라 삽입되는 내측 전극부(32(42))를 갖는다. 본 실시 형태에서는, 이 내측 전극부(32(42))에 있어서의 개구 에지 전극부(34(44))의 근방에는, 폭 방향(Y축 방향)을 따라 가늘고 긴 관통 구멍(322(422))이 형성되어 있다.

관통 구멍(322(422))을 형성함으로써, 개구 에지 전극부(34(36))를, 도 11에 도시하는 바와 같이, 회로 기판(70) 등에 땜납(80) 등으로 접속할 때에 내측 전극부(32(42))의 방향으로의 땜납 오름을 관통 구멍(322(422))으로 방지할 수 있다. 즉, 소위 땜납 브리지를 유효하게 방지할 수 있다.

또한, 본 실시 형태에서는, 내측 전극부(32(42))의 개구 에지 전극부(34(44)) 근방에는, 폭 방향(Y축 방향)을 따라 외측으로 돌출되는 걸림 결합편(324(424))이 양측에 형성되어 있어도 된다. 이들 걸림 결합편(324(424))은, 도 8b에 도시하는 절연 케이스(60a)의 수용 오목부(62a(62b))의 X축 방향의 한쪽 내벽면의 Y축 방향의 양측에 형성되어 있는 걸림 결합 볼록부(67)에, 각각 걸림 결합 가능하게 되어 있다. 걸림 결합 볼록부(67)는, 개구 에지면(66)과 단차가 없도록 형성되어 있는 것이 바람직하다.

도 8d에 도시하는 개별 금속 단자(30b, 40b)의 내측 전극부(32, 42)를 도 8b에 도시하는 절연 케이스(60a)의 내부에 삽입하는 것만으로, 원 터치식으로 걸림 결합 볼록부(67)에 걸림 결합편(324, 424)이 걸림 결합되어, 절연 케이스(60a)에 대한 단자(30b, 40b)의 위치 결정과 견고한 고정을 용이하게 행할 수 있다.

본 실시 형태에서는, 도 8d에 도시하는 바와 같이, 내측 전극부(32, 42)에는, 도 9에 도시하는 콘덴서 칩(20a, 20b)을 향하여 스프링력으로 압박되는 만곡부(320(420))가 구비되어 있다. 또한, 도 10은, 콘덴서 칩(20a)을 향하여 스프링력으로 압박되는 만곡부(320)를 도시하고 있다. 이와 같이 구성함으로써, 내측 전극부(32(42))와 제1 단자 전극(22)가 압접 상태로 접속됨과 함께, 공통 금속 단자(50b)의 내측 전극부(52)와 제2 단자 전극(24)가 압접 상태로 접속된다. 그 때문에, 이들을 땜납이나 도전성 접착제 등의 접속 부재로 접속할 필요가 없어진다.

땜납을 사용하지 않고 금속 단자(30b, 40b, 50b)와 단자 전극(22, 24)을 접속할 수 있기 때문에, 단자(30b, 40b, 50b)의 재료로서 구리나 구리 합금 등을 사용하는 것이 가능해지고, ESR(등가 직렬 저항)을 저감할 수 있다. 또한, 땜납을 사용하지 않으므로, 열 팽창 차 등에 의해 콘덴서 칩(20a, 20b)에 크랙 등이 생길 우려를 저감할 수 있다.

본 실시 형태에서는, 예를 들어 도 11에 도시하는 바와 같이, 개별 금속 단자(30b, 40b)의 개구 전극부(34, 44)와 공통 금속 단자(50b)의 개구 에지 전극부(54)가, 개별 회로 패턴(72, 72a)과 접속함으로써, 전자 부품(10b)과 회로 기판(70)의 실장 강도를 향상시킬 수 있다. 또한 공진을 방지할 수도 있다.

또한, 실장된 공통 금속 단자(50b)가 다른 회로 패턴과 접속되어 있는 경우에는, 2 병렬의 콘덴서 회로를 구성할 수 있다. 한편, 실장된 공통 금속 단자(50b)가, 다른 회로 패턴과 접속되지 않은 경우(플로팅 패턴의 경우)에는, 2 직렬의 콘덴서 회로를 구성할 수 있다. 또한, 케이스(60)의 개구면이 실장면측에 배치되므로, 케이스(60)가 보호 커버로서의 역할을 할 수 있다.

제4 실시 형태

도 12 내지 도 13c에 도시하는 실시 형태에 관한 전자 부품(10c)은, 이하에 도시하는 점을 제외하고, 상술한 실시 형태의 전자 부품(10, 10a 또는 10b)과 마찬가지의 구성을 갖고, 마찬가지의 작용 효과를 발휘한다. 도 12 내지 도 13c에 있어서, 상술한 실시 형태의 전자 부품(10, 10a 또는 10b))에 있어서의 각 부재와 공통되는 부재에는, 공통된 부호를 부여하고, 그 설명은 일부 생략한다.

본 실시 형태의 전자 부품(10c)에서는, 도 13c에 도시하는 바와 같이, 절연 케이스(60b)는, 복수의 칸막이벽(64)에 의해 분리된 복수의 수용 오목부(62a 내지 62c)를 갖는다. 각 칸막이벽(64)에는, 연결 홈(65)이 X축 방향을 따라서 번갈아 연결 홈(65)이 형성되어 있다. 각 연결 홈(65)의 Z축 방향의 홈 깊이는, 제3 실시 형태의 연결 홈(65)의 홈 깊이와 동등하다. 각 수용 오목부(62a 내지 62c)의 저벽(63)은, 복수의 수용 오목부(62a 내지 62c)별로 분리하여 형성되어 있다. 또한, 본 실시 형태에서는, 절연 케이스(60b)의 X축 방향의 일방측에서는, 연결 홈(65)이 있는 위치를 제외하고, 각 수용 오목부(62a 내지 62c)의 개구면의 구석부에는, 각각 걸림 결합 볼록부(67)가 형성되어 있다.

도 12에 도시하는 바와 같이, 본 실시 형태에서는, 2개의 공통 금속 단자(50c, 50d)와, 2개의 개별 금속 단자(30c, 40c)가 절연 케이스(60b)에 마련된다. 한쪽 공통 금속 단자(50c)는, 도 13b에 도시하는 바와 같이, 1쌍의 내측 전극부(52)를 갖는다. 이들은, Z축 방향으로 연장되는 슬릿(53)에 의해 분리되고, 연결편(525) 및 개구 에지 전극부(54)에 의해 연결되어 있다. 개구 에지 전극부(54)에는, 측면 전극부(56)가 연속하여 형성되어 있다. 각 내측 전극부(52)는, 도 13c에 도시하는 수용 홈(62b, 62c)의 연결 홈(65)이 형성되어 있는 측의 X축 방향의 내벽면에 삽입되고, 도 13b에 도시하는 연결편(525)은, 도 13c에 도시하는 연결 홈(65)에 걸림 결합된다.

다른 쪽 공통 금속 단자(50d)는, 도 13a에 도시하는 바와 같이, 1쌍의 내측 전극부(52)를 갖는다. 이들은, Z축 방향으로 연장되는 슬릿(53)에 의해 분리되고, 연결편(525) 및 개구 에지 전극부(54)에 의해 연결되어 있다.

개구 에지 전극부(54)에는, 측면 전극부(56)가 연속하여 형성되어 있다. 각 내측 전극부(52)는, 도 13c에 도시하는 수용 홈(62b, 62c)의 연결 홈(65)이 형성되어 있는 측의 X축 방향의 내벽면에 삽입되고, 도 13b에 도시하는 연결편(525)은, 도 13c에 도시하는 연결 홈(65)에 걸림 결합된다.

본 실시 형태에서는, 도 13a에 도시하는 바와 같이, 각 내측 전극부(52)에 있어서의 개구 에지 전극부(54)의 근방에는, 슬릿(53)과는 Y축 방향의 반대측이고, 폭 방향(Y축 방향)을 따라 외측으로 돌출되는 걸림 결합편(524)이 양측에 형성되어 있다. 이들 걸림 결합편(524)은, 도 13c에 도시하는 절연 케이스(60b)의 수용 오목부(62a 및 62b)에 형성되어 있는 걸림 결합 볼록부(67)에, 각각 걸림 결합 가능하게 되어 있다. 걸림 결합 볼록부(67)는, 개구 에지면(66)과 단차가 없도록 형성되어 있는 것이 바람직하다.

도 13a에 도시하는 공통 금속 단자(50d)의 내측 전극부(52, 52)를 도 13c에 도시하는 절연 케이스(60b)의 내부에 삽입하는 것만으로, 원 터치식으로 걸림 결합 볼록부(67)에 걸림 결합편(524, 524)이 걸림 결합하여, 절연 케이스(60b)에 대한 단자(50d)의 위치 결정과 견고한 고정을 용이하게 행할 수 있다.

본 실시 형태에서는, 도 13a에 도시하는 바와 같이, 내측 전극부(32, 52)에는, 도 12에 도시하는 콘덴서 칩(20a, 20b)을 향하여 스프링력으로 압박되는 만곡부(320, 520)가 구비되어 있다. 이와 같이 구성함으로써, 내측 전극부(32, 52)와 콘덴서 칩(20a, 20b)의 한쪽 단자 전극이 압접 상태로 접속된다. 또한, 동시에, 콘덴서 칩(20a, 20b)의 다른 쪽 단자 전극과, 개별 금속 단자(40c)의 내측 전극부 또는 공통 금속 단자(50c)의 한쪽 내측 전극부가 압접 상태로 접속된다. 그 때문에, 이들을 땜납이나 도전성 접착제 등의 접속 부재로 접속할 필요가 없어진다.

또한, 본 실시 형태에서는, 도 13a에 도시하는 바와 같이, 한쪽 개별 금속 단자(30c)가, 도 13c에 도시하는 절연 케이스(60b)의 수용 오목부(62c)의 X축 방향의 한쪽 내측벽을 따라 삽입되는 내측 전극부(32)를 갖는다. 또한, 도 13b에 도시하는 다른 쪽 개별 금속 단자(40c)는, 도 13c에 도시하는 절연 케이스(60b)의 수용 오목부(62a)의 X축 방향의 다른 쪽 내측벽을 따라 삽입되는 내측 전극부(42)를 갖는다.

본 실시 형태에서는, 각 개별 단자 전극(30c, 40c)의 내측 전극부(32, 42)에 있어서의 개구 에지 전극부(34, 44)의 근방에는, 폭 방향(Y축 방향)을 따라 가늘고 긴 관통 구멍(322, 422)이 각각 형성되어 있다.

관통 구멍(322, 422)을 형성함으로써, 개구 에지 전극부(34, 44)를, 회로 기판 등에 땜납 등으로 접속할 때에 내측 전극부(32, 42)의 방향으로의 땜납 오름을 관통 구멍(322, 422)으로 방지할 수 있다. 즉, 소위 땜납 브리지를 유효하게 방지할 수 있다.

또한, 본 실시 형태에서는, 한쪽 개별 금속 단자(30c)의 내측 전극부(32)의 개구 에지 전극부(34) 근방에는, 폭 방향(Y축 방향)을 따라 외측으로 돌출되는 걸림 결합편(324)이 양측에 형성되어 있다. 이들 걸림 결합편(324)은, 도 13c에 도시하는 절연 케이스(60b)의 수용 오목부(62c)의 X축 방향의 한쪽 내벽면의 Y축 방향의 양측에 형성되어 있는 걸림 결합 볼록부(67)에, 각각 걸림 결합 가능하게 되어 있다. 걸림 결합 볼록부(67)는, 개구 에지면(66)과 단차가 없도록 형성되어 있는 것이 바람직하다.

도 13a에 도시하는 개별 금속 단자(30c)의 내측 전극부(32)를 도 13c에 도시하는 절연 케이스(60b)의 내부에 삽입하는 것만으로, 원 터치식으로 걸림 결합 볼록부(67)에 걸림 결합편(324)이 걸림 결합되어, 절연 케이스(60b)에 대한 단자(30c)의 위치 결정과 견고한 고정을 용이하게 행할 수 있다.

본 실시 형태에서는, 도 13a에 도시하는 바와 같이, 내측 전극부(32)에는, 도 12에 도시하는 콘덴서 칩(20c)을 향하여 스프링력으로 압박되는 만곡부(320)가 구비되어 있다. 이와 같이 구성함으로써, 내측 전극부(32)와 도 12에 도시하는 콘덴서 칩(20c)의 한쪽 단자 전극이 압접 상태로 접속됨과 함께, 콘덴서 칩(20c)의 다른 쪽 단자 전극과 공통 금속 단자(50c)의 내측 전극부가 압접 상태로 접속된다. 그 때문에, 이들을 땜납이나 도전성 접착제 등의 접속 부재로 접속할 필요가 없어진다.

본 실시 형태에서는, 땜납을 사용하지 않고 금속 단자(30c, 40c, 50c, 50d)와 콘덴서 칩(20a 내지 20c)을 직렬로 접속할 수 있다. 이 때문에, 단자(30c, 40c, 50c, 50d)의 재료로서 구리나 구리 합금 등을 사용하는 것이 가능해지고, ESR(등가 직렬 저항)을 저감할 수 있다. 또한, 땜납을 사용하지 않으므로, 열 팽창 차 등에 의해 콘덴서 칩(20a 내지 20c)에 크랙 등이 생길 우려를 저감할 수 있다.

본 실시 형태에서는, 전자 부품(10c)은 개별 금속 단자(30c, 40c) 및 공통 금속 단자(50c, 50d)를 갖기 때문에, 적어도 개별 금속 단자(30c, 40c)를 회로 기판에 접속함으로써, 3개 또는 그 이상의 콘덴서 칩(20a 내지 20c)을 용이하게 직렬로 접속하는 것이 가능하다. 3개 이상의 콘덴서 칩(20a 내지 20c)을 직렬로 접속함으로써, 전자 부품(10)의 내전압을 높여, 전자 부품(10)이 탑재되는 전자 기기의 안전성의 향상에 기여할 수 있다.

제5 실시 형태

도 14 내지 도 16에 도시하는 실시 형태에 관한 전자 부품(10d)은, 이하에 도시하는 점을 제외하고, 상술한 실시 형태의 전자 부품(10, 10a, 10b 또는 10c)과 마찬가지의 구성을 갖고, 마찬가지의 작용 효과를 발휘한다. 도 14 내지 도 16에 있어서, 상술한 실시 형태의 전자 부품(10, 10a, 10b 또는 10c)에 있어서의 각 부재와 공통되는 부재에는, 공통된 부호를 부여하고, 그 설명은 일부 생략한다.

도 14에 도시하는 바와 같이, 본 실시 형태의 전자 부품(10d)은, 도 1 등에 도시하는 콘덴서 칩(20a, 20b)과 도 8d 등에 도시하는 개별 금속 단자(30b, 40b) 외에도, 중간 접속체(90)와 절연 케이스(60d)를 갖는다.

도 15b에 도시하는 바와 같이, 절연 케이스(60d)는, X축 방향으로 가늘고 긴 직육면체 형상의 케이스로 구성되어 있다. 절연 케이스(60d)는, 도 8b에 도시하는 걸림 결합 볼록부(67) 외에도, 외벽(61d)과, 수용 오목부(62d)와, 저벽(63d)과, 개구 에지면(66d)과, 걸림 결합 홈(69)을 갖는다. 외벽(61d), 저벽(63d) 및 개구 에지면(66d)은, 각각 도 2b에 도시하는 외벽(61), 저벽(63) 및 개구 에지면(66)보다도, X축 방향으로 가늘고 긴 형상을 갖는다.

도 15a 및 도 15b에 도시하는 바와 같이, 외벽(61d)에는 개별 금속 단자(30b, 40b)가 마련된다. 본 실시 형태에서는, 1쌍의 개별 금속 단자(30b, 40b)의 각각은, X축 방향(절연 케이스(60d)의 길이 방향)으로 대향하여 배치된다.

제1 개별 금속 단자(30b)는, 외벽(61d)의 X축 방향의 일단측에 위치하는 Y-Z 평면에 평행인 벽면에 장착된다. 제2 개별 금속 단자(40b)는, 외벽(61d)의 X축 방향의 타단측에 위치하는 Y-Z 평면에 평행인 벽면에 장착된다. 도 16에 도시하는 바와 같이, 개별 금속 단자(30b, 40b)의 내측 전극부(32, 42)에는 만곡부(320, 420)가 구비되어 있지만, 만곡부(320, 420)는 필수가 아니고, 생략해도 된다.

도 15b에 도시하는 바와 같이, 본 실시 형태에서는, 절연 케이스(60d)에는, 도 2b에 도시하는 칸막이부(64)가 구비되어 있지 않기 때문에, 동 도면에 도시하는 절연 케이스(60)와는 다르고, 절연 케이스(60d)가 갖는 수용 오목부(62d)의 수는 1개만으로 되어 있다. 수용 오목부(62d)에 후술하는 중간 접속체(90)가 개재 삽입됨으로써, 수용 오목부(62d)의 내부에는, X축 방향을 따라서 배치되는 2개의 수용 공간이 형성된다.

수용 오목부(62d)의 형상은, 절연 케이스(60d)의 전체 형상에 대응하여 X축 방향으로 가늘고 긴 형상으로 되어 있다. 도 15a 및 도 16에 도시하는 바와 같이, 수용 오목부(62d)의 내부에는, 콘덴서 칩(20a, 20b)이 수용된다.

본 실시 형태에서는, 콘덴서 칩(20a, 20b)은, 제1 개별 금속 단자(30b)와 제2 개별 금속 단자(40b) 사이에, 각각의 단부면(21, 23)끼리를 마주보게 하여 배치된다. 즉, 콘덴서 칩(20a, 20b)은, 수용 오목부(62d)의 내부에 있어서, X축 방향을 따라서 직렬로 배치된다.

수용 오목부(62d)의 크기는, 직렬로 배치된 콘덴서 칩(20a, 20b)을 수용 가능한 정도의 크기로 되어 있다. 수용 오목부(62d)의 X축 방향(길이 방향)의 폭은, 콘덴서 칩(20a, 20b) 각각의 X축 방향의 폭의 합보다도 크고, 절연 케이스(60d)에 단자(30b, 40b) 및 중간 접속체(50)가 장착된 상태에서, 각 콘덴서 칩(20a, 20b)의 단자 전극(22, 24)이, 내측 전극부(32, 42) 및 중간 접속체(50)에 압접되도록 결정된다.

수용 오목부(62d)의 개구면의 각 구석부(네 코너)에는, 각각 걸림 결합 볼록부(67)가 형성되어 있다. 각 걸림 결합 볼록부(67)에는, 도 15a에 도시하는 개별 금속 단자(30b, 40b)의 걸림 결합편(324, 424)이 걸림 결합(고정)된다.

도 15b에 도시하는 바와 같이, 외벽(61d)의 내벽면(내측면)에는, Z축 방향으로 연장되는 2개의 걸림 결합 홈(69)이 형성되어 있다. 각 걸림 결합 홈(69)은, 외벽(61d) 중, X-Z 평면에 평행인 벽면(X축 방향으로 가늘고 긴 벽면)의 내측에 형성되어 있고, 당해 벽면의 길이 방향의 도중 위치(X축 방향의 대략 중앙부)에 위치한다.

걸림 결합 홈(69)은, 외벽(61d)의 상단으로부터 하단에 걸쳐 연속적으로 형성되어 있고, 걸림 결합 홈(69)의 X축 방향의 폭 및 Y축 방향의 깊이는, 중간 접속체(90)가 삽입되어 고정될 수 있는 정도의 폭으로 되어 있다. 예를 들어, 걸림 결합 홈(69)의 X축 방향의 폭은, 중간 접속체(90)의 판 두께와 동일 정도, 또는 그것보다도 크다.

도 15a 및 도 16에 도시하는 바와 같이, 중간 접속체(90)는, 도전성을 갖는 직사각형의 평판으로 구성되고, 1쌍의 개별 금속 단자(30b, 40b) 각각의 사이에 배치된다. 중간 접속체(90)와 1쌍의 개별 금속 단자(30b, 40b)는 X축 방향을 따라서 배치되고, 중간 접속체(90)의 X축 방향의 양측에는, 콘덴서 칩(20a, 20b)이 배치된다.

중간 접속체(90)는, 인접하는(직렬로 배치된) 각 콘덴서 칩(20a, 20b)의 단자 전극(24, 24)끼리를 접속한다. 즉, 본 실시 형태에서는, 각 콘덴서 칩(20a, 20b)의 단자 전극(24, 24)은, 중간 접속체(90)를 통하여, 간접적으로 접속된다. 중간 접속체(90)는, 각 걸림 결합 홈(69)을 통해서, 수용 오목부(62d)의 내부에 삽입된다.

중간 접속체(90)는, X축 방향의 일방측을 향하는 제1 접속면(91)과, X축 방향의 타방측을 향하는 제2 접속면(92)을 갖는다. 접속면(91, 92)은, 개별 금속 단자(30b, 40b)의 측면 전극부(36, 46)와 대향하는 면이다. 제1 접속면(91)에는 콘덴서 칩(20a)의 제2 단자 전극(24)이 접속되고, 제2 접속면(92)에는 콘덴서 칩(20b)의 제2 단자 전극(24)이 접속되어 있다. 각 콘덴서 칩(20a, 20b)은, 중간 접속체(90)를 통하여 전기적으로 접속된다.

중간 접속체(90)(접속면(91, 92))의 면적은, 콘덴서 칩(20a, 20b)의 단자 전극(22, 24)의 면적보다도 크게 되어 있지만, 특별히 한정되는 것은 아니다. 콘덴서 칩(20a, 20b) 각각의 사이의 전기적 접속을 확보할 수 있으면, 도시한 예보다도 작아도 되며, 또한, 중간 접속체(90)의 형상을 예를 들어 정사각형, 원형, 삼각형, 또는 그 밖의 형상으로 해도 된다.

콘덴서 칩(20a)은, 제1 개별 금속 단자(30b)와 중간 접속체(90) 사이의 공간에 배치되어 있고, 제1 개별 금속 단자(30b)의 만곡부(320)로부터 스프링력을 받으면서, 제1 개별 금속 단자(30b)와 중간 접속체(90) 사이에 끼워 넣어져 있다.

콘덴서 칩(20b)은, 제2 개별 금속 단자(40b)와 중간 접속체(90) 사이의 공간에 배치되어 있고, 제2 개별 금속 단자(40b)의 만곡부(420)로부터 스프링력을 받으면서, 제2 개별 금속 단자(40b)와 중간 접속체(90) 사이에 끼워 넣어져 있다.

도 16에 도시하는 바와 같이, 전자 부품(10d)은, 도 14에 도시하는 상태로부터 상하 반전시킨 상태로, 회로 기판(외부 회로)(70)의 개별 회로 패턴(72, 72)에 실장된다. 즉, 전자 부품(10d)의 실장면은, 도 15b에 도시하는 수용 오목부(62d)의 개구면측이 된다. 전자 부품(10d)은, 개별 금속 단자(30, 40)(개구 에지 전극부(34, 44) 및 측면 전극부(36, 46))와 개별 회로 패턴(72, 72)을 땜납(80) 또는 도전성 접착제 등으로 접속함으로써, 회로 기판(외부 회로)(70)에 실장된다.

측면 전극부(36, 46)와 개별 회로 패턴(72, 72) 사이에는 땜납 필렛이 형성되며, 전자 부품(10d)을 회로 기판(외부 회로)(70)에 견고하게 고정하는 것이 가능하게 되어 있다.

본 실시 형태의 전자 부품(10d)은, 도 16에 도시하는 바와 같이, 각각 대향하여 배치되는 1쌍의 개별 도전성 단자(30b, 40b)를 갖고, 1쌍의 개별 도전성 단자(30b, 40b) 각각의 사이에는, 2개의 콘덴서 칩(20a, 20b)이 단부면(24, 24)끼리를 마주보게 하여 배치된다. 그 때문에, 수용 오목부(62d)의 내부에서는 2개의 콘덴서 칩(20a, 20b)을 직렬로 배치시키는 것이 가능해지고, 이들 콘덴서 칩(20a, 20b)의 단자 전극(24, 24)끼리를 접속함으로써, 직렬 접속된 2개의 콘덴서 칩(20a, 20b)을 포함하는 전자 부품(10d)을 구성할 수 있다.

또한, 전자 부품(10d)은, X축 방향으로 가늘고 긴 형상으로 이루어지기 때문에, 회로 기판(외부 회로)(70)의 좁은(가는) 스페이스에 전자 부품(10d)을 실장할 수 있다.

또한, 본 실시 형태에서는, 중간 접속체(90)를 통하여, 인접하는 콘덴서 칩(20a, 20b)의 단자 전극(24, 24)끼리를 용이하게 접속할 수 있다.

또한, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 본 발명의 범위 내에서 다양하게 개변할 수 있다.

예를 들어 상기 각 실시 형태에서는, 칩 부품의 일례로서 콘덴서 칩을 예시했지만, 콘덴서 칩 이외의 칩 부품을 사용해도 된다.

또한, 상기 각 실시 형태에 있어서, 전자 부품(10)이 갖는 콘덴서 칩의 수는, 2개 또는 3개로 한정되는 것이 아니며, 복수라면 수에 제한은 없다.

이 경우, 상기 제5 실시 형태에 있어서, 중간 접속체(90)의 수는, 전자 부품(10d)이 갖는 콘덴서 칩의 수에 따라 적절하게 결정된다. 예를 들어, 콘덴서 칩의 수가 3개인 경우, 중간 접속체(90)의 수는 2개가 되고, 이들 2개의 중간 접속체(90)의 각각을 통하여, 3개의 콘덴서 칩의 각각이 직렬로 접속된다.

또한, 상기 실시 형태에서는, 각 수용 오목부(62a 내지 62c)의 X축 방향의 한쪽 측의 내벽면에 삽입되는 내측 전극부(32, 42, 52)에만 만곡부(320, 420, 520)를 구비시키고 있지만, 이에 한정되지 않는다. 예를 들어 각 수용 오목부(62a 내지 62c)의 X축 방향의 양측의 내벽면에 삽입되는 내측 전극부(32, 42, 52)의 양쪽에 만곡부(320, 420, 520)를 형성해도 된다.

또한, 상기 각 실시 형태에 있어서, 칸막이벽(64)은 절연 케이스(60, 60a, 60b)의 일부를 구성하고 있지만, 별도 칸막이벽 부재(칸막이벽(64)과 마찬가지의 기능을 갖는 부재)를 준비하고, 이것을 절연 케이스(60, 60a, 60b)의 칸막이벽(64)에 대응하는 위치에 마련해도 된다. 즉, 절연성의 칸막이벽은, 절연 케이스와는 별체로 구성되어 있어도 된다.

상기 제5 실시 형태에 있어서, 중간 접속체(90)는 필수가 아니다. 예를 들어, 중간 접속체(90)를 생략하고, 수용 오목부(62d)의 내부에 있어서, 콘덴서 칩(20a, 20b)의 단자 전극(24, 24)끼리를 직접 접속해도 된다. 혹은, 도전성 접착제 등을 사용하여, 콘덴서 칩(20a, 20b)의 단자 전극(24, 24)끼리를 접속해도 된다.

10, 10a 내지 10d: 전자 부품
20a 내지 20c: 콘덴서 칩
21, 23: 단부면
22, 24: 단자 전극
26: 내부 전극층
28: 유전체층
30, 30a 내지 30c: 제1 개별 금속 단자(개별 도전성 단자)
32: 내측 전극부
320: 만곡부
322: 관통 구멍
324: 걸림 결합편
34: 개구 에지 전극부
36: 측면 전극부
38: 반개구 전극부
40, 40a 내지 40c: 제2 개별 금속 단자(개별 도전성 단자)
42: 내측 전극부
420: 만곡부
422: 관통 구멍
424: 걸림 결합편
44: 개구 에지 전극부
46: 측면 전극부
48: 반개구 전극부
50, 50a 내지 50d: 공통 금속 단자(공통 도전성 단자)
52: 내측 전극부
520: 만곡부
524: 걸림 결합편
525: 연결편
53: 슬릿
54: 개구 에지 전극부
56: 측면 전극부
58: 반개구 전극부
60, 60a, 60b, 60d: 절연 케이스
61, 61d: 외벽
62a, 62b, 62d: 수용 오목부
63, 63d: 저벽
64: 칸막이벽
65: 연결 홈
66, 66d: 개구 에지면
67: 걸림 결합 볼록부
68: 반개구면(저면)
70: 회로 기판
72, 72a: 개별 회로 패턴
74: 공통 회로 패턴
80: 땜납
90: 중간 접속체
91: 제1 접속면
92: 제2 접속면

Claims (15)

1. 양 단부면에 제1 단자 전극과 제2 단자 전극이 각각 형성된 복수의 칩 부품과,
   상기 칩 부품이 수용되는 수용 오목부가 내부에 구비되어 있음과 함께, 상기 수용 오목부의 개구면을 따라 개구 에지면이 구비되어 있는 케이스와,
   상기 케이스의 수용 오목부의 내측벽을 따라 삽입되어 상기 제1 단자 전극에 접속되는 내측 전극부와, 상기 내측 전극부에 연속하여 상기 개구 에지면을 따라 형성되어 있는 개구 에지 전극부와, 상기 개구 에지 전극부에 연속하여 상기 케이스의 외측면을 따라 형성되어 있는 측면 전극부를 구비하는 개별 도전성 단자
   를 갖는, 전자 부품.
2. 제1항에 있어서,
   상기 개별 도전성 단자는, 상기 측면 전극부에 연속하여 상기 개구 에지면과 반대측에 위치하는 상기 케이스의 반(反)개구면을 따라 형성되어 있는 반개구 전극부를 더 갖는, 전자 부품.
3. 제1항 또는 제2항에 있어서,
   상기 내측 전극부에는, 상기 제1 단자 전극을 향하여 스프링력으로 압박되는 만곡부가 구비되어 있는, 전자 부품.
4. 제1항 또는 제2항에 있어서,
   상기 내측 전극부의 상기 개구 에지면측의 근방에는, 폭 방향을 따라서 관통 구멍이 형성되어 있는, 전자 부품.
5. 제1항 또는 제2항에 있어서,
   상기 내측 전극부의 상기 개구 에지면측의 근방에는, 폭 방향을 따라서 외측으로 돌출되는 걸림 결합편이 형성되어 있고,
   상기 걸림 결합편이 걸림 결합하는 걸림 결합 볼록부가 상기 개구 에지면에 형성되어 있는, 전자 부품.
6. 제1항 또는 제2항에 있어서,
   상기 내측 전극부의 표면에는, 땜납 부착 방지 처리가 이루어져 있는, 전자 부품.
7. 제1항 또는 제2항에 있어서,
   상기 수용 오목부에는, 인접하는 상기 칩 부품을 칸막이하는 칸막이벽이 구비되어 있는, 전자 부품.
8. 제1항 또는 제2항에 있어서,
   상기 수용 오목부의 내부에서 인접하는 상기 칩 부품의 상기 제2 단자 전극의 상호간을 접속하도록, 상기 케이스의 수용 오목부의 내측벽을 따라 삽입되어 있는 내측 전극부를 갖는 공통 도전성 단자를 더 갖는, 전자 부품.
9. 제8항에 있어서,
   상기 공통 도전성 단자는, 내측 전극부에 연속하여 상기 개구 에지면을 따라 형성되어 있는 개구 에지 전극부와, 상기 개구 에지 전극부에 연속하여 상기 케이스의 외측면을 따라 형성되어 있는 측면 전극부를 더 구비하는, 전자 부품.
10. 제9항에 있어서,
    상기 측면 전극부에 연속하여 상기 개구 에지면과 반대측에 위치하는 상기 케이스의 반개구면을 따라 형성되어 있는 반개구 전극부를 더 갖는, 전자 부품.
11. 제8항에 있어서,
    상기 내측 전극부에는, 상기 제2 단자 전극을 향하여 스프링력으로 압박되는 만곡부가 구비되어 있는, 전자 부품.
12. 제8항에 있어서,
    상기 수용 오목부에는, 인접하는 상기 칩 부품을 칸막이하는 칸막이벽이 구비되어 있고,
    상기 칸막이벽에는, 상기 공통 도전성 단자의 상기 내측 전극부를 연결하는 연결 홈이 형성되어 있는, 전자 부품.
13. 제1항 또는 제2항에 있어서,
    상기 수용 오목부에는, 수지가 충전되어 있는, 전자 부품.
14. 양 단부면에 단자 전극이 형성된 복수의 칩 부품과,
    상기 칩 부품이 수용되는 수용 오목부가 내부에 구비되어 있음과 함께, 상기 수용 오목부의 개구면을 따라 개구 에지면이 구비되어 있는 케이스와,
    각각 대향하여 배치되는 1쌍의 개별 도전성 단자를 갖고,
    상기 개별 도전성 단자는,
    상기 케이스의 수용 오목부의 내측벽을 따라 삽입되어 상기 단자 전극에 접속되는 내측 전극부와, 상기 내측 전극부에 연속하여 상기 개구 에지면을 따라 형성되어 있는 개구 에지 전극부와, 상기 개구 에지 전극부에 연속하여 상기 케이스의 외측면을 따라 형성되어 있는 측면 전극부를 구비하고,
    1쌍의 상기 개별 도전성 단자의 각각의 사이에는, 복수의 상기 칩 부품이 단부면끼리를 마주보게 하여 배치되는, 전자 부품.
15. 제14항에 있어서,
    인접하는 상기 각 칩 부품의 상기 단자 전극끼리를 접속하는 중간 접속체를 갖는, 전자 부품.

Images