JP2000228327A - セラミック電子部品 - Google Patents

Abstract

(57)【要約】 【課題】 電圧印加時の電歪効果などに起因するセラミ
ック電子部品素子における振動やセラミック焼結体の欠
けを抑制することができる、信頼性に優れたセラミック
電子部品を得る。 【解決手段】 複数のセラミック電子部品素子としての
積層コンデンサ２，３が積層されたセラミック電子部品
において、複数の積層コンデンサ２，３が振動を吸収し
得る緩衝材１２を介して積層されている、セラミック電
子部品１。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばコンデン
サ、バリスタもしくはインダクタなどの電子部品として
用いられるセラミック電子部品素子を複数個積層するこ
とにより構成されたセラミック電子部品に関し、より詳
細には、複数のセラミック電子部品素子の積層構造が改
良されたセラミック電子部品に関する。

【０００２】

【従来の技術】積層セラミックコンデンサなどの積層セ
ラミック電子部品は、内部電極が埋設されたセラミック
焼結体を有する。ところが、大きな電流が流れる回路に
用いる場合には、大きなセラミック焼結体が必要である
が、大きなセラミック焼結体を焼成することは非常に困
難である。従って、大電流用途に用いられるコンデンサ
を例にとると、複数の積層セラミックコンデンサを得た
後、該複数の積層セラミックコンデンサを積層し、一体
化したものが用いられている。この種の従来の大電流用
コンデンサの一例を図７に断面図で示す。

【０００３】コンデンサ５１では、２個の積層コンデン
サ素子５２，５３が積層されている。各積層コンデンサ
素子５２，５３は、セラミック焼結体５４，５５を用い
て構成されている。セラミック焼結体５４，５５内に
は、それぞれ、内部電極５６ａ〜５６ｄ，５７ａ〜５７
ｄが形成されている。また、積層コンデンサ素子５２，
５３では、焼結体５４，５５の両端面に外部電極５８
ａ，５８ｂ，５９ａ，５９ｂが形成されている。

【０００４】積層コンデンサ素子５２，５３は、両者の
間に隙間がないように積層されており、かつ接着剤（図
示せず）により接合されている。あるいは、接着剤を用
いずに、積層コンデンサ素子５２，５３が隙間なく積層
されている。なお、積層コンデンサ素子５２，５３を、
隙間がないように積層するとはいえ、焼結体同士の接触
である限りは、幾分の部分的な隙間の発生は避けられな
い。他方、外部電極５８ａ，５９ｂに電気的に接続され
るように、外部電極５８ａ，５９ａに金属端子６０が接
合されている。同様に、外部電極５８ｂ，５９ｂに金属
端子６１が接合されている。金属端子６０，６１の先端
部分を除いて、全体が外装樹脂６２により被覆されてい
る。

【０００５】

【発明が解決しようとする課題】コンデンサ５１では、
上記のように複数のコンデンサ素子５２，５３が隙間な
く積層されている。

【０００６】他方、この種の大型の電子部品では、印加
される電圧が比較的高いことや、高周波で使用されるこ
とが多いため、電圧印加に際し、電歪効果により、コン
デンサ素子５２またはコンデンサ素子５３に比較的大き
な歪みが発生する。その結果、この歪みにより、コンデ
ンサ素子５２，５３間のぶつかり合いにより、異常振動
が発生したり、セラミック焼結体５４，５５の欠けが発
生したりすることがあった。また、甚だしき場合には、
異常振動や焼結体の欠けによって、その部分から焼結体
５４，５５の破壊が生じるおそれがあった。

【０００７】上記のような問題は、複数の積層コンデン
サを積層したセラミック電子部品に限らず、複数のセラ
ミック電子部品素子を積層してなる他のセラミック電子
部品においても同様に表れていた。

【０００８】本発明の目的は、複数のセラミック電子部
品素子を積層してなるセラミック電子部品において、電
圧印加時のセラミックスの歪みに起因する異常振動やセ
ラミック電子部品素子同士の衝突に起因する欠けが生じ
難い、信頼性に優れたセラミック電子部品を提供するこ
とにある。

【０００９】

【課題を解決するための手段】本発明に係るセラミック
電子部品は、隙間を隔てて積層された複数個のセラミッ
ク電子部品素子と、前記セラミック電子部品素子間の隙
間に充填されており、かつ隣り合うセラミック電子部品
素子間における振動の伝達を抑制するための緩衝材と、
積層された複数のセラミック電子部品素子に接続された
複数のリード端子とを備えることを特徴とする。

【００１０】本発明に係るセラミック電子部品におい
て、上記緩衝材は、セラミック電子部品素子間における
振動の伝達を抑制し得る限り、任意の材料により構成し
得るが、好ましくは、柔軟性を有する樹脂、例えばシリ
コーン樹脂やエポキシ樹脂により構成される。

【００１１】本発明においては、上記複数のセラミック
電子部品素子が緩衝材を介して積層された積層体の周囲
が、樹脂層により被覆されていてもよい。この場合、上
記樹脂層は外装樹脂層を構成するものであってもよく、
あるいは、一端に開口を有するケース材内に上記積層体
が収納されており、樹脂層がケース材内に充填されたモ
ールド樹脂層であってもよい。

【００１２】また、複数のセラミック電子部品素子が緩
衝材を介して積層されてなる積層体の積層方向最外側の
面と、上記樹脂層との間に、第２の緩衝材が設けられて
もよい。本発明に係るセラミック電子部品においては、
上記樹脂層については、緩衝材と同じ樹脂材料により構
成されてもよい。

【００１３】

【発明の実施の形態】以下、図面を参照しつつ、本発明
の具体的な実施例を挙げることにより、本発明をより詳
細に説明する。

【００１４】図１は、本発明の第１の実施例に係るセラ
ミック電子部品を示す縦断面図であり、図３は、本実施
例のセラミック電子部品の外観を示す斜視図である。セ
ラミック電子部品１では、セラミック電子部品素子とし
て積層コンデンサ２，３が隙間Ａを隔てて積層されてい
る。

【００１５】積層コンデンサ２は、セラミック焼結体４
を有する。セラミック焼結体４の内部には、セラミック
層を介して厚み方向に重なり合うように複数の内部電極
５ａ〜５ｄが積層されている。内部電極５ａ，５ｃは、
セラミック焼結体４の端面４ａに引き出されている。内
部電極５ｂ，５ｄは、セラミック焼結体４の端面４ａと
は反対側の端面４ｂに引き出されている。

【００１６】セラミック焼結体の端面４ａ，４ｂを覆う
ように、それぞれ、外部電極６，７が形成されている。
外部電極６は内部電極５ａ，５ｃに電気的に接続されて
おり、他方、外部電極７は内部電極５ｂ，５ｄに電気的
に接続されている。

【００１７】他方の積層コンデンサ３も積層コンデンサ
２と全く同様の構造を有する。すなわち、セラミック焼
結体８内に複数の内部電極９ａ〜９ｄが形成されてお
り、セラミック焼結体８の端面８ａ，８ｂを覆うように
外部電極１０，１１が形成されている。本実施例のセラ
ミック電子部品１の特徴は、上記隙間Ａに、緩衝材１２
が充填されており、緩衝材１２を介して積層コンデンサ
２，３が積層されていることにある。

【００１８】緩衝材１２は、積層コンデンサ２，３間の
振動の伝達を抑制するために設けられている。従って、
緩衝材１２は、振動を吸収し得る材料で構成されてお
り、このような材料としては、振動を吸収し得る限り適
宜の材料を用いることができ、特に限定されるものでは
ない。

【００１９】振動を吸収し得る材料としては、例えば、
柔軟性を有する樹脂材料を挙げることができ、このよう
な樹脂材料としては、シリコーン樹脂、ブチルゴム、エ
ポキシ樹脂など、従来より振動吸収材料として用いられ
ている適宜の合成樹脂を用いることができる。

【００２０】なお、緩衝材１２は、上記のように振動を
抑制する作用を果たせばよいため、積層コンデンサ２，
３を接合する作用を有するものである必要は必ずしもな
い。もっとも、シリコーン樹脂やエポキシ樹脂のように
接着性を有する材料を緩衝材１２として用いることによ
り、緩衝材１２に、積層コンデンサ２，３を接合する機
能を併せ持たせてもよい。

【００２１】積層コンデンサ２，３が緩衝材１２を介し
て積層された構造を積層体とする。図２に示すように、
金属端子１３，１４は、上記積層体の各端面に接合され
ている。この積層体の一方端面側に金属端子１３が接合
されている。金属端子１３は、外部電極６，１０に接合
されており、かつ外部電極６，１０に電気的に接続され
ている。金属端子１３の外部電極６，１０との接合は、
半田、導電性接着剤などの適宜の導電性接合材を用いて
行うことができる。

【００２２】金属端子１３は、外部電極６，１０と接合
されている部分から下方に延び、下方において折り曲げ
られた折り曲げ部１３ａを有する。折り曲げ部１３ａ
は、積層コンデンサ２，３の上面や下面と平行な方向に
延ばされており、従って、プリント回路基板上へのセラ
ミック電子部品１の載置を容易としている。

【００２３】また、上記積層体の他方端面側において
も、金属端子１３と同じ構造を有する金属端子１４が、
外部電極７，１１に同様にして接合されている。なお、
１４ａは金属端子１４の折り曲げ部である。

【００２４】上記積層体の周囲を被覆するように、外装
樹脂として樹脂層１５が形成されている。樹脂層１５
は、セラミック電子部品１の耐湿性、耐衝撃性等を高め
るために形成されている。なお、樹脂層１５を構成する
樹脂材料については特に限定されず、エポキシ樹脂など
の従来より電子部品の外装樹脂として用いられている適
宜の樹脂材料を用いることができる。

【００２５】また、上記樹脂層１５は、緩衝材１２と同
じ樹脂材料により構成されてもよく、その場合には、金
型内に積層コンデンサ２，３及び金属端子１３，１４を
組み立てた構造を配置し、金型内に樹脂を供給し、硬化
させることにより、緩衝材１２と樹脂層１５とを一度に
構成することができる。

【００２６】なお、樹脂層１５と積層コンデンサ２，３
との間には、それぞれ、隙間１６，１７が形成されてお
り、かつ金属端子１３，１４の外側にも樹脂層１５との
間に隙間１８，１９が形成されている。これらの隙間１
６〜１９は、電圧印加時の積層コンデンサ２，３の歪み
が樹脂層１５により規制されて、積層コンデンサ２，３
にクラックが生じることを防止するために設けられてい
る。もっとも、場合によっては、上記隙間１６〜１９は
設けられずともよい。

【００２７】本実施例のセラミック電子部品１では、積
層コンデンサ２，３が緩衝材１２を介して積層されてい
る。従って、電圧が印加されて、電歪効果により積層コ
ンデンサ２，３に歪みが発生したとしても、該歪みが緩
衝材１２により吸収され、それによって異常振動や積層
コンデンサ２，３におけるセラミック焼結体４，８の欠
けを抑制することができる。

【００２８】また、上記緩衝材１２として、熱伝導性に
優れた材料、例えばＡｌ、Ｆｅ等の酸化物を添加した樹
脂を用いれば、積層コンデンサ２，３で発生した熱を外
部に放散する機能を緩衝材１２に併せ持たすこともでき
る。

【００２９】さらに、樹脂層１５を形成するに先立ち、
緩衝材１２により隙間Ａを埋めておけば、樹脂層１５の
回り込み不足による空間の発生を抑制することもでき
る。なお、上記緩衝材１２の厚みについては、積層コン
デンサ２，３を構成するセラミック材料、積層コンデン
サ２，３の寸法及び定格電圧などにより異なるため、一
義的には定め得ないが、通常、緩衝材１２の厚みは０．
２〜１．０ｍｍ程度とすればよい。

【００３０】上記セラミック焼結体４，８として、強誘
電体セラミックスを用いたものが、大容量、大電流用途
に好適に用いられるが、このような強誘電体セラミック
スは圧電性を示すため、電圧が印加されると電歪効果に
より比較的大きな歪みを発生する。従って、上記のよう
に緩衝材１２を介して積層コンデンサ２，３を積層した
場合、積層コンデンサ２，３間における歪みや振動の伝
達を確実に抑制することができるので、強誘電体セラミ
ックスを用いた積層コンデンサ２，３の場合、緩衝材１
２を用いることが特に効果的である。

【００３１】図４は、本発明の第２の実施例に係るセラ
ミック電子部品を示す縦断面図である。第２の実施例の
セラミック電子部品２１は、樹脂層１５の外側にケース
材２２をさらに備えることを特徴とし、他の点について
は、第１の実施例のセラミック電子部品１と同様である
ため、第１の実施例について行った説明を援用すること
により、詳細な説明は省略する。

【００３２】セラミック電子部品２１では、一端に開口
２２ａを有するケース材２２が備えられている。ケース
材２２は、合成樹脂や金属などの適宜の剛性を有する材
料により構成される。

【００３３】ケース材２２の開口２２ａ側から、積層コ
ンデンサ２，３、緩衝材１２及び金属端子１３，１４が
連結された構造が挿入されている。そして、樹脂層１５
は、ケース２２内に溶融樹脂を注入し、硬化させること
により形成されている。すなわち、本発明に係るセラミ
ック電子部品は、ケース材２２を用いた電子部品の形態
としてもよい。

【００３４】第２の実施例のセラミック電子部品２１に
おいても、緩衝材１２が、積層コンデンサ２，３間に介
在されているので、第１の実施例と同様に、電圧印加時
の異常振動の発生やセラミック焼結体４，５の欠けを確
実に抑制することができる。

【００３５】なお、第２の実施例では、樹脂層１５は、
溶融樹脂をケース材２２内に注入し固化することにより
構成されているため、第１の実施例における隙間１６〜
１９は形成されていない。しかしながら、樹脂層１５と
して柔軟性を有する樹脂を用いれば、隙間１６〜１９が
形成されずとも、積層コンデンサ２，３の歪みを樹脂層
１５により吸収することができる。また、樹脂層１５の
周囲にケース材２２が配置されているので、ケース材２
２により機械的に補強されるので、樹脂層１５について
は、柔軟性を有する樹脂材料を用いることができる。

【００３６】第２の実施例においても、樹脂層１５は、
緩衝材１２と同じ樹脂材料で構成してもよい。その場合
には、緩衝材１２を隙間Ａに充填していない構造をケー
ス２２内に挿入し、樹脂を注入し、固化することにより
樹脂層１５と緩衝材１２とを同時に形成することができ
る。

【００３７】図５は、本発明の第３の実施例に係るセラ
ミック電子部品を示す縦断面図である。第３の実施例に
係るセラミック電子部品３１は、第２の緩衝材３２，３
２を有すること、並びに隙間１６〜１９が設けられてい
ないことを除いては、第１の実施例のセラミック電子部
品１と同様に構成されている。

【００３８】すなわち、積層コンデンサ２，３を積層し
てなる積層体の最外側面、すなわち積層コンデンサ２の
上面及び積層コンデンサ３の下面と、樹脂層１５との間
に、第２の緩衝材３２，３２が配置されている。第２の
緩衝材３２，３２は、緩衝材１２と同じ樹脂材料で構成
されている。従って、電圧が積層コンデンサ２，３に印
加されて積層コンデンサ２，３が歪んだ場合、その歪み
が、第２の緩衝材３２，３２によっても吸収される。よ
って、樹脂層１５として硬質の樹脂材料を用いたとして
も、積層コンデンサ２，３の歪みが樹脂層１５に伝達さ
れ難く、従って、樹脂層１５による圧縮応力による積層
コンデンサ２，３の割れ等を防止することができる。そ
の他の点については、第１の実施例と同様であるため、
第１の実施例のセラミック電子部品１についての説明を
援用することとする。

【００３９】図６は、本発明の第４の実施例に係るセラ
ミック電子部品を示す縦断面図である。第４の実施例の
セラミック電子部品４１は、第２の緩衝材４２，４２を
有することを除いては、図４に示した第２の実施例のセ
ラミック電子部品１１と同様に構成されている。

【００４０】すなわち、積層コンデンサ２の上面２ａと
樹脂層１５との間、並びに積層コンデンサ３の下面３ａ
と樹脂層１５との間に、それぞれ、第２の緩衝材４２，
４２が配置されている。従って、積層コンデンサ２，３
の外側面においても、電圧印加時の歪みが第２の緩衝材
３２，３２により吸収される。

【００４１】なお、第３，第４の実施例における第２の
緩衝材３２，４２を構成する材料については、振動吸収
性の適宜の材料を用いることができ、緩衝材１２と同じ
材料を用いる必要は必ずしもない。また、第２の緩衝材
は必ずしもチップ上下面のみに形成されている必要はな
く、端子を含む全体がオーバーコートされていてもよ
い。

【００４２】また、第１〜第４の実施例では、複数の積
層コンデンサ２，３が積層されていたが、本発明におけ
る積層される複数のセラミック電子部品素子としては、
積層コンデンサに限定されず、積層インダクタ、積層バ
リスタ、積層圧電共振部品など適宜の積層セラミック電
子部品素子を挙げることができる。また、セラミック電
子部品素子は、必ずしも積層型のセラミック電子部品素
子である必要はない。

【００４３】加えて、積層される複数のセラミック電子
部品素子は、全て同じものである必要はなく、異なる寸
法のものであってもよく、異なる種類のセラミック電子
部品素子であってもよい。

【００４４】

【発明の効果】本発明に係るセラミック電子部品では、
複数のセラミック電子部品素子が、隣り合うセラミック
電子部品素子間における振動の伝達を抑制する緩衝材を
介して積層されているので、電圧印加時に電歪効果によ
り電子部品素子に歪みが生じたとしても、隣り合う電子
部品素子間における振動の伝達が効果的に抑制される。

【００４５】従って、セラミック電子部品素子の異常振
動やセラミック電子部品素子におけるセラミック焼結体
の欠け等を確実に抑制することができ、大電流用途に適
しており、信頼性に優れたセラミック電子部品を提供す
ることが可能となる。

【００４６】本発明において、上記緩衝材として柔軟性
を有する樹脂を用いた場合には、該柔軟性を有する樹脂
からなるシートをセラミック電子部品素子間に挿入した
り、セラミック電子部品素子間に柔軟性を有する樹脂を
塗布もしくは注入することにより、緩衝材を容易に構成
することができる。

【００４７】本発明において、複数のセラミック電子部
品素子が緩衝材を介して積層された積層体の周囲に、樹
脂層が形成されている場合には、該樹脂層によりセラミ
ック電子部品の耐湿性及び耐衝撃性を高めることができ
る。

【００４８】本発明において、一端に開口されたケース
材内に上記積層体が収納されており、樹脂層がケース材
内に注入されたモールド樹脂により構成されている場合
には、ケース材により補強される。従って、樹脂層を構
成するモールド樹脂として柔軟性を有する樹脂を用いる
ことができ、それによって電圧印加時のセラミック焼結
体に生じた歪みを、モールド樹脂によっても吸収するこ
とができる。

【００４９】本発明において、上記積層体の積層方向最
外側の面と樹脂層との間に第２の緩衝材を設けた場合に
は、第２の緩衝材によってもセラミック電子部品素子に
生じた歪みを吸収することができ、より一層信頼性に優
れたセラミック電子部品を提供することができる。

【００５０】本発明において、樹脂層が緩衝材と同じ樹
脂材料からなる場合には、樹脂層及び緩衝材の双方によ
りセラミック電子部品素子に生じた歪みを吸収すること
ができるだけでなく、樹脂層と緩衝材とを同じ工程によ
り同時に形成することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係るセラミック電子部
品を示す縦断面図。

【図２】本発明の第１の実施例に係るセラミック電子部
品における外装樹脂層を除いた状態を示す斜視図。

【図３】本発明の第１の実施例に係るセラミック電子部
品を示す斜視図。

【図４】本発明の第２の実施例に係るセラミック電子部
品を示す縦断面図。

【図５】本発明の第３の実施例に係るセラミック電子部
品を示す縦断面図。

【図６】本発明の第４の実施例に係るセラミック電子部
品を示す縦断面図。

【図７】従来のセラミック電子部品の縦断面図。

【符号の説明】

１…セラミック電子部品 ２，３…セラミック電子部品素子としての積層コンデン
サ ４…セラミック焼結体 ５ａ〜５ｄ…内部電極 ６，７…外部電極 ８…セラミック焼結体 ９ａ〜９ｄ…内部電極 １０，１１…外部電極 １２…緩衝材 １３，１４…金属端子 １５…樹脂層 ２１…セラミック電子部品 ２２…ケース材 ２２ａ…開口 ３１…セラミック電子部品 ３２…第２の緩衝材 ４１…セラミック電子部品 ４２…第２の緩衝材

───────────────────────────────────────────────────── フロントページの続き (72)発明者 斎藤 浩一 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 渡辺 健一 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 森脇 伸重 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 大倉 猛 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 5E001 AB03 AF02 AF06 AG00 AG01 AH05 AZ01

Claims (6)

【特許請求の範囲】
1. 【請求項１】 隙間を隔てて積層された複数個のセラミ
   ック電子部品素子と、 前記セラミック電子部品素子間の隙間に充填されてお
   り、かつ隣り合うセラミック電子部品素子間における振
   動の伝達を抑制するための緩衝材と、 積層された複数のセラミック電子部品素子に接続された
   複数のリード端子とを備えることを特徴とする、セラミ
   ック電子部品。
2. 【請求項２】 前記緩衝材が、柔軟性を有する合成樹脂
   により構成されている、請求項１に記載のセラミック電
   子部品。
3. 【請求項３】 複数のセラミック電子部品素子が緩衝材
   を介して積層されてなる積層体の周囲を覆うように形成
   された樹脂層をさらに備えることを特徴とする、請求項
   １または２に記載のセラミック電子部品。
4. 【請求項４】 一端が開口されたケース材をさらに備
   え、 前記ケース材内に前記積層体が収納されており、前記樹
   脂層がケース材内に充填されたモールド樹脂である、請
   求項３に記載のセラミック電子部品。
5. 【請求項５】 前記積層体の積層方向最外側の面と前記
   樹脂層との間に、第２の緩衝材が設けられていることを
   特徴とする、請求項３または４に記載のセラミック電子
   部品。
6. 【請求項６】 前記樹脂層と前記緩衝材とが同じ樹脂材
   料により構成されている、請求項１〜５のいずれかに記
   載のセラミック電子部品。