KR20200063767A - 전이금속 디칼코게나이드 박막의 제조 방법 - Google Patents

전이금속 디칼코게나이드 박막의 제조 방법 Download PDF

Info

Publication number
KR20200063767A
KR20200063767A KR1020180149898A KR20180149898A KR20200063767A KR 20200063767 A KR20200063767 A KR 20200063767A KR 1020180149898 A KR1020180149898 A KR 1020180149898A KR 20180149898 A KR20180149898 A KR 20180149898A KR 20200063767 A KR20200063767 A KR 20200063767A
Authority
KR
South Korea
Prior art keywords
transition metal
thin film
sputtering
metal dichalcogenide
transistor
Prior art date
Application number
KR1020180149898A
Other languages
English (en)
Other versions
KR102156981B1 (ko
Inventor
남재현
장혜연
김태현
조병진
김용훈
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020180149898A priority Critical patent/KR102156981B1/ko
Publication of KR20200063767A publication Critical patent/KR20200063767A/ko
Application granted granted Critical
Publication of KR102156981B1 publication Critical patent/KR102156981B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0623Sulfides, selenides or tellurides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02Pretreatment of the material to be coated
    • C23C14/024Deposition of sublayers, e.g. to promote adhesion of the coating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5806Thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명은 전이금속 디칼코게나이드와 칼코겐 원소를 동시에 스퍼터링하여 증착함으로써 단순한 공정으로 전이금속 디칼코게나이드 박막을 제조할 수 있는 방법에 관한 것이다.

Description

전이금속 디칼코게나이드 박막의 제조 방법{METHOD FOR PRODUCING TRANSITION METAL DICHALCOGENIDE THIN FILM}
본 발명은 전이금속 디칼코게나이드 박막의 제조 방법 및 이 제조 방법에 의해 제조된 전이금속 디칼코게나이드 박막을 포함하는 트랜지스터에 관한 것이다.
대표적인 2차원 소재인 전이금속 디칼코게나이드(2D-TMD, transition metal dichalcogenides)는 집적화에 대한 공정마진이 크고 우수한 이동도 특성 구현이 가능해 궁극적으로 실리콘을 대체할 수 있는 유망 반도체 소재로서 최근 상당한 관심을 받고 있다.
TMD를 이용하여 실용적인 응용을 하기 위해서는 웨이퍼 스케일 기판에서 고품질의 TMD를 균일하게 성장시킬 수 있어야 한다. 그 중 RF 마그네트론 스퍼터링은 TMD를 신속하게 대면적으로 증착할 수 있는 방법이지만, 종종 칼코겐 원소의 부족으로 인해 조성비 제어가 쉽지 않은 단점이 있으며 이를 보완하기 위해, 증착 후 추가적으로 칼코겐 원소 분위기에서 post-annealing을 통한 sulfurization 또는 selenization 처리가 필수적이다. 이러한 two-step 프로세스는 공정시간을 길게 할 뿐만 아니라 공정사이 발생하는 대기 산화를 완전히 막을 수 없는 문제가 있다.
대한민국 공개특허 제10-2017-0115175호
본 발명의 목적은 전이금속 디칼코게나이드 박막의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 제조방법으로 제조된 전이금속 디칼코게나이드 박막을 포함하는 트랜지스터를 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여,
본 발명은 기판 상에 칼코겐 원소를 스퍼터링하여 증착하는 전처리 단계(단계 1); 상기 칼코겐 원소가 증착된 기판 상에 전이금속 디칼코게나이드 및 칼코겐 원소를 동시에 스퍼터링 증착하는 단계(단계 2); 및 불활성 분위기에서 300℃ 내지 700℃의 온도로 어닐링하는 단계(단계 3);를 포함하는 전이금속 디칼코게나이드 박막의 제조 방법을 제공한다.
또한, 본 발명은 상기 제조 방법에 의해 제조된 전이금속 디칼코게나이드 박막을 포함하는 트랜지스터를 제공한다.
본 발명에 따른 전이금속 디칼코게나이드 박막의 제조 방법은,
기판 상에 칼코겐 원소를 스퍼터링하는 전처리 단계(단계 1)를 통해서 p-type 트랜지스터의 전기적 특성이 현저히 향상되고,
전이금속 디칼코게나이드와 칼코겐 원소를 동시에 스퍼터링하여 증착함으로써(단계 2) 전이금속 디칼코게나이드만을 증착할 경우 발생하는 칼코겐 원소의 결원(vacancy)을 획기적으로 줄여 화학양론비를 제어할 수 있으며,
증착 후 시편을 꺼내지 않고 챔버 내에서 불활성 분위기로 어닐링 처리하여(단계 3) 산화를 방지할 수 있는 효과가 있다.
도 1은 본 발명의 일 구현예에 따른 전이금속 디칼코게나이드와 칼코겐 원소의 동시 스퍼터링 장치의 모식도이다.
도 2는 본 발명의 일 실시예에 따른 전이금속 디칼코게나이드 박막 및 비교예 박막의 트랜지스터 특성을 측정한 결과를 나타낸 그래프이다.
도 3은 실시예 1, 비교예 1 및 비교예 3에서 제조된 전이금속 디칼코게나이드 박막의 화학양론비를 XPS(X-ray Photoelectron spectroscopy)로 분석한 결과이다.
이하, 본 발명의 구현예로 본 발명을 상세히 설명하기로 한다. 다만, 하기 구현예는 본 발명에 대한 예시로 제시되는 것으로, 이에 의해 본 발명이 제한되지는 않으며 본 발명은 후술하는 특허청구범위의 기재 및 그로부터 해석되는 균등 범주 내에서 다양한 변형 및 응용이 가능하다.
본 발명은 기판 상에 칼코겐 원소를 스퍼터링하여 증착하는 전처리 단계(단계 1); 상기 칼코겐 원소가 증착된 기판 상에 전이금속 디칼코게나이드 및 칼코겐 원소를 동시에 스퍼터링 증착하는 단계(단계 2); 및 불활성 분위기에서 300℃ 내지 700℃의 온도로 어닐링하는 단계(단계 3);를 포함하는 전이금속 디칼코게나이드 박막의 제조 방법에 관한 것이다.
상기 방법에 의해 제조된 전이금속 디칼코게나이드 박막은 트랜지스터용으로서, 동시 스퍼터링 전에 칼코겐 원소를 스퍼터링하여 증착할 경우 트랜지스터의 p-type 전기적 특성이 잘 발현될 수 있다.
상기 단계 1 및 단계 2에서 스퍼터링 조건은 하기와 같이 실시할 수 있다.
Base Pressure: 1 X 10-5 ~ 1 X 10-8 torr
Ar gas(99.999%) flow: 5 ~ 50  sccm
Working pressure: 1 X 10-3 ~ 100 X 10-3 torr
Temperature: 10 ~ 700 ℃
Substrate rotation: 0 ~ 30 rpm
전이금속 디칼코게나이드 타겟 파워(TMD target power): 5 ~ 250 W
칼코겐 원소 타겟 파워(chalcogen target power): 1 ~ 30 W
상기 단계 3 이후에 활성 분위기에서 100℃ 내지 350℃의 온도로 에어 어닐링하는 단계를 추가 포함할 수 있다. 상기 에어 어닐링 온도는 예를 들어 250℃일 수 있으며, 에어 어닐링 단계에 의해 트랜지스터의 성능이 더욱 향상될 수 있다(도 2 참조).
상기 전이금속 디칼코게나이드 및 칼코겐 원소를 동시에 기판 상에 증착하는 단계는 도 1에 도시된 바와 같은 스퍼터링 장치에서 실행될 수 있다. 도 1에 도시된 바와 같이 전이금속 디칼코게나이드(WSe2) 타겟과 칼코겐 원소(Se) 타겟이 스퍼터링 챔버 내에 배치되어 있어 동시 스퍼터링이 가능하다.
상기 전이금속 디칼코게나이드는 MoS2, MoSe2, WS2, WSe2, NbS2, NbSe2, TaS2, TaSe2, ZrS2, ZrSe2, HfS2, HfSe2, MoTe2, WTe2, NbTe2, TaTe2, ZrTe2, HfTe2 및 이들의 조합으로 이루어진 군으로부터 선택된 것일 수 있으며, 예를 들어 WSe2일 수 있으나, 이에 제한되지 않는다. 상기 칼코겐 원소는 S, Se, Te 및 이들의 조합으로 이루어진 군으로부터 선택된 것일 수 있으며, 예를 들어 Se일 수 있으나, 이에 제한되지 않는다.
상기 단계 3의 어닐링 단계는 동시 스퍼터링 후 스퍼터링 챔버 내에서 불활성 분위기로 300℃ 내지 700℃의 온도, 예를 들어 400℃ 내지 700℃, 500℃ 내지 700℃, 300℃ 내지 600℃ 또는 300℃ 내지 500℃의 온도로 열처리하여 실행될 수 있다. 상기 단계 3의 동시 스퍼터링 후 스퍼터링 내에서 불활성 분위기로 어닐링 단계를 진행함으로써 산화를 방지하고 결정성을 향상시킬 수 있다.
상기 전이금속 디칼코게나이드 박막(WSe2)에서 약 1 : 약 2의 전이금속 : 칼코겐 원자의 화학양론비를 가질 수 있으나, 이에 제한되지 않는다.
상기 기판은 트랜지스터 p+-Si/SiO2 또는 사파이어(sapphire)일 수 있으나, 이에 제한되지 않는다.
전이금속 디칼코게나이드 타겟만을 이용하여 증착할 경우 칼코겐 원소의 결원(vacancy)이 증가하고, 결합이 끊어진 전이금속이 산소와 결합하는 문제가 있으나, 전이금속 디칼코게나이드와 칼코겐 원소를 동시 스퍼터링 증착함으로써 이를 해소할 수 있다. 또한, 칼코겐 원소의 양을 상대적으로 제어하여 반도체의 캐리어 유형(p형 또는 n형)을 제어할 수 있다.
또한, 본 발명은 상기 제조방법에 의해 제조된 전이금속 디칼코게나이드 박막을 포함하는 트랜지스터를 제공한다.
상기 트랜지스터는 전이금속 디칼코게나이드 박막 및 상기 박막 상에 증착된 소스/드레인(source/drain) 전극을 포함할 수 있다. 상기 전극은 Pd일 수 있으나, 이에 제한되지 않는다.
이하, 본 발명을 실시예에 의해 상세히 설명하기로 한다. 그러나 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로서, 본 발명의 범위가 이들 실시예에 한정되는 것은 아니다.
<실시예 1> 전이금속 디칼코게나이드 박막을 포함하는 트랜지스터의 제조(도 2C)
p+-Si/SiO2 기판에 아세톤, 에탄올, 탈이온수(DI water)를 각각 3분씩 초음파 처리하였다(각 초음파 처리 단계 중간에 탈이온수로로 행굼). 기판을 탈이온수에서 건져낸 후 질소로 불어 건조시키고, 10분간 UV 오존 처리하여 기판을 세척하여 다음의 스퍼터링 과정에 사용하였다.
단계 1: Se 타겟 스퍼터링 전처리
상기에서 준비한 기판을 RF 마그네트론 스퍼터링 챔버 내에 거치 시킨 후, Se 타겟을 이용하여 7W 세기로 5분간 pre-sputtering 처리하였다.
본 단계 1의 스퍼터링 상세조건은 하기와 같다.
Base Pressure: 1 X 10-6 torr
Ar gas(99.999%) flow: 10 sccm
Working pressure: 3 X 10-3 torr
Temperature: 25℃
Substrate rotation: 20 rpm
단계 2: WSe 2 타겟 및 Se 타겟 동시 스퍼터링(co-sputtering) 처리
상기 단계 1 후에 챔버 내에 WSe2 타겟 및 Se 타겟을 동시에 설치한 후, WSe2 타겟은 20W 세기로 Se 타겟은 7W 세기로 2분간 동시 스퍼터링 처리하였다.
본 단계 2의 스퍼터링 상세조건은 상기 단계 1과 같다.
단계 3: 불활성 분위기에서 어닐링 처리
상기 단계 2 후에 메인 밸브를 닫아 진공펌프와 챔버의 연결이 없는 상태에서 불활성 가스로서 Ar 가스를 100 sccm 단위로 흘려주면서, 500℃에서 30분간 어닐링 처리하였다.
트랜지스터 제조를 위한 후 공정
트랜지스터 제조를 위하여, 상기 단계 3 후에 공지의 Pd 전극 증착 공정을 실시하였다. 구체적으로, 상기 단계 3에 의해 형성된 WSe2 박막 상에 전극 패턴의 쉐도우 마스크(Shadow mask)를 위치시키고 스퍼터링 챔버 내에 진공을 걸어준다음, Pd 타겟을 114W(380V, 0.3A) 세기로 5분간 pre-sputtering(DC magnetron)한 후, 다시 10분간 스퍼터링하였다. 스퍼터링 상세 조건은 상기 단계 1과 같다. 다음으로, 10분 동안 안정화시킨 후 환기하고 기판을 제거하였다. 마지막으로, 250℃의 핫플레이트에서 3분간 에어 어닐링(활성 분위기) 처리하여 트랜지스터를 제조하였다.
<실시예 2> 전이금속 디칼코게나이드 박막을 포함하는 트랜지스터의 제조(도 2D)
하기 단계 4를 추가로 실시한 것을 제외하고는 실시예 1과 동일하게 실시하여 트랜지스터를 제조하였다.
단계 4: 활성 분위기에서 에어 어닐링
실시예 1의 단계 3 이후에 챔버 내에서 기판을 제거한 다음, 기판을 250℃의 핫플레이트에서 30분간 에어 어닐링 처리하였다.
<비교예 1> 전이금속 디칼코게나이드 박막을 포함하는 트랜지스터의 제조(도 2A)
실시예 1에서 단계 1을 생략하고, 단계 2에서 WSe2 타겟을 단독으로 사용한 것을 제외하고는 실시예 1과 동일하게 실시하여 트랜지스터를 제조하였다.
<비교예 2> 전이금속 디칼코게나이드 박막을 포함하는 트랜지스터의 제조(도 2B)
실시예 1에서 단계 1을 생략한 것을 제외하고는 실시예 1과 동일하게 실시하여 트랜지스터를 제조하였다.
<비교예 3> 전이금속 디칼코게나이드 박막의 제조
실시예 1에서 준비한 것과 동일한 기판을 챔버 내에 위치시키고, WSe2 타겟을 단독 설치한 후, 20W 세기로 2분간 스퍼터링 처리하여 전이금속 디칼코게나이드 박막을 준비하였다. 스퍼터링 상세조건은 상기 실시예 1의 단계 1과 같다.
<실험예 1> 트랜지스터의 전기적 특성 평가
실시예 1, 실시예 2, 비교예 1 및 비교예 2에서 제조된 트랜지스터의 전기적 특성을 장치(제조사: SYSTEM SourceMeter, 모델명: KEITHLEY 2636B)로 측정하였고, 그 결과를 도 2에 나타내었다.
참조로, 트랜지스터에서는 p-type 반도체 특성이 잘 나타나는 것이 바람직하다.
도 2A는 비교예 1의 전기적 특성을 나타낸 것으로, 게이트 전압(Gate voltage)에 의해 변화하는 전류(N-type 거동)가 아닌 누설 전류(Leakage current)에 의한 변화로 WSe2의 반도체적 특성을 나타내지 않음을 확인할 수 있었다.
도 2B는 WSe2와 Se 타겟이 동시 스퍼터링된 비교예 2의 전기적 특성을 나타낸 것으로 약한 p-type 특성을 나타냄을 확인할 수 있다.
도 2C는 Se를 스퍼터링 전처리 후 WSe2와 Se를 동시 스퍼터링하여 제조한 박막을 이용한 트랜지스터의 전기적 특성을 나타낸 것으로 비교예 2에 비해 더 급한 기울기를 갖는 것을 확인할 수 있으며, 이로부터 더 우수한 p-type 특성을 나타냄을 알 수 있다.
도 2D는 추가 에어 어닐링 공정을 실시하여 제조한 박막을 이용한 트랜지스터의 전기적 특성을 나타낸 것으로, 에어 어닐링을 통해 표면에 WOx를 생성하여 헤테로 구조를 이루어 트랜지스터의 성능을 향상시킴을 확인할 수 있다.
도 2의 결과를 종합적으로 보면, p-type 반도체 특성이 잘 나타나는 순서는 비교예 1(도 2A) < 비교예 2(도 2B) < 실시예 1(도 2C) < 실시예 2(도 2D) 인 것으로 나타났다.
<실험예 2> 화학양론비 분석
실시예 1 및 비교예 1에서 트랜지스터 제조를 위한 후속 공정을 제외하고 제조된 디칼코게나이드 박막, 그리고 비교예 3에서 제조된 전이금속 디칼코게나이드 박막의 화학양론비를 알아보기 위하여 XPS(X-ray Photoelectron spectroscopy) 분석을 실시하였고, 그 결과를 도 3에 나타내었다.
도 3은 실시예 1, 비교예 1 및 비교예 3에서 제조된 전이금속 디칼코게나이드 박막의 화학양론비를 XPS(X-ray Photoelectron spectroscopy)로 분석한 결과이다.
도 3에 나타난 바와 같이, 비교예 3→비교예 1→실시예 1로 갈수록 산화텅스텐(WOX) 생성이 줄어드는 경향성이 있고, 비교예 1→실시예 1 단계에서는 산화텅스텐(WOX) 생성이 현저히 감소한 것을 확인할 수 있었다. 이는, 산화텅스텐(WOX)은 Se vacancy에 공기중의 산소가 자연스럽게 들어가 생기는 것인데, 실시예 1에서는 WSe2 타겟과 Se 타겟을 co-sputtering 함에 따라서 Se vacancy가 현저히 줄어 산화텅스텐(WOX) 생성 역시 현저하게 줄어든 것을 알 수 있었다. 이는, WSe2의 화학양론비 1:2에 실시예 1(1:1.957)이 비교예 3(1:0.487) 및 비교예 1(1:0.510) 대비 현저히 근접한 수치로 나타나는 것으로도 증명될 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허 청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims (7)

  1. 기판 상에 칼코겐 원소를 스퍼터링하여 증착하는 전처리 단계(단계 1);
    상기 칼코겐 원소가 증착된 기판 상에 전이금속 디칼코게나이드 및 칼코겐 원소를 동시에 스퍼터링 증착하는 단계(단계 2); 및
    불활성 분위기에서 300℃ 내지 700℃의 온도로 어닐링하는 단계(단계 3);
    를 포함하는 전이금속 디칼코게나이드 박막의 제조 방법.
  2. 제1항에 있어서,
    상기 단계 3 이후에 활성 분위기에서 100℃ 내지 350℃의 온도로 에어 어닐링하는 단계를 추가로 포함하는 전이금속 디칼코게나이드 박막의 제조 방법.
  3. 제1항에 있어서,
    상기 전이금속 디칼코게나이드는 MoS2, MoSe2, WS2, WSe2, NbS2, NbSe2, TaS2, TaSe2, ZrS2, ZrSe2, HfS2, HfSe2, MoTe2, WTe2, NbTe2, TaTe2, ZrTe2, HfTe2 및 이들의 조합으로 이루어진 군으로부터 선택된 것인 전이금속 디칼코게나이드 박막의 제조 방법.
  4. 제1항에 있어서,
    상기 칼코겐 원소는 S, Se, Te 및 이들의 조합으로 이루어진 군으로부터 선택된 것인 전이금속 디칼코게나이드 박막의 제조 방법.
  5. 제1항에 있어서,
    상기 어닐링 단계는 스퍼터링 챔버 내에서 이루어지는 것인 전이금속 디칼코게나이드 박막의 제조 방법.
  6. 제1항에 있어서,
    상기 전이금속 디칼코게나이드 박막은 트랜지스터용인 것을 특징으로 하는 전이금속 디칼코게나이드 박막의 제조방법.
  7. 제1항 내지 제6항의 방법에 의해 제조된 전이금속 디칼코게나이드 박막을 포함하는 트랜지스터.
KR1020180149898A 2018-11-28 2018-11-28 전이금속 디칼코게나이드 박막의 제조 방법 KR102156981B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180149898A KR102156981B1 (ko) 2018-11-28 2018-11-28 전이금속 디칼코게나이드 박막의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180149898A KR102156981B1 (ko) 2018-11-28 2018-11-28 전이금속 디칼코게나이드 박막의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200063767A true KR20200063767A (ko) 2020-06-05
KR102156981B1 KR102156981B1 (ko) 2020-09-16

Family

ID=71089073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180149898A KR102156981B1 (ko) 2018-11-28 2018-11-28 전이금속 디칼코게나이드 박막의 제조 방법

Country Status (1)

Country Link
KR (1) KR102156981B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102223358B1 (ko) * 2019-12-12 2021-03-05 한국기술교육대학교 산학협력단 다공성 텔루르화전이금속 박막 및 이의 제조방법
CN114014367A (zh) * 2021-12-03 2022-02-08 四川恒瑞天成科技有限公司 一种WO3-x-WS2一维-二维异质结、制备方法及应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150134817A (ko) * 2014-05-23 2015-12-02 엘지전자 주식회사 금속 칼코게나이드 박막의 제조 방법 및 그 박막
KR101641654B1 (ko) * 2015-05-13 2016-07-22 한국기계연구원 반도체 소자 및 반도체 소자 제조방법
KR20170115175A (ko) 2016-04-05 2017-10-17 한국기계연구원 2차원 전이금속 디칼코지나이드계 합금 및 그 제조방법, 2차원 전이금속 디칼코지나이드계 합금을 포함하는 트랜지스터 및 그 제조방법
KR20180011899A (ko) * 2016-07-25 2018-02-05 한국표준과학연구원 고균일 2차원 전이금속 디칼코지나이드 박막의 제조 방법
KR20180012268A (ko) * 2015-05-27 2018-02-05 에이에스엠 아이피 홀딩 비.브이. 몰리브덴 또는 텅스텐 함유 박막의 ald용 전구체의 합성 및 사용

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150134817A (ko) * 2014-05-23 2015-12-02 엘지전자 주식회사 금속 칼코게나이드 박막의 제조 방법 및 그 박막
KR101641654B1 (ko) * 2015-05-13 2016-07-22 한국기계연구원 반도체 소자 및 반도체 소자 제조방법
KR20180012268A (ko) * 2015-05-27 2018-02-05 에이에스엠 아이피 홀딩 비.브이. 몰리브덴 또는 텅스텐 함유 박막의 ald용 전구체의 합성 및 사용
KR20170115175A (ko) 2016-04-05 2017-10-17 한국기계연구원 2차원 전이금속 디칼코지나이드계 합금 및 그 제조방법, 2차원 전이금속 디칼코지나이드계 합금을 포함하는 트랜지스터 및 그 제조방법
KR20180011899A (ko) * 2016-07-25 2018-02-05 한국표준과학연구원 고균일 2차원 전이금속 디칼코지나이드 박막의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102223358B1 (ko) * 2019-12-12 2021-03-05 한국기술교육대학교 산학협력단 다공성 텔루르화전이금속 박막 및 이의 제조방법
CN114014367A (zh) * 2021-12-03 2022-02-08 四川恒瑞天成科技有限公司 一种WO3-x-WS2一维-二维异质结、制备方法及应用
CN114014367B (zh) * 2021-12-03 2023-12-01 四川恒瑞天成科技有限公司 一种WO3-x-WS2一维-二维异质结、制备方法及应用

Also Published As

Publication number Publication date
KR102156981B1 (ko) 2020-09-16

Similar Documents

Publication Publication Date Title
US10804409B2 (en) Semiconductor device and method for manufacturing the same
TWI394282B (zh) 使用多主動通道層之薄膜電晶體
KR101270174B1 (ko) 산화물 반도체 박막 트랜지스터의 제조방법
US7790616B2 (en) Encapsulated silicidation for improved SiC processing and device yield
CN108630761A (zh) 半导体元件制造方法
CN105324835A (zh) 薄膜晶体管及其制造方法
KR102364105B1 (ko) 공정 시간에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
KR102156981B1 (ko) 전이금속 디칼코게나이드 박막의 제조 방법
US20150287830A1 (en) Oxide semiconductor thin film, production method thereof, and thin film transistor
JP2018067672A (ja) 酸化物半導体装置及びその製造方法
KR101856858B1 (ko) 산화물 박막트랜지스터 및 그 제조방법
TW201503376A (zh) 製造igzo層和tft的方法
JP2007073614A (ja) 酸化物半導体を用いた薄膜トランジスタの製造方法
KR20050060454A (ko) 코발트-질소 박막을 이용한 코발트 다이실리사이드에피층의 형성방법
US11430898B2 (en) Oxygen vacancy of amorphous indium gallium zinc oxide passivation by silicon ion treatment
CN113421915A (zh) 低接触电阻的氧化镓基场效应晶体管及其制作方法
CN109698257B (zh) 一种纳米CdS/Si异质结的制备方法
KR102299641B1 (ko) 파워에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
Kang et al. Improvement of on/off current ratio of amorphous In–Ga–Zn–O thin-film transistor with off-planed source/drain electrodes
KR102299658B1 (ko) 펨토초 레이저 표면처리에 따른 산화물 박막 트랜지스터의 제조방법 및 그 제조방법에 의해 제조된 산화물 박막 트랜지스터
KR102431925B1 (ko) 전기적 성능을 개선하기 위한 펨토초 레이저 공정을 이용한 tft 제작 방법
CN105789284B (zh) 薄膜晶体管及其制备方法和显示装置
CN117305773A (zh) 一种热蒸发制备氧化镓薄膜的方法及其存储器应用
JP2007123912A (ja) 薄膜トランジスタの作製方法
KR20240081881A (ko) 갈륨 산화물 박막의 제조 방법 및 이를 이용한 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant