KR20200051619A - 회로 기판 및 그 제조 방법 - Google Patents

회로 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20200051619A
KR20200051619A KR1020207006770A KR20207006770A KR20200051619A KR 20200051619 A KR20200051619 A KR 20200051619A KR 1020207006770 A KR1020207006770 A KR 1020207006770A KR 20207006770 A KR20207006770 A KR 20207006770A KR 20200051619 A KR20200051619 A KR 20200051619A
Authority
KR
South Korea
Prior art keywords
layer
fluorine
based resin
circuit board
resin
Prior art date
Application number
KR1020207006770A
Other languages
English (en)
Other versions
KR102502064B1 (ko
Inventor
다께시 오꾸나가
미유끼 고바야시
다쯔야 다마끼
겐뻬이 야마사끼
도모끼 하야시
Original Assignee
니폰 필라고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니폰 필라고교 가부시키가이샤 filed Critical 니폰 필라고교 가부시키가이샤
Publication of KR20200051619A publication Critical patent/KR20200051619A/ko
Application granted granted Critical
Publication of KR102502064B1 publication Critical patent/KR102502064B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/095Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising polyurethanes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/12Layered products comprising a layer of synthetic resin next to a fibrous or filamentary layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/30Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/032Organic insulating material consisting of one material
    • H05K1/034Organic insulating material consisting of one material containing halogen
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/015Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명에 관한 회로 기판은, 섬유 기재, 및 당해 섬유 기재에 함침되는 용융성의 불소계 수지를 포함하는 제1 층과, 상기 제1 층의 양면에 각각 배치되고, 비용융성의 불소계 수지를 포함하는 제2 층을 구비하고 있다.

Description

회로 기판 및 그 제조 방법
본 발명은 회로 기판 및 그 제조 방법에 관한 것이다.
종래부터 회로 기판에는, 저유전율의 수지로서 불소계 수지가 사용되고 있다. 그리고, 불소계 수지에 의해 형성된 회로 기판은, 특히 고주파용 회로 기판으로서 사용된다. 예를 들어, 특허문헌 1에는, 유리 섬유 등의 섬유 기재에 폴리테트라플루오로에틸렌(PTFE)을 함침시킨 회로 기판이 개시되어 있다.
일본 특허 공개 제2001-148550호 공보
그런데, 상기와 같은 회로 기판에서는, 섬유 기재에 대하여 불소계 수지가 충분히 함침되지 않아 섬유 기재 내에 공극이 형성된다고 하는 문제가 있다. 그리고, 이러한 공극이 존재하면, 회로 기판 내에 수분을 흡수하는 경우가 있다. 그 결과, 회로 기판의 유전율 등의 전기 특성이 변화하거나, 혹은 회로 기판 상의 도전층인 금속이 공극을 따라 석출되어, 회로의 쇼트가 생기는 등의 문제가 발생할 우려가 있다. 본 발명은 상기 문제를 해결하기 위해 이루어진 것이며, 수분의 흡수를 방지하는 것이 가능한 회로 기판, 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 관한 회로 기판은, 섬유 기재, 및 당해 섬유 기재에 함침되는 용융성의 불소계 수지를 포함하는 제1 층과, 상기 제1 층의 양면에 각각 배치되고, 비용융성의 불소계 수지를 포함하는 제2 층을 구비하고 있다.
상기 회로 기판에 있어서, 상기 각 제2 층의 불소계 수지에는 무기 미립자를 함유할 수 있다.
상기 회로 기판에 있어서는, 상기 각 제2 층을 각각 덮고, 비용융성의 불소계 수지를 포함하는 제3 층을 더 구비할 수 있다.
상기 각 회로 기판에 있어서, 상기 용융성의 불소계 수지는 4불화에틸렌ㆍ퍼플루오로알콕시에틸렌 공중합 수지(PFA), 4불화에틸렌ㆍ6불화프로필렌 공중합체(FEP), 4불화에틸렌ㆍ에틸렌 공중합체(ETFE), 비닐리덴플루오라이드 수지 (PVDF), 클로로트리플루오로에틸렌 수지(CTFE), 또는 이들의 조합으로 할 수 있다.
상기 각 회로 기판에 있어서, 상기 용융성의 불소계 수지는 폴리테트라플루오로에틸렌(PTFE)으로 할 수 있다.
상기 각 회로 기판에 있어서, 상기 각 제2 층의 불소계 수지에는 무기 미립자를 함유할 수 있으며, 상기 각 제2 층의 불소계 수지와 상기 무기 미립자의 혼합비는, 체적비로 5:5 내지 3:7인 것이 바람직하다.
본 발명에 관한 회로 기판의 제조 방법은, 섬유 기재에 용융성의 불소계 수지를 함침시키고, 당해 용융성의 불소계 수지의 융점보다 낮은 온도로 가열함으로써, 제1 층을 성형하는 스텝과, 상기 제1 층의 양면에, 용융성의 불소계 수지를 포함하는 제2 층을, 각각 형성하는 스텝을 구비하고 있다.
상기 회로 기판의 제조 방법에 있어서, 상기 각 제2 층의 불소계 수지에는 무기 미립자를 함유할 수 있다.
상기 회로 기판의 제조 방법에 있어서, 상기 각 제2 층의 불소계 수지와 상기 무기 미립자의 혼합비는, 체적비로 5:5 내지 3:7인 것이 바람직하다.
상기 회로 기판의 제조 방법에 있어서는, 상기 각 제2 층을 각각 덮고, 비용융성의 불소계 수지를 포함하는 제3 층을 형성하는 스텝을 더 구비할 수 있다.
본 발명에 따르면, 수분의 흡수를 방지할 수 있다.
도 1은, 본 발명의 일 실시 형태에 관한 회로 기판의 단면도이다.
이하, 본 발명의 회로 기판의 일 실시 형태에 대하여, 도면을 참조하면서 설명한다. 도 1은, 본 실시 형태에 관한 회로 기판의 개략 구성을 도시하는 단면도이다.
<1. 회로 기판의 개요>
도 1에 도시하는 바와 같이, 이 회로 기판은, 시트형의 제1 층(1)과, 이 제1 층(1)의 양면에 배치된 한 쌍의 제2 층(2)과, 각 제2 층(2)의 표면에 배치되는 한 쌍의 제3 층(3)을 구비하고 있다. 그리고, 제3 층(3)의 표면에, 회로를 형성하기 위한 도전층(4)이 형성된다. 이하, 각 층의 구성에 대하여, 상세하게 설명한다.
<2. 제1 층>
제1 층(1)은, 섬유 기재(11)에 용융성의 불소계 수지(이하, 간단히, 용융성 수지라고 하는 경우가 있음)(12)가 함침됨으로써 형성되어 있다. 섬유 기재(11)는, 특별히 한정되지 않지만, 예를 들어 유리 섬유, 카본 섬유, 아라미드 섬유(방향족 폴리아미드), 폴리-p-페닐렌벤조비스옥사졸(PBO) 섬유, 폴리비닐알코올(PVA) 섬유, 폴리에틸렌(PE) 섬유, 폴리이미드 섬유와 같은 플라스틱 섬유, 현무암 섬유와 같은 무기 섬유를 들 수 있다. 혹은, 스테인리스 섬유와 같은 금속 섬유 등을 들 수 있다. 또한, 상술한 섬유 기재(11) 중 1종 또는 2종 이상을 조합하여 사용할 수 있다.
섬유 기재(11)의 평량은, 특별히 한정되지 않지만, 예를 들어 섬유 기재(11)의 평량이 작아지면, 제1 층(1)의 형성 시에 가열하고, 그 후 상온으로 하였을 때, 제2 층(2)의 비용융성의 불소계 수지의 수축에 의해, 섬유 기재(11)가 변형될 우려가 있다. 한편, 섬유 기재(11)의 평량이 크면, 섬유 기재(11)의 유전율과 용융성의 불소계 수지(12)의 유전율의 차이에 의해, 회로 기판의 유전율의 분포가 불균일해질 우려가 있다. 이 관점에서, 섬유 기재(11)의 평량은 20 내지 60g/㎡로 하는 것이 바람직하고, 30 내지 48g/㎡로 하는 것이 더욱 바람직하다.
용융성의 불소계 수지(12)는, 예를 들어 4불화에틸렌ㆍ퍼플루오로알콕시에틸렌 공중합 수지(PFA), 4불화에틸렌ㆍ6불화프로필렌 공중합 수지(FEP), 4불화에틸렌ㆍ에틸렌 공중합 수지(ETFE), 비닐리덴플루오라이드 수지(PVDF), 클로로트리플루오로에틸렌 수지(CTFE), 또는 이들의 조합으로 할 수 있다.
여기서, 용융성의 불소계 수지란, 섬유 기재(11)의 섬유간에 함침되기 쉽도록 흐름성이 높은 불소계 수지를 의미한다. 구체적으로는, 상술한 조성물 외에, 예를 들어 ASTM D 1238에 준거하여, 372℃, 5kg 하중의 조건에서 측정된 용융 유속(MFR)이 1 내지 30g/10min인 수지로 할 수 있다. 용융 유속이 1g/10min 이상이면, 성형 시에, 섬유 기재(11)의 섬유간에 함침되기 쉬워, 간극이 형성되기 어렵다. 한편, 용융 유속이 1g/10min 미만이면, 성형 시에, 섬유 기재(11)의 섬유간에 함침되지 않아, 간극이 형성되기 쉽다. 또한, 제1 층(1)의 두께는 10 내지 30㎛인 것이 바람직하다.
<3. 제2 층>
이어서, 제2 층(2)에 대하여 설명한다. 제2 층(2)은, 무기 필러를 함유하는 비용융성의 불소계 수지(이하, 간단히, 비용융성 수지라고 하는 경우가 있음)로 형성되어 있다. 비용융성의 불소계 수지는, 예를 들어 폴리테트라플루오로에틸렌(PTFE), PTFE 변성체, 또는 이들의 조합으로 할 수 있다. 상기 변성체란, PTFE 분자쇄의 말단에 수산기, 아미노기, 카르복실기를 갖는 PTFE이다. 혹은, 상기 변성체란, 적어도 50중량%를 초과하는 PTFE를 주성분으로 하고, 상기 용융성 불소 수지나, 혹은 액정 폴리머(LCP) 등을 부성분으로 하는 혼합된 수지로 할 수도 있다.
여기서, 비용융성의 불소계 수지란, 흐름성이 낮은 불소계 수지를 의미한다. 구체적으로는, 상술한 조건에서 용융 유속의 측정이 불가능한 불소계 수지로 할 수 있다.
무기 필러(무기 미립자)는, 비용융성의 불소계 수지에 의한 제2 층(2)의 팽창을 억제하기 위해 함유되고 있지만, 구체적인 조성은 특별히 한정되지 않는다. 예를 들어, 실리카, 알루미나, 질화규소, 질화알루미늄, 질화붕소, 산화티타늄, 탄화규소, 수산화알루미늄, 수산화마그네슘, 티타늄화이트, 탈크, 클레이, 마이카, 유리 섬유 등을 들 수 있다. 또한, 무기 필러로서는, 상기 중에서 2종 이상을 혼합한 것이어도 된다.
무기 필러 전체의 평균 입경(D50)은 0.5 내지 20㎛인 것이 바람직하다. 또한, 상기 비용융성의 불소계 수지와 무기 필러의 혼합비는, 체적비로, 예를 들어 6:4 내지 3:7로 하는 것이 바람직하고, 5:5 내지 3:7로 하는 것이 더욱 바람직하고, 4.5:5.5 내지 3.5:6.5로 하는 것이 특히 바람직하다. 즉, 무기 필러의 비율은, 후술하는 바와 같이, 제조 방법에 따라서는, 비용융성의 불소계 수지보다 적게 할 수도 있고, 크게 할 수도 있다. 또한, 제2 층(2)의 두께는 60 내지 100㎛인 것이 바람직하다.
<4. 제3 층>
이어서, 제3 층(3)에 대하여 설명한다. 제3 층(3)은, 제2 층(2)과 동일하게, 비용융성의 불소계 수지로 형성되고 있지만, 무기 필러는 함유되어 있지 않다. 제3 층(3)의 비용융성 수지는, 제2 층(2)과 상이해도 되지만, 동일한 비용융성 수지로 형성되어 있는 것이 바람직하다. 제3 층(3)은 제2 층(2)을 덮는 역할을 한다. 즉, 무기 필러가 노출되면, 도전층(4)이 접착되기 어려워, 박리되기 쉬워질 우려가 있다. 또한, 무기 필러에는, 실리카와 같이 친수성이 높은 것이 있기 때문에, 이러한 무기 필러가 노출되어 있으면, 수분을 흡수할 우려가 있다. 따라서, 이러한 문제를 방지하기 위해, 제3 층(3)이 마련된다. 또한, 제3 층(3)의 두께는 20 내지 50㎛인 것이 바람직하다.
<5. 도전층>
도전층(4)은 금속박에 의해 형성되고 있지만, 예를 들어 구리박 등에 의해 형성할 수 있다. 도전층(4)을 구리박으로 형성하는 경우에는, 예를 들어 표면 조도(JIS-B-0601에 규정된 중심선 평균 조도) Ra가 0.2㎛ 이하인 미조화 처리가 실시된 구리박, 또는 표면 조도(JIS-B-0601에 규정된 10점 평균 조도) Rz의 최댓값이 5㎛ 이하인 저조도의 조화 처리가 실시된 구리박(JIS-C-6515의 종류가 V인 것)을 사용할 수 있다. 예를 들어, 양면이 조화 처리 또한 흑색화 처리되어 있지 않은 평활면을 이루는 구리박(압연 구리박)이 사용된다. 그리고, 이러한 도전층(4)에 대하여, 에칭 등의 처리에 의해, 소정의 도전 패턴이 형성된다.
<6. 회로 기판의 제조 방법>
이어서, 상기와 같이 구성된 회로 기판의 제조 방법의 일례에 대하여 설명한다. 우선, 제1 층(1)을 형성하기 위해, 섬유 기재(11)에, 용융성 수지의 분산액(디스퍼전)을 함침시킨다. 이것을, 한 쌍의 롤 사이에 통과시켜, 용융성 수지를 섬유 기재(11)에 함침시킴과 함께, 두께를 조정한다. 이어서, 이것을, 용융성 수지의 융점보다 낮은 100℃ 부근에서 건조하고, 그 후, 용융성 수지의 융점보다 낮게 분산액의 분산제(계면 활성제)가 가열 분해되는 온도에서 가열한다. 가열 분해 온도는, 예를 들어 용융성 수지의 분산액으로서, PFA 디스퍼전을 사용하였을 때에는, PFA의 융점인 300 내지 310℃보다 낮은 300℃ 미만으로 할 수 있다. 이와 같이 하면, 제1 층(1)의 표면이 지나치게 딱딱해지지 않고, 다음에 설명하는 제2 층(2)을 적층하기 쉬워진다. 이와 같이 하여, 프리프레그인 제1 층(1)이 형성된다. 또한, 이상의 함침, 건조 및 가열의 공정을, 제1 층(1)이 원하는 두께로 될 때까지 반복할 수 있다.
이어서, 제2 층(2)을 형성한다. 즉, 제1 층(1)을, 비용융성 수지 및 무기 필러의 분산액(디스퍼전)에 침지하고, 제1 층(1)의 양면에, 제2 층(2)의 재료를 부착시킨다. 단, 체적비로, 비용융성 수지는 무기 필러보다 많이 혼합하는 것이 바람직하다. 이것을, 한 쌍의 롤 사이에 통과시켜, 제2 층(2)의 두께를 조정한다. 이어서, 이것을, 비용융성 수지의 융점보다 낮은 100℃에서 건조하고, 그 후, 비용융성 수지의 융점보다 높은 310℃를 초과하는 온도에서 가열한다. 이상의 함침, 건조 및 가열의 공정을, 제2 층(2)이 원하는 두께로 될 때까지 반복할 수 있다. 이와 같이 하여, 제1 층(1)의 양면에, 제2 층(2)이 형성된 제1 중간체가 형성된다.
이것에 이어서, 제1 중간체의 양면에, 제3 층(3)을 형성한다. 즉, 제1 중간체를, 비용융성 수지인 PFA의 분산액(디스퍼전)에 침지하고, 제1 중간체의 양면, 즉 제2 층(2)의 양면에, 제3 층(3)의 재료를 부착시킨다. 이것을, 한 쌍의 롤 사이에 통과시켜, 제3 층(3)의 두께를 조정한다. 이어서, 이것을, 비용융성 수지의 융점보다 낮은 100℃ 부근에서 건조하고, 그 후, 비용융성 수지의 융점보다 높은 310℃를 초과하는 온도에서 가열한다. 이상의 함침, 건조 및 가열의 공정을, 제3 층(3)이 원하는 두께로 될 때까지 반복할 수 있다. 이와 같이 하여, 제2 중간체가 형성된다.
마지막으로, 제2 중간체의 양면에 도전층(4)을 형성한다. 예를 들어, 구리박 등의 도전층(4)을 제2 중간체의 양면에 적층한 후, 380℃에서 열 압착한다(프레스 성형). 이에 의해, 제2 중간층의 양면에 도전층(4)이 접착된다. 이와 같이 하여, 회로 기판이 형성된다.
<7. 특징>
이상의 회로 기판에 따르면, 제1 층(1)을 구성하는 수지로서 용융성의 불소계 수지를 사용하고 있다. 이 용융성의 불소계 수지는 흐름성이 높기 때문에, 섬유 기재(11)의 사이에 충분히 함침시킬 수 있다. 그 때문에, 제1 층(1)에 공극이 형성되는 것을 방지할 수 있고, 회로 기판 내에 수분이 흡수되는 것을 방지할 수 있다. 그 결과, 수분에 의해 회로 기판의 전기 특성이 변화하는 것을 방지할 수 있다.
<8. 변형예>
이상, 본 발명의 일 실시 형태에 대하여 설명하였지만, 본 발명은 상기 실시 형태에 한정되는 것은 아니며, 그 취지를 일탈하지 않는 한, 다양한 변경이 가능하다. 예를 들어, 이하의 변경이 가능하다. 또한, 이하의 변형예는 적절하게 조합할 수 있다.
<8-1>
상기 실시 형태에서는, 도전층(4)을 형성한 것을 회로 기판으로 하였지만, 본 발명에 관한 회로 기판은, 상기 제2 중간체로 할 수도 있다. 즉, 도전층(4)을 제2 중간체에 대하여 사후적으로 마련할 수 있다.
<8-2>
상기 실시 형태에서는, 제1 층(1)을 형성할 때, PFA 디스퍼전을, PFA의 융점인 300 내지 310℃보다 낮은 300℃ 미만으로 하였지만, 이것은, 상기한 바와 같이 제2 층(2)의 구성이, 체적비에 있어서, 비용융성 수지보다 무기 필러가 작기 때문이다. 이와 같이, 무기 필러의 비율이 작으면, 제2 층(2)에 파고드는 앵커 효과가 작기 때문에, 제1 층(1)의 PFA의 온도를 낮추어, 표면이 지나치게 딱딱해지지 않도록 함으로써, 제2 층(2)을 적층하기 쉽게 하고 있다.
이에 비해, 제2 층(2)의 무기 필러의 비율을 비용융성 수지보다 많게 할 수도 있다. 이 경우, 제1 층(1)의 용융성 수지(PFA 등)의 가열 온도를 융점보다 높여 표면이 딱딱해져도, 제2 층(2)의 무기 필러가 제1 층(1)에 파고드는 앵커 효과를 기대할 수 있다. 따라서, 제1 층(1)의 용융성 수지의 가열 온도가 높아져도, 제2 층(2)을 견고하게 제1 층(1)에 적층할 수 있다. 또한, 용융성 수지(12)의 가열 온도를 높이면, 제1 층(1)의 섬유 기재(11)에 대하여 용융성 수지(12)가 충분히 함침되어, 섬유 기재(11) 내에 공극이 형성되는 것을 더 방지할 수 있다.
<8-3>
제2 층(2)에는, 무기 필러를 반드시 포함시키지 않아도 되며, 비용융성의 불소계 수지만으로 제2 층(2)을 구성할 수도 있다. 이 경우, 제3 층(3)은 불필요해지며, 제2 층(2)의 외면에, 필요에 따라 도전층(4)을 형성할 수 있다.
<8-4>
제2 층(2)은, 무기 필러를 포함하지 않는 비용융성의 불소계 수지층과, 그 양측에 무기 필러를 포함하는 비용융성의 불소계 수지층으로 구성할 수도 있다. 이 경우, 상기 중간체의 양측에 제3 층(3)을 형성할 수 있다.
<실시예>
이하, 본 발명의 실시예에 대하여 설명한다. 단, 본 발명은 이하의 실시예에 한정되지 않는다.
실시예 1, 2 및 비교예에 관한 회로 기판을 다음과 같이 형성하였다.
(1) 실시예 1
섬유 기재로서 30g/㎡의 유리 섬유를 준비하였다. 이어서, 이 섬유 기재에 PFA의 분산액을 함침시켰다. 이어서, 이것을 한 쌍의 롤러 사이에 통과시켜 두께를 조정하고, 약 100℃에서 건조하였다. 그리고, 이것을 PFA의 융점보다 낮은 300℃ 미만에서 가열하여, 제1 층을 형성하였다.
이어서, 제1 층을, PTFE와 무기 필러로서의 실리카를 혼합한 분산액에 침지하고, 이 혼합액을 제1 층의 양면에 부착시켰다. 실리카의 평균 입경은 5㎛였다. 또한, PTFE와 실리카의 체적비는 6:4로 하였다. 그리고, 이것을 한 쌍의 롤러 사이에 통과시켜 두께를 조정하고, 약 100℃에서 건조하였다. 이어서, 이것을 PTFE의 융점보다 높은 약 360℃에서 가열하여, 제2 층이 적층된 제1 중간체를 형성하였다.
이어서, 제1 중간체를, PTFE의 분산액에 침지하고, PTFE를 제1 층의 양면에 부착시켰다. 그리고, 이것을 한 쌍의 롤러 사이에 통과시켜 두께를 조정하고, 약 100℃에서 건조하였다. 이어서, 이것을 PTFE의 융점보다 높은 약 360℃에서 가열하여, 제3 층이 적층된 제2 중간체를 형성하였다. 여기서는, 이 제2 중간체를 실시예 1로 하였다.
(2) 실시예 2
섬유 기재로서 30g/㎡의 유리 섬유를 준비하였다. 이어서, 이 섬유 기재에 PFA의 분산액을 함침시켰다. 이어서, 이것을 한 쌍의 롤러 사이에 통과시켜 두께를 조정하고, 약 100℃에서 건조하였다. 그리고, 이것을 PFA의 융점보다 높은 340℃에서 가열하여, 제1 층을 형성하였다.
이어서, 제1 층을, PTFE와 무기 필러로서의 실리카를 혼합한 분산액에 침지하고, 이 혼합액을 제1 층의 양면에 부착시켰다. 실리카의 평균 입경은 5㎛였다. 또한, PTFE와 실리카의 체적비는 4:6으로 하였다. 그리고, 이것을 한 쌍의 롤러 사이에 통과시켜 두께를 조정하고, 약 100℃에서 건조하였다. 이어서, 이것을 PTFE의 융점보다 높은 약 340℃에서 가열하여, 제2 층이 적층된 제1 중간체를 형성하였다.
이어서, 실시예 1과 마찬가지로 제3 층을 적층하여, 제2 중간체를 형성하였다. 여기서는, 이 제2 중간체를 실시예 2로 하였다.
(3) 비교예
섬유 기재로서 30g/㎡의 유리 섬유를 준비하였다. 이어서, 이 섬유 기재에 PTFE의 분산액을 함침시켰다. 이어서, 이것을 한 쌍의 롤러 사이에 통과시켜 두께를 조정하고, 약 100℃에서 건조하였다. 이어서, 이것을 PTFE의 융점보다 높은 약 360℃에서 가열하여, 제1 층을 형성하였다.
이어서, 이 제1 층에 대하여, 실시예 1과 마찬가지로, 제2 층 및 제3 층을 적층시켜, 제2 중간체를 형성하였다. 여기서는, 이 제2 중간체를 비교예로 하였다.
(4) 평가
상술한 실시예 1, 2 및 비교예를 각각 5개씩 작성하고, 이들에 대하여, JIS C 6481 5. 14 프린트 배선용 동장 적층판 시험 방법 흡수율에 준거한 흡수 시험을 행하였다. 산출된 흡수율의 평균은, 이하와 같다.
ㆍ실시예 1 0.09%
ㆍ실시예 2 0.07%
ㆍ비교예 0.18%
이상의 결과로부터, 실시예 1, 2에서는 비교예의 약 50%의 흡수율이 실현되었다. 따라서, 제1 층에 용융성 수지인 PFA를 사용하면, 섬유 기재에 PFA가 충분히 함침되어, 간극이 형성되는 것이 방지된다고 생각된다. 그리고, 이에 의해, 흡수율이 저하되었다고 생각된다. 특히, 실시예 2에서는, 제1 층의 형성 시의 가열 온도를 PFA의 융점보다 높은 340℃로 하였기 때문에, PFA가 섬유 기재에 더 함침되어, 공극의 형성이 더 방지되었다고 생각된다. 그 결과, 실시예 2는, 실시예 1보다 낮은 흡수율을 실현하고 있다.
1: 제1 층
11: 섬유 기재
12: 용융성의 불소계 수지
2: 제2 층
3: 제3 층

Claims (10)

  1. 섬유 기재, 및 당해 섬유 기재에 함침되는 용융성의 불소계 수지를 포함하는 제1 층과,
    상기 제1 층의 양면에 각각 배치되고, 비용융성의 불소계 수지를 포함하는 제2 층
    을 구비하고 있는, 회로 기판.
  2. 제1항에 있어서,
    상기 각 제2 층의 불소계 수지에는 무기 미립자가 함유되어 있는, 회로 기판.
  3. 제2항에 있어서,
    상기 각 제2 층을 각각 덮고, 비용융성의 불소계 수지를 포함하는 제3 층을 더 구비하고 있는, 회로 기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 용융성의 불소계 수지는, 4불화에틸렌ㆍ퍼플루오로알콕시에틸렌 공중합 수지(PFA), 4불화에틸렌ㆍ6불화프로필렌 공중합체(FEP), 4불화에틸렌ㆍ에틸렌 공중합체(ETFE), 비닐리덴플루오라이드 수지(PVDF), 클로로트리플루오로에틸렌 수지(CTFE), 또는 이들의 조합인, 회로 기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 비용융성의 불소계 수지는 폴리테트라플루오로에틸렌(PTFE)인, 회로 기판.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 각 제2 층의 불소계 수지에는 무기 미립자가 함유되고,
    상기 각 제2 층의 불소계 수지와 상기 무기 미립자의 혼합비는, 체적비로 5:5 내지 3:7인, 회로 기판.
  7. 섬유 기재에 용융성의 불소계 수지 분산액을 함침시키고, 당해 용융성의 불소계 수지의 융점보다 낮은 온도에서 가열함으로써, 제1 층을 성형하는 스텝과,
    상기 제1 층의 양면에, 비용융성의 불소계 수지를 포함하는 제2 층을, 각각 형성하는 스텝
    을 구비하고 있는, 회로 기판의 제조 방법.
  8. 제7항에 있어서,
    상기 각 제2 층의 불소계 수지에는 무기 미립자가 함유되어 있는, 회로 기판의 제조 방법.
  9. 제8항에 있어서,
    상기 각 제2 층의 불소계 수지와 상기 무기 미립자의 혼합비는, 체적비로 5:5 내지 3:7인, 회로 기판의 제조 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 각 제2 층을 각각 덮고, 비용융성의 불소계 수지를 포함하는 제3 층을 형성하는 스텝을 더 구비하고 있는, 회로 기판의 제조 방법.
KR1020207006770A 2017-09-06 2018-07-19 회로 기판 및 그 제조 방법 KR102502064B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-171348 2017-09-06
JP2017171348 2017-09-06
PCT/JP2018/027095 WO2019049519A1 (ja) 2017-09-06 2018-07-19 回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20200051619A true KR20200051619A (ko) 2020-05-13
KR102502064B1 KR102502064B1 (ko) 2023-02-21

Family

ID=65634016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207006770A KR102502064B1 (ko) 2017-09-06 2018-07-19 회로 기판 및 그 제조 방법

Country Status (7)

Country Link
US (1) US11014336B2 (ko)
EP (1) EP3681254A4 (ko)
JP (1) JP7132226B2 (ko)
KR (1) KR102502064B1 (ko)
CN (1) CN111052878B (ko)
TW (1) TWI751373B (ko)
WO (1) WO2019049519A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI715995B (zh) * 2019-06-10 2021-01-11 南亞塑膠工業股份有限公司 氟系基板、銅箔基板及印刷電路板
CN111171736B (zh) * 2020-01-14 2022-06-03 广东生益科技股份有限公司 一种漆布及其制备方法、包含其的覆铜板和应用
CN112223868B (zh) * 2020-09-22 2022-01-07 瑞声新能源发展(常州)有限公司科教城分公司 绝缘板及其制备方法、层压板及其制备方法、及应用
US20240051279A1 (en) 2021-03-04 2024-02-15 Dupont Specialty Products Usa, Llc Composite material and method for forming the composite material

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0569442A (ja) * 1991-09-12 1993-03-23 Nitto Denko Corp プリプレグおよびその用途
US5652055A (en) * 1994-07-20 1997-07-29 W. L. Gore & Associates, Inc. Matched low dielectric constant, dimensionally stable adhesive sheet
JP2001148550A (ja) 1999-11-22 2001-05-29 Nippon Pillar Packing Co Ltd プリント配線板用積層板
JP2008307825A (ja) * 2007-06-15 2008-12-25 Chuko Kasei Kogyo Kk 両面銅張積層板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55101365A (en) * 1979-01-23 1980-08-02 Citizen Watch Co Ltd Belt grinding machine for machining wrist watch case
JPH04168127A (ja) * 1990-10-31 1992-06-16 Nitto Denko Corp プリプレグおよび多層回路板
JPH0790626B2 (ja) * 1993-06-03 1995-10-04 日本ピラー工業株式会社 積層板の製造方法
JP2614190B2 (ja) * 1994-06-01 1997-05-28 日本ピラー工業株式会社 多層板用プリプレグ、積層板、多層プリント回路基板およびその製造方法
US5545475A (en) 1994-09-20 1996-08-13 W. L. Gore & Associates Microfiber-reinforced porous polymer film and a method for manufacturing the same and composites made thereof
JP3732145B2 (ja) * 1999-07-05 2006-01-05 日本ピラー工業株式会社 プリント配線板及びプリント配線板用プリプレグ
US6580292B2 (en) 2001-08-02 2003-06-17 Koninklijke Philips Electronics N.V. Universal PECL/LVDS output structure
US6500529B1 (en) * 2001-09-14 2002-12-31 Tonoga, Ltd. Low signal loss bonding ply for multilayer circuit boards
KR100722626B1 (ko) * 2005-05-10 2007-05-28 삼성전기주식회사 인쇄회로기판용 수지적층판 및 그 제조방법
JP4827460B2 (ja) * 2005-08-24 2011-11-30 三井・デュポンフロロケミカル株式会社 含フッ素樹脂積層体
JP4377867B2 (ja) * 2005-09-30 2009-12-02 日本ピラー工業株式会社 銅張積層板、プリント配線板及び多層プリント配線板並びにこれらの製造方法
JP4260789B2 (ja) * 2005-10-31 2009-04-30 日本ピラー工業株式会社 プリント基板をミリメートル波帯域通信に使用する方法
JP4545682B2 (ja) * 2005-12-05 2010-09-15 株式会社潤工社 弗素樹脂積層基板
WO2013042751A1 (ja) * 2011-09-22 2013-03-28 日立化成株式会社 積層体、積層板、多層積層板、プリント配線板及び積層板の製造方法
WO2013042752A1 (ja) * 2011-09-22 2013-03-28 日立化成株式会社 積層体、積層板、多層積層板、プリント配線板及び積層板の製造方法
CN104011163A (zh) * 2011-12-12 2014-08-27 株式会社Lg化学 用于制造电路板的氰酸酯树脂组合物以及含有其的柔性覆金属层压制品
JP2014072324A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板及びその製造方法
JP6364184B2 (ja) * 2013-12-06 2018-07-25 日本ピラー工業株式会社 プリント配線板
JP2017031256A (ja) * 2015-07-29 2017-02-09 日東電工株式会社 フッ素樹脂多孔質体、それを用いた金属層付多孔質体及び配線基板
JP6344501B2 (ja) * 2017-04-27 2018-06-20 株式会社三洋物産 遊技機
TWI636885B (zh) * 2017-05-24 2018-10-01 台燿科技股份有限公司 金屬箔積層板的製造方法及其應用

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0569442A (ja) * 1991-09-12 1993-03-23 Nitto Denko Corp プリプレグおよびその用途
US5652055A (en) * 1994-07-20 1997-07-29 W. L. Gore & Associates, Inc. Matched low dielectric constant, dimensionally stable adhesive sheet
JP2001148550A (ja) 1999-11-22 2001-05-29 Nippon Pillar Packing Co Ltd プリント配線板用積層板
JP2008307825A (ja) * 2007-06-15 2008-12-25 Chuko Kasei Kogyo Kk 両面銅張積層板

Also Published As

Publication number Publication date
CN111052878A (zh) 2020-04-21
US20210060902A1 (en) 2021-03-04
KR102502064B1 (ko) 2023-02-21
TW201912412A (zh) 2019-04-01
CN111052878B (zh) 2023-09-15
EP3681254A4 (en) 2021-05-05
EP3681254A1 (en) 2020-07-15
TWI751373B (zh) 2022-01-01
WO2019049519A1 (ja) 2019-03-14
JPWO2019049519A1 (ja) 2020-08-13
JP7132226B2 (ja) 2022-09-06
US11014336B2 (en) 2021-05-25

Similar Documents

Publication Publication Date Title
JP6691274B2 (ja) 改善された熱伝導性を有する誘電体層
KR102502064B1 (ko) 회로 기판 및 그 제조 방법
JP6572983B2 (ja) エポキシ樹脂組成物
JP5396805B2 (ja) エポキシ樹脂組成物
KR102007545B1 (ko) 접착 필름, 상기 접착 필름을 이용한 다층 인쇄 배선판, 및 상기 다층 인쇄 배선판의 제조 방법
KR102077867B1 (ko) 열경화성 에폭시 수지 조성물, 절연층 형성용 접착 필름 및 다층 프린트 배선판
WO2005071028A1 (en) Particulate filled fluoropolymer coating composition and method of making article therefrom
JP5772314B2 (ja) 多層プリント配線板用接着フィルム
JP2013234328A (ja) エポキシ樹脂組成物
KR20180074110A (ko) 금속적층판 및 이의 제조방법
JP2019123799A (ja) 層間絶縁層用樹脂組成物、層間絶縁層用樹脂フィルム、多層プリント配線板、半導体パッケージ及び多層プリント配線板の製造方法
KR100802840B1 (ko) 콤포지트 적층판의 제조방법
JP5831027B2 (ja) 接着フィルム、該接着フィルムを用いた多層プリント配線板、及び該多層プリント配線板の製造方法
EP1345241A1 (en) Electrical insulating plate, prepreg laminate and method for producing them
KR20230124159A (ko) 롤 타입의 연성 금속 적층판, 이를 제조하는 방법 및 상기 연성 금속 적층판을 포함하는 인쇄회로기판
JP2006165095A (ja) プリント配線板およびその製造方法
JP2010187035A (ja) プリント配線板およびその製造方法
JP2016036045A (ja) 多層プリント配線板の製造方法
JPH05206642A (ja) 多層回路板の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant