KR20200008655A - 어레이 기판, 칩 온 필름, 표시 장치 및 얼라인먼트 방법 - Google Patents

어레이 기판, 칩 온 필름, 표시 장치 및 얼라인먼트 방법 Download PDF

Info

Publication number
KR20200008655A
KR20200008655A KR1020207000274A KR20207000274A KR20200008655A KR 20200008655 A KR20200008655 A KR 20200008655A KR 1020207000274 A KR1020207000274 A KR 1020207000274A KR 20207000274 A KR20207000274 A KR 20207000274A KR 20200008655 A KR20200008655 A KR 20200008655A
Authority
KR
South Korea
Prior art keywords
alignment
pin
mark
chip
film
Prior art date
Application number
KR1020207000274A
Other languages
English (en)
Inventor
런제 류
샹첸 왕
링옌 천
Original Assignee
쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. filed Critical 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디.
Publication of KR20200008655A publication Critical patent/KR20200008655A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8513—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 출원의 실시예에서는 어레이 기판, 칩 온 필름, 표시 장치 및 얼라인먼트 방법을 제공하는 바, 상기 어레이 기판에는 칩 온 필름 상의 제2 핀과 대응되게 연결되는 제1 핀; 상기 제1 핀의 얼라인먼트 사전 설정 범위에 위치하여, 상기 칩 온 필름 상의 제2 얼라인먼트 마크와 얼라인먼트가 진행되는 제1 얼라인먼트 마크; 상기 제1 얼라인먼트 마크 및 상기 제2 얼라인먼트 마크를 통해 취득되고, 상기 제1 핀의 얼라인먼트 사전 설정 범위에 위치하여, 상기 제1 핀과 상기 제2 핀의 얼라인먼트 편차를 지시하는 제1 오프셋 마크가 포함된다. 본 출원을 통하여, 어레이 기판과 칩 온 필름의 정확한 얼라인먼트를 구현할 수 있다.

Description

어레이 기판, 칩 온 필름, 표시 장치 및 얼라인먼트 방법
본 출원은 2018년 04월 02일에 제출되고, 출원번호가 No.201810283325.3인 중국 출원의 우선권을 요구하며, 인용을 통해 그 모든 내용을 본 출원에 결합시킨다.
본 출원은 표시 기술분야에 관한 것으로서, 특히 어레이 기판, 칩 온 필름, 표시 장치 및 얼라인먼트 방법에 관한 것이다.
연성 표시 장치는 표시 패널이 밴딩 변형가능한 표시 장치를 가리킨다. 연성 표시 장치는 차세대의 표시 소자로서, 이가 얇고 가벼우며, 명암비가 높고 반응이 빠르며, 시각이 넓고 휘도가 높으며, 풀 칼러 등 장점으로 인하여, 핸드폰, 개인용 디지털 단말(Personal Digital Assistant, PDA), 디지털 카메라, 차량용 디스플레이, 노트북 컴퓨터, 벽걸이TV 및 군사 분야 등에 아주 넓은 응용 전망을 갖고 있다.
연성 표시 장치 중의 칩 온 필름(Chip On Film, COF) 상의 핀/단자/전극은 스크린 본체 상의 핀과 얼라인먼트를 진행하여야 한다. 하지만 집적도의 향상 및 온도, 습도 등 환경 요소의 영향으로 인하여, 종래의 COF와 스크린 본체의 얼라인먼트 정확도가 높지 못한다.
이를 위하여, 본 출원에서는 어레이 기판, 칩 온 필름, 표시 장치 및 얼라인먼트 방법을 제공하여, 종래 기술에서 어레이 기판 상의 핀과 COF 상의 핀이 정확하게 얼라인먼트될 수 없는 문제를 해결하도록 한다.
상기 목적을 이루기 위하여, 제1 측면으로, 본 출원에서는 어레이 기판을 제공하는 바, 칩 온 필름 상의 제2 핀과 대응되게 연결되는 제1 핀; 제1 핀의 얼라인먼트 사전 설정 범위에 위치하여, 칩 온 필름 상의 제2 얼라인먼트 마크와 얼라인먼트가 진행되는 제1 얼라인먼트 마크; 제1 얼라인먼트 마크 및 제2 얼라인먼트 마크를 통해 취득되고, 제1 핀의 얼라인먼트 사전 설정 범위에 위치하여, 제1 핀과 제2 핀의 얼라인먼트 편차를 지시하는 제1 오프셋 마크가 포함된다.
나아가, 제1 핀은 복수 개 포함되고, 제1 핀은 복수 개 포함되며, 제1 오프셋 마크는 복수 개 제1 핀 중의 제1 얼라인먼트 마크와 가장 가까운 제1 핀과 인접된다.
나아가, 복수 개 제2 핀 또는 복수 개 제2 핀이 위치하는 직선은 상호 교차된다.
나아가, 제1 오프셋 마크에는 제1 얼라인먼트 눈금이 포함되고, 제1 얼라인먼트 눈금에는 횡방향 얼라인먼트 눈금 및/또는 종방향 얼라인먼트 눈금이 포함된다.
나아가, 제1 오프셋 마크에는 제1 얼라인먼트 라벨이 포함되고, 제1 얼라인먼트 라벨에는 제1 횡방향 얼라인먼트 라벨 및 제1 횡방향 얼라인먼트 라벨에 대응되는 제1 종방향 얼라인먼트 라벨이 포함된다.
제2 측면으로, 본출원은 또한 칩 온 필름을 제공하는 바, 어레이 기판 상의 제1 핀과 대응되게 연결되는 제2 핀; 제2 핀의 얼라인먼트 사전 설정 범위에 위치하여, 상기 어레이 기판 상의 제1 얼라인먼트 마크와 얼라인먼트가 진행되는 제2 얼라인먼트 마크; 상기 제1 얼라인먼트 마크 및 상기 제2 얼라인먼트 마크를 통해 취득되고, 상기 제2 핀의 얼라인먼트 사전 설정 범위에 위치하여, 상기 제1 핀과 상기 제2 핀의 얼라인먼트 편차를 지시하는 제2 오프셋 마크가 포함된다.
나아가, 제1 핀은 복수 개 포함되고, 제1 핀은 복수 개 포함되며, 제2 오프셋 마크는 복수 개 제2 핀 중의 제2 얼라인먼트 마크와 가장 가까운 제2 핀과 인접된다.
나아가, 복수 개 제1 핀 또는 복수 개 제1 핀이 위치하는 직선은 상호 교차된다.
나아가, 제2 오프셋 마크에는 제2 얼라인먼트 눈금이 포함되고, 제2 얼라인먼트 눈금에는 횡방향 얼라인먼트 눈금 및/또는 종방향 얼라인먼트 눈금이 포함된다.
나아가, 제2 오프셋 마크에는 제2 얼라인먼트 라벨이 포함되고, 제2 얼라인먼트 라벨에는 제2 횡방향 얼라인먼트 라벨 및 제2 횡방향 얼라인먼트 라벨에 대응되는 제2 종방향 얼라인먼트 라벨이 포함된다.
제3 측면으로, 본출원은 또한 표시 장치를 제공하는 바, 해당 표시 장치에는 상기 어느 한 실시예에 언급된 어레이 기판이 포함되고, 또한 칩 온 필름이 포함되며, 칩 온 필름에는 제2 핀, 제2 얼라인먼트 마크와 제2 오프셋 마크가 포함된다.
제4 측면으로, 본 출원에서는 또한 표시 장치를 제공하는 바, 해당 표시 장치에는 상기 어느 한 실시예에 언급된 칩 온 필름이 포함되고, 또한 어레이 기판이 포함되며, 어레이 기판에는 제1 핀, 제1 얼라인먼트 마크와 제1 오프셋 마크가 포함된다.
제5 측면으로, 본 출원에서는 또한 얼라인먼트 방법을 제공하는 바, 해당 얼라인먼트 방법에는 제1 장치 상의 제1 핀과 제2 장치 상의 제2 핀에 대해 대응되는 연결을 진행하는 단계; 제1 장치 상의 제1 얼라인먼트 마크와 제2 장치 상의 제2 얼라인먼트 마크에 대해 얼라인먼트를 진행하는 단계; 제1 얼라인먼트 마크 및 제2 얼라인먼트 마크에 의해 취득되는 제1 오프셋 마크를 이용하여 제1 핀과 제2 핀의 얼라인먼트 편차를 지시하는 단계; 얼라인먼트 편차에 의해 상기 제1 장치와 상기 제2 장치를 얼라인먼트시키는 단계가 포함된다.
나아가, 제1 장치는 어레이 기판과 칩 온 필름 중의 하나이고, 제2 장치는 어레이 기판과 칩 온 필름 중의 다른 하나이다.
본 출원에서 제공하는 어레이 기판, 칩 온 필름, 표시 장치 및 얼라인먼트 방법은, 어레이 기판 상의 핀과 칩 온 필름 상의 핀에 대해얼라인먼트를 하기 위한 얼라인먼트 마크를 구비하는 외, 또한 어레이 기판 상의 핀과 칩 온 필름 상의 핀의 오프셋 편차를 지시하기 위한 오프셋 마크를 구비하며, 이로써 얼라인먼트 마크를 이용하여 얼라인먼트를 진행한 후, 오프셋 마크를 이용하여 얼라인먼트 편차를 특정할 수 있고, 나아가 오프셋 마크를 이용하여 정확한 얼라인먼트를 진행하므로, 경사형의 핀이 제조 과정에 열팽창의 영향을 받는다 할지라도 여전히 오프셋 마크를 이용하여 정확한 얼라인먼트를 진행할 수 있도록 한다.
본 출원의 실시예 또는 종래 기술 중의 기술방안에 대하여 더욱 명확한 설명을 진행하기 위하여, 아래 실시예의 설명에 사용될 도면에 대해 간략한 설명을 진행하는 바, 하기 설명 중의 도면은 본 출원의 일부 실시예에 불과하며, 당업계의 기술자로 말하면 창조적인 노력이 필요없이 이러한 도면에 의해 기타 도면을 취득할 수 있다는 점은 자명하다.
도1는 본 출원의 일 실시예에서 제공하는 어레이 기판의 예시도이다.
도2는 도1의 부분 확대 예시도이다.
도3은 본 출원의 일 실시예에서 제공하는 칩 온 필름의 예시도이다.
도4는 본 출원의 다른 실시예에서 제공하는 어레이 기판의 예시도이다.
도5는 도4의 부분 확대 예시도이다.
도6은 본 출원의 또 다른 실시예에서 제공하는 어레이 기판의 예시도이다.
도7은 본 출원의 또 다른 실시예에서 제공하는 칩 온 필름의 예시도이다.
도8은 본 출원의 하나 더 다른 실시예에서 제공하는 칩 온 필름의 예시도이다.
도9는 도8의 부분 확대 예시도이다.
도10은 본 출원의 또 다른 실시예에서 제공하는 얼라인먼트 방법의 흐름도이다.
본 출원의 실시예의 목적, 기술방안 및 장점이 더욱 명확해지도록 하기 위해, 아래 본 출원의 실시예 중의 도면을 결부시켜, 본 출원의 실시예 중의 기술방안에 대해 명확하고 완전한 설명을 진행하도록 하는 바, 기재되는 실시예는 본 출원의 일부 실시예이고 전부가 아님은 물론이다. 본 출원의 실시예를 기반으로 당업계의 기술자들이 창조적인 노력을 필요로 하지 않고 취득할 수 있는 모든 기타 실시예는 모두 본 출원의 범위에 속하여야 할 것이다.
본 출원에서는 어레이 기판을 제공하는 바, 칩 온 필름 상의 제2 핀과 대응되게 연결되는 제1 핀; 제1 핀의 얼라인먼트 사전 설정 범위에 위치하여, 칩 온 필름 상의 제2 얼라인먼트 마크와 얼라인먼트가 진행되는 제1 얼라인먼트 마크; 제1 얼라인먼트 마크 및 제2 얼라인먼트 마크를 통해 취득되고, 상기 제1 핀의 얼라인먼트 사전 설정 범위에 위치하여, 상기 제1 핀과 상기 제2 핀의 얼라인먼트 편차를 지시하는 제1 오프셋 마크가 포함된다.
본 출원에서는 칩 온 필름을 제공하는 바, 어레이 기판 상의 제1 핀과 대응되게 연결되는 제2 핀; 상기 제2 핀의 얼라인먼트 사전 설정 범위에 위치하여, 상기 어레이 기판 상의 제1 얼라인먼트 마크와 얼라인먼트가 진행되는 제2 얼라인먼트 마크; 상기 제1 얼라인먼트 마크 및 상기 제2 얼라인먼트 마크를 통해 취득되고, 상기 제2 핀의 얼라인먼트 사전 설정 범위에 위치하여, 상기 제1 핀과 상기 제2 핀의 얼라인먼트 편차를 지시하는 제2 오프셋 마크가 포함된다.
얼라인먼트 사전 설정 범위는 실제 상황에 의해 설정될 수 있음을 이해할 것이며, 본 출원은 이에 대해 통일적으로 제한하지 않는다.
본 출원의 일 실시방식에서, 상기 제1 오프셋 마크는 제1 얼라인먼트 눈금이다. 도1는 본 출원의 일 실시예에서 제공하는 어레이 기판의 예시도이고, 도2는 도1의 부분 확대 예시도이며, 도3은 본 출원의 일 실시예에서 제공하는 칩 온 필름의 예시도이다. 아래 도1 내지 도3을 참조하여 설명을 진행하도록 한다. 설명해야 할 점이라면, 예시도 중의 핀의 수량과 각도는 단지 예시적일 뿐, 본 출원의 핀의 수량과 각도를 제한하는 것이 아니다.
도1, 도2에 도시된 바와 같이, 어레이 기판(100)에는 복수 개 핀(11), 얼라인먼트 마크(12) 및 제1 얼라인먼트 눈금(30)이 포함될 수 있다. 도3에 도시된 바와 같이, 칩 온 필름(200)에는 복수 개 핀(21) 및 얼라인먼트 마크(22)가 포함될 수 있다.
어레이 기판(100)에는 표시 구역 및 비 표시 구역이 포함되고, 비 표시 구역에는 본딩 구역이 포함되며, 복수 개 핀(11)은 본딩 구역에 구비된다. 복수 개 핀(11)은 칩 온 필름(200) 상의 복수 개 핀(21)과 일대일로 대응되게 연결되고, 마찬가지로, 복수 개의 핀(21)은 어레이 기판(100) 상의 복수 개의 핀(11)과 일대일로 대응되게 연결된다. 얼라인먼트 마크(12)는 복수 개 핀(11)의 적어도 일측에 구비되고, 얼라인먼트 마크(12)는 칩 온 필름(200) 상의 얼라인먼트 마크(22)와 얼라인먼트가 진행된다. 마찬가지로, 얼라인먼트 마크(22)는 복수 개 핀(21)의 적어도 일측에 구비되고, 얼라인먼트 마크(22)는 어레이 기판(100) 상의 얼라인먼트 마크(12)와 얼라인먼트가 진행된다.
제1 얼라인먼트 눈금(30)은 복수 개 핀(11)의 적어도 일측에 구비되고, 제1 얼라인먼트 눈금(30)은 복수 개 핀(11)과 복수 개 핀(21)의 얼라인먼트 편차를 지시한다.
어레이 기판(100)의 복수 개 핀(11)과 칩 온 필름(200)의 복수 개 핀(21)으로 얼라인먼트를 진행할 때, 우선 얼라인먼트 마크(12)와 얼라인먼트 마크(22)를 얼라인먼트시키고, 얼라인먼트 마크(12)와 얼라인먼트 마크(22)가 중첩되거나 또는 짝을 이루어 얼라인먼트를 완성한 후, 제1 얼라인먼트 눈금(30)을 이용하여 핀(11)과 핀(21)의 횡방향 또는 종방향 상의 얼라인먼트 편차를 특정하고, 얼라인먼트 편차 및 제2 얼라인먼트 눈금(30)에 의해 어레이 기판(100) 또는 칩 온 필름(200)을 이동시켜 정확한 얼라인먼트를 진행한다.
본 출원의 일 실시방식에서, 제1 얼라인먼트 눈금(30)은 복수 개 핀(11) 중의 최외측에 위치한 핀(11)과 인접되는 바, 다시 말하면 제1 얼라인먼트 눈금(30)은 복수 개 핀(11) 중의 제1 얼라인먼트 눈금(30)과 가장 가까운 핀(11)과 인접된다. 도2에 도시된 바와 같이, 제1 얼라인먼트 눈금(30)은 최좌측의 핀(11)과 인접된다.
본 출원의 일 실시방식에서, 도2에 도시된 바와 같이, 제1 얼라인먼트 눈금(30)에는 횡방향 얼라인먼트 눈금 및/또는 종방향 얼라인먼트 눈금이 포함된다.
얼라인먼트 마크(12)와 얼라인먼트 마크(22)가 얼라인먼트된 후, 최외측의 핀(21)의 최외측의 핀(11)에 대한 횡방향 상의 오프셋량이 L이면, 정확한 얼라인먼트를 진행할 때, 종방향 상의 이동 거리는 D=L*tanA이고, 이때 제1 얼라인먼트 눈금(30)을 이용하여 종방향 상에서 거리 D를 이동하면, 핀(11)과 핀(21)의 정확한 얼라인먼트가 완성되고, 그 중에서, A는 최외측의 핀(11)의 횡방향에 대한 경사 각도이다.
본 출원의 일 실시방식에서, 복수 개 핀(11)이 경사로 구비되는 바, 다시 말하면, 복수 개 핀(11)은 종방향 또는 횡방향과 수직되지 않고 또한 평행되지 않는 바, 즉 복수 개 핀(11) 또는 복수 개 핀(11)이 위치하는 직선은 상호 교차된다. 구체적으로 말하면, 복수 개 핀(11)의 횡방향 또는 종방향에 대한 경사 각도는 30도 내지 75도인 바, 바람직하게는, 경사 각도가 45도, 30도 또는 60도이다. 구체적으로 말하면, 각 핀(11) 사이는 상호 평행 구비될 수 있다. 핀(21)은 핀(11)에 대응하여 유사하게 구비되는 바, 본 출원의 실시예에서는 상세한 설명을 생략하도록 한다.
본 출원의 일 실시방식에서, 복수 개 핀(11) 중의 좌우 양측에 위치하는 적어도 하나의 핀(11)은 중심 위치에 위치한 적어도 하나의 핀(11)에 대하여 경사지고 또한 경사 방향이 반대된다. 구체적으로 말하면, 중심 위치의 적어도 하나의 핀(11)은 종방향과 평행된다. 예시적으로, 도1에 도시된 바와 같이, 좌측의 적어도 하나의 핀(11)은 중심 위치의 적어도 하나의 핀(11)에 대하여 좌측으로 제1 각도 경사지고, 우측의 적어도 하나의 핀(11)은 중심 위치의 적어도 하나의 핀(11)에 대하여 우측으로 제2 각도 경사지는 바, 구체적으로 말하면, 제1 각도 또는 제2 각도는 30도 내지 75도 중의 어느 한 수치일 수 있으며, 바람직하게는, 제1 각도 또는 제2 각도는 45, 30도 또는 60도이다. 핀(21)은 핀(11)에 대응하여 유사하게 구비되는 바, 핀(21)의 구체적인 구비에 대하여, 본 출원의 실시예에서는 상세한 설명을 생략하도록 한다.
본 출원의 일 실시방식에서, 얼라인먼트 마크(12)의 형상은 원형, 십자형, 삼각형, 제형 또는 돌(凸)자형 등일 수 있다. 얼라인먼트 마크(22)와 얼라인먼트 마크(12)의 형상은 같거나 짝을 이룰 수 있다. 얼라인먼트 마크(22)의 얼라인먼트 마크(12)에 대응되는 형상은 원형, 십자형, 삼각형, 제형 또는 돌(凸)자형 등일 수 있다. 도3에서는 얼라인먼트 마크(22)가 십자형인 것을 예로 든다. 도1에서는 얼라인먼트 마크(12)가 얼라인먼트 마크(22)와 짝을 이루는 형상인 것을 예로 든다.
본 출원의 일 실시방식에서, 복수 개 핀(11)의 어느 일측에 위치한 얼라인먼트 마크(12)는 적어도 하나 구비된다. 바람직하게는, 복수 개 핀(11)의 어느 일측에 위치한 모든 얼라인먼트 마크(12)의 중심 축선은 동일 직선 상에 위치한다. 바람직하게는, 도1에 도시된 바와 같이, 복수 개 핀(11)의 양측에는 모두 얼라인먼트 마크(12)가 구비되고, 복수 개 핀(11) 양측의 얼라인먼트 마크(12)는 상호 대칭되며, 마찬가지로, 도3에 도시된 바와 같이, 복수 개 핀(21)의 양측에는 모두 얼라인먼트 마크(22)가 구비되고, 복수 개 핀(21) 양측의 얼라인먼트 마크(22)는 상호 대칭된다. 핀(21)은 핀(11)에 대응하여 유사하게 구비되는 바, 핀(21)의 구체적인 구비에 대하여, 본 출원의 실시예에서는 상세한 설명을 생략하도록 한다.
구체적으로 말하면, 얼라인먼트 마크(12)가 위치한 구역을 투광되도록 구비하고, 제1 오프셋 마크가 위치한 구역을 투광되도록 구비한다.
도4는 본 출원의 다른 실시예에서 제공하는 어레이 기판의 예시도이고, 도5는 도4의 부분 확대 예시도이다. 도4에 도시된 어레이 기판(100′)과 상기 어레이 기판(100)의 차이점이라면, 제1 오프셋 마크는 제1 얼라인먼트 라벨이다. 도4에 도시된 어레이 기판(100’)에는 복수 개 핀(11), 얼라인먼트 마크(12) 및 제1 얼라인먼트 라벨이 포함될 수 있다. 도4, 도5에 도시된 바와 같이, 제1 얼라인먼트 라벨에는 복수 개의 일대일로 대응되는 제1 횡방향 얼라인먼트 라벨(51)과 제1 종방향 얼라인먼트 라벨(52)가 포함되는 바, 예를 들면, 제1 횡방향 얼라인먼트 라벨(51)과 제1 종방향 얼라인먼트 라벨(52)에는 일대일로 대응되는 A000, A001 내지 A009가 포함된다. 제1 종방향 얼라인먼트 라벨(52)의 구비 위치는 제1 횡방향 얼라인먼트 라벨(51)의 구비 위치와 A에 의해 결정되고, 인접된 종방향 얼라인먼트 라벨 사이의 거리 = 인접된 횡방향 얼라인먼트 라벨 사이의 거리*tanA이며, 그 중에서, A는 제1 횡방향 얼라인먼트 라벨(51)과 인접된 핀(11)의 횡방향에 대한 경사 각도이다. 이로써, 오프셋 마크가 얼라인먼트 눈금인 실시방식에 비하여, 얼라인먼트 마크(12)와 얼라인먼트 마크(22)가 중첩되거나 또는 짝지어진 후, 제1 횡방향 얼라인먼트 라벨(51)에 의하여 핀의 횡방향 상의 오프셋을 특정한 후, 종방향 상의 이동해야 하는 거리를 계산할 필요가 없이, 대응되는 제1 종방향 얼라인먼트 라벨(52)로 직접 이동하면 되는 바, 예를 들면, 횡방향에서 A001로 오프셋되면, 종방향 상에서 대응되게 A001로 이동하면 된다.
본 출원의 일 실시방식에서, 제1 횡방향 얼라인먼트 라벨(51)은 복수 개 핀(11) 중의 최외측에 위치한 핀(11)과 인접된다. 도4에 도시된 바와 같이, 제1 횡방향 얼라인먼트 라벨(51)은 최좌측의 핀(11)과 인접된다.
본 출원에서는 표시 장치를 제공하는 바, 여기에는 상기 어레이 기판(100)과 칩 온 필름(200), 또는 어레이 기판(100’)과 칩 온 필름(200)이 포함된다.
본 출원의 실시예에서는 칩 온 필름을 제공하는 바, 적어도 하나의 제2 핀, 제2 얼라인먼트 마크 및 제2 오프셋 마크가 포함되고, 그 중에서, 적어도 하나의 제2 핀은 어레이 기판 상의 적어도 하나의 제1 핀과 대응되게 연결되며; 제2 얼라인먼트 마크는 상기 적어도 하나의 제2 핀의 적어도 일측에 구비되고, 제2 얼라인먼트 마크는 상기 어레이 기판 상의 제1 얼라인먼트 마크와 얼라인먼트가 진행되며; 제2 오프셋 마크는 제1 얼라인먼트 마크 및 제2 얼라인먼트 마크를 통해 취득되며, 제2 오프셋 마크는 상기 적어도 하나의 제2 핀의 적어도 일측에 구비되고, 제2 오프셋 마크는 상기 적어도 하나의 제1 핀과 상기 적어도 하나의 제2 핀의 얼라인먼트 편차를 지시한다.
본 출원의 일 실시방식에서, 상기 제2 오프셋 마크는 제2 얼라인먼트 눈금이다. 도6은 본 출원의 또 다른 실시예에서 제공하는 어레이 기판의 예시도이다. 도7은 본 출원의 또 다른 실시예에서 제공하는 칩 온 필름의 예시도이다. 도6에 도시된 어레이 기판(100")과 상기 도1에 도시된 어레이 기판의 차별점이라면, 도6에 도시된 어레이 기판(100")에는 제1 얼라인먼트 눈금(30)이 포함되지 않다. 도7에 도시된 칩 온 필름(200’)과 도3에 도시된 칩 온 필름(200)의 차별점아리면, 도7에 도시된 칩 온 필름(200’)에는 제2 얼라인먼트 눈금(40)이 포함된다. 즉 도6, 도7에 도시된 실시예는 도1, 도3에 도시된 실시예에 비하여, 얼라인먼트 눈금이 칩 온 필름 상에 구비되고 어레이 기판 상에 구비되지 않다.
제2 얼라인먼트 눈금(40)는 복수 개 핀(21)의 적어도 일측에 구비되고, 제2 얼라인먼트 눈금(40)은 복수 개 핀(11)과 복수 개 핀(21)의 얼라인먼트 편차를 지시한다.
본 출원의 일 실시방식에서, 제2 얼라인먼트 눈금(40)은 복수 개 핀(21) 중의 최외측에 위치한 핀(21)과 인접된다.
본 출원의 일 실시방식에서, 제2 얼라인먼트 눈금(40)에는 횡방향 얼라인먼트 눈금 및/또는 종방향 얼라인먼트 눈금이 포함된다.
제2 얼라인먼트 눈금(40)은 구체적으로 상기 제1 얼라인먼트 눈금(30)과 유사하게 구비되며, 본 출원의 실시예에서는 상세한 설명을 생략하도록 한다.
구체적으로 말하면, 얼라인먼트 마크(22)가 위치한 구역을 투광되도록 구비하고, 제2 오프셋 마크(40)가 위치한 구역을 투광되도록 구비한다.
도8은 본 출원의 하나 더 다른 실시예에서 제공하는 칩 온 필름의 예시도이고, 도9는 도8의 부분 확대 예시도이다. 도8에 도시된 칩 온 필름(200′)과 상기 칩 온 필름(200’)의 차이점이라면, 제2 오프셋 마크는 제2 얼라인먼트 라벨이다. 도8에 도시된 칩 온 필름(200")에는 복수 개 핀(21), 얼라인먼트 마크(22) 및 제2 얼라인먼트 라벨이 포함될 수 있다. 도8, 도9에 도시된 바와 같이, 제2 얼라인먼트 라벨에는 복수 개의 일대일로 대응되는 제2 횡방향 얼라인먼트 라벨(61)과 제2 종방향 얼라인먼트 라벨(62)가 포함되는 바, 예를 들면, 제2 횡방향 얼라인먼트 라벨(61)과 제2 종방향 얼라인먼트 라벨(62)에는 일대일로 대응되는 B000, B001 내지 B009가 포함된다. 제2 종방향 얼라인먼트 라벨(62)의 구비 위치는 제2 횡방향 얼라인먼트 라벨(61)의 구비 위치와 A에 의해 결정되고, 인접된 종방향 얼라인먼트 라벨 사이의 거리 = 인접된 횡방향 얼라인먼트 라벨 사이의 거리*tanA이며, 그 중에서, A는 제2 횡방향 얼라인먼트 라벨(61)과 인접된 핀(21)의 횡방향에 대한 경사 각도이다. 이로써, 오프셋 마크가 얼라인먼트 눈금인 실시방식에 비하여, 얼라인먼트 마크(12)와 얼라인먼트 마크(22)가 중첩되거나 또는 짝지어진 후, 제2 횡방향 얼라인먼트 라벨(61)에 의하여 핀의 횡방향 상의 오프셋을 특정한 후, 종방향 상의 이동해야 하는 거리를 계산할 필요가 없이, 대응되는 제2 종방향 얼라인먼트 라벨(62)로 직접 이동하면 되는 바, 예를 들면, 횡방향에서 B001로 오프셋되면, 종방향 상에서 대응되게 B001로 이동하면 된다.
본 출원의 일 실시방식에서, 제2 횡방향 얼라인먼트 라벨(61)은 복수 개 핀(21) 중의 최외측에 위치한 핀(21)과 인접된다. 도4에 도시된 바와 같이, 제2 횡방향 얼라인먼트 라벨(61)은 최좌측의 핀(21)과 인접된다.
본 출원에서는 다른 표시 장치를 제공하는 바, 해당 장치에는 상기 어레이 기판(100')과 칩 온 필름(200'), 또는 어레이 기판(100’)과 칩 온 필름(200")이 포함된다.
본 출원에서는 어레이 기판과 칩 온 필름의 얼라인먼트 방법을 제공하는 바, 제2 장치 상에 구비된 적어도 하나의 제2 핀과 대응되게 연결되는 적어도 하나의 제1 핀을 제1 장치 상에 구비하는 단계; 상기 제2 장치 상에 구비된 제2 얼라인먼트 마크와 얼라인먼트가 진행되는 제1 얼라인먼트 마크를 상기 제1 장치 상에 구비하는 단계; 상기 적어도 하나의 제1 핀과 상기 적어도 하나의 제2 핀의 얼라인먼트 편차를 지시하는 제1 오프셋 마크를 상기 제1 얼라인먼트 마크 및 상기 제2 얼라인먼트 마크를 통해 취득하고, 상기 제1 장치 상에 상기 제1 오프셋 마크를 구비하는 단계; 상기 오프셋 편차에 의하여 상기 제1 장치와 상기 제2 장치를 얼라인먼트시키는 단계가 포함된다. 상기 제1 장치는 어레이 기판과 칩 온 필름 중의 하나이고, 상기 제2 장치는 상기 어레이 기판과 상기 칩 온 필름 중의 다른 하나이다.
본 출원의 일 실시방식에서, 상기 제1 장치에 제1 얼라인먼트 마크를 구비하는 단계에는,
상기 제1 얼라인먼트 마크를 상기 적어도 하나의 제1 핀의 적어도 일측에 구비하는 단계가 포함된다.
본 출원의 일 실시방식에서, 상기 제1 장치 상에 제1 오프셋 마크를 구비하는 단계에는,
상기 제1 오프셋 마크를 상기 제1 핀의 적어도 일측에 구비하는 단계가 포함된다.
도10은 본 출원의 또 다른 실시예에서 제공하는 얼라인먼트 방법의 흐름도이다. 도10에 도시된 바와 같이, 본 출원의 실시예에서 제공하는 얼라인먼트 방법에는 아래와 같은 내용이 포함된다.
S10 단계: 제1 장치 상의 제1 핀과 제2 장치 상의 제2 핀에 대하여 대응되는 연결을 진행한다.
S20 단계: 제1 장치 상의 제1 얼라인먼트 마크와 제2 장치 상의 제2 얼라인먼트 마크에 대하여 얼라인먼트를 진행한다.
S30 단계: 제1 오프셋 마크를 이용하여 제1 핀과 제2 핀의 얼라인먼트 편차를 지시하는 바, 그 중에서 제1 오프셋 마크는 제1 얼라인먼트 마크 및 제2 얼라인먼트 마크에 의해 취득된다
S40 단계: 얼라인먼트 편차에 의하여 제1 장치와 제2 장치를 얼라인먼트시킨다.
다시 말하면, 본 출원의 실시예에서 제공하는 방법은 핀, 얼라인먼트 마크 및 오프셋 마크를 통하여 제1 장치와 제2 장치의 정확한 얼라인먼트를 구현한다.
아래 본 출원의 상기 실시예에서 제공하는 어레이 기판(100)과 칩 온 필름(200)을 참조하여 본 출원의 얼라인먼트 방법을 설명하는 바, 칩 온 필름(200) 상에 구비된 적어도 하나의 핀(21)과 대응되게 연결되는 적어도 하나의 핀(11)을 상기 어레이 기판(100) 상에 구비하는 단계; 상기 칩 온 필름(200) 상에 구비된 얼라인먼트 마크(22)와 얼라인먼트가 진행되는 얼라인먼트 마크(12)를 상기 적어도 하나의 핀(11)의 적어도 일측에 구비하는 단계; 상기 얼라인먼트 마크(12) 및 얼라인먼트 마크(22)를 통하여 제1 오프셋 마크를 취득하고, 제1 오프셋 마크를 핀(11)의 적어도 일측에 구비하며, 제1 오프셋 마크는 적어도 하나의 핀(11)과 적어도 하나의 핀(21)의 편차를 지시하고, 상기 얼라인먼트 편차에 의하여 상기 어레이 기판(100)과 칩 온 필름(200)에 대하여 얼라인먼트을 진행하는 단계가 포함된다. 여기에서는 어레이 기판(100)과 칩 온 필름(200)을 예로 들어 설명을 진행하였으나, 당업계의 기술자들은 상기 얼라인먼트 방법이 마찬가지로 본 출원에 설명된 기타 실시방식 중의 어레이 기판과 칩 온 필름에 적용될 수 있는 바, 예를 들면, 어레이 기판(100’)과 칩 온 필름(200) 또는 어레이 기판(100’)과 칩 온 필름(200’) 또는 어레이 기판(100’)과 칩 온 필름(200")이다.
본 출원에서 제공하는 어레이 기판, 칩 온 필름 및 얼라인먼트 방법 및 표시 장치는, 어레이 기판 상의 핀과 칩 온 필름 상의 핀에 대해 얼라인먼트을 하기 위한 얼라인먼트 마크를 구비하는 외, 또한 어레이 기판 상의 핀과 칩 온 필름 상의 핀의 오프셋 편차를 지시하기 위한 오프셋 마크를 구비하며, 이로써 얼라인먼트 마크를 이용하여 얼라인먼트을 진행한 후, 오프셋 마크를 이용하여 얼라인먼트 편차를 결정할 수 있고, 나아가 오프셋 마크를 이용하여 정확한 얼라인먼트을 진행하여, 경사형의 핀이 제조 과정에 열팽창의 영향을 받는다 할지라도, 단순한 얼라인먼트 마크에 의한 얼라인먼트 방식이 더는 효과적이지 않은 상황 하에서, 오프셋 마크를 이용하여 정확한 얼라인먼트을 진행할 수 있도록 한다.
마지막으로 설명하여야 할 바로는, 이상에서는 본 출원을 특정의 실시예에 의해 도시하고 설명하였지만, 본 출원은 상술한 실시예만 한정되는 것은 아니며, 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자라면 이하의 청구범위에 기재된 본 출원의 기술적 사상의 요지를 벗어나지 않는 범위에서 얼마든지 다양하게 변경하여 실시할 수 있을 것이다.

Claims (14)

  1. 칩 온 필름 상의 제2 핀과 대응되게 연결되는 제1 핀;
    상기 제1 핀의 얼라인먼트 사전 설정 범위에 위치하여, 상기 칩 온 필름 상의 제2 얼라인먼트 마크와 얼라인먼트가 진행되는 제1 얼라인먼트 마크;
    상기 제1 얼라인먼트 마크 및 상기 제2 얼라인먼트 마크를 통해 취득되고, 상기 제1 핀의 얼라인먼트 사전 설정 범위에 위치하여, 상기 제1 핀과 상기 제2 핀의 얼라인먼트 편차를 지시하는 제1 오프셋 마크가 포함되는
    것을 특징으로 하는 어레이 기판.
  2. 제1 항에 있어서, 상기 제1 핀은 복수 개 포함되고, 상기 제2 핀은 복수 개 포함되며, 상기 제1 오프셋 마크는 상기 복수 개 제1 핀 중의 상기 제1 얼라인먼트 마크와 가장 가까운 제1 핀과 인접되는
    것을 특징으로 하는 어레이 기판.
  3. 제2항에 있어서, 상기 복수 개 제2 핀 또는 상기 복수 개 제2 핀이 위치하는 직선이 상호 교차되는
    것을 특징으로 하는 어레이 기판.
  4. 제1항에 있어서, 상기 제1 오프셋 마크에는 제1 얼라인먼트 눈금이 포함되고, 상기 제1 얼라인먼트 눈금에는 횡방향 얼라인먼트 눈금 및/또는 종방향 얼라인먼트 눈금이 포함되는
    것을 특징으로 하는 어레이 기판.
  5. 제1항에 있어서, 상기 제1 오프셋 마크에는 제1 얼라인먼트 라벨이 포함되고, 상기 제1 얼라인먼트 라벨에는 제1 횡방향 얼라인먼트 라벨 및 상기 제1 횡방향 얼라인먼트 라벨에 대응되는 제1 종방향 얼라인먼트 라벨이 포함되는
    것을 특징으로 하는 어레이 기판.
  6. 어레이 기판 상의 제1 핀과 대응되게 연결되는 제2 핀;
    상기 제2 핀의 얼라인먼트 사전 설정 범위에 위치하여, 상기 어레이 기판 상의 제1 얼라인먼트 마크와 얼라인먼트가 진행되는 제2 얼라인먼트 마크;
    상기 제1 얼라인먼트 마크 및 상기 제2 얼라인먼트 마크를 통해 취득되고, 상기 제2 핀의 얼라인먼트 사전 설정 범위에 위치하여, 상기 제1 핀과 상기 제2 핀의 얼라인먼트 편차를 지시하는 제2 오프셋 마크가 포함되는
    것을 특징으로 하는 칩 온 필름.
  7. 제6 항에 있어서, 상기 제1 핀은 복수 개 포함되고, 상기 제1 핀은 복수 개 포함되며, 상기 제2 오프셋 마크는 상기 복수 개 제2 핀 중의 상기 제2 얼라인먼트 마크와 가장 가까운 제2 핀과 인접되는
    것을 특징으로 하는 칩 온 필름.
  8. 제7항에 있어서, 상기 복수 개 제1 핀 또는 상기 복수 개 제1 핀이 위치하는 직선이 상호 교차되는
    것을 특징으로 하는 칩 온 필름.
  9. 제1항에 있어서, 상기 제2 오프셋 마크에는 제2 얼라인먼트 눈금이 포함되고, 상기 제2 얼라인먼트 눈금에는 횡방향 얼라인먼트 눈금 및/또는 종방향 얼라인먼트 눈금이 포함되는
    것을 특징으로 하는 칩 온 필름.
  10. 제1항에 있어서, 상기 제2 오프셋 마크에는 제2 얼라인먼트 라벨이 포함되고, 상기 제2 얼라인먼트 라벨에는 제2 횡방향 얼라인먼트 라벨 및 상기 제2 횡방향 얼라인먼트 라벨에 대응되는 제2 종방향 얼라인먼트 라벨이 포함되는
    것을 특징으로 하는 칩 온 필름.
  11. 제1항 내지 제5항의 어느 한 항에 따른 상기 어레이 기판이 포함되고, 또한 칩 온 필름이 포함되며, 상기 칩 온 필름에는 제2 핀, 제2 얼라인먼트 마크와 제2 오프셋 마크가 포함되는
    것을 특징으로 하는 표시 장치.
  12. 제6항 내지 제10항의 어느 한 항에 따른 칩 온 필름이 포함되고, 또한 어레이 기판이 포함되며, 상기 어레이 기판에는 제1 핀, 제1 얼라인먼트 마크와 제1 오프셋 마크가 포함되는
    것을 특징으로 하는 표시 장치.
  13. 제1 장치 상의 제1 핀과 제2 장치 상의 제2 핀에 대해 대응되는 연결을 진행하는 단계;
    상기 제1 장치 상의 제1 얼라인먼트 마크와 상기 제2 장치 상의 제2 얼라인먼트 마크에 대해 얼라인먼트를 진행하는 단계;
    제1 오프셋 마크를 이용하여 상기 제1 핀과 상기 제2 핀의 얼라인먼트 편차를 지시하는 바, 그 중에서 상기 제1 오프셋 마크는 상기 제1 얼라인먼트 마크 및 상기 제2 얼라인먼트 마크에 의해 취득되는 단계;
    상기 얼라인먼트 편차에 의하여 상기 제1 장치와 상기 제2 장치를 얼라인먼트시키는 단계를 포함하는
    것을 특징으로 하는 얼라인먼트 방법.
  14. 제13항에 있어서. 상기 제1 장치는 어레이 기판과 칩 온 필름 중의 하나이고, 상기 제2 장치는 상기 어레이 기판과 상기 칩 온 필름 중의 다른 하나인
    것을 특징으로 하는 얼라인먼트 방법.
KR1020207000274A 2018-04-02 2018-08-28 어레이 기판, 칩 온 필름, 표시 장치 및 얼라인먼트 방법 KR20200008655A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810283325.3A CN108493183B (zh) 2018-04-02 2018-04-02 一种阵列基板、覆晶薄膜及其对位方法及显示装置
CN201810283325.3 2018-04-02
PCT/CN2018/102687 WO2019192137A1 (zh) 2018-04-02 2018-08-28 阵列基板、覆晶薄膜、显示装置及对位方法

Publications (1)

Publication Number Publication Date
KR20200008655A true KR20200008655A (ko) 2020-01-28

Family

ID=63318062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207000274A KR20200008655A (ko) 2018-04-02 2018-08-28 어레이 기판, 칩 온 필름, 표시 장치 및 얼라인먼트 방법

Country Status (6)

Country Link
EP (1) EP3640980A4 (ko)
JP (1) JP7058319B2 (ko)
KR (1) KR20200008655A (ko)
CN (1) CN108493183B (ko)
TW (1) TWI659513B (ko)
WO (1) WO2019192137A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110097823B (zh) * 2019-04-09 2021-02-02 深圳市华星光电半导体显示技术有限公司 显示面板及显示模组
CN110930866B (zh) * 2019-11-26 2021-07-06 Tcl华星光电技术有限公司 覆晶薄膜及显示装置
CN111081151A (zh) * 2020-01-08 2020-04-28 深圳市华星光电半导体显示技术有限公司 显示面板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274670A (ja) * 1998-03-19 1999-10-08 Kyocera Corp 積層基板
JP4651886B2 (ja) * 2001-09-14 2011-03-16 東北パイオニア株式会社 電子機器及び電子機器の製造方法
JP4214357B2 (ja) * 2002-02-28 2009-01-28 セイコーエプソン株式会社 電子デバイスの製造方法
JP3544970B2 (ja) * 2002-09-30 2004-07-21 沖電気工業株式会社 Ｃｏｆテープキャリア、半導体素子、半導体装置
JP2006119321A (ja) * 2004-10-21 2006-05-11 Kofu Casio Co Ltd 電気回路間の導通接続構造
JP2006245514A (ja) * 2005-03-07 2006-09-14 Hitachi Media Electoronics Co Ltd フレキシブル基板同士の接続方法
CN100461984C (zh) * 2005-09-30 2009-02-11 友达光电股份有限公司 电路组装结构
TWI292936B (en) * 2006-03-24 2008-01-21 Chipmos Technologies Inc Inner lead bonding tape and tape carrier package utilizing the tape
TW200822303A (en) * 2006-11-07 2008-05-16 Chipmos Technologies Inc Substrate for chip on film packages
CN100545890C (zh) * 2007-03-22 2009-09-30 中华映管股份有限公司 显示面板、显示面板的引脚接合及检测方法
TWI343090B (en) * 2007-05-18 2011-06-01 Au Optronics Corp System and method for alignment
CN101060112B (zh) * 2007-06-11 2010-10-06 友达光电股份有限公司 基板对位系统及其对位方法
JP2012013719A (ja) * 2010-06-29 2012-01-19 Funai Electric Co Ltd Ｃｏｆアライメントマーク
US8994898B2 (en) * 2012-10-18 2015-03-31 Shenzhen China Star Optoelectronics Technology Co., Ltd COF base tape and manufacturing method thereof and liquid crystal display module comprising same
CN203365865U (zh) * 2013-07-04 2013-12-25 京东方科技集团股份有限公司 一种阵列基板、覆晶薄膜和显示装置
CN105551378A (zh) * 2016-02-04 2016-05-04 京东方科技集团股份有限公司 一种覆晶薄膜、柔性显示面板及显示装置
CN106783664B (zh) * 2017-01-03 2020-04-21 京东方科技集团股份有限公司 一种显示模组、绑定检测方法及绑定系统

Also Published As

Publication number Publication date
WO2019192137A1 (zh) 2019-10-10
EP3640980A4 (en) 2020-10-28
CN108493183A (zh) 2018-09-04
JP2020526934A (ja) 2020-08-31
TW201943044A (zh) 2019-11-01
CN108493183B (zh) 2020-05-08
EP3640980A1 (en) 2020-04-22
TWI659513B (zh) 2019-05-11
JP7058319B2 (ja) 2022-04-21

Similar Documents

Publication Publication Date Title
KR20200008655A (ko) 어레이 기판, 칩 온 필름, 표시 장치 및 얼라인먼트 방법
US7419380B2 (en) Wiring board, mount structure, and method for manufacturing the same
US9801278B2 (en) Curved display device and method for manufacturing the same
US9766521B2 (en) Method for manufacturing black matrix with easy recognition of alignment mark
KR100894129B1 (ko) 육안 검사용 마크를 구비한 표시 패널 및 그 제조방법
CN106773525B (zh) 掩模板、对位方法、显示面板、显示装置及其对盒方法
US20200098675A1 (en) Chip on film, display panel, display device
CN100495171C (zh) 安装结构体、电光装置及电子设备
CN101989007B (zh) 彩膜基板及其制造方法
CN108681127A (zh) 一种显示面板、其制作方法及显示装置
WO2021072681A1 (zh) 掩模板及其制作方法、显示基板的制作方法
US10964644B2 (en) Array substrate, chip on film, and alignment method
CN105974638A (zh) 一种显示基板及显示装置
CN106125517A (zh) 显示基板曝光方法
CN106980212A (zh) 液晶面板及其制备方法
CN110147002B (zh) 对位测试键、液晶显示面板及对位组立方法
CN105867066B (zh) 掩膜板、显示基板的制作方法、显示基板及显示装置
CN203930284U (zh) 液晶显示面板及包含其的液晶显示设备
US11101230B2 (en) Array substrate and chip bonding method
KR100860196B1 (ko) 실장 구조체, 전기 광학 장치, 전자 기기, 및 실장구조체의 제조 방법
JPH10209202A (ja) 液晶表示装置
US20220107525A1 (en) Display device and method of manufacturing the same
CN113365425B (zh) 显示模组及其绑定方法和显示装置
US8421981B2 (en) Display panel and pixel array substrate with connecting wires having through-opening
CN110097823B (zh) 显示面板及显示模组

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application