KR20190133701A - 표면 처리 동박, 그리고 이를 이용한 동 클래드 적층판 및 프린트 배선판 - Google Patents

표면 처리 동박, 그리고 이를 이용한 동 클래드 적층판 및 프린트 배선판 Download PDF

Info

Publication number
KR20190133701A
KR20190133701A KR1020197030316A KR20197030316A KR20190133701A KR 20190133701 A KR20190133701 A KR 20190133701A KR 1020197030316 A KR1020197030316 A KR 1020197030316A KR 20197030316 A KR20197030316 A KR 20197030316A KR 20190133701 A KR20190133701 A KR 20190133701A
Authority
KR
South Korea
Prior art keywords
copper foil
particle
roughening
treated copper
roughened
Prior art date
Application number
KR1020197030316A
Other languages
English (en)
Other versions
KR102335444B1 (ko
Inventor
타케오 우노
유코 오쿠노
타카히로 츠루타
요시마사 니시
스나오 후쿠타케
Original Assignee
후루카와 덴키 고교 가부시키가이샤
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤, 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20190133701A publication Critical patent/KR20190133701A/ko
Application granted granted Critical
Publication of KR102335444B1 publication Critical patent/KR102335444B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16Electroplating with layers of varying thickness
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611Smooth layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0064Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a polymeric substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/09Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising polyesters
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/092Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising epoxy resins
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/098Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising condensation resins of aldehydes, e.g. with phenols, ureas or melamines
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00Layers arrangement
    • B32B2250/022 layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00Coating on the layer surface
    • B32B2255/06Coating on the layer surface on metal layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00Coating on the layer surface
    • B32B2255/20Inorganic coating
    • B32B2255/205Metallic coating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2264/00Composition or properties of particles which form a particulate layer or are present as additives
    • B32B2264/10Inorganic particles
    • B32B2264/102Oxide or hydroxide
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2264/00Composition or properties of particles which form a particulate layer or are present as additives
    • B32B2264/10Inorganic particles
    • B32B2264/107Ceramic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2264/00Composition or properties of particles which form a particulate layer or are present as additives
    • B32B2264/10Inorganic particles
    • B32B2264/107Ceramic
    • B32B2264/108Carbon, e.g. graphite particles
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2270/00Resin or rubber layer containing a blend of at least two different polymers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/20Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/204Di-electric
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/30Properties of the layers or laminate having particular thermal properties
    • B32B2307/306Resistant to heat
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/70Other properties
    • B32B2307/732Dimensional properties
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/70Other properties
    • B32B2307/732Dimensional properties
    • B32B2307/734Dimensional stability
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/18Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B32B27/20Layered products comprising a layer of synthetic resin characterised by the use of special additives using fillers, pigments, thixotroping agents
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/28Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/28Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/285Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyethers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/28Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/286Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polysulphones; polysulfides
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/28Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/288Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyketones
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/36Layered products comprising a layer of synthetic resin comprising polyesters
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/38Layered products comprising a layer of synthetic resin comprising epoxy resins
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/42Layered products comprising a layer of synthetic resin comprising condensation resins of aldehydes, e.g. with phenols, ureas or melamines
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/04Electroplating: Baths therefor from solutions of chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/12Electroplating: Baths therefor from solutions of nickel or cobalt
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/22Electroplating: Baths therefor from solutions of zinc
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/08Electroplating with moving electrolyte e.g. jet electroplating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C25D5/14Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium two or more layers being of nickel or chromium, e.g. duplex or triplex layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0307Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명의 표면 처리 동박(11)은, 동박 기체의 적어도 한쪽의 면에, 조화 입자(111)가 형성된 조화 처리 표면을 적어도 포함하는 표면 처리 피막을 갖는다. 당해 표면 처리 동박(11)의 단면을, 주사형 전자 현미경에 의해 관찰할 때, 표면 처리 피막의 표면에 있어서, 조화 입자(111)의 입자 높이의 표준 편차가 0.16㎛ 이상 0.30㎛ 이하이고, 또한, 조화 입자(111)의 입자 폭에 대한 입자 높이비(입자 높이/입자 폭)의 평균값이 2.30 이상 4.00 이하이다.

Description

표면 처리 동박, 그리고 이를 이용한 동 클래드 적층판 및 프린트 배선판
본 발명은, 표면 처리 동박(copper foil), 특히 고주파 대역에서 사용되는 프린트 배선판에 적합한 표면 처리 동박에 관한 것이다. 또한 본 발명은, 상기 표면 처리 동박을 이용한 동 클래드(copper-clad) 적층판 및 프린트 배선판에 관한 것이다.
최근, 전자 기기의 정보 처리 속도의 향상 및 고속 무선 통신 등에 대응하기 위해, 전자 회로 기판에서는 전기 신호의 고속 전송이 요구되고 있어, 고주파 회로 기판의 적용이 증가하고 있다.
고주파 회로 기판에서는, 전기 신호의 고속 전송을 위해, 전송 손실을 저감할 필요가 있다. 전송 손실을 저감하는 방법으로서는, 수지 기재를 저유전율화 및 저유전 정접(正接)화하는 방법과, 도체인 회로 배선(특히 동박)에 있어서 전송 손실을 저감하는 방법을 들 수 있다. 특히, 수지 기재의 저유전율화 및 저유전 정접화를 도모하는 방법으로서는, 유전율 및 유전 정접이 낮은 수지(예를 들면, 액정 폴리머 등)를 선택하는 방법을 들 수 있다. 그러나, 이 경우, 수지의 종류에 따라서는 커플링제 등을 이용해도 화학적 밀착성이 얻어지기 어렵다는 문제가 있다. 또한, 동박에 있어서의 전송 손실의 저감을 도모하는 방법으로서는, 조화(粗化) 입자(roughening particle) 등의 표면 요철을 작게 하는 방법을 들 수 있지만, 이 경우, 물리적 밀착성(앵커 효과)이 얻어지기 어려워진다는 문제가 있다.
그 때문에, 종래는, 수지 기재의 저유전율화 및 저유전 정접화를 도모하여, 동박 표면의 요철로 밀착성을 얻는 방법이 일반적이다. 예를 들면, 특허문헌 1에는, 액정 폴리머 필름과의 밀착성을 향상하기 위해, 동박의 표면 거칠기 및 명도값(휘도)을 조정하는 방법이 개시되어 있다. 특허문헌 2에는, 액정 폴리머 필름과의 밀착성을 향상하기 위해, 조화 입자의 높이 및 애스펙트비를 조정하는 방법이 개시되어 있다. 그러나, 특허문헌 1 및 2의 경우, 동박 표면의 요철을 크게 함으로써 액정 폴리머 필름과의 밀착성의 향상은 도모되어 있기는 하지만, 최근 요구되고 있는 보다 낮은 전송 손실의 요구 레벨까지는 충분하지 않다.
그런데, 고주파 회로 기판에서는, 지금까지 전송 손실의 저감과 밀착성의 향상이 중시되어 왔지만, 전자 기기의 소형화, 박형화에 수반하여, 특히 휴대 전화로 대표되는 휴대 기기에 이용되는 각종 전자 부품에서는, 고도로 집적화되고, 소형이고 고밀도의 프린트 배선판을 개발하는 것이 요구되고 있다.
이러한 소형이고 고밀도의 배선에서는, 층간 접속에 블라인드 비어 홀을 이용하는 경우가 있고, 레이저 조사에 의해 비어 홀을 형성하는 제조 프로세스가 증가되고 있다. 도 5에, 레이저 조사에 의한 블라인드 비어 홀의 형성 프로세스의 일 예를 나타낸다.
도 5에 나타나는 바와 같이, 레이저 조사에 의한 블라인드 비어 홀 형성에 있어서는, 레이저광(30)을 조사한 가공 후의 블라인드 비어 홀의 저부(40)에, 표면 처리 동박(11)에 기인하는 금속, 수지 기재(13)에 기인하는 수지가 잔류하는 경우가 있다(도 5(b)). 레이저 가공 후에 행하는 디스미어 처리(도 5(c))에서도, 이들 잔류물(20)을 완전히 제거하지 못하는 경우에는, 도금(15)(도 5(d))을 실시해도 충분한 도통이 얻어지지 않아, 층간 접속 시의 접속 신뢰성이 저하하는 경우가 있다.
종래, 수지 기재와의 밀착성과, 블라인드 비어 홀 내의 소프트 에칭성을 양립시키기 위해, 표면 거칠기, 조화 입자의 폭, 높이, 애스펙트비를 규정함으로써, 동박에 기인하는 금속의 잔류를 억제하는 동박을 이용하는 방법(특허문헌 3), 수지 기재에 기인하는 수지의 잔류를 억제하는 동박을 이용하는 방법(특허문헌 4, 특허문헌 5)이 제안되어 있다. 그러나, 특허문헌 3의 방법에서는, 조화 입자의 형상에 의해 수지 기재와의 양호한 밀착성을 확보하는 것은 가능하지만, 레이저 조사 시의 블라인드 비어 홀 저부에 잔류하는 수지에 대해서는 고려되어 있지 않다. 그 때문에, 최근의 보다 소형이고 고밀도의 회로 기판에서는, 층간 접속의 접속 신뢰성이 충분하지 않다. 또한, 특허문헌 4의 방법에서는, 조화 입자의 표면에 레이저 흡수층을 형성함으로써, 특허문헌 5의 방법에서는, 동박 표면에 레이저 흡수성이 높은 흑화 처리층을 형성함으로써, 각각, 레이저 조사 시의 블라인드 비어 홀의 저부에 잔류하는 수지를 억제하는 것은 가능하다. 그러나, 블라인드 비어 홀 이외의 수지 기재와 동박의 계면에 전송 손실이 높은 레이저 흡수층 또는 흑화 처리층이 잔류한다. 그 때문에, 전송 손실이 증가하여, 최근 요구되고 있는 보다 낮은 전송 손실의 요구 레벨까지는 충분하지 않다.
일본공개특허공보 2005-219379호 국제공개 제2012/020818호 일본공개특허공보 2011-168887호 일본공개특허공보 평11-284309호 일본공개특허공보 2000-049464호
본 발명은, 상기 실정을 감안하여, 특히 프린트 배선판의 도체 회로에 이용하는 경우에, 수지 기재와의 양호한 밀착성과, 고주파 대역에서의 양호한 고주파 특성을 양립할 수 있고, 또한 레이저 가공성도 양호한 표면 처리 동박, 그리고 이를 이용한 동 클래드 적층판 및 프린트 배선판을 제공하는 것을 목적으로 한다.
본 발명자들은, 예의 연구를 거듭한 결과, 표면 처리 동박이, 동박 기체(substrate)의 적어도 한쪽의 면에, 조화 입자가 형성된 조화 처리 표면을 적어도 포함하는 표면 처리 피막을 갖고, 상기 표면 처리 동박의 단면을, 주사형 전자 현미경(SEM)에 의해 관찰할 때, 상기 표면 처리 피막의 표면에 있어서, 상기 조화 입자의 입자 높이의 표준 편차가 0.16㎛ 이상 0.30㎛ 이하이고, 또한, 상기 조화 입자의 입자 폭에 대한 입자 높이비(입자 높이/입자 폭)의 평균값이 2.30 이상 4.00 이하임으로써, 특히 프린트 배선판의 도체 회로에 이용하는 경우에, 수지 기재와의 양호한 밀착성과, 고주파 대역에서의 양호한 고주파 특성을 양립할 수 있고, 또한 레이저 가공성도 양호한 표면 처리 동박이 얻어지는 것을 발견했다.
즉, 본 발명의 요지 구성은, 이하와 같다.
[1] 동박 기체의 적어도 한쪽의 면에, 조화 입자가 형성된 조화 처리 표면을 적어도 포함하는 표면 처리 피막을 갖는 표면 처리 동박으로서,
상기 표면 처리 동박의 단면을, 주사형 전자 현미경에 의해 관찰할 때,
상기 표면 처리 피막의 표면에 있어서, 상기 조화 입자의 입자 높이의 표준 편차가 0.16㎛ 이상 0.30㎛ 이하이고, 또한, 상기 조화 입자의 입자 폭에 대한 입자 높이비(입자 높이/입자 폭)의 평균값이 2.30 이상 4.00 이하인 것을 특징으로 하는, 표면 처리 동박.
[2] 상기 표면 처리 피막의 표면에 있어서, 상기 조화 입자의 입자 높이의 평균값이 0.50㎛ 이상 1.20㎛ 이하인, 상기 [1]에 기재된 표면 처리 동박.
[3] 상기 표면 처리 피막의 표면에 있어서, 상기 조화 입자의 입자 폭에 대한 입자 높이비(입자 높이/입자 폭)의 표준 편차가 1.20 이상 2.00 이하인 상기 [1] 또는 [2]에 기재된 표면 처리 동박.
[4] 상기 표면 처리 피막의 표면에 있어서, 휘도가 10.0 이상 14.0 이하인, 상기 [1]∼[3] 중 어느 것에 기재된 표면 처리 동박.
[5] 고주파 대역용 프린트 배선판에 사용하기 위한, 상기 [1]∼[4] 중 어느 것에 기재된 표면 처리 동박.
[6] 상기 [1]∼[5] 중 어느 것에 기재된 표면 처리 동박을 이용하여 형성된 동 클래드 적층판.
[7] 상기 동 클래드 적층판에 사용되는 수지가 액정 폴리머인, 상기 [6]에 기재된 동 클래드 적층판.
[8] 상기 [6] 또는 [7]에 기재된 동 클래드 적층판을 이용하여 형성된 프린트 배선판.
본 발명에 의하면, 표면 처리 동박이, 동박 기체의 적어도 한쪽의 면에, 조화 입자가 형성된 조화 처리면을 적어도 포함하는 표면 처리 피막을 갖고, 상기 표면 처리 동박의 단면을, 주사형 전자 현미경(SEM)에 의해 관찰할 때, 상기 표면 처리 피막의 표면에 있어서, 상기 조화 입자의 입자 높이의 표준 편차가 0.16㎛ 이상 0.30㎛ 이하이고, 또한, 상기 조화 입자의 입자 폭에 대한 입자 높이비(입자 높이/입자 폭)의 평균값이 2.30 이상 4.00 이하임으로써, 특히 프린트 배선판의 도체 회로에 이용하는 경우에, 수지 기재와의 양호한 밀착성과, 고주파 대역에서의 양호한 고주파 특성을 양립할 수 있고, 또한 레이저 가공성도 양호한 표면 처리 동박, 그리고 이를 이용한 동 클래드 적층판 및 프린트 배선판을 얻을 수 있다.
도 1은, 본 발명의 표면 처리 동박을 단면에서 보았을 때의, 표면 처리 피막의 표면 형상을 윤곽선으로 나타냈을 때의 개략도이다.
도 2는, 본 발명의 표면 처리 동박을 이용한 동 클래드 적층판에, 레이저 조사할 때의, 표면 처리 동박의 표면의 모습을 설명하기 위한 도면이다.
도 3은, 실시예 5로 제작한 표면 처리 동박의 단면을 관찰했을 때의, SEM 화상(도 3(a))과, 그것을 소정의 조건으로 화상 처리한 도면(도 3(b)∼(d))이다.
도 4는, 비교예 7로 제작한 표면 처리 동박의 단면을 관찰했을 때의, SEM 화상(도 4(a))과, 그것을 소정의 조건으로 화상 처리한 도면(도 4(b)∼(d))이다.
도 5는, 레이저 조사에 의해 동 클래드 적층판에 블라인드 비어 홀을 형성할 때에 종래 발생하고 있던 문제점을 설명하기 위한 도면이다.
도 6은, 종래의 표면 처리 동박을 이용한 동 클래드 적층판에, 레이저 조사할 때의, 표면 처리 동박의 표면의 모습을 설명하기 위한 도면이다.
(발명을 실시하기 위한 형태)
이하, 본 발명의 표면 처리 동박의 바람직한 실시 형태에 대해서, 상세하게 설명한다.
본 발명에 따르는 표면 처리 동박은, 동박 기체의 적어도 한쪽의 면에, 조화 입자가 형성된 조화 처리 표면을 적어도 포함하는 표면 처리 피막을 갖고, 상기 표면 처리 동박의 단면을, 주사형 전자 현미경(SEM)에 의해 관찰할 때, 상기 표면 처리 피막의 표면은, 상기 조화 입자의 입자 높이의 표준 편차가 0.16㎛ 이상 0.30㎛ 이하이고, 또한, 상기 조화 입자의 입자 폭에 대한 입자 높이비(입자 높이/입자 폭)의 평균값이 2.30 이상 4.00 이하이다.
본 발명의 표면 처리 동박은, 동박 기체와, 당해 동박 기체의 적어도 한쪽의 면에, 조화 입자가 형성된 조화 처리 표면을 적어도 포함하는 표면 처리 피막을 갖는다. 이러한 표면 처리 피막의 표면은, 표면 처리 동박의 최표면(표리면) 중 적어도 한쪽의 면이고, 또한, 동박 기체의 적어도 한쪽의 면에 형성된 조화 입자의 형성 상태 및 입자 형상 등이 반영된, 미세 요철 표면 형상을 갖는 조화면이다. 이러한 표면 처리 피막의 표면(이하, 「조화면」이라고 함)은, 예를 들면, 동박 기체 상에 조화 입자가 형성된 조화 처리 표면이라도 좋고, 혹은, 이 조화 처리 표면 상에, 직접, 또는, 니켈(Ni)을 함유하는 하지층, 아연(Zn)을 함유하는 내열 처리층 및 크롬(Cr)을 함유하는 방청 처리층 등의 중간층을 개재하여 간접적으로 형성된, 실란 커플링제층의 표면이라도 좋다. 또한, 본 발명의 표면 처리 동박이, 예를 들면, 프린트 배선판의 도체 회로에 이용되는 경우에는, 상기 조화면이, 수지 기재를 접착 적층하기 위한 표면(접착면)이 된다.
또한, 본 발명에서는, 표면 처리 동박의 표면에, 예를 들면 이온 밀링 장치 등을 이용하여 단면 가공을 실시하고, 그 가공 단면을 주사형 전자 현미경(SEM)에 의해 관찰함으로써, 조화면에 있어서의 조화 입자의 형성 상태를 해석한다. 구체적으로는, SEM의 가속 전압 5㎸로, 배율 5천배의 2차 전자상을 관찰한다. 또한, SEM에 의한 단면의 관찰 시에는, 표면 처리 동박을 평활한 지지대의 위에, 표면 처리 동박의 휨이나 느슨함이 나오지 않도록 수평으로 고정하여, 단면을 관찰한 화상 내에서 표면 처리 동박이 수평인 상태가 되도록 표면 처리 동박을 조정한다.
또한, 조화면에 있어서의 조화 입자의 해석은, 상기 단면의 관찰로 얻어진 SEM 화상을 화상 해석함으로써 행한다. 구체적으로는, 소정의 배율의 SEM 화상을 화상 처리하여, 도 1에 나타내는 바와 같이, 조화면의 표면 형상의 윤곽선을 추출한다. 다음으로 관찰 시야(SEM 화상에 대응) 내에서, 가장 높은 조화 입자의 선단(최고점 T)과, 조화 입자의 극간이 가장 낮은 계곡(최저점 B)을 선정한다. 또한 최고점 T와 최저점 B를 통과하도록, 관찰 시야의 좌우단에 대하여 수직으로 2개의 평행선(최고선 LT 및 최저선 LB)을 긋고, 관찰 시야의 좌우단의 각각에 있어서 이들 2개의 평행선과 교차하는 4개의 교점으로 둘러싸이는 사각형을 측정 에어리어로 한다.
또한, 표면 처리 동박과 수지 기재의 밀착성에 관하여, 수지 기재의 재료로서, 특히 액정 폴리머 등의 난(難)밀착성 수지를 이용하는 경우에는, 조화 입자의 높이가 낮은 표면 처리 동박은 밀착성으로의 기여도가 작아진다. 그 때문에, 상기 화상 해석에서는, 측정 에어리어에 있어서, 최저선 LB로부터의 높이가 측정 에어리어 높이 전체의 약 25%가 되는 위치를, 밀착성으로의 기여도를 확보할 수 있는 유효 높이로 하여, 「기준 높이 LS」를 형성한다.
그 후에, 본 발명에서는, 「기준 높이 LS」보다도 상방으로 돌기되는 입자를, 「조화 입자」라고 정한다. 이러한 조화 입자에 있어서, 조화 입자의 입자 높이는, 측정 에어리어의 최저선 LB에서 조화 입자의 선단까지의 높이 방향의 치수 h로 한다. 또한, 조화 입자의 입자 폭은, 기준 높이 LS보다 높은 위치에 있어서, 폭 방향으로 최대가 되는 위치에서 폭 방향으로 선을 긋고, 조화 입자의 윤곽선과 교차한 2점 간의 폭 방향의 치수 W로 한다.
그런데, 종래부터, 액정 폴리머와 같은 난밀착성 수지에 대해서는, 물리적 밀착성(앵커 효과)을 높이기 위해, 조화면의 입자 높이를 높게 하는 방법, 입자 폭에 대한 입자 높이의 비(입자 높이/입자 폭)를 크게 하는 방법이 유효하다는 것이 알려져 있다.
그러나, 최근의 고주파 특성의 더 한층의 향상에 수반하여, 조화면에 있어서 입자 높이를 낮게 하는 것이 검토되고 있다. 이 경우에는, 레이저 가공의 공정에 있어서, 블라인드 비어 홀 저부(40)의 조화 입자의 표면 및 조화 입자 간의 극간에 수지가 잔류하기 쉬워진다(도 5(b) 참조).
예를 들면, FR-4(Flame Retardant Type 4)와 같은 에폭시계 수지를 포함하는 수지 기재를 이용하는 경우에는, 레이저 가공 후의 수지 잔사는, 디스미어 처리에 의해 제거하는 것이 가능하다(도 5(c) 참조). 그러나, 액정 폴리머와 같은 난밀착성 수지를 이용한 경우에는, 그의 화학적 안정성에 기인하여, 디스미어 처리의 효과가 충분히 얻어지지 않아, 수지 잔사를 충분히 제거할 수 없다. 그 결과, 층간 접속 시의 접속 신뢰성이 저하하는 문제가 있다.
이 수지 잔사의 발생은, 동박에 기인하는 전송 손실을 저감시킬 때, 즉 조화 입자를 미세화했을 때에, 특히 현저해진다. 본 발명에서는, 조화면에 있어서의 조화 입자의 형성 상태를 제어함으로써, 미세 조화 처리가 실시되어 있어도, 레이저 조사 후의 수지 잔사를 저감할 수 있는(레이저 가공성이 양호해지는) 표면 처리 동박을 얻을 수 있다.
구체적으로는, 조화면에 있어서, 조화 입자의 입자 높이의 표준 편차를 0.16㎛ 이상 0.30㎛ 이하, 또한, 입자 폭에 대한 입자 높이비(입자 높이/입자 폭)의 평균값을 2.30 이상 4.00 이하로 제어한다. 조화 입자의 입자 높이의 표준 편차 및, 조화 입자의 입자 폭에 대한 입자 높이비(입자 높이/입자 폭)의 평균값을, 상기 범위로 제어한다는 것은, 조화면에 있어서, 조화 입자의 입자 높이의 균일성을 어느 정도 저하시킴과 함께, 조화 입자를 가늘고 긴 형상으로 하는 것을 의미한다.
상기와 같이 제어된 조화면에 있어서, 양호한 레이저 가공성이 얻어지는 메커니즘은, 반드시 명백하지는 않지만, 상기 조화면에서는, 레이저 조사 시에 조화면에서 레이저광이 정반사하는 것을 효과적으로 억제하여 조화 입자의 극간으로 레이저광을 도입할 수 있다. 또한, 레이저광이 조화 입자의 입자 간의 극간에 도입된 후에는, 조화 입자의 측면에서 난반사되면서, 극간의 하부로 도입되기 쉬워진다고 생각된다. 그 결과, 조화면에 조사한 레이저광이 효과적으로 수지의 제거에 활용됨으로써, 레이저 조사 후에 동박 표면에 잔류하는 수지 잔사를 효과적으로 저감할 수 있다고 추찰된다. 구체적으로는, 이하와 같이 추찰한다.
도 2에, 본 발명의 표면 처리 동박을 이용한 동 클래드 적층판의 수지 기재 표면에, 레이저 조사할 때의, 표면 처리 동박의 표면의 모습을 개략적으로 나타낸다. 또한, 본 발명과의 비교를 위해, 도 6에, 종래의 표면 처리 동박을 이용한 동 클래드 적층판의 수지 기재 표면에, 레이저 조사할 때의, 표면 처리 동박의 표면의 모습을 개략적으로 나타낸다. 레이저광(30)을 조사하기 시작한 시점에서는, 수지 기재(13)의 표면이 평활하기 때문에, 수지 기재 표면에서의 레이저광(30)의 정반사가 일어나기 쉽다(도시하지 않음). 그러나, 레이저 조사부에서, 수지 기재(13)의 제거가 진행됨에 수반하여, 표면 처리 동박(11)의 조화면이 노출되기 시작하면, 조화 입자(111)의 선단 및 측면에 있어서는 레이저광(30)의 난반사(32)(물결선(波線) 화살표)가 일어나게 되어, 레이저광(30)에 의한 수지 기재(13)의 제거성이 높아진다(도 2(a) 및 2(b), 도 6(a) 및 6(b)). 이러한 레이저광의 난반사(32)에 의한 수지의 제거 작용은, 도 2(b)에 나타나는 바와 같이, 조화 입자(111)의 높이가 불균일한 경우에 보다 현저해져, 레이저 가공성이 양호해지는 것으로 추찰된다. 또한, 도 2 및 도 6에 있어서, 파선(破線) 화살표(31)는 레이저광의 정반사를 나타내고, 물결선 화살표(32)는 레이저광의 난반사를 나타내고 있다.
조화면에 있어서, 조화 입자의 입자 높이의 표준 편차는 0.16㎛ 이상 0.30㎛ 이하이고, 0.22㎛ 이상 0.30㎛ 이하인 것이 바람직하다. 입자 높이의 표준 편차를 상기 범위로 제어함으로써, 레이저 조사 시에 조화 입자 표면에 있어서의 레이저광의 정반사를 효과적으로 억제하고, 또한 조화 입자의 극간에 침입한 레이저광이 조화 입자의 선단 및 측면에서 난반사되면서 극간의 하부로 도입되기 쉬워진다. 그 결과, 레이저 조사 후에 동박 표면에 잔류하는 수지 잔사를 저감하는 효과가 얻어진다. 입자 높이의 표준 편차가 0.16㎛ 미만이면, 전술한 레이저광의 정반사의 억제 효과가 저감하여, 레이저 가공성이 뒤떨어짐과 함께 동박과 수지 기재의 밀착성도 뒤떨어져 버린다. 한편, 입자 높이의 표준 편차가 0.30㎛를 초과하면, 전송 손실이 증가하여 고주파 특성이 뒤떨어지는 것으로 추찰된다.
조화면에 있어서, 조화 입자의 입자 높이의 평균값은 0.50㎛ 이상 1.20㎛ 이하인 것이 바람직하고, 0.60㎛ 이상 0.90㎛ 이하인 것이 보다 바람직하다. 입자 높이의 평균값을 상기 범위로 제어함으로써, 전송 손실을 저감하면서도 수지 기재와의 밀착성을 보다 양호하게 할 수 있다. 입자 높이의 평균값이 0.50㎛ 미만이면, 전술한 레이저광의 정반사의 억제 효과가 저감하여, 레이저 가공성이 뒤떨어짐과 함께 동박과 수지 기재의 밀착성도 뒤떨어져 버린다. 한편, 입자 높이의 평균값이 1.20㎛를 초과하면 전송 손실이 증가하여 고주파 특성이 뒤떨어지는 것으로 추찰된다.
조화면에 있어서, 조화 입자의 입자 폭에 대한 입자 높이비(입자 높이/입자 폭)의 평균값은 2.30 이상 4.00 이하이고, 2.60 이상 3.80 이하인 것이 바람직하다. 이 비의 평균값을 상기 범위로 제어함으로써, 레이저 조사 시에 조화 입자 표면에 있어서의 레이저광의 정반사를 효과적으로 억제하고, 또한 조화 입자의 극간에 침입한 레이저광이 조화 입자의 측면에서 난반사되면서 극간의 하부로 도입되기 쉬워진다. 그 결과, 레이저 조사 후에 동박 표면에 잔류하는 수지 잔사를 저감하는 효과가 얻어진다. 상기 비(입자 높이/입자 폭)의 평균값이 2.30 미만이면, 전술한 레이저광의 정반사의 억제 효과가 저감하여, 레이저 가공성이 뒤떨어짐과 함께 동박과 수지 기재의 밀착성도 뒤떨어져 버린다. 한편, 상기 비(입자 높이/입자 폭)의 평균값이 4.00을 초과하면, 조화 입자의 극간에 수지 기재가 충전되기 어려워져, 동박과 수지 기재의 밀착성이 뒤떨어지는 것으로 추찰된다.
또한, 조화면에 있어서, 조화 입자의 입자 폭에 대한 입자 높이비(입자 높이/입자 폭)의 표준 편차는 1.20 이상 2.00 이하인 것이 바람직하다. 이 비의 표준 편차를 상기 범위로 제어함으로써, 조화면이 미세 조화되면서 수지 기재와의 밀착성을 보다 양호하게 할 수 있다. 상기 비(입자 높이/입자 폭)의 표준 편차가 1.20 미만이면, 전술한 레이저광의 정반사의 억제 효과가 저감하여 레이저 가공성이 뒤떨어짐과 함께 동박과 수지 기재의 밀착성도 뒤떨어져 버린다. 한편, 상기 비(입자 높이/입자 폭)의 표준 편차가 2.00을 초과하면, 조화 입자의 극간에 충전된 수지 기재가 인발되기 쉬워져, 동박과 수지 기재의 밀착성이 뒤떨어지는 것으로 추찰된다.
조화면에 있어서, 휘도(명도값)는 10.0 이상 14.0 이하인 것이 바람직하다. 일반적으로, 조화면의 휘도가 낮을수록, 조화면에 있어서의 레이저광의 정반사를 보다 효과적으로 억제할 수 있기 때문에, 레이저 가공성은 보다 향상하는 경향이 있다. 한편, 조화면의 휘도를 지나치게 낮게 하면, 조화면에 있어서의 레이저광의 반사 성능 자체가 저감해 버린다. 양호한 레이저 가공성을 안정적으로 가져오기 위해, 휘도를 상기 범위 내로 제어하는 것이 바람직하다. 또한, 본 명세서에 있어서, 휘도는, CIE(국제 조명 위원회)가 규정하는 XYZ 표색계에 있어서 반사율을 나타내는 「Y값」을 의미한다.
본 발명의 표면 처리 동박은, 예를 들면 회로 기판의 도체 회로에 이용함으로써, ㎓대의 고주파 신호를 전송했을 때의 전송 손실을 고도로 억제할 수 있고, 또한, 표면 처리 동박과 수지 기재(수지층)의 밀착성을 양호하게 유지할 수 있다. 또한, 블라인드 비어 홀을 형성할 때의 레이저 조사 시에 수지 잔사를 저감할 수 있기 때문에, 층간 접속 신뢰성이 높은 회로 기판을 얻을 수 있다.
다음으로, 본 발명의 표면 처리 동박의 바람직한 제조 방법에 대해서, 그의 일 예를 설명한다. 표면 처리 동박의 제조 방법으로서, 동박 기체의 표면에, 조화 입자를 형성하는 조화 처리를 행하는 것이 바람직하다.
동박 기체는, 공지의 것을 이용할 수 있고, 예를 들면 전해 동박 또는 압연 동박을 이용할 수 있다. 후술하는 조화 입자의 균일성을 소정의 범위로 제어하기 위해서는, 조화 처리를 실시하기 전의 동박 기체의 표면이 지나치게 거칠지 않은 것이 바람직하고, 예를 들면, 동박 기체 표면의 표면 거칠기로서, JIS B0601-2001에 준거한 10점 평균 거칠기 Rz jis가 1.5㎛ 이하인 것이 바람직하다. 또한, 동박 기체의 표면이 평활해도, 예를 들면, 오일 피트와 같은 오목부가 존재하는 압연 동박의 경우에는, 조화 입자의 균일성을 소정의 범위로 제어하기 어렵다. 그 때문에, 동박 기체는, 특히 전해 동박이 바람직하다.
조화 처리는, 예를 들면 하기에 나타내는 바와 같은 조화 도금 처리 (1)과 조화 도금 처리 (2)를 조합하여 행하는 것이 바람직하다.
조화 도금 처리 (1)은, 동박 기체의 적어도 한쪽의 면 상에 조화 입자를 형성하는 방법으로서, 구체적으로는, 황산구리욕에서 이하의 조건의 도금 처리를 행한다.
조화 도금 처리 (2)는, 상기 조화 도금 처리 (1)로 표면 처리를 한 동박 기체에 평활한 씌움 도금을 행하여, 조화 입자의 탈락을 방지(고정화)하기 위해 행한다. 구체적으로는, 황산구리욕에서 이하와 같은 조건으로 도금 처리를 행한다.
이하, 조화 도금 처리 (1) 및 (2)용의 도금액의 조성 및 전해 조건의 일 예를 각각 나타낸다. 또한, 하기에 나타내는 조건은 바람직한 일 예이며, 본 발명의 효과를 방해하지 않는 범위에서, 필요에 따라서 첨가제의 종류, 양, 전해 조건을 적절히 변경, 조정할 수 있다.
<조화 도금 처리 (1)의 조건>
황산구리 5수화물···구리(원자) 환산으로, 50∼100g/L
황산···100∼200g/L
몰리브덴산 암모늄···몰리브덴(원자) 환산으로, 0.01∼0.04g/L
황산철(Ⅱ) 7수화물···철(원자) 환산으로, 1∼10g/L
전류 밀도···10∼25A/d㎡
액온(욕온)···20∼25℃
<조화 도금 처리 (2)의 조건>
황산구리 5수화물···구리(원자) 환산으로, 40∼60g/L
황산···80∼120g/L
전류 밀도···0.5∼10A/d㎡
액온(욕온)···45∼60℃
그런데, 양호한 고주파 특성을 발휘하는 표면 처리 동박의 종래의 제조에서는, 전송 손실의 저감을 도모하기 위해, 조화 입자를 미세화하는 것이 일반적이다. 그러나, 이러한 조화 입자의 미세화는, 수지 기재와의 밀착성, 레이저 가공성의 저하를 초래하는 경향이 있다.
전송 손실의 저감, 수지 기재와의 밀착성 및 레이저 가공성의 향상을 실현할 수 있기 위해 조화면에 있어서, 조화 입자의 입자 높이를 적절히 불균일하게 함과 함께, 입자 형상을 가늘고 긴 형상으로 제어한다. 이에 따라, 고주파 특성, 밀착성 및 레이저 가공성의 모든 요구 특성이 양호한 본 발명의 표면 처리 동박을 얻을 수 있다.
통상, 조화 입자를 미세화해 가면, 입자 높이의 균일성은 증가하는 경향이 있다. 이는, 조화 처리의 전기 도금 시에, 핵 생성이 일어나기 쉬운 것이 요인이라고 생각된다. 이러한 상황에 있어서는, 전기 도금에 의한 조화 입자의 핵 성장이 정지되기 쉽고, 특정의 조화 입자가 우선적으로 성장하는 것이 일어나기 어려워지고, 이에 따라, 개개의 조화 입자의 높이에 차이가 생기기 어려워진다고 생각된다.
그 때문에, 조화 처리의 전기 도금 시에 있어서는, 핵 생성을 억제하고, 핵 성장이 우선적으로 일어나는 바와 같은 도금 조건을 채용하는 것이 바람직하다. 조화 처리의 전기 도금 시에 핵 생성을 억제하는 효과가 있는 것은, 예를 들면 도금의 전류 밀도를 조금 낮게 설정하고, 동박 기체의 표면 거칠기를 거칠게 하고, 도금액의 취출 방향을 늘리고, 도금액의 액 온도를 조금 낮게 하고, 동박 기체의 반송 속도를 느리게 하는 등을 들 수 있다.
도금액의 취출 조건, 동박 기체의 반송 속도는, 동박 기체 표면으로의 도금액의 흐름에 작용하여, 동박 기체 표면에 있어서의 도금액의 흐르는 방식에 영향을 미친다. 도금액의 흐르는 방식이 정돈된 상태에서는 층류가 되기 쉽고, 도금액의 흐름에 흐트러짐이 발생한 상태에서는 난류가 되기 쉽다. 층류의 상황하에서는 도금이 균일하게 성장하기 쉽기 때문에, 조화 입자의 형상은 균일해지고, 난류의 상황하에서는 도금의 성장이 불균일해지고, 그 결과, 조화 입자의 형상이 불균일해지는 것으로 추찰된다. 도금액을 복수 방향으로부터 취출하도록 하거나, 또는, 동박 기체의 반송 속도를 느리게 함으로써, 도금액의 흐르는 방식이 난류가 되기 쉽다. 이러한 도금 조건을 조정함으로써, 도금 시의 핵 생성을 억제하는 효과를 얻을 수 있다.
또한, 동박 기체의 표면에, 매크로한 평활성을 해치지 않는 정도의 미세한 표면 요철이 존재하는 경우에는, 조화 처리의 전기 도금 시의 전류에 분포가 발생한다. 볼록부에는 전류가 집중하기 쉬워지기 때문에, 조화 입자는 높게 성장하고, 한편, 오목부에는 전류가 흐르기 어려워지기 때문에, 조화 입자는 낮게 성장한다. 이에 따라, 조화 높이가 높은 조화 입자와 조화 높이가 낮은 조화 입자가 혼재된 형태가 된다. 그 때문에, 전술한 조화 처리의 전기 도금 시에 핵 생성을 억제하는 도금 조건을, 매크로한 평활성을 해치지 않는 정도의 표면 요철이 존재하는 동박 기체에 적용함으로써, 도금 조건을 크게 조정하는 일 없이, 조화 입자의 높이의 균일성을 저하시킬 수 있다.
동박 기체의 매크로한 평활성을 해치지 않는 정도의 미세한 표면 요철을 형성하는 방법으로서는, 동박 기체를 제박(製箔)할 때의 드럼 표면의 거칠기를 조정하고(예를 들면, 드럼 표면을 조금 거친 버프에 의해 연마하는 등), 제박 시의 도금액에 첨가하는 브라이트너와 레벨러의 농도, 비율을 조정하고(예를 들면, 레벨러의 농도를 낮게 하는 등), 제박 후의 동박의 표면을 화학적으로 용해(에칭)하는(예를 들면, 에칭 시간을 길게 하는 등) 등의 방법을 들 수 있다.
또한, 동박 기체의 조화 처리를 실시하기 전의 표면 거칠기에 대해서는, 거친 쪽이 조화 입자의 조화 높이에 고저차를 두기 쉬워진다. 한편, 표면 거칠기가 지나치게 거칠어지면, 조화 입자의 조화 높이가 전체적으로 높아져 버려, 조화 입자의 높이의 균일성을 소정의 범위로 제어하는 것이 곤란해진다. 그 결과, 고주파 특성에 악영향을 미칠 가능성이 있다. 그 때문에, 동박 기체의 조화 처리를 실시하기 전의 표면 거칠기로서는, JIS B0601-2001에 준거한 10점 평균 거칠기 Rz jis가 1.5㎛ 이하인 것이 바람직하다.
이 외에도, 조화 처리 방법을 적절히 조합함으로써, 동박 기체의 표면 거칠기를 지나치게 거칠게 하는 일 없이, 조화 입자의 높이의 균일성을 적절히 저하시킬 수 있다. 일 예로서는, 조화 입자의 전기 도금을 복수회로 나누어 행할 때에, 앞의 전기 도금보다도 후의 전기 도금의 전류 밀도를 크게 함으로써, 앞의 전기 도금에 의해 형성된 조화 입자의 고저차를 더욱 확대할 수 있다. 또한, 다른 일 예로서는, 복수회의 전기 도금에 있어서, 조화 도금용의 도금액 중에서, 첨가 원소를 적절히 선택함으로써, 조화 입자의 고저차를 확대하는 것도 가능하다.
특히, 조화 처리의 전기 도금 시에 핵 생성을 억제하도록, 복수의 도금 조건을 제어한다. 이에 따라, 일부의 조화 입자를 가늘고 긴 형상으로 성장시키고, 조화 입자의 높이를 고르지 않게 하여, 전체적으로 조화 입자의 높이의 균일성을 적절히 저하시킨다. 그 결과, 고주파 특성과 밀착성 및 레이저 가공성의 모든 요구 특성이 양호한 표면 처리 동박을 얻을 수 있다. 또한, 상기와 같은 조화 처리 조건은, 생산성 등을 고려하여, 적절히 최적의 조합을 선정하는 것이 바람직하다.
또한, 본 발명의 표면 처리 동박은, 동박 기체의 적어도 한쪽의 면에, 조화 입자의 전석(電析)에 의해 형성되는, 소정의 미세 요철 표면 형상을 갖는 조화 처리 표면을 갖고, 또한, 당해 조화 처리 표면 상에, 직접, 또는, Ni를 함유하는 하지층, Zn을 함유하는 내열 처리층 및 Cr을 함유하는 방청 처리층 등의 중간층을 개재하여 간접적으로 실란 커플링제층이 추가로 형성되어 있어도 좋다. 또한, 상기 하지층, 중간층 및 실란 커플링제층은, 그의 처리 두께가 매우 얇기 때문에, 표면 처리 동박의 조화면에 있어서의 조화 입자의 입자 형상에 영향을 주는 것은 아니다. 표면 처리 동박의 조화면에 있어서의 조화 입자의 입자 형상은, 당해 조화면에 대응하는 조화 처리 표면에 있어서의 조화 입자의 입자 형상으로 실질적으로 결정된다.
또한, 실란 커플링제층의 형성 방법으로서는, 예를 들면, 표면 처리 동박의 상기 조화 처리 표면의 요철 표면 상에, 직접, 또는 하지층, 중간층 등을 개재하여 간접적으로 실란 커플링제 용액을 도포한 후, 풍건(자연 건조) 또는 가열 건조에 의해 형성하는 방법을 들 수 있다. 도포된 실란 커플링제 용액의 건조는, 물이 증발하면 좋지만, 50∼180℃에서 가열 건조하면, 실란 커플링제와 동박의 반응이 촉진되는 점에서 적합하다.
상기 실란 커플링제 용액을 하지층, 중간층 등의 표면에 도포할 때에 이용하는 용액 중의 실란 커플링제의 농도는, 충분한 양의 실란 커플링제를 도포하여 높은 밀착성을 실현하기 위해, 0.01∼15체적%인 것이 바람직하고, 0.1∼10체적%인 것이 보다 바람직하다. 당해 용액의 용매로서는 물을 이용하는 것이 바람직하다.
실란 커플링제층은, 에폭시계 실란, 아미노계 실란, 비닐계 실란, 메타크릴계 실란, 아크릴계 실란, 스티릴계 실란, 우레이도계 실란, 메르캅토계 실란, 술피드계 실란 및 이소시아네이트계 실란의 어느 1종류 이상의 실란 커플링제를 함유하는 것이 바람직하다. 이들 실란 커플링제는, 수지 기재의 수지 중에 함유되는 반응성을 갖는 관능기와의 작용에 따라 효과가 상이하기 때문에, 수지와의 상성을 고려하여 적절한 것을 선정하는 것이 필요하다.
상기 실란 커플링제의 구체예로서는, 일 예로서 3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 비닐트리메톡시실란, 비닐트리에톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-메타크릴옥시프로필트리에톡시실란, p-스티릴트리메톡시실란, p-스티릴트리에톡시실란, 3-글리시독시프로필트리메톡시실란, 3-아크릴옥시프로필트리메톡시실란, 3-우레이도프로필트리에톡시실란, 3-메르캅토프로필트리메톡시실란, 3-이소시아네이트프로필트리에톡시실란, 비스(3-(트리에톡시실릴)프로필)디술피드 등을 들 수 있지만, 이 이외의 실란 커플링제라도, 적절히 선택하여 사용할 수 있다. 또한, 이들 실란 커플링제는, 단독으로 사용해도 좋고, 2종류 이상을 병용해도 좋다.
그 외의 실시 형태로서, 표면 처리 동박과 실란 커플링제층의 사이에, Ni를 함유하는 하지층, Zn을 함유하는 내열 처리층 및 Cr을 함유하는 방청 처리층 중으로부터 선택되는 적어도 1층의 중간층을 갖는 것이 더욱 바람직하다.
예를 들면, 동박 기체 또는 조화 처리 표면 중의 구리(Cu)가, 수지 기재 중에 확산되어, 동해(銅害)의 발생에 의해 밀착성이 저하할 우려가 있는 경우, Ni를 함유하는 하지층은, 조화 처리 표면과 실란 커플링제층의 사이에 형성하는 것이 바람직하다. 하지층은, 예를 들면, Ni, 또는, Ni를 함유하는 합금, 예를 들면, Ni-인(P), Ni-Z 등 중으로부터 선택되는 적어도 1종류 이상의 Ni 이외의 원소를 함유하는 합금으로 형성하는 것이 바람직하다.
Zn을 함유하는 내열 처리층은, 내열성을 추가로 향상시킬 필요가 있는 경우에 형성하는 것이 바람직하다. 내열 처리층은, 예를 들면, Zn, 또는, Zn을 함유하는 합금, 즉, Zn-주석(Sn), Zn-Ni, Zn-코발트(Co), Zn-Cu, Zn-Cr 및 Zn-바나듐(V) 등 중으로부터 선택되는 적어도 1종류 이상의 Zn 이외의 원소를 함유하는 합금으로 형성하는 것이 바람직하다.
Cr을 함유하는 방청 처리층은, 내식성을 더욱 향상시킬 필요가 있는 경우에 형성하는 것이 바람직하다. 방청 처리층은, 예를 들면, Cr, 또는, Cr을 함유하는 합금, 즉, Cr-Zn, 크로메이트 처리에 의해 형성하는 크로메이트층 등 중으로부터 선택되는 적어도 1종류 이상의 Cr 이외의 원소를 함유하는 합금으로 형성하는 것이 바람직하다.
상기의 하지층, 내열 처리층 및 방청 처리층은, 이들 3층의 모두를 형성하는 경우에는, 조화 처리층 상에, 이 순서로 형성하는 것이 바람직하고, 또한, 용도나 목적으로 하는 특성에 따라서, 어느 1층 또는 2층만을 형성해도 좋다.
〔표면 처리 동박의 제작〕
이하에, 본 발명의 표면 처리 동박의 바람직한 제조 방법의 일 예를 정리한다. 바람직하게는 이하의 형성 공정 (S1)∼(S5)에 따라, 표면 처리 동박을 제작한다.
(S1) 조화 처리층의 형성 공정
동박 기체 상에, 조화 입자의 전기 도금에 의해, 미세한 요철을 갖는 조화 처리 표면을 형성한다.
(S2) 하지층의 형성 공정
조화 처리 표면 상에, 필요에 따라서 Ni를 함유하는 하지층을 형성한다.
(S3) 내열 처리층의 형성 공정
조화 처리 표면 상 또는 하지층 상에, 필요에 따라서 Zn을 함유하는 내열 처리층을 형성한다.
(S4) 방청 처리층의 형성 공정
조화 처리 표면 상, 또는, 조화 처리 표면 상에 임의로 형성한 하지층 및/또는 내열 처리층 상에, 필요에 따라서 Cr을 함유하는 방청 처리층을 형성한다.
(S5) 실란 커플링제층의 형성 공정
조화 처리 표면 상에, 직접, 또는, 하지층, 내열 처리층 및 방청 처리층의 적어도 1층을 형성한 중간층을 개재하여 간접적으로 실란 커플링제층을 형성한다.
본 발명의 표면 처리 동박은, 동 클래드 적층판의 제조에 적합하게 이용된다. 이러한 동 클래드 적층판은, 고밀착성 및 고주파 특성에 양호한 프린트 배선판의 제조에 적합하게 이용된다. 즉, 본 발명의 표면 처리 동박은, 고주파 대역용 프린트 배선판에 적합하게 이용할 수 있다.
본 발명의 동 클래드 적층판은, 전술한 본 발명의 표면 처리 동박을 이용하여 형성되는 것이 바람직하다. 이러한 본 발명의 동 클래드 적층판은, 공지의 방법에 의해 형성할 수 있다. 예를 들면, 동 클래드 적층판은, 본 발명의 표면 처리 동박과 수지 기재를, 표면 처리 동박의 조화면(접착면)에서 수지 기재를 마주 보도록, 적층 접착함으로써 제조할 수 있다.
또한, 동 클래드 적층판을 제조하는 경우에는, 실란 커플링제층을 갖는 표면 처리 동박과, 수지 기재를 가열 프레스하여 밀착시킴으로써 제조하면 좋다. 또한, 수지 기재 상에 실란 커플링제를 도포하고, 이 수지 기재와, 최표면에 방청 처리층을 갖는 표면 처리 동박을 가열 프레스에 의해 밀착시킴으로써 제작된 동 클래드 적층판도, 본 발명의 동 클래드 적층판과 동등한 효과를 갖는다.
여기에서, 수지 기재에 사용되는 수지로서는, 여러 가지의 성분의 고분자 수지를 이용할 수 있다. 리지드 배선판 또는 반도체 패키지(PKG)용의 프린트 배선판에는 주로 페놀 수지 또는 에폭시 수지를 이용할 수 있다. 플렉시블 기판에는, 폴리이미드 또는 폴리아미드이미드를 주로 이용할 수 있다. 파인 패턴(고밀도) 배선판 또는 고주파 기판에 있어서는, 치수 안정성이 좋은 재료, 휨 비틀어짐이 적은 재료, 열 수축이 적은 재료 등으로서, 유리 전이점(Tg)이 높은 내열 수지를 이용할 수 있다. 내열 수지로서는, 액정 폴리머, 폴리에테르에테르케톤, 폴리페닐렌술파이드, 폴리페닐렌에테르, 폴리페닐렌옥사이드, 폴리에테르이미드, 폴리에테르술폰, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트, 열 가소성 폴리이미드 등의 열 가소성 수지 또는 그들로 이루어지는 폴리머 알로이, 나아가서는, 폴리이미드, 내열성 에폭시 수지, 비스말레이미드트리아진 등의 시아네이트계 수지, 열 경화 변성 폴리페닐렌에테르 등의 열 경화성 수지 등을 들 수 있다. 특히, 본 발명의 동 클래드 적층판의 수지 기재에 사용되는 수지는, 액정 폴리머인 것이 바람직하다.
이하, 수지 기재로서 액정 폴리머 필름을 이용하는 경우를 예로, 동 클래드 적층판의 제조 방법의 구체예를 설명한다.
액정 폴리머에는, 용융 상태에서 액정성을 나타내는 서모트로픽 액정 폴리머와, 용액 상태에서 액정성을 나타내는 레오트로픽 액정 폴리머가 있다. 본 실시 형태에서는, 어느 액정 폴리머도 이용할 수 있지만, 열 가소성인 것, 유전 특성이 보다 우수한 관점에서, 서모트로픽 액정 폴리머가 적합하게 이용된다.
서모트로픽 액정 폴리머 중 서모트로픽 액정 폴리에스테르(이하, 간단히 「액정 폴리에스테르」라고 함)란, 예를 들면, 방향족 하이드록시카본산을 필수의 모노머로 하고, 방향족 디카본산 또는 방향족 디올 등의 모노머와 반응시킴으로써 얻어지는 방향족 폴리에스테르로서, 용융 시에 액정성을 나타내는 것이다. 그의 대표적인 것으로서는, 파라하이드록시 벤조산(PHB)과, 프탈산과, 4,4'-비페놀로부터 합성되는 Ⅰ형[하기식 (1)], PHB와 2,6-하이드록시나프토에산으로부터 합성되는 Ⅱ형[하기식 (2)], PHB와, 테레프탈산과, 에틸렌글리콜로부터 합성되는 Ⅲ형[하기식 (3)]을 들 수 있다.
Figure pct00001
본 실시 형태에 있어서는, 내열성, 내가수 분해성에 보다 우수한 점에서, 상기 중 Ⅰ형 액정 폴리에스테르와 Ⅱ형 액정 폴리에스테르가 바람직하다. 또한, 상기식 (1)에 있어서, 프탈산으로서는 이소프탈산이 바람직하다.
본 실시 형태에서 사용하는 액정 폴리머 필름은, 유전 특성 등을 위해, 실질적으로 액정 폴리머만으로 구성하는 것이 바람직하다. 한편, 액정 폴리머는, 전단 응력을 걸면 강한 이방성을 나타내기 때문에, 필요에 따라서, 액정 폴리머를 용융 가공할 때에 발생하는 분자 배향의 이방성을 완화하기 위한 필러를 배합해도 좋다. 이러한 배향 완화용의 필러를 도입함으로써, 예를 들면, 밀린 후의 액정 폴리머 표면이 평활하게 되고, 또한 균(均) 배향성·등방성이 얻어지기 쉬워진다. 그 외, 액정 폴리머 필름의 색조를 제어하기 위해, 착색의 필러를 배합해도 좋다.
액정 폴리머 필름에 배합해도 좋은 배향 완화용의 필러 또는 착색용의 필러는, 특별히 제한되는 것은 아니지만, 예를 들면, 탤크, 마이카, 산화 알루미늄, 산화 티탄, 산화 규소, 질화 규소, 카본 블랙 등으로 이루어지는 필러를 들 수 있다. 당해 필러의 형상은 특별히 제한되지 않고, 예를 들면, 구 형상, 판 형상, 막대 형상, 침 형상, 부정(不定) 형상 등을 들 수 있고, 또한, 당해 필러의 크기로서는, 50㎚ 이상, 10㎛ 이하가 바람직하다. 또한, 당해 필러의 크기는, 그의 확대 사진에 있어서의 각 필러의 최장부를 측정해도 좋고, 또한, 입도 분포 측정으로부터 구한 체적 평균 입자경 또는 개수 평균 입자경으로서 산출해도 좋다.
액정 폴리머 필름의 배향 완화용 또는 착색용의 필러는, 기재 필름의 유전 특성을 해칠 우려가 있다. 그 때문에, 액정 폴리머 필름 전체(액정 폴리머와 필러의 합계)에 대한 필러의 비율은, 20질량% 이하로 하는 것이 바람직하다. 상기 비율을 20질량% 이하로 함으로써, 액정 폴리머 필름으로서 우수한 유전 특성을 부여할 수 있다.
이러한 액정 폴리머 필름의 평면 방향의 열선 팽창 계수로서는, 3ppm/℃ 이상, 30ppm/℃ 이하가 바람직하다. 액정 폴리머 필름의 열선 팽창 계수와, 표면 처리 동박의 열선 팽창 계수의 차가 크면, 동 클래드 적층판에 휨이 발생하는 경향이 있다. 그 때문에, 액정 폴리머 필름과 표면 처리 동박의 열선 팽창 계수를 대체로 일치시킴으로써 휨의 발생을 억제할 수 있다.
일반적으로, 액정 폴리머의 분자는, 강직하고, 긴 화학 구조를 갖기 때문에, 매우 배향하기 쉬운 것이 알려져 있다. 액정 폴리머 분자가 특정 방향으로 배향하고 있는 이방성 필름은, 배향 방향으로 찢어지기 쉬워 취급이 곤란하고, 또한, 치수 정밀도가 나빠, 열 응력, 기계적 강도, 비유전율 등의 편차도 크다. 또한, 이방성 필름에 표면 처리 동박을 적층하여 동 클래드 적층판을 제조하는 경우, 필름의 이방성에 기인한 휨이 동 클래드 적층판에 발생하기 때문에, 전자 회로 기판의 절연 기재로서 이용할 수 없다.
따라서, 전기 회로 기판용의 절연 기재로서 이용하는 액정 폴리머 필름으로서는, 등방성을 갖도록, 분자 배향이 제어되어 있는 것이 바람직하다. 구체적으로는, 평면 방향의 열선 팽창 계수의 최솟값에 대한 최댓값의 비가, 1.0 이상 2.5 이하인 것이 바람직하다. 당해 비로서는, 2.0 이하가 보다 바람직하고, 1.8 이하가 더욱 바람직하고, 1.5 이하가 특히 바람직하다. 또한 열선 팽창 계수의 최솟값과 최댓값의 각각은, 액정 폴리머 필름의 평면에서 원주 방향으로 30° 간격으로 열선 팽창 계수를 6점 측정하여, 측정값 중의 최솟값과 최댓값으로 한다.
열선 팽창 계수, 평면 방향의 열선 팽창 계수의 최솟값에 대한 최댓값의 비를 상기 범위 내로 조정함으로써, 평면 방향에서 열 응력, 기계적 강도, 비유전율의 이방성을 보다 확실히 저감할 수 있다. 또한, 동 클래드 적층판의 휨의 발생을 보다 확실히 억제할 수 있고, 또한 치수 안정성도 우수한 등, 전자 회로 기판의 재료로서 우수한 특성을 부여할 수 있다. 예를 들면, 액정 폴리머 필름의 편면에 표면 처리 동박을 적층한 동 클래드 적층판의 휨률을 10% 이하로 억제하는 것이 가능하다. 또한, 이러한 「휨률」은, JIS C6481-1996에 준거하여 구할 수 있다. 구체적으로는, 필름을 수평대(臺) 상, 필름의 중심이 대에 접하고 또한 네 모퉁이가 대로부터 들뜬 상태가 되도록 두고, 네 모퉁이와 대의 간격을 측정하여 최댓값을 구하고, 이 값을 필름의 변의 길이로 나눈 백분율값을 「휨률」이라고 한다.
액정 폴리머 필름의 유전 특성은, 일반적으로 우수하다. 구체적으로는, 3㎓의 주파수로 측정한 경우, 유전 정접이 0.0035 이하인 것이 바람직하고, 0.003 이하인 것이 보다 바람직하고, 비유전율이 3.5 이하인 것이 더욱 바람직하다. 또한, 유전체인 절연 기재 상에 형성한 회로에 교류 전기 신호가 전파될 때에는, 그 신호의 전력의 일부가 유전체에 흡수되어 버려, 신호가 감쇠·손실되는 경향이 있다. 이때에 흡수된 전력과 통과(전파)한 전력의 비가 유전 정접이며, 유전 정접이 작은 유전체를 이용한 회로에서는, 전송 손실을 작게 할 수 있다.
액정 폴리머 필름의 두께는, 적절히 조정하면 좋지만, 10㎛ 이상, 75㎛ 이하가 바람직하다. 당해 두께가 10㎛ 이상이면, 전자 회로 기판의 절연 필름으로서 충분한 강도나 절연성을 확보할 수 있다. 한편, 당해 두께가 75㎛ 이하이면, 부피가 커지지 않아 전자 기기 등의 소형화에도 대응할 수 있다. 당해 두께의 하한값으로서는 13㎛ 이상이 보다 바람직하고, 20㎛ 이상이 더욱 바람직하고, 또한, 당해 두께의 상한값로서는 50㎛ 이하가 보다 바람직하고, 25㎛ 이하가 더욱 바람직하다. 필름의 두께를 얇게 함으로써, 플렉시블성이 증가하고, 나아가서는 다층 전자 회로 기판을 소형화할 수 있기 때문에, 고주파 회로 기판을 소형의 전자 기기 내에서도 사용하는 것이 가능하게 된다.
액정 폴리머가 열 가소성인 점에서, 본 실시 형태에 따른 동 클래드 적층판은, 액정 폴리머 필름의 편면 또는 양면에 표면 처리 동박을 적층하고, 이어서 열 프레스함으로써, 용이하게 제작할 수 있다. 열 프레스는, 진공 프레스 장치, 롤 프레스 장치, 더블 벨트 프레스 장치 등을 이용하여, 종래 공지의 방법으로 행할 수 있다. 열 프레스의 조건은 적절히 조정하면 좋고, 예를 들면, 진공 프레스의 경우, 온도를 200℃ 이상, 350℃ 이하 정도, 압력 1㎫ 이상, 10㎫ 이하 정도에서 1분간 이상, 2시간 이하 정도로 할 수 있다.
본 실시 형태에 따른 표면 처리 동박의 두께는, 적절히 조정하면 좋지만, 예를 들면, 2㎛ 이상, 70㎛ 이하 정도로 할 수 있고, 5㎛ 이상, 35㎛ 이하 정도가 보다 바람직하다.
본 실시 형태에 따른 동 클래드 적층판에서는, 특히 표면 처리 동박과 액정 폴리머 필름의 밀착성이 높은 것이 바람직하다. 밀착성이 높은 동 클래드 적층판은, 배선 패턴의 형성 공정 및 블라인드 비어 홀의 천설(穿設) 공정에 있어서 에칭, 천공, 디스미어, 소프트 에칭, 구리 도금 등의 가공을 행한 후에도, 표면 처리 동박과 수지 기재의 벗겨짐 등에 문제없이 사용하는 것이 가능하다. 밀착성의 기준으로서, 구체적으로는, JIS C6471-1995에 준거하여, 표면 처리 동박을 에칭하여 5㎜×150㎜의 동박 패턴을 형성하고, 인장 시험기를 이용하여 동박 패턴을 50㎜/분의 속도로 180° 방향으로 벗겨냈을 때의 강도(단위: N/㎜)로서 나타나는 필 강도가, 0.40N/㎜ 이상인 것이 바람직하고, 0.60N/㎜ 이상인 것이 보다 바람직하고, 0.70N/㎜ 이상인 것이 보다 더 바람직하다.
본 발명의 프린트 배선판은, 상기 동 클래드 적층판을 이용하여 형성되어 있는 것이 바람직하다. 이러한 본 발명의 프린트 배선판은, 공지의 방법에 의해 형성할 수 있다.
또한, 상기 동 클래드 적층판의 표면 처리 동박의 일부를, 상법에 의해 화학적으로 에칭함으로써 소망하는 회로 패턴을 형성하고, 전자 회로 기판을 제작할 수 있다. 또한, 회로 패턴 상에는, 물론, 전자 회로 부품을 실장할 수 있다. 전자 회로 부품은, 전자 회로 기판에 실장되는 것이면 특별히 제한되지 않고, 반도체 소자 단체 이외에도, 예를 들면, 칩 저항, 칩 콘덴서, 반도체 패키지(PKG) 등을 들 수 있다.
이상, 본 발명의 실시 형태에 대해서 설명했지만, 상기 실시 형태는 본 발명의 일 예에 불과하다. 본 발명은, 본 발명의 개념 및 청구의 범위에 포함되는 모든 실시 형태를 포함하고, 본 발명의 범위 내에서 여러 가지로 개변할 수 있다.
실시예
이하에, 본 발명을 실시예에 기초하여 더욱 상세하게 설명하지만, 이하는 본 발명의 일 예이다.
(실시예 1∼10, 비교예 1∼7)
실시예 1에서는, 이하의 공정 [1]∼[4]를 행하여, 표면 처리 동박을 얻었다. 이하 상세하게 설명한다. 또한, 실시예 2∼10 및 비교예 1∼7은, 조화 처리 표면의 형성 공정 [2]에 있어서, 조화 도금 처리 (1)의 각 조건을, 하기표 1의 기재와 같이 한 것 이외에는, 실시예 1과 마찬가지의 방법으로, 표면 처리 동박을 얻었다.
[1] 동박 기체의 준비
조화 처리를 실시하기 위한 기재가 되는 동박 기체로서, 전해 동박을 준비했다. 전해 동박은 하기 조건에 의해 제조했다. 또한, 하기 조건에 의해 제조된 전해 동박의 두께와 표면 거칠기는 하기와 같다.
<전해 동박의 제조 조건>
Cu: 80g/L
H2SO4: 70g/L
염소 농도: 25㎎/L
욕온: 55℃
전류 밀도: 45A/d㎡
(첨가제)
·3-메르캅토 1-프로판술폰산 나트륨: 2㎎/L
·하이드록시에틸셀룰로오스: 10㎎/L
·저분자량 아교(분자량 3000): 50㎎/L
<전해 동박>
두께: 12㎛
표면 거칠기: 1.3㎛(JIS B0601-2001에 준거한 10점 평균 거칠기 Rz jis)
또한, 표면 거칠기의 측정은, 전해 동박의 표면에 있어서, 접촉식 표면 거칠기 측정기(가부시키가이샤 고사카겐큐쇼 제조 「서프코더 SE1700」)를 이용하여 행했다.
[2] 조화 처리 표면의 형성
다음으로, 상기 [1]에서 준비한 동박 기체의 편면에, 조화 도금 처리를 실시했다. 이 조화 도금 처리는, 2단계의 전기 도금 처리에 의해 행했다. 조화 도금 처리 (1)은, 하기의 조화 도금액 기본 욕 조성을 이용하여, 전류 밀도, 액온, 액류의 조절, 액의 취출 방향 및 동박 기체의 반송 속도를 하기표 1의 기재와 같이 했다. 또한, 계속해서 행하는 조화 도금 처리 (2)는, 하기 고정 도금액 조성을 이용하여, 하기 도금 조건으로 행했다.
<조화 도금액 기본 욕 조성>
Cu: 60g/L
H2SO4: 150g/L
Mo: 0.03g/L
Fe: 2g/L
Figure pct00002
표 1의 액류의 조절에 있어서, 「층류」란 유체가 규칙적으로 운동하고 있는 상태의 흐름을 가리키고, 「난류」란 소용돌이가 생겨 유체가 불규칙하게 운동하고 있는 상태의 흐름을 가리킨다. 층류와 난류의 대략의 구별은, 일반적으로는 레이놀즈 수에 의해 판단되는 경우가 많지만, 여기에서는 조화 도금액이 동박 기체의 반송 방향에 대하여 평행인 방향에 강한 경우를 「층류」라고 정의하고, 평행인 방향 이외의 흐름이 강한 경우를 「난류」라고 정의하며, 정도가 약한 「난류」의 상태를 「약난류」라고 정의한다.
층류는, 규칙적인 흐름이 특징이며, 흐름이 일시적으로 흐트러져도 흐트러짐은 점차 감쇠하고, 머지않아 층류 상태로 되돌아오기 쉬워, 동박 기체 표면의 동일한 개소에 있어서의 흐름의 방향이나 강도는 변동하기 어렵다. 한편, 난류는, 복잡하고 불규칙한 흐름이 특징이며, 흐름의 패턴은 항상 변화하여 상이한 코스를 통과하는 점에서, 동박 기체 표면의 동일한 개소에 있어서의 흐름의 방향이나 강도가 변동하기 쉽다.
<고정 도금액 조성>
Cu: 40g/L
H2SO4: 100g/L
전류 밀도: 8A/d㎡
욕온: 45℃
[3] 하지층 및 중간층의 형성
계속해서, 상기 [2]에서 형성한 조화 처리 표면 상에, 하기의 조건으로, Ni, Zn, Cr의 순서로 금속 도금을 실시하여 하지층 및 중간층을 형성했다.
<Ni 도금>
Ni: 40g/L
H3BO3: 5g/L
욕온: 20℃
pH: 3.6
전류 밀도: 0.2A/d㎡
처리 시간: 10초
<Zn 도금>
Zn: 2.5g/L
NaOH: 40g/L
욕온: 20℃
전류 밀도: 0.3A/d㎡
처리 시간: 5초
<Cr 도금>
Cr: 5g/L
욕온: 30℃
pH: 2.2
전류 밀도: 5A/d㎡
처리 시간: 5초
[4] 실란 커플링제층의 형성
마지막으로, 상기 [3]에서 형성한 중간층(특히, 최표면의 Cr 도금층)의 위에, 농도 5질량%의 3-메타크릴옥시프로필트리메톡시실란 수용액을 도포하고, 100℃에서 건조시켜, 실란 커플링제층(실란의 부착량은 Si 원자 환산으로, 0.005㎎/d㎡)을 형성했다.
[측정 및 평가]
상기 실시예 및 비교예에 따른 표면 처리 동박에 대해서, 하기에 나타내는 측정 및 각 특성의 평가를 행했다. 각 특성의 평가 조건은 하기와 같다. 결과를 표 2에 나타낸다.
[조화 입자의 입자 높이, 입자 폭, 입자 폭에 대한 입자 높이의 비(입자 높이/입자 폭)]
조화 입자의 입자 높이 및 입자 폭은, 이하의 스텝 (ⅰ)∼(ⅳ)로, 화상 해석을 행하여, 계측했다.
우선, (ⅰ) 표면 처리 동박을 5㎜각(square)으로 잘라내어, 상온 경화형 에폭시 수지(Struers사 제조 「스페시픽스 20」)에 매입하고, 23℃에서 24시간 경화시켜, 표면 처리 동박을 포함하는 직경 10㎜, 두께 0.5㎜의 원판 형상의 에폭시 수지 블록을 제작했다. 다음으로, 표면 처리 동박의 조화면측으로부터, 조화면에 대하여 수직으로, 원판 형상의 당해 블록의 중심선을 따라 절단하고, 절단면을 이온 밀링 장치(가부시키가이샤 히타치하이테크놀로지 제조 「IM4000PLUS」)를 이용하여, 스테이지 모드 C5(스윙 각도: ±40°, 스윙 속도: 2.3왕복/min), 가속 전압 6㎸의 조건으로, 1시간 정밀 연마했다. 제작한 측정용 시료의 표면에 노출된 표면 처리 동박의 절단면을, 전자 현미경(가부시키가이샤 히타치하이테크놀로지 제조 「S-3000N」)을 이용하여 5000배의 배율로 관찰하여, 조화면 부근의 단면 사진(SEM 화상)을 준비했다.
다음으로, (ⅱ) 상기 단면 사진에 대해서, 화상 해석 소프트웨어(오픈 소스의 프리 소프트 「imageJ」)를 이용하여, 조화 입자의 윤곽을 강조하는 화상 처리를 행하고, 또한 조화 입자를 색 구분하기 위해 「2치화」 처리했다. 그 후, (ⅲ) 「2치화」 처리에 수반하여 발생한 노이즈를 제거하는 화상 처리를 행하고, 또한, 「2치화」 처리에 의해 흑색으로 표시되어 있는 조화 입자의 부분을 백화하는 화상 처리를 행했다. 그 후, (ⅳ) 조화 입자의 윤곽선을 추출하고, 일반적인 계측 소프트(Photo Ruler 등)를 이용하여, 윤곽선에 있어서의 조화 입자의 입자 높이 및 입자 폭을 각각 계측했다.
상기 계측 결과에 기초하여, 조화 입자의 입자 높이 및 입자 폭의 각각에 대해서, 평균값과 표준 편차를 산출함과 함께, 조화 입자의 입자 폭에 대한 입자 높이의 비(입자 높이/입자 폭)의 평균값과, 표준 편차를 각각 산출했다.
또한, 도 3 및 4는, 본 발명의 실시예 5와 비교예 7의 각각의 표면 처리 동박에 대해서, 스텝 (ⅰ)에 있어서 단면을 관찰했을 때의 SEM 화상(도 3(a), 도 4(a))과, 그것을 상기 스텝 (ⅱ)∼(ⅳ)에 의해 화상 처리한 각 스텝에 대응하는 도면(도 3(b)∼3(d), 도 4(b)∼4(d))의, 일 예이다.
[휘도(명도값)]
표면 처리 동박의 조화면에 대해서, 명도계(스가시켕키 가부시키가이샤 제조, 기종명: SM 컬러 컴퓨터, 형번(型番): SM-T45)를 사용하여, CIE로 규정하는 XYZ표 색계의 Y값을 측정했다.
[고주파 특성(전송 손실)]
두께 50㎛의 액정 폴리머 필름(가부시키가이샤 이세무라타세이사쿠쇼 제조, 두께 정밀도: 0.7㎛, 비유전율: 3.4, 유전 정접: 0.0020, 열선 팽창 계수의 최솟값에 대한 최댓값의 비가 1.4)의 양면에, 상기 실시예 및 비교예의 표면 처리 동박을 열 융착법으로 접합한 양면 동 클래드판을 제작했다. 다음으로, 상기 양면 동 클래드판의 편면의 표면 처리 동박을 에칭법으로 소정의 폭(110㎛)과 길이(20㎜)로 직선 형상으로 패턴을 형성하여 시그널층으로 하고, 다른 한쪽의 동박을 그라운드층으로 하여, 마이크로 스트립 라인 구조의 회로 기판을 제작했다. 또한, 이 회로 기판을 50℃의 순환식 오븐 중에서 24시간 건조한 후, JIS C6481-1996에 기재된 표준 환경하에서 실온까지 냉각하여, 고주파 특성 평가용 회로 기판을 제작했다.
상기와 같이 하여 제작한 평가용 회로 기판의 패턴의 양단을, 프로브 커넥터에 끼워 넣고, 패턴에 고주파 신호(13㎓)를 흐르게 하여, 통과하는 신호(S21)의 강도를 측정했다. 측정은, 네트워크·애널라이저(아질렌트·테크놀로지 가부시키가이샤 제조 「ENA E5071C」)와 프로브 커넥터(가부시키가이샤 요코오DS지교부 제조 「PCSMA」)를 이용하여 행했다. 또한, 상기 측정은, 동일한 패턴으로 5회 행하여, 평균값을 각 회로 기판의 손실량으로 했다. 또한, 각 회로 기판의 손실량에 대하여, 실시예 5의 손실량을 기준(100)으로 하는 지수화를 행하여, 전송 손실의 지수를 산출했다.
본 실시예에서는, 고주파 특성의 지표로서, 상기 전송 손실의 지수가 106 이하인 경우를 양호로 하고, 102 이하인 경우를 우수하다고 평가했다.
[액정 폴리머 필름의 두께와 그의 정밀도]
우선, 상기 액정 폴리머 필름을 10㎝×10㎝로 절단하여, 시험편을 제작했다. 다음으로, 이 시험편의, 비유전율과 유전 정접의 측정 개소가 되는 중앙부의 두께를, 디지털 시크니스 게이지(가부시키가이샤 미츠토요 제조 「SMD-565」, 측정자 선단 직경 2㎜)를 이용하여 측정했다. 구체적으로는, 시험편의 중심 및 시험편의 중심을 중심으로 하는 변 4㎝의 정사각형의 정점이 되는 4점의 합계 5점의 두께를 측정하고, 그의 산술 평균을 시험편의 두께로 했다(이하, 액정 폴리머 필름의 두께에 있어서 동일). 또한, 동일한 상기 액정 폴리머 필름으로부터 20매의 시험편을 잘라내어, 합계 100점의 두께를 측정하여, 그의 표준 편차를 두께 정밀도로 했다.
[액정 폴리머 필름의 비유전율과 유전 정접]
우선, 상기 액정 폴리머 필름을 10㎝×10㎝로 절단하여, 이것을 50℃의 순환식 오븐 중에서 24시간 건조하고, JIS C6481-1996에 기재된 표준 환경하에서 실온까지 냉각하여, 측정용 시험편을 제작했다.
네트워크·애널라이저(상동)와, 측정 주파수 3.18㎓의 스프리트 포스트 유전체 공진기(QWED사 제조)를 이용하여, 맨 처음에 시험편을 삽입하고 있지 않은 상태에서의 공진기 단체의 공진 주파수와 그의 피크의 Q값을 측정했다. 다음으로, 총 두께가 100㎛ 이상이 되도록 복수매의 시험편을 서로 겹쳐, 공진기 내에 삽입한 후, 시험편이 삽입된 상태에서의 공진 주파수와 Q값을 측정했다.
비유전율은, 공진기 단체와 시험편을 삽입했을 때의 공진 주파수의 차로부터 산출하고, 유전 정접은, 공진기 단체와 시험편을 삽입했을 때의 Q값의 차와 공진 주파수의 차로부터 산출했다.
[액정 폴리머 필름의 열선 팽창 계수]
상기 액정 폴리머 필름의 열선 팽창 계수는, JIS C6481-1996에 준거하여, 이하의 조건으로 구했다.
우선, 상기 액정 폴리머 필름을 4㎝×20㎝로 절단하여, 시험편을 제작했다. 다음으로, 이 시험편을, 척 간 거리가 15㎜가 되도록 열 기계 측정 장치(티·에이·인스트루먼트·재팬 가부시키가이샤 제조 「Q400」)에 부착하고, 인장 모드로, 0.1N의 하중을 부여하면서, 상온에서 170℃까지 승온 속도 40℃/분으로 승온하고, 170℃에서 1분간 보존유지했다. 그 후, 강온 속도 10℃/분으로, 170℃에서 상온까지 강온했을 때의, 100℃에서 50℃까지의 사이의 척 간 거리의 변화 △L을 측정했다. 열선 팽창 계수는, 하기식에 의해 산출했다.
열선 팽창 계수(ppm/℃)=△L/(L×△T)
[식 중, △L은 척 간 거리의 변화(㎜)이고, L은 척 간 거리(15㎜)이고, △T는 온도차(50℃)이다.]
상기 측정은, 상기 액정 폴리머 필름의 평면에서 원주 방향으로 30° 간격으로 6개소에 대해서 행하여, 각각의 값으로부터 열선 팽창 계수를 산출하고, 그 중 최댓값과 최솟값의 비(최댓값/최솟값)를 구했다.
[밀착성(180°필 강도)]
두께 50㎛의 액정 폴리머 필름(상동)의 편면에, 상기 실시예 및 비교예의 표면 처리 동박의 조화면이 액정 폴리머 필름에 접하도록 적층하고, 다른 한쪽의 면에 이형재로서 폴리이미드 필름(우베코교 가부시키가이샤 제조 「유피렉스 20S」)을 적층했다. 이 적층체를 두께 2㎜의 2매의 스테인리스판에 끼워 넣고, 쿠션재로서 두께 1㎜의 스테인리스 섬유직포를 스테인리스판의 상하에 사용하여, 진공 프레스기를 이용하고, 300℃, 압력 3㎫로 5분간 보존유지함으로써, 편면 동 클래드 적층판을 얻었다.
인장 시험기(가부시키가이샤 시마즈세이사쿠쇼 제조 「AGS-H」)를 이용하여, JIS C6471-1995에 준거하여, 표면 처리 동박을 50㎜/분의 속도로 180° 방향으로 벗겨냈을 때의 강도(단위: N/㎜)를 측정했다.
구체적으로는, 동 클래드 적층판의 동박측에 5㎜ 폭의 마스킹 테이프를 접착하여, 염화 제2철 용액에 침지하여 동박의 불필요 부분을 에칭 제거했다. 그 후, 동 클래드 적층판을 물 세정하여 마스킹 테이프를 박리하고, 80℃의 순환식 오븐에서 1시간 건조하여 5㎜ 폭의 직선 형상의 회로 패턴을 형성했다. 동 클래드 적층판으로부터 동박을 벗겨낼 때에, 시험편이 굴곡되어 박리 각도가 변화해 버리지 않도록, 시험편을 두께 1㎜ 이상의 보강판에 접착했다. 형성한 회로 패턴의 일단을 벗겨내고, 상기 인장 시험기의 사이에 끼운 후, 동박을 시험편에 대하여 180° 방향으로 50㎜/분의 속도로 10㎜ 이상 벗겨내고, 그 사이의 강도의 전체 평균값을 산출하여, 얻어진 값을 필 강도(N/㎜)로 했다.
본 실시예에서는, 밀착성의 지표로서, 상기 180° 필 강도의 측정을 행하여, 180° 필 강도가 0.40N/㎜ 이상인 경우를 양호하다고 하고, 0.60N/㎜ 이상인 경우를 우수하다고 평가했다.
[레이저 가공성]
두께 50㎛의 액정 폴리머 필름(상동)의 편면에, 두께 12㎛의 표면 처리 동박을 열 융착법으로 접합한 편면 동 클래드 적층판을 준비했다.
다음으로, 상기 동 클래드 적층판의 액정 폴리머 필름측으로부터, 탄산 가스 레이저를 조사하여, 비어 홀을 형성했다. 또한, 레이저 조사는, 조화 입자의 구조에 따라서, 펄스 폭: 1∼5㎲, 선단 에너지: 1∼3mJ, 마스크 지름: 1∼3㎜, 조사 수: 5∼10shot의 조건으로 행했다. 또한, 비어 홀 지름은 100㎛로 하고, 임의로 150개소 형성했다.
상기 비어 홀 형성 후에, 비어 바닥의 표면 처리 동박의 조화면을 관찰하여, 수지 잔사의 유무를 확인했다. 또한, 수지 잔사의 확인은, 레이저 가공 후에 표면 처리 동박을 에칭 아웃하여, 비어 홀 저부에 수지가 막으로서 남아 있었는지 어떤지를, 광학 현미경을 이용하여, 배율 10배로 관찰했다. 동 클래드 적층판마다, 150구멍을 확인하여, 수지 잔사가 존재하지 않았던 수를 계수했다.
본 실시예에서는, 레이저 가공성의 지표로서, 상기 수지 잔사의 확인을 행하여, 수지 잔사가 확인되지 않았던 수가 40개 이상인 경우를 양호하다고 하고, 80개 이상인 경우를 우수하다고 평가했다.
[종합 평가]
상기의 고주파 특성, 밀착성 및 레이저 가공성의 모두를 종합하여, 하기 평가 기준에 기초하여 종합 평가했다.
<종합 평가의 평가 기준>
A(우수): 모든 평가가 우수하다.
B(합격): 모든 평가가 양호하다.
C(불합격): 적어도 1개의 평가가 양호의 기준을 충족하지 않는다.
Figure pct00003
상기표 2에 나타나는 바와 같이, 실시예 1∼10의 표면 처리 동박은, 그의 단면을 SEM에 의해 관찰했을 때에, 조화면은, 조화 입자의 입자 높이의 표준 편차가 0.16㎛ 이상 0.30㎛ 이하의 범위 내이고, 또한, 조화 입자의 입자 폭에 대한 입자 높이비(입자 높이/입자 폭)가 2.30 이상 4.00 이하의 범위 내로 제어되어 있기 때문에, 양호한 고주파 특성과 양호한 밀착성을 양립할 수 있고, 나아가서는 레이저 가공성도 양호한 것이 확인되었다. 특히, 실시예 4∼7에서는, 고주파 특성, 밀착성, 레이저 가공성의 모든 특성이 우수한 표면 처리 동박을 얻을 수 있었다.
이에 대하여, 비교예 1∼7의 표면 처리 동박은, 조화면이, 조화 입자의 입자 높이의 표준 편차가 0.16㎛ 이상 0.30㎛ 이하의 범위 내로, 또한, 조화 입자의 입자 폭에 대한 입자 높이비(입자 높이/입자 폭)가 2.30 이상 4.00 이하의 범위 내로 제어되어 있지 않기 때문에, 실시예 1∼10의 표면 처리 동박에 비해, 고주파 특성, 밀착성 및 레이저 가공성의 적어도 하나의 특성이 뒤떨어지는 것이 확인되었다.
1 : 동 클래드 적층판
11 : 표면 처리 동박
111 : 조화 입자
13 : 수지 기재
15 : 도금(도금층)
20 : 잔류물
30 : 레이저광
31 : 레이저광의 정반사
32 : 레이저광의 난반사
40 : 블라인드 비어 홀의 저부

Claims (8)

  1. 동박 기체(copper foil substrate)의 적어도 한쪽의 면에, 조화(粗化) 입자(roughening particle)가 형성된 조화 처리 표면을 적어도 포함하는 표면 처리 피막을 갖는 표면 처리 동박으로서,
    상기 표면 처리 동박의 단면을, 주사형 전자 현미경에 의해 관찰할 때,
    상기 표면 처리 피막의 표면에 있어서, 상기 조화 입자의 입자 높이의 표준 편차가 0.16㎛ 이상 0.30㎛ 이하이고, 또한, 상기 조화 입자의 입자 폭에 대한 입자 높이비(입자 높이/입자 폭)의 평균값이 2.30 이상 4.00 이하인 것을 특징으로 하는, 표면 처리 동박.
  2. 제1항에 있어서,
    상기 표면 처리 피막의 표면에 있어서, 상기 조화 입자의 입자 높이의 평균값이 0.50㎛ 이상 1.20㎛ 이하인, 표면 처리 동박.
  3. 제1항 또는 제2항에 있어서,
    상기 표면 처리 피막의 표면에 있어서, 상기 조화 입자의 입자 폭에 대한 입자 높이비(입자 높이/입자 폭)의 표준 편차가 1.20 이상 2.00 이하인, 표면 처리 동박.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 표면 처리 피막의 표면에 있어서, 휘도가 10.0 이상 14.0 이하인, 표면 처리 동박.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    고주파 대역용 프린트 배선판에 사용하기 위한, 표면 처리 동박.
  6. 제1항 내지 제5항 중 어느 한 항에 기재된 표면 처리 동박을 이용하여 형성된 동 클래드(copper-clad) 적층판.
  7. 제6항에 있어서,
    상기 동 클래드 적층판의 수지 기재에 사용되는 수지가 액정 폴리머인, 동 클래드 적층판.
  8. 제6항 또는 제7항에 기재된 동 클래드 적층판을 이용하여 형성된 프린트 배선판.
KR1020197030316A 2017-03-30 2018-03-29 표면 처리 동박, 그리고 이를 이용한 동 클래드 적층판 및 프린트 배선판 KR102335444B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-068293 2017-03-30
JP2017068293 2017-03-30
PCT/JP2018/013279 WO2018181726A1 (ja) 2017-03-30 2018-03-29 表面処理銅箔、並びにこれを用いた銅張積層板およびプリント配線板

Publications (2)

Publication Number Publication Date
KR20190133701A true KR20190133701A (ko) 2019-12-03
KR102335444B1 KR102335444B1 (ko) 2021-12-03

Family

ID=63678243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197030316A KR102335444B1 (ko) 2017-03-30 2018-03-29 표면 처리 동박, 그리고 이를 이용한 동 클래드 적층판 및 프린트 배선판

Country Status (6)

Country Link
US (1) US10701811B2 (ko)
JP (1) JP6543001B2 (ko)
KR (1) KR102335444B1 (ko)
CN (1) CN110832120B (ko)
TW (1) TWI782969B (ko)
WO (1) WO2018181726A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6816193B2 (ja) * 2019-03-26 2021-01-20 古河電気工業株式会社 表面処理銅箔、並びにこれを用いた銅張積層板及びプリント配線板
TWI733145B (zh) * 2019-07-24 2021-07-11 宏泰電工股份有限公司 印刷電路板用樹脂組成物、預浸材、覆金屬基板及印刷電路板
TWI705160B (zh) 2019-12-09 2020-09-21 長春石油化學股份有限公司 電解銅箔、包含其的電極和覆銅積層板
JP7421208B2 (ja) 2019-12-24 2024-01-24 日本電解株式会社 表面処理銅箔及びその製造方法
US20230164924A1 (en) * 2020-03-30 2023-05-25 Mitsubishi Materials Corporation Bonded body and insulating circuit board
TWI738520B (zh) * 2020-09-22 2021-09-01 神雲科技股份有限公司 多層印刷電路板之地過孔的設計方法及多層印刷電路板
CN114390777B (zh) * 2020-10-21 2023-09-05 环达电脑(上海)有限公司 多层印刷电路板之地过孔的设计方法及多层印刷电路板
JPWO2022113973A1 (ko) * 2020-11-24 2022-06-02
JP2022155846A (ja) * 2021-03-31 2022-10-14 日東電工株式会社 アンテナフィルム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284309A (ja) 1998-03-30 1999-10-15 Ibiden Co Ltd プリント配線板及びその製造方法
JP2000049464A (ja) 1998-07-28 2000-02-18 Mitsubishi Gas Chem Co Inc 信頼性に優れたビア孔の形成方法
JP2005219379A (ja) 2004-02-06 2005-08-18 Furukawa Circuit Foil Kk 基板用複合材及びそれを用いた回路基板
KR20060041689A (ko) * 2004-02-06 2006-05-12 후루카와서키트호일가부시끼가이샤 표면처리동박 및 회로기판
JP2011168887A (ja) 2010-01-22 2011-09-01 Furukawa Electric Co Ltd:The 粗化処理銅箔、その製造方法、銅張積層板及びプリント配線板
WO2012020818A1 (ja) 2010-08-12 2012-02-16 新日鐵化学株式会社 金属張積層板
WO2017026490A1 (ja) * 2015-08-12 2017-02-16 古河電気工業株式会社 高周波回路用銅箔、銅張積層板、プリント配線基板

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6280641B1 (en) 1998-06-02 2001-08-28 Mitsubishi Gas Chemical Company, Inc. Printed wiring board having highly reliably via hole and process for forming via hole
JP2000045059A (ja) * 1998-07-28 2000-02-15 Kobe Steel Ltd 水濡れ性に優れた銅箔
JP2000269637A (ja) * 1999-03-18 2000-09-29 Furukawa Circuit Foil Kk 高密度超微細配線板用銅箔
TW200420208A (en) * 2002-10-31 2004-10-01 Furukawa Circuit Foil Ultra-thin copper foil with carrier, method of production of the same, and printed circuit board using ultra-thin copper foil with carrier
JP3977790B2 (ja) * 2003-09-01 2007-09-19 古河サーキットフォイル株式会社 キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
US20050158574A1 (en) * 2003-11-11 2005-07-21 Furukawa Circuit Foil Co., Ltd. Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
JP4698957B2 (ja) * 2004-02-27 2011-06-08 Jx日鉱日石金属株式会社 電解銅箔及び電解銅箔光沢面の電解研磨方法
CN102574365B (zh) * 2009-07-24 2015-11-25 三菱瓦斯化学株式会社 树脂复合电解铜箔、覆铜层压板和印刷线路板
JP4927963B2 (ja) * 2010-01-22 2012-05-09 古河電気工業株式会社 表面処理銅箔、その製造方法及び銅張積層基板
JP4999126B2 (ja) * 2010-06-15 2012-08-15 古河電気工業株式会社 回路部品
JP5128695B2 (ja) * 2010-06-28 2013-01-23 古河電気工業株式会社 電解銅箔、リチウムイオン二次電池用電解銅箔、該電解銅箔を用いたリチウムイオン二次電池用電極、該電極を使用したリチウムイオン二次電池
WO2014196576A1 (ja) * 2013-06-04 2014-12-11 Jx日鉱日石金属株式会社 キャリア付銅箔、銅張積層板、プリント配線板、電子機器、樹脂層、キャリア付銅箔の製造方法、及びプリント配線板の製造方法
JP5885790B2 (ja) * 2013-08-20 2016-03-15 Jx金属株式会社 表面処理銅箔及びそれを用いた積層板、キャリア付銅箔、プリント配線板、電子機器、電子機器の製造方法、並びに、プリント配線板の製造方法
JP5885791B2 (ja) * 2013-08-20 2016-03-15 Jx金属株式会社 表面処理銅箔及びそれを用いた積層板、キャリア付銅箔、銅箔、プリント配線板、電子機器、電子機器の製造方法、並びに、プリント配線板の製造方法
JP5710737B1 (ja) * 2013-11-29 2015-04-30 Jx日鉱日石金属株式会社 表面処理銅箔、積層板、プリント配線板、プリント回路板及び電子機器
JP5819569B1 (ja) * 2013-12-10 2015-11-24 Jx日鉱日石金属株式会社 表面処理銅箔、銅張積層板、プリント配線板、電子機器及びプリント配線板の製造方法
JP6261037B2 (ja) * 2014-02-06 2018-01-17 古河電気工業株式会社 高周波回路用銅箔、銅張積層板及びプリント配線板
JP5972486B1 (ja) * 2014-09-05 2016-08-17 古河電気工業株式会社 銅箔、銅張積層板、および基板
CN107002265B (zh) * 2015-01-22 2019-04-26 三井金属矿业株式会社 带载体的极薄铜箔及其制造方法
CN105050331B (zh) * 2015-07-07 2016-09-07 安徽铜冠铜箔有限公司 一种用于陶瓷基高频覆铜板的高粗糙度电子铜箔的制造方法
TWI619851B (zh) * 2017-02-24 2018-04-01 南亞塑膠工業股份有限公司 具近似絨毛狀銅瘤的電解銅箔與線路板組件的製造方法
TWI619852B (zh) * 2017-02-24 2018-04-01 南亞塑膠工業股份有限公司 具近似橄欖球狀銅瘤的電解銅箔與線路板組件的製造方法
JP2018145519A (ja) * 2017-03-03 2018-09-20 Jx金属株式会社 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284309A (ja) 1998-03-30 1999-10-15 Ibiden Co Ltd プリント配線板及びその製造方法
JP2000049464A (ja) 1998-07-28 2000-02-18 Mitsubishi Gas Chem Co Inc 信頼性に優れたビア孔の形成方法
JP2005219379A (ja) 2004-02-06 2005-08-18 Furukawa Circuit Foil Kk 基板用複合材及びそれを用いた回路基板
KR20060041689A (ko) * 2004-02-06 2006-05-12 후루카와서키트호일가부시끼가이샤 표면처리동박 및 회로기판
JP2011168887A (ja) 2010-01-22 2011-09-01 Furukawa Electric Co Ltd:The 粗化処理銅箔、その製造方法、銅張積層板及びプリント配線板
KR20120123451A (ko) * 2010-01-22 2012-11-08 후루카와 덴키 고교 가부시키가이샤 조화처리된 동박, 그 제조방법, 동박 적층판 및 인쇄회로기판
WO2012020818A1 (ja) 2010-08-12 2012-02-16 新日鐵化学株式会社 金属張積層板
WO2017026490A1 (ja) * 2015-08-12 2017-02-16 古河電気工業株式会社 高周波回路用銅箔、銅張積層板、プリント配線基板

Also Published As

Publication number Publication date
JPWO2018181726A1 (ja) 2019-06-27
US10701811B2 (en) 2020-06-30
JP6543001B2 (ja) 2019-07-10
WO2018181726A1 (ja) 2018-10-04
CN110832120B (zh) 2022-01-11
CN110832120A (zh) 2020-02-21
KR102335444B1 (ko) 2021-12-03
US20200029444A1 (en) 2020-01-23
TW201903215A (zh) 2019-01-16
TWI782969B (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
KR20190133701A (ko) 표면 처리 동박, 그리고 이를 이용한 동 클래드 적층판 및 프린트 배선판
JP5710845B2 (ja) 表面処理電解銅箔、積層板、プリント配線板、及び電子機器
KR101887791B1 (ko) 표면 처리 동박, 구리 피복 적층판, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법
US20180288867A1 (en) Surface treated copper foil, laminate using the same, copper foil with carrier, printed wiring board, electronic device, and method for manufacturing printed wiring board
EP1562413A2 (en) Treated copper foil and circuit board
JP5919303B2 (ja) 表面処理銅箔及びそれを用いた銅張積層板
KR20150103306A (ko) 표면 처리 구리박 및 그것을 사용한 구리 피복 적층판, 프린트 배선판, 전자 기기
KR101716988B1 (ko) 표면 처리 동박 및 그것을 사용한 적층판
JP5855244B2 (ja) 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器及びプリント配線板を製造する方法
JP5362922B1 (ja) 表面処理銅箔及びそれを用いた積層板
JP2014141737A (ja) 表面処理銅箔及びそれを用いた積層板
KR101631423B1 (ko) 표면 처리 동박 및 그것을 사용한 적층판
JP6606317B1 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板
JP5794806B2 (ja) 表面処理銅箔、および、該表面処理銅箔を用いた銅張積層基板、並びにプリント配線基板
KR20220013547A (ko) 표면 처리 동박, 동클래드 적층판 및, 프린트 배선판
JP6895936B2 (ja) 表面処理銅箔、並びにこれを用いた銅張積層板及び回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant