KR20190125352A

KR20190125352A - 디스플레이 패널, 디스플레이 디바이스 및 검출 방법

Info

Publication number: KR20190125352A
Application number: KR1020197027470A
Authority: KR
Inventors: 다 저우; 타오란 장; 짜이룽 모; 원쥔 랴오
Original assignee: 보에 테크놀로지 그룹 컴퍼니 리미티드; 청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date: 2018-04-26
Filing date: 2018-12-29
Publication date: 2019-11-06
Also published as: JP7293120B2; EP3786931A1; US11367391B2; WO2019205709A1; EP3786931A4; US20210335974A1; JP2021518920A; CN110415631A; KR102249397B1; CN110415631B

Abstract

디스플레이 패널, 디스플레이 디바이스 및 검출 방법이 제공된다. 디스플레이 패널(10)은 디스플레이 구역(100) 및 그 디스플레이 구역(100)을 둘러싸는 주변 구역(200)을 포함한다. 어레이로 배열된 픽셀 유닛들(110)이 디스플레이 구역(100)에 배치된다. 픽셀 유닛(110)은 픽셀 구동 회로를 포함한다. 균열 검출 라인(300)이 주변 구역에 배치되고, 균열 검출 라인(300)은 적어도 하나의 픽셀 유닛의 픽셀 구동 회로의 리셋 신호 단자(VINT)에 접속된다. 디스플레이 패널(10)은, 전기적 검출 스테이지 동안 균열 검출 라인에 걸친 전압 강하가 밝기에 미치는 영향을 감소시킬 수 있고, 또한 주변 구역(200)의 균열 검출률을 개선할 수 있다.

Description

디스플레이 패널, 디스플레이 디바이스 및 검출 방법

본 출원은 2018년 4월 26일자로 출원된 중국 특허 출원 제201810385999.4호의 우선권을 주장하며, 그 전체 개시내용은 본 출원의 일부로서 참조로 본 명세서에 포함된다.

본 개시내용의 실시예들은 디스플레이 패널, 디스플레이 디바이스 및 검출 방법에 관한 것이다.

유기 발광 다이오드(organic light-emitting diode)(OLED) 디스플레이 제품들에서, 박막 캡슐화(thin film encapsulation)(TFE) 프로세스가 널리 사용된다. 캡슐화 프로세스에서 생성될 수 있는 전형적인 패키징 결함은 패키지 누설이며, 이는 유기 발광 재료들이 외부 수증기와 접촉하게 하고 유기 발광 재료가 고장(fail)나게 한다. 패키지 누설의 근본 원인은 필름 층(들)에서의 균열의 발생이며, 이는 패키지 필름이 균열하게 한다.

전기적 검출 스테이지에서, 필름 층(들)에서 약간의 균열만이 발생하지만 패키지 필름에서는 명백한 균열이 발생하지 않는 경우, 디스플레이 패널은 그것이 점등될 때 결함들을 제시(present)하지 않을 것이다. 그러나, 장기간 사용 또는 고온 신뢰성 테스트 후에, 필름 층 내의 약간의 균열들이 성장하여 악화될 수 있으며, 이는 유기 발광 재료의 고장 또는 심지어 디스플레이 패널의 폐물(scrap)의 위험을 야기할 수 있다. 그러므로, 추가의 재료 낭비를 피하기 위해 필름 층에 균열이 있는 제품들을 전기적 검출 스테이지에서 적시에 선별해 내는 것이 필요하다.

본 개시내용의 적어도 하나의 실시예는, 디스플레이 구역 및 그 디스플레이 구역을 둘러싸는 주변 구역을 포함하는 디스플레이 패널을 제공하고, 어레이로 배열된 픽셀 유닛들이 디스플레이 구역에 배치되고, 픽셀 유닛은 픽셀 구동 회로를 포함하고, 균열 검출 라인이 주변 구역에 배치되고, 균열 검출 라인은 적어도 하나의 픽셀 유닛의 픽셀 구동 회로의 리셋 신호 단자에 접속된다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널에서, 픽셀 구동 회로는 리셋 신호 단자를 갖는 리셋 회로를 포함하고 리셋 회로에 접속된 발광 회로를 포함하며, 리셋 회로는, 균열 검출 라인으로부터 균열 검출 신호를 수신하여 발광 회로가 광을 방출하게 하도록 구성된다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널에서, 픽셀 구동 회로는 구동 회로를 추가로 포함하고, 구동 회로는, 발광 회로를 구동하여 광을 방출하기 위한 구동 전류를 제어하도록 구성된다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널에서, 균열 검출 라인은 디스플레이 구역 주위에 배치된다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널에서, 균열 검출 라인은 뱀-형상 라인 부분을 포함한다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널에서, 복수의 균열 검출 라인은 주변 구역의 상이한 영역들에 배치되고, 복수의 균열 검출 라인은 상이한 픽셀 유닛들의 픽셀 구동 회로들의 리셋 신호 단자들에 각각 접속된다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널에서, 픽셀 유닛들의 적어도 하나의 행의 픽셀 구동 회로들의 리셋 신호 단자들은 모두 제1 리셋 신호 라인에 접속되고, 제1 리셋 신호 라인은 균열 검출 라인들에 접속된다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널에서, 균열 검출 라인은 디스플레이 구역으로부터 떨어진 제1 부분 및 디스플레이 구역에 가까운 제2 부분을 포함하고, 제1 부분과 제2 부분은 서로 평행하고, 제1 리셋 신호 라인은 균열 검출 라인의 제2 부분에 접속된다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널에서, 디스플레이 구역에서는, 균열 검출 라인에 전기적으로 접속된 픽셀 유닛들의 적어도 하나의 행을 제외하고, 픽셀 유닛들의 각각의 행에 대응하여 제2 리셋 신호 라인이 제공되고, 제2 리셋 신호 라인은 픽셀 유닛들의 행의 픽셀 구동 회로들의 리셋 신호 단자들에 접속된다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널에서, 균열 검출 라인은 주변 구역에서의 본딩 구역의 한 측면에 배치된 균열 검출 단자를 포함하고, 균열 검출 단자는 균열 검출 신호를 수신하도록 구성되고, 제1 리셋 신호 라인은 제2 리셋 신호 라인보다 균열 검출 단자에 더 가깝다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널은 리셋 공통 라인을 추가로 포함하고, 리셋 공통 라인은 제2 리셋 신호 라인에 접속된다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널에서, 리셋 공통 라인은 균열 검출 단자에 접속된다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널에서, 균열 검출 라인은 픽셀 구동 회로의 구동 트랜지스터의 게이트 금속 층, 소스-드레인 금속 층에 제공된다.

본 개시내용의 적어도 하나의 실시예는 본 개시내용의 실시예에서 제공되는 디스플레이 패널을 포함하는 디스플레이 디바이스를 추가로 제공한다.

본 개시내용의 적어도 하나의 실시예는 본 개시내용의 실시예에서 제공되는 디스플레이 패널에 대한 검출 방법을 추가로 제공한다. 그 방법은: 균열 검출 라인을 통해 적어도 하나의 픽셀 유닛에서 픽셀 구동 회로의 리셋 신호 단자에 균열 검출 신호를 제공하는 단계; 및 디스플레이 패널이 디스플레이 동안 어두운 라인을 제시하는지를 관찰하는 단계를 포함한다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 검출 방법은: 디스플레이 패널이 제1 리셋 신호 라인을 포함하는 경우에, 균열 검출 신호는 제1 리셋 신호 라인에 접속되지 않은 픽셀 유닛의 리셋 신호 단자에 공급되는 것을 추가로 포함한다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 검출 방법은: 픽셀 구동 회로가 리셋 신호 단자를 갖는 리셋 회로를 포함하고 그 리셋 회로에 접속된 발광 회로를 포함하는 경우에, 리셋 회로를 턴온(turn on)시키기 위해 리셋 제어 신호가 제공되고, 균열 검출 신호는 리셋 회로에 의해 발광 회로에 제공된다.

본 개시내용의 실시예들의 기술적 해결책을 명확하게 예시하기 위해, 실시예들의 도면들이 이하에서 간략하게 설명될 것이다; 설명된 도면들은 본 개시내용의 일부 실시예들에만 관련되며, 따라서 본 개시내용을 제한하지 않는다는 점이 명백하다.
도 1은 균열 검출 라인이 데이터 라인들의 일부와 접속되는 디스플레이 패널의 개략도이다.
도 2는 데이터 기입 스테이지에서의 픽셀 구동 회로의 개략도이다.
도 3은 전기적 검출 스테이지에서 발생하는 균열 검출 어두운 라인의 개략도이다.
도 4는 본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널의 제1 개략도이다.
도 5는 본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널의 제2 개략도이다.
도 6은 본 개시내용의 일부 실시예들에 의해 제공되는 다른 디스플레이 패널의 개략도이다.
도 7은 본 개시내용의 일부 실시예들에 의해 제공되는 또 다른 디스플레이 패널의 개략도이다.
도 8은 본 개시내용의 일부 실시예들에 의해 제공되는 또 다른 디스플레이 패널의 개략도이다.
도 9는 본 개시내용의 일부 실시예들에 의해 제공되는 또 다른 디스플레이 패널의 개략도이다.
도 10은 본 개시내용의 일부 실시예들에 의해 제공되는 또 다른 디스플레이 패널의 개략도이다.
도 11은 균열 검출 시의 픽셀 구동 회로의 개략도이다.
도 12는 다른 픽셀 구동 회로의 개략도이다.
도 13은 또 다른 픽셀 구동 회로의 개략도이다.
도 14는 본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널의 균열 검출의 시뮬레이션 결과를 나타내는 제1 개략도이다.
도 15는 본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널의 균열 검출의 시뮬레이션 결과를 나타내는 제2 개략도이다.
도 16은 본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 디바이스의 개략도이다.

본 개시내용의 실시예들의 목적들, 기술적 상세들 및 이점들을 명백하게 하기 위해, 실시예들의 기술적 해결책들이 본 개시내용의 실시예들에 관련된 도면들과 관련하여 명확하고 충분히 이해가능한 방식으로 설명될 것이다. 명백하게, 설명된 실시예들은 본 개시내용의 실시예들의 전부가 아니라 일부일 뿐이다. 본 명세서에서 설명된 실시예들에 기초하여, 본 기술분야의 통상의 기술자들은, 임의의 독창적인 작업 없이, 본 개시내용의 범위 내에 있어야 하는 다른 실시예(들)를 획득할 수 있다.

달리 정의되지 않는 한, 본 명세서에서 사용되는 모든 기술적 및 과학적 용어는 본 개시내용이 속하는 분야의 통상의 기술자에 의해 일반적으로 이해되는 바와 동일한 의미를 갖는다. 개시를 위해 본 출원의 설명 및 청구항들에서 사용되는 용어들 "제1", "제2" 등은, 임의의 시퀀스, 양 또는 중요도를 표시하기 위한 것이 아니라, 다양한 컴포넌트들을 구별하기 위한 것이다. 또한, 단수 표현 등의 용어들은 양을 제한하기 위한 것이 아니라, 적어도 하나의 존재를 나타내기 위한 것이다. 용어들 "구성한다", "구성하는", "포함한다", "포함하는" 등은, 이러한 용어들 이전에 언급된 요소들 또는 객체들이 이러한 용어들 이후에 열거된 요소들 또는 객체들 및 그의 등가물들을 포함하지만, 다른 요소들 또는 객체들을 배제하지 않는다는 것을 특정하도록 의도된다. 어구들 "접속한다(connect)", "접속된(connected)" 등은 물리적 접속 또는 기계적 접속을 정의하는 것으로 의도되지 않고, 직접적으로 또는 간접적으로, 전기적 접속을 포함할 수 있다. "위", "아래", "우측", "좌측", 및 이와 유사한 것은 상대적인 위치 관계를 나타내는데 사용되는 것일 뿐이고, 설명되는 객체의 위치가 변경될 때, 상대적인 위치 관계는 그에 따라 변경될 수 있다.

도 1에 도시된 바와 같이, 디스플레이 패널(10)은 디스플레이 구역(100) 및 그 디스플레이 구역(100)을 둘러싸는 주변 구역(200)을 포함한다. 디스플레이 구역(100)에서는, 픽셀 유닛들(110)이 어레이로 제공되고; 주변 구역은 다양한 종류의 와이어들을 라우팅하고, 드라이버 칩들을 본딩하고, 디스플레이 패널의 캡슐화를 실현하기 위해 사용된다. 픽셀 유닛(110)은 픽셀 구동 회로를 포함하고; 예를 들어, 도 2에 도시된 7T1C(즉, 7개의 트랜지스터 T1 내지 T7 및 1개의 저장 커패시터 C1)와 같은 다양한 적합한 유형의 픽셀 구동 회로가 이용될 수 있다.

도 1에 도시된 디스플레이 패널(10)에서는, 균열 검출 라인(300)이 주변 구역(200)에 제공되고, 그 균열 검출 라인(300)은 디스플레이 패널(10)에서 데이터 라인들(DL)의 일부에 접속된다(도 1에서는 예로서 균열 검출 라인(300)에 접속된 2개의 데이터 라인(DL)만이 도시된다). 도 2에 도시된 픽셀 구동 회로를 예로 들면, 디스플레이를 위해 구동할 때, 예를 들어, 데이터 기입 스테이지에서, 데이터 기입 트랜지스터(T2) 및 스위칭 트랜지스터(T3)는 주사 신호 단자(GATE)에 의해 수신된 주사 신호에 따라 턴온된다. 데이터 신호(Vdata)는 데이터 라인을 통해 데이터 신호 단자(DATA)로부터 입력되고, 그 후 데이터 기입 트랜지스터(T2), 제2 노드(N2), 구동 트랜지스터(T1), 제3 노드(N3), 및 스위칭 트랜지스터(T3)를 통해 제1 노드(N1)에 기입되고, 따라서 저장 커패시터(C1)에 저장된다. 이 스테이지에서, 발광 제어 트랜지스터들(T5 및 T6)은 발광 소자(D1)가 광을 방출하는 것을 방지하기 위해 발광 제어 단자들(EM1 및 EM2)에 의해 수신된 발광 제어 신호들에 따라 오프 상태에 있다. 발광 스테이지에서, 발광 제어 트랜지스터(T5 및 T6)가 턴온되고, 제1 전압 단자(VDD)로부터 공급되는 제1 전압(Vdd)은 구동 트랜지스터(T1)의 소스 전극에 인가되고; 구동 트랜지스터(T1)는, 데이터 신호(Vdata)에 따라 대응하는 그레이 스케일(gray-scale)로 디스플레이하도록 발광 소자(D1)를 구동한다. 구체적으로, 제1 전압 단자(VDD)로부터 제2 전압 단자(VSS)로 흐르고 구동 트랜지스터(T1) 및 발광 소자(D1)를 통해 흐르는 구동 전류는 I=K*(Vdata-Vdd)²이고, 여기서, K는 상수 값이다. 제1 전압(Vdd)이 변하지 않고 유지되는 경우에, 구동 전류(I)의 크기(즉, 발광 소자(D1)의 밝기)는 데이터 신호(Vdata)와 직접 관련된다는 것을 알 수 있다. 또한, 리셋 트랜지스터들(T4 및 T7)은 리셋 단자들(RST1 및 RST2)에 의해 수신된 리셋 제어 신호들에 따라 리셋 전압을 리셋 신호 단자(VINT)로부터 제1 노드(N1) 및 제4 노드(N4)에 각각 인가하고, 그에 의해 픽셀 구동 회로가 초기화될 수 있다.

도 1에 도시된 바와 같이, 균열 검출이 수행될 때, 균열 검출 신호(예를 들어, 데이터 신호(Vdata))가 균열 검출 라인(300)의 한 단자로부터 입력될 수 있다. 균열 검출 라인(300)의 전송 후에, 균열 검출 신호는 균열 검출 라인(300)에 접속된 데이터 라인(DL)에 도달하고, 그에 의해 데이터 라인(DL)에 접속된 픽셀 유닛(110)을 구동하여 광을 방출한다. 동시에, 균열 검출 라인(300)에 접속되지 않은 데이터 라인(DL)(도시되지 않음)은 또한 균열 검출 신호와 동일한 데이터 신호를 수신하고, 그에 의해 이 데이터 라인(DL)에 접속된 픽셀 유닛(110)을 구동하여 광을 방출한다. 주변 구역(200) 내의 필름 층에서 균열이 발생하고 균열 검출 라인(300)에서 균열을 야기할 때, 균열 검출 라인(300)의 저항이 증가하여, 균열 검출 라인(300)에 접속된 데이터 신호(DL)에 기입되는 데이터 신호(Vdata)가 충분하지 않게 한다. 예를 들어, 데이터 라인(DL)에 기입되는 신호가 없거나 데이터 신호의 전압 진폭이 감소하여, 균열 검출 라인(300)에 접속된 2개의 열의 픽셀 유닛들(110)이 나머지 열들의 픽셀 유닛들에 비해 광을 방출할 때 수개의 밝은 또는 어두운 라인들을 디스플레이할 수 있고, 그에 의해 균열 검출을 실현한다.

그러나, 디스플레이 제품들이 계속적으로 업데이트됨에 따라, 그의 해상도는 점점 더 높아지고 있고, 좁은 프레임들에 대한 요건들도 또한 더 높아지고 있다. 좁은 프레임 디스플레이 제품(narrow-frame display product)에서, 데이터 라인들(DL)은 단면 스위치(single-sided switch)만을 사용할 수 있고, 전기적 검출 스테이지에서 균열 검출 라인이 턴오프(turn off)될 수 없다. 전기적 검출에서, 디스플레이 패널의 모든 픽셀 유닛들은 검출을 위해 점등되게 할 필요가 있다. 균열 검출 라인 자체가 전압 강하(IR 강하)를 갖기 때문에, 균열 검출 라인에 접속된 픽셀 유닛들은 그것들이 낮은 그레이 스케일로 점등될 때 균열 검출 밝은 라인들(또는 어두운 라인들)(PCD-X-Line)을 제시하기 쉽다. 도 3에 도시된 바와 같이, 균열 검출 밝은 라인(또는 어두운 라인)은 디스플레이 결함으로서 간주될 것이고, 이는 잘못된 검출을 야기한다. 또한, 균열 검출 테스트는 복수의 디스플레이 패널에 대해 수행되고, 그 결과들은 표 1에 도시된다. 균열 평가에서, 패키지 누설의 위험이 이미 존재하는, 디스플레이 패널 내의 균열 검출 라인의 저항 변화량(Rs)은 10KΩ 정도이다. 그러나, 10KΩ 정도의 저항 변화에 의해 야기되는 전류들의 차이들은 인간의 눈에 의해 인식될 수 있는 밝기의 차이를 반영하기에 충분하지 않다. 예를 들어, 표 1에서 3, 4, 및 5로 번호가 붙은 디스플레이 패널들에 도시된 바와 같이, 균열이 존재하지만, 검출되지 않는다. 이것은 누락된 검출을 야기할 것이고, 후속 프로세스 스테이지들에 영향을 미칠 것이다. 예를 들어, 표 1에서 6과 7로 번호가 붙은 디스플레이 패널들에 도시된 바와 같이, 균열 검출 라인의 저항 변화량(Rs)이 1MΩ 정도에 도달할 때, 균열은 정상적으로 검출될 수 있다.

본 개시내용의 적어도 하나의 실시예는 디스플레이 패널을 제공하며, 그 디스플레이 패널은 디스플레이 구역 및 그 디스플레이 구역을 둘러싸는 주변 구역을 포함한다. 디스플레이 구역에는 어레이로 배열된 픽셀 유닛들이 제공되고, 그 픽셀 유닛은 픽셀 구동 회로를 포함한다. 주변 구역에는 균열 검출 라인이 제공되고, 그 균열 검출 라인은 적어도 하나의 픽셀 유닛의 픽셀 구동 회로의 리셋 신호 단자에 접속된다.

본 개시내용의 적어도 하나의 실시예는 또한 위의 디스플레이 패널에 대응하는 디스플레이 디바이스 및 검출 방법을 제공한다.

본 개시내용의 적어도 하나의 실시예에 의해 제공되는 디스플레이 패널, 디스플레이 디바이스 및 검출 방법은 전기적 검출 스테이지에서 균열 검출 라인에 걸친 전압 강하가 밝기에 미치는 영향을 감소시킬 수 있고, 또한 주변 구역에서의 균열들의 검출률(detection rate)을 개선할 수 있다.

본 개시내용의 실시예들 및 그 예들이 첨부 도면들을 참조하여 이하에서 상세히 설명될 것이다.

본 개시내용의 적어도 하나의 실시예는 도 4에 도시된 바와 같은 디스플레이 패널(10)을 제공하고, 디스플레이 패널(10)은 디스플레이 구역(100) 및 그 디스플레이 구역(100)을 둘러싸는 주변 구역(200)을 포함한다. 디스플레이 구역(100)에는 어레이로 배열된 픽셀 유닛들(110)이 제공된다. 주변 구역은 다양한 와이어들을 라우팅하고, 드라이버 칩들을 본딩하고, 디스플레이 패널의 캡슐화를 위해 사용된다. 도 4에서는, 픽셀 유닛(110)의 일부만이 개략적으로 도시되어 있으며, 도면에서, 픽셀 유닛들은 수평 방향에서 행들로 배열되고 수직 방향에서 열들로 배열된다는 점에 유의해야 한다. 예를 들어, 디스플레이 패널(10)의 한 측면에 위치한 주변 구역(200)에 본딩 구역(210)이 또한 포함된다. 본딩 구역(210)은, 예를 들어, 가요성 회로 보드 패드들의 본딩을 위해 사용될 수 있다. 다음의 실시예들은 동일하고, 그에 대한 설명은 반복되지 않을 것이다.

예를 들어, 도 5에 도시된 바와 같이, 디스플레이 패널(10)에서, 픽셀 유닛(110)은 픽셀 구동 회로(도시되지 않음)를 포함한다. 예를 들어, 픽셀 구동 회로는 도 11 또는 도 12에 도시된 픽셀 구동 회로를 채택할 수 있고, 본 개시내용의 실시예들은 이를 포함하지만 이에 제한되지 않는다. 픽셀 구동 회로는, 구동 전류가 발광 소자(D1)에 공급될 수 있는 한, 다른 형태의 회로 구조를 또한 채택할 수 있다. 예를 들어, 주변 구역(200)에 균열 검출 라인(300)이 제공되고, 그 균열 검출 라인(300)은 픽셀 유닛(110)의 픽셀 구동 회로의 적어도 하나의 리셋 신호 단자(VINT)에 접속된다.

예를 들어, 일 예에서, 균열 검출 라인(300)은 제1 리셋 신호 라인(400)을 통해 픽셀 유닛(110)에 접속될 수 있다. 본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 예를 들어, 리셋 신호 라인이 픽셀 유닛들(110)의 각각의 행에 대응하여 제공될 수 있고, 리셋 신호 라인은 픽셀 유닛들(110)의 행 내의 픽셀 구동 회로들의 리셋 신호 단자(VINT)에 접속된다. 이하의 설명에서, 균열 검출 라인(300)에 접속된 리셋 신호 라인은 제1 리셋 신호 라인(400)이라고 지칭되고, 제1 리셋 신호 라인(400)을 제외한 다른 리셋 신호 라인들은 제2 리셋 신호 라인들(500)이라고 지칭된다. 다음의 실시예들은 동일하고, 그에 대한 설명은 반복되지 않을 것이다.

예를 들어, 도 5에 도시된 디스플레이 패널(10)에서는, 본딩 구역(210)에 더 가까운 균열 검출 라인(300)의 단부에 균열 검출 단자(PCD)가 제공될 수 있다. 균열 검출 신호는 균열 검출 단자(PCD)에 의해 균열 검출 라인(300)에 인가될 수 있다. 예를 들어, 제1 리셋 신호 라인(400)은 균열 검출 단자(PCD)로부터 떨어진 디스플레이 패널(10)의 측면 상에 제공될 수 있어, 균열 검출 신호가 균열 검출 라인(300)을 통해 픽셀 유닛들(110)에 도달하기 전에 주변 구역(200)에서 더 많은 구역들을 통과할 수 있게 하고, 그에 의해 균열 검출 라인(300)이 주변 구역(200)에 존재하는 더 많은 균열들을 검출할 수 있게 한다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 디스플레이 패널(10)의 주변 구역(200)에 균열 검출 라인(300)을 제공하고, 균열 검출 라인(300)을 픽셀 유닛(110)의 픽셀 구동 회로의 리셋 신호 단자(VINT)에 접속하는 것을 통해, 균열 검출 신호는 픽셀 구동 회로의 리셋 신호 단자(VINT)를 통해 발광 소자(D1)의 하나의 단자(도 11에서 화살표를 갖는 점선으로 도시됨)에 인가될 수 있고, 그에 따라서 발광 소자(D1)가 구동될 수 있다.

위의 방식에서, 예를 들어, 전기적 검출 스테이지에서, 리셋 신호 단자(VINT)에 인가되는 균열 검출 신호는 리셋 신호(Vint)일 수 있다. 리셋 신호(Vint)는 리셋 스테이지에서만 픽셀 구동 회로를 초기화한다. 이상으로부터, 발광 소자(D1)의 최종 구동 전류(I)의 크기는 데이터 신호(Vdata)와 관련된다는 것을 알 수 있다. 따라서, 전기적 검출 스테이지에서, 균열 검출 라인(300)에 걸친 전압 강하에 의해 야기되는 발광 소자(D1)의 밝기에 미치는 영향이 회피될 수 있고, 그에 의해, 균열 검출 라인(300)에 의해 생기는 오검출률(false detection rate)을 감소시킬 수 있다. 또한, 위의 방식에서, 예를 들어, 균열 검출이 수행될 때, 리셋 신호 단자(VINT)에 인가되는 균열 검출 신호는 광을 방출하기 위해 발광 소자(D1)를 직접 구동할 수 있다(예를 들어, 구동 트랜지스터(T1)는 이 때에 턴오프된 채로 유지된다). 균열 평가 시에, 패키지 누설의 위험이 있는 경우에 디스플레이 패널의 균열 검출 라인의 저항 변화량(Rs)은 10KΩ 정도이다. 이러한 10KΩ 정도의 저항 변화량(Rs)은, 정상 상황에 비해 발광 소자(D1)를 통해 흐르는 구동 전류(I)에 대한 상당한 변화를 생성할 수 있다. 이에 의해, 그 변화는 균열 검출 라인(300)에 균열이 발생했는지 여부를 나타낼 수 있다. 다시 말해서, 주변 구역에서의 균열의 검출률이 개선될 수 있다.

본 개시내용의 일부 실시예들에서, 균열 검출은 전기적 검출 스테이지에서 수행될 수 있다는 점에 유의해야 한다. 예를 들어, 균열 검출은 다른 타입들의 검출이 완료된 후에 수행될 수 있거나, 다른 타입들의 검출 사이에 산재(interspersed)될 수 있다. 본 개시내용의 실시예들은 이에 제한되지 않는다.

예를 들어, 본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 픽셀 구동 회로는 도 11 또는 도 12에 도시된 픽셀 구동 회로를 채택할 수 있다. 예를 들어, 픽셀 구동 회로는 리셋 신호 단자(VINT)를 갖는 리셋 회로(120)를 포함하고, 리셋 회로(120)에 접속된 발광 회로(130)를 포함한다. 리셋 회로(120)는 균열 검출 라인(300)으로부터 균열 검출 신호를 수신하여 발광 회로(130)가 광을 방출하게 하도록 구성된다. 예를 들어, 균열 검출이 수행될 때, 구동 회로(140)는 턴오프되도록 제어되고 리셋 회로(120)는 턴온되도록 제어되어, 리셋 신호 단자(VINT)에 인가되는 균열 검출 신호는 발광 회로(130)를 직접 구동하여 광을 방출할 수 있다. 따라서, 발광 회로(130)의 밝기에 기초하여, 균열 검출 라인(300)이 균열과 같은 결함을 갖는지의 여부를 결정하거나, 또는 디스플레이 패널(10)의 주변 구역(200)에 균열과 같은 결함이 있는지의 여부를 결정하는 것이 가능하다.

예를 들어, 도 11 및 도 12에 도시된 바와 같이, 리셋 회로(120)는 제7 트랜지스터(T7) 및 그 제7 트랜지스터(T7)의 하나의 전극에 접속된 리셋 신호 단자(VINT)로서 구현될 수 있다. 발광 회로(130)는 발광 소자(D1)로서 구현될 수 있다. 발광 소자(D1)는 유기 발광 다이오드(OLED) 또는 양자점 발광 다이오드(QLED)를 채택할 수 있다는 점에 유의해야 한다. OLED는 다양한 종류(하부 방출, 상부 방출 등)로 될 수 있고, 필요에 따라 적색광, 녹색광 또는 청색광 등을 방출할 수 있다. 본 개시내용의 실시예들은 위의 경우들을 포함하지만, 이들로 제한되지 않는다.

예를 들어, 도 11 및 도 12에 도시된 바와 같이, 픽셀 구동 회로는 발광 회로(130)를 구동하여 광을 방출하기 위한 구동 전류(I)를 제어하도록 구성되는 구동 회로(140)를 추가로 포함한다. 예를 들어, 전기적 검출을 수행할 때, 구동 회로(140)는 턴온되고, 구동 회로(140)는 데이터 신호(Vdata)의 크기에 따라 발광 회로(130)를 구동하여, 예를 들어, 낮은 그레이 스케일로 그리고 높은 그레이 스케일로 각각 점등 테스트들을 수행할 수 있고; 균열 검출을 수행할 때, 구동 회로(140)는 턴오프되어 구동 회로(140)로부터의 구동 전류가 없게 하고, 따라서 균열 검출 신호는 발광 회로(130)를 구동하여 리셋 회로(120)를 통해 직접 광을 방출할 수 있다. 예를 들어, 도 11 및 도 12에 도시된 바와 같이, 구동 회로(140)는 제1 트랜지스터(T1)로서 구현될 수 있다.

예를 들어, 도 11 및 도 12에 도시된 바와 같은 픽셀 구동 회로는 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 및 저장 커패시터(C1)를 추가로 포함할 수 있다. 제2 트랜지스터(T2)의 게이트 전극이 주사 신호 단자(GATE)에 접속되어 게이트 주사 신호를 수신한다. 제3 트랜지스터(T3)의 게이트 전극이 게이트 주사 신호 단자(GATE)에 접속되어 게이트 주사 신호를 수신한다. 제4 트랜지스터(T4)의 게이트 전극이 제1 리셋 단자(RST1)에 접속되어 제1 리셋 제어 신호를 수신한다. 제5 트랜지스터(T5)의 게이트 전극이 제1 발광 제어 단자(EM1)에 접속되어 제1 발광 제어 신호를 수신한다. 제6 트랜지스터(T6)의 게이트 전극이 제2 발광 제어 단자(EM2)에 접속되어 제2 발광 제어 신호를 수신한다. 저장 커패시터(C1)는 제1 트랜지스터(T1)의 임계 전압(Vth) 및 데이터 신호(Vdata)를 저장하도록 구성된다. 도 11 및 도 12에 도시된 제1 노드(N1), 제2 노드(N2), 제3 노드(N3), 및 제4 노드(N4)는 실제 컴포넌트들을 나타내지는 않지만, 회로도에서의 관련된 전기 접속들의 합류점(joint point)들을 나타낸다는 점에 유의해야 한다.

예를 들어, 초기화 스테이지에서, 제1 리셋 단자(RST1)는 제1 리셋 제어 신호를 수신하고, 제4 트랜지스터(T4)를 턴온하도록 제어하여, 제1 노드(N1), 즉, 제1 트랜지스터(T1)의 게이트 전극이 초기화될 수 있게 한다. 데이터 기입 스테이지에서, 주사 신호 단자(GATE)는 게이트 주사 신호를 수신하고, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)를 턴온하도록 제어하여, 데이터 신호(Vdata)가 제2 트랜지스터(T2), 제1 트랜지스터(T1), 및 제3 트랜지스터(T3)를 통해 제1 노드(N1)에 기입될 수 있게 한다. 또한, 데이터 신호(Vdata)는 저장 커패시터(C1)에 저장될 수 있다. 리셋 스테이지에서, 제2 리셋 단자(RST2)는 제2 리셋 제어 신호를 수신하고, 제7 트랜지스터(T7)를 턴온하도록 제어하여, 제4 노드(N4)(즉, 발광 소자(D1)의 애노드 단자 또는 캐소드 단자)가 리셋될 수 있게 한다. 발광 스테이지에서, 제1 발광 제어 단자(EM1)는 제1 발광 제어 신호를 수신하여 제5 트랜지스터(T5)를 턴온하도록 제어하고, 제2 발광 제어 단자(EM2)는 제2 발광 제어 신호를 수신하여 제6 트랜지스터(T6)를 턴온하도록 제어하고, 그에 의해 발광 소자(D1)를 구동하여 광을 방출한다.

또한, 도 11에 도시된 픽셀 구동 회로는 모든 트랜지스터에 대해 P-타입 트랜지스터들을 채택하고; 발광 소자(D1)는 구동 트랜지스터(T1)의 전류 출력 단자와 제2 전압 단자(VSS)(예를 들어, 저전압 단자) 사이에 위치하고; 리셋 회로(120)는 발광 소자(D1)의 애노드 단자에 접속된다. 도 12에 도시한 픽셀 구동 회로는 모든 트랜지스터에 대해 N-타입 트랜지스터들을 채택하고; 발광 소자(D1)는 구동 트랜지스터(T1)의 전류 입력 단자와 제1 전압 단자(VDD)(예를 들어, 고전압 단자) 사이에 위치하고; 리셋 회로(120)는 발광 소자(D1)의 캐소드 단자에 접속된다.

본 개시내용의 실시예들의 디스플레이 패널들의 픽셀 유닛들은 도 11 및 도 12에 도시된 픽셀 구동 회로들을 포함하지만 이에 제한되지는 않으며, 예를 들어, 픽셀 구동 회로들은 또한 P-타입 트랜지스터(들) 및 N-타입 트랜지스터(들)를 채택할 수 있다. 픽셀 구동 회로들은 보상 회로를 포함할 수 있거나 보상 회로를 포함하지 않을 수 있거나 기타 등등이고, 리셋 신호 단자를 갖는 리셋 회로를 포함하고 리셋 회로에 접속된 발광 회로를 포함한다. 리셋 회로는 발광 회로의 하나의 단자에 전기적으로 접속되고, 발광 회로의 다른 단자는 전압 단자에 접속된다. 따라서, 리셋 회로는 예를 들어 균열 검출 신호를 균열 검출 라인으로부터 수신하여 발광 회로가 광을 방출하게 하여, 균열 검출이 수행될 수 있다.

본 개시내용의 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 균열 검출 라인(300)은 디스플레이 구역(100) 주위에 적어도 부분적으로 배치된다. 예를 들어, 균열 검출 라인(300)은 디스플레이 구역(100)을 완전히 둘러싸도록 실질적으로 배치된다.

예를 들어, 일 예에서, 도 6에 도시된 바와 같이, 하나의 균열 검출 라인(300)은 디스플레이 패널(10)의 주변 구역(200)에 배치될 수 있고, 그 균열 검출 라인(300)은 디스플레이 구역(100)의 좌측과 우측에서 2번 감긴다. 예를 들어, 균열 검출 단자(PCD)가 본딩 구역(210)에 더 가까운 균열 검출 라인(300)의 측면에 제공되고, 균열 검출 신호는 균열 검출 단자(PCD)에 의해 인가될 수 있다. 예를 들어, 도 6에 도시된 예에서, 제1 리셋 신호 라인(400)은 균열 검출 단자(PCD) 근처에서 디스플레이 패널(10)의 측면 상에 제공될 수 있어서, 균열 검출 신호가 균열 검출 라인(300)을 통해 픽셀 유닛들(110)에 도달하기 전에 주변 구역들(200) 내의 더 많은 구역들을 통과할 수 있게 한다. 따라서, 균열 검출 라인(300)은 주변 구역(200)에 존재할 수 있는 더 많은 균열들을 검출할 수 있고, 그에 의해 주변 구역에서의 균열들의 검출률을 개선한다.

예를 들어, 다른 예에서, 도 7에 도시된 바와 같이, 2개의 균열 검출 라인(300)이 디스플레이 패널(10)의 주변 구역(200)에 배치될 수 있다. 2개의 균열 검출 라인(300)은 디스플레이 패널(10)의 한 측면 상에서 교차하고 있지만 서로 절연되고 있어, 각각의 균열 검출 라인(300)은 디스플레이 패널(10)의 둘레를 돌 수 있다. 유사하게, 도 7에 도시된 예에서, 제1 리셋 신호 라인(400)은 균열 검출 단자(PCD)에 더 가까운 디스플레이 패널(10)의 측면 상에 배치될 수 있어, 균열 검출 신호는 균열 검출 라인(300)을 통해 픽셀 유닛(110)에 도달하기 전에 주변 구역(200) 내의 더 많은 구역들을 통과할 수 있다. 따라서, 균열 검출 라인(300)은 주변 구역(200)에 존재할 수 있는 더 많은 균열들을 검출할 수 있고, 그에 의해 주변 구역에서의 균열들의 검출률을 개선한다.

예를 들어, 도 8에 도시된 바와 같이, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널(10)에서, 균열 검출 라인(300)은 뱀-형상 라인 부분(310)을 추가로 포함할 수 있다. 예를 들어, 뱀-형상 라인 부분(310)은 S-형상, 지그재그-형상 또는 구형파-형상일 수 있다. 예를 들어, 도 8에 도시된 예에서, 뱀-형상 라인 부분(310)은 균열 검출 라인(300)의 좌측 및 우측 각각에 포함되고, 본 개시내용의 실시예들은 이를 포함하지만 이에 제한되지 않는다. 예를 들어, 더 많은 뱀-형상 라인 부분들(310)이 균열 검출 라인(300)에 포함될 수 있고, 이는 본 개시내용에서 제한되지 않는다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 뱀-형상 라인 부분(310)을 제공하는 것에 의해, 균열 검출 라인(300)은 주변 구역(200) 내의 더 많은 구역들을 통과하도록 배치된다. 따라서, 균열 검출 라인(300)은 주변 구역들(200)에 존재할 수 있는 더 많은 균열들을 검출할 수 있고, 그에 의해 주변 구역에서의 균열들의 검출률을 개선한다.

예를 들어, 본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 복수의 균열 검출 라인(300)은 주변 구역(200)에서 상이한 영역들에 배치되고, 복수의 균열 검출 라인(300)은 각각 상이한 픽셀 유닛들(110)의 픽셀 구동 회로들의 리셋 신호 단자들(VINT)에 접속된다. 예를 들어, 도 9에 도시된 예에서, 균열 검출 라인들(300)은 주변 구역(200)의 좌측 및 우측 각각에 배치된다. 2개의 균열 검출 라인(300)은 각각 상이한 픽셀 유닛들의 픽셀 구동 회로들의 리셋 신호 단자(VINT)에 접속된다. 예를 들어, 2개의 균열 검출 라인(300)은 각각 상이한 행들의 픽셀 유닛들의 픽셀 구동 회로들의 리셋 신호 단자(VINT)에 접속된다. 즉, 2개의 균열 검출 라인(300)은 각각 상이한 제1 리셋 신호 라인(400)에 접속된다. 예를 들어, 좌측의 균열 검출 라인(300)에 균열이 있을 때, 좌측의 균열 검출 라인(300)에 접속된 픽셀 유닛들은 제2 리셋 신호 라인들(500)에 접속된 다른 픽셀 유닛들과 비교하여 균열 검출의 수행 시에 어두운 라인으로 나타날 것이고(후술됨); 마찬가지로, 우측의 균열 검출 라인(300)에 균열이 있을 때, 우측의 균열 검출 라인(300)에 접속된 픽셀 유닛은 제2 리셋 신호 라인들(500)에 접속된 다른 픽셀 유닛들과 비교하여 균열 검출의 수행 시에 어두운 라인으로 나타날 것이고, 그에 의해 부-구역(sub-area) 균열 검출을 실현한다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 주변 구역(200) 내의 상이한 영역들에 복수의 균열 검출 라인(300)을 제공하는 것에 의해, 복수의 균열 검출 라인(300)은 균열들이 주변 구역(200) 내의 상이한 영역들에 존재하는지를 각각 검출하기 위해 사용될 수 있고, 따라서 균열들이 존재하는 구역들을 더욱 신속하게 위치 파악할 수 있다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 적어도 하나의 행에서의 픽셀 유닛들(110)의 픽셀 구동 회로들의 리셋 신호 단자들(VINT)은 모두 제1 리셋 신호 라인(400)에 접속된다. 제1 리셋 신호 라인(400)은 균열 검출 라인(300)에 직접 접속되고, 균열 검출 신호는 균열 검출 라인(300)에 의해 제1 리셋 신호 라인(400)에 인가되어, 제1 리셋 신호 라인(400)의 전압이 균열 검출 라인(300)에 의해 영향을 받는다. 예를 들어, 도 10에 도시된 예에서, 3개의 제1 리셋 신호 라인(400)이 제공되고, 각각의 리셋 신호 라인(400)은 행 내의 픽셀 유닛들(110)의 픽셀 구동 회로들의 리셋 신호 단자들(VINT)에 접속된다(명료함을 위해 픽셀 유닛들(110)은 도 10에 도시되지 않음). 예를 들어, 3개의 제1 리셋 신호 라인(400)은 인접하여 배치될 수 있다. 즉, 3개의 제1 리셋 신호 라인(400)은 인접 행들의 픽셀 유닛들(110)에 각각 접속되고, 예를 들어, 인접 행들의 픽셀 유닛들(110) 내의 녹색 서브-픽셀 유닛(110)에 접속된다. 본 개시내용의 실시예들은 이를 포함하지만 이에 제한되지 않는다. 예를 들어, 3개의 제1 리셋 신호 라인(400)은 또한 인접 행들의 픽셀 유닛들(110)에서, 적색 서브-픽셀 유닛들 또는 청색 서브-픽셀 유닛들과 같은 다른 컬러의 서브-픽셀 유닛들에 접속할 수 있다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 제1 리셋 신호 라인(400)은 적어도 하나의 행에서 픽셀 유닛들(110)에 접속된다. 제1 리셋 신호 라인(400)은, 균열 검출 라인(300)에서 균열이 발생할 때 균열 검출 라인(300)에 접속된 픽셀 유닛들(110)이 광을 방출할 때 어두운 라인을 형성할 수 있는 그러한 방식으로 균열 검출 라인(300)에 접속되고, 따라서 그것은 관찰에 의해 디스플레이 패널(10)에 균열이 있는 경우 직접 검출될 수 있다. 또한, 인접 행들의 픽셀 유닛들(110)에 각각 접속되는 복수의 제1 리셋 신호 라인(400)은, 균열 검출 라인(300)에서 균열이 발생할 때, 균열 검출 라인들(300)에 접속된 인접 행들의 픽셀 유닛들(110)이 광을 방출할 때 복수의 인접한 어두운 라인들을 형성할 수 있는 그러한 방식으로 제공되고, 그에 의해 디스플레이 동안 디스플레이 패널에 어두운 라인이 존재하는지를 관찰할 때 효율성이 개선된다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 예를 들어, 도 6, 7, 8, 9, 및 10에 도시된 예들에서, 제1 리셋 신호 라인(400)은 디스플레이 구역(100)에 더 가까운 균열 검출 라인(300)의 부분에 접속된다. 예를 들어, 제1 리셋 신호 라인(400)은 디스플레이 구역(100)에 가장 가까운 부분에 접속된다. 예를 들어, 도 10에 도시된 디스플레이 패널(10)에서, 균열 검출 라인(300)은 디스플레이 구역(100)의 좌측과 우측에서 2번 감긴다. 그래서, 균열 검출 라인(300)은 디스플레이 구역으로부터 멀어지는 외측의 제1 부분(301) 및 디스플레이 구역(100)의 내측의 제2 부분(302)을 포함한다(도 7 참조). 제1 부분(301) 및 제2 부분(302)은 서로 평행하고, 제1 리셋 신호 라인(400)은 디스플레이 구역(100)에 인접한 균열 검출 라인(300)의 제2 부분에 접속된다. 제1 리셋 신호 라인(400)과 균열 검출 라인(300)을 접속하기 위해 홀(hole)의 형성이 필요하기 때문에, 디스플레이 구역(100)으로부터 떨어진 균열 검출 라인(300)의 제1 부분은 디스플레이 패널(10)의 에지에 더 가까이 있고, 제1 리셋 신호 라인(400)이 디스플레이 구역(100)으로부터 떨어진 균열 검출 라인(300)의 제1 부분에 접속되는 경우, 접속 위치에서 균열들이 쉽게 발생할 수 있고, 이는 디스플레이 패널(10)의 수율에 영향을 미칠 수 있다. 따라서, 디스플레이 구역(100)에 더 가까운 균열 검출 라인(300)의 제2 부분과 제1 리셋 신호 라인(400) 사이의 접속은 이 둘 사이의 접속의 품질을 개선할 수 있고, 그에 의해 검출 정확도를 개선할 수 있다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 도 10에 도시된 바와 같이, 균열 검출 라인(300)에 전기적으로 접속된 픽셀 유닛들의 적어도 하나의 행을 제외하고, 픽셀 유닛들의 각각의 행에는 제2 리셋 신호 라인(500)이 대응하여 제공된다. 제2 리셋 신호 라인(500)은 리셋 신호(Vint)를 수신하고, 제2 리셋 신호 라인(500)은 디스플레이 동작 동안 픽셀 구동 회로들 내의 발광 소자를 리셋하기 위해 픽셀 유닛들(110)의 행의 픽셀 구동 회로들의 리셋 신호 단자(VINT)에 접속된다. 제2 리셋 신호 라인(500)은 균열 검출을 수행할 때 제2 리셋 신호 라인(500)에 접속된 픽셀 구동 회로들의 리셋 신호 단자들에 균열 검출 신호와 동일한 전압 신호를 인가함으로써, 픽셀 구동 회로들 내의 발광 소자들을 구동하여 광을 방출한다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 도 10에 도시된 바와 같이, 리셋 공통 라인(600)이 또한 포함될 수 있다. 리셋 공통 라인(600)은 제2 리셋 신호 라인들(500)에 접속되고, 리셋 공통 라인(600)은 균열 검출 단자(PCD)에 접속된다. 이러한 방식으로, 균열 검출 신호가 균열 검출 단자(PCD)를 통해 균열 검출 라인(300)에 인가될 때, 균열 검출 신호는 또한 리셋 공통 라인(600) 및 제2 리셋 신호 라인들(500)을 통해 제2 리셋 신호 라인들(500)에 접속된 픽셀 유닛들(110)에 전송될 수 있다.

예를 들어, 도 10에 도시된 바와 같이, 균열 검출 라인(300)은 본딩 구역(210)의 한 측면 상의 주변 구역(200)에 배치된 균열 검출 단자(PCD)를 포함한다. 균열 검출 단자(PCD)는 균열 검출 신호를 수신하도록 구성된다. 제1 리셋 신호 라인(400)은 제2 리셋 신호 라인(500)에 대해 균열 검출 단자(PCD)에 더 가깝다. 균열 검출 신호는, 예를 들어, 균열 검출 단자(PCD)에 접촉하는 프로브에 의해 인가될 수 있다. 이러한 방식으로, 균열 검출 신호는 균열 검출 라인(300)을 통해 픽셀 유닛(110)에 도달하기 전에 주변 구역들(200) 내의 더 많은 구역들을 통과할 수 있고, 따라서 균열 검출 라인(300)은 주변 구역(200)에 존재할 수 있는 더 많은 균열들을 검출할 수 있다. 따라서, 주변 구역에서의 균열들의 검출률이 개선될 수 있다.

다른 예에서, 리셋 공통 라인(600)은 제2 리셋 신호 라인(500)에 접속된다. 그러나, 리셋 공통 라인(600)은 균열 검출 단자(PCD)에 접속되지 않지만, 별도로 제공되는 공통 전압 신호 단자(도시되지 않음)에 접속된다. 균열 검출이 수행될 때, 균열 검출 단자(PCD)에 인가되는 균열 검출 신호와 동일한 신호가 공통 전압 신호 단자에 인가된다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 균열 검출 라인(300)은 디스플레이 패널의 회로 구조 층 내의 특정 금속 층에 배치된다. 예를 들어, 균열 검출 라인(300)은 픽셀 구동 회로에서의 구동 트랜지스터의 게이트 금속 층(즉, 게이트 전극이 위치하는 금속 패턴 층) 또는 소스-드레인 금속 층(즉, 소스 전극 및 드레인 전극이 위치하는 금속 패턴 층) 등에 배치된다. 즉, 균열 검출 라인(300)은 구동 트랜지스터의 게이트 전극 또는 소스/드레인 전극과 동일한 금속막 및 동일한 패터닝 프로세스에 의해 형성된다. 예를 들어, 균열 검출 라인(300)의 재료는 금속, 예컨대, 금속 몰리브덴(Mo) 또는 Mo 합금, 금속 알루미늄 또는 알루미늄 합금일 수 있다. 본 개시내용의 실시예들은, 균열 검출 라인이 위의 층들에 형성되거나 위의 재료들을 사용하여 형성되는 경우에 제한되지 않는다.

균열 검출의 작업 동작은 도 10에 도시된 디스플레이 패널(10) 및 도 11에 도시된 픽셀 구동 회로를 예로 들어서 이하에서 설명될 것이다.

전기적 검출 스테이지에서, 디스플레이 패널(10) 내의 모든 픽셀 유닛들(110)은 테스트를 위해 광을 방출하도록 구동될 필요가 있다. 예를 들어, 낮은 그레이 스케일 및 높은 그레이 스케일로 각각 데이터 신호(Vdata)의 구동 하에서 점등 테스트들이 수행된다. 예를 들어, 리셋 스테이지에서, 리셋 신호(Vint)가 균열 검출 단자(PCD)에 의해 인가된다. 리셋 신호(Vint)는 균열 검출 라인(300) 및 리셋 공통 라인(600)을 통해 각각 제1 리셋 신호 라인(400) 및 제2 리셋 신호 라인(500)에 전송되고, 그 후 제1 리셋 신호 라인(400) 및 제2 리셋 신호 라인(500)을 통해 대응하는 행들의 픽셀 유닛들(110)에 전송된다. 각각의 픽셀 유닛(110) 내의 픽셀 구동 회로에서, 예를 들어, 도 11에 도시된 바와 같이, 리셋 신호(Vint)는 리셋 신호 단자(VINT)를 통해 픽셀 구동 회로에 인가되어, 대응하는 리셋 동작을 완료한다. 예를 들어, 데이터 기입 스테이지에서, 데이터 신호(Vdata)는 데이터 신호 단자(DATA)로부터 입력되고, 제2 트랜지스터(T2), 구동 트랜지스터(T1), 및 스위칭 트랜지스터(T3)를 통해 제1 노드(N1)에 기입되고, 데이터 신호(Vdata)는 저장 커패시터(C1)에 저장된다. 발광 스테이지에서, 제1 전압 단자(VDD)로부터 공급되는 제1 전압(Vdd)은 구동 트랜지스터(T1)의 소스 전극에 인가된다. 구동 트랜지스터(T1)는 발광 소자(D1)를 구동하여 데이터 신호(Vdata)에 따라 대응하는 그레이 스케일을 표시한다. 구체적으로, 제1 전압 단자(VDD)로부터 구동 트랜지스터(T1) 및 발광 소자(D1)를 통해 제2 전압 단자(VSS)로 흐르는 구동 전류는 I=K*(Vdata-Vdd)²이며, 여기서 K는 상수 값이다. 제1 전압(Vdd)이 변하지 않고 유지되는 경우에, 구동 전류(I)의 크기는 데이터 신호(Vdata)와 직접 관련된다.

전기적 검출 스테이지에서는 리셋 신호(Vint)가 리셋 스테이지에서만 픽셀 구동 회로를 초기화하고, 위에서 알 수 있는 바와 같이, 발광 소자(D1)의 최종 구동 전류(I)의 크기가 데이터 신호(Vdata)와 관련되기 때문에, 전기적 검출 스테이지에서 균열 검출 라인(300)에 걸친 전압 강하가 발광 소자(D1)의 밝기에 미치는 영향은 회피될 수 있다. 따라서, 균열 검출 라인으로 인한 오검출률이 감소될 수 있다. 예를 들어, 도 14의 시뮬레이션 결과를 도시하는 도면에서, 수평 축은 시간을 나타내고, 수직 축은 발광 소자(D1)를 통해 흐르는 구동 전류(I)를 나타낸다. 도면에서의 실선은, 검출 라인(300)의 저항 변화량(Rs)이 낮은 그레이 데이터 신호(Vdata)의 구동 하에서 1Ω 및 1MΩ일 때 구동 전류(I)를 나타내고; 도면에서의 점선은, 검출 라인(300)의 저항 변화량(Rs)이 높은 그레이 데이터 신호(Vdata)의 구동 하에서 1Ω 및 1MΩ일 때 구동 전류(I)를 나타낸다. 도 14로부터 알 수 있는 바와 같이, 낮은 그레이 또는 높은 그레이 데이터 신호(Vdata)에 의해 구동되는지에 관계없이, 균열 검출 라인(300)이 전압 강하 또는 균열로 인해 1MΩ의 저항 변화량(Rs)을 겪었더라도, 발광 소자(D1)를 통해 흐르는 구동 전류(I)의 변동(variation)은 1nA보다 작다. 즉, 발광 소자(D1)의 밝기가 거의 영향을 받지 않아서, 균열 검출 라인으로 인한 오검출률이 감소될 수 있다.

균열 검출이 수행될 때, 균열 검출 신호는 균열 검출 단자(PCD)에 의해 인가되고, 균열 검출 신호는 균열 검출 라인(300) 및 리셋 공통 라인(600)을 통해 각각 제1 리셋 신호 라인(400) 및 제2 리셋 신호 라인(500)에 전송된다. 그 후, 균열 검출 신호는 제1 리셋 신호 라인(400) 및 제2 리셋 신호 라인(500)을 통해 대응하는 행들의 픽셀 유닛들(110)에 전송된다. 각각의 픽셀 유닛(110) 내의 픽셀 구동 회로에서, 예를 들어, 도 11에 도시된 바와 같이, 구동 회로(140)는 턴오프되고, 리셋 회로(120)는 턴온된다. 이 실시예에서, 균열 검출 신호는 (제2 전압 단자(VSS)보다 높은) 하이-레벨 신호이고, 발광 회로(130)의 양쪽 단자들에 걸쳐 순방향 전압 차이를 확립하여, 리셋 신호 단자(VINT)에 인가되는 균열 검출 신호가 발광 회로(130)를 직접 구동하여 광을 방출할 수 있게 한다. 따라서, 발광 회로(130)의 밝기에 기초하여, 균열 검출 라인(300)에 균열이 있는지 여부, 즉, 디스플레이 패널(10)의 주변 구역(200)에 균열이 있는지 여부를 결정하는 것이 가능하다. 예를 들어, 하이-레일 신호는, 발광 소자(D1)가 127의 그레이 스케일(그레이 스케일 범위는 0 내지 255임)을 갖는 광을 방출하도록 허용할 수 있는 전압 신호인 것으로 선택될 수 있다. 예를 들어, 도 15의 시뮬레이션 결과를 도시하는 도면에서, 수평 축은 시간을 나타내고, 수직 축은 발광 소자(D1)를 통해 흐르는 구동 전류(I)를 나타낸다. 도 15는 균열 검출 라인(300)의 저항 변화량(Rs)이 각각 1Ω, 10KΩ 및 50KΩ인 경우의 구동 전류(I)를 도시한다. 도 15로부터 알 수 있는 바와 같이, 균열 검출 라인(300)의 저항 변화량(Rs)이 1Ω으로부터 10KΩ으로 변화하거나 또는 1Ω으로부터 50KΩ으로 변화할 때, 구동 전류(I)는 현저하게 변화한다. 전류 변화의 크기는 1μA 정도이다. 구동 전류(I)의 변화는 발광 소자(D1)의 밝기의 상당한 변화를 초래할 수 있어서, 제1 리셋 신호 라인(400)에 접속된 픽셀 유닛 행은, 예를 들어, 제2 리셋 신호 라인들(500)에 접속된 픽셀 유닛 행들에 비해 어두운 라인으로 나타날 수 있고, 그에 의해 균열 검출을 완료한다.

예를 들어, 일 예에서, 균열 검출이 수행될 때, 리셋 신호 단자(VINT)에 인가되는 균열 검출 신호의 전위는 4.5V이고; 주사 신호 단자(GATE), 제1 리셋 단자(RST1), 제2 리셋 단자(RST2), 제1 발광 제어 단자(EM1) 및 제2 발광 제어 단자(EM2)에 인가되는 전위들은 모두 -7V이고; 제1 전압 단자(VDD), 제2 전압 단자(VSS) 및 데이터 신호 단자(DATA)에 인가되는 전위들은 모두 0V이다. 리셋 회로(120)는 제2 리셋 단자(RST2)에 인가되는 전위가 -7V이기 때문에 턴온되고; 제4 트랜지스터(T4)는 제1 리셋 단자(RST1)에 인가되는 전위가 -7V이기 때문에 턴온된다. 또한, 균열 검출 신호는 리셋 신호 단자(VINT)를 통해 인가되고, 따라서 제1 노드(N1)의 전위는 4.5V이고, 제1 트랜지스터(T1), 즉, 구동 회로(140)는 턴오프된다.

예를 들어, 다른 예에서, 도 12에 도시된 픽셀 구동 회로에서, 균열 검출이 수행될 때, 균열 검출 신호는 (제1 전압 단자(VDD)보다 낮은) 로우-레벨 신호이고, 리셋 신호 단자(VINT)에 인가되는 균열 검출 신호의 전위는 0V이고; 주사 신호 단자(GATE)에 인가되는 전위들, 제1 리셋 단자(RST1), 제2 리셋 단자(RST2), 발광 제어 단자(EM1), 및 발광 제어 단자(EM2)는 모두 7V이고; 제1 전압 단자(VDD)에 인가되는 전위는 4.5V이고; 제2 전압 단자(VSS) 및 데이터 신호 단자(DATA)에 인가되는 전위는 모두 -4V이고, 그에 의해 발광 소자(D1)의 양쪽 단자에 걸쳐 순방향 전압 차이가 확립되어, 발광 소자(D1)가 광을 방출할 수 있게 한다.

예를 들어, 다른 예에서, 도 13에 도시된 바와 같이, 픽셀 구동 회로가 제7 트랜지스터(T7)를 포함하지 않는 경우에, 균열 검출이 수행될 때, 제4 트랜지스터(T4), 제3 트랜지스터(T3), 및 제6 트랜지스터(T6)가 또한 턴온될 수 있어서, 균열 검출 신호가 도 13의 화살표를 갖는 점선으로 도시된 전도성 경로를 통해 발광 소자(D1)에 인가될 수 있고, 그에 의해 균열 검출을 완료한다.

전술한 인가된 신호의 전위는 개략적인 것일 뿐이고, 픽셀 구동 회로의 리셋 회로(120)가 턴온될 수 있고 구동 회로(140)가 턴오프될 수 있는 한, 본 개시내용의 실시예들은 이를 포함하지만 이에 제한되지 않는다는 점에 유의해야 한다.

본 개시내용의 일부 실시예들은 또한 디스플레이 디바이스(1)를 제공한다. 도 16에 도시된 바와 같이, 디스플레이 디바이스(1)는 본 개시내용의 임의의 실시예에 의해 제공되는 디스플레이 패널(10)을 포함한다. 어레이로 배열된 픽셀 유닛들(110)은 디스플레이 패널(10)의 디스플레이 구역에 배치된다.

예를 들어, 도 16에 도시된 바와 같이, 디스플레이 디바이스(1)는 게이트 라인들(GL)을 통해 픽셀 유닛들(110)에 전기적으로 접속되어 픽셀 어레이에 게이트 주사 신호들을 제공하는 게이트 구동 회로(20)를 추가로 포함한다. 예를 들어, 디스플레이 디바이스(1)는 데이터 라인들(DL)을 통해 픽셀 유닛들(110)에 전기적으로 접속되어 픽셀 어레이에 데이터 신호들을 제공하는 데이터 구동 회로(30)를 추가로 포함한다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 디바이스(1)는 디스플레이, OLED 패널, OLED TV, 모바일 폰, 태블릿, 노트북 컴퓨터, 디지털 포토 프레임, 내비게이터, 및 이와 유사한 것과 같은, 디스플레이 기능을 갖는 임의의 제품 또는 컴포넌트일 수 있다는 점에 유의해야 한다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 디바이스(1)의 기술적 효과들에 대해서는, 위의 실시예들에서의 디스플레이 패널(10)의 대응하는 설명이 참조될 수 있고, 상세사항들은 여기서 반복되지 않는다.

본 개시내용의 일부 실시예들은 또한 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널(10)에 사용될 수 있는 검출 방법, 및 디스플레이 패널(10)을 포함하는 디스플레이 디바이스(1)를 제공한다. 예를 들어, 검출 방법은 다음의 동작들을 포함한다.

단계 S100: 균열 검출 라인을 통해 픽셀 유닛(110) 내의 균열 검출 라인에 접속된 픽셀 구동 회로의 리셋 신호 단자(VINT)에 균열 검출 신호를 제공하는 단계; 및

단계 S200: 디스플레이 동안 디스플레이 패널(10)에 어두운 라인이 있는지를 관찰하는 단계.

예를 들어, 도 10에 도시된 디스플레이 패널(10)을 예로 들면, 단계 S100에서, 균열 검출 신호가 균열 검출 라인(300)에 의해 제공될 수 있다. 예를 들어, 균열 검출 라인(300)은 제1 리셋 신호 라인(400)을 통해 픽셀 유닛(110) 내의 균열 검출 라인에 접속된 픽셀 구동 회로의 리셋 신호 단자(VINT)에 접속될 수 있다.

예를 들어, 디스플레이 패널(10)이 제1 리셋 신호 라인(400)을 포함하는 경우에, 위의 검출 방법은 다음의 동작들을 추가로 포함한다.

단계 S300: 제1 리셋 신호 라인(400)에 접속되지 않은 픽셀 유닛(110)의 리셋 신호 단자(VINT)에 균열 검출 신호를 제공하는 단계.

예를 들어, 도 10에 도시된 디스플레이 패널(10)을 예로 들면, 단계 S300의 동작은 제2 리셋 신호 라인(500)에 접속된 픽셀 유닛들(110)의 리셋 신호 단자들(VINT)에 균열 검출 신호를 제공하는 것이다. 예를 들어, 제2 리셋 신호 라인(500)은 리셋 공통 라인(600)에 접속되어, 균열 검출 신호가 리셋 공통 라인(600)에 의해 제공될 수 있게 한다.

예를 들어, 픽셀 구동 회로가 리셋 신호 단자(VINT)를 갖는 리셋 회로(120)를 포함하고 리셋 회로(120)에 접속된 발광 회로(130)를 포함하는 경우에, 위의 검출 방법은 다음의 동작들을 추가로 포함한다.

단계 S400: 리셋 제어 신호를 제공하여 리셋 회로를 턴온하고, 리셋 회로를 통해 발광 회로에 균열 검출 신호를 제공하는 단계.

예를 들어, 도 11에 도시된 픽셀 구동 회로를 예로 들면, 단계 S400에서, 리셋 제어 신호가 제공되어 리셋 회로(120)를 턴온하고, 리셋 제어 신호는 제2 리셋 단자(RST2)에 인가될 수 있고, 그 후 균열 검출 신호가 턴온된 리셋 회로(120)를 통해 발광 회로(130)에 제공된다.

검출 방법 및 기술적 효과들의 상세한 설명에 대해서는, 위의 실시예들에서의 균열 검출의 작업 프로세스의 대응하는 설명이 참조될 수 있고, 상세사항들은 여기서 반복되지 않는다는 점에 유의해야 한다.

위의 실시예는 본 개시내용의 특정 실시예일 뿐이고, 본 개시내용의 범위는 이에 제한되지 않으며, 본 개시내용의 보호 범위는 청구항들의 보호 범위를 따른다.

Claims

디스플레이 패널로서,
디스플레이 구역 및 상기 디스플레이 구역을 둘러싸는 주변 구역을 포함하고,
어레이로 배열된 픽셀 유닛들이 상기 디스플레이 구역에 배치되고,
상기 픽셀 유닛은 픽셀 구동 회로를 포함하고,
균열 검출 라인(crack detection line)이 상기 주변 구역에 배치되고, 상기 균열 검출 라인은 적어도 하나의 픽셀 유닛의 상기 픽셀 구동 회로의 리셋 신호 단자에 접속되는, 디스플레이 패널.
제1항에 있어서,
상기 픽셀 구동 회로는 상기 리셋 신호 단자를 갖는 리셋 회로를 포함하고, 상기 리셋 회로에 접속된 발광 회로를 포함하고,
상기 리셋 회로는, 상기 균열 검출 라인으로부터 균열 검출 신호를 수신하여, 상기 발광 회로가 광을 방출하게 하도록 구성되는, 디스플레이 패널.
제2항에 있어서,
상기 픽셀 구동 회로는 구동 회로를 추가로 포함하고, 상기 구동 회로는 상기 발광 회로를 구동하여 광을 방출하기 위한 구동 전류를 제어하도록 구성되는, 디스플레이 패널.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 균열 검출 라인은 상기 디스플레이 구역 주위에 배치되는, 디스플레이 패널.
제4항에 있어서, 상기 균열 검출 라인은 뱀-형상 라인 부분(snake-shaped line portion)을 포함하는, 디스플레이 패널.
제4항에 있어서, 복수의 상기 균열 검출 라인은 상기 주변 구역의 상이한 영역들에 배치되고, 상기 복수의 균열 검출 라인은 상이한 픽셀 유닛들의 상기 픽셀 구동 회로들의 상기 리셋 신호 단자들에 각각 접속되는, 디스플레이 패널.
제1항 내지 제6항 중 어느 한 항에 있어서, 상기 픽셀 유닛들의 적어도 하나의 행의 픽셀 구동 회로들의 리셋 신호 단자들은 모두 제1 리셋 신호 라인에 접속되고, 상기 제1 리셋 신호 라인은 상기 균열 검출 라인에 접속되는, 디스플레이 패널.
제7항에 있어서, 상기 균열 검출 라인은 상기 디스플레이 구역으로부터 떨어진 제1 부분 및 상기 디스플레이 구역에 가까운 제2 부분을 포함하고,
상기 제1 부분과 상기 제2 부분은 서로 평행하고, 상기 제1 리셋 신호 라인은 상기 균열 검출 라인의 제2 부분에 접속되는, 디스플레이 패널.
제7항에 있어서, 상기 디스플레이 구역에서, 상기 균열 검출 라인에 전기적으로 접속된 상기 픽셀 유닛들의 적어도 하나의 행을 제외하고, 픽셀 유닛들의 각각의 행에는 제2 리셋 신호 라인이 대응하여 제공되고, 상기 제2 리셋 신호 라인은 상기 픽셀 유닛들의 각각의 행의 픽셀 구동 회로들의 리셋 신호 단자들에 접속되는, 디스플레이 패널.
제9항에 있어서, 상기 균열 검출 라인은 상기 주변 구역 내의 본딩 구역의 한 측면에 배치된 균열 검출 단자를 포함하고, 상기 균열 검출 단자는 균열 검출 신호를 수신하도록 구성되고,
상기 제1 리셋 신호 라인은 상기 제2 리셋 신호 라인보다 상기 균열 검출 단자에 더 가까운, 디스플레이 패널.
제10항에 있어서, 리셋 공통 라인을 추가로 포함하고, 상기 리셋 공통 라인은 상기 제2 리셋 신호 라인에 접속되는, 디스플레이 패널.
제11항에 있어서, 상기 리셋 공통 라인은 상기 균열 검출 단자에 접속되는, 디스플레이 패널.
제1항 내지 제12항 중 어느 한 항에 있어서, 상기 균열 검출 라인은 상기 픽셀 구동 회로의 구동 트랜지스터의 게이트 금속 층, 소스-드레인 금속 층에 제공되는, 디스플레이 패널.
제1항 내지 제13항 중 어느 한 항의 디스플레이 패널을 포함하는 디스플레이 디바이스.
제1항 내지 제13항 중 어느 한 항의 디스플레이 패널을 검출하는 방법으로서,
균열 검출 라인을 통해 적어도 하나의 픽셀 유닛에서의 픽셀 구동 회로의 리셋 신호 단자에 균열 검출 신호를 제공하는 단계; 및
상기 디스플레이 패널이 디스플레이 동안 어두운 라인을 제시하는지를 관찰하는 단계
를 포함하는 방법.
제15항에 있어서,
상기 디스플레이 패널이 제1 리셋 신호 라인을 포함하는 경우에, 상기 균열 검출 신호는 상기 제1 리셋 신호 라인에 접속되지 않은 상기 픽셀 유닛의 상기 리셋 신호 단자에 공급되는 것을 추가로 포함하는, 방법.
제15항에 있어서,
상기 픽셀 구동 회로가 상기 리셋 신호 단자를 갖는 리셋 회로를 포함하고 상기 리셋 회로에 접속된 발광 회로를 포함하는 경우에, 리셋 제어 신호가 제공되어 상기 리셋 회로를 턴 온하고, 상기 균열 검출 신호는 상기 리셋 회로에 의해 상기 발광 회로에 제공되는 것을 추가로 포함하는, 방법.