KR20190059209A - 전기 도금 장치에 있어서의 급전점의 배치의 결정 방법 및 직사각형의 기판을 도금하기 위한 전기 도금 장치 - Google Patents

전기 도금 장치에 있어서의 급전점의 배치의 결정 방법 및 직사각형의 기판을 도금하기 위한 전기 도금 장치 Download PDF

Info

Publication number
KR20190059209A
KR20190059209A KR1020180134282A KR20180134282A KR20190059209A KR 20190059209 A KR20190059209 A KR 20190059209A KR 1020180134282 A KR1020180134282 A KR 1020180134282A KR 20180134282 A KR20180134282 A KR 20180134282A KR 20190059209 A KR20190059209 A KR 20190059209A
Authority
KR
South Korea
Prior art keywords
auxiliary electrode
substrate
power source
plating
feed point
Prior art date
Application number
KR1020180134282A
Other languages
English (en)
Other versions
KR102515885B1 (ko
Inventor
미츠히로 스하모토
미즈키 나가이
나오토 다카하시
Original Assignee
가부시키가이샤 에바라 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에바라 세이사꾸쇼 filed Critical 가부시키가이샤 에바라 세이사꾸쇼
Publication of KR20190059209A publication Critical patent/KR20190059209A/ko
Application granted granted Critical
Publication of KR102515885B1 publication Critical patent/KR102515885B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/005—Contacting devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/007—Current directing devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/008—Current shielding devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/10—Agitating of electrolytes; Moving of racks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Abstract

본 발명은 각형(角形)의 기판을 이용하는 경우에 있어서, 급전점의 배치를 최적화하는 것을 목적으로 한다.
대향하는 2변이 전원에 접속되어 있고, 전원에 접속되어 있는 변의 길이 L과, 전원에 접속되어 있지 않은 변의 길이 W가, 0.8*L≤W≤L이라고 하는 조건을 만족시키는, 기판 면적이 S인 직사각형의 기판을 도금하기 위한 전기 도금 장치에 있어서의, 급전점의 배치의 결정 방법으로서, 방법은, 기판의 도금 가공을 보조하기 위한 보조 전극과, 보조 전극에 전원으로부터의 전력을 공급하는 급전 요소가 전기적으로 접하는 점인 급전점의 개수 N을, 기판 면적 S에 따라 결정하는 방법을 개시한다.

Description

전기 도금 장치에 있어서의 급전점의 배치의 결정 방법 및 직사각형의 기판을 도금하기 위한 전기 도금 장치{METHOD FOR DETERMINING FEED POINT ARRANGEMENT IN ELECTROPLATING DEVICE AND ELECTROPLATING DEVICE FOR PLATING A RECTANGULAR SUBSTRATE}
본 발명은 전기 도금 장치에 있어서의 급전점의 배치의 결정 방법 및 직사각형의 기판을 도금하기 위한 전기 도금 장치에 관한 것이다.
최근, 반도체 회로의 배선이나 범프 형성 방법에 있어서, 도금 처리를 행하여 웨이퍼 등의 기판 상에 금속막이나 유기질막을 형성하는 방법이 이용되도록 되어 오고 있다. 예컨대, 반도체 회로나 이들을 접속하는 미세 배선이 형성된 웨이퍼의 표면의 소정 개소에, 금, 은, 구리, 땜납, 니켈, 혹은 이들을 다층으로 적층한 배선이나 범프(돌기형 접속 전극)를 형성하고, 이 범프를 통해 패키지 기판의 전극이나 TAB(Tape Automated Bonding) 전극에 접속시키는 것이 널리 행해지고 있다. 이 배선이나 범프의 형성 방법으로서는, 전기 도금법, 무전해 도금법, 증착법, 인쇄법과 같은 여러 가지 방법이 있으나, 반도체 칩의 I/O수의 증가, 협(狹)피치화에 따라, 미세화에 대응 가능하고 막 부착 속도가 빠른 전기 도금법이 많이 이용되도록 되어 오고 있다. 현재 가장 다용되고 있는 전기 도금에 의해 얻어지는 금속막은, 고순도이며, 막 형성 속도가 빠르고, 막 두께 제어 방법이 간단하다고 하는 특징이 있다.
일반적인 전기 도금 장치는, 전원의 부극에 기판을 접속하고, 전원의 정극에 애노드를 접속하며, 애노드와 기판 사이에 전압을 인가함으로써 기판에 금속막을 형성한다. 여기서, 일본 특허 공개 제2015-161028호 공보(특허문헌 1)에 나타나는 바와 같이, 애노드의 중심부에만 급전부가 설치되어 있는 경우, 애노드의 전기 저항에 의해 애노드의 중심부에서의 전류와 외주부에서의 전류 사이에 차이가 발생하는 것이 알려져 있다. 애노드 내에 발생하는 전류차는, 기판 상에 형성되는 금속막의 두께의 균일성에 악영향을 미칠 수 있다.
특허문헌 1에는, 방사형으로 연장되고, 애노드의 외주부에 고정되는 복수의 아암을 구비하는 애노드 유닛이 개시되어 있다. 특허문헌 1에는, 복수의 아암을 통해, 급전부로부터 애노드의 외주부에 전력을 공급함으로써 애노드 전체에 균일한 전류가 흐른다는 취지가 개시되어 있다.
[특허문헌 1] 일본 특허 공개 제2015-161028호
특허문헌 1의 애노드 유닛을 이용하여 전기 도금을 행한 경우, 애노드 전체에 균일한 전류가 흐르는 결과로서, 도금 두께는 비교적 균일해진다고 생각된다. 그러나, 특허문헌 1에는, 애노드와 급전부 사이의 최적의 고정 위치 및 최적의 고정점수에 대한 상세한 기술은 없다. 특히, 특허문헌 1에서는, 각형(角形)의 기판을 이용하는 경우의 최적의 고정 위치 및 최적의 고정점수는 명백히 되어 있지 않다. 그래서 본원은 각형의 기판을 이용하는 경우에 있어서, 급전점의 배치를 최적화하는 것을 하나의 목적으로 한다.
본원은, 일 실시형태로서, 대향하는 2변이 전원에 접속되어 있고, 전원에 접속되어 있는 변의 길이 L과, 전원에 접속되어 있지 않은 변의 길이 W가, 0.8*L≤W≤L이라고 하는 조건을 만족시키는, 기판 면적이 S인 직사각형의 기판을 도금하기 위한 전기 도금 장치에 있어서의, 급전점의 배치의 결정 방법으로서, 방법은, 기판의 도금 가공을 보조하기 위한 보조 전극과, 보조 전극에 전원으로부터의 전력을 공급하는 급전 요소가 전기적으로 접하는 점인 급전점의 개수 N을, 기판 면적 S에 따라 결정하는 방법을 개시한다.
도 1은 제1 실시형태에 따른 전기 도금 장치의 단면도.
도 2는 보조 전극의 중심부에만 급전점이 존재하는 경우의, 보조 전극의 전위 시뮬레이션의 결과를 도시한 도면.
도 3은 보조 전극이 도 2에 도시된 전위 분포를 갖는 경우의, 기판 상의 도금 두께의 시뮬레이션의 결과를 도시한 도면.
도 4는 보조 전극에 3점의 급전점이 존재하는 경우의, 보조 전극의 전위 시뮬레이션의 결과를 도시한 도면.
도 5는 보조 전극이 도 4에 도시된 전위 분포를 갖는 경우의, 기판 상의 도금 두께의 시뮬레이션의 결과를 도시한 도면.
도 6a는 도 3 및 도 5의 시뮬레이션에 있어서의, 기판의 중심부로부터 좌우 방향을 따라 그어진 선상에 있어서의 막 두께의 프로파일.
도 6b는 도 3 및 도 5의 시뮬레이션에 있어서의, 기판의 중심부로부터 상하 방향을 따라 그어진 선상에 있어서의 막 두께의 프로파일.
도 6c는 도 3 및 도 5의 시뮬레이션에 있어서의, 기판의 중심부로부터 대각 방향을 따라 그어진 선상에 있어서의 막 두께의 프로파일.
도 7은 급전점이 형성될 수 있는 위치가 나타난 보조 전극의 도면이다.
도 8은 제2 실시형태에 따른 전기 도금 장치의 단면도.
도 9는 제2 실시형태에 따른 보조 전극 홀더의 정면도.
<제1 실시형태>
도 1은 제1 실시형태에 따른 전기 도금 장치(100)를 도시한 단면도이다. 단, 도 1 및 그 외의 도면은 모식도이고, 도면 중의 부품의 형상, 치수 및 위치 등은, 실제 부품의 형상, 치수 및 위치 등과 반드시 일치하는 것은 아니다.
본 실시형태의 전기 도금 장치(100)는 도금조(110)를 구비한다. 도금조(110)는, 내부에 도금액을 유지하기 위해서 구비되어 있다. 바람직하게는, 도금조(110)의 측부에는, 도금조(110)로부터 오버플로우한 도금액을 받아내기 위한 오버플로우조(120)가 설치되어 있다. 도금조(110)와 오버플로우조(120)는 순환 라인(121)에 의해 접속되어 있다. 오버플로우조(120)에 유입된 도금액은, 순환 라인(121)을 통해 도금조(110)의 내부로 되돌아간다.
전기 도금 장치(100)는, 기판(131)을 도금액에 침지하여 유지하기 위한 기판 홀더(130)를 구비한다. 기판 홀더(130)는 기판(131)을 착탈 가능하고 또한 연직으로 유지하도록 구성되어 있다. 본 실시형태에 있어서의 기판(131)은 각형이다.
전기 도금 장치(100)는 또한 보조 전극 유닛(140)을 구비한다. 보조 전극 유닛(140)은, 보조 전극(141)과, 전원(150)으로부터의 전력을 보조 전극(141)에 공급하기 위한 급전 요소(142)를 구비한다. 또한, 보조 전극 유닛(140)은, 보조 전극(141)을 유지하는 보조 전극 홀더(도시하지 않음)를 구비하고 있어도 좋다. 여기서, 「보조 전극」이란, 「도금 가공이 되는 것이 의도되어 있지 않은 전극」, 환언하면 「도금 가공을 보조하는 전극」을 의미한다. 「도금 가공이 되는 것이 의도되어 있는 전극」, 환언하면 「보조 전극에 의해 도금 가공이 보조되는 전극」은 기판(131)이다. 일반적으로, 보조 전극(141)은, 기판(131)에 인가되는 전압의 극성과 반대의 극성의 전압이 인가되는 전극이라고 할 수 있다.
보조 전극(141)은, 도금조(110)의 내부에서 기판(131)과 대향한다. 보조 전극(141)의 적어도 일부는 도금액에 대해 불용성의 재질로 형성되어 있다. 보조 전극(141)은, 기판(131)과 마찬가지로 각형으로 형성되어 있다. 한편, 이하에서는, 보조 전극(141) 중 기판과 대향하는 면(도 1의 좌측에 도시된 면)을 「표면」이라고 칭한다. 또한 이하에서는, 보조 전극(141) 중 표면과 반대측의 면(도 1의 우측에 도시된 면)을 「이면」이라고 칭한다.
급전 요소(142)는 보조 전극(141)에 고정되어 있다. 급전 요소(142)의 고정 방법은 임의의 방법이어도 좋고, 예컨대 고정구에 의한 고정 또는 용접에 의한 고정 등을 이용할 수 있다. 보조 전극(141)과 급전 요소(142)가 전기적으로 접하는 점(이하에서는 「급전점(143)」이라고 칭한다.)이 변경 가능하도록, 보조 전극 유닛(140)이 구성되어 있어도 좋다. 보조 전극(141)은, 급전 요소(142)를 통해 전원(150)에 접속되어 있다.
도 1에서는, 보조 전극(141)의 중심부 단 1점에만 급전점(143)이 형성되어 있도록 도시되어 있다. 단, 후술하는 바와 같이, 급전점(143)의 위치는 보조 전극(141)의 중심부에 한하지 않는다. 마찬가지로, 급전점(143)의 개수는 1개에 한하지 않는다.
기판(131)은, 기판 홀더(130)에 설치된 배선 또는 전극 등의 부품을 통해 전원(150)에 접속되어 있다. 본 명세서에서는, 기판 홀더(130)에 설치된 배선 등의 부품도 기판 홀더(130)의 일부로 간주된다. 기판 홀더(130)는, 기판(131)의 변 중, 대향하는 2변이 전원(150)에 접속되도록 기판(131)을 유지한다.
도 1에서는, 기판(131)이 전원(150)의 부극에 접속되고, 보조 전극(141)이 전원(150)의 정극에 접속되도록 도시되어 있다. 따라서, 도 1의 예에서는, 보조 전극(141)은 애노드이다. 그러나, 도금 가공의 조건에 따라서는, 기판(131) 및 보조 전극(141)에 접속되는 전극의 정부는 반전될 수 있다[보조 전극(141)이 캐소드가 될 수 있다]. 전원(150)은 전기 도금 장치(100)와 일체로, 즉 전기 도금 장치(100)의 일부로서 구성되어 있어도 좋다. 추가 또는 대체로서, 전원(150)으로서 외부 전원을 이용해도 좋다.
전기 도금 장치(100)는, 도금액을 교반하기 위한 패들(160), 및/또는, 도금조(110)의 내부의 전위 또는 전류를 조정하기 위한 마스크(170) 등을 구비할 수 있다. 마스크(170)에는, 개구부(171)가 형성된다. 전기 도금 장치(100)는 또한, 도금액을 공급하기 위한 배관, 도금액의 온도를 조정하기 위한 히터/쿨러 등 그 외의 요소를 구비해도 좋다.
출원인은, 급전점(143)의 배치를 최적화하기 위해서, 다음의 2종류의 시뮬레이션에 착수하였다. 시뮬레이션의 하나는, 어느 조건하에 있어서의, 보조 전극(141)의 표면의 전극 전위의 시뮬레이션이다. 시뮬레이션의 다른 하나는, 보조 전극(141)의 전극 전위 시뮬레이션의 결과를 이용한, 기판(131) 상의 도금 두께의 시뮬레이션이다. 한편, 도금 두께의 시뮬레이션 시에는, 각 조건에 있어서 마스크(170)의 개구부(171)의 크기를 최적화한 후에 도금 두께를 계산하고 있다. 또한, 전극 전위 시뮬레이션 시에는, 급전점(143)에 있어서의 급전 요소(142)와의 상호 작용을 제외하고, 보조 전극(141)과 다른 요소(예컨대 도금액)와의 상호 작용은 고려하고 있지 않다. 도금 두께의 시뮬레이션 시에는, 보조 전극(141)의 전극 전위 시뮬레이션의 결과로부터, 보조 전극(141)과 도금액의 계면 전위를 동시에 시뮬레이션하여, 적용하고 있다.
보조 전극(141)의 중심부에만 급전점(143)이 존재하는 경우의, 보조 전극(141)의 전극 전위의 시뮬레이션 결과를 도 2에 도시한다. 보조 전극(141)은, 상하 방향의 길이가 510 ㎜, 좌우 방향의 폭이 415 ㎜의 세로로 긴 각형이라고 하여 시뮬레이트하였다. 또한, 보조 전극(141)은 일반적인 불용성의 전극으로서 시뮬레이트하였다. 도 2에서는, 급전점(143)의 위치가 점선으로 나타나 있다. 도 2에서는 또한, 보조 전극(141)의 전위의 값(임의 단위)이 실선의 등치선으로 나타나 있다. 등치선으로부터 파악되는 바와 같이, 보조 전극(141)의 전위 분포는, 전극의 중심부 부근에서는, 실질적으로 급전점(143)을 중심으로 한 동심원 형상이 된다. 환언하면, 급전점(143)이 보조 전극(141)의 중심부에만 존재하는 경우, 보조 전극(141)의 전위 분포는 불균일한 것이 된다.
보조 전극(141)이 도 2에 도시된 전위 분포를 갖는 경우의, 기판(131) 상의 도금 두께(막 두께)의 시뮬레이션 결과를 도 3에 도시한다. 기판(131)은, 상하 방향의 길이가 510 ㎜, 좌우 방향의 폭이 415 ㎜의 세로로 긴 각형이라고 하여 시뮬레이트하였다. 또한, 기판(131)은, 기판(131)의 긴 변을 따라(긴 변의 전체 부분에 있어서) 전원(150)에 접속되어 있는 것으로 하여 시뮬레이트하였다. 도 3에서는, 「기판(131)의 긴 변」은 좌변 및 우변이다. 또한, 도금되는 금속은 구리라고 하여 시뮬레이트하였다. 도 3에서는, 기판(131)에 도금되는 구리의 막 두께(임의 단위)가 실선의 등치선으로 나타나 있다. 등치선으로부터 파악되는 바와 같이, 기판(131) 상의 막 두께는 불균일한 것이 된다. 막 두께는, 기판(131)의 중심부에서 가장 두껍다(단, 후술하는 터미널 이펙트의 영향을 받고 있는 부분을 제외한다). 막 두께는, 기판(131)의 짧은 변의 중심으로부터 기판(131)의 중심부에 약간 가까운 부분에서 가장 얇다. 기판(131)의 중심부의 막 두께를 1(임의 단위)로 하면, 막 두께가 가장 얇은 부분의 막 두께는 약 0.968이 되었다(약 3.2% 얇아졌다: 막 두께에 대해서는 후술하는 도 6의 프로파일도 참조할 것).
출원인의 검토에 의하면, 기판(131) 상의 도금 두께의 불균일성은, 보조 전극(141)의 불균일한 전위 분포에 기인한다고 생각되는 것을 알 수 있었다. 전위 분포를 균일화하기 위해서는, 보조 전극(141) 상에 복수의 급전점(143)을 형성하는 것이 효과적이라고 생각된다.
보조 전극(141)에 3점의 급전점(143)[급전점(143A), 급전점(143B) 및 급전점(143C)]이 존재하는 경우의, 보조 전극(141)의 전극 전위의 시뮬레이션 결과를 도 4에 도시한다. 한편, 급전점(143)의 각각은 동일한 전위인 것으로 하였다. 급전점(143A)은 보조 전극(141)의 중심부에 위치한다. 급전점(143B)은 급전점(143A)의 상부에 위치한다. 급전점(143C)은 급전점(143A)의 하부에 위치한다. 급전점(143A)과 급전점(143B) 사이의 거리는, 보조 전극(141)의 긴 변의 길이의 1/3로 하였다. 급전점(143A)과 급전점(143C) 사이의 거리도, 보조 전극(141)의 긴 변의 길이의 1/3로 하였다. 다른 조건은, 도 2의 시뮬레이션의 조건과 동등하다. 등치선으로부터 파악되는 바와 같이, 본 시뮬레이션에 있어서의 보조 전극(141)의 전위 분포는, 도 2의 경우보다 균일화되어 있다.
보조 전극(141)이 도 4에 도시된 전위 분포를 갖는 경우의, 기판(131) 상의 도금 두께의 시뮬레이션 결과를 도 5에 도시한다. 보조 전극(141)의 급전점(143)의 배치 이외의 조건은, 도 3의 시뮬레이션 시의 조건과 동등하다. 도 5의 시뮬레이션에서는, 기판(131)의 중심부의 막 두께를 1(임의 단위)로 하면, 가장 얇은 부분의 막 두께는 약 0.996이 되었다(약 0.4% 얇아졌다: 막 두께에 대해서는 후술하는 도 6의 프로파일도 참조할 것). 도 3에 있어서의 막 두께차(약 3.2%)와 비교하면, 도 5에서는 막 두께의 균일성이 대폭 향상되어 있다.
상세한 비교를 위해서, 도 3 및 도 5의 시뮬레이션에 있어서의 막 두께의 프로파일을 도 6에 도시한다. 도 6a는 기판(131)의 중심부로부터 좌우 방향을 따라 그어진 선상에 있어서의 막 두께의 프로파일이다. 도 6b는 기판(131)의 중심부로부터 상하 방향을 따라 그어진 선상에 있어서의 막 두께의 프로파일이다. 도 6c는 기판(131)의 중심부로부터 기판(131)의 모서리를 향하는 방향(대각 방향)을 따라 그어진 선상에 있어서의 막 두께의 프로파일이다. 한편, 도 3 및 도 5의 시뮬레이션에서는, 기판(131) 상의 막 두께는 좌우 대칭 또한 상하 대칭이 되었다. 따라서, 도 6에서는, 기판(131)의 중심부를 기점으로 한 일방향의 프로파일을 도시하고 있다. 또한, 도 6 중에서 부호 「600」이 붙여진 점선은 도 3의 시뮬레이션에 있어서의 막 두께의 프로파일을 나타낸다. 도 6 중에서 부호 「601」이 붙여진 실선은 도 5의 시뮬레이션에 있어서의 막 두께의 프로파일을 나타낸다.
프로파일(600)은, 좌우 방향, 상하 방향 및 대각 방향의 모든 방향에 있어서 점점 수치가 낮아지는 것으로 되어 있다. 환언하면, 도 3의 조건에 있어서의 막 두께는, 기판(131)의 단부에 근접할수록 얇아진다. 단, 기판(131)의 단부로부터 어느 정도 이격된 영역(단부로부터 약 20 ㎜∼40 ㎜ 정도 이격된 영역)에 있어서는, 단부에 근접할수록 막 두께가 급격히 얇아지고 있다. 또한, 기판(131)의 단부에 인접한 영역(단부로부터 약 20 ㎜ 이내의 영역)에 있어서는, 단부에 근접할수록 막 두께가 매우 급격히 두꺼워지고 있다. 기판(131)의 단부 근변은, 터미널 이펙트의 영향을 받고 있다고 생각된다.
프로파일(601)은, 좌우 방향, 상하 방향 및 대각 방향의 모든 방향에 있어서, 실질적으로 수평이다(터미널 이펙트의 영향을 받고 있는 영역을 제외한다). 환언하면, 도 5의 조건에 있어서의 막 두께는, 기판(131) 상에 있어서 거의 균일하다.
보다 상세한 비교를 위해서, 도 3 및 도 5의 시뮬레이션에 있어서의 막 두께에 대한 통계적인 지표를 표 1에 나타낸다.
3*σ / ave [%] Range / (2 * ave) [%]
도 3의 시뮬레이션 4.2 3.7
도 5의 시뮬레이션 2.7 3.5
여기서, σ는 표준 편차이다. ave는 막 두께의 평균값(산술 평균)이다. Range는 (막 두께의 최대값-막 두께의 최소값)이다. σ/ave는 변동 계수를 나타낸다. Range/(2*ave)는 막 두께의 면내 균일성을 나타내는 지표이다. 통계적인 지표로부터도, 도 5의 시뮬레이션에 있어서의 막 두께의 균일성은, 도 3의 시뮬레이션에 있어서의 막 두께의 균일성보다 향상되어 있는 것을 알 수 있다.
전술한 시뮬레이션 결과로부터, 급전점(143)의 배치를 변경함으로써, 기판(131) 상의 막 두께 균일성이 변화할 수 있는 것이 판명되었다. 그러나, 출원인이 검토를 거듭한 결과, 급전점(143)의 개수를 증가시켰다고 해서, 막 두께의 균일성이 항상 향상되는 것은 아닌 것이 판명되었다. 출원인은, 한층 더한 검토에 의해, 급전점(143)의 최적의 배치에 대한 조건을 발견하였다.
출원인이 얻은 지견에 의하면, 급전점(143)의 최적의 개수는, 기판(131)의 면적에 밀접하게 관련되어 있다. 또한, 급전점(143)의 최적의 위치는, 기판(131)의 변의 길이에 밀접하게 관련되어 있다. 단, 기판(131)은 직사각형 형상이고, 대향하는 2변이 전원에 접속되어 있는 것으로 한다. 또한, 기판(131)이 장방형인 경우, 기판(131)은, 2개의 긴 변에 있어서 전원(150)에 전기적으로 접속되어 있는 것으로 한다. 또한, 기판(131)의 변 중, 전원(150)에 접속되어 있는 변의 길이를 「길이 L」이라고 칭한다. 기판(131)의 변 중, 전원(150)에 접속되어 있지 않은 변의 길이를 「폭 W」라고 한다. 또한, 길이 L과 폭 W는 다음의 관계식을 만족시키는 것으로 한다.
0.8*L≤W≤L
이하에서는, 기판(131)의 변 중 전원(150)에 접속되어 있는 변이, 상하 방향으로 평행하게 되도록 배치되어 있는 것으로 하여 설명한다. 또한, 기판(131)의 면적을 S로 한다. 또한, 보조 전극(141)의 크기는, 후술하는 급전점(143-1), 급전점(143-2), 급전점(143-3) 및 급전점(143-4) 중 필요한 급전점을 형성하는 것이 가능한 한, 임의의 크기여도 좋다. 바람직하게는, 보조 전극(141)의 크기는, 기판(131)보다 커도 좋다.
바람직하게는, 급전점(143)의 개수 N은, 면적 S에 따라 다음과 같이 결정된다.
0<S≤0.14 ㎡의 경우: N=1
0.14 ㎡<S≤0.18 ㎡의 경우: N=1 또는 3
0.18 ㎡<S≤0.23 ㎡의 경우: N=3
0.23 ㎡<S≤0.27 ㎡의 경우: N=3 또는 5
0.27 ㎡<S≤0.29 ㎡의 경우: N=5
0.29 ㎡<S≤0.33 ㎡의 경우: N=5 또는 7
0.33 ㎡<S≤0.34 ㎡의 경우: N=7
0.34 ㎡<S≤0.36 ㎡의 경우: N=7 또는 9
0.36 ㎡<S의 경우: N=9
가장 바람직하게는, 급전점(143)의 개수 N은, 면적 S에 따라 다음과 같이 결정된다.
0<S≤0.16 ㎡의 경우: N=1
0.16 ㎡<S≤0.25 ㎡의 경우: N=3
0.25 ㎡<S≤0.31 ㎡의 경우: N=5
0.31 ㎡<S≤0.36 ㎡의 경우: N=7
0.36 ㎡<S의 경우: N=9
가장 바람직한 경우, 조건끼리의 오버랩이 없기 때문에, 급전점(143)의 개수 N은 일의적으로 확정된다. 이상으로 기재한 바와 같이, N은 1로부터 9까지의 홀수가 된다.
복수의 전극을 거의 인접한 상태로 보조 전극(141)에 접속한 경우, 이들 전극은, 실질적으로는 하나의 급전점(143)으로서 기능한다. 본 명세서에서는, 실질적으로 하나의 급전점(143)으로서 기능하는 전극은, 「하나의 급전점」으로 간주된다. 「하나의 급전점」으로 간주되는 예로서, 전극 사이의 거리가 30 ㎜ 이하, 20 ㎜ 이하 또는 10 ㎜ 이하인 복수의 전극을 들 수 있다. 복수의 전극이 「하나의 급전점」으로 간주되는 경우, 각 전극에 의해 그려지는 다각형의 중심(重心)을 그 급전점의 위치로 간주해도 좋다.
급전점(143)의 개수 N에 따라, 급전점(143)은 도 7에 도시된 바와 같이 배치된다. 도 7은 급전점(143)이 형성될 수 있는 위치가 나타난 보조 전극(141)의 도면이다. N=1의 경우, 도 7 중에 부호 「143-1」로 나타나는 위치, 즉 보조 전극(141)의 중심부에 급전점(143)이 형성된다. 단, 「보조 전극(141)의 중심부」란, 엄밀한 중심에 한정되지 않는다. 급전점(143-1)의 위치는, 보조 전극(141)의 상하 방향을 따른 길이의 1/6 이내이면, 엄밀한 중심으로부터 상하 방향으로 어긋나 있어도 좋다. 급전점(143-1)의 위치는, 보조 전극(141)의 좌우 방향을 따른 길이의 1/6 이내이면, 엄밀한 중심으로부터 좌우 방향으로 어긋나 있어도 좋다. 여기서, 전기 도금 장치(100)가 마스크(170) 등을 구비하는 경우, 「보조 전극(141)의 길이」란, 보조 전극(141)의 실제 길이가 아니라, 보조 전극(141) 중, 마스크(170) 등의 개구부(171)를 통해 기판(131)에 대향하고 있는 부분의 길이로 해도 좋다.
N=3의 경우, 도 7 중에 부호 「143-1」 및 「143-2」로 나타나는 위치에 급전점(143)이 형성된다. 급전점(143-2)은, 2개의 급전점(143-2A 및 143-2B)으로 구성된다. 급전점(143-2A)은 급전점(143-1)의 상방에 위치한다. 급전점(143-2B)은 급전점(143-1)의 하방에 위치한다. 급전점(143-1)과 급전점(143-2A) 사이의 거리와, 급전점(143-1)과 급전점(143-2B) 사이의 거리는 대략 동일하고, 가장 바람직하게는 완전히 동일하다. 따라서, N=3의 경우, 3개의 급전점(143)이 세로로 늘어선다.
N=5의 경우, 부호 「143-1」, 「143-2」 및 「143-3」으로 나타나는 위치에 급전점(143)이 형성된다. 급전점(143-3)은, 2개의 급전점(143-3A 및 143-3B)으로 구성된다. 급전점(143-3A)은 급전점(143-1)의 우측에 위치한다. 급전점(143-3B)은 급전점(143-1)의 좌측에 위치한다. 급전점(143-1)과 급전점(143-3A) 사이의 거리와, 급전점(143-1)과 급전점(143-3B) 사이의 거리는 대략 동일하고, 가장 바람직하게는 완전히 동일하다. 따라서, N=5의 경우, 5개의 급전점(143)이 십자형으로 늘어선다.
N=7의 경우, 부호 「143-1」, 「143-2」, 및 「143-4」로 나타나는 위치에 급전점(143)이 형성된다. 급전점(143-4)은, 4개의 급전점(143-4A, 143-4B, 143-4C 및 143-4D)으로 구성된다. 급전점(143-4A)은 급전점(143-2A)의 우측 또한 급전점(143-3A)의 상방에 위치한다. 급전점(143-3B)은 급전점(143-2B)의 우측 또한 급전점(143-3A)의 하방에 위치한다. 급전점(143-3C)은 급전점(143-2B)의 좌측 또한 급전점(143-3B)의 하방에 위치한다. 급전점(143-3D)은 급전점(143-2B)의 좌측 또한 급전점(143-3B)의 상방에 위치한다. 따라서, N=7의 경우, 7개의 급전점(143)이 I자형으로 늘어선다.
N=9의 경우, 부호 「143-1」, 「143-2」, 「143-3」 및 「143-4」로 나타나는 위치, 즉 도 7 중에 도시된 모든 위치에 급전점(143)이 형성된다. 따라서, N=9의 경우, 9개의 급전점(143)이 3행 3열의 직사각형 격자형으로 늘어선다.
급전점(143)의 위치는, 보조 전극(141)의 중심부에 위치하는 급전점(143-1)의 좌표를 (0, 0)으로 한 경우의 좌표 (x, y)로 표현하는 것이 가능하다. 단, 도 7의 우측을 x의 정방향으로 하고, 도 7의 상방을 y의 정방향으로 한다. 급전점(143)이 취할 수 있는 각 점의 위치는 다음과 같이 나타난다.
급전점(143-1)의 좌표: (0, 0)
급전점(143-2)의 좌표: (0, ±Cy)
급전점(143-3)의 좌표: (±Cx, 0)
급전점(143-4)의 좌표: (±Cx, ±Cy)
여기서, (0, ±Cy)란 (0, Cy) 및 (0, -Cy)의 2점에 대한 총칭이다. (±Cx, 0)이란 (Cx, 0) 및 (-Cx, 0)의 2점에 대한 총칭이다. (±Cx, ±Cy)란 (Cx, Cy), (Cx, -Cy), (-Cx, -Cy) 및 (-Cx, +Cy)의 4점에 대한 총칭이다. Cx 및 Cy는, 기판(131)의 변의 길이로부터 결정된다. 구체적으로는, Cy는 기판(131)의 길이 L로부터 결정된다. Cx는 기판(131)의 폭 W로부터 결정된다.
출원인은, 구체적인 수치 「길이 L」과 「폭 W」를 갖는 몇 개의 직사각형 기판에 대해 도금 두께의 시뮬레이션을 행하여, 최적의 Cy를 구한 결과, Cy와 길이 L의 관계는, 가장 바람직하게는, Cy=0.3244L+10.8인 것을 발견하였다. 단, Cy 및 L의 단위는 ㎜이다. 대체로서, 이하의 연립 부등식을 만족시키도록 Cy를 결정해도 좋다.
Figure pat00001
상기한 연립 부등식을 만족시키는 것과 같은 Cy는, Cy의 값이 가장 바람직한 경우와 비교하여, 3*σ/ave가 최대여도 약 0.5%밖에 증가하지 않는다[단, 비교는, 급전점(143-1)이 보조 전극(141)의 엄밀한 중심에 위치하고, 또한, 후술하는 Cx의 값이 가장 바람직한 값이라고 하여 행해졌다]. 즉, 상기한 부등식을 만족시키도록 Cy를 결정함으로써도, 도금막 두께의 균일성을 향상시킬 수 있다. 한편, Cy는 정의 값이기 때문에, 상기한 연립 부등식이 성립하는 것은, L이 약 29 ㎜ 이상인 경우에 한정된다.
출원인은, 마찬가지로 최적의 Cx를 구한 결과, Cx와 폭 W의 관계는, 가장 바람직하게는, Cx=0.5727W-110.8인 것을 발견하였다. 단, Cx 및 W의 단위는 ㎜이다. 대체로서, 이하의 연립 부등식을 만족시키도록 Cx를 결정해도 좋다.
Figure pat00002
상기한 부등식을 만족시키는 것과 같은 Cx는, Cx의 값이 가장 바람직한 경우와 비교하여, 3*σ/ave가 최대여도 약 0.5%밖에 증가하지 않는다[단, 비교는, 급전점(143-1)이 보조 전극(141)의 엄밀한 중심에 위치하고, 또한, 전술한 Cy의 값이 가장 바람직한 값이라고 하여 행해졌다]. 즉, 상기한 부등식을 만족시키도록 Cx를 결정함으로써도, 도금막 두께의 균일성을 향상시킬 수 있다. 한편, Cx는 정의 값이기 때문에, 상기한 연립 부등식이 성립하는 것은, W가 약 211 ㎜ 이상인 경우에 한정된다.
한편, L과 W는, 전술한 2개의 연립 부등식이 성립하는 값이 아니면 안 되는 것 외에, 전술한 관계식 (0.8*L≤W≤L)을 만족시키지 않으면 안 된다. 따라서, L의 최소값은 약 169 ㎜, W의 최소값은 약 211 ㎜가 된다. 따라서, 기판 면적 S의 최소값은 약 0.035 ㎡가 된다. 단, N=1의 경우, 급전점(143)은 좌표 (0, 0)에만 위치하기 때문에, 전술한 2개의 연립 부등식이 성립하는 값일 필요는 없다.
이상으로 설명한 절차에 의해, 기판(131)의 면적, 길이 L 및 폭 W에 따라, 급전점(143)의 최적의 배치가 결정된다. 급전점(143)을 최적으로 배치함으로써, 기판(131)을 균일하게 도금 가공하는 것이 가능해질 수 있다.
지금까지의 기술은, 기판(131) 중 전원(150)에 접속되어 있는 변이, 상하 방향으로 평행하게 되도록 배치되어 있는 것을 전제로 하고 있다. 기판(131) 중 전원(150)에 접속되어 있는 변이, 상하 방향으로부터 경사진 방향을 따라 배치되어 있는 경우, 보조 전극(141)도 마찬가지로 경사진 구성을 채용하는 것이 바람직하다. 환언하면, 본 명세서에 있어서의 「상하 방향」은 「연직 방향」을 가리킨다고는 할 수 없고, 「좌우 방향」은 「수평 방향」을 가리킨다고는 할 수 없다.
<제2 실시형태>
예컨대 도 2에 도시된 바와 같이, 전기 도금 장치의 구성을 검토할 때에, 보조 전극의 전위 분포가 시뮬레이트되는 경우가 있다. 그러나, 시뮬레이션의 결과 얻어지는 전위 분포가 실제의 전위 분포와 일치하고 있다고는 할 수 없다. 보다 좋은 시뮬레이션을 위해서는, 시뮬레이션의 결과 얻어지는 전위 분포와 실제의 전위 분포를 비교하여, 시뮬레이션의 조건을 최적화하는 것이 필요해질 수 있다.
종래부터, 보조 전극 전체의 평균 과전압을 측정하는 기능 또는 기구를 구비하는 전기 도금 장치가 알려져 있다. 그러나, 종래의 전기 도금 장치에 있어서는, 보조 전극의 국소적인 전위를 측정하는 것, 즉 보조 전극의 전위 분포(과전압 분포)를 얻는 것이 곤란하였다. 제1 실시형태에 대한 설명에서 서술한 바와 같이, 보조 전극의 전위 분포는 도금막 두께의 균일성에 영향을 주기 때문에, 보조 전극의 전위 분포를 얻는 것은 매우 중요하다. 그래서 제2 실시형태에서는, 보조 전극의 국소적인 전위의 측정에 적합한 구성에 대해 설명한다.
도 8은 본 실시형태에 따른 전기 도금 장치(100)를 도시한 단면도이다. 도 8의 전기 도금 장치(100)는, 도 1의 전기 도금 장치(100)의 구성에 더하여, 보조 전극(141)을 유지하기 위한 보조 전극 홀더(800)를 더 구비한다. 또한, 본 실시형태에 있어서의 기판(131)의 형상은 각형에 한하지 않고, 원형 등의 형상이어도 좋다. 급전점(143)은 보조 전극(141)의 임의의 위치에 있어도 좋다. 예컨대, 제1 실시형태에서 설명한 수법에 의해 급전점(143)의 배치를 결정해도 좋다.
보조 전극 홀더(800)는 복수의 참조 전극(810)을 설치하는 것이 가능하도록 구성되어 있다. 도 8의 예에서는, 참조 전극(810)은 루긴관(811)에 수용되어 있다. 참조 전극(810)은 루긴관(811)의 선단 근방의 전위와 거의 동전위가 된다. 따라서, 루긴관(811)의 선단을 보조 전극(141)의 근방에 위치시키고, 참조 전극(810)의 전위를 전위 측정 기구(820)에 의해 측정함으로써, 보조 전극(141)의 국소적인 전위를 알 수 있다.
도 8의 예에서는, 전위 측정 기구(820)로서, 각각의 참조 전극(810)의 전위[즉 보조 전극(141)의 국소적인 전위]와, 전원(150)의 전위를 비교하여 측정하는 전위차계가 설치되어 있다. 그 외에, 전위 측정 기구(820)로서, 참조 전극(810)의 전위의 절대값을 측정하는 전압계를 채용할 수도 있다.
도 9는 본 실시형태에 따른 보조 전극 홀더(800)를 도시한 정면도이다. 도 9에서는, 보조 전극 홀더(800)에 유지되는 각형의 보조 전극(141)이 상상선으로 그려져 있다. 단, 보조 전극(141)의 형상은 각형에 한하지 않고, 원형 등의 형상이어도 좋다. 또한, 보조 전극 홀더(800)의 형상은, 보조 전극(141)의 형상에 따라 변화할 수 있다. 도 9의 예에서는, 보조 전극 홀더(800)에 복수의 루긴관 유지 구멍(900)이 형성되어 있다. 루긴관 유지 구멍(900)의 각각은 관통 구멍이다. 루긴관(811)은, 보조 전극 홀더(800)의 배면[보조 전극(141)을 유지하지 않는 면]으로부터 루긴관 유지 구멍(900)에 삽입된다. 도 9에서는, 3행 3열, 합계 9개의 루긴관 유지 구멍(900)이 형성되어 있으나, 루긴관 유지 구멍(900)의 개수에 한정은 없다. 루긴관 유지 구멍(900)의 개수를 증가시킴으로써, 전위의 측정점을 증가시킬 수 있다.
루긴관 유지 구멍(900)에 의한 루긴관(811)의 유지 방법은 일례에 불과하다. 루긴관 유지 구멍(900)은 관통 구멍이 아니라, 블라인드 홀이어도 좋다. 루긴관(811)은, 참조 전극(810)의 전위의 측정이 가능하고, 또한, 루긴관(811)의 선단을 보조 전극(141)의 근방에 위치시키는 것이 가능한 한, 그 외의 임의의 유지 방법에 의해 유지되어도 좋다.
본 실시형태의 구성에 의하면, 보조 전극(141)의 국소적인 전위를 측정하여, 보조 전극(141)의 전위 분포를 얻는 것이 가능하다. 따라서, 측정으로부터 얻어진 전위 분포와, 시뮬레이션으로부터 얻어진 전위 분포를 비교하는 것이 가능해진다. 또한, 본 실시형태의 구성에 의하면, 보조 전극(141)의 전위 분포를 날마다 모니터하여, 보조 전극(141)의 전위 분포의 경시 변화를 파악할 수 있다. 전위 분포의 경시 변화를 파악함으로써, 전기 도금 장치(100)의 불량 개소를 특정하는 것 및 전기 도금 장치(100)의 보수 작업의 필요성을 파악할 수 있다.
이상, 몇 가지 본 발명의 실시형태에 대해 설명해 왔으나, 상기한 발명의 실시형태는, 본 발명의 이해를 용이하게 하기 위한 것이며, 본 발명을 한정하는 것이 아니다. 본 발명은 그 취지를 일탈하지 않고, 변경, 개량될 수 있고, 본 발명에는 그 등가물이 포함되는 것은 물론이다. 또한, 전술한 과제의 적어도 일부를 해결할 수 있는 범위, 또는, 효과의 적어도 일부를 나타내는 범위에 있어서, 특허청구의 범위 및 명세서에 기재된 각 구성 요소의 임의의 조합, 또는, 생략이 가능하다.
본원은, 일 실시형태로서, 대향하는 2변이 전원에 접속되어 있고, 전원에 접속되어 있는 변의 길이 L과, 전원에 접속되어 있지 않은 변의 길이 W가, 0.8*L≤W≤L이라고 하는 조건을 만족시키는, 기판 면적이 S인 직사각형의 기판을 도금하기 위한 전기 도금 장치에 있어서의, 급전점의 배치의 결정 방법으로서, 방법은, 기판의 도금 가공을 보조하기 위한 보조 전극과, 보조 전극에 전원으로부터의 전력을 공급하는 급전 요소가 전기적으로 접하는 점인 급전점의 개수 N을, 기판 면적 S에 따라 결정하는 방법을 개시한다.
또한 본원은, 일 실시형태로서, 급전점의 배치의 결정 방법으로서, N을,
0<S≤0.14 ㎡의 경우: N=1
0.14 ㎡<S≤0.18 ㎡의 경우: N=1 또는 3
0.18 ㎡<S≤0.23 ㎡의 경우: N=3
0.23 ㎡<S≤0.27 ㎡의 경우: N=3 또는 5
0.27 ㎡<S≤0.29 ㎡의 경우: N=5
0.29 ㎡<S≤0.33 ㎡의 경우: N=5 또는 7
0.33 ㎡<S≤0.34 ㎡의 경우: N=7
0.34 ㎡<S≤0.36 ㎡의 경우: N=7 또는 9
0.36 ㎡<S의 경우: N=9
라고 하는 조건에 따라 결정하는 방법을 개시한다.
또한 본원은, 일 실시형태로서, 급전점의 배치의 결정 방법으로서, 보조 전극의 중심부에 급전점을 1점 위치시키고, 기판의 전원에 접속되어 있지 않은 변을 따른 방향을 x방향으로 하고, 기판의 전원에 접속되어 있는 변을 따른 방향을 y방향으로 하며, 보조 전극의 중심부에 배치되는 급전점의 좌표를 (0, 0)으로 한 경우에, 급전점을 또한,
N=3의 경우: (0, ±Cy)
N=5의 경우: (0, ±Cy) 및 (±Cx, 0)
N=7의 경우: (0, ±Cy) 및 (±Cx, ±Cy)
N=9의 경우: (0, ±Cy), (±Cx, 0) 및 (±Cx, ±Cy)
의 각 점에 위치시키는 방법을 개시한다.
또한 본원은, 일 실시형태로서, 급전점의 배치의 결정 방법으로서, L≥169 ㎜이고, W≥211 ㎜이며, Cy는, 단위를 ㎜로 하고,
0.3224L-9.2≤Cy, 또한,
Cy≤0.3224L+30.8
이라고 하는 조건을 만족시키고,
Cx는, 단위를 ㎜로 하며,
0.5727W-120.8≤Cx, 또한,
Cx≤0.5727W-100.8
이라고 하는 조건을 만족시키는 방법을 개시한다.
이상의 방법 중 어느 하나에 의해 급전점의 배치를 결정함으로써, 급전점의 개수 및/또는 위치가 최적인 것이 될 수 있다. 급전점을 최적으로 배치함으로써, 균일한 도금 가공이 실현될 수 있다.
또한 본원은, 일 실시형태로서, 직사각형의 기판을 도금하기 위한 전기 도금 장치로서, 전기 도금 장치는, 기판의 변 중, 대향하는 2변이 전원에 접속된 상태로 기판을 유지하기 위한 기판 홀더와, 기판의 도금 가공을 보조하기 위한 보조 전극과, 보조 전극에 전원으로부터의 전력을 공급하기 위한 급전 요소를 구비하고, 기판의 전원에 접속되어 있는 변의 길이를 L로 하고, 기판의 전원에 접속되어 있지 않은 변의 길이를 W로 한 경우에, L≥169 ㎜이고, W≥211 ㎜이며, L과 W는, 0.8*L≤W≤L이라고 하는 조건을 만족시키고, 급전 요소는, 보조 전극의 중심부에 있어서 보조 전극에 접속되어 있으며, 기판의 전원에 접속되어 있지 않은 변을 따른 방향을 x방향으로 하고, 기판의 전원에 접속되어 있는 변을 따른 방향을 y방향으로 하며, 보조 전극의 중심부에 있어서의 급전 요소와 보조 전극의 접속부의 좌표를 (0, 0)으로 한 경우에, 급전 요소는 또한, (0, ±Cy), (±Cx, 0) 및 (±Cx, ±Cy) 중 적어도 1점에 있어서 보조 전극에 접속되어 있고, Cy는, 단위를 밀리미터로 하며,
0.3224L-9.2≤Cy, 또한,
Cy≤0.3224L+30.8
이라고 하는 조건을 만족시키는 값이고,
Cx는, 단위를 밀리미터로 하며,
0.5727W-120.8≤Cx, 또한,
Cx≤0.5727W-100.8
이라고 하는 조건을 만족시키는 값인 전기 도금 장치를 개시한다.
또한 본원은, 일 실시형태로서, 기판의 기판 면적 S가 0.14 ㎡보다 크고 0.27 ㎡ 이하이며, 급전 요소는, (0, 0) 및 (0, ±Cy)의 3점에 있어서 보조 전극에 접속되어 있는 전기 도금 장치를 개시한다.
또한 본원은, 일 실시형태로서, 기판의 기판 면적 S가 0.23 ㎡보다 크고 0.33 ㎡ 이하이며, 급전 요소는, (0, 0), (0, ±Cy) 및 (±Cx, 0)의 5점에 있어서 보조 전극에 접속되어 있는 전기 도금 장치를 개시한다.
또한 본원은, 일 실시형태로서, 기판의 기판 면적 S가 0.29 ㎡보다 크고 0.34 ㎡ 이하이며, 급전 요소는, (0, 0), (0, ±Cy) 및 (±Cx, ±Cy)의 7점에 있어서 보조 전극에 접속되어 있는 전기 도금 장치를 개시한다.
또한 본원은, 일 실시형태로서, 기판의 기판 면적 S가 0.36 ㎡보다 크고, 급전 요소는, (0, 0), (0, ±Cy), (±Cx, 0) 및 (±Cx, ±Cy)의 9점에 있어서 보조 전극에 접속되어 있는 전기 도금 장치를 개시한다.
이상의 전기 도금 장치는, 급전점의 위치가 최적화되어 있어, 보다 균일한 도금 가공이 가능해질 수 있다고 하는 효과를 일례로서 나타낸다.
100: 전기 도금 장치 110: 도금조
120: 오버플로우조 121: 순환 라인
130: 기판 홀더 131: 기판
140: 보조 전극 유닛 141: 보조 전극
142: 급전 요소 143: 급전점
150: 전원 160: 패들
170: 마스크 171: 개구부
600: 도 3의 시뮬레이션에 있어서의 막 두께의 프로파일
601: 도 5의 시뮬레이션에 있어서의 막 두께의 프로파일
800: 보조 전극 홀더 810: 참조 전극
811: 루긴관 820: 전위 측정 기구
900: 루긴관 유지 구멍

Claims (9)

  1. 대향하는 2변이 전원에 접속되어 있고,
    전원에 접속되어 있는 변의 길이 L과, 전원에 접속되어 있지 않은 변의 길이 W가,
    0.8*L≤W≤L
    이라고 하는 조건을 만족시키는, 기판 면적이 S인 직사각형의 기판을 도금하기 위한 전기 도금 장치에 있어서의, 급전점의 배치의 결정 방법으로서,
    방법은, 상기 기판의 도금 가공을 보조하기 위한 보조 전극과, 상기 보조 전극에 전원으로부터의 전력을 공급하는 급전 요소가 전기적으로 접하는 점인 급전점의 개수 N을, 기판 면적 S에 따라 결정하는 것인 급전점의 배치의 결정 방법.
  2. 제1항에 있어서, N을,
    0<S≤0.14 ㎡의 경우: N=1
    0.14 ㎡<S≤0.18 ㎡의 경우: N=1 또는 3
    0.18 ㎡<S≤0.23 ㎡의 경우: N=3
    0.23 ㎡<S≤0.27 ㎡의 경우: N=3 또는 5
    0.27 ㎡<S≤0.29 ㎡의 경우: N=5
    0.29 ㎡<S≤0.33 ㎡의 경우: N=5 또는 7
    0.33 ㎡<S≤0.34 ㎡의 경우: N=7
    0.34 ㎡<S≤0.36 ㎡의 경우: N=7 또는 9
    0.36 ㎡<S의 경우: N=9
    라고 하는 조건에 따라 결정하는 것인 급전점의 배치의 결정 방법.
  3. 제2항에 있어서, 상기 보조 전극의 중심부에 급전점을 1점 위치시키고,
    상기 기판의 전원에 접속되어 있지 않은 변을 따른 방향을 x방향으로 하고, 상기 기판의 전원에 접속되어 있는 변을 따른 방향을 y방향으로 하며, 상기 보조 전극의 중심부에 배치되는 급전점의 좌표를 (0, 0)으로 한 경우에, 상기 급전점을 또한,
    N=3의 경우: (0, ±Cy)
    N=5의 경우: (0, ±Cy) 및 (±Cx, 0)
    N=7의 경우: (0, ±Cy) 및 (±Cx, ±Cy)
    N=9의 경우: (0, ±Cy), (±Cx, 0) 및 (±Cx, ±Cy)
    의 각 점에 위치시키는 것인 급전점의 배치의 결정 방법.
  4. 제3항에 있어서, L≥169 ㎜이고, W≥211 ㎜이며,
    Cy는, 단위를 ㎜로 하고,
    0.3224L-9.2≤Cy, 또한,
    Cy≤0.3224L+30.8
    이라고 하는 조건을 만족시키며,
    Cx는, 단위를 ㎜로 하고,
    0.5727W-120.8≤Cx, 또한,
    Cx≤0.5727W-100.8
    이라고 하는 조건을 만족시키는 것인 급전점의 배치의 결정 방법.
  5. 직사각형의 기판을 도금하기 위한 전기 도금 장치로서,
    상기 전기 도금 장치는,
    상기 기판의 변 중, 대향하는 2변이 전원에 접속된 상태로 상기 기판을 유지하기 위한 기판 홀더와,
    상기 기판의 도금 가공을 보조하기 위한 보조 전극과,
    상기 보조 전극에 전원으로부터의 전력을 공급하기 위한 급전 요소
    를 구비하고,
    상기 기판의 전원에 접속되어 있는 변의 길이를 L로 하고, 상기 기판의 전원에 접속되어 있지 않은 변의 길이를 W로 한 경우에,
    L≥169 ㎜이고,
    W≥211 ㎜이며,
    L과 W는,
    0.8*L≤W≤L
    이라고 하는 조건을 만족시키고,
    상기 급전 요소는, 상기 보조 전극의 중심부에 있어서 상기 보조 전극에 접속되어 있으며,
    상기 기판의 전원에 접속되어 있지 않은 변을 따른 방향을 x방향으로 하고, 상기 기판의 전원에 접속되어 있는 변을 따른 방향을 y방향으로 하며, 상기 보조 전극의 중심부에 있어서의 상기 급전 요소와 상기 보조 전극의 접속부의 좌표를 (0, 0)으로 한 경우에,
    상기 급전 요소는 또한, (0, ±Cy), (±Cx, 0) 및 (±Cx, ±Cy) 중 적어도 1점에 있어서 상기 보조 전극에 접속되어 있고,
    Cy는, 단위를 밀리미터로 하며,
    0.3224L-9.2≤Cy, 또한,
    Cy≤0.3224L+30.8
    이라고 하는 조건을 만족시키는 값이고,
    Cx는, 단위를 밀리미터로 하며,
    0.5727W-120.8≤Cx, 또한,
    Cx≤0.5727W-100.8
    이라고 하는 조건을 만족시키는 값인 것인 전기 도금 장치.
  6. 제5항에 있어서, 상기 기판의 기판 면적 S가 0.14 ㎡보다 크고 0.27 ㎡ 이하이며,
    상기 급전 요소는,
    (0, 0) 및 (0, ±Cy)
    의 3점에 있어서 상기 보조 전극에 접속되어 있는 것인 전기 도금 장치.
  7. 제5항에 있어서, 상기 기판의 기판 면적 S가 0.23 ㎡보다 크고 0.33 ㎡ 이하이며,
    상기 급전 요소는,
    (0, 0), (0, ±Cy) 및 (±Cx, 0)
    의 5점에 있어서 상기 보조 전극에 접속되어 있는 것인 전기 도금 장치.
  8. 제5항에 있어서, 상기 기판의 기판 면적 S가 0.29 ㎡보다 크고 0.34 ㎡ 이하이며,
    상기 급전 요소는,
    (0, 0), (0, ±Cy) 및 (±Cx, ±Cy)
    의 7점에 있어서 상기 보조 전극에 접속되어 있는 것인 전기 도금 장치.
  9. 제5항에 있어서, 상기 기판의 기판 면적 S가 0.36 ㎡보다 크고,
    상기 급전 요소는,
    (0, 0), (0, ±Cy), (±Cx, 0) 및 (±Cx, ±Cy)
    의 9점에 있어서 상기 보조 전극에 접속되어 있는 것인 전기 도금 장치.
KR1020180134282A 2017-11-22 2018-11-05 전기 도금 장치에 있어서의 급전점의 배치의 결정 방법 및 직사각형의 기판을 도금하기 위한 전기 도금 장치 KR102515885B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017225079A JP6933963B2 (ja) 2017-11-22 2017-11-22 電気めっき装置における給電点の配置の決定方法および矩形の基板をめっきするための電気めっき装置
JPJP-P-2017-225079 2017-11-22

Publications (2)

Publication Number Publication Date
KR20190059209A true KR20190059209A (ko) 2019-05-30
KR102515885B1 KR102515885B1 (ko) 2023-03-29

Family

ID=66532190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180134282A KR102515885B1 (ko) 2017-11-22 2018-11-05 전기 도금 장치에 있어서의 급전점의 배치의 결정 방법 및 직사각형의 기판을 도금하기 위한 전기 도금 장치

Country Status (4)

Country Link
US (2) US10934630B2 (ko)
JP (1) JP6933963B2 (ko)
KR (1) KR102515885B1 (ko)
TW (1) TWI774857B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220164696A (ko) * 2021-06-04 2022-12-13 가부시키가이샤 에바라 세이사꾸쇼 도금 장치
KR20220169477A (ko) * 2021-06-18 2022-12-27 가부시키가이샤 에바라 세이사꾸쇼 도금 장치 및 도금 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI809415B (zh) * 2021-06-09 2023-07-21 日商荏原製作所股份有限公司 鍍覆裝置及鍍覆方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07188975A (ja) * 1993-12-27 1995-07-25 Sharp Corp 電気メッキ方法
US20070238265A1 (en) * 2005-04-05 2007-10-11 Keiichi Kurashina Plating apparatus and plating method
JP4920969B2 (ja) * 2005-12-27 2012-04-18 Ｔｄｋ株式会社 電気メッキ装置
JP2015161028A (ja) 2014-02-25 2015-09-07 株式会社荏原製作所 アノードユニットおよび該アノードユニットを備えためっき装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006312780A (ja) * 2005-04-05 2006-11-16 Ebara Corp めっき装置及びめっき方法
KR20120044759A (ko) * 2010-10-28 2012-05-08 삼성전기주식회사 도금지그
US10283396B2 (en) * 2016-06-27 2019-05-07 Asm Nexx, Inc. Workpiece holder for a wet processing system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07188975A (ja) * 1993-12-27 1995-07-25 Sharp Corp 電気メッキ方法
US20070238265A1 (en) * 2005-04-05 2007-10-11 Keiichi Kurashina Plating apparatus and plating method
JP4920969B2 (ja) * 2005-12-27 2012-04-18 Ｔｄｋ株式会社 電気メッキ装置
JP2015161028A (ja) 2014-02-25 2015-09-07 株式会社荏原製作所 アノードユニットおよび該アノードユニットを備えためっき装置
US20150275390A1 (en) * 2014-02-25 2015-10-01 Ebara Corporation Anode unit and plating apparatus having such anode unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220164696A (ko) * 2021-06-04 2022-12-13 가부시키가이샤 에바라 세이사꾸쇼 도금 장치
KR20220169477A (ko) * 2021-06-18 2022-12-27 가부시키가이샤 에바라 세이사꾸쇼 도금 장치 및 도금 방법

Also Published As

Publication number Publication date
US20190153610A1 (en) 2019-05-23
JP6933963B2 (ja) 2021-09-08
JP2019094538A (ja) 2019-06-20
US10934630B2 (en) 2021-03-02
US20210148000A1 (en) 2021-05-20
TW202018129A (zh) 2020-05-16
KR102515885B1 (ko) 2023-03-29
TWI774857B (zh) 2022-08-21
US11319642B2 (en) 2022-05-03

Similar Documents

Publication Publication Date Title
US11319642B2 (en) Method for determining location of power feeding point in electroplating apparatus and electroplating apparatus for plating rectangular substrate
US10968530B2 (en) Electroplating device
TWI631353B (zh) Probe device
US11255878B2 (en) Electrical contactor and electrical connecting apparatus
US9624595B2 (en) Electroplating apparatus with improved throughput
JP6392681B2 (ja) アノードユニットおよび該アノードユニットを備えためっき装置
JP4282186B2 (ja) めっき解析方法
JP2010095762A (ja) 電気めっき方法
KR20040019345A (ko) 도금 방법 및 도금 장치
JP6906729B1 (ja) プレート、めっき装置、及びプレートの製造方法
US20180274116A1 (en) Plating apparatus and method for determining plating bath configuration
CN110846698A (zh) 待电镀的面板、使用其的电镀制作工艺及以其制造的晶片
JP2015086444A (ja) 電解めっき装置
US20050274604A1 (en) Plating apparatus
US11414776B2 (en) Electrochemical processing device and method for operating electrochemical processing device
TWI805746B (zh) 鍍覆裝置
KR101529240B1 (ko) 반도체 장치의 제조방법 및 반도체 제조장치
JP7285389B1 (ja) めっき装置、および、めっき方法
JP2023056787A (ja) コンタクトプローブ及びコンタクトプローブの製造方法
CN116240611A (zh) 一种电镀板、电镀装置以及电镀方法
US6184613B1 (en) Electrode assembly, cathode device and plating apparatus including a gap configured to eliminate a concentration of a line of electrical force at a boundary between a cathode and plate forming surface of an object
JP2006219697A (ja) 電解めっき装置および電解めっき方法
KR20120116149A (ko) 기판 도금 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant