KR20120116149A - 기판 도금 장치 - Google Patents
기판 도금 장치 Download PDFInfo
- Publication number
- KR20120116149A KR20120116149A KR1020110033723A KR20110033723A KR20120116149A KR 20120116149 A KR20120116149 A KR 20120116149A KR 1020110033723 A KR1020110033723 A KR 1020110033723A KR 20110033723 A KR20110033723 A KR 20110033723A KR 20120116149 A KR20120116149 A KR 20120116149A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- target
- resistance
- voltage
- plating
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 126
- 238000007747 plating Methods 0.000 claims abstract description 55
- 239000003792 electrolyte Substances 0.000 claims abstract description 10
- 229910021645 metal ion Inorganic materials 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 34
- 230000008569 process Effects 0.000 claims description 21
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000010949 copper Substances 0.000 description 16
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 10
- 229910001431 copper ion Inorganic materials 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000001914 filtration Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 239000008151 electrolyte solution Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/007—Current directing devices
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/10—Electrodes, e.g. composition, counter electrode
- C25D17/12—Shape or form
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
- C25D21/12—Process control or regulation
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/18—Electroplating using modulated, pulsed or reversing current
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Automation & Control Theory (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
본 발명의 실시예에 따른 기판 도금 장치는, 전해액이 수용되며, 내측 상부에는 전압 인가부로부터 음극 전압 인가 시 도금되는 기판을 파지하는 척이 승강 가능하게 배치되는 프로세스 챔버; 및 프로세스 챔버의 내측 하부에 배치되며, 전압 인가부로부터 양극 전압 인가 시 기판을 도금시키기 위한 플러스 금속 이온을 발생시키는 타겟부;를 포함하며, 타겟부는 판면 방향으로 배치되는 복수 개의 타겟부재를 구비하며, 복수 개의 타겟부재는 인접한 것끼리 가변저항에 의해 전기적으로 연결될 수 있다. 본 발명의 실시예에 따르면, 타겟부에 구비되는 복수 개의 타겟부재를 가변저항으로 연결함으로써 기판의 가장자리 영역으로부터 중앙 영역에 이르기까지 전류밀도를 균일하게 조절할 수 있으며, 이에 따라 기판의 전면에 대하여 균일하게 도금 공정을 실행할 수 있어 기판 도금의 신뢰성을 향상시킬 수 있다.
Description
기판 도금 장치가 개시된다. 보다 상세하게는, 기판의 가장자리 영역으로부터 중앙 영역에 이르기까지 전류밀도를 조절할 수 있어 기판의 전면에 대하여 균일하게 도금 공정을 실행할 수 있는 기판 도금 장치가 개시된다.
일반적으로 반도체 소자를 구성하는 실리콘 기판 상에 금속 배선을 형성하기 위해, 기판의 전면에 금속막을 패터닝(patterning)하게 된다. 이때, 기판의 전면에 형성되는 금속막은 알루미늄(aluminium) 또는 구리(copper) 등에 의해 형성된다.
이 중, 구리로 형성되는 금속막은 알루미늄으로 형성되는 금속막에 비해 녹는점이 높기 때문에 전기 이동도에 대한 큰 저항력을 가질 수 있으며, 이로 인해 반도체 소자의 신뢰성을 향상시킬 수 있을 뿐만 아니라 비저항이 낮아 신호 전달 속도를 증가시킬 수 있는 이점이 있다. 따라서 구리로 형성되는 금속막이 주로 채택되고 있는 실정이다.
박막을 증착하는 방법은 물리적인 충돌을 이용하는 물리기상증착방법(PVD, physical vapor deposition)과 화학 반응을 이용하는 화학기상증착방법(CVD, chemical vapor deposition)으로 크게 분류된다. 물리기상증착방법으로는 스퍼터링(sputtering) 방법 등이 있고, 화학기상증착방법으로는 열을 이용한 열 화학기상증착방법(thermal CVD)과 플라즈마를 이용한 플라즈마 화학기상증착방법(plasma enhanced CVD) 등이 있다.
그러나 기판 상에 금속막을 패터닝하기 위해서는 증착 방법에 비해 전기 이동도에 대한 내성이 우수하고 제조 비용이 상대적으로 저렴한 전기 도금 방법이 선호된다.
도 1은 종래의 일 실시예에 따른 기판 도금 장치의 전기적인 구조를 개략적으로 도시한 도면이고, 도 2는 도 1에 도시된 기판의 전류밀도 분포를 도시한 그래프이다. 여기서, 도 1은 기판 및 구리판의 절반 영역을 도시한 도면이다.
일반적으로 기판(W)의 표면에 전기 도금을 하기 위해서는 우선 전기 전도도가 좋은 금속을 기판(W) 상에 건식 또는 습식 방식으로 생성시켜야 한다. 이러한 기판(W) 상의 층을 씨앗층(seed layer)이라고 하는데, 되도록 얇은 씨앗층이 요구되고 있다. 이는 씨앗층의 저항을 증가시키기 위함이다.
양극 전압이 인가되는 애노드(anode)로서의 구리판(20)은 두꺼운 원판 타입 또는 볼(ball) 타입으로 전해액이 수용된 챔버(바스켓) 내에 구비되는데, 두께가 두껍기 때문에 저항(Ra)이 거의 0에 가깝다.
한편, 종래의 기판 도금 장치는, 도 1에 개략적으로 도시된 바와 같이, 기판(W)의 가장자리(edge)에 음극 전압이 인가되며, 구리판(20)의 가장자리에 양극 전압이 인가된다. 여기서, 도 2를 참조하면, 전압 인가부(60)로부터 거리가 먼 기판(W)의 중앙 영역(도 1의 B 지점)은 씨앗층의 저항(Rc)으로 인해 기판(W)의 가장자리(도 1의 A 지점)에 비해 상대적으로 적은 전류가 흐르며, 따라서 기판(W)의 가장자리 영역에 비해 중앙 영역이 상대적으로 덜 도금됨으로써 기판(W)의 도금 균일도가 저하된다.
(여기서, 기판(W)의 가장자리 영역에서 저항은 Re>0, Rc=0, Ra=0이며, 기판(W)의 중앙 영역에서 저항은 Re>0, Rc>0, Ra=0임)
즉, 상기 식 1 및 식 2를 통해 알 수 있듯이, 기판(W)의 가장자리 영역에서의 전류(Iedge)에 비해 중앙 영역의 전류(Icenter)가 상대적으로 작은 값을 가지며, 이로 인해 도금 균일 정도에 있어서 차이가 발생될 수 있다.
따라서, 기판의 전 영역에 대한 도금 균일도를 향상시킬 수 있는 새로운 구조의 기판 도금 장치의 개발이 시급한 실정이다.
본 발명의 실시예에 따른 목적은, 타겟부에 구비되는 복수 개의 타겟부재를 가변저항으로 연결함으로써 기판의 가장자리 영역으로부터 중앙 영역에 이르기까지 전류밀도를 균일하게 조절할 수 있으며, 이에 따라 기판의 전면에 대하여 균일하게 도금 공정을 실행할 수 있어 기판 도금의 신뢰성을 향상시킬 수 있는 기판 도금 장치를 제공하는 것이다.
본 발명의 실시예에 따른 기판 도금 장치는, 전해액이 수용되며, 내측 상부에는 전압 인가부로부터 음극 전압 인가 시 도금되는 기판을 파지하는 척이 승강 가능하게 배치되는 프로세스 챔버; 및 상기 프로세스 챔버의 내측 하부에 배치되며, 상기 전압 인가부로부터 양극 전압 인가 시 상기 기판을 도금시키기 위한 플러스 금속 이온을 발생시키는 타겟부;를 포함하며, 상기 타겟부는 판면 방향으로 배치되는 복수 개의 타겟부재를 구비하며, 상기 복수 개의 타겟부재는 인접한 것끼리 가변저항에 의해 전기적으로 연결되며, 이러한 구성에 의해서, 타겟부에 구비되는 복수 개의 타겟부재를 가변저항으로 연결함으로써 기판의 가장자리 영역으로부터 중앙 영역에 이르기까지 전류밀도를 균일하게 조절할 수 있으며, 이에 따라 기판의 전면에 대하여 균일하게 도금 공정을 실행할 수 있어 기판 도금의 신뢰성을 향상시킬 수 있다.
여기서, 상기 복수 개의 타겟부재는, 중앙에 배치되는 제1 타겟부재를 기준으로 반경 방향으로 배치되는 복수 개의 타겟부재이며, 상기 타겟부재는 인접한 다른 하나의 타겟부재와 상기 가변저항에 의해 전기적으로 직렬 연결될 수 있다.
상기 전압 인가부는 상기 타겟부재에 양극 전압을 인가하기 위해, 상기 제1 타겟부재와 전기적으로 연결될 수 있다.
상기 기판의 저항값에 대응되도록 상기 가변저항의 저항 크기를 조절할 수 있으며, 이를 통해 기판의 전 영역에서의 전류밀도를 균일하게 할 수 있다.
한편, 본 발명의 실시예에 따른 기판 도금 장치의 기판 도금 방법은, 상기 기판에 음극 전압을 인가하고 실질적으로 동시에 상기 타겟부에 양극 전압을 인가하는, 전압 인가 단계; 및 상기 가변저항의 저항값을 조절하여 상기 기판의 전류밀도를 균일하게 조절하는, 저항 조절 단계;를 포함할 수 있으며, 이러한 구성에 의해서, 타겟부에 구비되는 복수 개의 타겟부재를 가변저항으로 연결함으로써 기판의 가장자리 영역으로부터 중앙 영역에 이르기까지 전류밀도를 균일하게 조절할 수 있으며, 이에 따라 기판의 전면에 대하여 균일하게 도금 공정을 실행할 수 있어 기판 도금의 신뢰성을 향상시킬 수 있다.
상기 저항 조절 단계 시, 상기 기판의 저항값에 대응되도록 상기 가변저항의 저항 크기를 조절할 수 있다.
본 발명의 실시예에 따르면, 타겟부에 구비되는 복수 개의 타겟부재를 가변저항으로 연결함으로써 기판의 가장자리 영역으로부터 중앙 영역에 이르기까지 전류밀도를 균일하게 조절할 수 있으며, 이에 따라 기판의 전면에 대하여 균일하게 도금 공정을 실행할 수 있어 기판 도금의 신뢰성을 향상시킬 수 있다.
도 1은 종래의 일 실시예에 따른 기판 도금 장치의 전기적인 구조를 개략적으로 도시한 도면이다.
도 2는 도 1에 도시된 기판의 전류밀도 분포를 도시한 그래프이다.
도 3은 본 발명의 일 실시예에 따른 기판 도금 장치의 구성을 개략적으로 도시한 도면이다.
도 4는 도 3에 도시된 타겟부를 상부에서 바라본 도면이다.
도 5는 도 3의 전기적인 구조를 개략적으로 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 기판 도금 장치에서 기판의 전류밀도 분포를 도시한 그래프이다.
도 2는 도 1에 도시된 기판의 전류밀도 분포를 도시한 그래프이다.
도 3은 본 발명의 일 실시예에 따른 기판 도금 장치의 구성을 개략적으로 도시한 도면이다.
도 4는 도 3에 도시된 타겟부를 상부에서 바라본 도면이다.
도 5는 도 3의 전기적인 구조를 개략적으로 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 기판 도금 장치에서 기판의 전류밀도 분포를 도시한 그래프이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예에 따른 구성 및 적용에 관하여 상세히 설명한다. 이하의 설명은 특허 청구 가능한 본 발명의 여러 태양(aspects) 중 하나이며, 하기의 기술(description)은 본 발명에 대한 상세한 기술(detailed description)의 일부를 이룬다.
다만, 본 발명을 설명함에 있어서, 공지된 기능 혹은 구성에 관한 구체적인 설명은 본 발명의 요지를 명료하게 하기 위하여 생략하기로 한다.
한편, 이하에서는 기판을 실리콘 재질의 웨이퍼로 설명할 것이나 기판의 종류가 이에 한정되는 것은 아니며, 기판은 LCD, PDP와 같은 평판 디스플레이가 될 수 있음은 자명하다. 또한 기판의 형상 및 크기가 도면 또는 설명 내용에 한정되는 것은 아니며, 원형 및 사각형 등과 같은 다양한 형상 및 크기로 기판이 제작될 수 있음은 당연하다.
또한, 이하에서는, 타겟부로부터 발생되는 금속 이온이 구리 이온(Cu2 +)이라고 설명할 것이나 이에 한정되는 것은 아니며, 다른 종류의 금속 이온에 의해 기판에 대한 도금 공정이 진행될 수 있음은 당연하다.
도 3은 본 발명의 일 실시예에 따른 기판 도금 장치의 구성을 개략적으로 도시한 도면이고, 도 4는 도 3에 도시된 타겟부를 상부에서 바라본 도면이며, 도 5는 도 3의 전기적인 구조를 개략적으로 도시한 도면이고, 도 6은 본 발명의 일 실시예에 따른 기판 도금 장치에서 기판의 전류밀도 분포를 도시한 그래프이다.
도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 기판 도금 장치(100)는, 전해액(103)이 수용되는 프로세스 챔버(110)와, 프로세스 챔버(110)의 내측 하부에 배치되며 전압 인가부(160)로부터 양극 전압 인가 시 플러스(plus) 금속 이온, 즉 본 실시예의 구리 이온(Cu2 +)을 발생시키되 복수 개의 타겟부재(121, 123, 125, 127)를 구비하는 타겟부(120)와, 프로세스 챔버(110)의 내측 상부에 승강 가능하게 배치되며 전압 인가부(160)로부터 음극 전압 인가 시 전기 도금이 발생되는 기판(W)을 파지하는 척(135, chuck)을 포함한다.
또한, 본 실시예에 따른 기판 도금 장치(100)는, 도 3에 도시된 바와 같이, 타겟부(120)를 감싸도록 프로세스 챔버(110) 내에 마련되어 전해액(103) 상에서 구리 이온(Cu2 +)을 여과시키는 여과부(130)를 더 포함할 수 있다.
이러한 구성에 의해서, 기판(W)의 가장자리 영역(예를 들면, 도 5의 A 지점)으로부터 중앙 영역(예를 들면, 도 5의 B 지점)에 이르기까지 전류밀도를 균일하게 조절할 수 있으며, 이에 따라 기판(W)의 전면에 대하여 균일하게 도금 공정을 실행할 수 있어 기판(W) 도금의 신뢰성을 향상시킬 수 있다.
각각의 구성에 대해 설명하면, 먼저 본 실시예의 프로세스 챔버(110)는, 상호 착탈 가능하게 조립될 수 있는 이너 챔버(111, inner chamber) 및 아우터 챔버(115, outer chamber)를 구비할 수 있다. 본 실시예의 이너 챔버(111)에는, 도 3에 도시된 바와 같이, 전해액(103)이 상단부까지 채워지며, 하단부에는 타겟부(120) 및 그를 감싸는 여과부(130)가 장착된다.
이러한 이너 챔버(111)는 아우터 챔버(115)의 내측에 착탈 가능하게 결합되며, 이러한 결합 구조에 의해 외부 환경으로부터 보호받을 수 있다.
이와 같이, 본 실시예의 프로세스 챔버(110)는 상호 조립 및 분해가 용이한 이너 챔버(111) 및 아우터 챔버(115)를 구비하며, 이로 인해 제작이 용이하다는 장점이 있다. 다만, 프로세스 챔버(110)의 구조가 이에 한정되는 것은 아니며, 이너 챔버(111) 및 아우터 챔버(115)가 일체로 형성될 수 있음은 당연하다.
한편, 이너 챔버(111)의 내부에는, 도 3에 도시된 바와 같이, 양극(anode)을 형성하는 타겟부(120)가 마련된다. 타겟부(120)는 전해액(103)에 완전히 침지되며 전압 인가부(160)에 의해 양극 전압이 인가되는 경우, 산화 반응에 의해 플러스 금속 이온, 즉 본 실시예의 구리 이온(Cu2 +)을 발생시키는 부분이다.
본 실시예의 타겟부(120)는 종래와 달리 복수 개의 타겟부재(121, 123, 125, 127)를 구비하며, 복수 개의 타겟부재(121, 123, 125, 127)는 가변저항(140, 도 4 및 도 5 참조)에 의해 전기적으로 연결됨으로써 기판(W)의 도금 균일도를 향상시킬 수 있다. 이에 대해서는 자세히 후술하기로 한다.
한편, 타겟부(120)로부터 구리 이온(Cu2 +)이 발생되면, 발생된 구리 이온(Cu2 +)을 도금 대상물인 기판(W)으로 이동시켜야 한다. 이러한 역할은 전술한 바와 같이 이너 챔버(111) 내에서 일정선까지 수용되는 전해액(103)에 의해서 이루어진다. 따라서 전해액(103)은 구리 이온(Cu2 +)을 전도하기에 적합한 황산구리 용액으로 적용된다. 다만, 이에 한정되는 것은 아니며, 다른 종류의 전해액(103)이 적용될 수 있음은 물론이다.
여과부(130)는, 도 3에 도시된 바와 같이, 타겟부(120)를 감싸도록 이너 챔버(111)의 내측에 마련되어 전해액(103)을 통해 이동하는 구리 이온(Cu2 +)을 여과한다. 이러한 여과부(130)는 타겟부(120)의 상부에서 타겟부(120)와 실질적으로 평행하게 마련되며 1 내지 10 마이크로미터(μm)의 직경을 갖는 여과공(미도시)이 규칙적으로 관통 형성된 멤브레인 필터(membrane filter)로 마련될 수 있다.
따라서, 전해액(103) 상의 구리 이온(Cu2 +)을 제외한 물질, 예를 들면 기포 등이 기판(W)에 도달하는 것을 차단할 수 있다.
한편, 본 실시예의 기판 도금 장치(100)는 종래의 기판 도금 장치와는 달리 기판(W) 전면의 전류밀도를 균일하게 조절함으로써 기판(W)에 대한 도금 균일도를 향상시킬 수 있다. 이를 위해, 타겟부(120)는 전술한 바와 같이 복수 개의 타겟부재(121, 123, 125, 127)를 구비하며, 타겟부재(121, 123, 125, 127)는 인접한 타겟부재(121, 123, 125, 127)와 가변저항(140)에 의해 전기적으로 연결된다.
보다 구체적으로 설명하면, 본 실시예의 타겟부(120)에 구비되는 복수 개의 타겟부재(121, 123, 125, 127)는, 도4에 개략적으로 도시된 바와 같이, 중앙에 배치되는 작은 원판 형상의 제1 타겟부재(121)와, 제1 타겟부재(121)의 외측에 소정 간격 이격되어 배치되는 제2 타겟부재(123)와, 제2 타겟부재(123)의 외측에 소정 간격 이격되어 배치되는 제3 타겟부재(125)와, 제3 타겟부재(125)의 외측에 소정 간격 이격되어 배치되는 제4 타겟부재(127)를 구비할 수 있다. 다만, 이에 한정되는 것은 아니며, 타겟부(120)의 구조 및 형상은 제작 여건 등에 따라 다양하게 마련될 수 있음은 당연하다.
여기서, 제1 타겟부재(121)에 전압 인가부(160)의 양극 전압이 인가되며, 인가된 양극 전압은 가변저항(140)을 통해 제2 타겟부재(123), 제3 타겟부재(125) 및 제4 타겟부재(127)로 전달된다.
도 3을 참조하면, 각각의 타겟부재(121, 123, 125, 127)의 상면을 평면으로 도시하였으나, 실질적인 면적을 확대하기 위해 타겟부재(미도시)의 상면은 불규칙한 형상을 갖도록 마련될 수 있으며, 이에 따라 타겟부재에 양극 전압이 인가될 경우 많은 양의 구리 이온(Cu2 +)이 발생될 수 있다.
본 실시예의 가변저항(140)은, 도 4 및 도 5에 도시된 바와 같이, 인접한 타겟부재(121, 123, 125, 127)들에 직렬로 설치된다. 제1 타겟부재(121)와 제2 타겟부재(123)에 가변저항(140)이 직렬로 설치되고, 제2 타겟부재(123)와 제3 타겟부재(125)에 다른 가변저항(140)이 직렬로 설치되며, 또한 제3 타겟부재(125) 및 제4 타겟부재(127)에 또 다른 가변저항(140)이 직렬로 설치되는 것이다.
이러한 가변저항(140) 각각은 전압 인가부(160)로부터 인가되는 양극 전압의 크기에 따라 적절하게 조절이 가능하며, 이에 따라 기판(W)의 전면에 대한 전류밀도의 크기를 조절할 수 있다.
(여기서, 기판(W)의 가장자리 영역에서 저항은 Re>0, Rc=0, Ra=0, Rv>0이며, 기판(W)의 중앙 영역에서 저항은 Re>0, Rc>0, Ra=0, Rv=0임. Re는 전해액의 저항이고, Rc는 기판의 저항이며, Ra는 타겟부의 저항이고, Rv는 가변저항의 저항임)
상기 식 3 및 식 4를 참조하여 설명하면, 기판(W)의 가장자리 영역에 가해지는 전류(Iedge)는 이고, 기판(W)의 중앙 영역에 가해지는 전류(Icenter)는 인데, 여기서, 가변저항(140)의 저항값(Rv)을 기판(W)의 중앙 영역의 저항값(Rc)에 대응되도록 조절하면 기판(W)의 가장자리 영역에 가해지는 전류(Iedge) 및 기판(W)의 중앙 영역에 가해지는 전류(Icenter)는 실질적으로 동일해진다.
다시 말해, 가변저항(140)에 가해지는 양극 전압의 크기를 조절함으로써 가변저항(140)의 저항값(Rv)을 기판(W)의 중앙 영역의 저항값(Rc)에 대응되도록 조절할 수 있으며, 이로 인해 기판(W)의 전류밀도를 조절할 수 있는 것이다.
도 6의 그래프를 참조하면, 본 실시예의 경우, 가변저항(140)이 타겟부(120)의 타겟부재(121, 123, 125, 127)들을 연결함으로써 기판(W)의 가장자리 영역으로부터 기판(W)의 중앙 영역에 이르기까지 기판(W)의 전류밀도를 일정하게 유지할 수 있으며, 따라서 기판(W) 전면에 대한 기판(W) 도금 균일도를 향상시킬 수 있다.
한편, 이하에서는 전술한 구성을 갖는 기판 도금 장치(100)의 기판 도금 방법에 대해 설명하기로 한다.
본 발명의 일 실시예에 따른 기판 도금 장치(100)의 기판 도금 방법은, 기판(W)에 음극 전압을 인가하고 실질적으로 동시에 타겟부(120)에 양극 전압을 인가하는 전압 인가 단계와, 가변저항(140)의 저항값을 조절하여 기판(W)의 전류밀도를 균일하게 조절하는 저항 조절 단계를 포함한다.
전술한 바와 같이, 전압 인가 단계 시, 전압 인가부(160)로부터 음극(cathode)을 형성하는 기판(W) 및 양극(anode)을 형성하는 타겟부(120)에 각각의 전압을 인가한 후, 저항 조절 단계에서 기판(W)의 중앙 영역에서의 저항값에 대응되도록 타겟부에 구비되는 가변저항(140)의 저항 크기를 조절함으로써 기판(W)의 전면에 대한 전류밀도를 균일하게 조절할 수 있다.
이와 같이, 본 발명의 일 실시예에 의하면, 타겟부(120)에 구비되는 복수 개의 타겟부재(121, 123, 125, 127)를 가변저항(140)으로 연결함으로써 기판(W)의 가장자리 영역으로부터 중앙 영역에 이르기까지 전류밀도를 균일하게 조절할 수 있으며, 이에 따라 기판(W)의 전면에 대하여 균일하게 도금 공정을 실행할 수 있어 기판(W) 도금의 신뢰성을 향상시킬 수 있는 장점이 있다.
한편, 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형할 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명하다. 따라서 그러한 수정예 또는 변형예들은 본 발명의 특허청구범위에 속한다 하여야 할 것이다.
100 : 기판 도금 장치 103 : 전해액
110 : 프로세스 챔버 120 : 타겟부
121, 123, 125, 127 : 타겟부재
130 : 여과부 135 : 척
140 : 가변저항
110 : 프로세스 챔버 120 : 타겟부
121, 123, 125, 127 : 타겟부재
130 : 여과부 135 : 척
140 : 가변저항
Claims (6)
- 전해액이 수용되며, 내측 상부에는 전압 인가부로부터 음극 전압 인가 시 도금되는 기판을 파지하는 척이 승강 가능하게 배치되는 프로세스 챔버; 및
상기 프로세스 챔버의 내측 하부에 배치되며, 상기 전압 인가부로부터 양극 전압 인가 시 상기 기판을 도금시키기 위한 플러스 금속 이온을 발생시키는 타겟부;
를 포함하며,
상기 타겟부는 판면 방향으로 배치되는 복수 개의 타겟부재를 구비하며, 상기 복수 개의 타겟부재는 인접한 것끼리 가변저항에 의해 전기적으로 연결되는 기판 도금 장치.
- 제1항에 있어서,
상기 복수 개의 타겟부재는, 중앙에 배치되는 제1 타겟부재를 기준으로 반경 방향으로 배치되는 복수 개의 타겟부재이며,
상기 타겟부재는 인접한 다른 하나의 타겟부재와 상기 가변저항에 의해 전기적으로 직렬 연결되는 기판 도금 장치.
- 제2항에 있어서,
상기 전압 인가부는 상기 타겟부재에 양극 전압을 인가하기 위해, 상기 제1 타겟부재와 전기적으로 연결되는 기판 도금 장치.
- 제2항에 있어서,
상기 기판의 저항값에 대응되도록 상기 가변저항의 저항 크기를 조절하는 기판 도금 장치.
- 기판의 전기 도금을 위한 프로세스 챔버 내의 하부에 배치되어 플러스 금속 이온을 발생시키며, 인접한 것끼리 가변저항에 의해 전기적으로 직렬 연결되는 복수 개의 타겟부재를 갖는 타겟부를 포함하는 기판 도금 장치의 기판 도금 방법에 있어서,
상기 기판에 음극 전압을 인가하고 실질적으로 동시에 상기 타겟부에 양극 전압을 인가하는, 전압 인가 단계; 및
상기 가변저항의 저항값을 조절하여 상기 기판의 전류밀도를 균일하게 조절하는, 저항 조절 단계;
를 포함하는 기판 도금 방법.
- 제5항에 있어서,
상기 저항 조절 단계 시, 상기 기판의 저항값에 대응되도록 상기 가변저항의 저항 크기를 조절하는 기판 도금 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110033723A KR101290360B1 (ko) | 2011-04-12 | 2011-04-12 | 기판 도금 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110033723A KR101290360B1 (ko) | 2011-04-12 | 2011-04-12 | 기판 도금 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120116149A true KR20120116149A (ko) | 2012-10-22 |
KR101290360B1 KR101290360B1 (ko) | 2013-07-26 |
Family
ID=47284581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110033723A KR101290360B1 (ko) | 2011-04-12 | 2011-04-12 | 기판 도금 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101290360B1 (ko) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11293493A (ja) * | 1984-04-13 | 1999-10-26 | Sony Corp | 電解めっき装置 |
JP2001316887A (ja) | 2000-05-08 | 2001-11-16 | Tokyo Electron Ltd | メッキ処理装置 |
KR20100011854A (ko) * | 2008-07-25 | 2010-02-03 | 주식회사 케이씨텍 | 기판도금장치 |
KR20100050970A (ko) * | 2008-11-06 | 2010-05-14 | 주식회사 하이닉스반도체 | 전기도금 장치 및 이를 이용한 전기도금 방법 |
-
2011
- 2011-04-12 KR KR1020110033723A patent/KR101290360B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101290360B1 (ko) | 2013-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI580823B (zh) | 用於垂直流電金屬沉積於一基板上之裝置 | |
TW201710568A (zh) | 藉由使用具有隨空間而設計的電阻之離子電阻性離子可滲透性元件的金屬之電沉積設備及方法 | |
WO2006127320A2 (en) | Electroplating apparatus based on an array of anodes | |
US8496789B2 (en) | Electrochemical processor | |
JP2004190129A (ja) | 局所電流を制御して均一なめっき厚を実現するための方法および装置 | |
CN105714343A (zh) | 电化学处理器 | |
JP6392681B2 (ja) | アノードユニットおよび該アノードユニットを備えためっき装置 | |
CN102560586A (zh) | 电镀方法 | |
JP2007308783A (ja) | 電気めっき装置およびその方法 | |
JP6650072B2 (ja) | 基板に垂直電気金属成膜を行うための装置 | |
JP2013112842A (ja) | 電気めっき装置およびめっき方法 | |
TWI649458B (zh) | 電鍍設備 | |
US8012319B2 (en) | Multi-chambered metal electrodeposition system for semiconductor substrates | |
KR102010001B1 (ko) | Oled 화소 형성 마스크의 제조에 사용되는 전주도금 모판 | |
CN102534733A (zh) | 电镀装置以及电镀方法 | |
JP2007270313A (ja) | 電気めっき装置 | |
KR101290360B1 (ko) | 기판 도금 장치 | |
CN1718868A (zh) | 电解镀膜装置 | |
CN207159408U (zh) | 一种阳极板结构及铜电镀机台 | |
CN202509152U (zh) | 电镀用阳极组件和电镀装置 | |
US20050173241A1 (en) | Apparatus having plating solution container with current applying anodes | |
TW200839038A (en) | Device and method with improved plating film thickness uniformity | |
US20060102467A1 (en) | Current collimation for thin seed and direct plating | |
CN110777412B (zh) | 在基板上形成电镀结构的电镀装置及电镀方法 | |
KR101300966B1 (ko) | 기판도금장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160727 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170717 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20180717 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 7 |