CN110846698A - 待电镀的面板、使用其的电镀制作工艺及以其制造的晶片 - Google Patents

待电镀的面板、使用其的电镀制作工艺及以其制造的晶片 Download PDF

Info

Publication number
CN110846698A
CN110846698A CN201910184315.9A CN201910184315A CN110846698A CN 110846698 A CN110846698 A CN 110846698A CN 201910184315 A CN201910184315 A CN 201910184315A CN 110846698 A CN110846698 A CN 110846698A
Authority
CN
China
Prior art keywords
electroplated
pattern
panel
surrounding frame
frame pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910184315.9A
Other languages
English (en)
Other versions
CN110846698B (zh
Inventor
朱建勋
曾建洲
杨明桓
王泰瑞
钟育华
冯捷威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN110846698A publication Critical patent/CN110846698A/zh
Application granted granted Critical
Publication of CN110846698B publication Critical patent/CN110846698B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明公开一种待电镀的面板、使用其的电镀制作工艺及以其制造的芯片，其中该待电镀的面板包括一基板和一电场补偿结构。基板包括多个待电镀单元，该些待电镀单元分别包括一第一待电镀图案。电场补偿结构配置于基板上。电场补偿结构包括一第二待电镀图案，该第二待电镀图案环绕待电镀单元之中的至少一者。该些待电镀单元的第一待电镀图案的总面积与该电场补偿结构的第二待电镀图案的面积的比例落在1：0.07至1：0.3的范围中。

Description

待电镀的面板、使用其的电镀制作工艺及以其制造的晶片
技术领域
本发明涉及一种待电镀的面板、使用其的电镀制作工艺、及以其制造的芯片。
背景技术
半导体产品已与现代人的生活密不可分。为了降低成本等理由，存在着在越来越大的基板上制造半导体装置的趋势。举例来说，更大的晶片被用于芯片制造。现在甚至有以面板取代传统的晶片作为芯片制造的基板的提议。
电镀是一种常用于半导体产业的制作工艺。然而，随着基板的尺寸增加，电镀装置施加在基板各处的电场可能有所差异，而容易出现电镀层不均匀的情况，甚至导致电镀后基板翘曲(warpage)。为了解决这样的问题，目前常见的作法是对于电镀装置的改进。
发明内容
在本发明的实施例中，从待电镀的物品本身进行调整。即使不对于电镀装置进行改进，也可改善电镀层的均匀性。
在本发明的一方面，提供一种待电镀的面板。此种面板包括一基板和一电场补偿结构。基板包括多个待电镀单元，该些待电镀单元分别包括一第一待电镀图案。电场补偿结构配置于基板上。电场补偿结构包括一第二待电镀图案，该第二待电镀图案环绕待电镀单元之中的至少一者。该些待电镀单元的第一待电镀图案的总面积与该电场补偿结构的第二待电镀图案的面积的比例落在1：0.07至1：0.3的范围中。
在本发明的另一方面，提供一种电镀制作工艺。此种电镀制作工艺包括下列步骤。首先，提供一电镀装置，该电镀装置具有一阴极和一阳极。将根据实施例的一待电镀的面板固定至电镀装置的阴极。将一电镀材料固定在电镀装置的阳极。然后，使用电镀装置，在待电镀的面板的该些待电镀单元的该些第一待电镀图案和该电场补偿结构的该第二待电镀图案上以电镀材料形成一电镀层。
在本发明的又一方面，提供一种芯片。此种芯片包括一电路区和一虚置电路。电路区包括一电路。该电路包括一第一电镀层。虚置电路环绕电路区。虚置电路包括一第二电镀层。第一电镀层与第二电镀层由相同的材料形成。电路的面积与虚置电路的面积的比例落在1：0.07至1：0.3的范围中。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施方案和实施例，并配合所附的附图详细说明如下：
附图说明
图1为一例示性的待电镀的面板的俯视示意图；
图2A和图2B分别为图1的面板在区域A的俯视示意图和剖面示意图；
图3为另一例示性的待电镀的面板的俯视示意图；
图4为另一例示性的待电镀的面板的俯视示意图；
图5为另一例示性的待电镀的面板的俯视示意图；
图6为另一例示性的待电镀的面板的俯视示意图；
图7为另一例示性的待电镀的面板的俯视示意图；
图8为另一例示性的待电镀的面板的俯视示意图；
图9为另一例示性的待电镀的面板的俯视示意图；
图10为另一例示性的待电镀的面板的俯视示意图；
图11为另一例示性的待电镀的面板的俯视示意图；
图12为另一例示性的待电镀的面板的俯视示意图；
图13为另一例示性的待电镀的面板的俯视示意图；
图14为另一例示性的待电镀的面板的俯视示意图；
图15为另一例示性的待电镀的面板的俯视示意图；
图16为另一例示性的待电镀的面板的俯视示意图；
图17为另一例示性的待电镀的面板的俯视示意图；
图18为另一例示性的待电镀的面板的俯视示意图；
图19为另一例示性的待电镀的面板的俯视示意图；
图20为另一例示性的待电镀的面板的俯视示意图；
图21为另一例示性的待电镀的面板的俯视示意图；
图22为另一例示性的待电镀的面板的俯视示意图；
图23为另一例示性的待电镀的面板的俯视示意图；
图24为另一例示性的待电镀的面板的俯视示意图；
图25为一例示性的电镀制作工艺的流程图；
图26为一例示性的电镀装置的示意图；
图27A和图27B分别为一例示性的芯片的俯视示意图和剖面示意图。
符号说明
10：基板
20：待电镀单元
22：第一待电镀图案
24：导线图案
26：第一晶种层
30：电场补偿结构
36：第二晶种层
42：第一单元框架图案
44：第二单元框架图案
46：第三单元框架图案
48：第四单元框架图案
52、62、72、82：第一环绕框架图案
54、64、74、84：第二环绕框架图案
56、66、76、86：第三环绕框架图案
58、68、78：第四环绕框架图案
71：主干部分
73：梳状部分
75：连接部分
81：主干部分
83：梳状部分
85：连接部分
92、94：外围框架图案
100、200、300、400、500、600、700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300：面板
132、232、332、432、532、632、732、832、932、1320、1132、1232、1332、1432、1532、1632、1732、1832、1932、2320、2132、2232、2332：第二待电镀图案
3000：电镀制作工艺
3002、3004、3006、3008：步骤
3050：电镀装置
3052：阴极
3054：阳极
3056：电镀槽
3058：电镀液
3060：阴极夹具
3062：搅拌桨
3064：导流板
3068：泵
3070：温度控制器
3072：过滤器
4000：芯片
4002：电路区
4004：电路
4006：第一电镀层
4014：虚置电路
4016：第二电镀层
A：区域
M：电镀材料
P：面板
S：间距
W：线宽
具体实施方式
以下将配合所附附图对于本发明进行详细说明。可以明白的是，所附附图与其相关的说明只是用于解释和描述本发明，并非用于限制本发明的范围。举例来说，附图中的元件可能并未依照实际型态和比例加以绘示。此外可以预期的是，一实施例中的元件、条件和特征，能够被有利地纳入于另一实施例中，然而并未对此作进一步的列举。
本发明的一方面是关于一种待电镀的面板。请参照图1，其示出一例示性的待电镀的面板100。面板100包括一基板10和一电场补偿结构30。基板10包括多个待电镀单元20。该些待电镀单元20分别包括一第一待电镀图案22(示于图2A～图2B)。电场补偿结构30配置于基板10上。电场补偿结构30包括一第二待电镀图案132。第二待电镀图案132环绕待电镀单元20之中的至少一者。待电镀单元20的该些第一待电镀图案22的总面积与电场补偿结构30的该第二待电镀图案132的面积的比例落在1：0.07至1：0.3的范围中。
待电镀单元20例如为芯片单元或重分布(RDL)单元。该些芯片单元可例如但不限于应用在扇出型(fan out)封装结构。请配合参照图2A～图2B，其放大面板100在区域A的部分，其中图2A为俯视图，图2B为沿着图2A中B-B’线的剖面图。如图2A～图2B，根据一些实施例，第一待电镀图案22可包括用于形成导线的多个导线图案24。该些导线图案可具有一线宽W和一间距S。在一些实施例中，线宽W小于等于15μm(微米)，且间距S小于等于15μm。可以理解的是，第一待电镀图案22的配置(包括形状、排列、连接方式、和尺寸等等)并不限于在此所述的例子。在一些实施例中，待电镀单元20的该些第一待电镀图案22的总面积占基板10的面积的15％至65％。根据一些实施例，第一待电镀图案22可包括一第一晶种层26。在一些实施例中，第一晶种层26包括选自由铜、金、铝、镍、铬、和钛所组成的群组之中的至少一种元素。
请重新参照图1，面板100的第二待电镀图案132包括多个单元框架图案(如第一单元框架图案42、第二单元框架图案44、第三单元框架图案46及第四单元框架图案48)，该些单元框架图案分别环绕待电镀单元20之中的一者。第二待电镀图案132的单元框架图案的数目与待电镀单元20的数目相同。对于每个待电镀单元20都对应的设置单元框架图案。在电镀制作工艺中，电场可能是呈现从基板10的中心往边缘逐渐变强的趋势，将第二待电镀图案132分布在基板10的整体，有利于电镀制作工艺中的电场均匀化。此外，单元框架图案的线宽可从基板10的边缘往中心的方向减小。这特别有利于在电镀制作工艺中补偿边缘处较强的电场，而可稳定输出至待电镀单元20的电流量。具体来说，从基板10的边缘往中心，单元框架图案可包括多个第一单元框架图案42、多个第二单元框架图案44、多个第三单元框架图案46、和多个第四单元框架图案48。该些第一单元框架图案42、第二单元框架图案44、第三单元框架图案46、和第四单元框架图案48从基板10的边缘往中心分别沿着对应的待电镀单元20配置成圈(或线)。第一单元框架图案42、第二单元框架图案44、第三单元框架图案46、和第四单元框架图案48的线宽依序递减。由于第二待电镀图案132是与所有待电镀单元20对应设置的单元框架图案，一个待电镀单元20的第一待电镀图案22的面积与其对应的该单元框架图案的面积的比例也落在1：0.07至1：0.3的范围中。在一些实施例中，第二待电镀图案，例如所述单元框架图案，可进一步地具有往待电镀单元20延伸的部分。
请配合参照图2A～图2B，根据一些实施例，第二待电镀图案132可包括一第二晶种层36。在一些实施例中，第二晶种层36包括选自由铜、金、铝、镍、铬、和钛所组成的群组之中的至少一种元素。第一晶种层26和第二晶种层36的材料是依照后续电镀制作工艺中使用的电镀材料而定，二者可使用相同的材料，或者二者可使用包括该电镀材料的不同材料。举例来说，在电镀材料为铜的情况下，第一晶种层26和第二晶种层36的材料是可为钛铜合金(TiCu)。
请参照图3，其示出另一例示性的待电镀的面板200。面板200和面板100的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板200的第二待电镀图案232也包括多个单元框架图案(如第一单元框架图案42、第二单元框架图案44及第三单元框架图案46)。第二待电镀图案232的单元框架图案设置在大部分的待电镀单元20的周边，但未设置在位于基板10的中心区的待电镀单元20的周边。这样的配置依然有利于在电镀制作工艺中补偿边缘处较强的电场。具体来说，从基板10的边缘往中心，单元框架图案可包括多个第一单元框架图案42、多个第二单元框架图案44、和多个第三单元框架图案46。该些第一单元框架图案42、第二单元框架图案44、和第三单元框架图案46从基板10的边缘往中心分别沿着对应的待电镀单元20配置成圈。第一单元框架图案42、第二单元框架图案44、和第三单元框架图案46的线宽可依序递减。
请参照图4，其示出另一例示性的待电镀的面板300。面板300和面板100的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板300的第二待电镀图案332也包括多个单元框架图案(如第一单元框架图案42、第二单元框架图案44)。第二待电镀图案332的单元框架图案设置在靠近基板10的边缘处的待电镀单元20的周边。这样的配置依然有利于在电镀制作工艺中补偿边缘处较强的电场。具体来说，从基板10的边缘往中心，单元框架图案可包括多个第一单元框架图案42和多个第二单元框架图案44。该些第一单元框架图案42和第二单元框架图案44从基板10的边缘往中心分别沿着对应的待电镀单元20配置成圈。第一单元框架图案42和第二单元框架图案44的线宽可依序递减。
请参照图5，其示出另一例示性的待电镀的面板400。面板400和面板100的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板400的第二待电镀图案432也包括多个单元框架图案(如第一单元框架图案42)。第二待电镀图案432的单元框架图案只设置在最靠近基板10的边缘处的待电镀单元20的周边。这样的配置依然有利于在电镀制作工艺中补偿边缘处较强的电场。具体来说，单元框架图案可包括多个第一单元框架图案42，沿着最靠近基板10的边缘处的待电镀单元20配置成圈。
请参照图6，其示出另一例示性的待电镀的面板500。面板500和图1所示的面板100的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板500的第二待电镀图案532也包括多个单元框架图案(如第一单元框架图案42、第二单元框架图案44、第三单元框架图案46及第四单元框架图案48)。第二待电镀图案532的单元框架图案的数目与待电镀单元20的数目相同。对于每个待电镀单元20都对应的设置单元框架图案。单元框架图案的线宽可从基板10的边缘往中心的方向减小。具体来说，单元框架图案可包括类似于面板100的多个第一单元框架图案42、多个第二单元框架图案44、多个第三单元框架图案46、和多个第四单元框架图案48。第一单元框架图案42、第二单元框架图案44、第三单元框架图案46、和第四单元框架图案48的线宽依序递减。第二待电镀图案532还包括多个环绕框架图案，该些环绕框架图案分别环绕待电镀单元20之中的多个和该些单元框架图案之中的多个。第二待电镀图案532分布在基板10的整体，有利于电镀制作工艺中的电场均匀化。此外，环绕框架图案的线宽可从基板10的边缘往中心的方向减小。这特别有利于在电镀制作工艺中补偿边缘处较强的电场。具体来说，环绕框架图案可包括一第一环绕框架图案52、一第二环绕框架图案54、一第三环绕框架图案56、和一第四环绕框架图案58从基板10的边缘往中心配置。第一环绕框架图案52、第二环绕框架图案54、第三环绕框架图案56、和第四环绕框架图案58分别对应配置在第一单元框架图案42、第二单元框架图案44、第三单元框架图案46、和第四单元框架图案48的外侧。第一环绕框架图案52、第二环绕框架图案54、第三环绕框架图案56、和第四环绕框架图案58的线宽依序递减。
请参照图7，其示出另一例示性的待电镀的面板600。面板600和面板500的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板600的第二待电镀图案632也包括多个单元框架图案(如第一单元框架图案42、第二单元框架图案44及第三单元框架图案46)，和多个环绕框架图案(如第一环绕框架图案52、第二环绕框架图案54及第三环绕框架图案56)。第二待电镀图案632的单元框架图案和环绕框架图案设置在大部分的待电镀单元20的周边，但未设置在位于基板10的中心区的待电镀单元20的周边。这样的配置依然有利于在电镀制作工艺中补偿边缘处较强的电场。具体来说，从基板10的边缘往中心，单元框架图案可包括多个第一单元框架图案42、多个第二单元框架图案44、和多个第三单元框架图案46。该些第一单元框架图案42、第二单元框架图案44、和第三单元框架图案46从基板10的边缘往中心分别沿着对应的待电镀单元20配置成圈。第一单元框架图案42、第二单元框架图案44、和第三单元框架图案46的线宽依序递减。此外，从基板10的边缘往中心，环绕框架图案可包括一第一环绕框架图案52、一第二环绕框架图案54、和一第三环绕框架图案56。第一环绕框架图案52、第二环绕框架图案54、和第三环绕框架图案56分别对应配置在第一单元框架图案42、第二单元框架图案44、和第三单元框架图案46的外侧。第一环绕框架图案52、第二环绕框架图案54、和第三环绕框架图案56的线宽依序递减。
请参照图8，其示出另一例示性的待电镀的面板700。面板700和面板500的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板700的第二待电镀图案732也包括多个单元框架图案(如第一单元框架图案42、第二单元框架图案44)和多个环绕框架图案(如第一环绕框架图案52、第二环绕框架图案54)。第二待电镀图案732的单元框架图案和环绕框架图案设置在靠近基板10的边缘处的待电镀单元20的周边。这样的配置依然有利于在电镀制作工艺中补偿边缘处较强的电场。具体来说，从基板10的边缘往中心，单元框架图案可包括多个第一单元框架图案42和多个第二单元框架图案44。该些第一单元框架图案42和第二单元框架图案44、从基板10的边缘往中心分别沿着对应的待电镀单元20配置成圈。第一单元框架图案42和第二单元框架图案44的线宽依序递减。此外，从基板10的边缘往中心，环绕框架图案可包括一第一环绕框架图案52和一第二环绕框架图案54。第一环绕框架图案52和第二环绕框架图案54分别对应配置在第一单元框架图案42和第二单元框架图案44的外侧。第一环绕框架图案52和第二环绕框架图案54的线宽依序递减。
请参照图9，其示出另一例示性的待电镀的面板800。面板800和面板500的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板800的第二待电镀图案832包括多个单元框架图案42和一环绕框架图案52。第二待电镀图案732的单元框架图案和环绕框架图案只设置在最靠近基板10的边缘处的待电镀单元20的周边。这样的配置依然有利于在电镀制作工艺中补偿边缘处较强的电场。具体来说，单元框架图案可包括多个第一单元框架图案42，沿着最靠近基板10的边缘处的待电镀单元20配置成圈。此外，环绕框架图案可包括一第一环绕框架图案52，对应配置在第一单元框架图案42的外侧。
请参照图10，其示出另一例示性的待电镀的面板900。面板900和图6所示的面板500的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板900的第二待电镀图案932未包括单元框架图案，但包括多个环绕框架图案(如第一环绕框架图案52、第二环绕框架图案54、第三环绕框架图案56及第四环绕框架图案58)，该些环绕框架图案分别环绕待电镀单元20之中的多个。第二待电镀图案932分布在基板10的整体，有利于电镀制作工艺中的电场均匀化。此外，环绕框架图案的线宽可从基板10的边缘往中心的方向减小。这特别有利于在电镀制作工艺中补偿边缘处较强的电场。具体来说，环绕框架图案可包括类似于面板500的一第一环绕框架图案52、一第二环绕框架图案54、一第三环绕框架图案56、和一第四环绕框架图案58。第一环绕框架图案52、第二环绕框架图案54、第三环绕框架图案56、和第四环绕框架图案58的线宽依序递减。
请参照图11，其示出另一例示性的待电镀的面板1000。面板1000和面板900的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板1000的第二待电镀图案1032包括多个环绕框架图案(如第一环绕框架图案52、第二环绕框架图案54及第三环绕框架图案56)。第二待电镀图案1032的环绕框架图案设置在大部分的待电镀单元20的周边，但未设置在位于基板10的中心区的待电镀单元20的周边。这样的配置依然有利于在电镀制作工艺中补偿边缘处较强的电场。具体来说，从基板10的边缘往中心，环绕框架图案可包括一第一环绕框架图案52、一第二环绕框架图案54、和一第三环绕框架图案56。第一环绕框架图案52、第二环绕框架图案54、和第三环绕框架图案56的线宽依序递减。
请参照图12，其示出另一例示性的待电镀的面板1100。面板1100和面板900的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板1100的第二待电镀图案1132包括多个环绕框架图案(如第一环绕框架图案52、第二环绕框架图案54)。第二待电镀图案1132的环绕框架图案设置在靠近基板10的边缘处的待电镀单元20的周边。这样的配置依然有利于在电镀制作工艺中补偿边缘处较强的电场。具体来说，从基板10的边缘往中心，环绕框架图案可包括一第一环绕框架图案52和一第二环绕框架图案54。第一环绕框架图案52和第二环绕框架图案54的线宽依序递减。可以理解的是，在另一些实施例中，也可只设置最外侧的第一环绕框架图案52。
请参照图13，其示出另一例示性的待电镀的面板1200。面板1200和图10所示的面板900的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板1200的第二待电镀图案1232也包括多个环绕框架图案(如第一环绕框架图案62、第二环绕框架图案64、第三环绕框架图案66及第四环绕框架图案68)，该些环绕框架图案分别环绕待电镀单元20之中的多个。第二待电镀图案1232分布在基板10的整体，有利于电镀制作工艺中的电场均匀化。在面板900的第二待电镀图案932中，每一个环绕框架图案(如第一环绕框架图案52、第二环绕框架图案54、第三环绕框架图案56及第四环绕框架图案58)本身都具有一致的线宽。相对于此，面板1200的第二待电镀图案1232的每一个环绕框架图案(如第一环绕框架图案62、第二环绕框架图案64、第三环绕框架图案66及第四环绕框架图案68)在沿着基板10长边方向的线宽大于该环绕框架图案在沿着基板10的短边方向的线宽。从而，可对应在基板10的长边处和短边处不同强度的电场作出补偿。此外，环绕框架图案的线宽可从基板10的边缘往中心的方向减小。这特别有利于在电镀制作工艺中补偿边缘处较强的电场。具体来说，环绕框架图案可包括一第一环绕框架图案62、一第二环绕框架图案64、一第三环绕框架图案66、和一第四环绕框架图案68。第一环绕框架图案62、第二环绕框架图案64、第三环绕框架图案66、和第四环绕框架图案68各自在长边方向具有一较大的线宽并在短边方向具有一较小的线宽，在此长边方向和短边方向既是基板10的长边方向和短边方向也是该些环绕框架图案的长边方向和短边方向。第一环绕框架图案62、第二环绕框架图案64、第三环绕框架图案66、和第四环绕框架图案68的线宽依序递减。
请参照图14，其示出另一例示性的待电镀的面板1300。面板1300和面板1200的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板1300的第二待电镀图案1332也包括多个环绕框架图案(如第一环绕框架图案62、第二环绕框架图案64及第三环绕框架图案66)，该些环绕框架图案分别环绕待电镀单元20之中的多个。第二待电镀图案1332的环绕框架图案设置在大部分的待电镀单元20的周边，但未设置在位于基板10的中心区的待电镀单元20的周边。这样的配置依然有利于在电镀制作工艺中补偿边缘处较强的电场。每一个环绕框架图案(如第一环绕框架图案62、第二环绕框架图案64及第三环绕框架图案66)在沿着基板10长边方向的线宽大于该环绕框架图案在沿着基板10的短边方向的线宽。从而，可对应在基板10的长边处和短边处不同强度的电场作出补偿。环绕框架图案的线宽可从基板10的边缘往中心的方向减小。这特别有利于在电镀制作工艺中补偿边缘处较强的电场。具体来说，环绕框架图案可包括一第一环绕框架图案62、一第二环绕框架图案64、和一第三环绕框架图案66。第一环绕框架图案62、第二环绕框架图案64、和第三环绕框架图案66各自在长边方向具有一较大的线宽并在短边方向具有一较小的线宽。第一环绕框架图案62、第二环绕框架图案64、和第三环绕框架图案66的线宽依序递减。
请参照图15，其示出另一例示性的待电镀的面板1400。面板1400和面板1200的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板1400的第二待电镀图案1432也包括多个环绕框架图案(如第一环绕框架图案62、第二环绕框架图案64)，该些环绕框架图案分别环绕待电镀单元20之中的多个。第二待电镀图案1432的环绕框架图案设置在靠近基板10的边缘处的待电镀单元20的周边。这样的配置依然有利于在电镀制作工艺中补偿边缘处较强的电场。每一个环绕框架图案(如第一环绕框架图案62、第一环绕框架图案64)在沿着基板10长边方向的线宽大于该环绕框架图案在沿着基板10的短边方向的线宽。从而，可对应在基板10的长边处和短边处不同强度的电场作出补偿。环绕框架图案的线宽可从基板10的边缘往中心的方向减小。这特别有利于在电镀制作工艺中补偿边缘处较强的电场。具体来说，环绕框架图案可包括一第一环绕框架图案62和一第二环绕框架图案64。第一环绕框架图案62和第二环绕框架图案64各自在长边方向具有一较大的线宽并在短边方向具有一较小的线宽。第一环绕框架图案62和第二环绕框架图案64的线宽依序递减。可以理解的是，在另一些实施例中，也可只设置最外侧的第一环绕框架图案62。
请参照图16，其示出另一例示性的待电镀的面板1500。面板1500和图10所示的面板900的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板1500的第二待电镀图案1532包括多个环绕框架图案(如第一环绕框架图案72、第二环绕框架图案74、第三环绕框架图案76及第四环绕框架图案78)，该些环绕框架图案分别环绕待电镀单元20之中的多个。第二待电镀图案1532分布在基板10的整体，也有利于电镀制作工艺中的电场均匀化。第二待电镀图案1532的环绕框架图案包括一主干部分71和多个梳状部分73，该些梳状部分73从主干部分71往基板10的中心延伸。从而，相较于面板900的第二待电镀图案932，面板1500的第二待电镀图案1532更有利于电镀制作工艺中的电场均匀化。此外，环绕框架图案的线宽可从基板10的边缘往中心的方向减小。这特别有利于在电镀制作工艺中补偿边缘处较强的电场。具体来说，环绕框架图案可包括一第一环绕框架图案72、一第二环绕框架图案74、一第三环绕框架图案76、和一第四环绕框架图案78从基板10的边缘往中心配置，其中任一前者的梳状部分73可连接至其对应后者的主干部分71。第一环绕框架图案72、第二环绕框架图案74、第三环绕框架图案76、和第四环绕框架图案78的线宽依序递减。
请参照图17，其示出另一例示性的待电镀的面板1600。面板1600和面板1500的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板1600的第二待电镀图案1632包括多个环绕框架图案(如第一环绕框架图案72、第二环绕框架图案74及第四环绕框架图案76)，该些环绕框架图案分别环绕待电镀单元20之中的多个。第二待电镀图案1632的环绕框架图案设置在大部分的待电镀单元20的周边，但未设置在位于基板10的中心区的待电镀单元20的周边。这样的配置依然有利于在电镀制作工艺中补偿边缘处较强的电场。第二待电镀图案1632的至少一环绕框架图案更包括多个连接部分75，连接部分75连接梳状部分73。环绕框架图案的线宽可从基板10的边缘往中心的方向减小。这特别有利于在电镀制作工艺中补偿边缘处较强的电场。具体来说，环绕框架图案可包括一第一环绕框架图案72、一第二环绕框架图案74、和一第三环绕框架图案76从基板10的边缘往中心配置，其中任一前者的梳状部分73可连接至其对应后者的主干部分71。第一环绕框架图案72和第二环绕框架图案74分别只包括主干部分71和梳状部分73，而第三环绕框架图案76除了主干部分71和梳状部分73之外还包括连接部分75。第一环绕框架图案72、第二环绕框架图案74、和第三环绕框架图案76的线宽依序递减。
请参照图18，其示出另一例示性的待电镀的面板1700。面板1700和面板1500的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板1700的第二待电镀图案1732包括多个环绕框架图案(如第一环绕框架图案72、第二环绕框架图案74)，该些环绕框架图案分别环绕待电镀单元20之中的多个。第二待电镀图案1732的环绕框架图案设置在靠近基板10的边缘处的待电镀单元20的周边。这样的配置依然有利于在电镀制作工艺中补偿边缘处较强的电场。第二待电镀图案1732的至少一环绕框架图案更包括多个连接部分75，连接部分75连接梳状部分73。环绕框架图案的线宽可从基板10的边缘往中心的方向减小。这特别有利于在电镀制作工艺中补偿边缘处较强的电场。具体来说，环绕框架图案可包括一第一环绕框架图案72和一第二环绕框架图案74从基板10的边缘往中心配置，其前者的梳状部分73可连接至其后者的主干部分71。第一环绕框架图案72只包括主干部分71和梳状部分73，而第二环绕框架图案74除了主干部分71和梳状部分73之外还包括连接部分75。第一环绕框架图案72和第二环绕框架图案74的线宽依序递减。
请参照图19，其示出另一例示性的待电镀的面板1800。面板1800和面板1500的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板1800的第二待电镀图案1832包括一环绕框架图案72，该环绕框架图案环绕待电镀单元20之中的多个。第二待电镀图案1832的环绕框架图案只设置在最靠近基板10的边缘处的待电镀单元20的周边。这样的配置依然有利于在电镀制作工艺中补偿边缘处较强的电场。具体来说，环绕框架图案可包括一第一环绕框架图案72。第一环绕框架图案72除了主干部分71和梳状部分73之外还包括连接部分75。
请参照图20，其示出另一例示性的待电镀的面板1900。面板1900和图17所示的面板1600的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板1900的第二待电镀图案1932也包括多个环绕框架图案(如第一环绕框架图案82、第二环绕框架图案84及第三环绕框架图案86)，该些环绕框架图案分别环绕待电镀单元20之中的多个。第二待电镀图案1932的环绕框架图案设置在大部分的待电镀单元20的周边，但未设置在位于基板10的中心区的待电镀单元20的周边。这样的配置依然有利于在电镀制作工艺中补偿边缘处较强的电场。在面板1600的第二待电镀图案1632中，每一个环绕框架图案(如第一环绕框架图案72、第二环绕框架图案74及第三环绕框架图案76)本身都具有一致的线宽。相对于此，面板1900的第二待电镀图案1932的每一个环绕框架图案(如第一环绕框架图案82、第二环绕框架图案84及第三环绕框架图案86)在沿着基板10长边方向的线宽大于该环绕框架图案在沿着基板10的短边方向的线宽。从而，可对应在基板10的长边处和短边处不同强度的电场作出补偿。此外，环绕框架图案的线宽可从基板10的边缘往中心的方向减小。这特别有利于在电镀制作工艺中补偿边缘处较强的电场。具体来说，环绕框架图案可包括一第一环绕框架图案82、一第二环绕框架图案84、和一第三环绕框架图案86。第一环绕框架图案82、第二环绕框架图案84、和第三环绕框架图案86各自在长边方向具有一较大的线宽并在短边方向具有一较小的线宽，在此长边方向和短边方向既是基板10的长边方向和短边方向也是该些环绕框架图案的长边方向和短边方向。亦即，对于各个环绕框架图案来说，主干部分81(和连接部分85)的线宽大于梳状部分83的线宽。此外，如果该环绕框架图案包括连接部分85，例如第二待电镀图案1932的第三环绕框架图案86，主干部分81的线宽可大于连接部分85的线宽。第一环绕框架图案82、第二环绕框架图案84、和第三环绕框架图案86的线宽依序递减。
请参照图21，其示出另一例示性的待电镀的面板2000。面板2000和面板1900的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板2000的第二待电镀图案2032也包括多个环绕框架图案(如第一环绕框架图案82、第二环绕框架图案84)，该些环绕框架图案分别环绕待电镀单元20之中的多个。第二待电镀图案2032的环绕框架图案设置在靠近基板10的边缘处的待电镀单元20的周边。这样的配置依然有利于在电镀制作工艺中补偿边缘处较强的电场。面板2000的第二待电镀图案2032的每一个环绕框架图案(如第一环绕框架图案82、第二环绕框架图案84)在沿着基板10长边方向的线宽大于该环绕框架图案在沿着基板10的短边方向的线宽。从而，可对应在基板10的长边处和短边处不同强度的电场作出补偿。此外，环绕框架图案的线宽可从基板10的边缘往中心的方向减小。这特别有利于在电镀制作工艺中补偿边缘处较强的电场。具体来说，环绕框架图案可包括一第一环绕框架图案82和一第二环绕框架图案84。第一环绕框架图案82和第二环绕框架图案84各自在长边方向具有一较大的线宽并在短边方向具有一较小的线宽。第一环绕框架图案82和第二环绕框架图案84的线宽依序递减。
请参照图22，其示出另一例示性的待电镀的面板2100。面板2100和面板1900的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板2100的第二待电镀图案2132包括一环绕框架图案(如第一环绕框架图案82)，该环绕框架图案环绕待电镀单元20之中的多个。第二待电镀图案2132的环绕框架图案只设置在最靠近基板10的边缘处的待电镀单元20的周边。这样的配置依然有利于在电镀制作工艺中补偿边缘处较强的电场。面板2100的第二待电镀图案2132的环绕框架图案(如第一环绕框架图案82)在沿着基板10长边方向的线宽大于该环绕框架图案在沿着基板10的短边方向的线宽。从而，可对应在基板10的长边处和短边处不同强度的电场作出补偿。具体来说，环绕框架图案可包括一第一环绕框架图案82。第一环绕框架图案82在长边方向具有一较大的线宽并在短边方向具有一较小的线宽。
请参照图23，其示出另一例示性的待电镀的面板2200。面板2200和第一图所示的面板100的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板2200的第二待电镀图案2232包括一外围框架图案92，该外围框架图案92沿着基板10的边缘配置并环绕所有的待电镀单元20。这有利于在电镀制作工艺中补偿边缘处较强的电场。在面板2200中，待电镀单元20的该些第一待电镀图案22的总面积与电场补偿结构30的外围框架图案92的面积的比例落在1：0.07至1：0.3的范围中。而当外围框架图案92与前述任一实施例中记载的第二待电镀图案结合使用时，待电镀单元20的该些第一待电镀图案22的总面积与电场补偿结构30的外围框架图案92和其他构成第二待电镀图案的部分的总面积的比例落在1：0.07至1：0.3的范围中。
请参照图24，其示出另一例示性的待电镀的面板2300。面板2300和面板2200的差异在于第二待电镀图案的配置，其他相似之处便不再赘述。
面板2300的第二待电镀图案2332包括一外围框架图案94，该外围框架图案94沿着基板10的边缘配置并环绕所有的待电镀单元20。这有利于在电镀制作工艺中补偿边缘处较强的电场。在面板2200的第二待电镀图案2232中，外围框架图案92本身具有一致的线宽。相对于此，面板2300的第二待电镀图案2332的外围框架图案94在沿着基板10长边方向的线宽大于该外围框架图案94在沿着基板10的短边方向的线宽。从而，可对应在基板10的长边处和短边处不同强度的电场作出补偿。这种线宽的差异例如可藉由加宽外围框架图案94在长边方向的线宽和/或缩窄外围框架图案94在短边方向的线宽来达成。
至此已提供根据本发明的待电镀的面板的各种实施例。可以理解的是，上述实施例提供的第二待电镀图案可结合使用以产生另外的电场补偿结构的实施例。举例来说，外围框架图案可与单元框架图案和/或环绕框架图案配合使用，设置在该些图案的外围。
本发明的另一方面是关于一种电镀制作工艺。请参照图25，其示出一例示性的电镀制作工艺3000的流程。
首先，在步骤3002，提供一电镀装置，该电镀装置具有一阴极和一阳极。请配合参照图26，其示出一例示性的电镀装置3050。电镀装置3050包括一阴极3052和一阳极3054。根据一些实施例，电镀装置3050可具有一电镀槽3056，使用时在其中具有电镀液3058，阴极3052和阳极3054配置在电镀槽3056中并浸入电镀液3058中。此外，电镀装置3050更可选择性地包括阴极夹具3060、搅拌桨3062、导流板3064、泵3068、温度控制器3070、和过滤器3072之中的至少一者，其中阴极夹具3060用于固定待电镀物品和传递输出电力至待电镀物品，导流板3064配置于阴极3052和阳极3054之间并用于导引电镀液的流场方向，导流板3064例如呈中空方型盘状。
在步骤3004，将根据实施例的一待电镀的面板P固定至电镀装置3050的阴极3052，特别是可固定至阴极3052的阴极夹具3060。待电镀的面板P例如为前述面板100～2300之中的任一者。在步骤3006，将一电镀材料M固定在电镀装置3050的阳极3054。在一些实施例中，电镀材料M可选自由铜、金、铝、镍、铬、和钛所组成的群组。可以理解的是，步骤3004和步骤3006的顺序可调换。
接着，在步骤3008，使用电镀装置3050，在该待电镀的面板P的待电镀单元20的该些第一待电镀图案22和电场补偿结构30的该第二待电镀图案132～2332上以电镀材料形成一电镀层。根据一些实施例，电镀层的厚度例如约为2μm～200μm。此外，电镀层可具有小于等于15μm的一线宽和小于等于15μm的一间距。
可以理解的是，在电镀制作工艺3000之前和/或之后，可进行其他常见的半导体制作工艺。举例来说，在电镀制作工艺3000之前，可能已进行数个制作工艺而在基板10上形成其他元件或其他层等等。再举例来说，在电镀制作工艺3000之后，可能再形成其他元件或其他层等等，并进行切割，以例如形成芯片。
由是，本发明的又一方面是关于一种芯片。请参照图27A和图27B，其分别为一例示性的芯片4000的俯视示意图和剖面示意图，其中图27B为沿着图27A中B-B’线的剖面图。为了说明方便，以从面板100制造而成的芯片4000为例。芯片4000包括一电路区4002和一虚置电路4014。电路区4002包括一电路4004。根据一些实施例，电路4004可具有小于等于15μm的一线宽和小于等于15μm的一间距。该电路4004包括一第一电镀层4006。虚置电路4014环绕电路区4002。虚置电路4014包括一第二电镀层4016。因为由相同的制作工艺电镀而成，第一电镀层4006与第二电镀层4016由相同的材料形成。第一电镀层4006与第二电镀层4016的厚度例如约为2μm～200μm。由于从面板切割形成芯片时，切割基本上是沿着切割道的中央进行，因此虚置电路4014将部分或完全地保留在芯片4000上。从而，电路4004的面积与虚置电路4014的面积的比例也落在1：0.07至1：0.3的范围中。
根据一些实施例，第一待电镀图案22和第二待电镀图案132可分别包括第一晶种层26和第二晶种层36。因此，如图27B所示，电路4004可包括一第一晶种层26，第一电镀层4006形成于第一晶种层26上。类似地，虚置电路4014可包括一第二晶种层36，第二电镀层4016形成于第二晶种层36上。在一些实施例中，第一电镀层4014与第二电镀层4016由选自由铜、金、铝、镍、铬、和钛所组成的群组之中的一元素形成，第一晶种层26和第二晶种层36包括形成第一电镀层4014与第二电镀层4016的该元素。
至此已配合附图对于本发明的待电镀的面板、使用其的电镀制作工艺、及以其制造的芯片的各种概略性的实施例进行叙述。以下将列举更具体的实施例的实验结果，以提供对于本发明的待电镀的面板对于电镀效果的改善更进一步的了解。
[比较例1]
使用具有用于电路的待电镀图案(第一待电镀图案)但不包括电场补偿结构(第二待电镀图案)的一第2.5代面板。用于电路的待电镀图案的总面积占基板的面积的15％至65％。使用类似于图26所示的电镀装置(来自嵩展科技股份有限公司Song Jaan,Electroplating System)以3ASD的电流密度对其镀铜。电镀铜层的预定厚度为2.4μm。之后，使用表面轮廓仪(K osaka ET-4000)在面板的左上区、左中区、左下区、中上区、中心区、中下区、右上区、右中区、和右下区分别以90度及180度的测量角度进行水平和垂直测量，水平测量的结果列于表1，垂直测量的结果列于表2，并在表1和表2中以LH、LC、LL、CH、CC、CL、RH、RC、RL分别表示从这九个区得到的厚度测量结果。
[比较例2]
使用具有用于电路的待电镀图案(第一待电镀图案)但不包括电场补偿结构(第二待电镀图案)的另一第2.5代面板。用于电路的待电镀图案的总面积占基板的面积的15％至65％。以相同于比较例1的方式进行测量并将结果列于表1和表2。
[比较例3]
使用具有用于电路的待电镀图案(第一待电镀图案)且包括电场补偿结构(第二待电镀图案)的一第2.5代面板，其中电场补偿结构的待电镀图案只沿着基板的二长边配置而非如图24所示的沿着四边的环绕型态。用于电路的待电镀图案的总面积占基板的面积的15％至65％，且用于电路的待电镀图案的总面积与电场补偿结构的待电镀图案的面积的比例落在1：0.07至1：0.3的范围中。以相同于比较例1的方式进行测量并将结果列于表1和表2。
[实施例1]
使用具有用于电路的待电镀图案(第一待电镀图案)且包括电场补偿结构(第二待电镀图案)的一第2.5代面板，其中电场补偿结构的待电镀图案系如图24所示的沿着四边的环绕型态。用于电路的待电镀图案的总面积占基板的面积的15％至65％，且用于电路的待电镀图案的总面积与电场补偿结构的待电镀图案的面积的比例落在1：0.07至1：0.3的范围中。以相同于比较例1的方式进行测量并将结果列于表1和表2。
[结果讨论]
表1-水平测量
Figure BDA0001992330130000191
Figure BDA0001992330130000201
表2-垂直测量
比较例1 比较例2 比较例3 实施例1
LH厚度(μm) 6.25 5.547 4.94 2.0542
LC厚度(μm) 2.43 2.1253 1.81 1.9891
LL厚度(μm) 2.94 2.4509 2.11 2.0602
CH厚度(μm) 5.00 4.4163 4.9 2.7291
CC厚度(μm) 1.99 1.5866 1.97 2.6207
CL厚度(μm) 2.14 1.628 2.03 2.8594
RH厚度(μm) 5.39 4.8011 5.1 2.0306
RC厚度(μm) 2.06 1.7938 2.03 1.9358
RL厚度(μm) 2.24 1.7109 2.02 2.001
平均厚度(μm) 3.382 2.896 2.99 2.08
厚度均匀性(％) 48.3 44.5 52.4 92.76
如表1和表2所示，在完全未设置电场补偿结构的情况下，在第2.5代面板上形成的预定厚度为2.4μm的电镀铜层，可能出现厚度超过3.4μm的部分，甚至有厚度超过6μm的部分。相对于此，设置电场补偿结构有利于提高厚度均匀性。在设置根据实施例的外围补偿结构的情况下，甚至可将厚度均匀性提高到90％以上。
此外，关于在不同电路架构下有无电场补偿结构所造成的影响，比较例4及比较例5系使用具有不同电路架构的待电镀图案(第一待电镀图案)且未设置电场补偿结构的第2.5代面板，而实施例2至实施例4是使用具有不同电路架构的待电镀图案(第一待电镀图案)且设置有电场补偿结构(第二待电镀图案)的第2.5代面板，其中电场补偿结构的待电镀图案系如图23所示的沿着四边的环绕型态。在比较例4、比较例5、及实施例2至实施例4中，用于电路的待电镀图案的总面积占基板的面积的15％至65％。而在实施例2至实施例4，用于电路的待电镀图案的总面积与电场补偿结构的待电镀图案的面积的比例落在1：0.07至1：0.3的范围中。电镀铜层的预定厚度为3.3μm，其他则采用相同于比较例1的方式进行镀铜及水平测量，实验结果列于下表3。
表3-水平测量结果
比较例4 比较例5 实施例2 实施例3 实施例4
LH厚度(μm) 7.329 7.0566 3.3922 3.2856 3.4869
LC厚度(μm) 5.7306 5.7069 3.185 3.2382 3.5875
LL厚度(μm) 7.1691 7.1336 3.5165 3.552 3.6171
CH厚度(μm) 3.9605 3.9309 3.2678 3.3744 3.5461
CC厚度(μm) 2.7469 4.0789 3.3448 3.3685 3.4277
CL厚度(μm) 3.6763 3.6586 3.3803 3.4573 3.2323
RH厚度(μm) 4.4933 4.4578 3.2797 3.3685 3.5106
RC厚度(μm) 3.1554 3.1139 3.1376 3.2086 3.2264
RL厚度(μm) 3.9723 4.0078 3.2442 3.2915 3.3566
平均厚度(μm) 4.69 4.79 3.31 3.35 3.44
厚度均匀性(％) 54.52 60.77 94.31 94.92 94.7
如表3所示，在第2.5代面板上形成预定厚度为3.3μm的电镀铜层而于面板的九个区LH、LC、LL、CH、CC、CL、RH、RC、和RL所测量到的厚度结果可知，在未设置电场补偿结构的情况下，对于具有不同电路架构的比较例4及比较例5而言，电镀铜层的平均厚度都超过4.6μm，甚至在面板的左上区(LH)及左下区(LL)测量到厚度都超过7μm。相较下，从实施例2至实施例4的上述实验数据，可证实在不同电路架构下设置电场补偿结构，电镀铜层的平均厚度都能达成预定厚度的期待，且都能有效提升面板的薄膜厚度均匀性，甚至可将厚度均匀性提高到94％以上。
综上所述，使用根据实施例的具有电场补偿结构的面板进行电镀，可稳定在电镀时输出至整体基板的电流，强化和稳定在大面积基板上的电场输出分布，从而解决在电镀时电场于大面积基板各处分布不均的问题。因此，可改善电镀层(包括具有不同线路尺寸及触点的情况)的厚度均匀性，并减少电镀层内部结构中的缺陷如孔洞等的形成。在此，大面积面板和基板可意指第2.5代面板或更大世代的面板及应用在其的基板。在一些实施例中，可应用在第2.5代面板(370mm×470mm)～第5代面板(1100mm×1300mm)。当然，也可应用在更大世代的面板。此外，虽然在此以矩形的基板和面板为例，但可以理解的是，如本发明的电场补偿结构也可应用在其他形状的基板，例如晶片。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作各种的更动与润饰。因此，本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (19)

1.一种待电镀的面板，其特征在于，包括：
基板，包括多个待电镀单元，该些待电镀单元分别包括第一待电镀图案；以及
电场补偿结构，配置于该基板上，该电场补偿结构包括第二待电镀图案，该第二待电镀图案环绕该些待电镀单元之中的至少一者；
其中该些待电镀单元的该些第一待电镀图案的总面积与该电场补偿结构的该第二待电镀图案的面积的比例落在1：0.07至1：0.3的范围中。
2.如权利要求1所述的待电镀的面板，其中该第二待电镀图案包括多个单元框架图案，该些单元框架图案分别环绕该些待电镀单元之中的一者。
3.如权利要求2所述的待电镀的面板，其中该些单元框架图案的线宽从该基板的边缘往中心的方向减小。
4.如权利要求2所述的待电镀的面板，其中该些单元框架图案的数目与该些待电镀单元的数目相同。
5.如权利要求2所述的待电镀的面板，其中该第二待电镀图案包括至少一环绕框架图案，该至少一环绕框架图案分别环绕该些待电镀单元之中的多个和该些单元框架图案之中的多个。
6.如权利要求5所述的待电镀的面板，其中该至少一环绕框架图案的数目为多个，且该些环绕框架图案的线宽从该基板的边缘往中心的方向减小。
7.如权利要求1所述的待电镀的面板，其中该第二待电镀图案包括至少一环绕框架图案，该至少一环绕框架图案分别环绕该些待电镀单元之中的多个。
8.如权利要求7所述的待电镀的面板，其中该至少一环绕框架图案的数目为多个，且该些环绕框架图案的线宽从该基板的边缘往中心的方向减小。
9.如权利要求7所述的待电镀的面板，其中该至少一环绕框架图案在沿着该基板的长边方向的线宽大于该至少一环绕框架图案在沿着该基板的短边方向的线宽。
10.如权利要求7所述的待电镀的面板，其中该至少一环绕框架图案包括主干部分和多个梳状部分，该些梳状部分从该主干部分往该基板的中心延伸。
11.如权利要求10所述的待电镀的面板，其中该至少一环绕框架图案还包括多个连接部分，该些连接部分连接该些梳状部分。
12.如权利要求10所述的待电镀的面板，其中该至少一环绕框架图案在沿着该基板的长边方向的线宽大于该至少一环绕框架图案在沿着该基板的短边方向的线宽。
13.如权利要求1所述的待电镀的面板，其中该第二待电镀图案包括外围框架图案，该外围框架图案沿着该基板的边缘配置并环绕所有的该些待电镀单元。
14.如权利要求13所述的待电镀的面板，其中该外围框架图案在沿着该基板的长边方向的线宽大于该外围框架图案在沿着该基板的短边方向的线宽。
15.如权利要求1所述的待电镀的面板，其中该些待电镀单元的该些第一待电镀图案的总面积占该基板的面积的15％至65％。
16.如权利要求1所述的待电镀的面板，其中该第一待电镀图案包括第一晶种层，该第二待电镀图案包括第二晶种层，该第一晶种层和该第二晶种层包括选自由铜、金、铝、镍、铬、和钛所组成的群组之中的至少一种元素。
17.一种电镀制作工艺，包括：
提供电镀装置，该电镀装置具有阴极和阳极；
将如权利要求1～16任一所述的待电镀的面板固定至该电镀装置的该阴极；
将电镀材料固定在该电镀装置的该阳极；以及
使用该电镀装置，在该待电镀的面板的该些待电镀单元的该些第一待电镀图案和该电场补偿结构的该第二待电镀图案上以该电镀材料形成电镀层。
18.一种芯片，其特征在于，包括：
电路区，包括电路，该电路包括第一电镀层；以及
虚置电路，环绕该电路区，该虚置电路包括第二电镀层，其中该第一电镀层与该第二电镀层由相同的材料形成；
其中该电路的面积与该虚置电路的面积的比例落在1：0.07至1：0.3的范围中。
19.如权利要求18所述的芯片，其中该电路包括第一晶种层，该第一电镀层形成于该第一晶种层上，其中该虚置电路包括第二晶种层，该第二电镀层形成于该第二晶种层上，且其中该第一电镀层与该第二电镀层由选自由铜、金、铝、镍、铬、和钛所组成的群组之中的一元素形成，该第一晶种层和该第二晶种层包括形成该第一电镀层与该第二电镀层的该元素。
CN201910184315.9A 2018-08-21 2019-03-12 待电镀的面板、使用其的电镀制作工艺及以其制造的晶片 Active CN110846698B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862720252P 2018-08-21 2018-08-21
US62/720,252 2018-08-21
TW107146846A TWI700401B (zh) 2018-08-21 2018-12-24 待電鍍的面板、使用其之電鍍製程、及以其製造之晶片
TW107146846 2018-12-24

Publications (2)

Publication Number Publication Date
CN110846698A true CN110846698A (zh) 2020-02-28
CN110846698B CN110846698B (zh) 2021-08-24

Family

ID=69586890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910184315.9A Active CN110846698B (zh) 2018-08-21 2019-03-12 待电镀的面板、使用其的电镀制作工艺及以其制造的晶片

Country Status (3)

Country Link
US (1) US10941498B2 (zh)
CN (1) CN110846698B (zh)
TW (1) TWI700401B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746231B (zh) 2020-10-27 2021-11-11 財團法人工業技術研究院 重布線結構及其形成方法
TWI819353B (zh) * 2021-08-13 2023-10-21 顏振益 扇出型面板級封裝電鍍之電極遮板構造

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551931A (zh) * 2000-12-21 2004-12-01 ������Ŧ˹�ɷݹ�˾ 用于控制电镀层厚度均匀性的方法和装置
CN1714177A (zh) * 2002-10-22 2005-12-28 应用材料有限公司 由接触环造型控制的电镀均匀性
CN102605397A (zh) * 2011-01-20 2012-07-25 富葵精密组件(深圳)有限公司 电镀系统及电镀方法
CN104388994A (zh) * 2014-10-09 2015-03-04 中国电子科技集团公司第五十五研究所 减小电镀层图形失真的方法
TW201544634A (zh) * 2014-05-16 2015-12-01 Acm Res Shanghai Inc 電鍍或電拋光矽片的裝置及方法
CN105821457A (zh) * 2015-01-22 2016-08-03 朗姆研究公司 使用远程电流动态控制电镀均匀性的装置和方法
CN107208299A (zh) * 2015-01-27 2017-09-26 应用材料公司 具有适用于凹槽的接触环密封件及窃流电极的电镀设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US542973A (en) 1895-07-16 James wood carver
US5242562A (en) 1992-05-27 1993-09-07 Gould Inc. Method and apparatus for forming printed circuits
WO2000003074A1 (fr) 1998-07-10 2000-01-20 Ebara Corporation Dispositif de placage
US6297155B1 (en) * 1999-05-03 2001-10-02 Motorola Inc. Method for forming a copper layer over a semiconductor wafer
US7803257B2 (en) 2004-10-22 2010-09-28 Taiwan Semiconductor Manufacturing Company Current-leveling electroplating/electropolishing electrode
DE102007026635B4 (de) 2007-06-06 2010-07-29 Atotech Deutschland Gmbh Vorrichtung zum nasschemischen Behandeln von Ware, Verwendung eines Strömungsorgans, Verfahren zum Einbauen eines Strömungsorgans in die Vorrichtung sowie Verfahren zur Herstellung einer nasschemisch behandelten Ware
US8585875B2 (en) 2011-09-23 2013-11-19 Applied Materials, Inc. Substrate plating apparatus with multi-channel field programmable gate array
US9833802B2 (en) * 2014-06-27 2017-12-05 Pulse Finland Oy Methods and apparatus for conductive element deposition and formation
US10364505B2 (en) 2016-05-24 2019-07-30 Lam Research Corporation Dynamic modulation of cross flow manifold during elecroplating

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551931A (zh) * 2000-12-21 2004-12-01 ������Ŧ˹�ɷݹ�˾ 用于控制电镀层厚度均匀性的方法和装置
CN1714177A (zh) * 2002-10-22 2005-12-28 应用材料有限公司 由接触环造型控制的电镀均匀性
CN102605397A (zh) * 2011-01-20 2012-07-25 富葵精密组件(深圳)有限公司 电镀系统及电镀方法
TW201544634A (zh) * 2014-05-16 2015-12-01 Acm Res Shanghai Inc 電鍍或電拋光矽片的裝置及方法
CN104388994A (zh) * 2014-10-09 2015-03-04 中国电子科技集团公司第五十五研究所 减小电镀层图形失真的方法
CN105821457A (zh) * 2015-01-22 2016-08-03 朗姆研究公司 使用远程电流动态控制电镀均匀性的装置和方法
CN107208299A (zh) * 2015-01-27 2017-09-26 应用材料公司 具有适用于凹槽的接触环密封件及窃流电极的电镀设备
US20170335484A1 (en) * 2015-01-27 2017-11-23 Applied Materials, Inc. Electroplating apparatus with current crowding adapted contact ring seal and thief electrode

Also Published As

Publication number Publication date
US10941498B2 (en) 2021-03-09
TWI700401B (zh) 2020-08-01
TW202009331A (zh) 2020-03-01
CN110846698B (zh) 2021-08-24
US20200063282A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
KR101613406B1 (ko) 기판상의 수직방향 갈바닉 금속 성막을 위한 디바이스
CN110846698B (zh) 待电镀的面板、使用其的电镀制作工艺及以其制造的晶片
US20040226826A1 (en) Method and apparatus for controlling local current to achieve uniform plating thickness
US11527505B2 (en) Uniform electrochemical plating of metal onto arrays of pillars having different lateral densities and related technology
TWI781275B (zh) 電鍍裝置
US11268207B2 (en) Regulation plate, anode holder, and substrate holder
US10497659B2 (en) Double plated conductive pillar package substrate
US11066755B2 (en) Plating apparatus and plating method
JP2004225129A (ja) めっき方法及びめっき装置
KR102515885B1 (ko) 전기 도금 장치에 있어서의 급전점의 배치의 결정 방법 및 직사각형의 기판을 도금하기 위한 전기 도금 장치
TWI740000B (zh) 鍍覆裝置及鍍覆槽構造的決定方法
US20030155231A1 (en) Field adjusting apparatus for an electroplating bath
KR20110028029A (ko) 전해 도금장치
US10982348B2 (en) Plating apparatus
CN108617103B (zh) 拼板结构
JP2004047788A (ja) 半導体装置の製造方法および半導体製造装置
KR101861702B1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
CN112410850A (zh) 电镀腔的镀液扩散挡板
US11686008B2 (en) Electroplating apparatus and electroplating method
JP7285389B1 (ja) めっき装置、および、めっき方法
TWI844948B (zh) 電鍍系統及電鍍一基板的方法
JP7114009B1 (ja) めっき装置、及びめっき方法
CN209957920U (zh) 一种用于电镀的阳极挡板
US20230120741A1 (en) Electroplating apparatus and electroplating method
TW202403121A (zh) 鍍覆裝置及鍍覆方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant