TWI746231B - 重布線結構及其形成方法 - Google Patents

重布線結構及其形成方法 Download PDF

Info

Publication number
TWI746231B
TWI746231B TW109137313A TW109137313A TWI746231B TW I746231 B TWI746231 B TW I746231B TW 109137313 A TW109137313 A TW 109137313A TW 109137313 A TW109137313 A TW 109137313A TW I746231 B TWI746231 B TW I746231B
Authority
TW
Taiwan
Prior art keywords
layer
compensation circuit
circuit layer
rewiring
forming
Prior art date
Application number
TW109137313A
Other languages
English (en)
Other versions
TW202218096A (zh
Inventor
郭書瑋
楊鎮在
鄭惟元
朱建勳
鄭少斐
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW109137313A priority Critical patent/TWI746231B/zh
Priority to CN202110016793.6A priority patent/CN114496909A/zh
Priority to US17/159,012 priority patent/US11646259B2/en
Application granted granted Critical
Publication of TWI746231B publication Critical patent/TWI746231B/zh
Publication of TW202218096A publication Critical patent/TW202218096A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種重布線結構的形成方法，包括：在基板上形成彼此電性絕緣的第一重布線層與第一補償線路層，所述第一補償線路層環繞在所述第一重布線層的周圍；在所述第一重布線層與所述第一補償線路層上形成第一介電層；以及在所述第一介電層上形成彼此電性絕緣的第二重布線層與第二補償線路層，所述第二補償線路層環繞在所述第二重布線層的周圍，所述第二補償線路層與所述第一補償線路層連接，且所述第二重布線層與所述第一重布線層連接。

Description

重布線結構及其形成方法
本發明實施例是有關於一種封裝及其形成方法，且是有關於一種重布線結構及其形成方法。
重布線層（Redistribution Layer，RDL）是封裝的關鍵部分。重布線層的導體層通常是藉由電鍍的方式形成。然而，當晶圓或基板尺寸增加時，中央區域與邊緣區域的導體層常有厚度不均的問題。
本發明的實施例提供一種重布線層及其形成方法，其可以改善大面積的鍍層厚度不均的問題。
本發明實施例提供一種重布線結構的形成方法，包括：在基板上形成彼此電性絕緣的第一重布線層與第一補償線路層，所述第一補償線路層環繞在所述第一重布線層的周圍；在所述第一重布線層與所述第一補償線路層上形成第一介電層；以及在所述第一介電層上形成彼此電性絕緣的第二重布線層與第二補償線路層，所述第二補償線路層環繞在所述第二重布線層的周圍，所述第二補償線路層與所述第一補償線路層連接，所述第二重布線層與所述第一重布線層連接。
本發明的實施例提出一種重布線結構，包括：第一重布線層與第一補償線路層，彼此電性絕緣，其中所述第一補償線路層環繞在所述第一重布線層的周圍；第一介電層，設置在所述第一重布線層與所述第一補償線路層上；以及第二重布線層與第二補償線路層，彼此電性絕緣，設置在所述第一介電層上，其中所述第二補償線路層環繞在所述第二重布線層的周圍，且所述第二補償線路層與所述第一補償線路層連接，所述第二重布線層與所述第一重布線層連接。
基於上述，本發明的實施例藉由補償線路層的設置可以解決大面積鍍層厚度分布不均的問題。
本發明的實施例提出一種重布線結構RDLS的形成方法，包括：提供樣品100。樣品100包括基板10。基板10可以是方形暫時性基板，例如是玻璃，如圖1A、圖1C、圖1D與圖1E所示。基板10也可以是晶圓，如圖1B所示。基板10包括多個封裝單元P。多個封裝單元P又可稱為待電鍍單元。
請參照圖1A、圖1E與圖2A，每一個封裝單元P包括區域R1與區域R2。區域R2在區域R1旁。在一些實施例中，區域R1例如是晶片區（die region）；區域R2例如是切割道區。在另一些實施例中，區域R1例如是晶片區；區域R2例如鄰近切割道區的晶片區，且未延伸到切割道區。在又一些實施例中，區域R1例如是晶片區；區域R2例如是鄰近切割道區的晶片區且延伸到切割道區。接著，在基板10上形成介電層PM0。介電層PM0可以是聚合物，例如是聚亞醯胺（PI）。介電層PM0的形成方法例如是旋轉塗佈法。
其後，參照圖1A、圖1E、圖2A與圖2B，在介電層PM0上形成第一層結構T1。第一層結構T1包括重布線層RDL1、補償線路層COL1與介電層PM1。為清楚起見圖1A、圖1B繪示出補償線路層COL1，而未示出重布線層RDL1與介電層PM1。第一層結構T1的形成方法如下所述。
參照圖2A，在介電層PM0上形成晶種層SD1。晶種層SD1為連續層，自區域R1延伸至R2。晶種層SD1可以是單層或是多層，例如是鈦/銅層。晶種層SD1的形成方法例如是濺鍍法。接著，在晶種層SD1上形成圖案化的罩幕層PR1。圖案化的罩幕層PR1例如是圖案化的光阻層。圖案化的罩幕層PR1具有開口O11與開口O12。開口O11裸露出區域R1上的晶種層SD1。開口O12裸露出區域R2上的晶種層SD1。其後，在開口O11與開口O12之中的晶種層SD1上分別形成導體層CL1。導體層CL1的材料例如是銅或是銅鋁合金。導體層CL1的形成方法例如是電鍍法。
參照圖2B，移除圖案化的罩幕層PR1。之後，移除未被導體層CL1覆蓋的晶種層SD1，以同時在區域R1中形成重布線層RDL1，並在區域R2形成補償線路層COL1。然後，再於重布線層RDL1與補償線路層COL1上形成介電層PM1。介電層PM1的材料以及形成方法可以與介電層PM0相同或相異。
重布線層RDL1為功能性線路層，其包括多個走線t1。這些走線t1的長度、形狀彼此相異。補償線路層COL1為非功能性線路層。補償線路層COL1為連續結構，其位於重布線層RDL1的周圍。在本發明的實施例中，補償線路層COL1與重布線層RDL1彼此電性絕緣。補償線路層COL1例如是包括多個彼此交錯的補償線路所組成的連續的網狀結構，如圖1A、圖1B、圖1C、圖1D與圖1E所示。網狀結構可以是封閉的，如圖1A、圖1B、圖1D與圖1E所示。網狀結構也可以是非封閉的，如圖1C所示。
在圖1A、圖1D與圖1E中，補償線路層COL1呈網狀結構，且每一個網格的大小或是形狀相同，也就是說，補償線路層COL1具有規則的圖案。規則的圖案是指具有多個重覆的單元的圖案。每一個封裝單元P的重布線層RDL1（未示出）則位於每一個網狀結構的網格內。然而，本發明實施例不限於此。網狀結構的每一個網格的大小或是形狀並不限於相同，網狀結構的每一個網格的大小、形狀也可以相異（如圖1C所示）。此外，在每一區域R2中可以具有單一個補償線路（如圖1A與圖2B所示）。在每一區域R2中也可以具有多個補償線路（如圖1C所示）。在一些實施例中，每一區域R2中均具有單一個補償線路，使得每一個封裝單元P的重布線層RDL1周圍被補償線路層COL1的網格環繞（如圖1A、圖1E所示）。然而，本發明的實施例不限於此，在其他實施例中，也可以是多個區域R2才具有單一個補償線路，使得多個區域R1的多個重布線層RDL1周圍被一個補償線路層COL1的網格環繞（如圖1D所示）。
之後，參照圖2C至圖2E，在形成介電層PM1之後，在介電層PM1上形成第二層結構T2。第二層結構T2包括重布線層RDL2、補償線路層COL2與介電層PM2。第二層結構T2的形成方法如下所述。
參照圖2C，將介電層PM1圖案化，以在介電層PM1中形成通孔開口VO21、VO22。在區域R1中，介電層PM1覆蓋大部分的重布線層RDL1的導體層CL1的頂表面；通孔開口VO21裸露出少部分的重布線層RDL1的導體層CL1的頂表面。在區域R2中，介電層PM1覆蓋少部分的或未覆蓋補償線路層COL1的導體層CL1的頂表面；通孔開口VO22裸露出大部分或全部的補償線路層COL1的導體層CL1的頂表面。通孔開口VO21裸露出的重布線層RDL1的導體層CL1的頂表面的面積與所有的重布線層RDL1的導體層CL1的頂表面的面積的比例為R21。通孔開口VO22裸露出的補償線路層COL1的導體層CL1的頂表面的面積與所有的補償線路層COL1的導體層CL1的頂表面的面積的比例為R22。比例R22大於比例R21。比例R21例如是1%至49%。比例R22例如是50%至100%。
接著，參照圖2D，在介電層PM1上以及通孔開口VO21與通孔開口VO22之中形成晶種層SD2。晶種層SD2為連續層，自區域R1延伸至R2。晶種層SD2可以是單層或是多層，例如是鈦/銅層。通孔開口VO22底面的晶種層SD2的形狀可以與區域R2中導體層CL1的形狀完全相同、部分相同或完全不同。通孔開口VO22底面的晶種層SD2與下方的導體層CL1可以完全重疊或部分重疊。通孔開口VO22底面的晶種層SD2可以是連續層或是非連續層。通孔開口VO22底面的晶種層SD2可以是具有單一寬度、多個寬度或漸變的寬度。
圖3A至圖3F是以區域R2中的補償線路層COL1的導體層CL1為網狀結構來說明位於通孔開口VO22底面的各種的晶種層SD2的結構，但本發明的實施例不限於此。
請參照圖2C、圖2D、圖3A至圖3F，通孔開口VO22底面的晶種層SD2可以將補償線路層COL1的導體層CL1完全覆蓋（如圖3A所示）或部分覆蓋（如圖3B、3C、3D、3E、3F所示）。通孔開口VO22底面的晶種層SD2的形狀可以與補償線路層COL1的導體層CL1的形狀完全相同（如圖3A所示）、相似（如圖3B所示）、部分相似（如圖3C、3E所示）或完全不同（如圖3D、3F所示）。
通孔開口VO22底面的晶種層SD2的寬度可以與補償線路層COL1的導體層CL1的寬度完全相同（如圖3A、3F所示）、部分相同部分相異（如圖3E所示）或完全不同（如圖3B、3C、3D所示）。通孔開口VO22底面的晶種層SD2可以是連續層（如圖3A、3B、3D、3E、3F所示）或是非連續層（如圖3C所示）。
通孔開口VO22底面的晶種層SD2可以是具有單一寬度（如圖3A、3B、3C、3F所示）、多個寬度（如圖3E所示）或漸變的寬度（如圖3D所示）。在圖3D中，通孔開口VO22底面的晶種層SD2的寬度從中心向周圍漸進減少，但不限於此。在圖3E中，通孔開口VO22底面的晶種層SD2的寬度從中心向周圍梯度減少，但不限於此。通孔開口VO22底面的晶種層SD2的寬度也可以從中心向周圍梯度增加。通孔開口VO22底面的晶種層SD2的寬度也可以從中心向周圍漸進增加。通孔開口VO22底面的晶種層SD2的形狀以及其與下方的導體層CL1的重疊的情形不限於以上所述者。
接著，參照圖2D，在晶種層SD2形成之後，在晶種層SD2上形成圖案化的罩幕層PR2。圖案化的罩幕層PR2例如是圖案化的光阻層。圖案化的罩幕層PR2具有開口O21與開口O22。開口O21裸露出區域R1上的晶種層SD2。開口O22裸露出區域R2上的晶種層SD2。之後，在開口O21與開口O22之中的晶種層SD2上分別形成導體層CL2。導體層CL2的材料例如是銅或是銅鋁合金。導體層CL2的形成方法例如是電鍍法。
在形成導體層CL2的過程中，可以透過晶種層SD2與下方的補償線路層COL1電性連接。由於補償線路層COL1的厚度大於晶種層SD2的厚度，且其阻值低於晶種層SD2的阻值，因此，可以改善或避免因為中央區域距離電極夾具較遠以及晶種層具有較大的電阻而產生較大的壓降。換言之，藉由補償線路層COL1可減少電鍍過程中在樣品的中央區域與邊緣區域的壓差，進而減少形成在中央區域的導體層CL2與形成在邊緣區域的導體層CL2的厚度差異性。
參照圖2E，移除圖案化的罩幕層PR2。之後，移除未被導體層CL2覆蓋的晶種層SD2，以同時在區域R1形成重布線層RDL2，並在區域R2形成補償線路層COL2。然後，再於介電層PM1、重布線層RDL2與補償線路層COL2上形成介電層PM2。
重布線層RDL2為功能性線路層，其包括多個走線t2與多個通孔v2。這些走線t2的長度或形狀彼此相異。多個通孔v2經由通孔v2與下方的重布線層RDL1的走線t1連接。補償線路層COL2為非功能性線路層。補償線路層COL2為連續結構(例如連續網狀結構)或非連續結構(例如非連續網狀結構)，其位於重布線層RDL2的周圍，且與重布線層RDL2以及重布線層RDL1電性絕緣。補償線路層COL2的底面與補償線路層COL1的頂面接觸且重疊的比例大於重布線層RDL2的底面與重布線層RDL1的頂面接觸且重疊的比例。在一些實施例中，補償線路層COL2的底面與補償線路層COL1的頂面接觸且重疊的比例為50%至100%。
之後，參照圖2F至圖2I，在介電層PM2上形成與重布線層RDL2電性連接的接墊CP。接墊CP的形成方法如下所述。
參照圖2F，將介電層PM2圖案化，以在介電層PM2中形成通孔開口VO31、VO32。在區域R1中，介電層PM2覆蓋大部分的重布線層RDL2的導體層CL2頂表面；通孔開口VO31裸露出少部分的重布線層RDL2的導體層CL2的頂表面。在區域R2中，介電層PM2覆蓋少部分的或未覆蓋補償線路層COL2的導體層CL2的頂表面；通孔開口VO32裸露出大部分或全部的補償線路層COL2的導體層CL2的頂表面。通孔開口VO31裸露出的重布線層RDL2的導體層CL2的頂表面的面積與所有的重布線層RDL2的導體層CL2的頂表面的面積的比例為R31。通孔開口VO32裸露出的補償線路層COL2的導體層CL2的頂表面的面積與所有的補償線路層COL2的導體層CL2的頂表面的面積的比例為R32。比例R32大於比例R31。比例R31例如是1%至49%。比例R32例如是50%至100%。
接著，參照圖2G，在介電層PM2上以及通孔開口VO31與通孔開口VO32之中形成晶種層SD3。晶種層SD3為連續層，自區域R1延伸至R2。晶種層SD3可以是單層或是多層，例如是鈦/銅層。通孔開口VO32底面的晶種層SD3的形狀可以與區域R2中導體層CL2的形狀完全相同、部分相同或完全不同。通孔開口VO32底面的晶種層SD3與下方的導體層CL2可以完全重疊或部分重疊。通孔開口VO32底面的晶種層SD3可以是連續層或是非連續層。通孔開口VO32底面的晶種層SD3可以是具有單一寬度、多個寬度或漸變的寬度。
接著，參照圖2H，在晶種層SD3形成之後，在晶種層SD3上形成圖案化的罩幕層PR3。圖案化的罩幕層PR3例如是圖案化的光阻層。圖案化的罩幕層PR3具有開口O31。開口O31裸露出區域R1上的晶種層SD3。區域R2上的晶種層SD3被圖案化的罩幕層PR3覆蓋而未裸露出來。
之後，在開口O31的晶種層SD3上形成導體層CL3。導體層CL3的材料例如是銅或是銅鋁合金。導體層CL3的形成方法例如是電鍍法。在形成導體層CL3的過程中，可以透過晶種層SD3以及補償線路層COL2與下方的補償線路層COL1連接。由於補償線路層COL2與補償線路層COL1的厚度大於晶種層SD3的厚度，且其阻值低於晶種層SD3的阻值，因此，可以減少樣品的中央區域與邊緣區域的壓差，進而減少形成在中央區域的導體層CL3與形成在邊緣區域的導體層CL3的厚度差異性。
參照圖2I，移除圖案化的罩幕層PR3。之後，移除未被導體層CL3覆蓋的晶種層SD3，以在區域R1形成接墊CP，並且使得區域R2中的通孔開口VO32裸露出補償線路層COL2的導體層CL2。在一些實施例中，接墊CP可以是凸出於介電層PM2的頂面，而未覆蓋介電層PM2的頂面，其又可稱之為凸塊（Bump），如圖2I所示。在另一些實施例中，接墊CP可以是凸出於介電層PM2的頂面，且覆蓋介電層PM2的頂面，其又可稱之為球下金屬層（UBM），如圖2I’所示。
請參照圖1A與圖2B，在本發明的實施例中，補償線路層COL1與重布線層RDL1具有大致相同的厚度。補償線路層COL2與重布線層RDL2具有大致相同的厚度。補償線路層COL1、COL2的阻值與其線寬及厚度成反比。當補償線路層COL1、COL2的線寬與厚度愈大時，補償線路層COL1、COL2的阻值愈低。此外，補償線路層COL1、COL2的線寬與補償線路層COL1、COL2的寬度佔比有關。為簡要起見，以下以補償線路層COL1為例來說明補償線路層COL1的寬度佔比O cc。
參照圖1A與2B，補償線路層COL1的線寬W與補償線路層COL1的寬度佔比O cc成正比。當寬度佔比O cc愈大時，則表示補償線路層COL1的線寬W愈大，補償線路層COL1的阻值R愈低。當寬度佔比O cc愈小時，則表示補償線路層COL1的線寬W愈小，補償線路層COL1的阻值R愈大。在樣品為具有長邊與短邊的一些實施例中，，補償線路層COL1的寬度佔比O cc為補償線路層COL1的長邊的所有數量N的補償線路的寬度W的和除以樣品的長邊的長度L。在一些實施例中，補償線路層COL1的長邊的所有補償線路具有相同的寬度W，則寬度佔比O cc可定義如下： O cc= W x N / L 其中 W為補償線路層COL1的長邊的每一補償線路的寬度； N為補償線路層COL1的補償線路的數目；以及 L為樣品的長邊的長度。
電鍍形成的導體層CL2的厚度的分布的均勻度與其下方的補償線路層COL1的參數有關。補償線路層COL1的參數包括補償線路層COL1的導體層CL1的厚度t以及寬度佔比O cc。補償線路層COL1的導體層CL1的厚度t愈大，則在電鍍導體層CL2時在樣品的中央區域與邊緣區域的反應電流差愈小，壓差也愈小，因此在樣品的中央區域與邊緣區域形成的導體層CL2的厚度差異也就愈小。補償線路層COL1的寬度佔比O cc愈大，則在電鍍導體層CL2時在樣品的中央區域與邊緣區域的反應電流差愈小，壓差也愈小，在樣品的中央區域與邊緣區域形成的導體層CL2的厚度差異也就愈小。換言之，厚度t以及寬度佔比O cc的乘積愈大，則在電鍍導體層CL2時在樣品的中央區域與邊緣區域的反應電流差以及壓差將會愈小，因而在樣品的中央區域與邊緣區域形成的導體層CL2的厚度差異愈小。在一些實施例中，補償線路層COL1的寬度佔比O cc為0.1至5%，厚度t為1至20μm，補償線路層COL1的厚度t與寬度佔比O cc的乘積為介於0.001至1μm之間。在另一些實施例中，補償線路層COL1的厚度t與寬度佔比O cc的乘積為介於0.005至0.5μm之間。在又一些實施例中，補償線路層COL1的厚度t與寬度佔比O cc的乘積為介於0.08~0.16μm之間。
再者，導體層CL2的厚度的分布的均勻度還與系統參數有關。系統參數包括晶種層SD2的阻值、樣品的尺寸以及施加的電流。晶種層SD2的阻值愈大，則在電鍍導體層CL2時在樣品的中央區域與邊緣區域的壓降差異愈大，在樣品的中央區域與邊緣區域形成的導體層CL2的厚度差異愈大。樣品的尺寸愈大，則在電鍍導體層CL2時在樣品的中央區域與邊緣區域的壓降差異愈大，在樣品的中央區域與邊緣區域形成的導體層CL2的厚度差異愈大。施加的電流愈大，則在中央區域與邊緣區域的壓降差異愈大，在中央區域與邊緣區域形成的導體層CL2的厚度差異愈大。此外，鍍液導電率愈大，則在電鍍導體層CL2時在樣品的中央區域與邊緣區域的壓降差異愈小，在樣品的中央區域與邊緣區域形成的導體層CL2的厚度差異愈小。在一些實施例中，晶種層SD2的阻值在0.1至10Ω/□之間。樣品的尺寸在300 mm至1300 mm之間。施加的電流為5至10安培。
導體層CL2的厚度的分布的均勻度還與鍍液的參數有關。鍍液導電率愈高，則在電鍍導體層CL2時，在樣品的中央區域與邊緣區域的壓降差異愈小，在樣品的中央區域與邊緣區域形成的導體層CL2的厚度差異也就愈小。鍍液導電率例如是在20至50 S/m之間。
本發明實施例之補償線路層COL1的導體層CL1的厚度t以及補償線路層COL1的寬度佔比O cc可以依據圖4的流程圖來形成。
參照圖4，步驟S10，提供各種參數。步驟S10可以包括提供電鍍系統參數，步驟S11。電鍍系統參數包括陰/陽電極距離、陰極樣品尺寸、晶種層的阻值以及施加電流（ASD）等。在一些實施例中，還進一步提供鍍液的材料參數，步驟S12。鍍液的材料參數可以包括導電度、塔菲爾（Tafel）斜率、交換電流密度等。塔菲爾（Tafel）斜率是指塔菲爾方程式中的A。塔菲爾方程給出了電極反應的反應速率和過電位的關係。
Figure 02_image001
其中 η：過電位 Ａ：塔菲爾斜率（伏特） i：電流密度（A/m 2） i 0：交換電流密度（A/m 2）
步驟S14，依據步驟S10，計算樣品電壓差。樣品電壓差是指中央區域與邊緣區域之間的電壓差。
步驟S16，建立補償線路層COL1的厚度t與寬度佔比O cc對樣品壓降的關係。在一些實施例中，補償線路層COL1的厚度t與寬度佔比O cc的乘積為0.001至1μm之間，樣品電壓差可以控制在 0.2至0.026V之間，使在中央區域與邊緣區域的電鍍導體層的厚度差小於20%。
步驟S18，若有預定的補償線路層COL1的厚度，則可依照補償線路層COL1的目標厚度所對應之補償線路層COL1的寬度佔比進行布局設計。
步驟S20，將所設計的布局導入製程。
本發明實施例之重布線結構的形成方法可以用於先晶片製程。先晶片製程是指本發明實施例之重布線結構可以在晶片被包封層包封之後，才形成在晶片與包封層上。換言之，在圖2A的基板10與介電層PM0之間更包括元件或晶片以及包封層。元件或晶片與重布線層RDL1電性連接，但與補償線路層COL1電性絕緣。本發明實施例之重布線結構的形成方法也可以用於後晶片製程。後晶片製程是指將本發明實施例之重布線結構形成在基板上之後，再於重布線結構上形成晶片與包封層，如圖5A至圖5E以及圖6A至圖6C所示。
此外，在將以上所述的重布線結構RDLS與晶粒接合並封裝後，在完成切割製程後，依照所定義的區域R2的位置的不同，補償線路層COL2與補償線路層COL1可被完全保留下來，部分保留下來，或完全被切除。
請參照圖5A，將晶粒D1的球下金屬層UBM1上的連接端子CT1與重布線結構RDLS的接墊CP接合。之後，於介電層PM2與晶粒D1之間填入底部填充物（underfill）UF。底部填充物UF可以覆蓋在晶粒D1的球下金屬層UBM1、連接端子CT1以及鈍化層PA，甚至覆蓋至晶粒D1的側壁。底部填充物UF還覆蓋接墊CP的側壁以及介電層PM2的頂面。在一些實施例中，補償線路層COL2的頂面未被底部填充物UF覆蓋，如圖5A所示。在另一些實施例中，補償線路層COL2的頂面被底部填充物UF覆蓋，如圖6A所示。
請參照圖5B與6B，在重布線結構RDLS的接墊CP上形成包封層EC，以側向地將晶粒D1的側壁包封住。在一些實施例中，介電層PM2以及補償線路層COL2的頂面被包封層EC覆蓋住，且覆蓋住晶粒D1的頂面，如圖5B所示。在另一些實施例中，介電層PM2以及補償線路層COL2的頂面被包封層EC覆蓋住，但裸露出晶粒D1。包封層EC的頂面可以與晶粒D1切齊，如圖5B虛線所示。在一些實施例中，介電層PM2的頂面被包封層EC覆蓋住，且覆蓋住晶粒D1的頂面，如圖6B所示。在另一些實施例中，介電層PM2的頂面被包封層EC覆蓋住，但裸露出晶粒D1。包封層EC的頂面可以與晶粒D1切齊，如圖6B虛線所示。
請參照圖5C、5D、5E與6C，進行切割製程，以形成多個彼此分離的封裝結構P1。在一些實施例中，補償線路層COL2被切除，使得封裝結構P1不包含補償線路層COL1與COL2，如圖5C所示。在另一些實施例中，補償線路層COL1與COL2被保留，使得封裝結構P1包含補償線路層COL2，如圖5D與圖6C所示。在其他的實施例中，補償線路層COL1與COL2被部分切除，使得封裝結構P1包含部分的補償線路層COL1與COL2，如圖5E所示。
此外，基板10可以在製造的過程中被移除，或保留在最終的封裝結構P1中。實驗例1至實驗例4
提供3.5代（G3.5）的面板樣品。樣品的尺寸為600mm x 720mm。樣品的表面上已形成不同厚度以及不同寬度佔比的網狀補償線路層以及重布線層，並且在補償線路層以及重布線層上已形成介電層。此外，介電層中已形成裸露出補償線路層以及重布線層的通孔。通孔之中以及介電層上已形成鈦/銅晶種層，其晶種層之片電阻為1 Ω/□。接著進行鍍銅製程。鍍銅製程是以導電度為35S/m，塔菲爾（Tafel）斜率為1.5，交換電流密度i 0為0.3A/m 2的電鍍液進行反應，並設定陽極電流輸出為70安培（即滿版電鍍樣品1.6ASD），過電壓為0.45伏特進行反應。結果如表1所示。
比較例1
以與實驗例1相似的方法進行鍍銅製程。但，在進行鍍銅製程之前，樣品的表面上具有重布線層，但無補償線路層。結果如表1所示。
表1
實驗例 鍍液材料參數 有無補償線路層 電鍍樣品電阻值 電鍍樣品 電壓差 厚度差異
實驗例1 導電率 σ = 35 S/m 、 Tafel slope 1.5 V 、 交換電流密度 i0=0.3A/m 2 有，厚度5μm, 寬度佔比1% 0.199 Ω 0.401 V 19.5%
實驗例2 有，厚度10μm, 寬度佔比1% 0.099 Ω 0.285 V 14.6%
實驗例3 有，厚度10μm, 寬度佔比2% 0.049 Ω 0.199 V 9.9%
實驗例4 有，厚度15μm, 寬度佔比2% 0.033 Ω 0.099 V 5.2%
比較例1 無 1 Ω/□ 0.854 V 21.2%
從表1的結果顯示：3.5代的樣品沒有設置補償線路層，所得到的壓差為0.854伏特（比較例1）。3.5代的樣品設置補償線路層，所得到的壓差可以從0.854伏特下降至0.401伏特（實驗例1）。補償線路層的厚度t為10μm，寬度佔比Occ為1%，所得到的壓差為0.285伏特，且所形成的度的厚度差異小於20%（實驗例2）。補償線路層的厚度t為10μm，寬度佔比Occ為2%，所得到的壓差為0.199伏特，且所形成的度的厚度差異小於10%（實驗例3）。
實驗例5至實驗例9
提供2.5代（G2.5）的樣品。樣品的尺寸為370mm x 470mm。樣品的表面上已形成不同厚度但相同寬度佔比的網狀補償線路層以及重布線層，並且在補償線路層以及重布線層上已形成介電層。此外，介電層中已形成裸露出補償線路層以及重布線層的通孔。通孔之中以及介電層上已形成鈦/銅晶種層，其晶種層之片電阻為0.2 Ω/□。接著進行鍍銅製程。鍍銅製程是以導電度為35S/m，塔菲爾（Tafel）斜率為1.5，交換電流密度i 0為0.3A/m 2的電鍍液進行反應，並設定陽極電流輸出為25安培，過電壓為0.45伏特進行反應。結果如表2所示。
比較例2
以與實驗例5相似的方法進行鍍銅製程。但，在進行鍍銅製程之前，樣品的表面上具有重布線層，但無補償線路層。結果如表2所示。
表2
  比較例2 實驗例5 實驗例6 實驗例7 實驗例8 實驗例9
Ti/Cu晶種層 有 有 有 有 有 有
補償線路厚度（m） － 1.9E-7 1E-6 2E-6 3E-6 5E-6
等效片電阻（Ω/□） 0.2 0.0347 0.009 0.0048 0.0033 0.0019
最大電壓差（V） 0.238 0.093 0.0258 0.0136 0.012 0.0096
由表2的結果顯示：2.5代的樣品沒有設置補償線路層，所得到的壓差為0.238伏特（比較例2）。2.5代的樣品設置補償線路層，所得到的壓差可以從0.238伏特下降至0.0096伏特。
本發明實施例在下層重布線層的周圍形成補償線路層，以使得後續形成的上層重布線層的晶種層可以與補償線路層電性連接。相較於晶種層，由於補償線路層具有較大的厚度且具有較低的阻值，因此，可以避免因為中央區域距離電極夾具較遠以及晶種層具有較大的電阻而產生較大的壓降。換言之，藉由補償線路層可減少電鍍過程中在樣品的中央區域與邊緣區域的壓差，進而提升中央區域與邊緣區域的導體層的厚度均勻性。
綜上所述，本發明的實施例藉由補償線路層可以解決大面積電鍍時鍍層的厚度分布不均的問題。
雖然本申請已以實施例揭露如上，然其並非用以限定本申請，任何所屬技術領域中具有通常知識者，在不脫離本申請的精神和範圍內，當可作些許的更動與潤飾，故本申請的保護範圍當視後附的申請專利範圍所界定者為準。
10:基板 100:樣品 CL1、CL2、CL3:導體層 COL1、COL2:補償線路層 CP:接墊 CT1:連接端子 D1:晶粒 EC:包封層 RDLS:重布線結構 UBM1:球下金屬層 L:長度 O11、O12、O21、O22、O31:開口 P:封裝單元 P1:封裝結構 PA:鈍化層 PM0、PM1、PM2:介電層 PR1、PR2、PR3:罩幕層 R1、R2:區域 RDL1、RDL2:重布線層 SD1、SD2、SD3:晶種層 T1:第一層結構 T2:第二層結構 UF:底部填充物 VO21、VO22、VO31、VO32:通孔開口 W:線寬 t:厚度 t1、t2:走線 v2:通孔 S10、S11、S12、S14、S16、S18、S20:步驟
圖1A至圖1D是依照本發明實施例之數種具有補償線路層之樣品的上視圖。 圖1E是圖1A的立體示意圖。 圖2A至圖2I是依照本發明的實施例的一種重布線結構的形成方法的剖面示意圖。 圖2I’是依照本發明的另一實施例的一種重布線結構的剖面示意圖。 圖3A至圖3F是依照本發明實施例之數種具有補償線路層與其上方之晶種層的上視圖。 圖4是依據本發明實施例之一種形成補償線路層的流程圖。 圖5A至圖5C依據本發明實施例之一種封裝結構的製造流程剖面圖。 圖5D與圖5E依據本發明實施例之另一些封裝結構的剖面圖。圖6A至圖6C依據本發明實施例之另一種封裝結構的製造流程剖面圖。
10:基板
100:樣品
COL1:補償線路層
CL1:導體層
L:長度
P:封裝單元
R1、R2:區域
W:寬度

Claims (20)

  1. 一種重布線結構的形成方法，包括： 在基板上形成彼此電性絕緣的第一重布線層與第一補償線路層，所述第一補償線路層環繞在所述第一重布線層的周圍； 在所述第一重布線層與所述第一補償線路層上形成第一介電層；以及 在所述第一介電層上形成彼此電性絕緣的第二重布線層與第二補償線路層，所述第二補償線路層環繞在所述第二重布線層的周圍，所述第二補償線路層與所述第一補償線路層連接，且所述第二重布線層與所述第一重布線層連接。
  2. 如請求項1所述之重布線結構的形成方法，其中所述第一補償線路層的厚度與所述第一補償線路層的寬度佔比的乘積介於0.001至1μm之間，所述第一補償線路層的所述寬度佔比為所述第一補償線路層的長邊的所有補償線路的寬度的和與所述第一補償線路層的所述長邊的長度的比值。
  3. 如請求項1所述之重布線結構的形成方法，其中所述第一補償線路層與所述第二補償線路層設置在切割道中或所述切割道周圍。
  4. 如請求項1所述之重布線結構的形成方法，其中所述第二補償線路層與所述第一補償線路層完全重疊或部分重疊。
  5. 如請求項1所述之重布線結構的形成方法，其中在所述基板上形成所述第一重布線層與所述第一補償線路層包括： 在所述基板上形成介電層； 在所述介電層上形成第一晶種層； 在所述晶種層上形成圖案化的罩幕層，所述圖案化的罩幕層具有第一開口與第二開口，在所述第一開口與所述第二開口之中的所述晶種層上分別形成所述第一重布線層的第一導體層與所述第一補償線路層的第一導體層； 移除所述圖案化的罩幕層；以及 移除未被所述第一重布線層的所述第一導體層及所述第一補償線路層的所述第一導體層覆蓋的所述第一晶種層。
  6. 如請求項1所述之重布線結構的形成方法，其中在所述第一介電層上形成第二重布線層與第二補償線路層包括： 在所述第一介電層中形成第一通孔開口與第二通孔開口，其中所述第一通孔開口裸露出所述第一重布線層，所述第二通孔開口裸露出所述第一補償線路層； 在所述第一介電層上以及所述第一通孔開口與所述第二通孔開口中形成第二晶種層； 在所述第二晶種層上形成第一圖案化的罩幕層，其中所述第一圖案化的罩幕層具有第三開口與第四開口，所述第三開口裸露出所述第一重布線層上的所述第二晶種層，所述第四開口裸露出所述第一補償線路層上的所述第二晶種層； 在所述第三開口與在所述第四開口的所述第二晶種層上形成所述第二重布線層的第二導體層及所述第二補償線路層的第二導體層； 移除所述第一圖案化的罩幕層；以及 移除未被所述第二重布線層的所述第二導體層及所述第二補償線路層的所述第二導體層覆蓋的所述第二晶種層。
  7. 如請求項6所述之重布線結構的形成方法，其中第二比例大於第一比例，所述第二比例為被所述第二通孔開口裸露出的所述第一補償線路層的所述第一導體層的頂表面的面積與所述第一補償線路層的所述第一導體層的頂表面的面積的比例，所述第一比例為被所述第一通孔開口裸露出的所述第一重布線層的所述第一導體層的頂表面的面積與所述第一重布線層的所述第一導體層的所述頂表面的面積的比例。
  8. 如請求項6所述之重布線結構的形成方法，更包括： 在所述第二重布線層與第二補償線路層上形成第二介電層； 在所述第二介電層中形成第三通孔開口與第四通孔開口，其中所述第三通孔開口裸露出所述第二重布線層，所述第四通孔開口裸露出所述第二補償線路層； 在所述第二介電層上以及所述第三通孔開口與所述第四通孔開口中形成第三晶種層； 在所述第三晶種層上形成第二圖案化的罩幕層，其中所述第二圖案化的罩幕層具有第五開口，所述第五開口裸露出所述第二重布線層上的所述第三晶種層； 在所述第五開口中形成第三導體層； 移除所述第二圖案化的罩幕層；以及 移除未被所述第三導體層覆蓋的所述第三晶種層，裸露出所述第二介電層與所述第四通孔開口所裸露的所述第二補償線路層。
  9. 如請求項8所述之重布線結構的形成方法，其中第四比例大於第三比例，所述第四比例為被所述第四通孔開口裸露出的所述第二補償線路層的所述第二導體層的頂表面的面積與所述第二補償線路層的所述第二導體層的所述頂表面的面積的比例，所述第三比例為被所述第三通孔開口裸露出的所述第二重布線層的所述第二導體層的頂表面的面積與所述第二重布線層的所述第二導體層的所述頂表面的面積的比例。
  10. 一種重布線結構，包括： 第一重布線層與第一補償線路層，彼此電性絕緣，其中所述第一補償線路層環繞在所述第一重布線層的周圍； 第一介電層，在所述第一重布線層與所述第一補償線路層上；以及 第二重布線層與第二補償線路層，彼此電性絕緣，設置在所述第一介電層上，其中所述第二補償線路層環繞在所述第二重布線層的周圍，且所述第二補償線路層與所述第一補償線路層連接，所述第二重布線層與所述第一重布線層連接。
  11. 如請求項10所述之重布線結構，其中所述第一補償線路層的厚度與所述第一補償線路層的寬度佔比的乘積介於0.001至1μm之間，所述第一補償線路層的所述寬度佔比為所述第一補償線路層的長邊的所有補償線路的寬度的和與所述第一補償線路層的所述長邊的長度的比值。
  12. 如請求項10所述之重布線結構，其中所述第二補償線路層的底面與所述第一補償線路層的頂面的重疊比例大於所述第二重布線層的底面與所述第一重布線層的頂面的重疊比例。
  13. 如請求項10所述之重布線結構，其中所述第一補償線路層與所述第二補償線路層具有規則的圖案。
  14. 如請求項10所述之重布線結構，其中所述第一補償線路層具有連續的網狀結構，所述第二補償線路層具有連續的網狀結構。
  15. 如請求項10所述之重布線結構，其中所述第一補償線路層具有連續的網狀結構，所述第二補償線路層具有不連續的網狀結構。
  16. 如請求項10所述之重布線結構，其中所述第一補償線路層與所述第二補償線路層設置在切割道中或所述切割道周圍。
  17. 如請求項10所述之重布線結構，更包括： 第二介電層，在所述第二重布線層上，裸露出所述第二補償線路層的頂面；以及 接墊，位於所述第二介電層上，與所述第二重布線層連接。
  18. 如請求項17所述之重布線結構，其中所述第二重布線層藉由所述接墊與晶片連接，且所述晶片與所述第一補償線路層以及所述第二補償線路層電性絕緣。
  19. 如請求項18所述之重布線結構，其中所述第二介電層的頂面、所述第二補償線路層的所述頂面以及所述晶片的側壁被包封層覆蓋。
  20. 如請求項18所述之重布線結構，其中所述第二介電層的頂面以及所述第二補償線路層的所述頂面被底部填充物覆蓋。
TW109137313A 2020-10-27 2020-10-27 重布線結構及其形成方法 TWI746231B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109137313A TWI746231B (zh) 2020-10-27 2020-10-27 重布線結構及其形成方法
CN202110016793.6A CN114496909A (zh) 2020-10-27 2021-01-07 重布线结构及其形成方法
US17/159,012 US11646259B2 (en) 2020-10-27 2021-01-26 Redistribution structure and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109137313A TWI746231B (zh) 2020-10-27 2020-10-27 重布線結構及其形成方法

Publications (2)

Publication Number Publication Date
TWI746231B true TWI746231B (zh) 2021-11-11
TW202218096A TW202218096A (zh) 2022-05-01

Family

ID=79907501

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109137313A TWI746231B (zh) 2020-10-27 2020-10-27 重布線結構及其形成方法

Country Status (3)

Country Link
US (1) US11646259B2 (zh)
CN (1) CN114496909A (zh)
TW (1) TWI746231B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150091157A9 (en) * 2010-05-26 2015-04-02 Stats Chippac, Ltd. Semiconductor Device and Method of Making an Embedded Wafer Level Ball Grid Array (EWLB) Package on Package (POP) Device With a Slotted Metal Carrier Interposer
US20180330966A1 (en) * 2011-12-30 2018-11-15 Deca Technologies Inc. Fully molded peripheral package on package device
US20190096796A1 (en) * 2016-11-14 2019-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US20190103387A1 (en) * 2017-09-30 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Pop device and method of forming the same
US20200051949A1 (en) * 2017-11-17 2020-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Structure and Method of Forming the Same
US20200066625A1 (en) * 2018-08-21 2020-02-27 Micron Technology, Inc. Redistribution layers including reinforcement structures and related semiconductor device packages, systems and methods

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8475636B2 (en) 2008-11-07 2013-07-02 Novellus Systems, Inc. Method and apparatus for electroplating
US6669833B2 (en) 2000-10-30 2003-12-30 International Business Machines Corporation Process and apparatus for electroplating microscopic features uniformly across a large substrate
US6706166B2 (en) 2002-05-06 2004-03-16 Taiwan Semiconductor Manufacturing Co. Ltd. Method for improving an electrodeposition process through use of a multi-electrode assembly
US6890413B2 (en) 2002-12-11 2005-05-10 International Business Machines Corporation Method and apparatus for controlling local current to achieve uniform plating thickness
US20050189228A1 (en) 2004-02-27 2005-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Electroplating apparatus
US7803257B2 (en) 2004-10-22 2010-09-28 Taiwan Semiconductor Manufacturing Company Current-leveling electroplating/electropolishing electrode
WO2006127320A2 (en) 2005-05-25 2006-11-30 Applied Materials, Inc. Electroplating apparatus based on an array of anodes
EP2746433B1 (en) 2012-12-20 2016-07-20 ATOTECH Deutschland GmbH Device for vertical galvanic metal, preferably copper, deposition on a substrate and a container suitable for receiving such a device
CN103619125B (zh) 2013-11-28 2016-08-17 深圳市景旺电子股份有限公司 一种用于提高电镀均匀性的pcb电镀方法
EP3287550B1 (en) 2016-08-23 2019-02-13 ATOTECH Deutschland GmbH Device for vertical galvanic metal deposition on a substrate
US10157864B1 (en) * 2017-07-27 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming the same
US10504858B2 (en) * 2018-04-27 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
TWI700401B (zh) 2018-08-21 2020-08-01 財團法人工業技術研究院 待電鍍的面板、使用其之電鍍製程、及以其製造之晶片

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150091157A9 (en) * 2010-05-26 2015-04-02 Stats Chippac, Ltd. Semiconductor Device and Method of Making an Embedded Wafer Level Ball Grid Array (EWLB) Package on Package (POP) Device With a Slotted Metal Carrier Interposer
US20180330966A1 (en) * 2011-12-30 2018-11-15 Deca Technologies Inc. Fully molded peripheral package on package device
US20190096796A1 (en) * 2016-11-14 2019-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US20190103387A1 (en) * 2017-09-30 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Pop device and method of forming the same
US20200051949A1 (en) * 2017-11-17 2020-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Structure and Method of Forming the Same
US20200066625A1 (en) * 2018-08-21 2020-02-27 Micron Technology, Inc. Redistribution layers including reinforcement structures and related semiconductor device packages, systems and methods

Also Published As

Publication number Publication date
TW202218096A (zh) 2022-05-01
US20220130744A1 (en) 2022-04-28
CN114496909A (zh) 2022-05-13
US11646259B2 (en) 2023-05-09

Similar Documents

Publication Publication Date Title
US10103076B2 (en) Semiconductor package including a semiconductor die having redistributed pads
KR100801077B1 (ko) 웨이퍼 표면 상에 균일한 도금을 제공하기 위한 임베디드전기도금 전류 경로를 갖는 반도체 웨이퍼
US20020130394A1 (en) Semiconductor device and manufacturing method thereof
US7880300B2 (en) Semiconductor chip comprising a metal coating structure and associated production method
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
US11031326B2 (en) Wiring structure, electronic device and method for manufacturing the same
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
US8324097B2 (en) Method of forming a copper topped interconnect structure that has thin and thick copper traces
US20200273722A1 (en) Semiconductor package structure and method for manufacturing the same
TWI737215B (zh) 重佈線路結構的製備方法
US20230118422A1 (en) Redistribution substrate and semiconductor package including the same
CN108336052B (zh) 金属再布线结构、芯片封装器件及芯片封装器件制作工艺
US9685376B2 (en) Semiconductor device and method of manufacturing semiconductor device
TWI746231B (zh) 重布線結構及其形成方法
KR20200035197A (ko) 반도체 장치 및 그 제조 방법
US20210210446A1 (en) Semiconductor device package and method of manufacturing the same
US20220254719A1 (en) Chip redistribution structure and preparation method thereof
US20090168380A1 (en) Package substrate embedded with semiconductor component
JP2003045965A (ja) 半導体装置及び製造方法
CN101937901B (zh) 线路基板及其制作方法与封装结构
DE102008046864B4 (de) Halbleiterstruktur mit Kondensator und Herstellungsverfahren dafür
JP2020047775A (ja) 半導体装置の製造方法および半導体装置
US20230066456A1 (en) Substrate structure
JP3958221B2 (ja) 半導体装置およびその製造方法
JP2006294862A (ja) 配線基板の製造方法及び配線基板